JP4577680B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4577680B2 JP4577680B2 JP2004117798A JP2004117798A JP4577680B2 JP 4577680 B2 JP4577680 B2 JP 4577680B2 JP 2004117798 A JP2004117798 A JP 2004117798A JP 2004117798 A JP2004117798 A JP 2004117798A JP 4577680 B2 JP4577680 B2 JP 4577680B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- semiconductor device
- annealing
- manufacturing
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 238000000137 annealing Methods 0.000 claims description 65
- 238000000034 method Methods 0.000 claims description 46
- 238000011282 treatment Methods 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 15
- 239000007789 gas Substances 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 10
- 239000012298 atmosphere Substances 0.000 claims description 8
- 229910052786 argon Inorganic materials 0.000 claims description 5
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052754 neon Inorganic materials 0.000 claims description 3
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 claims description 3
- 239000011261 inert gas Substances 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 230000003647 oxidation Effects 0.000 description 14
- 238000007254 oxidation reaction Methods 0.000 description 14
- 229910052757 nitrogen Inorganic materials 0.000 description 10
- 239000012299 nitrogen atmosphere Substances 0.000 description 10
- 150000004767 nitrides Chemical class 0.000 description 7
- 239000012300 argon atmosphere Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28238—Making the insulator with sacrificial oxide
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Description
本発明は、半導体装置の製造方法に関し、特にトレンチ分離領域と活性領域との境界におけるゲート酸化膜の信頼性を向上させ、半導体装置の特性劣化を防止する半導体装置の製造方法に関する。
最近の半導体装置に対しては、ますます大規模化、高速化が要求されている。そのために、素子分離方法としてＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法が採用されている。ＳＴＩ法による分離はトレンチに絶縁膜を埋め込むことで分離することから、ＬＯＣＯＳ（Ｌｏｃａｌ ｏｘｉｄａｔｉｏｎ ｏｆ ｓｉｌｉｃｏｎ）法に比べてバーズビークの発生がなく、高集積化に適している。
しかしながら、ＳＴＩにおいてはアクティブ領域のシリコン主平面と、分離領域のトレンチとの境界であるＳＴＩの肩部において角張った箇所ができる。この肩部でゲート酸化膜が局所的に薄くなったり、電界が集中したりしてゲート酸化膜の信頼性を劣化させたり、トランジスタの性能を劣化させるという問題点がある。
そこでＳＴＩトレンチの内壁酸化後に、酸化膜を窒化し、酸窒化膜とし内壁酸化膜を残し、ＳＴＩの肩部を露出させないことで、ゲート酸化膜が局所的に薄くなったり、電界が集中したりすることを防止して、ゲート酸化膜の信頼性を向上させている従来技術がある。
上述の従来技術において、酸化膜を窒化することで酸窒化膜中の窒素がプラス電荷として働きシリコン界面へ悪影響を与える。またトレンチ内壁を酸窒化しても、ゲート酸化膜が抑制されることで、局所的に薄くなる部分がある。このようにゲート酸化膜が局所的に薄くなったり、電界が集中したりしてゲート酸化膜の信頼性を劣化させ、トランジスタの性能を劣化させるという問題点がある。
本願の課題は、ＳＴＩの肩部における角張った箇所を丸める熱処理を、１０００℃以上の高温、長時間、希ガス雰囲気中で行うことで、ゲート酸化膜の局所的な膜厚のバラツキをなくし、ゲート酸化膜の信頼性を向上させることで信頼性の高い半導体装置を製造する半導体装置の製造方法を提供することにある。
本発明によれば、トレンチを含む分離領域と、当該分離領域によって分離された活性領域を基板上に設けると共に、前記活性領域にゲート電極膜を有する素子を形成する半導体装置の製造方法において、前記トレンチに埋設される埋設酸化膜成長後から前記ゲート電極膜の成長前までのいずれかの工程で、前記基板を絶縁膜で覆った状態で、希ガスを含む雰囲気中でアニール処理して、前記分離領域と接し、前記活性領域の境界部を形成する肩部の断面形状を前記アニール処理前に比較して丸くすることを特徴とする半導体装置の製造方法が得られる。
本願発明の半導体装置の製造方法において、希ガスは、アルゴン、ネオン、ヘリウムであることを特徴とする。
本願発明の半導体装置の製造方法において、アニール処理は、温度は１０００℃以上１２００℃以下であり、時間は１０分以上５時間以下であることを特徴とする。
本願発明の半導体装置の製造方法において、アニール処理は、チャンネル注入直前に行うことを特徴とする。
本願発明の半導体装置の製造方法において、アニール処理は、ＣＭＰ直前に行うことを特徴とする。
本願発明の半導体装置の製造方法において、アニール処理は、パッド酸化膜除去直前に行うことを特徴とする。
本発明では、トレンチを含む分離領域を備えた半導体装置の製造方法において、埋設酸化膜成長後からゲート電極膜成長前までの工程の間に、高温、希ガス雰囲気でのアニール処理を追加することでアクティブ領域の境界をなすＳＴＩの肩部の形状を丸く改善できる。またアニール処理の雰囲気を希ガスとすることで酸化膜及びシリコン界面における窒素による影響をなくし、固定電荷、界面準位を安定させることができる。肩部を丸くし、また窒素によるシリコン界面への影響をなくし、局所的な膜厚のバラツキのない高信頼性のゲート酸化膜を得ることで信頼性の高い半導体装置を製造する半導体装置の製造方法が得られる。
以下、本発明の半導体装置の製造方法について、図を参照して説明する。
実施例１について説明する。図１に本実施例の主たる工程フロー、図２にその断面図を示す。
まず、シリコン基板１の主平面上にパッド酸化膜２を９ｎｍ、窒化膜３を１４０ｎｍ形成する。ホトリソ工程を行い窒化膜３及びパッド酸化膜２をエッチング、さらにシリコン基板１をエッチングし、トレンチ４を形成する（図２、（ａ））。トレンチ４を酸化し内壁酸化膜５を２０ｎｍ形成し、さらにトレンチ全体を埋設酸化膜６にて埋め込む（図２、（ｂ））。
ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）研磨を行い、窒化膜３が露出するまで埋設酸化膜６を研磨し表面を平坦化する。その後窒化膜３、パッド酸化膜２を除去しアクティブ領域を露出させる（図２（Ｃ））。この窒化膜３、パッド酸化膜２を除去するときのオーバーエッチにより、トレンチ内壁の内壁酸化膜５の上部はエッチングされ、内壁の一部のシリコン基板が露出する。このトレンチ内壁とシリコン基板の主平面との境界をＳＴＩの肩部と呼び、このＳＴＩの肩部は角張っている。また、ＳＴＩの肩部のシリコン基板が露出し、アクティブ領域との境界に図２（Ｃ）に示すディボット９と呼ばれる溝ができることになる。
ここで、１０ｎｍの犠牲酸化膜７を形成する（図２、（ｄ））。このとき 角張っているＳＴＩの肩部における酸化膜厚は主平面の膜厚に比べて薄くなっている。その後、トランジスタの閾値調整用のイオン注入を行い、犠牲酸化膜７を除去する。犠牲酸化膜７の除去するときのオーバーエッチにより、ＳＴＩの肩部のシリコン基板は再び露出することになり、このときのＳＴＩの肩部も角張ったままである。
ゲート酸化膜８を形成する（図２、（ｅ））。このゲート酸化膜８は、ＳＴＩの肩部が角張っていることにより、薄く形成されたり、電界が集中したりすることになる。さらにゲート酸化膜８上にゲート電極膜となるポリシリコン膜を成長させ、以下所定のトランジスタ形成を行う。
以上が通常のＳＴＩによるトランジスタ形成するための主たる工程フローである。ここで、本願発明者は、アニール処理することでＳＴＩの肩部の形状を改善し、ゲート酸化膜の信頼性を向上させることを考えた。図１の工程フローにおいて右側の追加工程であるアニール処理１，２，３を施し、アクティブ領域との境界をなすＳＴＩの肩部の丸み状態、アニール処理の雰囲気依存を確認した。これらの確認データを図３〜図１０に示す。
図３，４には、アニール処理なしの場合、埋設酸化膜６の成長後にアニール処理１を追加した場合、犠牲酸化膜７の形成後にアニール処理２を追加した場合、ゲート酸化膜８の形成後にアニール処理３を追加した場合をそれぞれ比較した結果を示す。アニール処理１，２，３の条件は、１０００℃、１時間、窒素雰囲気である。その結果アニール処理なしの場合の曲率半径と比較して、埋設酸化膜成長後に行ったアニール処理１の場合は約０．５ｎｍの改善で２ｎｍ強である。犠牲酸化後に行ったアニール処理２の場合は約１．５ｎｍの改善で３．５ｎｍである。ゲート酸化膜後に行ったアニール処理３の場合は約７ｎｍの改善で９ｎｍと改善された。
これらの形状を観察した結果を図３に示す。（ａ）はアニール処理なしの場合、（ｂ）は埋設酸化膜６の成長後にアニール処理１を追加した場合、（Ｃ）は犠牲酸化膜７の形成後にアニール処理２を追加した場合、（ｄ）はゲート酸化膜８の形成後にアニール処理３を追加した場合である。（ａ）〜（ｄ）の順にＳＴＩの肩部の形状は改善され丸くなっている。従って、肩を丸めるアニール処理の工程としては、ゲート酸化後のアニール処理３が最も良く、犠牲酸化後のアニール処理２、埋設酸化膜成長後のアニール処理１の順になる。
図３に示す形状はトランジスタ形成後に観察したものである。途中工程での確認結果から、酸化膜形成後にアニール処理を実施することで肩部は丸みを有することになるが、アニール処理の後で、酸化膜を除去しシリコン基板を露出させ、再度酸化膜を形成させるときの肩部の形状は一度丸まった形状が酸化により、再び角張ってくる。ゲート酸化膜にアニール処理を実施すると、ゲート酸化膜は最後まで除去されずに残るため、肩部の形状は丸くなったままである。犠牲酸化膜にアニール処理を実施すると、一度丸くなった肩部の形状が犠牲酸化膜除去後にゲート酸化することでＳＴＩ肩部の形状の丸みは少なくなってくる。また埋設酸化膜後にアニール処理を行うと、犠牲酸化及びゲート酸化と２回の酸化工程により肩部の丸みはさらに少なくなっているが、丸みを有するＳＴＩの肩部に形成されるゲート酸化膜の信頼性は、アニール処理なしの場合より優れている。
次に、図５にアニール処理のアニール処理温度、時間の依存性を示す。工程はアニール処理２の犠牲酸化後、窒素雰囲気で実施した結果である。１１００℃では曲率半径の増大は少なく、より高温の１１５０℃での曲率半径の増大、時間依存性が大きいことがわかる。より高温、より長時間が好ましい。
図７に犠牲酸化後にアニール処理し、その処理条件とゲート酸化条件との依存性を示す。評価方法は、ＣＶ法を用いて、チャンネルの反転状態におけるゲート基板間の容量値Ｃｉｎｖを測定し比較した。ＣＶ法は、図６に示すように、基板、ゲート間に電圧印加し、チャンネルの蓄積、空乏、反転状態における容量値により、ゲート酸化膜質、界面の質を評価するものである。
図７に示すように、アニール処理を窒素雰囲気中で実施した場合は、炉ｗｅｔ酸化、１１００℃、１時間では変化していないが、ラジカル酸化及び塩酸酸化においてはチャンネル反転状態時の容量値が低下している。その低下度合いは高温、長時間ほど大きい。一方、ゲート酸化膜をラジカル酸化にて形成し、アニール処理をアルゴン雰囲気、温度１１００℃、１時間及び３時間の場合にも容量値の低下は認められない。
これは高温で、窒素雰囲気でアニール処理した場合には窒素がアクティブ領域の酸化膜及びＳＴＩのトレンチ内壁の酸化膜に侵入した結果であると考えられる。アクティブ領域の犠牲酸化膜は除去されゲート酸化膜が新たに形成されるが、アクティブ領域のシリコン界面の窒素残留の影響や、アクティブ領域との境界におけるトレンチ内壁の酸化膜中の窒素の影響により、チャンネル反転状態における容量値が低下するものである。したがって、希ガスであるアルゴンガスの場合にはこれらの反応がないためチャンネル反転状態における容量値は影響されず、低化が見られない。
さらにこれらを確認するために、犠牲酸化後のアニール処理条件を変えて実施し、その結果を、図８にゲート酸化膜のＱｂｄ（Ｃｈａｒｇｅ ｔｏ Ｂｒｅａｋ Ｄｏｗｎ）、図９、図１０にトランジスタのＶｇ―Ｉｄ特性、閾値を示す。図８において、アルゴン雰囲気でアニール処理する場合は、温度１１００℃、１１５０℃とも、５０％Ｑｂｄ値は向上している。窒素雰囲気においては１０００℃、１時間アニール処理の場合は向上しているが、１０００℃、２時間及び１０５０℃、１時間では低下している。窒素雰囲気、１０００℃、１時間アニール処理の場合は肩部の丸め効果により酸化膜の膜厚が安定し、Ｑｂｄは向上するが、２時間あるいは１１５０℃になると逆に窒素の悪影響で低下していると考えられる。
図９のトランジスタのＶｇ―Ｉｄ特性によれば、窒素雰囲気、１００℃、１時間のアニール処理で、キンクが発生しオフリーク電流が流れている。一方、アルゴン雰囲気では１０００℃、１１５０℃とも、アニール処理なしと同様であり、キンクは発生していない。図１０にはドレイン電流１０−８Ａで測定した閾値を示す。ここでも窒素雰囲気でのアニール処理の場合にはおおきな閾値の低下が見られる。
これらのデータから次のことがいえる。アニール処理は、窒素またはアルゴン雰囲気であっても肩部の形状を丸くする。アニール処理工程は埋設酸化膜成長後からゲートポリシリコン成長前に追加することができる。そのときシリコン基板は露出させないで酸化膜または窒化膜等の絶縁膜で覆う状態で行う。その工程としてはチャンネル注入直前、ゲート電極膜となるゲートポリシリコン膜の成長直前、パッド酸化膜除去直前、あるいはＣＭＰ直前に実施するのがよい。
さらに、窒素雰囲気の場合は高温、長時間のアニール処理の場合には窒素の影響で逆に酸化膜質が劣化したりするが、アルゴンでは高温、長時間でも悪化は見られない。したがって、アルゴン雰囲気の場合は、より高温度、より長時間のアニール処理が可能であり、ＳＴＩの肩部を十分に丸めることが可能である。周期表第０族で化学的に反応しにくい希ガスであるアルゴンが効果的であることから同じ希ガスであるネオン、ヘリウムも有効である。
また、アニール処理温度としては１０００℃以上、１２００℃以下が好ましく、さらに１１００℃から１１５０℃がより好ましい。アニール処理時間としては１０分以上、５時間以下が好ましい。
以上説明したとおり、トレンチにより分離された半導体装置において、埋設酸化膜成長後からゲートポリシリコン膜成長前までの工程の間に、高温、希ガス雰囲気でのアニール処理を追加することでアクティブ領域との境界をなすＳＴＩの肩部の形状を丸く改善できる。またアニール処理の雰囲気を希ガスとすることで酸化膜及びシリコン界面における窒素による影響をなくし、固定電荷、界面準位を安定させる。窒素によるシリコン界面への影響をなくし、肩部を丸くすることでゲート酸化膜の局所的な膜厚のバラツキをなくし、ゲート酸化膜の信頼性を向上させることで信頼性の高い半導体装置を製造する半導体装置の製造方法が得られる。
以上本願発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
１ シリコン基板
２ パッド酸化膜
３ 窒化膜
４ トレンチ
５ 内壁酸化膜
６ 埋設酸化膜
７ 犠牲酸化膜
８ ゲート酸化膜
９ ディポッド
２ パッド酸化膜
３ 窒化膜
４ トレンチ
５ 内壁酸化膜
６ 埋設酸化膜
７ 犠牲酸化膜
８ ゲート酸化膜
９ ディポッド
Claims (5)
- トレンチを含む分離領域と、当該分離領域によって分離された活性領域を基板上に設けると共に、前記活性領域にゲート電極膜を有する素子を形成する半導体装置の製造方法において、前記トレンチに埋設される埋設酸化膜成長後から前記ゲート電極膜の成長前までのいずれかの工程で、前記基板を絶縁膜で覆った状態で、希ガスからなる雰囲気中で、１０００℃以上、１２００℃以下の温度で、且つ、１０分以上、５時間以下の条件下でアニール処理して、前記分離領域と接し、前記活性領域の境界部を形成する肩部の断面形状を前記アニール処理前に比較して丸くすることを特徴とする半導体装置の製造方法。
- 前記希ガスは、アルゴン、ネオン、ヘリウムであることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記アニール処理は、前記素子のチャンネル領域を形成する前に行われることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
- 前記アニール処理は、前記埋設酸化膜成長後、当該埋設酸化膜をＣＭＰによって平坦化する前に行われることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
- 前記アニール処理は、前記素子のゲート絶縁膜形成後、前記素子の前記ゲート電極膜形成前に行われることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004117798A JP4577680B2 (ja) | 2004-04-13 | 2004-04-13 | 半導体装置の製造方法 |
| US11/103,613 US20050227452A1 (en) | 2004-04-13 | 2005-04-12 | Method for producing semiconductor device |
| CN200510064979.XA CN1684242A (zh) | 2004-04-13 | 2005-04-13 | 半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004117798A JP4577680B2 (ja) | 2004-04-13 | 2004-04-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005303044A JP2005303044A (ja) | 2005-10-27 |
| JP4577680B2 true JP4577680B2 (ja) | 2010-11-10 |
Family
ID=35061100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004117798A Expired - Fee Related JP4577680B2 (ja) | 2004-04-13 | 2004-04-13 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20050227452A1 (ja) |
| JP (1) | JP4577680B2 (ja) |
| CN (1) | CN1684242A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7432148B2 (en) * | 2005-08-31 | 2008-10-07 | Micron Technology, Inc. | Shallow trench isolation by atomic-level silicon reconstruction |
| US8125037B2 (en) * | 2008-08-12 | 2012-02-28 | International Business Machines Corporation | Field effect transistor with channel region edge and center portions having different band structures for suppressed corner leakage |
| US7838353B2 (en) * | 2008-08-12 | 2010-11-23 | International Business Machines Corporation | Field effect transistor with suppressed corner leakage through channel material band-edge modulation, design structure and method |
| CN102446762B (zh) * | 2010-10-13 | 2014-02-05 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管及其制作方法 |
| CN102332400B (zh) * | 2011-07-28 | 2016-06-01 | 上海华虹宏力半导体制造有限公司 | 半导体器件的形成方法 |
| US9945048B2 (en) * | 2012-06-15 | 2018-04-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and method |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000012674A (ja) * | 1998-06-19 | 2000-01-14 | Toshiba Corp | 半導体装置の製造方法および素子分離方法 |
| JP2001144170A (ja) * | 1999-11-11 | 2001-05-25 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2002057211A (ja) * | 2000-08-15 | 2002-02-22 | Seiko Epson Corp | トレンチ素子分離領域を有する半導体装置の製造方法 |
| JP2004006660A (ja) * | 2002-03-26 | 2004-01-08 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
| JP2004273971A (ja) * | 2003-03-12 | 2004-09-30 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0562207B1 (en) * | 1992-03-27 | 1996-06-05 | International Business Machines Corporation | Method of forming thin film pseudo-planar PFET devices and structures resulting therefrom |
| JP4420986B2 (ja) * | 1995-11-21 | 2010-02-24 | 株式会社東芝 | シャロウ・トレンチ分離半導体基板及びその製造方法 |
| JPH1079421A (ja) * | 1996-09-05 | 1998-03-24 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| US5834358A (en) * | 1996-11-12 | 1998-11-10 | Micron Technology, Inc. | Isolation regions and methods of forming isolation regions |
| US6322634B1 (en) * | 1997-01-27 | 2001-11-27 | Micron Technology, Inc. | Shallow trench isolation structure without corner exposure |
| US6097076A (en) * | 1997-03-25 | 2000-08-01 | Micron Technology, Inc. | Self-aligned isolation trench |
| US5849643A (en) * | 1997-05-23 | 1998-12-15 | Advanced Micro Devices, Inc. | Gate oxidation technique for deep sub quarter micron transistors |
| US6566224B1 (en) * | 1997-07-31 | 2003-05-20 | Agere Systems, Inc. | Process for device fabrication |
| KR100261018B1 (ko) * | 1997-09-25 | 2000-08-01 | 윤종용 | 반도체장치의트렌치격리형성방법 |
| US6087243A (en) * | 1997-10-21 | 2000-07-11 | Advanced Micro Devices, Inc. | Method of forming trench isolation with high integrity, ultra thin gate oxide |
| TW389982B (en) * | 1998-01-26 | 2000-05-11 | United Microelectronics Corp | Method of manufacturing shallow trench isolation |
| KR100275908B1 (ko) * | 1998-03-02 | 2000-12-15 | 윤종용 | 집적 회로에 트렌치 아이솔레이션을 형성하는방법 |
| US5989978A (en) * | 1998-07-16 | 1999-11-23 | Chartered Semiconductor Manufacturing, Ltd. | Shallow trench isolation of MOSFETS with reduced corner parasitic currents |
| KR100292616B1 (ko) * | 1998-10-09 | 2001-07-12 | 윤종용 | 트렌치격리의제조방법 |
| KR100338767B1 (ko) * | 1999-10-12 | 2002-05-30 | 윤종용 | 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법 |
| US6277697B1 (en) * | 1999-11-12 | 2001-08-21 | United Microelectronics Corp. | Method to reduce inverse-narrow-width effect |
| US6413828B1 (en) * | 2000-03-08 | 2002-07-02 | International Business Machines Corporation | Process using poly-buffered STI |
| US6455382B1 (en) * | 2001-05-03 | 2002-09-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-step method for forming sacrificial silicon oxide layer |
| JP3597495B2 (ja) * | 2001-08-31 | 2004-12-08 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| US6713335B2 (en) * | 2002-08-22 | 2004-03-30 | Chartered Semiconductor Manufacturing Ltd. | Method of self-aligning a damascene gate structure to isolation regions |
| US7091105B2 (en) * | 2002-10-28 | 2006-08-15 | Hynix Semiconductor Inc. | Method of forming isolation films in semiconductor devices |
| KR100728173B1 (ko) * | 2003-03-07 | 2007-06-13 | 앰버웨이브 시스템즈 코포레이션 | 쉘로우 트렌치 분리법 |
| KR100505068B1 (ko) * | 2003-07-05 | 2005-07-29 | 삼성전자주식회사 | 반도체 소자의 다중 게이트 산화막 및 이를 포함하는게이트 전극 형성방법 |
| US7018873B2 (en) * | 2003-08-13 | 2006-03-28 | International Business Machines Corporation | Method of making a device threshold control of front-gate silicon-on-insulator MOSFET using a self-aligned back-gate |
| JP4550453B2 (ja) * | 2004-03-23 | 2010-09-22 | 株式会社東芝 | 工程管理システム、及び工程管理方法 |
-
2004
- 2004-04-13 JP JP2004117798A patent/JP4577680B2/ja not_active Expired - Fee Related
-
2005
- 2005-04-12 US US11/103,613 patent/US20050227452A1/en not_active Abandoned
- 2005-04-13 CN CN200510064979.XA patent/CN1684242A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000012674A (ja) * | 1998-06-19 | 2000-01-14 | Toshiba Corp | 半導体装置の製造方法および素子分離方法 |
| JP2001144170A (ja) * | 1999-11-11 | 2001-05-25 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2002057211A (ja) * | 2000-08-15 | 2002-02-22 | Seiko Epson Corp | トレンチ素子分離領域を有する半導体装置の製造方法 |
| JP2004006660A (ja) * | 2002-03-26 | 2004-01-08 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
| JP2004273971A (ja) * | 2003-03-12 | 2004-09-30 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005303044A (ja) | 2005-10-27 |
| US20050227452A1 (en) | 2005-10-13 |
| CN1684242A (zh) | 2005-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4001866B2 (ja) | 浅溝分離（ｓｔｉ）プロセス後のディボット形成を制限する方法 | |
| JP4593521B2 (ja) | 高選択性ｃｍｐを用いた集積回路装置のトレンチ素子分離方法 | |
| JP4825402B2 (ja) | 半導体装置の製造方法 | |
| US6953727B2 (en) | Manufacture method of semiconductor device with gate insulating films of different thickness | |
| JP2001332614A (ja) | トレンチ型素子分離構造の製造方法 | |
| JP3604072B2 (ja) | 半導体装置の製造方法 | |
| JP5121102B2 (ja) | 半導体装置の製造方法 | |
| JP2005197475A (ja) | 半導体装置のドライエッチング方法 | |
| JP4577680B2 (ja) | 半導体装置の製造方法 | |
| KR100381399B1 (ko) | 반도체 장치의 제조 방법 | |
| US6825128B2 (en) | Method for manufacturing semiconductor device | |
| JP2004172325A (ja) | 半導体装置の製造方法 | |
| US6784075B2 (en) | Method of forming shallow trench isolation with silicon oxynitride barrier film | |
| JP2003517729A (ja) | ホットキャリア性能を向上させるための窒化再酸化ポリシリコンゲート | |
| JP2003282869A (ja) | 半導体装置の製造方法 | |
| JP3644682B2 (ja) | 半導体装置の製造方法 | |
| KR100839894B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6720235B2 (en) | Method of forming shallow trench isolation in a semiconductor substrate | |
| JP2005142549A (ja) | 半導体装置の製造方法 | |
| JP2010040792A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2005142319A (ja) | 半導体装置の製造方法 | |
| JP2004363121A (ja) | 半導体装置の製造方法 | |
| CN1233851A (zh) | 沟槽隔离的形成方法 | |
| JP2005072358A (ja) | 半導体装置の製造方法 | |
| JPH11317443A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090520 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100428 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100621 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100728 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100817 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |