JP3033412B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3033412B2 JP3033412B2 JP5296894A JP29689493A JP3033412B2 JP 3033412 B2 JP3033412 B2 JP 3033412B2 JP 5296894 A JP5296894 A JP 5296894A JP 29689493 A JP29689493 A JP 29689493A JP 3033412 B2 JP3033412 B2 JP 3033412B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- forming
- nitride film
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 67
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 238000000034 method Methods 0.000 title claims description 22
- 239000000758 substrate Substances 0.000 claims description 67
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 38
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 34
- 229920005591 polysilicon Polymers 0.000 claims description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 11
- 238000000926 separation method Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 4
- 238000005304 joining Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 31
- 229910052710 silicon Inorganic materials 0.000 description 31
- 239000010703 silicon Substances 0.000 description 31
- 238000005530 etching Methods 0.000 description 22
- 230000003647 oxidation Effects 0.000 description 22
- 238000007254 oxidation reaction Methods 0.000 description 22
- 229910004298 SiO 2 Inorganic materials 0.000 description 11
- 230000035882 stress Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 239000012528 membrane Substances 0.000 description 6
- 238000011282 treatment Methods 0.000 description 6
- 208000037998 chronic venous disease Diseases 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000008642 heat stress Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76275—Vertical isolation by bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76281—Lateral isolation by selective oxidation of silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方
法、特に接合式ＳＯＩ半導体装置の製造方法に関する。
詳しくは、本発明は、半導体装置の反り低減に関する。
法、特に接合式ＳＯＩ半導体装置の製造方法に関する。
詳しくは、本発明は、半導体装置の反り低減に関する。
【０００２】
【従来の技術】特開平１ー３０２７４０号公報には、内
部絶縁膜を挟んで素子形成用の半導体層及び基台用の半
導体基板を接合してなる接合式ＳＯＩ半導体装置におい
て、半導体基板の非接合主面に絶縁膜（シリコン酸化
膜）及びこれを覆うポリシリコン又は窒化シリコンから
なる保護膜を配設し、これにより半導体基板の反りを低
減することを提案している。
部絶縁膜を挟んで素子形成用の半導体層及び基台用の半
導体基板を接合してなる接合式ＳＯＩ半導体装置におい
て、半導体基板の非接合主面に絶縁膜（シリコン酸化
膜）及びこれを覆うポリシリコン又は窒化シリコンから
なる保護膜を配設し、これにより半導体基板の反りを低
減することを提案している。
【０００３】
【発明が解決しようとする課題】これは、半導体基板の
非接合主面（裏面）にシリコン酸化膜と、それを覆うポ
リシリコン又は窒化シリコンとからなる保護膜を配設
し、この保護膜と半導体基板１との間のストレスを、内
部絶縁膜２と半導体基板１との間のストレスにより相殺
して、半導体基板１の反りを低減するものである。
非接合主面（裏面）にシリコン酸化膜と、それを覆うポ
リシリコン又は窒化シリコンとからなる保護膜を配設
し、この保護膜と半導体基板１との間のストレスを、内
部絶縁膜２と半導体基板１との間のストレスにより相殺
して、半導体基板１の反りを低減するものである。
【０００４】しかしながら、この従来技術では裏面の酸
化膜は簡単に形成できるものの、新たにポリシリコン膜
と窒化シリコン膜とのどちらか片方を裏面にだけ設ける
工程が必要となり、容易ではなかった。また、上記両ス
トレスのバランスを取ることも簡単ではなかった。本発
明は、上記実状に鑑みてなされたものであり、半導体装
置において、工程増加を抑止しつつ半導体基板の反りを
低減することを、その目的としている。
化膜は簡単に形成できるものの、新たにポリシリコン膜
と窒化シリコン膜とのどちらか片方を裏面にだけ設ける
工程が必要となり、容易ではなかった。また、上記両ス
トレスのバランスを取ることも簡単ではなかった。本発
明は、上記実状に鑑みてなされたものであり、半導体装
置において、工程増加を抑止しつつ半導体基板の反りを
低減することを、その目的としている。
【０００５】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、非接合主面に外部絶縁膜を有する基台用の半
導体基板と素子形成用の半導体層とを内部絶縁膜を挟ん
で接合した後、前記半導体層の表面に窒化シリコン膜を
形成し、前記窒化シリコン膜形成時に前記外部絶縁膜上
に付着した窒化シリコン膜を除去し、前記半導体層上の
前記窒化シリコン膜あるいは窒化シリコン膜を含む絶縁
膜をマスクとして前記半導体層をトレンチし、トレンチ
にポリシリコンを埋設して誘電体分離構造の島状半導体
領域を形成することを特徴としている。
造方法は、非接合主面に外部絶縁膜を有する基台用の半
導体基板と素子形成用の半導体層とを内部絶縁膜を挟ん
で接合した後、前記半導体層の表面に窒化シリコン膜を
形成し、前記窒化シリコン膜形成時に前記外部絶縁膜上
に付着した窒化シリコン膜を除去し、前記半導体層上の
前記窒化シリコン膜あるいは窒化シリコン膜を含む絶縁
膜をマスクとして前記半導体層をトレンチし、トレンチ
にポリシリコンを埋設して誘電体分離構造の島状半導体
領域を形成することを特徴としている。
【０００６】好適な態様において、前記ポリシリコン埋
設時に前記外部絶縁膜上に付着したポリシリコンを前記
ポリシリコン埋設後に除去し、その後、前記島状半導体
領域に素子を形成する。好適な態様において、前記外部
絶縁膜及び前記内部絶縁膜は、同素材にて同厚に形成さ
れるシリコン酸化膜からなる。
設時に前記外部絶縁膜上に付着したポリシリコンを前記
ポリシリコン埋設後に除去し、その後、前記島状半導体
領域に素子を形成する。好適な態様において、前記外部
絶縁膜及び前記内部絶縁膜は、同素材にて同厚に形成さ
れるシリコン酸化膜からなる。
【０００７】好適な態様において、前記外部絶縁膜及び
前記内部絶縁膜として、前記接合前に、前記半導体基板
にシリコン酸化膜を同一工程で形成する。本発明の他の
半導体装置の製造方法は、素子形成用の半導体層を有す
る半導体基板の前記半導体層の主面上に窒化シリコン膜
を形成し、前記半導体層側の前記窒化シリコン膜の表面
に第２の絶縁層を形成し、前記半導体層と反対側の主面
上に前記窒化シリコン膜形成時に堆積した窒化シリコン
膜のみを除去し、その後、前記半導体層側の前記窒化シ
リコン膜及び前記第２の絶縁層に設けた開口から前記半
導体層をトレンチして分離溝を形成することを特徴とし
ている。
前記内部絶縁膜として、前記接合前に、前記半導体基板
にシリコン酸化膜を同一工程で形成する。本発明の他の
半導体装置の製造方法は、素子形成用の半導体層を有す
る半導体基板の前記半導体層の主面上に窒化シリコン膜
を形成し、前記半導体層側の前記窒化シリコン膜の表面
に第２の絶縁層を形成し、前記半導体層と反対側の主面
上に前記窒化シリコン膜形成時に堆積した窒化シリコン
膜のみを除去し、その後、前記半導体層側の前記窒化シ
リコン膜及び前記第２の絶縁層に設けた開口から前記半
導体層をトレンチして分離溝を形成することを特徴とし
ている。
【０００８】なお、窒化シリコン膜はトレンチ（分離
溝）形成用のマスクの一部であればよく、窒化シリコン
膜の上に例えばＣＶＤシリコン酸化膜などのマスクを形
成することは当然可能である。
溝）形成用のマスクの一部であればよく、窒化シリコン
膜の上に例えばＣＶＤシリコン酸化膜などのマスクを形
成することは当然可能である。
【０００９】
【作用及び発明の効果】本発明の製造方法では、非接合
主面に外部絶縁膜を有する半導体基板と半導体層とを内
部絶縁膜を挟んで接合してなる接合基板において、半導
体層にトレンチを形成するためのマスクとしての窒化シ
リコン膜を形成した後、この時に外部絶縁膜上に付着し
た窒化シリコン膜を選択的に除去する。
主面に外部絶縁膜を有する半導体基板と半導体層とを内
部絶縁膜を挟んで接合してなる接合基板において、半導
体層にトレンチを形成するためのマスクとしての窒化シ
リコン膜を形成した後、この時に外部絶縁膜上に付着し
た窒化シリコン膜を選択的に除去する。
【００１０】このようにすれば、外部絶縁膜上の窒化シ
リコン膜を除去する工程は増加するものの、この硬い窒
化シリコン膜と半導体基板との熱膨張率の差による半導
体基板の反りを防止することができる。好適な態様にお
いて、ポリシリコン埋設時に外部絶縁膜上に付着したポ
リシリコンもトレンチ埋設後に除去する。
リコン膜を除去する工程は増加するものの、この硬い窒
化シリコン膜と半導体基板との熱膨張率の差による半導
体基板の反りを防止することができる。好適な態様にお
いて、ポリシリコン埋設時に外部絶縁膜上に付着したポ
リシリコンもトレンチ埋設後に除去する。
【００１１】このようにすれば、半導体基板の両主面に
は最初に成膜された内部絶縁膜及び外部絶縁膜だけとな
り、これら両絶縁膜の厚さ、素材を合わせることによ
り、半導体基板と両絶縁膜との間の反りを簡単にバラン
スさせることができ、反りを容易に低減することができ
る。好適な態様において、外部絶縁膜及び前記内部絶縁
膜は、同素材にて同厚に形成されるシリコン酸化膜から
なる。このようにすれば、両シリコン酸化膜と半導体基
板との間のストレスは互いに相殺し、かつ、これらシリ
コン酸化膜は容易に同一工程で形成可能であるので、製
造工程が簡単となる。
は最初に成膜された内部絶縁膜及び外部絶縁膜だけとな
り、これら両絶縁膜の厚さ、素材を合わせることによ
り、半導体基板と両絶縁膜との間の反りを簡単にバラン
スさせることができ、反りを容易に低減することができ
る。好適な態様において、外部絶縁膜及び前記内部絶縁
膜は、同素材にて同厚に形成されるシリコン酸化膜から
なる。このようにすれば、両シリコン酸化膜と半導体基
板との間のストレスは互いに相殺し、かつ、これらシリ
コン酸化膜は容易に同一工程で形成可能であるので、製
造工程が簡単となる。
【００１２】好適な態様において、接合前に半導体基板
の両主面にシリコン酸化膜を同一工程で形成する。この
ようにすればこれら外部絶縁膜及び内部絶縁膜は何ら複
雑な工程を採用することなく同素材にて同厚に形成さ
れ、その結果、上記した半導体基板の両側のストレスは
互いに相殺し、反りは防止される。本発明の他の製造方
法によれば、基板の両主面上に窒化シリコン膜を形成
後、半導体層側の前記窒化シリコン膜の表面に第２の絶
縁層を形成し、半導体基板側の窒化シリコン膜のみを除
去し、その後、素子形成用の半導体層側の窒化シリコン
膜をマスクとして分離溝を形成するので、半導体基板側
の窒化シリコン膜による半導体基板に対するその後の製
造プロセス中における熱ストレスの影響を解消して反り
を抑止することができる。
の両主面にシリコン酸化膜を同一工程で形成する。この
ようにすればこれら外部絶縁膜及び内部絶縁膜は何ら複
雑な工程を採用することなく同素材にて同厚に形成さ
れ、その結果、上記した半導体基板の両側のストレスは
互いに相殺し、反りは防止される。本発明の他の製造方
法によれば、基板の両主面上に窒化シリコン膜を形成
後、半導体層側の前記窒化シリコン膜の表面に第２の絶
縁層を形成し、半導体基板側の窒化シリコン膜のみを除
去し、その後、素子形成用の半導体層側の窒化シリコン
膜をマスクとして分離溝を形成するので、半導体基板側
の窒化シリコン膜による半導体基板に対するその後の製
造プロセス中における熱ストレスの影響を解消して反り
を抑止することができる。
【００１３】
【００１４】
【実施例】以下、本発明を図に基づき説明する。 （第１実施例）Ｐ- 型の第１の単結晶シリコン基板１の
一方の主面に鏡面研磨を施した後、熱酸化を施しそれぞ
れ同厚の絶縁膜（シリコン酸化膜）２、５を形成する。
そして、この第１のシリコン基板１表面の絶縁膜２側
に、鏡面研磨された主面を有する第２の単結晶シリコン
基板３を充分に清浄な雰囲気下で密着、加熱して、それ
ぞれのシリコン基板１、３で絶縁膜２を挟むように一体
に接合する。これにより、第１のシリコン基板１上に絶
縁膜２を介して第２のシリコン基板３を接合して構成さ
れたＳＯＩ基板が作製される（図１参照）。なお、図１
中、４は接合を施す前に第２のＮ- 型シリコン基板３表
面よりドーピングすることにより形成したＮ型の高濃度
不純物（Ｓｂ）層である。したがって、Ｎ- 型シリコン
基板３及びＮ型の高濃度不純物（Ｓｂ）層４は本発明で
いう半導体層をなす。
一方の主面に鏡面研磨を施した後、熱酸化を施しそれぞ
れ同厚の絶縁膜（シリコン酸化膜）２、５を形成する。
そして、この第１のシリコン基板１表面の絶縁膜２側
に、鏡面研磨された主面を有する第２の単結晶シリコン
基板３を充分に清浄な雰囲気下で密着、加熱して、それ
ぞれのシリコン基板１、３で絶縁膜２を挟むように一体
に接合する。これにより、第１のシリコン基板１上に絶
縁膜２を介して第２のシリコン基板３を接合して構成さ
れたＳＯＩ基板が作製される（図１参照）。なお、図１
中、４は接合を施す前に第２のＮ- 型シリコン基板３表
面よりドーピングすることにより形成したＮ型の高濃度
不純物（Ｓｂ）層である。したがって、Ｎ- 型シリコン
基板３及びＮ型の高濃度不純物（Ｓｂ）層４は本発明で
いう半導体層をなす。
【００１５】そして、第２のシリコン基板３側の表面に
パッド酸化膜８ａを熱酸化にて形成し、さらにその表面
に第１の絶縁層としてのＳｉ3 Ｎ4 膜９及び第２の絶縁
層としてのＳｉＯ2 膜１０を順次ＣＶＤ法により堆積さ
せ、１０００℃のアニール処理を行なって、ＳｉＯ2 膜
１０を緻密化する。次に、第１のシリコン基板１側のＳ
ｉ3 Ｎ4 膜（本発明でいう窒化シリコン膜）９を通常の
エッチャントを用いて除去する（図２、図３参照）。た
だし、絶縁膜５は残す。ここで、Ｓｉ3 Ｎ4 膜９を形成
するのは、後述するＳｉＯ2 膜１０のエッチング除去時
にＳｉ3 Ｎ4 膜９によりその下層にあるパッド酸化膜８
ａあるいは絶縁膜１３等の酸化膜がエッチングされるの
を抑止するためである。
パッド酸化膜８ａを熱酸化にて形成し、さらにその表面
に第１の絶縁層としてのＳｉ3 Ｎ4 膜９及び第２の絶縁
層としてのＳｉＯ2 膜１０を順次ＣＶＤ法により堆積さ
せ、１０００℃のアニール処理を行なって、ＳｉＯ2 膜
１０を緻密化する。次に、第１のシリコン基板１側のＳ
ｉ3 Ｎ4 膜（本発明でいう窒化シリコン膜）９を通常の
エッチャントを用いて除去する（図２、図３参照）。た
だし、絶縁膜５は残す。ここで、Ｓｉ3 Ｎ4 膜９を形成
するのは、後述するＳｉＯ2 膜１０のエッチング除去時
にＳｉ3 Ｎ4 膜９によりその下層にあるパッド酸化膜８
ａあるいは絶縁膜１３等の酸化膜がエッチングされるの
を抑止するためである。
【００１６】次に、表面側に図示しないレジストを堆積
し、公知のフォトリングラフィ処理とエッチングガスと
してＣＦ4 ，ＣＨＦ3 系ガスを用いたＲ．Ｉ．Ｅ処理を
施し、ＳｉＯ2 膜１０を表面に形成されたレジストをマ
スクとして、ＳｉＯ2 膜１０，Ｓｉ3 Ｎ4 膜９及びパッ
ド酸化膜８ａをシリコン基板３の表面に達するまで選択
的にエッチングして開口１１を形成する（図４参照）。
なお、図４はレジスト剥離後の状態を示している。
し、公知のフォトリングラフィ処理とエッチングガスと
してＣＦ4 ，ＣＨＦ3 系ガスを用いたＲ．Ｉ．Ｅ処理を
施し、ＳｉＯ2 膜１０を表面に形成されたレジストをマ
スクとして、ＳｉＯ2 膜１０，Ｓｉ3 Ｎ4 膜９及びパッ
ド酸化膜８ａをシリコン基板３の表面に達するまで選択
的にエッチングして開口１１を形成する（図４参照）。
なお、図４はレジスト剥離後の状態を示している。
【００１７】次に、ＳｉＯ2 膜１０をマスクにしてエッ
チングガスとしてＨＢｒ系ガスを用いたＲ．Ｉ．Ｅ処理
により開口１１から第２のシリコン基板３を選択的にエ
ッチングする。なお、ＳｉＯ2 膜１０とシリコン基板３
とのエッチング選択比により良好に分離溝（トレンチ）
１２が絶縁膜２に達するように、前工程におけるＳｉＯ
2 膜１０の堆積厚さがあらかじめ決定されている。
チングガスとしてＨＢｒ系ガスを用いたＲ．Ｉ．Ｅ処理
により開口１１から第２のシリコン基板３を選択的にエ
ッチングする。なお、ＳｉＯ2 膜１０とシリコン基板３
とのエッチング選択比により良好に分離溝（トレンチ）
１２が絶縁膜２に達するように、前工程におけるＳｉＯ
2 膜１０の堆積厚さがあらかじめ決定されている。
【００１８】次に、分離溝１２の内壁面にＣ．Ｄ．Ｅ処
理を施す。このＣ．Ｄ．Ｅ処理は、ＲＦ放電型のプラズ
マエッチング装置を用い、例えば原料ガス：ＣＦ4 ，Ｏ
2 ，Ｎ2 、周波数：１３．５６ＭＨｚ、エッチング速
度：１５００Å／ｍｉｎ，プラズマからウエハまでの距
離：１００ｃｍの条件で行う。これにより、分離溝１２
の内壁面が約１５００Åエッチングされる。
理を施す。このＣ．Ｄ．Ｅ処理は、ＲＦ放電型のプラズ
マエッチング装置を用い、例えば原料ガス：ＣＦ4 ，Ｏ
2 ，Ｎ2 、周波数：１３．５６ＭＨｚ、エッチング速
度：１５００Å／ｍｉｎ，プラズマからウエハまでの距
離：１００ｃｍの条件で行う。これにより、分離溝１２
の内壁面が約１５００Åエッチングされる。
【００１９】次に、Ｃ．Ｄ．Ｅ処理した分離溝１２の内
壁面をアニール処理する。このアニール処理は、例え
ば、Ｎ2 雰囲気下において１０００℃の温度で３０分間
加熱することにより行う。次に、アニール処理した分離
溝１２の内壁面を犠牲酸化処理するようにしてもよい。
この犠牲酸化処理は、例えば１０００℃のドライ酸化に
より５００Åの犠牲酸化膜を形成後、この犠牲酸化膜を
フッ酸で除去するようにする。
壁面をアニール処理する。このアニール処理は、例え
ば、Ｎ2 雰囲気下において１０００℃の温度で３０分間
加熱することにより行う。次に、アニール処理した分離
溝１２の内壁面を犠牲酸化処理するようにしてもよい。
この犠牲酸化処理は、例えば１０００℃のドライ酸化に
より５００Åの犠牲酸化膜を形成後、この犠牲酸化膜を
フッ酸で除去するようにする。
【００２０】そして、分離溝１２の内壁面に例えば１０
５０℃のウェット熱酸化により絶縁被膜１３を形成し、
続いてポリシリコン１４をＬＰーＣＶＤ法により堆積す
る。このとき、ポリシリコン１４は分離溝１２内を埋設
するとともにＳｉＯ2 膜１０上及び裏面側の絶縁膜５上
にも堆積することになる。次に、ドライエッチング処理
により、ＳｉＯ2膜１０の上に堆積した余分なポリシリ
コン１４をドライエッチングによりエッチングバック
（１回目）する（図５参照）。この時、分離溝１２内に
残るポリシリコン１４の上端はＳｉ3 Ｎ4膜９より上部
になるようエッチングをストップさせる。なお、このド
ライエッチングでは、裏面側のポリシリコン１４は除去
されない。
５０℃のウェット熱酸化により絶縁被膜１３を形成し、
続いてポリシリコン１４をＬＰーＣＶＤ法により堆積す
る。このとき、ポリシリコン１４は分離溝１２内を埋設
するとともにＳｉＯ2 膜１０上及び裏面側の絶縁膜５上
にも堆積することになる。次に、ドライエッチング処理
により、ＳｉＯ2膜１０の上に堆積した余分なポリシリ
コン１４をドライエッチングによりエッチングバック
（１回目）する（図５参照）。この時、分離溝１２内に
残るポリシリコン１４の上端はＳｉ3 Ｎ4膜９より上部
になるようエッチングをストップさせる。なお、このド
ライエッチングでは、裏面側のポリシリコン１４は除去
されない。
【００２１】次に、フッ素溶液によるウェットエッチン
グ処理によりＳｉＯ2 膜１０をエッチング除去する。こ
の時、Ｓｉ3 Ｎ4 膜９と、このＳｉ3 Ｎ4 膜９より上部
に上端がくるように残した多結晶シリコン１４とがエッ
チングストッパとなり、パッド酸化膜８ａ及び分離溝１
２の内壁面に形成された絶縁被膜１３はエッチングされ
ない。
グ処理によりＳｉＯ2 膜１０をエッチング除去する。こ
の時、Ｓｉ3 Ｎ4 膜９と、このＳｉ3 Ｎ4 膜９より上部
に上端がくるように残した多結晶シリコン１４とがエッ
チングストッパとなり、パッド酸化膜８ａ及び分離溝１
２の内壁面に形成された絶縁被膜１３はエッチングされ
ない。
【００２２】次に、ドライエッチング処理により、分離
溝１２内に埋め込まれた多結晶シリコン１４のＳｉ3 Ｎ
4 膜９より上に突出している部分をエッチングバック
（２回目）する。この時、次工程でポリシリコン１４の
上側に後述する熱酸化膜１５を成長させたときに、熱酸
化膜１５と周囲のパッド酸化膜８ａとが同一高さとなる
ように、ポリシリコン１４の上端はパッド酸化膜８ａの
上端から０．３μｍ程度下側となるよう制御するのが望
ましい。
溝１２内に埋め込まれた多結晶シリコン１４のＳｉ3 Ｎ
4 膜９より上に突出している部分をエッチングバック
（２回目）する。この時、次工程でポリシリコン１４の
上側に後述する熱酸化膜１５を成長させたときに、熱酸
化膜１５と周囲のパッド酸化膜８ａとが同一高さとなる
ように、ポリシリコン１４の上端はパッド酸化膜８ａの
上端から０．３μｍ程度下側となるよう制御するのが望
ましい。
【００２３】次いで、分離溝１２内に埋め込まれたポリ
シリコンシリコン１４の上部をＳｉ 3 Ｎ4 膜９により選
択的に熱酸化して酸化膜１５を成長させ（図６参照）、
その後、Ｓｉ3 Ｎ4 膜９をエッチング除去する（図７参
照）。図７からも明らかなように、分離溝１２部分にお
ける段差が低減される。そして、公知のフォトリングラ
フィ、不純物拡散工程により、Ｐウエル領域６、Ｎウエ
ル領域（図示せず）を第２のシリコン基板３側に形成す
る。この後、第２のシリコン基板３側の表面に、フィー
ルド酸化膜８をＬＯＣＯＳ（Local Oxidation of Silic
on）法により形成する。なお、ＬＯＣＯＳ法は、基板表
面の所定部位に酸化抑制膜としてのＳｉ3 Ｎ4 膜を再び
形成した後、該Ｓｉ3 Ｎ4 膜が形成されていない部位を
熱酸化などにより酸化して厚いフィールド酸化膜８を形
成するもので、ＬＯＣＯＳ法による酸化後、上記Ｓｉ3
Ｎ4 膜はＨ3 ＰＯ4 により除去される。
シリコンシリコン１４の上部をＳｉ 3 Ｎ4 膜９により選
択的に熱酸化して酸化膜１５を成長させ（図６参照）、
その後、Ｓｉ3 Ｎ4 膜９をエッチング除去する（図７参
照）。図７からも明らかなように、分離溝１２部分にお
ける段差が低減される。そして、公知のフォトリングラ
フィ、不純物拡散工程により、Ｐウエル領域６、Ｎウエ
ル領域（図示せず）を第２のシリコン基板３側に形成す
る。この後、第２のシリコン基板３側の表面に、フィー
ルド酸化膜８をＬＯＣＯＳ（Local Oxidation of Silic
on）法により形成する。なお、ＬＯＣＯＳ法は、基板表
面の所定部位に酸化抑制膜としてのＳｉ3 Ｎ4 膜を再び
形成した後、該Ｓｉ3 Ｎ4 膜が形成されていない部位を
熱酸化などにより酸化して厚いフィールド酸化膜８を形
成するもので、ＬＯＣＯＳ法による酸化後、上記Ｓｉ3
Ｎ4 膜はＨ3 ＰＯ4 により除去される。
【００２４】このＬＯＣＯＳ法による酸化時（ＬＯＣＯ
Ｓ酸化を行わずにフィールド酸化膜を形成する場合に
は、このフィールド酸化膜形成時に）、裏面のポリシリ
コン層１４の表面部が酸化されて、シリコン酸化膜８０
となる。次に、パッド酸化膜８ａ除去後、薄いゲ−ト酸
化膜を形成し、ＬＰーＣＶＤ処理、フォトリングラフィ
及びエッチング処理を施すことによりポリシリコン配線
（ゲ−ト電極）１６を形成し、さらに選択ドーピングに
よりＰ+ 拡散層１７、Ｎ + 拡散層１８を形成する。
Ｓ酸化を行わずにフィールド酸化膜を形成する場合に
は、このフィールド酸化膜形成時に）、裏面のポリシリ
コン層１４の表面部が酸化されて、シリコン酸化膜８０
となる。次に、パッド酸化膜８ａ除去後、薄いゲ−ト酸
化膜を形成し、ＬＰーＣＶＤ処理、フォトリングラフィ
及びエッチング処理を施すことによりポリシリコン配線
（ゲ−ト電極）１６を形成し、さらに選択ドーピングに
よりＰ+ 拡散層１７、Ｎ + 拡散層１８を形成する。
【００２５】続いてＰＳＧ，ＢＰＳＧ等の層間絶縁膜
（図示せず）を堆積し、必要な部分にコンタクトホール
を形成し、Ａｌ配線（図示せず）、プラズマＣＶＤによ
る窒化膜等よりなる保護膜（図示せず）を形成して、Ｃ
ＭＯＳトランジスタ、バイポーラトランジスタを複合化
したＢｉーＣＭＯＳ半導体装置（図８参照）が製造され
る。
（図示せず）を堆積し、必要な部分にコンタクトホール
を形成し、Ａｌ配線（図示せず）、プラズマＣＶＤによ
る窒化膜等よりなる保護膜（図示せず）を形成して、Ｃ
ＭＯＳトランジスタ、バイポーラトランジスタを複合化
したＢｉーＣＭＯＳ半導体装置（図８参照）が製造され
る。
【００２６】本実施例の装置の作用効果を説明する。本
実施例の製造方法では、分離溝１２の内壁面の酸化によ
り絶縁被膜１３を形成する際のマスクとして、更に、Ｓ
ｉＯ 2 膜１０のエッチング除去時にパッド酸化膜８ａあ
るいは絶縁膜１３等の酸化膜へのエッチング進行を防止
するために、Ｓｉ 3 Ｎ 4 膜９が、パッド酸化膜８ａ上
に、通常の窒化シリコン膜形成方法であるＣＶＤ法にて
形成される。すなわち、本実施例の製造方法によれば、
分離溝１２部分において、ＳｉＯ 2 膜１０のエッチング
除去時にＳｉ 3 Ｎ 4 膜９および多結晶シリコン１４によ
りその下層にあるパッド酸化膜８ａあるいは絶縁膜１３
等の酸化膜へのエッチング進行が防止される。従って、
分離溝１２部分の段差は形成されることはなく、平坦な
形状が得られるので、ポリシリコン配線１６やＡｌ配線
の段差切れ、ショートといった問題を解決することがで
きる。ただ、この場合、シリコン基板１側の絶縁膜（シ
リコン酸化膜）５の表面にもＳｉ 3 Ｎ 4 膜９が形成され
てしまう。その結果、トレンチ後に、シリコン基板１の
一方の主面にあるＳｉ 3 Ｎ 4 膜９の応力が原因で、その
後の製造プロセス中において温度変化によりシリコン基
板１に前述のように反りが生じるという問題が発生す
る。この問題を解決するために、上記説明したように、
本実施例では、裏面側に付着したＳｉ3 Ｎ4 膜９をあら
かじめ除去する工程を追加している（図３参照）。従来
は、この裏面側のＳｉ3 Ｎ4 膜９は絶縁膜５を覆って好
ましくない汚染物質の侵入を保護できるとの期待からそ
れを積極的に削除することは行われていなかった。
実施例の製造方法では、分離溝１２の内壁面の酸化によ
り絶縁被膜１３を形成する際のマスクとして、更に、Ｓ
ｉＯ 2 膜１０のエッチング除去時にパッド酸化膜８ａあ
るいは絶縁膜１３等の酸化膜へのエッチング進行を防止
するために、Ｓｉ 3 Ｎ 4 膜９が、パッド酸化膜８ａ上
に、通常の窒化シリコン膜形成方法であるＣＶＤ法にて
形成される。すなわち、本実施例の製造方法によれば、
分離溝１２部分において、ＳｉＯ 2 膜１０のエッチング
除去時にＳｉ 3 Ｎ 4 膜９および多結晶シリコン１４によ
りその下層にあるパッド酸化膜８ａあるいは絶縁膜１３
等の酸化膜へのエッチング進行が防止される。従って、
分離溝１２部分の段差は形成されることはなく、平坦な
形状が得られるので、ポリシリコン配線１６やＡｌ配線
の段差切れ、ショートといった問題を解決することがで
きる。ただ、この場合、シリコン基板１側の絶縁膜（シ
リコン酸化膜）５の表面にもＳｉ 3 Ｎ 4 膜９が形成され
てしまう。その結果、トレンチ後に、シリコン基板１の
一方の主面にあるＳｉ 3 Ｎ 4 膜９の応力が原因で、その
後の製造プロセス中において温度変化によりシリコン基
板１に前述のように反りが生じるという問題が発生す
る。この問題を解決するために、上記説明したように、
本実施例では、裏面側に付着したＳｉ3 Ｎ4 膜９をあら
かじめ除去する工程を追加している（図３参照）。従来
は、この裏面側のＳｉ3 Ｎ4 膜９は絶縁膜５を覆って好
ましくない汚染物質の侵入を保護できるとの期待からそ
れを積極的に削除することは行われていなかった。
【００２７】しかし、この裏面側のＳｉ3 Ｎ4 膜９の除
去により、基板１の反りが大幅に低減できることがわか
った。図９に試験結果を示す。本実施例品２０枚及びＳ
ｉ3 Ｎ4 膜９を有する他は同じ工程で形成された従来品
２０枚の各反り量を市販のフラットネステスターを用い
て測定した。本実施例品の最大反り量は５０μｍ、最小
反り量は２０μｍ、平均反り量は４０μｍであった。こ
れに対し、従来品の最大反り量は２００μｍ、最小反り
量は１２０μｍ、平均反り量は１６５μｍであった。し
たがって、本実施例によれば、簡単に反り量を低減でき
ることがわかる。
去により、基板１の反りが大幅に低減できることがわか
った。図９に試験結果を示す。本実施例品２０枚及びＳ
ｉ3 Ｎ4 膜９を有する他は同じ工程で形成された従来品
２０枚の各反り量を市販のフラットネステスターを用い
て測定した。本実施例品の最大反り量は５０μｍ、最小
反り量は２０μｍ、平均反り量は４０μｍであった。こ
れに対し、従来品の最大反り量は２００μｍ、最小反り
量は１２０μｍ、平均反り量は１６５μｍであった。し
たがって、本実施例によれば、簡単に反り量を低減でき
ることがわかる。
【００２８】更に、この実施例では、絶縁膜２及びそれ
と最初、同厚、同密度の酸化膜５をシリコン基板１の両
面に形成している。これにより、その後の製造プロセス
における温度変化によりシリコン基板１にかかる熱スト
レスが相殺されてその反りを良好に抑止することができ
る。更にその上、ＬＯＣＯＳ酸化によりシリコン基板３
側に酸化膜８を形成するとともに、、シリコン基板１側
にも酸化膜８０を形成している。これにより、その後の
製造プロセスにおける温度変化により、接合基板にかか
る熱ストレスが軽減されてその反りを良好に抑止するこ
とができる。すなわち、これら絶縁膜２、５のペア及び
絶縁膜８、８０の設置により、熱膨張率の差によるスト
レスは相殺、解消され、これにより反りは格段に低減さ
れる。
と最初、同厚、同密度の酸化膜５をシリコン基板１の両
面に形成している。これにより、その後の製造プロセス
における温度変化によりシリコン基板１にかかる熱スト
レスが相殺されてその反りを良好に抑止することができ
る。更にその上、ＬＯＣＯＳ酸化によりシリコン基板３
側に酸化膜８を形成するとともに、、シリコン基板１側
にも酸化膜８０を形成している。これにより、その後の
製造プロセスにおける温度変化により、接合基板にかか
る熱ストレスが軽減されてその反りを良好に抑止するこ
とができる。すなわち、これら絶縁膜２、５のペア及び
絶縁膜８、８０の設置により、熱膨張率の差によるスト
レスは相殺、解消され、これにより反りは格段に低減さ
れる。
【００２９】（第２実施例） 他の実施例を図１０〜図１２を参照して説明する。
【００３０】まず、図５に示す工程すなわち第一回のエ
ッチングバックまでは、実施例１と同じである。この
時、分離溝１２内に残るポリシリコン１４の上端はＳｉ
3 Ｎ4膜９より上部にでている。次に、ドライエッチン
グ処理により、裏面の絶縁膜５上に堆積した余分なポリ
シリコン１４をドライエッチングにより除去する（図１
０参照）。又は、シリコン酸化膜１０をエッチングした
後、裏面のポリシリコン１２をドライエッチングにより
除去してもよい。
ッチングバックまでは、実施例１と同じである。この
時、分離溝１２内に残るポリシリコン１４の上端はＳｉ
3 Ｎ4膜９より上部にでている。次に、ドライエッチン
グ処理により、裏面の絶縁膜５上に堆積した余分なポリ
シリコン１４をドライエッチングにより除去する（図１
０参照）。又は、シリコン酸化膜１０をエッチングした
後、裏面のポリシリコン１２をドライエッチングにより
除去してもよい。
【００３１】以下の工程は実施例１と同じであり、ま
ず、フッ素溶液によるウェットエッチング処理によりＳ
ｉＯ2 膜１０をエッチング除去する。この時、Ｓｉ3 Ｎ
4 膜９と、このＳｉ3 Ｎ4 膜９より上部に上端がくるよ
うに残した多結晶シリコン１４とがエッチングストッパ
となり、パッド酸化膜８ａ及び分離溝１２の内壁面に形
成された絶縁被膜１３はエッチングされない。
ず、フッ素溶液によるウェットエッチング処理によりＳ
ｉＯ2 膜１０をエッチング除去する。この時、Ｓｉ3 Ｎ
4 膜９と、このＳｉ3 Ｎ4 膜９より上部に上端がくるよ
うに残した多結晶シリコン１４とがエッチングストッパ
となり、パッド酸化膜８ａ及び分離溝１２の内壁面に形
成された絶縁被膜１３はエッチングされない。
【００３２】次に、ドライエッチング処理により、分離
溝１２内に埋め込まれた多結晶シリコン１４のＳｉ3 Ｎ
4 膜９より上に突出している部分をエッチングバック
（２回目）する。この時、次工程でポリシリコン１４の
上側に後述する熱酸化膜１５を成長させたときに、熱酸
化膜１５と周囲のパッド酸化膜８ａとが同一高さとなる
ように、ポリシリコン１４の上端はパッド酸化膜８ａの
上端から０．３μｍ程度下側となるよう制御するのが望
ましい。
溝１２内に埋め込まれた多結晶シリコン１４のＳｉ3 Ｎ
4 膜９より上に突出している部分をエッチングバック
（２回目）する。この時、次工程でポリシリコン１４の
上側に後述する熱酸化膜１５を成長させたときに、熱酸
化膜１５と周囲のパッド酸化膜８ａとが同一高さとなる
ように、ポリシリコン１４の上端はパッド酸化膜８ａの
上端から０．３μｍ程度下側となるよう制御するのが望
ましい。
【００３３】次いで、分離溝１２内に埋め込まれたポリ
シリコンシリコン１４の上部をＳｉ 3 Ｎ4 膜９により選
択的に熱酸化して酸化膜１５を成長させ（図６参照）、
その後、Ｓｉ3 Ｎ4 膜９をエッチング除去する（図７参
照）。図７からも明らかなように、分離溝１２部分にお
ける段差が低減される。そして、公知のフォトリングラ
フィ、不純物拡散工程により、Ｐウエル領域６、Ｎウエ
ル領域（図示せず）を第２のシリコン基板３側に形成す
る。この後、第２のシリコン基板３側の表面に、フィー
ルド酸化膜８をＬＯＣＯＳ（Local Oxidation of Silic
on）法により形成する。なお、ＬＯＣＯＳ法は、基板表
面の所定部位に酸化抑制膜としてのＳｉ3 Ｎ4 膜を再び
形成した後、該Ｓｉ3 Ｎ4 膜が形成されていない部位を
熱酸化などにより酸化して厚いフィールド酸化膜８を形
成するもので、ＬＯＣＯＳ法による酸化後、上記Ｓｉ3
Ｎ4 膜はＨ3 ＰＯ4 により除去される。
シリコンシリコン１４の上部をＳｉ 3 Ｎ4 膜９により選
択的に熱酸化して酸化膜１５を成長させ（図６参照）、
その後、Ｓｉ3 Ｎ4 膜９をエッチング除去する（図７参
照）。図７からも明らかなように、分離溝１２部分にお
ける段差が低減される。そして、公知のフォトリングラ
フィ、不純物拡散工程により、Ｐウエル領域６、Ｎウエ
ル領域（図示せず）を第２のシリコン基板３側に形成す
る。この後、第２のシリコン基板３側の表面に、フィー
ルド酸化膜８をＬＯＣＯＳ（Local Oxidation of Silic
on）法により形成する。なお、ＬＯＣＯＳ法は、基板表
面の所定部位に酸化抑制膜としてのＳｉ3 Ｎ4 膜を再び
形成した後、該Ｓｉ3 Ｎ4 膜が形成されていない部位を
熱酸化などにより酸化して厚いフィールド酸化膜８を形
成するもので、ＬＯＣＯＳ法による酸化後、上記Ｓｉ3
Ｎ4 膜はＨ3 ＰＯ4 により除去される。
【００３４】当然、このＬＯＣＯＳ法による酸化後（Ｌ
ＯＣＯＳ酸化を行わずにフィールド酸化膜を形成する場
合にはこのフィールド酸化膜形成時に）、裏面には絶縁
膜５が露出したままとなる。次に、パッド酸化膜８ａ除
去後、薄いゲ−ト酸化膜を形成し、ＬＰーＣＶＤ処理、
フォトリングラフィ及びエッチング処理を施すことによ
りポリシリコン配線（ゲ−ト電極）１６を形成し、さら
に選択ドーピングによりＰ+ 拡散層１７、Ｎ + 拡散層１
８を形成する。
ＯＣＯＳ酸化を行わずにフィールド酸化膜を形成する場
合にはこのフィールド酸化膜形成時に）、裏面には絶縁
膜５が露出したままとなる。次に、パッド酸化膜８ａ除
去後、薄いゲ−ト酸化膜を形成し、ＬＰーＣＶＤ処理、
フォトリングラフィ及びエッチング処理を施すことによ
りポリシリコン配線（ゲ−ト電極）１６を形成し、さら
に選択ドーピングによりＰ+ 拡散層１７、Ｎ + 拡散層１
８を形成する。
【００３５】続いてＰＳＧ，ＢＰＳＧ等の層間絶縁膜
（図示せず）を堆積し、必要な部分にコンタクトホール
を形成し、Ａｌ配線（図示せず）、プラズマＣＶＤによ
る窒化膜等よりなる保護膜（図示せず）を形成して、Ｃ
ＭＯＳトランジスタ、バイポーラトランジスタを複合化
したＢｉーＣＭＯＳ半導体装置（図１１参照）が製造さ
れる。
（図示せず）を堆積し、必要な部分にコンタクトホール
を形成し、Ａｌ配線（図示せず）、プラズマＣＶＤによ
る窒化膜等よりなる保護膜（図示せず）を形成して、Ｃ
ＭＯＳトランジスタ、バイポーラトランジスタを複合化
したＢｉーＣＭＯＳ半導体装置（図１１参照）が製造さ
れる。
【００３６】本実施例の装置の作用効果を説明する。上
記説明したように、本実施例では、裏面側に付着したＳ
ｉ3 Ｎ4 膜９を除去する工程を追加している（図２参
照）。更に、裏面側に付着したポリシリコン１４を除去
する工程を追加している（図１０参照）。このようにし
ても、基板の反りを良好に低減できる。
記説明したように、本実施例では、裏面側に付着したＳ
ｉ3 Ｎ4 膜９を除去する工程を追加している（図２参
照）。更に、裏面側に付着したポリシリコン１４を除去
する工程を追加している（図１０参照）。このようにし
ても、基板の反りを良好に低減できる。
【図１】本発明の第１実施例の製造方法を適用したＳＯ
Ｉ基板の製造工程を順に説明する断面図である。
Ｉ基板の製造工程を順に説明する断面図である。
【図２】本発明の第１実施例の製造方法を適用したＳＯ
Ｉ基板の製造工程を順に説明する断面図である。
Ｉ基板の製造工程を順に説明する断面図である。
【図３】本発明の第１実施例の製造方法を適用したＳＯ
Ｉ基板の製造工程を順に説明する断面図である。
Ｉ基板の製造工程を順に説明する断面図である。
【図４】本発明の第１実施例の製造方法を適用したＳＯ
Ｉ基板の製造工程を順に説明する断面図である。
Ｉ基板の製造工程を順に説明する断面図である。
【図５】本発明の第１実施例の製造方法を適用したＳＯ
Ｉ基板の製造工程を順に説明する断面図である。
Ｉ基板の製造工程を順に説明する断面図である。
【図６】本発明の第１実施例の製造方法を適用したＳＯ
Ｉ基板の製造工程を順に説明する断面図である。
Ｉ基板の製造工程を順に説明する断面図である。
【図７】本発明の第１実施例の製造方法を適用したＳＯ
Ｉ基板の製造工程を順に説明する断面図である。
Ｉ基板の製造工程を順に説明する断面図である。
【図８】本発明の第１実施例の製造方法を適用したＳＯ
Ｉ基板の製造工程を順に説明する断面図である。
Ｉ基板の製造工程を順に説明する断面図である。
【図９】第１実施例品と従来品との反り量を試験した結
果を示す図である。
果を示す図である。
【図１０】本発明の第２実施例の製造方法を適用したＳ
ＯＩ基板の製造工程を順に説明する断面図である。
ＯＩ基板の製造工程を順に説明する断面図である。
【図１１】本発明の第２実施例の製造方法を適用したＳ
ＯＩ基板の製造工程を順に説明する断面図である。
ＯＩ基板の製造工程を順に説明する断面図である。
１は第１のシリコン基板（半導体基板）、２は絶縁膜
（内部絶縁膜）、３は第１のシリコン基板（半導体
層）、９はＳｉ3 Ｎ4 膜（窒化シリコン膜）、１４はポ
リシリコン、５は絶縁膜（外部絶縁膜）。
（内部絶縁膜）、３は第１のシリコン基板（半導体
層）、９はＳｉ3 Ｎ4 膜（窒化シリコン膜）、１４はポ
リシリコン、５は絶縁膜（外部絶縁膜）。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−29911（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/762 H01L 21/76 H01L 27/12
Claims (5)
- 【請求項１】非接合主面に外部絶縁膜を有する基台用の
半導体基板と素子形成用の半導体層とを内部絶縁膜を挟
んで接合した後、前記半導体層の表面に窒化シリコン膜
を形成し、 前記窒化シリコン膜形成時に前記外部絶縁膜上に付着し
た窒化シリコン膜を除去し、 前記半導体層上の前記窒化シリコン膜あるいは窒化シリ
コン膜を含む絶縁膜をマスクとして前記半導体層をトレ
ンチし、トレンチにポリシリコンを埋設して誘電体分離
構造の島状半導体領域を形成することを特徴とする半導
体装置の製造方法。 - 【請求項２】前記ポリシリコン埋設時に前記外部絶縁膜
上に付着したポリシリコンを前記ポリシリコン埋設後に
除去し、その後、前記島状半導体領域に素子を形成する
請求項１記載の半導体装置の製造方法。 - 【請求項３】前記外部絶縁膜及び前記内部絶縁膜は、同
素材にて同厚に最初形成されるシリコン酸化膜からなる
請求項２記載の半導体装置の製造方法。 - 【請求項４】前記外部絶縁膜及び前記内部絶縁膜とし
て、前記接合前に、前記半導体基板にシリコン酸化膜を
同一工程で形成する請求項３記載の半導体装置の製造方
法。 - 【請求項５】素子形成用の半導体層を有する半導体基板
の前記半導体層の主面上に窒化シリコン膜を形成し、 前記半導体層側の前記窒化シリコン膜の表面に第２の絶
縁層を形成し、 前記半導体層と反対側の主面上に前記窒化シリコン膜形
成時に堆積した窒化シリコン膜のみを除去し、 その後、前記半導体層側の前記窒化シリコン膜及び前記
第２の絶縁層に設けた開口から前記半導体層をトレンチ
して分離溝を形成することを特徴とする 半導体装置の製
造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5296894A JP3033412B2 (ja) | 1993-11-26 | 1993-11-26 | 半導体装置の製造方法 |
| DE4441542A DE4441542B8 (de) | 1993-11-26 | 1994-11-22 | SOI-Halbleitervorrichtung mit Inselbereichen und Verfahren zu deren Herstellung |
| US08/346,255 US5599722A (en) | 1993-11-26 | 1994-11-23 | SOI semiconductor device and method of producing same wherein warpage is reduced in the semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5296894A JP3033412B2 (ja) | 1993-11-26 | 1993-11-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07153835A JPH07153835A (ja) | 1995-06-16 |
| JP3033412B2 true JP3033412B2 (ja) | 2000-04-17 |
Family
ID=17839546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5296894A Expired - Lifetime JP3033412B2 (ja) | 1993-11-26 | 1993-11-26 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5599722A (ja) |
| JP (1) | JP3033412B2 (ja) |
| DE (1) | DE4441542B8 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7372002B2 (en) | 2003-08-05 | 2008-05-13 | Matsushita Electric Industrial Co., Ltd. | Fluid heating device and cleaning device using the same |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5289473A (en) * | 1993-01-28 | 1994-02-22 | At&T Bell Laboratories | Method for determining byte error rate |
| JP3396553B2 (ja) * | 1994-02-04 | 2003-04-14 | 三菱電機株式会社 | 半導体装置の製造方法及び半導体装置 |
| DE19538983A1 (de) * | 1995-10-19 | 1997-04-24 | Siemens Ag | Verfahren zum Beseitigen von Kristallfehlern in Siliziumscheiben |
| US5780352A (en) * | 1995-10-23 | 1998-07-14 | Motorola, Inc. | Method of forming an isolation oxide for silicon-on-insulator technology |
| JP3378135B2 (ja) * | 1996-02-02 | 2003-02-17 | 三菱電機株式会社 | 半導体装置とその製造方法 |
| KR100233286B1 (ko) * | 1996-06-29 | 1999-12-01 | 김영환 | 반도체 장치 및 그 제조방법 |
| US20040254635A1 (en) * | 1998-03-30 | 2004-12-16 | Shanley John F. | Expandable medical device for delivery of beneficial agent |
| US7208010B2 (en) * | 2000-10-16 | 2007-04-24 | Conor Medsystems, Inc. | Expandable medical device for delivery of beneficial agent |
| US6241762B1 (en) * | 1998-03-30 | 2001-06-05 | Conor Medsystems, Inc. | Expandable medical device with ductile hinges |
| US6096612A (en) * | 1998-04-30 | 2000-08-01 | Texas Instruments Incorporated | Increased effective transistor width using double sidewall spacers |
| WO1999059203A1 (en) * | 1998-05-08 | 1999-11-18 | Infineon Technologies Ag | Substrate and method for manufacturing the same |
| EP1089328A1 (en) * | 1999-09-29 | 2001-04-04 | Infineon Technologies AG | Method for manufacturing of a semiconductor device |
| US6830988B1 (en) | 2000-01-06 | 2004-12-14 | National Semiconductor Corporation | Method of forming an isolation structure for an integrated circuit utilizing grown and deposited oxide |
| JP4231612B2 (ja) * | 2000-04-26 | 2009-03-04 | 株式会社ルネサステクノロジ | 半導体集積回路 |
| EP1220312A1 (en) * | 2000-12-29 | 2002-07-03 | STMicroelectronics S.r.l. | Integration process on a SOI substrate of a semiconductor device comprising at least a dielectrically isolated well |
| US6524929B1 (en) | 2001-02-26 | 2003-02-25 | Advanced Micro Devices, Inc. | Method for shallow trench isolation using passivation material for trench bottom liner |
| US6486038B1 (en) | 2001-03-12 | 2002-11-26 | Advanced Micro Devices | Method for and device having STI using partial etch trench bottom liner |
| US6521510B1 (en) | 2001-03-23 | 2003-02-18 | Advanced Micro Devices, Inc. | Method for shallow trench isolation with removal of strained island edges |
| US6534379B1 (en) | 2001-03-26 | 2003-03-18 | Advanced Micro Devices, Inc. | Linerless shallow trench isolation method |
| US6583488B1 (en) | 2001-03-26 | 2003-06-24 | Advanced Micro Devices, Inc. | Low density, tensile stress reducing material for STI trench fill |
| JP2004152920A (ja) * | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | 半導体装置の製造方法及び半導体製造工程の管理方法 |
| EP1482539A1 (en) * | 2003-05-26 | 2004-12-01 | S.O.I. Tec Silicon on Insulator Technologies S.A. | Preparation method for protecting the back side of a wafer and back side protected wafer |
| DE102004048626B3 (de) * | 2004-10-06 | 2006-04-13 | X-Fab Semiconductor Foundries Ag | Oxidationsverfahren von Siliziumscheiben zur Reduzierung von mechanischen Spannungen |
| KR100640963B1 (ko) * | 2004-12-30 | 2006-11-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조방법 |
| JP5183969B2 (ja) * | 2007-05-29 | 2013-04-17 | 信越半導体株式会社 | Ｓｏｉウェーハのシリコン酸化膜形成方法 |
| JP2009004534A (ja) * | 2007-06-21 | 2009-01-08 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP5083252B2 (ja) * | 2009-03-13 | 2012-11-28 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP2012033950A (ja) * | 2011-10-03 | 2012-02-16 | Hitachi Ltd | 半導体装置の製造方法 |
| CN108529550B (zh) * | 2018-04-28 | 2019-12-20 | 北京航天控制仪器研究所 | 基于晶圆键合工艺的圆片级封装mems芯片结构及其加工方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60133739A (ja) * | 1983-12-21 | 1985-07-16 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP3016512B2 (ja) * | 1988-01-08 | 2000-03-06 | 株式会社東芝 | 誘電体分離型半導体基板の製造方法 |
| JP2763107B2 (ja) * | 1988-05-30 | 1998-06-11 | 株式会社東芝 | 誘電体分離半導体基板およびその製造方法 |
| JPH03188648A (ja) * | 1989-12-18 | 1991-08-16 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5241211A (en) * | 1989-12-20 | 1993-08-31 | Nec Corporation | Semiconductor device |
| JPH0547914A (ja) * | 1991-08-21 | 1993-02-26 | Hitachi Ltd | 誘電体分離基板及びその製造方法 |
| JP2812013B2 (ja) * | 1991-10-14 | 1998-10-15 | 株式会社デンソー | 半導体装置の製造方法 |
| EP0562127B1 (en) * | 1991-10-14 | 2001-04-25 | Denso Corporation | Method for fabrication of semiconductor device |
| US5296385A (en) * | 1991-12-31 | 1994-03-22 | Texas Instruments Incorporated | Conditioning of semiconductor wafers for uniform and repeatable rapid thermal processing |
| JPH0729911A (ja) * | 1993-07-07 | 1995-01-31 | Toshiba Corp | 半導体基板とその製造方法 |
-
1993
- 1993-11-26 JP JP5296894A patent/JP3033412B2/ja not_active Expired - Lifetime
-
1994
- 1994-11-22 DE DE4441542A patent/DE4441542B8/de not_active Expired - Lifetime
- 1994-11-23 US US08/346,255 patent/US5599722A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7372002B2 (en) | 2003-08-05 | 2008-05-13 | Matsushita Electric Industrial Co., Ltd. | Fluid heating device and cleaning device using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4441542B4 (de) | 2007-09-20 |
| JPH07153835A (ja) | 1995-06-16 |
| DE4441542B8 (de) | 2008-05-29 |
| US5599722A (en) | 1997-02-04 |
| DE4441542A1 (de) | 1995-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3033412B2 (ja) | 半導体装置の製造方法 | |
| WO1993008596A1 (en) | Method for fabrication of semiconductor device | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPH098124A (ja) | 絶縁分離基板及びその製造方法 | |
| JP3480480B2 (ja) | Ｓｏｉ基板の製造方法 | |
| US5696020A (en) | Method for fabricating semiconductor device isolation region using a trench mask | |
| JP2763107B2 (ja) | 誘電体分離半導体基板およびその製造方法 | |
| JPS59232437A (ja) | 半導体装置の製造方法 | |
| JP3021850B2 (ja) | 半導体装置の製造方法 | |
| JP2812013B2 (ja) | 半導体装置の製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| US5874347A (en) | Method for fabricating field oxide isolation region for semiconductor devices | |
| JP3539102B2 (ja) | トレンチ分離型半導体基板の製造方法 | |
| JP2874463B2 (ja) | 半導体装置の製造方法 | |
| JP3189320B2 (ja) | 半導体装置の製造方法 | |
| JP3296270B2 (ja) | 半導体装置及びその製造方法 | |
| JP3031137B2 (ja) | 絶縁物分離半導体装置 | |
| KR100801724B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| JPH07106413A (ja) | 溝分離半導体装置及びその製造方法 | |
| JPS61276343A (ja) | 半導体装置の製造方法 | |
| JPH0420266B2 (ja) | ||
| JP3402843B2 (ja) | 半導体集積回路とその製造方法 | |
| JPS62124753A (ja) | 絶縁層分離基板の製法 | |
| JPH07249634A (ja) | ゲッタリング方法およびそれを用いた半導体集積回路装置 | |
| KR19990086618A (ko) | 트랜치 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |