TW202107572A - 半導體裝置 - Google Patents
半導體裝置 Download PDFInfo
- Publication number
- TW202107572A TW202107572A TW109136517A TW109136517A TW202107572A TW 202107572 A TW202107572 A TW 202107572A TW 109136517 A TW109136517 A TW 109136517A TW 109136517 A TW109136517 A TW 109136517A TW 202107572 A TW202107572 A TW 202107572A
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- light
- layer
- wiring
- conductive layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133528—Polarisers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
- H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Bipolar Transistors (AREA)
- Noodles (AREA)
Abstract
一種半導體裝置,包括:設置在具有絕緣表面的基板上的氧化物半導體層;覆蓋氧化物半導體層的閘極絕緣膜;在閘極絕緣膜上按順序層疊的第一導電層、第二導電層;覆蓋氧化物半導體層及包括閘極電極(第一導電層及第二導電層)的閘極佈線的絕緣膜;以及在絕緣膜上按順序層疊且電連接到氧化物半導體層的第三導電層、第四導電層。閘極電極使用第一導電層形成。閘極佈線使用第一導電層和第二導電層形成。源極電極使用第三導電層形成。源極佈線使用第三導電層和第四導電層形成。
Description
本發明關於半導體裝置及其製造方法,其中具有包含以氧化物半導體膜用於通道形成區的薄膜電晶體(於下稱為TFT)的電路。舉例而言,本發明關於電子設備,具有以液晶顯示面板或包含有機發光元件的發光顯示裝置為代表的光電裝置作為其元件。
以液晶顯示裝置為代表的形成在玻璃基板等的平板上的薄膜電晶體使用非晶矽、多晶矽來製造。使用非晶矽製成的薄膜電晶體具有低場效應遷移率,但是可以形成於大玻璃基板上。相對地,使用結晶矽製成的薄膜電晶體具有高場效應遷移率,但是由於例如雷射退火等晶化步驟,所以,並不一定適合於形成於大玻璃基板上。
慮及上述,使用氧化物半導體以製造薄膜電晶體,並將其應用於電子裝置及光裝置的技術受到矚目。舉例而言,專利文獻1及專利文獻2公開了以氧化鋅或In-Ga-Zn-O為基礎的氧化物半導體用作氧化物半導體膜之薄膜
電晶體,並將其用於影像顯示裝置的開關元件等的技術。此外,也考慮藉由使用透光電極作為閘極電極和源極電極或汲極電極以增加孔徑比率之技術孔徑比率(專利文獻3和專利文獻4)。
[專利文獻1]日本公開專利申請號2007-123861
[專利文獻2]日本公開專利申請號2007-096055
[專利文獻3]日本公開專利申請號2007-123700號
[專利文獻4]日本公開專利申請號2007-81362
一般而言,將用於形成閘極電極、源極電極和汲極電極的導電層延長,以形成用於將例如電晶體和電晶體彼此連接的佈線,因而在與導電層相同的島上形成佈線。因此,在很多情況下,連接電晶體的閘極和別的電晶體的閘極的佈線(稱為閘極佈線)由與電晶體的閘極電極相同的層結構或相同材料形成;並且連接電晶體的源極和別的電晶體的源極的佈線(稱為源極佈線)由與電晶體的源極電極相同的層結構或相同材料形成。因此,在閘極電極、源極電極或汲極電極使用透光性材料而形成的情況下,閘極佈線及源極佈線與閘極電極及源極電極或汲極電極同樣,使用透光性材料形成。
然而,一般而言,與具有遮光性及反射性的材料如鋁、鉬、鈦、鎢、釹、銅、銀等相比,具有透光性的材料如氧化銦錫、氧化銦鋅或銦錫鋅氧化物(indium tin zinc oxide)等具有低導電率。因此,當使用具有透光性的材料形成佈線時,佈線電阻高。舉例而言,在製造大型顯示
裝置的情況下,因為佈線長,所以佈線電阻顯著地高。當佈線電阻增高時,傳播經過該佈線的信號的波形畸變,由於佈線電阻導致的電壓下降,而使供應的電壓變小。因此,供應準確的電壓和電流變得困難,因而進行正常的顯示和工作是很困難的。
另外,從顯示特性的觀點來看,需要像素具有大電容元件並實現更高的孔徑比率。藉由各像素具有高孔徑比率,提高光利用效率,因此實現顯示裝置的低耗電化及小型化。近年來,像素尺寸的微小化進步,需要提供更高清晰的影像。像素尺寸的微小化導致佔據一個像素的電晶體及佈線的形成面積的增大,因此像素的孔徑比率下降。為了在規定的像素尺寸中獲得各像素的高孔徑比率,必須高效率地佈局像素的電路配置所需要的電路元件。
鑒於上述問題,本發明的目的之一在於提供孔徑比率高的半導體裝置或其製造方法。另外,本發明的目的之一還在於提供耗電量低的半導體裝置及其製造方法。
要公開的發明的實施例是半導體裝置,包括:設置在具有絕緣表面的基板上的氧化物半導體層;覆蓋氧化物半導體層的閘極絕緣膜;設置在閘極絕緣膜上的藉由按順序層疊第一導電層、第二導電層而形成並包括閘極電極的閘極佈線;覆蓋氧化物半導體層和包括閘極電極的閘極佈線的絕緣膜;以及,設置在絕緣膜上的電連接到氧化物半導
體層並藉由按順序層疊第三導電層、第四導電層而形成的包括源極電極的源極佈線。閘極電極由第一導電層形成。閘極佈線由第一導電層和第二導電層形成。源極電極由第三導電層形成。源極佈線由第三導電層和第四導電層形成。
要公開的發明的另一實施例是半導體裝置,包括:設置在具有絕緣表面的基板上的氧化物半導體層;覆蓋氧化物半導體層的閘極絕緣膜;設置在閘極絕緣膜上的藉由按順序層疊第一導電層和第二導電層而形成的並包括閘極電極的閘極佈線;覆蓋氧化物半導體層和包括閘極電極的閘極佈線的絕緣膜;設置在絕緣膜上的電連接到氧化物半導體層並藉由按順序層疊第三導電層、第四導電層而形成的包括源極電極的源極佈線;以及電容佈線。閘極電極由第一導電層形成。閘極佈線由第一導電層和第二導電層形成。源極電極由第三導電層形成。源極佈線由第三導電層和第四導電層形成。電容佈線由第五導電層和第六到電層形成。
要公開的發明的另一實施例是半導體裝置,包括:設置在具有絕緣表面的基板上的氧化物半導體層;覆蓋氧化物半導體層的閘極絕緣膜;設置在閘極絕緣膜上的藉由按順序層疊第一導電層、第二導電層而形成並包括閘極電極的閘極佈線;覆蓋氧化物半導體層和包括閘極電極的閘極佈線的絕緣膜;設置在絕緣膜上的電連接到氧化物半導體層並藉由按順序層疊第三導電層、第四導電層的包括源極
電極的源極佈線;電容佈線;以及儲存電容部。閘極電極由第一導電層形成。閘極佈線由第一導電層和第二導電層形成。源極電極由第三導電層形成。源極佈線由第三導電層和第四導電層形成。電容佈線由第五導電層和第六導電層形成。儲存電容部由氧化物半導體層、第三導電層、第五導電層、閘極絕緣膜及絕緣膜形成。
在上述中,第一導電層及第三導電層較佳具有透光性。另外,第二導電層及第四導電層較佳具有遮光性。
另外,在上述中,氧化物半導體層較佳至少包含銦、鎵及鋅中之一。
作為本說明書中可以使用的氧化物半導體的一實施例,有表示為InMO3(ZnO)m(m>0)的氧化物半導體。在此,M表示選自鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)及鈷(Co)中的一金屬元素或眾多金屬元素。Ga被選擇作為M的情況包括選擇Ga與例如Ni或Fe等Ga以外的上述金屬元素之情形、以及僅選擇Ga的情形。此外,在氧化物半導體中,在某些情形中,除了包含作為M的金屬元素之外,還包含作為雜質元素的例如Fe、Ni等其他過度金屬元素或該過度金屬的氧化物。在本說明書中,在上述氧化物半導體中,將至少包含鎵作為M的氧化物半導體稱為In-Ga-Zn-O為基礎的氧化物半導體,有時將使用該材料的薄膜稱為In-Ga-Zn-O為基礎的非單晶膜。
此外,在上述中,藉由使用多色調光罩,可以使用一
個光罩(標線片)來形成透光區域(高透光率的區域)和遮光區域(低透光率的區域)。因此,可以不增加光罩數量而形成透光區域(高透光率的區域)和遮光區域(低透光率的區域)。
注意,在本說明書中半導體裝置是指能夠利用半導體特性而工作的所有裝置,半導體電路、顯示裝置、光電裝置、發光顯示裝置及電子設備都是半導體裝置。
注意,本說明書中的顯示裝置是指影像顯示裝置、發光裝置、或光源(包括照明裝置)。另外,顯示裝置還包括下述類別的模組:安裝有諸如FPC(撓性印刷電路)、TAB(載帶自動接合)帶或TCP(載帶封裝)等連接器的模組;將印刷線路板固定到TAB帶或TCP端部的模組;藉由COG(玻璃上晶片)方式將IC(積體電路)直接安裝到顯示元件上的模組。
根據公開的本發明的實施例,可以形成透光電晶體或透光電容器。因此,即使在像素內設置電晶體或電容器,也可以使有電晶體和電容器形成的部分透光而提高孔徑比率。再者,由於連接電晶體和元件(例如另一電晶體)的佈線,或連接電容器和元件(例如其他電容器)的佈線可以使用低電阻率且高導電率的材料形成,因此可以減少信號的波形畸變,而可以減少導因於佈線電阻的電壓下降。
100:基板
101:氧化物半導體膜
102a:光阻掩罩
103a:氧化物半導體層
103b:氧化物半導體層
103c:氧化物半導體層
103d:氧化物半導體層
103e:氧化物半導體層
104:閘極絕緣膜
105:導電膜
106:導電膜
107a:光阻掩罩
107b:光阻掩罩
109a:導電層
109b:導電層
109c:導電層
109d:導電層
110:光阻掩罩
111a:導電層
111b:導電層
111c:導電層
112:絕緣膜
113:導電膜
114:導電膜
115a:光阻掩罩
115b:光阻掩罩
117a:導電層
117b:導電層
117c:導電層
117e:導電層
117f:導電層
118:光阻掩罩
119a:導電層
119b:導電層
119c:導電層
120:絕緣膜
121:導電膜
122a:導電層
122b:導電層
126:接觸孔
127:通道保護層
150a:電晶體
150c:電晶體
151a:保持電容部
151c:保持電容部
151d:保持電容部
200:基板
203a:氧化物半導體層
204:閘極絕緣膜
205:導電膜
206:導電膜
207a:光阻掩罩
207b:光阻掩罩
208a:導電層
208b:導電層
209a:導電層
209b:導電層
210:光阻掩罩
211a:導電層
211b:導電層
212:絕緣膜
213:導電膜
214:導電膜
215a:光阻掩罩
215b:光阻掩罩
216a:導電層
216b:導電層
217a:導電層
217b:導電層
218:光阻掩罩
219a:導電層
220:絕緣膜
221:導電膜
222a:導電膜
222b:導電膜
250:電晶體
251:保持電容部
300:基板
301a:半透光層
301b:半透光層
301c:遮光層
302:基板
303a:遮光層
303b:半透光層
400:基板
401:遮光部
402:衍射光柵部
403:灰色調掩罩
411:基板
412:半透光部
413:遮光部
414:半色調掩罩
581:薄膜電晶體
585:絕緣層
587:電極層
588:電極層
589:球形粒子
594:空洞
595:填料
1000:行動電話手機
1001:外殼
1002:顯示部
1003:操作按鈕
1004:外部連接埠
1005:揚聲器
1006:麥克風
2600:TFT基板
2601:對置基板
2602:密封材料
2603:像素部
2604:顯示元件
2605:色層
2606:偏光板
2607:偏光板
2608:佈線電路部
2609:撓性線路板
2610:冷陰極管
2611:反射板
2612:電路基板
2613:散射板
590a:黑色區
590b:白色區
4001:基板
4002:像素部
4003:信號線驅動電路
4004:掃描線驅動電路
4005:密封材料
4006:基板
4008:液晶層
4010:薄膜電晶體
4011:薄膜電晶體
4013:液晶元件
4015:連接端子電極
4016:端子電極
4018:FPC
4019:各向異性導電膜
4021:絕緣層
4030:像素電極
4031:對置電極層
4032:絕緣層
4033:絕緣層
4501:基板
4502:像素部
4503a:信號線驅動電路
4503b:信號線驅動電路
4504a:掃描線驅動電路
4504b:掃描線驅動電路
4505:密封材料
4506:基板
4507:填料
4509:薄膜電晶體
4510:薄膜電晶體
4511:發光元件
4512:電場發光層
4513:電極層
4515:連接端子電極
4516:端子電極
4517:電極層
4518a:FPC
4519:各向異性導電膜
4520:分隔壁
5300:基板
5301:像素部
5302:掃描線驅動電路
5303:信號線驅動電路
5400:基板
5401:像素部
5402:掃描線驅動電路
5403:信號線驅動電路
5404:掃描線驅動電路
6400:像素
6401:開關電晶體
6402:驅動電晶體
6403:電容元件
6404:發光元件
6405:信號線
6406:掃描線
6407:電源線
6408:共同電極
7001:TFT
7002:發光元件
7003:陰極
7004:發光層
7005:陽極
7011:驅動TFT
7012:發光元件
7013:陰極
7014:發光層
7015:陽極
7016:遮光膜
7017:導電膜
7021:驅動TFT
7022:發光元件
7023:陰極
7024:發光層
7025:陽極
7027:導電膜
9100:行動電話手機
9101:外殼
9102:外殼
9103:聯結部
9104:顯示部
9106:操作鍵
9200:可攜式資訊終端設備
9201:外殼
9202:顯示部
9203:外殼
9205:鍵盤
9207:聯結部
9400:通信裝置
9401:外殼
9402:掃描按鈕
9403:外部輸入端子
9404:麥克風
9405:揚聲器
9406:發光部
9410:顯示裝置
9411:外殼
9412:顯示部
9413:操作按鈕
9500:數位攝影機
9501:外殼
9503:顯示部
9600:電視裝置
9601:外殼
9603:顯示部
9605:支架
9607:顯示部
9609:操作鍵
9610:遙控器
9700:數位相框
9701:外殼
9703:顯示部
9800:電腦
9801:外殼
9802:顯示部
9803:鍵盤
9804:外殼
[圖1A和1B]是說明半導體裝置的俯視圖及截面圖;
[圖2A至2H]是說明半導體裝置的製造方法的圖;
[圖3A至3H]是說明半導體裝置的製造方法的圖;
[圖4A至4F]是說明半導體裝置的製造方法的圖;
[圖5A至5F]是說明半導體裝置的製造方法的圖;
[圖6]是說明半導體裝置的截面圖;
[圖7A至7C]是說明半導體裝置的俯視圖及截面圖;
[圖8A至8C]是說明半導體裝置的俯視圖及截面圖;
[圖9]是說明半導體裝置的俯視圖;
[圖10A和10B]是說明半導體裝置的俯視圖及截面圖;
[圖11A和11B]是說明半導體裝置的俯視圖及截面圖;
[圖12]是說明半導體裝置的俯視圖;
[圖13A和13B]是說明半導體裝置的俯視圖及截面圖;
[圖14A至14F]是說明半導體裝置的製造方法的截面圖;
[圖15A至15D]是說明半導體裝置的製造方法的截面圖;
[圖16A至16D]是說明半導體裝置的製造方法的截面圖;
[圖17A至17D]是說明半導體裝置的製造方法的截面圖;
[圖18A至18D]是說明半導體裝置的製造方法的截面
圖;
[圖19A1和19B2]是說明多色調光罩的圖;
[圖20A和20B]是說明半導體裝置的俯視圖及截面圖;
[圖21A和21B]是說明半導體裝置的圖;
[圖22A和22B]是說明半導體裝置的截面圖;
[圖23]是說明半導體裝置的像素等效電路的圖;
[圖24A至24C]是說明半導體裝置的截面圖;
[圖25A和25B]是說明半導體裝置的俯視圖及截面圖;
[圖26A1、26A2和26B]是說明半導體裝置的俯視圖及截面圖;
[圖27]是說明半導體裝置的截面圖;
[圖28]是說明半導體裝置的截面圖;
[圖29A至29D]是說明電子設備的圖;
[圖30A和30B]是說明電子設備的圖;
[圖31A和31B]是說明電子設備的圖。
於下,使用附圖詳細地說明本發明的實施例。注意,本領域的技術人員容易理解,其方式和詳細內容可不局限於下面所示的實施模式的記載內容並在不脫離本發明的宗旨及其範圍的條件下作各種各樣的變換。另外,根據不同實施例的結構可以適當地組合而實施。此外,在以下所說
明的本發明的結構中,類似的代號表示類似部分或具有類似功能的部分,並且省略其說明。
在本說明書中,“膜”是指形成在整個面上且未被圖形化。另外“層”是藉由使用光阻掩罩等而圖形化成為所希望的形狀的。“膜”和“層”的此區別是為了方便起見進行的,有時並不特別區別地使用膜和層。另外,至於疊層膜的各個層,有時並不特別區別膜和層。
另外,在本說明書中,包含於術語中的“第一”、“第二”或“第三”是為了方便依序區別元件,不是用來限制數目,也不是用來限制配置及製程的順序。
[實施例1]
在本實施例中,將參考圖1A及1B、圖2A至2H、圖3A至3H、圖4A至4F、圖5A至5F、圖6、圖7A至7C、圖8A至8C、圖9、圖10A及10B、圖11A及11B、及圖12,說明半導體裝置及其製造製程。
圖1A和1B顯示根據本實施例的半導體裝置。圖1A是俯視圖,圖1B是沿著圖1A中的線A-B截斷的截面圖。
圖1A所示的半導體裝置包括像素部,像素部具有配置在方向1上的閘極佈線及電容佈線、配置在與閘極佈線及電容佈線交叉的方向2上的源極佈線、閘極佈線和源極佈線的交叉部附近的電晶體150a。注意,在本說明書中,像素部是指由多個閘極佈線及多個源極佈線圍繞的區
域。
圖1A和1B所示的電晶體150a是所謂頂閘極型的電晶體,它在具有絕緣表面的基板100上包含:氧化物半導體層103a、覆蓋氧化物半導體層103a的閘極絕緣膜104、設置在閘極絕緣膜104上作為閘極電極的導電層109a、覆蓋氧化物半導體層103a和導電層109a的絕緣膜112、設置在絕緣膜112上且電連接到氧化物半導體層103a並作為源極電極和汲極電極的導電層117a、117b。
另外,在電晶體150a中使用具有透光性的材料形成氧化物半導體層103a、作為閘極電極的導電層109a、作為源極電極和汲極電極的導電層117a及117b。如此,藉由在電晶體150a中由具有透光性的材料形成氧化物半導體層103a、閘極電極、源極電極及汲極電極,可以使有電晶體形成的部分透光;因此可以提高像素的孔徑比率。
另外,按順序層疊具有透光性的導電層109a、具有遮光性的導電層111a而形成電連接到電晶體150a的閘極電極的閘極佈線,按順序層疊具有透光性的導電層117a、具有遮光性的導電層119a而形成電連接到電晶體150a的源極電極或汲極電極的源極佈線。換言之,電晶體150a的閘極電極由包含於閘極佈線中具有透光性的導電層109a的一部分形成,源極電極或汲極電極由包含於源極佈線中具有透光性的導電層117a的一部分形成。
藉由按順序層疊透光導電層、遮光導電層而形成閘極佈線及源極佈線,可以降低佈線電阻,而可以降低耗電
量。此外,由於閘極佈線及源極佈線使用遮光導電層形成,所以可以將像素之間的空間遮光。換言之,借助於設在列方向上的閘極佈線、以及設在行方向上的源極佈線,即使不使用黑色基質也可以對像素之間的空間進行遮光。
另外,在與閘極佈線相同的方向1上配置電容佈線。在像素區中之電容佈線部份較佳由具有透光性的導電層109b形成,以及,按順序層疊具有透光性的導電層109b、具有遮光性的導電層111b,以形成與源極佈線重疊的區域中之電容佈線部份。在電容佈線中形成儲存電容部151a。儲存電容部151a連接到電晶體150a的源極電極或汲極電極。儲存電容部151a包含作為介電體的閘極絕緣膜104和絕緣膜112、以及用作電極的氧化物半導體層103b、導電層109b和導電層117b。
雖然在本實施例中說明將電容佈線的寬度和閘極佈線的寬度形成為彼此相等的實施例;但是,電容佈線的寬度和閘極佈線的寬度可以不同。較佳將電容佈線的寬度較佳地大於閘極佈線的寬度。當電容佈線的寬度大時,儲存電容部151a的面積可以大。
如此,藉由由氧化物半導體層103b、具有透光性的導電層109b及導電層117b形成儲存電容部151a,可以使有儲存電容部151a形成的部分透光。因此,可以提高孔徑比率。另外,藉由使用透光導電層形成儲存電容部151a,可以不使孔徑比率降低而使儲存電容部151a的尺寸增大。因此即使電晶體關閉時,像素電極的電位保持特
性仍是有利的,因而使顯示品質有利的。另外,可以使饋通電位低。
另外,將圖1A和1B所示的電晶體150a用於設置在以液晶顯示裝置或EL顯示裝置為代表的發光顯示裝置的像素部中的像素電晶體。因此,在所示的實施例中,在絕緣膜120中形成接觸孔126,在絕緣膜120上形成像素電極層(具有透光性的導電層122b),以及,經由設置在絕緣膜120中的接觸孔126,像素電極層(具有透光性的導電層122b)和導電層117b彼此連接。
接著,將參考圖2A至2H、圖3A至3H、圖4A至4H、及圖5A至5F,說明半導體裝置的製造製程的實施例。
首先,在具有絕緣表面的基板100上形成氧化物半導體膜101(參照圖2A和2B)。
舉例而言,作為具有絕緣表面的基板100,可以使用用於液晶顯示裝置等的可見光透光玻璃基板。玻璃基板較佳為非鹼性玻璃基板。作為非鹼性玻璃基板,舉例而言,使用鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等玻璃材料。除此之外,作為具有絕緣表面的基板100還可以使用陶瓷基板、石英基板或藍寶石基板等由絕緣體形成的絕緣基板、表面使用絕緣材料覆蓋的由矽等半導體材料形成的半導體基板、表面使用絕緣材料覆蓋的由金屬或不銹鋼等導體形成的導電基板等。
也可以在具有絕緣表面的基板100上設置作為基底膜
的絕緣膜。絕緣膜具有防止來自基板100的鹼金屬(Li、Cs、Na等)、鹼土金屬(Ca、Mg等)或其他金屬元素等雜質的擴散的功能。注意,將Na的濃度設定為5×1019/cm3或以下,較佳地為1×1018/cm3或以下。絕緣膜可以形成為具有氮化矽膜、氧化矽膜、氮氧化矽膜、氧氮化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、或氮氧化鋁膜的單層結構或上述膜中的任意膜的疊層結構。
氧化物半導體膜101可以由In-Ga-Zn-O為基礎的非單晶膜形成。舉例而言,使用含有In、Ga及Zn的氧化物半導體靶材(In2O3:Ga2O3:ZnO=1:1:1)的濺射法形成氧化物半導體膜101。作為濺射條件有如下:將基板100和靶材之間的距離設定為30mm至500mm,將壓力設定為0.1Pa至2.0Pa、將直流(DC)電源設定為0.25kW至5.0kW(當使用直徑為8英寸的靶材時)、將氣氛設定為氬氣氛、氧氣氛或氬和氧氣氛的混合氣氛。注意,作為氧化物半導體膜可以使用ZnO類非單晶膜。另外,氧化物半導體膜101的厚度為約5nm至200nm。
作為上述濺射法,可以使用作為濺射用電源使用高頻電源的RF濺射法、DC濺射法、或以脈衝方法施加直流偏壓的脈衝DC濺射法等。RF濺射法主要用於絕緣膜的形成,而DC濺射法主要用於金屬膜的形成。
注意,在形成絕緣膜的情況下,也可以在形成氧化物半導體膜101之前對絕緣膜的表面進行電漿處理。藉由進行電漿處理,可以去除附著於絕緣膜表面的塵屑。
藉由使用脈衝直流(DC)電流源,可以減輕塵屑且膜厚度分佈也變均勻,所以是較佳的。另外,在進行上述電漿處理之後,藉由不暴露於大氣地形成氧化物半導體膜101,可以抑制在絕緣膜和氧化物半導體膜101的介面上附著塵屑或水分。
此外,還可以使用能夠設置多個材料不同的靶材的多源濺射裝置。多源濺射裝置既可以在同一處理室中層疊形成不同膜,又可以在同一處理室中同時對多種材料進行濺射形成一個膜。再者,也可以採用在處理室內具備磁場產生機構的磁控管濺射裝置的方法(磁控管濺射法)、利用使用微波並產生的電漿的ECR濺射法等。另外,還可以採用在成膜時使靶材物質和濺射氣體成分起化學反應而形成它們的化合物的反應濺射法,以及在成膜時對基板也施加電壓的偏壓濺射法等。
接著,在氧化物半導體膜101上形成光阻掩罩102a、102b,使用該光阻掩罩102a、102b選擇性地蝕刻氧化物半導體膜101,來形成島狀氧化物半導體層103a、103b(參照圖2C、2D)。在形成光阻掩罩時採用旋塗法的情況下,為了提高光阻膜的均勻性,使用大量的光阻材料和顯影液,大量消耗不需要的材料。在使用旋塗法的成膜方法中,因為旋轉大型基板的機構為大規模且材料液的損耗及廢棄量大,所以,在大量生產時,基板尺寸的增加特別不利。另外,當對矩形的基板進行旋塗以形成膜時,在膜上容易發生以旋轉軸為中心的圓形不均勻。在此,採
用噴墨法等液滴噴射法、絲網印刷法等選擇性地形成光阻材料膜,然後將光阻材料膜曝光,以形成光阻掩罩。藉由選擇性地形成光阻材料膜,可以使光阻材料的使用量縮減,而可以實現大幅度的成本降低。因此,可以使用1000mm×1200mm、1100mm×1250mm、1150mm×1300mm等大面積基板。
作為此時的蝕刻方法可以使用濕蝕刻或乾蝕刻。在此,藉由使用醋酸、硝酸和磷酸的混合液的濕蝕刻,去除氧化物半導體膜101的不需要的部分以形成島狀氧化物半導體層103a、103b。注意,在上述蝕刻之後去除光阻掩罩102a、102b。另外,使用濕蝕刻的蝕刻劑只要能夠蝕刻氧化物半導體膜101即可,不局限於上述蝕刻劑。在進行乾蝕刻的情況下,較佳使用含有氯的氣體或對含有氯的氣體添加氧的氣體。藉由使用含有氯和氧的氣體,可以獲得用作基底膜的絕緣膜和氧化物半導體膜101的蝕刻選擇比,可以充分地減少對於絕緣膜的損傷。
另外,作為用於乾蝕刻的蝕刻裝置,可以使用如下:利用反應性離子蝕刻法(RIE法)的蝕刻裝置;利用ECR(電子迴旋加速器諧振)或ICP(感應耦合電漿)等的高密度電漿源的乾蝕刻裝置。另外,作為與ICP蝕刻裝置相比在較大面積上容易獲得均勻放電的乾蝕刻裝置,有ECCP(增大電容耦合電漿)模式的蝕刻裝置,在該蝕刻裝置中,使上部電極接地,將13.56MHz的高頻電源連接到下部電極,並將3.2MHz的低頻電源連接到下部電極。
當採用該ECCP模式的蝕刻裝置時,可以對應作為基板使用超過第10代的一邊為3m的尺寸的基板的情況。
然後,較佳進行200℃至600℃,典型為300℃至500℃的熱處理。在此,在氮氣氛下以350℃進行一個小時的熱處理。此熱處理牽涉到用於形成氧化物半導體層103a、103b的In-Ga-Zn-O為基礎的氧化物半導體的原子級的重新排列。由於可以釋放阻礙氧化物半導體層103a、103b中的載流子遷移的應變,所以此熱處理(包括光退火等)是重要的。注意,進行上述熱處理的時序只要在形成氧化物半導體層103a、103b之後,就沒有特別的限制。
接著,在島狀氧化物半導體層103a、103b上形成閘極絕緣膜104之後,在閘極絕緣膜104上形成導電膜105(參照圖2E和2F)。
閘極絕緣膜104可以由氧化矽膜、氧氮化矽膜、氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜、氧化鉭膜的單層或疊層形成。閘極絕緣膜104可以藉由濺射法等而形成為50nm至250nm的厚度。舉例而言,作為閘極絕緣膜104可以藉由濺射法以形成100nm厚度的氧化矽膜。另外,可以藉由濺射法以形成100nm厚的氧化鋁膜。注意,閘極絕緣膜104較佳具有透光性。
藉由由緻密膜形成閘極絕緣膜104,可以防止水分或氧從基板100側進入到氧化物半導體層103a、103b。另
外,也可以防止基板100所包含的鹼金屬(Li、Cs、Na等)或鹼土金屬(Ca、Mg等)或其他金屬元素等雜質進入到氧化物半導體層。注意,將Na的濃度設定為5×1019/cm3或更低,較佳設定為1×1018/cm3或更低。因此,可以抑制使用氧化物半導體的半導體裝置的半導體特性的變動。另外,也可以提高半導體裝置的可靠性。
可以使用氧化銦錫(Indium Tin Oxide;ITO)、含有氧化矽的氧化銦錫(ITSO)、有機銦、有機錫、氧化鋅(ZnO)、氮化鈦等,以作為導電膜105。此外,也可以使用包含氧化鋅的氧化銦鋅(IZO)、摻雜有鎵(Ga)的氧化鋅、氧化錫(SnO2)、含有氧化鎢的氧化銦、含有氧化鎢的氧化銦鋅、含有氧化鈦的氧化銦、含有氧化鈦的氧化銦錫等。藉由使用濺射法並使用這些材料,可以以單層結構或疊層結構形成導電膜105。但是,在採用疊層結構的情況下,眾多膜中的每一膜的透光率較佳地充分高。
接著,在導電膜105上形成光阻掩罩107a、107b,使用光阻掩罩107a、107b選擇性地蝕刻導電膜105,來形成導電層109a、109b(參照圖2G和2H)。注意,在上述蝕刻之後去除光阻掩罩107a、107b。此時,為了提高之後形成的絕緣膜112的覆蓋率且防止絕緣膜112斷裂,較佳地將閘極電極的端部蝕刻為推拔狀。注意,閘極電極包括電極、及例如閘極佈線等使用導電膜形成的佈線。
接著,在閘極絕緣膜104、導電層109a、109b上形
成導電膜106(參照圖3A和3B)。
使用鋁(Al)、鎢(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、釹(Nd)等金屬材料、以這些金屬材料為主要成分的合金材料、或以這些金屬材料為成分的氮化物,以形成具有單層或疊層結構的導電膜106。較佳地使用例如鋁等低電阻導電材料。
在導電膜105(或導電層109a、109b)上形成導電膜106的情況下,有時使這二膜彼此反應。舉例而言,在對導電膜105使用ITO,且對導電膜106使用鋁的情況下,它們之間發生化學反應。因此,較佳在導電膜105和導電膜106之間夾住耐火材料,以免此化學反應。舉例而言,耐火材料的實施例可以舉出鉬、鈦、鎢、鉭、鉻等。再者,在使用耐火材料形成的膜上使用導電率高的材料,較佳地將導電膜106形成為疊層膜,這是較佳的。作為高導電率的材料,可以舉出鋁、銅、銀等。舉例而言,在以疊層結構形成導電膜106的情況下,可以採用如下結構:第一層為鉬、第二層為鋁、第三層為鉬的疊層;或第一層為鉬、第二層為含有少量釹的鋁、第三層為鉬的疊層。
接著,在導電膜106上形成光阻掩罩110,使用光阻掩罩110蝕刻導電膜106(參照圖3C和3D)。在蝕刻之後,去除光阻掩罩110。因此,無光阻掩罩110形成於上的部份導電膜106被移除,,以致於使導電層109a露出。由此,導電層111a和導電層109a分別具有的表面積
不同。就是說,導電層109a所具有的表面積大於導電層111a所具有的表面積。或者,導電層111a和導電層109a具有導電層111a和導電層109a重疊的區域、導電層111a和導電層109a不重疊的區域。
包含至少具有遮光性的導電層111a的區域作為閘極佈線,並且包含具有透光性的導電層109a的區域作為閘極電極。藉由使用透光材料以形成用作閘極電極的導電層109a,在形成有閘極電極的部分也可以透光;因此,來可以提高像素的孔徑比率。另外,藉由使用遮光導電層以形成用作閘極佈線的導電層111a,可以降低佈線電阻,且降低耗電。另外,因為使用遮光導電層以形成閘極佈線,所以可以對像素之間的空間進行遮光。另外,也可以提高對比度。
注意,雖然說明形成導電層109a、109b並接著形成具有遮光性的導電層111a的步驟,但是也可以將形成的順序反過來。就是說,在形成用作閘極佈線並具有遮光性的導電層111a之後,可以形成用作閘極電極的具有透光性的導電層109a、109b(參照圖7A和7C)。
另外,如圖3C和3D所示那樣,在與閘極佈線相同的方向上配置電容佈線。雖然在像素區中的部份電容佈線較佳地由具有透光性的導電層109b形成,但是,也可以藉由依序堆疊具有透光性的導電層109b、具有遮光性的導電層111b(參照圖1A),以形成稍後要形成的與源極佈線相重疊的部份電容佈線。藉由採用這種結構,可以降
低電阻。
雖然在本實施例中說明將電容佈線的寬度和閘極佈線的寬度形成為相同寬度的實施例,但是也可以將電容佈線的寬度和閘極佈線的寬度形成為不同。較佳地將電容佈線的寬度形成為大於閘極佈線的寬度。可以將儲存電容部151a的表面積增加。
注意,在形成氧化物半導體層103a、103b之後、在形成閘極絕緣膜104之後、或在形成閘極電極之後,進行提高氧化物半導體層103a、103b的一部分的區域或全部的區域的導電率的處理。舉例而言,作為提高導電率的處理,可以舉出氫化處理等。藉由將包含氫的氮化矽設置在氧化物半導體層103b的上層,並且施加熱,來進行氧化物半導體層的氫化處理。或者,藉由在氫氣氛中施加熱,來使氧化物半導體層氫化。另外,如圖6所示那樣,藉由在與氧化物半導體層103a的通道形成區重疊的區域中形成通道保護層127,可以在氧化物半導體層103a中形成選擇性地提高導電率的區域。
通道保護層127較佳由氧化矽形成。由此,可以抑制氫進入到氧化物半導體層103a的通道部中。注意,也可以在提高導電率的處理之後去除通道保護層127。另外,通道保護層127也可以由光阻形成。在此情況下,較佳在氫化處理之後,去除光阻。如此,藉由對氧化物半導體層103a、103b進行提高導電率的處理,可以使電晶體的電流容易流過,因此可以降低電容器的電極的電阻。
在圖6中,雖然示出將通道保護層127設置為接觸氧化物半導體層103a的實施例,但是也可以將通道保護層127設置在閘極絕緣膜104上。另外,藉由調整通道保護層127和用作閘極電極的導電層109a的形狀,使通道保護層127大於導電層109a,可以形成偏移區域。
接著,在形成作為層間絕緣膜的絕緣膜112以覆蓋導電層109a、109b、閘極絕緣膜104之後,在絕緣膜112中形成到達氧化物半導體層的接觸孔,來使部份氧化物半導體層的表面露出(參照圖3E和3F)。
絕緣膜112可以採用由如下材料構成的單層結構或疊層結構的膜:氧化矽、氮化矽、氧氮化矽、氮氧化矽等的具有氧或氮的絕緣膜、DLC(類金剛石碳)等包含碳的膜、環氧、聚醯亞胺、聚醯胺、聚乙烯苯酚、苯並環丁烯、丙烯酸樹脂等的有機材料或者如矽氧烷樹脂等矽氧烷材料。注意,絕緣膜112較佳具有透光性。
接著,在絕緣膜112上形成導電膜113(參照圖3G和3H)。
較佳由與形成導電膜105的材料實質相同的材料形成導電膜113。與導電膜105實質相同的材料是指主要成分的元素與用於導電膜105的材料的元素相同。從雜質的觀點來看,有時含有的元素的種類、濃度等不同。像這樣,當藉由濺射法或蒸鍍,使用與導電膜105的材料實質相同的材料以形成導電膜113時,具有之優點為導電膜105與113可以共同使用材料。當可以共同使用材料時,可以使
用相同製造裝置,可以順利進行製造步驟,並可以提高產率,從而可以實現低成本化。
接著,在導電膜113上形成光阻掩罩115a、115b,使用光阻掩罩115a、115b選擇性地蝕刻導電膜113,來形成導電層117a、117b(參照圖4A和4B)。注意,在蝕刻之後,去除光阻掩罩115a、115b。
接著,在導電層117a、117b及絕緣膜112上形成導電膜114(參照圖4C和4D)。
可以使用例如鋁(Al)、鎢(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、釹(Nd)等金屬材料、含有上述金屬材料中的任何材料作為主要成分的合金材料、或含有上述金屬材料中的任何材料作為其成分的氮化物,以單層或疊層形成導電膜114。較佳使用例鋁等低電阻導電材料。
另外,導電膜114較佳由與形成導電膜106的材料不同的材料形成。另外,導電膜114較佳由與導電膜106不同的疊層結構形成。這是因為在很多情況下,在半導體裝置的製造製程中對導電膜114和導電膜106施加的熱的溫度不同的緣故。一般地,導電膜106傾向於具有更高溫度。因此,較佳地使用耐火的材料或疊層結構以形成導電膜106。或者,較佳地使用不易發生小丘的材料或疊層結構以形成導電膜106。或者,因為有時導電膜114包含於供應視頻信號的信號線中,所以,較佳地採用電阻比導電
膜106的佈線電阻更小的材料或疊層結構以形成導電膜114。
與導電膜106形成於導電膜106(或者導電層109a、109b)上的情況同樣,當在導電膜113(或者導電層117a、117b)上形成導電膜114時,有時這二膜彼此反應。因此,在導電膜114形成於導電膜113的情況中,也較佳地在導電膜113和導電膜114之間夾有耐火材料。舉例而言,作為耐火材料的實施例,可以舉出鉬、鈦、鎢、鉭、鉻等。再者,較佳地,藉由在使用耐火材料形成的膜上,使用高導電率的材料,將導電膜114形成為多層膜。作為高導電率的材料,可以舉出鋁、銅、銀等。
接著,在導電膜114上形成光阻掩罩118,使用光阻掩罩118,蝕刻導電膜114(參照圖4E和4F)。蝕刻之後,去除光阻掩罩118。因此,無光阻掩罩118形成於上的部份導電膜114被移除,而使導電層117a露出。由此,導電層119a和導電層117a分別具有的表面積不同。就是說,導電層117a所具有的表面積大於導電層119a所具有的表面積。或者,導電層119a和導電層117a具有導電層119a和導電層117a重疊的區域、導電層119a和導電層117a不重疊的區域。
包含至少具有遮光性的導電層119a的區域用作源極佈線,包含具有透光性的導電層117a的區域用作源極電極或汲極電極。藉由使用透光導電層形成用作源極電極或汲極電極的導電層117a、117b,即使有源極電極或汲極
電極形成的部分也可以透光;因此,可以提高像素的孔徑比率。另外,藉由使用具有遮光導電層形成用作源極佈線的導電層119a,可以降低佈線電阻,且降低耗電。另外,源極佈線因為由具有遮光性的導電層119a形成,所以可以對像素之間的空間進行遮光。換言之,借助於設在列方向上的閘極佈線、以及設在行方向上的源極佈線,即使不使用黑基質也可以對像素之間的空間進行遮光。
注意,雖然說明形成導電層117a、117b、然後形成具有遮光性的導電層119a的步驟,但是也可以將形成的順序反過來。就是說,在形成用作源極佈線的具有遮光性的導電層119a之後,可以形成用作源極電極和汲極電極的具有透光性的導電層117a、117b(參照圖7A和7B)。
另外,在圖4E和4F中,導電層117b也用作儲存電容部151a的電極。在電容佈線中,儲存電容部151a包含閘極絕緣膜104和絕緣膜112作為介電體並由用作電極的氧化物半導體層103b、導電層109b和導電層117b形成。藉由採用這種結構,可以降低電阻。
如此,藉由使用透光導電層以形成儲存電容部151a,也可以使形成有儲存電容部151a的部分透光。因此,可以提高孔徑比率。另外,當使用透光材料以形成儲存電容部151a時,儲存電容部151a可以大。因此,即使電晶體關閉時,像素電極的電位保持特性仍然是有利的,因此,顯示品質是有利的。另外,可以使饋通電位低。
依此方式,可以形成電晶體150a、儲存電容部151a。另外,電晶體150a和儲存電容部151a可為透光元件。注意,在使用氧化物半導體層103b及閘極絕緣膜104作為介電體以形成儲存電容部的情況下,使用導電層109b形成的電容佈線的電位高於對置電極的電位(共同線的電位)。可以對氧化物半導體層103b感應電荷,因而氧化物半導體層103b可以用作儲存電容部的電極。另一方面,在不使用氧化物半導體層103b形成儲存電容部的情況下,或在藉由氫化處理等對氧化物半導體層103b進行提高導電率的處理的情況下,電容器佈線的電位可以與對置電極(共同電極)的電位相同。由此,可以減少佈線的數量。
接著,在形成絕緣膜120之後,在絕緣膜120上形成光阻掩罩(未圖示),以及,使用光阻掩罩對絕緣膜120進行蝕刻,以在絕緣膜120中形成接觸孔(參照圖5A和5B)。絕緣膜120可以用作使形成有電晶體150a、儲存電容部151a或佈線等的表面平坦的絕緣膜。因為可以將電晶體150a、儲存電容部151a可以形成作為透光元件,所以它們所設置的區域也可以用作開口區。因此,有利於緩和導因於電晶體150a、儲存電容部151a或佈線等的不均勻,使形成有這些元件的上部平坦。
另外,絕緣膜120可以用作保護電晶體150a免於雜質的絕緣膜。絕緣膜120可以由例如含有氮化矽的膜形成。含有氮化矽的膜阻擋雜質的效果高,所以是較佳的。
或者,絕緣膜120可以由含有有機材料的膜形成。作為有機材料的實施例,較佳地使用丙烯酸樹脂、聚醯亞胺、聚醯胺等。這些有機材料因為使凹凸平坦的效果高,所以是較佳的。因此,在絕緣膜120形成為具有含有氮化矽的膜和含有有機材料的膜的疊層結構的情況下,較佳地,在下側配置含有氮化矽的膜,在上側配置含有有機材料的膜。注意,在絕緣膜120形成為具有疊層結構的情況下,較佳地,各個膜的透光性充分高。另外,也可以採用感光性材料。在此情況下,不需要對絕緣膜120進行蝕刻形成接觸孔。
另外,絕緣膜120可以用作濾色片。藉由在基板100側設置濾色片,不需要在對置基板側設置濾色片。因此,不需要用於調整兩個基板的位置的寬容度,因此可以使面板的製造容易。注意,也可以不形成絕緣膜120。也可以在與源極電極、源極佈線相同的層上形成像素電極。
接著,在絕緣膜120及接觸孔上形成導電膜121(參照圖5C和5D)。較佳地使用與形成導電膜105和導電膜113的材料實質相同的材料,形成導電膜121。像這樣,當藉由濺射或蒸鍍,藉由使用與導電膜105及113實質相同的材料,以形成導電膜121的情況下,具有材料可以由導電膜105和導電膜113及導電膜121共同使用材料。藉由可以共同使用材料,可以使用相同製造裝置,這樣可以順利進行製造步驟,並可以提高產率,降低成本。
接著,在導電膜121上形成光阻掩罩(未圖示),使
用光阻掩罩選擇性地蝕刻導電膜121,來形成導電層122a、122b(參照圖5E和5F)。注意,在蝕刻之後,去除光阻掩罩。
導電層122a、122b可以用作像素電極。或者,導電層122a、122b經由接觸孔而使源極佈線、源極電極、閘極佈線、閘極電極、像素電極、電容佈線、儲存電容部的電極等互相連接。因此,導電層122a、122b用作連接導體和導體的佈線。
如上所述,可以製造半導體裝置。根據本實施例中所示的製造方法,可以形成具有透光性的電晶體150a及具有透光性的儲存電容部151a。由此,即使在像素內配置電晶體、儲存電容部的情況下,形成有電晶體、儲存電容部的部分也可以透光,因此提高孔徑比率。再者,由於連接電晶體和元件(例如別的電晶體)的佈線可以使用低電阻率且導電率高的材料形成,因此可以減少信號的波形畸變,而可以減少由於佈線電阻導致的電壓下降。
接著,使用圖7A至7C說明半導體裝置的另一實施例。注意,圖7A至7C所示的半導體裝置的很多部分與圖1A和1B共同。因此,在下面省略重複的部分,而說明不同之點。另外,圖7A是平面圖,圖7B是沿著圖7A中的線A-B截斷的截面圖,圖7C是沿著圖7A中的線C-D截斷的截面圖。
雖然圖1A和1B中顯示藉由在透光導電層上堆疊遮光導電層,以形成閘極佈線和源極佈線的實施例;但是也
可以按順序層疊遮光導電層、及透光導電層,以形成閘極佈線和源極佈線(參照圖7A至7C)。作為閘極電極的具有透光性的導電層109a連接到用作閘極佈線的具有遮光性的導電層111a。與閘極佈線同樣,用作源極電極或汲極電極的具有透光性的導電層117a連接到用作源極佈線的具有遮光性的導電層119a。
接著,參考圖8A至8C,說明半導體裝置的另一實施例。注意,圖8A至8C所示的半導體裝置的很多部分與圖1A和1B共同。因此,在下面省略重複的部分,而說明不同點。另外,圖8A是平面圖,圖8B是沿著圖8A中的線A-B截斷的截面圖,圖8C是沿著圖8A中的線C-D截斷的截面圖。
在圖1A和1B中,顯示藉由按順序層疊透光導電層、遮光導電層以形成閘極佈線及源極佈線的實施例;但是,可以使用遮光導電層以形成閘極佈線及源極佈線(參照圖8A至8C)。作為閘極電極的具有透光性的導電層109a連接到用作閘極佈線的具有遮光性的導電層111a。與閘極佈線同樣,用作源極電極或汲極電極的具有透光性的導電層117a連接到用作源極佈線的具有遮光性的導電層119a。
另外,在閘極佈線上形成電晶體的情況下,電晶體的尺寸視電晶體的閘極佈線的寬度而定。但是在本實施例中,由於電晶體可以形成在像素內,所以電晶體的尺寸可以大。舉例而言,如圖9所示那樣,可以形成通道寬度W
或通道長度L大於閘極佈線寬度的電晶體。藉由形成大電晶體,可以充分地提高其電流能力,且縮短對於像素的信號寫入時間。此外,可以減少截止電流,而降低閃爍等。因此,可以提供高清晰的顯示裝置。
注意,像素結構不局限於圖1A和1B。舉例而言,如圖10A和10B所示那樣,也可以不設置電容佈線,而設置儲存電容,其中像素電極和相鄰的像素的閘極佈線隔著絕緣膜和閘極絕緣膜彼此重疊。
接著,使用圖11A至11C說明半導體裝置的另一實施例。圖11A至11C所示的半導體裝置的很多部分與圖1A和1B共同。因此,在下面省略重複的部分,而說明不同點。另外,圖11A是平面圖,圖11B是沿著圖11A中的線A-B截斷的截面圖。
圖11A和11B的與圖1A和1B不同之點是如下:使用包含於電容中具有透光性的導電層109c和用作源極電極或汲極電極的導電層117c,以作為儲存電容部151c的電極,取代氧化物半導體層。因此,電容佈線可以處於與對置電極相同電位。另外,由於氧化物半導體層不用於儲存電容部151c,所以電容值小;因此,圖11A和11B所示的導電層109c和導電層117c的表面積較佳地大於圖1A和1B所示的導電層109c和導電層117b。儲存電容部151c的尺寸較佳為像素間距的70%或以上、或80%或以上。另外,在導電層117c上,像素電極接觸導電層119b。下面,由於結構類似於圖1A和1B所示的結構,
所以省略詳細說明。
藉由採用這種結構,可以形成高透光率的大儲存電容部151c。藉由形成大儲存電容部151c,即使電晶體關閉,像素電極的電位保持特性仍然是有利的,因而顯示品質是有利的。另外,可以使饋通電位低。另外,即使在將儲存電容部151c形成為大的情況下,在形成有儲存電容部151c的部分,也仍然可以透光。因此可以提高孔徑比率且降低耗電。另外,即使像素電極的接觸孔的不均勻導致液晶的配向失序,也可以藉由具有遮光性的導電層119b來防止光洩露。
接著,使用圖12說明半導體裝置的另一實施例。圖12所示的半導體裝置的很多部分與圖1A和1B共同。因此,在下面省略重複的部分,而說明不同之點。另外,圖12是平面圖。
圖12說明以EL顯示裝置的像素結構作為像素結構的實施例。注意,圖12中所示的半導體裝置與圖1A和1B中的半導體裝置有很多共同部份。因此,省略共同部份的說明,而說明不同點。此外,圖12是平面圖。
在圖12中,EL顯示裝置的像素結構被說明為像素結構的實施例。圖12所示的像素包含:藉由按順序層疊導電層109a、導電層111a而形成的閘極佈線;藉由按順序層疊導電層117a、導電層119a而形成的源極佈線;開關電晶體150a;驅動電晶體150c;儲存電容部151d;以及,藉由按順序層疊導電層117e和導電層119c而形成的
電源線。
與圖1B所示的電晶體150a同樣,圖12所示的電晶體150a類似於圖1B所示的電晶體150a,以及,在具有絕緣表面的基板上包含氧化物半導體層103a;覆蓋氧化物半導體層103a的閘極絕緣膜;設置在閘極絕緣膜上的用作閘極電極的導電層109a;覆蓋氧化物半導體層103a和導電層109a的絕緣膜;設置在絕緣膜上電連接到氧化物半導體層103a並用作源極電極或汲極電極的導電層117a、117b。另外,驅動電晶體150c在具有絕緣表面的基板上包括:氧化物半導體層103c;覆蓋氧化物半導體層103c的閘極絕緣膜;設置在閘極絕緣膜上用作閘極電極的導電層109d;覆蓋氧化物半導體層103c和導電層109d的絕緣膜112;設置在絕緣膜112上電連接到氧化物半導體層103c並用作源極電極和汲極電極的導電層117e、117f。儲存電容部151d包含作為介電體的閘極絕緣膜和絕緣膜以及用作電極的氧化物半導體層103d、導電層109b和導電層117e。
雖然圖12所示的半導體裝置包含開關電晶體150a、驅動電晶體150c等兩個電晶體,但是也可以在一個像素中設置三個或更多電晶體。
即使在一個像素中設置兩個或更多的電晶體的情況下,有電晶體形成的部分仍然可以透光,因此可以提高孔徑比率。
注意,在保護電路、閘極驅動器或源極驅動器等週邊
驅動電路部分中,不需要使電晶體部分透光。因此,在像素部中使用具有透光性的材料形成電晶體或電容元件,也可以使用遮光材料形成週邊驅動電路部分中的電晶體。
本實施例可以與任何其他實施例適當地組合。
[實施例2]
在本實施例中,參考圖13A及13B、14A至14F、15A至15D、16A至16D、17A至17D、18A至18D、19A1至19B2、20A及20B、21A及21B、及22A至22B,說明半導體裝置的製程實施例。注意,根據本實施例的半導體裝置及其製程的很多部分與實施例1共同。因此,在下面省略重複的部分,而詳細地說明不同之點。
圖13A和13B顯示本實施例的半導體裝置。圖13A是平面圖,圖13B是沿著圖13A中的線A-B截斷的截面圖。
圖13A和13B與圖1A和1B不同點如下所述。在圖1A和1B中,形成用於電晶體150a的氧化物半導體層103a和用於儲存電容部151a的氧化物半導體層103b,但是在圖13A和13B中,將電晶體250的氧化物半導體層和儲存電容部251的氧化物半導體層形成於一個島中。
藉由採用這種結構,用來形成氧化物半導體層的佈局可以簡單。另外,由於可以減少接觸孔的數量,所以可以減少接觸電阻。另外,可以減少接觸不良。
接著,使用圖14A至14F、15A至15D、16A至
16D、17A至17D、18A至18D、及19A1至19B2,說明半導體裝置的製程的實施例。另外,在本實施例中,說明使用多色調光罩製造半導體裝置的情況。
首先,在具有絕緣表面的基板200上形成氧化物半導體層203a、203b(參照圖14A和14B)。
至於基板200的材料、氧化物半導體層203a、203b的材料及製造方法可以參照實施例1所示的基板100、氧化物半導體層103a、103b的材料及製造方法。可以在具有絕緣表面的基板200上設置用作基底膜的絕緣膜。
接著,在氧化物半導體層203a、203b上形成閘極絕緣膜204、導電膜205、導電膜206(參照圖14C和14D)。
至於閘極絕緣膜204、導電膜205、導電膜206的材料及製造方法可以參照實施例1所示的閘極絕緣膜104、導電膜105及導電膜106的材料及製造方法。
接著,在導電膜206上形成光阻掩罩207a、207b。作為光阻掩罩207a、207b,藉由使用多色調光罩,可以形成具有厚度不同的區域的光阻掩罩。藉由使用多色調光罩,可以減少所使用的光罩數量,而減少製造步驟數目,所以是較佳的。在本實施例中,可以在形成導電膜205、206的圖案的步驟和形成導電膜213、214的圖案的步驟中使用多色調光罩。
多色調光罩是指以多個等級的光量來執行曝光的光罩。典性地,以三個等級的光量來執行曝光:曝光區域、
半曝光區域以及未曝光區域。藉由使用多色調光罩,可以經由一個曝光步驟及一個顯影步驟,形成具有多個(代表性的為兩種)厚度的光阻掩罩。由此,藉由使用多色調光罩,可以減少光罩數量。
圖19A1及圖19B1是代表性的多色調光罩的截面圖。圖19A1顯示灰色調掩罩403,圖19B1顯示半色調掩罩414。
圖19A1所示的灰色調掩罩403在透光基板400上包含使用遮光層形成的遮光部401、以及遮光層的圖案形成的衍射光柵部402。
衍射光柵部402藉由使用設有等於或小於曝光的光的解析度極限的間隔之狹縫、點或網眼等,來控制光透過率。注意,槽縫、點或網眼以週期性間隔或非週期性間隔,設置在衍射光柵部402中。
作為透光性板400,可以使用石英等。使用金屬膜,較佳地使用鉻或氧化鉻等,以產生形成遮光部401及衍射光柵部402的遮光層。
當以曝照光照射灰色調掩罩403時,,如圖19A2所示,與遮光部401重疊的區域的透光率為0%,不設置遮光部401或衍射光柵部402的區域的透光率為100%。此外,根據衍射光柵的狹縫、點或網眼、等等的間隔,衍射光柵部402的透光率可以被調整為大約10%至70%。
圖19B1所示的半色調掩罩414在透光基板411上包含半透光層形成的半透光部412、以及遮光層形成的遮光
部413。
半透光部412可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等層形成。使用與灰色調掩罩的遮光層相同的金屬膜形成遮光部413;較佳使用鉻或氧化鉻等。
在對半色調掩罩414照射曝照光的情況下,如圖19B2所示,重疊於遮光部413的區域的透光率為0%,未設有遮光部413或半透光部412的區域的透光率為100%。此外,半透光部412的透光率大約10%至70%以及可以根據形成的材料的種類或形成的膜厚等而調整。
用由於多色調光罩可以取得三等級的光曝照以取得曝光部分、半曝光部分、以及未曝光部分,所以,藉由一個曝光步驟及一個顯影步驟,可以形成具有多種(典型為兩種)厚度的光阻掩罩。由此,藉由使用多色調光罩,可以減少光罩數目。
圖14E和14F所示的半色調光罩包含設在透光基板300上的半透光層301a、301b及遮光層301c。因此,在導電膜206上,在要成為儲存電容部251的電極之部份及要成為閘極電極的部份上,光阻掩罩207a、207b形成為薄的,以及,在要成為閘極佈線的部份上,光阻掩罩207a形成為厚的(參照圖14E和14F)。
使用光阻掩罩207a、207b,對導電膜205、206的不需要的部分選擇性地進行蝕刻以去除,來形成導電層208a、209a、導電層208b、209b(參照圖15A和15B)。
接著,將光阻掩罩207a、207b以氧電漿灰化。藉由對光阻掩罩207a、207b進行氧電漿灰化,光阻掩罩207b被去除而使導電層208b露出。另外,光阻掩罩207a縮小,留下作為光阻掩罩210(參照圖15C和15D)。依此方式,藉由使用利用多色調光罩形成的光阻掩罩,不增加使用光阻掩罩,因而可以使製程簡化。
接著,使用光阻掩罩210對導電層208a、208b進行蝕刻(參照圖16A和16B)。在蝕刻之後,去除光阻掩罩210。結果,導電層208b被去除,而使導電層209b露出。此外,移除無光阻掩罩210形成於上的部分導電層208a,因而使導電層209a露出。因此,導電層208a和導電層209a所具有的表面積彼此不同。換言之,導電層209a所具有的表面積大於導電層208a所具有的表面積。或者,導電層208a和導電層209a具有導電層208a和導電層209a重疊的區域以及導電層208a和導電層209a不重疊的區域。
至少包含遮光性的導電層211a的區域用作閘極佈線,以及包含透光性的導電層209a的區域用作閘極電極。藉由使用具有透光材料,形成用作閘極電極的導電層209a,可以提高像素的孔徑比率。另外,藉由按順序層疊具有透光導電層、及遮光導電層,以形成用作閘極佈線的導電層209a和導電層211a,可以降低佈線電阻,且降低耗電。另外,閘極佈線因為由遮光導電層形成,所以可以將像素之間的空間遮光。
另外,在與閘極佈線相同的方向上配置有電容佈線。雖然在像素區中的部份電容佈線較佳地由具有透光性的導電層209b形成,但是,也可以按順序層疊具有透光性的導電層209b、具有遮光性的導電層211b,以形成與稍後要形成的源極佈線重疊的部份電容佈線。
如此,藉由使用多色調光罩,可以以一個掩罩形成具有透光性的區域(高透光率的區域)和具有遮光性的區域(低透光率的區域)。因此可以不增加光罩數量,而形成透光區域(高透光率的區域)和遮光區域(低透光率的區域)。
接著,在形成用作層間絕緣膜的絕緣膜212以覆蓋導電層209a、209b及閘極絕緣膜204之後,在絕緣膜212中形成到達氧化物半導體層的接觸孔,來使氧化物半導體層的表面的一部分露出。至於絕緣膜212的材料及製造方法可以參照實施例1所示的絕緣膜112。
接著,在絕緣膜212上形成導電膜213、導電膜214(參照圖16C和16D)。至於導電膜213、導電膜214的材料及製造方法可以參照實施例1所示的導電膜113、導電膜114。
接著,使用半色調掩罩在導電膜214上形成光阻掩罩215a、215b(參照圖17A和17B)。半色調掩罩包含設於透光基板302上的半透光層303b及遮光層303a。因此,在導電膜214上,在要成為源極電極或汲極電極的部分上形成薄的光阻掩罩215b,以及,要成為源極佈線的部分
上形成厚的光阻掩罩215a。
使用光阻掩罩215a、215b,對導電膜213、214的不需要的部分選擇性地進行蝕刻並去除,來形成導電層216a、217a、導電層216b及217b(參照圖17C和17D)。
接著,對光阻掩罩215a、215b進行氧電漿灰化。藉由對光阻掩罩215a、215b進行氧電漿灰化,光阻掩罩215b被去除而使導電層217b露出。另外,光阻掩罩215a縮小,並因而留下作為光阻掩罩218。如此,藉由使用利用多色調光罩形成的光阻掩罩,不增加使用光阻掩罩,因此可以使製程簡化。
接著,使用光阻掩罩218對導電層216a、216b進行蝕刻(參照圖18A和18B)。結果,導電層216b被去除,而使導電層217b露出。此外,移除光阻掩罩218未形成於上的部分導電層216a,來形成導電層219a。由此,導電層219a和導電層217a的各別表面積顯著不同。換言之,導電層217a所具有的表面積大於導電層219a所具有的表面積。或者,導電層219a和導電層217a具有導電層219a和導電層217a重疊的區域以及導電層219a和導電層217a不重疊的區域。注意,在蝕刻之後,去除光阻掩罩218。
至少包含遮光性的導電層219a的區域用作源極佈線,包含具有透光性的導電層217a的區域用作源極電極極或汲極電極。藉由使用透光導電層,形成用作源極電極
極和汲極電極的導電層217a、217b,可以提高像素的孔徑比率。另外,藉由按順序層疊透光導電層及遮光導電層以形成用作源極佈線的導電層217a和導電層219a,可以降低佈線電阻,且降低耗電。另外,源極佈線因為由具有遮光性的導電層219a構成,所以可以對像素之間的空間遮光。換言之,借助於設在列方向上的閘極佈線、以及設在行方向上的源極佈線,即使不使用黑基質也可以對像素之間的空間遮光。
另外,導電層217a也用作儲存電容部251的電極。在電容佈線中,儲存電容部251包含作為介電體的閘極絕緣膜204和絕緣膜212以及用作電極的氧化物半導體層203b、導電層209b和導電層217b。
如此,藉由使用透光導電層以形成儲存電容部251,可以使有儲存電容部251形成的部分透光,而可以提高孔徑比率。另外,當使用透光導電材料以形成儲存電容部251時,儲存電容部251可以是大的。因此,即使電晶體關閉,像素電極的電位保持特性仍然是有利的,顯示品質因而是有利的。另外,可以使饋通電位低。
依此方式,形成電晶體250、儲存電容部251。另外,電晶體250和儲存電容部251可為透光元件。
接著,在形成絕緣膜220之後,在絕緣膜220上形成光阻掩罩(未圖示),使用光阻掩罩對絕緣膜220進行蝕刻,以在絕緣膜220中形成接觸孔。接著,在絕緣膜220及接觸孔上形成導電膜221。至於絕緣膜220、導電膜
221的材料及製造方法可以參照實施例1的絕緣膜120、導電膜121。注意,也可以不形成絕緣膜220。也可以在與源極電極、源極佈線相同的層上形成像素電極。
接著,在導電膜221上形成光阻掩罩(未圖示),使用光阻掩罩選擇性地蝕刻導電膜221,來形成導電膜222a、222b(參照圖18C和18D)。注意,在蝕刻之後,去除光阻掩罩。
因此,可以形成半導體裝置。由於多色調光罩可以取得三等級的光曝照以取得曝光部分、半曝光部分、以及未曝光部分,所以,藉由一個曝光步驟及一個顯影步驟,可以形成具有多種(典型為兩種)厚度的光阻掩罩。由此,藉由使用多色調光罩,可以減少光罩數目。另外,藉由本實施例所示的製造方法,可以形成具有透光性的電晶體250及具有透光性的儲存電容部251。因此,由於在像素中用於連接電晶體和元件(例如別的電晶體)的佈線可以使用低電阻率且導電率高的材料形成,因此可以減少信號的波形畸變,而可以減少由於佈線電阻導致的電壓下降。此外,由於電晶體250的半導體層和儲存電容部251的氧化物半導體層形成於一個島中,因此用來形成氧化物半導體層的佈局可以簡單。另外,因為可以減少接觸孔的數量,所以可以減少接觸電阻。另外,可以抑制接觸不良。注意,雖然在本實施例中,說明形成閘極佈線的步驟和形成源極佈線的步驟等二步驟使用多色調光罩的情況,但是也可以形成閘極佈線的步驟和形成源極佈線的步驟的任一
步驟中使用多色調光罩。
接著,使用圖20A和20B說明半導體裝置的另一實施例。注意,圖20A和20B所示的半導體裝置的很多部分與圖1A和1B共同。因此,在下面省略重複的部分,而說明不同之點。另外,圖20A是平面圖,圖20B是沿著圖20A中的線A-B截斷的截面圖。
圖20A和20B的與圖1A和1B不同之點是如下:在電容佈線中,按順序層疊具有透光性的導電層109b、具有遮光性的導電層111c,且具有遮光性的導電層111c的面積大於圖1A和1B所示的導電層111b。另外,在電容佈線的具有遮光性的導電層111c上實現像素電極和導電層117b的接觸。由於結構類似圖1A和1B所示的結構同樣,所以省略詳細的說明。
藉由採用這種結構,可以使用電阻率低且導電率高的材料形成電容佈線,因此可以減少信號的波形畸變,而可以減少由於佈線電阻導致的電壓下降。另外,即使由於像素電極的接觸孔的不均勻導致液晶的配向失序,藉由電容佈線的具有遮光性的導電層111c,可以防止光洩露。
注意,在保護電路、閘極驅動器或源極驅動器等週邊驅動電路部分中,不需要使電晶體部分透光。因此,在像素部中使用具有透光性的材料形成電晶體或電容元件,也可以使用具有遮光性的材料形成週邊驅動電路部分中的電晶體。
本實施例可以與其他實施例適當地組合。
[實施例3]
在本實施例中,將說明在同一基板上形成設置於像素部份中的至少部份驅動電路和薄膜電晶體的實施例。
圖21A示出顯示裝置實施例的主動矩陣型液晶顯示裝置的方塊圖實施例。圖21A所示的顯示裝置在基板5300上包括:包含多個設有顯示元件的像素的像素部5301;選擇像素的掃描線驅動電路5302;以及控制輸入至被選擇的像素的視頻信號的輸入的信號線驅動電路5303。
圖21B所示的發光顯示裝置在基板5400上包括:包含多個設有顯示元件的像素的像素部5401;選擇像素的第一掃描線驅動電路5402及第二掃描線驅動電路5404;以及控制輸入至被選擇的像素的視頻信號的輸入的信號線驅動電路5403。
在輸入到圖21B所示的發光顯示裝置的像素的視頻信號為數位信號的情況下,藉由開/關電晶體,使像素發光或不發光。因此,可以採用面積比例灰度法或時間比例灰度法進行灰度顯示。面積比例灰度法是一種驅動法,其藉由將一個像素分割為多個子像素並根據視頻信號而獨立地驅動子像素,來進行灰度顯示。此外,時間比例灰度法是一種驅動法,其藉由控制像素發光期間,來進行灰度顯示。
因為發光元件的響應速度比液晶元件等高,所以與液晶元件相比,發光元件更適合於時間灰度法。在採用時間
比例灰度法進行顯示的情況下,將一個框週期分割為多個子框週期。然後,根據視頻信號,在各子框週期中使像素的發光元件處於發光或非發光狀態。藉由將一個框週分割為多個子框週期,可以利用視頻信號以控制一個框週期中像素真正發光的總時間長度,以致於可以進行灰度顯示。
在圖21B所示的發光顯示裝置中,當在一個像素中配置兩個開關TFT時,第一掃描線驅動電路5402產生輸入到作為開關TFT之一的閘極佈線的第一掃描線的信號,而使用第二掃描線驅動電路5404產生輸入到開關TFT中的另一TFT的閘極佈線的第二掃描線的信號;但是,一個掃描線驅動電路可以產生輸入到第一掃描線的信號和輸入到第二掃描線的信號。此外,舉例而言,視包含於一個像素中的開關TFT的數目,在各像素中設置多個用來控制開關元件的操作的掃描線。在此情況下,一個掃描線驅動電路可以產生輸入到多個掃描線的所有信號,或多個掃描線驅動電路產生輸入到多個掃描線的信號。
根據實施例1和實施例2中任一實施,形成配置在液晶顯示裝置的像素部中的薄膜電晶體。此外,因為實施例1及實施例2所示的薄膜電晶體是n通道型TFT,所以在驅動電路中包含n通道型TFT的驅動電路的一部分形成在與像素部的薄膜電晶體相同的基板上。
此外,也在發光顯示裝置中,在驅動電路中包含n通道型TFT的驅動電路的一部分可以形成在與像素部的薄膜電晶體相同的基板上。或者,也可以僅使用與實施例1
和實施例2中任一實施例中所示的n通道型TFT,形成信號線驅動電路及掃描線驅動電路。
注意,在保護電路、閘極驅動器及源極驅動器等週邊驅動電路部分中,光不需要透射電晶體。因此,在像素部分中,光透射電晶體和電容元件,在週邊驅動電路部分中,光不需透射電晶體。
圖22A示出不使用多色調光罩以形成薄膜電晶體的情況,圖22B示出使用多色調光罩以形成薄膜電晶體的情況。在不使用多色調光罩以形成薄膜電晶體的情況下,可以使用遮光導電層以形成用作閘極電極的導電層111a、以及用作源極電極或汲極電極的導電層119a、119b(參照圖22A)。在使用多色調光罩以形成薄膜電晶體的情況下,可以使用透光導電層和遮光導電層以分別形成閘極電極、以及源極電極和汲極電極。
此外,上述驅動電路不限於應用至液晶顯示裝置或發光顯示裝置,還可以用於使用電連接至開關元件的元件來驅動電子墨水的電子紙。電子紙也稱為電泳顯示裝置(電泳顯示器),並具有如下優點:實現與紙相同程度的可讀性、與其他的顯示裝置相比其耗電量小、可形成為薄且輕。
本實施例可以與其他實施例所示的結構適當地組合用。
[實施例4]
接著,說明半導體裝置的實施例的顯示裝置的結構。在本實施例中,將包含利用電致發光的發光元件的發光顯示裝置作為顯示裝置說明。對利用電致發光的發光元件根據其發光材料是有機化合物還是無機化合物來進行區別。一般來說,前者被稱為有機EL元件,而後者被稱為無機EL元件。
在有機EL元件中,藉由對發光元件施加電壓,電子和電洞從一對電極分別注入到含有發光有機化合物的層,以及,電流流動。然後,由於這些載流子(電子和電洞)的複合,發光有機化合物被激發。發光有機化合物從激發態回至到基態,藉以發光。根據這種機制,發光元件被稱為電流激勵型發光元件。
根據元件的結構,將無機EL元件分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件具有發光材料的粒子散佈在接合劑中有的發光層,且其發光機制是利用施主能階和受主能階的施主-受主複合型發光。薄膜型無機EL元件具有利用電介質層夾住發光層再被電極夾住的結構,並且其發光機制是利用金屬離子的內殼電子躍遷的局部型發光。注意,在此使用有機EL元件作為發光元件而進行說明。
接著,說明可應用數位時間比例灰度驅動的像素的結構及像素的操作。圖23是示出可以應用數位時間比例灰度驅動的像素的結構的實施例的圖。在此,示出在一個像素中使用以氧化物半導體層(In-Ga-Zn-O為基礎的非單晶
膜)用於通道形成區域的二個n通道型電晶體的實施例。
像素6400包括:開關電晶體6401、驅動電晶體6402、發光元件6404以及電容元件6403。在開關電晶體6401中,閘極連接於掃描線6406,第一電極(源極電極及汲極電極中之一)連接於信號線6405,第二電極(源極電極及汲極電極中的另一)連接於驅動電晶體6402的閘極。在驅動電晶體6402中,閘極經過電容元件6403連接於電源線6407,第一電極連接於電源線6407,第二電極連接於發光元件6404的第一電極(像素電極)。發光元件6404的第二電極對應於共同電極6408。
將發光元件6404的第二電極(共同電極6408)設置在低電源電位。注意,低電源電位是指以電源線6407所設定的高電源電位為基準而滿足低電源電位<高電源電位的電位。作為低電源電位,舉例而言,可以設定為GND、0V等。高電源電位與低電源電位的電位差施加到發光元件6404,以及,將電流供應至發光元件6404。此處,為了使發光元件6404發光,每一電位被設定成高電源電位與低電源電位的電位差為發光元件6404的順向臨界值電壓或更高。
注意,可以使用驅動用電晶體6402的閘極電容代替電容元件6403而省略電容元件6403。驅動電晶體6402的閘極電容可以形成於通道形成區與閘極電極之間。
這裏,在電壓輸入電壓驅動方法的情況下,視頻訊號輸入至驅動電晶體6402的閘極,以致於使驅動電晶體
6402充分開啟或關閉。亦即,驅動電晶體6402在線性區域操作。由於驅動電晶體6402在線形區域進行工作,所以,將比電源線6407的電壓高的電壓施加到驅動電晶體6402的閘極。注意,對信號線6405施加大於或等於(電源線電壓+驅動電晶體6402的Vth)的電壓。
另外,在使用類比灰度驅動以取代數位時間灰度驅動時,藉由以不同方式輸入信號,可以使用與圖23相同的像素結構。
在執行類比灰度驅動的情況下,對驅動電晶體6402的閘極施加大於或等於(發光元件6404的順向電壓+驅動電晶體6402的Vth)的電壓。發光元件6404的順向電壓是指用於取得所希望的亮度時的電壓,至少包括順向臨界值電壓。注意,藉由輸入使驅動電晶體6402在飽和區中工作的視頻信號,可以將電流供應給發光元件6404。為了使驅動電晶體6402在飽和區中操作,將電源線6407的電位設定為高於驅動電晶體6402的閘極電位。當視頻信號為類比信號時,將對應於視頻訊號的電流供應給發光元件6404,以執行類比灰度驅動。
注意,本發明的像素結構不限於圖23所示的像素結構。舉例而言,開關、電阻元件、電容元件、電晶體或邏輯電路等可以加至圖23所示的像素。
接著,參照圖24A至24C,說明發光元件的結構。以圖12所示的電晶體150c作為驅動TFT為例,說明像素的截面結構。類似於實施例1和實施例2所示的電晶體,製
造用於圖24A、24B和24C的半導體裝置的驅動TFT的TFT7001、7011、7021,並且這些TFT是具有In-Ga-Zn-O為基礎的非單晶膜作為半導體層的具有有利電特性的薄膜電晶體。
為了從發光元件取出光,陽極及陰極中至少之一須要是透明的。在基板上形成薄膜電晶體及發光元件。發光元件具有頂部發光結構,從與基板側相反的面取出發光;底部發光結構,從基板側上的表面取出發光;或雙發光結構,經由與基板側基板相反的面及基板側上的表面取出發光。圖23所示的像素結構可以應用於具有任何這些發光結構的發光元件。
參照圖24A,說明具有頂部發光結構的發光元件。
圖24A是驅動TFT的TFT 7001為圖12所示的電晶體150c並且光從發光元件7002發射至陽極7005側的情形中之像素的截面圖。在圖24A中,發光元件7002的陰極7003和驅動TFT的TFT7001電連接,並且在陰極7003上按順序層疊發光層7004、陽極7005。可以使用任何各種材料以形成陰極7003,材料只要是功函數低且反射光的導電膜就可以。舉例而言,較佳採用Ca、Al、CaF、MgAg、AlLi等。發光層7004可以由單層或多層的疊層構成。在發光層7004由多層構成時,在陰極7003上按順序層疊電子注入層、電子傳輸層、發光層、電洞傳輸層、電洞注入層,以形成發光層7004。注意,不需要形成所有這些層。使用透光導電材料形成陽極7005,舉例而言,
透光導電材料可為含有氧化鎢的氧化銦、含有氧化鎢的氧化銦鋅、含有氧化鈦的氧化銦、含有氧化鈦的氧化銦錫、氧化銦錫(以下稱為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等透光導電膜。
由陰極7003及陽極7005夾有發光層7004的區域相當於發光元件7002。在圖24A所示的像素中,如箭頭所示般,光從發光元件7002發射至陽極7005側。
注意,在驅動電路中,設置在氧化物半導體層上的閘極電極使用與陰極7003相同的材料形成,可以使製程簡化,這是較佳的。
接著,參照圖24B說明具有底部發光結構的發光元件。圖24B是驅動TFT7011是圖12所示的電晶體150c並且光從發光元件7012發射至光發射到陰極7013側的情況下的像素的截面圖。在圖24B中,在與驅動TFT 7011電連接的透光導電膜7017上形成發光元件7012的陰極7013,並且在陰極7013上按順序層疊發光層7014、陽極7015。注意,在陽極7015具有透光性的情況下,可以形成用來反射光或遮光的遮光膜7016,以覆蓋陽極。與圖24A的情況同樣,可以使用任何各種材料來形成陰極7013,材料只要是功函數低的導電膜即可。注意,陰極7013形成至厚度允許光透射(較佳約為5nm至30nm左右)。舉例而言,可以將膜厚度為20nm的鋁膜用作陰極7013。與圖24A同樣,發光層7014可以由單層或多層的疊層形成。陽極7015不需要透光,但是可以與圖24A同
樣使用具有透光導電材料形成。可以使用將光反射的金屬等作為遮光膜7016;但是不局限於金屬膜。舉例而言,或者可以使用添加有黑色的顏料的樹脂等。
由陰極7013及陽極7015夾有發光層7014的區域相當於發光元件7012。在圖24B所示的像素中,如箭頭所示般,光從發光元件7012光發射到陰極7013側。
注意,在驅動電路中,設置在氧化物半導體層上的閘極電極使用與陰極7013相同的材料形成,可以使製程簡化,這是較佳的。
接著,參照圖24C,說明雙面發光結構的發光元件。在圖24C中,在與驅動TFT 7021電連接的透光導電膜7027上形成發光元件7022的陰極7023,在陰極7023上按順序層疊發光層7024、陽極7025。與圖24A的情況同樣地,可以使用任何各種材料以形成陰極7023,材料只要是功函數小的導電膜即可。注意,陰極7023形成至厚度為允許透光。舉例而言,可以將厚度為20nm的Al膜用作陰極7023。與圖24A同樣地,發光層7024可以由單層或多個層的疊層形成。陽極7025可以與圖24A同樣地使用透光導電材料形成。
陰極7023、發光層7024和陽極7025彼此重疊的區域相當於發光元件7022。在圖24C所示的像素中,如箭頭所示般,光從發光元件7022發射到陽極7025側和陰極7023側。
注意,在驅動電路中,設置在氧化物半導體層上的閘
極電極使用與導電膜7027相同的材料形成,可以使製程簡化,這是較佳的。另外,在驅動電路中,藉由層疊與用於導電膜7027及陰極7023同樣的材料,以形成設置在氧化物半導體層上的閘極電極,可以使製程簡化,而且降低佈線電阻,這是較佳的。
注意,雖然在此描述了有機EL元件作為發光元件,但是也可以設置無機EL元件作為發光元件。
注意,雖然在本實施例中示出了控制發光元件的驅動的薄膜電晶體(驅動TFT)和發光元件電連接的實施例;但是,可以採用在驅動TFT和發光元件之間連接用於電流控制的TFT的結構。
注意,本實施例所示的半導體裝置不局限於圖24A至24C所示的結構,而是可以根據所公開的技術思想,以各種方式修改。
接著,參照圖25A和25B,說明相當於半導體裝置的一實施例的發光顯示面板(也稱為發光面板)的上面及截面。圖25A是面板的俯視圖,其中利用密封材料在第一基板與第二基板之間密封可以形成在第一基板上的薄膜電晶體及發光元件。圖25B相當於沿著圖25A的H-I的截面圖。
提供密封材料4505以圍繞設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b。此外,在像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b上
設置有第二基板4506。因此,像素部4502、信號線驅動電路4503a、4503b、以及掃描線驅動電路4504a、4504b與填料4507一起由第一基板4501、密封材料4505和第二基板4506密封。像這樣,較佳地使用氣密性高且漏氣少的保護薄膜(貼合薄膜、紫外線固化樹脂薄膜等)及覆蓋材料,封裝(密封)像素部4502、信號線驅動電路4503a、4503b、以及掃描線驅動電路4504a、4504b,以致於像素部4502、信號線驅動電路4503a、4503b、以及掃描線驅動電路4504a、4504b不會曝露至空氣。
此外,設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b包括多個薄膜電晶體,在圖25B中,例示包括在像素部4502中的薄膜電晶體4510和包括在信號線驅動電路4503a中的薄膜電晶體4509。可以使用實施例1至實施例3中任一實施例所示的包括用作半導體層的In-Ga-Zn-O為基礎的非單晶膜的高度可靠的薄膜電晶體,作為薄膜電晶體4509、4510。
注意,在保護電路、例如閘極驅動器或源極驅動器等週邊驅動電路部分中,不需要使電晶體部分透光。因此,可以使用透光材料以形成像素部4502的電晶體和電容元件,並且可以使用遮光材料以形成週邊驅動電路部分的電晶體。
此外,代號4511代表發光元件。第一電極層4517是包含於發光元件4511中的像素電極,第一電極層4517與
薄膜電晶體4510的源極電極層或汲極電極層電連接。注意,雖然發光元件4511的結構是第一電極層4517、電場發光層4512、第二電極層4513的疊層結構,但是不局限於本實施例所示的結構。可以視從發光元件4511取出的方向等,適當地改變發光元件4511的結構。
使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷形成分隔壁4520。特別較佳的是,使用感光材料以形成分隔壁4520以在第一電極層4517上具有開口部,以致於開口部的側壁形成為具有連續曲率的傾斜面。
電場發光層4512既可以由單層構成,又可以由多個層的疊層構成。
可以在第二電極層4513及分隔壁4520上形成保護膜,以防止氧、氫、水分、二氧化碳等侵入到發光元件4511中。作為保護膜,可以形成氮化矽膜、氮氧化矽膜、DLC膜等。
另外,各種信號及電位從FPC4518a、4518b供給到信號線驅動電路4503a、4503b、掃描線驅動電路4504a、4504b、及像素部4502。
在本實施例中,連接端子電極4515由與包含於發光元件4511中的第一電極層4517導電膜相同的導電膜形成。端子電極4516由與薄膜電晶體4509、4510中所包含的源極電極層及汲極電極層相同的導電膜形成。
連接端子電極4515經過各向異性導電膜4519而與包含於FPC 4518a中的端子電連接。
位於從發光元件4511取出光的方向上的第二基板4506需要具有透光性。在此情況下,使用例如玻璃板、塑膠板、聚酯薄膜或丙烯酸樹脂薄膜等透光材料。
作為填料4507,除了氮及氬等的惰性氣體之外,還可以使用紫外線固化樹脂或熱固化樹脂。舉例而言,可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)、或EVA(乙烯-醋酸乙烯酯)。
另外,若有需要,可以在發光元件的發光表面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(四分之一波片、二分之一波片)、彩色濾光片等光學薄膜。另外,偏光板或圓偏光板可以設有抗反射膜。舉例而言,可以進行抗眩光處理,該處理是利用表面的凹凸來散射反射光以降低眩光。
在分別製備的單晶半導體基板或絕緣基板上,使用單晶半導體膜或多晶半導體膜形成的驅動電路可以安裝作為信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b。此外,也可以分別地僅形成及安裝信號線驅動電路或其一部分、或者掃描線驅動電路或其一部分。本實施例不局限於圖25A和25B的結構。
藉由上述製程,可以以低成本製造發光顯示裝置。
本實施例可以與其他實施例所示的結構適當地組合。
[實施例5]
接著,說明半導體裝置的實施例的顯示裝置的另一結構。在本實施例中,以包含液晶元件的液晶顯示裝置作為顯示裝置說明。
首先,使用圖26A1、26A2及26B說明液晶顯示裝置的一實施例的液晶顯示面板(也稱為液晶面板)的上面及截面。圖26A1和26A2是面板的俯視圖,其中,在第一基板4001和第二基板4006之間,使用密封材料4005密封薄膜電晶體4010、4011及液晶元件4013,形成在第一基板4001上的薄膜電晶體4010、4011包括作為半導體層的實施例1至實施例3中任一實施例所示的In-Ga-Zn-O為基礎的非單晶膜,液晶元件4013形成於第一基底4001上。圖26B相當於沿著圖26A1和26A2的線M-N的截面圖。
設置密封材料4005以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004。在像素部4002和掃描線驅動電路4004上設置第二基板4006。因此,像素部4002和掃描線驅動電路4004與液晶層4008一起由第一基板4001、密封材料4005和第二基板4006密封。在分別製備的基板上,使用單晶半導體膜或多晶半導體膜形成的訊號驅動電路4003安裝在與第一基板4001上由密封材料4005圍繞的區域不同的區域中。
注意,對於分別形成的驅動電路的連接方法沒有特別的限制,可以採用COG方法、引線接合方法或TAB方法等。圖26A1是藉由COG方法安裝信號線驅動電路4003
的實施例,圖26A2是藉由TAB方法安裝信號線驅動電路4003的實施例。
設置在第一基板4001上的像素部4002和掃描線驅動電路4004包括多個薄膜電晶體。圖26B舉例顯示像素部4002所包括的薄膜電晶體4010和掃描線驅動電路4004所包括的薄膜電晶體4011。在薄膜電晶體4010、4011上形成絕緣層4021。使用包含作為半導體層的In-Ga-Zn-O為基礎的非單晶膜的實施例1至實施例3中任一實施例所示的薄膜電晶體,作為薄膜電晶體4010、4011。
注意,在保護電路、例如閘極驅動器及源極驅動器等週邊驅動電路部分中,不需要在電晶體部分中透光。因此,可以使用透光材料形成像素部4002的電晶體和電容元件,可以使用遮光材料形成週邊驅動電路部分的電晶體。
包含於液晶元件4013中的像素電極4030與薄膜電晶體4010電連接。液晶元件4013的對置電極層4031形成在第二基板4006上。像素電極4030、對置電極層4031和液晶層4008彼此重疊的部分相當於液晶元件4013。注意,像素電極4030、對置電極層4031分別設置有用作對準膜的絕緣層4032、4033,且以絕緣層4032、4033夾著液晶層4008,而以像素電極層4030和對置電極層4031介於其間。
在像素部4002中,格子狀的佈線部分不透過光,但是除其之外可以透光,因此可以提高孔徑比率。此外,像
素電極之間需要設置空間,電場不施加到空間部分中的液晶。因此,空間部分較佳地不透光。因此,將格子狀的佈線部分用作黑基質。
注意,作為第一基板4001、第二基板4006,可以使用玻璃、金屬(典型的是不銹鋼)、陶瓷、塑膠。作為塑膠,可以使用FRP(玻璃纖維增強塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外,還可以使用具有將鋁箔夾在PVF膜之間或聚酯膜之間的結構的薄片。
代號4035表示藉由對絕緣膜選擇性地進行蝕刻而得到的柱狀間隔件,並且它是為控制像素電極4030和對置電極層4031之間的距離(單元間隙)而設置的。或者,可以使用球狀間隔件。對置電極層4031與設置在與薄膜電晶體4010相同基板上的共同電位線電連接。使用共同連接部,對置電極層4031可以經由配置在一對基板之間的導電性粒子而電連接至共同電位線。注意,將導電性粒子包含在密封材料4005中。
或者,可以使用不需對準膜的呈現藍相的液晶。藍相是液晶相的一種,是指當使膽甾型液晶的溫度上升時即從膽甾相轉變到各向等性相之前產生的相。由於藍相只出現在較窄的溫度範圍內,所以為了改善溫度範圍而將混合有5重量%以上的手性試劑的液晶組成物用於液晶層4008。呈現藍相的液晶和手性試劑的液晶組成物具有小響應時間,即為10μs至100μs,並且由於其具有光學各向同性而
不需要配向處理,具有小的視角相依性。
雖然本實施例說明透射型液晶顯示裝置的實施例,但是,本發明的實施例也可以應用於反射型液晶顯示裝置或半透射型液晶顯示裝置。
在本實施例中,說明液晶顯示裝置的實施例,其中,在基板的外側(觀看者側)設置偏光板,並在內側依次設置色層、用於顯示元件的電極層;但是,也可以在基板的內表面上設置偏光板。偏光板和色層的疊層結構不局限於本實施例中所述的結構,可以根據偏光板和色層的材料或製造步驟的條件而適當地設定。另外,還可以設置用作黑基質的遮光膜。
在本實施例中,使用保護膜或平坦化絕緣膜的絕緣層4021覆蓋實施例1至實施例3中任一實施例得到的薄膜電晶體,以降低薄膜電晶體的表面粗糙度並提高薄膜電晶體的可靠性。絕緣層4021可以由一層、或兩層或更多層的疊層結構形成。注意,因為保護膜用來防止懸浮在大氣中的有機物、金屬物、水蒸氣等的污染雜質的侵入,所以較佳地採用緻密膜。利用濺射法並利用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜或氮氧化鋁膜的單層或疊層而形成保護膜即可。雖然在本實施例中示出利用濺射法形成保護膜的實施例,但是並不局限於此,而是可以使用例如電漿CVD法等不同方法。
形成具有疊層結構的絕緣層以作為保護膜。在形成疊
層結構的絕緣層的情況下,舉例而言,以濺射法形成氧化矽膜作為保護膜的第一層。使用氧化矽膜作為保護膜,可以有效防止用作源極電極層及汲極電極層的鋁膜的小丘。
另外,舉例而言,以濺射法形成氮化矽膜作為保護膜的第二層。使用氮化矽膜作為保護膜可以防止例如鈉離子等可移動離子進入到半導體區域中,藉以抑制使TFT的電特徵變化。
在形成保護膜之後,對半導體層進行退火(300℃至400℃)。另外,在形成保護膜之後,形成背閘極。
形成絕緣層4021作為平坦化絕緣膜。作為絕緣層4021,可以使用具有耐熱性的有機材料如聚醯亞胺、丙烯酸樹脂、苯並環丁烯、聚醯胺、環氧等。除了上述有機材料之外,還可以使用低介電常數材料(low-k材料)、矽氧烷為基礎的樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。注意,也可以藉由層疊多個由這些材料中的任何材料形成的絕緣膜,來形成絕緣層4021。
注意,矽氧烷為基礎的樹脂是以矽氧烷材料為起始材料而形成的且具有Si-O-Si鍵的樹脂。矽氧烷為基礎的樹脂包含氟、烷基或芳基中的至少之一作為替代基、以及氫。
對絕緣層4021的形成方法沒有特別的限制,可以根據其材料而利用濺射法、SOG法、旋塗、浸漬、噴塗、液滴噴射法(噴墨法、絲網印刷、膠版印刷等)、刮片、輥塗機、幕塗機、刮刀塗布機等,以形成絕緣層4021。在
使用材料液形成絕緣層4021的情況下,也可以在焙燒步驟中執行半導體層的退火(300℃至400℃)。絕緣層4021的焙燒步驟也作為半導體層的退火步驟,因此,可以有效地製造半導體裝置。
可以使用透光導電材料,形成像素電極4030、對置電極層4031,舉例而言,透光導電材料包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(此後稱為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
使用含有導電高分子(也稱為導電聚合物)的導電組成物以形成像素電極4030、對置電極層4031。使用導電組成物形成的像素電極具有的片電阻較佳地為10000Ω/□或更小,並且其在波長550nm的透光率為70%或以上。另外,導電組成物所含有的導電高分子的電阻率較佳地為0.1Ω.cm或更低。
關於導電高分子,可以使用所謂的π電子共軛類導電高分子。舉例而言,可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的兩種以上的共聚物、等等。
另外,各種信號及電位從FPC4018供給到分別形成的信號線驅動電路4003、掃描線驅動電路4004、及像素部4002。
在本實施例中,連接端子電極4015由與包含於液晶元件4013中的像素電極4030相同的導電膜形成,並且端
子電極4016由與薄膜電晶體4010、4011的源極電極層及汲極電極層相同的導電膜形成。
連接端子電極4015透過各向異性導電膜4019電連接到包含於FPC4018中的端子。
此外,雖然在圖26A1、26A2中顯示分別形成信號線驅動電路4003並將它安裝在第一基板4001上的實施例;但是本實施例不局限於此結構。可以分別形成且然後安裝掃描線驅動電路,或者,可以僅分別形成且然後安裝信號線驅動電路的一部分或掃描線驅動電路的一部分。
圖27顯示使用TFT基板2600來形成液晶顯示模組以作為半導體裝置的實施例。
圖27顯示液晶顯示模組的實施例,其中,利用密封材料2602以將TFT基板2600和對置基板2601後此固定,並在其間設置包括TFT等的像素部2603、包括液晶層的顯示元件2604、色層2605。在進行彩色顯示時需要色層2605,在RGB系統的情形中,對應於各像素設置有分別對應於紅色、綠色、藍色的色層。在TFT基板2600和對置基板2601的外側配置有偏光板2606、偏光板2607、散射板2613。光源包含冷陰極管2610和反射板2611,電路基板2612經由撓性線路板2609而連接至TFT基板2600的佈線電路部2608,且包含例如控制電路及電源電路等外部電路。偏光板和液晶層相堆疊而以相位差板介於其間。
作為液晶顯示模組,可以採用TN(扭曲向列)模
式、IPS(平面內轉換)模式、FFS(邊緣電場轉換)模式、MVA(多疇垂直取向)模式、PVA(垂直取向排列)模式、ASM(軸對稱排列微胞)模式、OCB(光學補償雙折射)模式、FLC(鐵電性液晶)模式、AFLC(反鐵電性液晶)模式等。
藉由上述製程,可以以低成本製造液晶顯示裝置。
本實施例可以與其他實施例所示的結構適當地組合。
[實施例6]
接著,說明作為半導體裝置的實施例的電子紙。電子紙實現與紙相同等級的易讀性,與其他的顯示裝置相比其耗電量小、可形成為薄且輕的。
圖28顯示作為半導體裝置的實施例之主動矩陣型電子紙。以與上述實施例所示的像素部的薄膜電晶體類似的方式,製造用於半導體裝置的像素部的薄膜電晶體581,其是包括用作半導體層的In-Ga-Zn-O為基礎的非單晶膜的薄膜電晶體。
圖28所示的電子紙是採用扭轉球(twist ball type)顯示系統之顯示裝置的實施例。扭轉球顯示系統是指一種方法,其中將分別塗成白色和黑色的球形粒子配置在用於顯示元件的電極層的第一電極層及第二電極層之間,並在第一電極層及第二電極層之間產生電位差來控制球形粒子的方向,以進行顯示。
薄膜電晶體581是底閘極薄膜電晶體,並且源極電極
層或汲極電極層經由形成於絕緣層585中的開口而與第一電極層587接觸,藉以電連接至第一電極層587。在第一電極層587和第二電極層588之間,設置球形粒子589,球形粒子589具有黑色區590a、白色區590b、以及圍繞填充了液體的區域之空洞594。球形粒子589的周圍由例如樹脂等填料595圍繞(參照圖28)。
可以使用電泳元件代替扭轉球。使用直徑為10μm至200μm左右的微囊,該微囊中封入有透明液體、帶正電的白色微粒和帶負電的黑色微粒。在設置在第一電極層和第二電極層之間的微囊中,當在第一電極層和第二電極層之間施加電場時,白色微粒和黑色微粒向相反方向移動,從而可以顯示白色或黑色。應用這種原理的顯示元件就是電泳顯示元件。電泳顯示元件具有比液晶元件高的反射率,因而不需要輔助光源。此外,耗電量低,並且在昏暗的地方也能夠辨別顯示部。另外,即使不向顯示部供應電源,也能夠保持顯示過的影像。從而,即使使電源供給源(例如電波發送源)遠離電子紙,也能夠儲存顯示過的影像。
藉由上述製程,可以低成本地製造電子紙。
本實施例可以與其他實施例所示的結構適當地組合。
[實施例7]
根據所公開的發明的半導體裝置可以應用於各種電子設備(包括遊戲機)。電子設備的實施例可以舉出電視裝
置(也稱為電視或電視接收機)、用於電腦等的監視器、數位照相機、數位攝影機、數位相框、行動電話手機(也稱為行動電話、行動電話裝置)、可攜式遊戲機、可攜式資訊終端、聲音再現裝置、彈珠機等大型遊戲機等。
圖29A示出可攜式資訊終端設備9200的實施例。可攜式資訊終端設備9200內置有電腦而可以進行各種資料處理。作為這種可攜式資訊終端設備9200,可以舉出PDA(個人數位助理)。
可攜式資訊終端設備9200具有外殼9201及外殼9203等兩個外殼。外殼9201和外殼9203由聯結部9207聯結,以致於可攜式資訊終端設備9200為可折疊方式。外殼9201嵌入有顯示部9202,外殼9203具備有鍵盤9205。當然,可攜式資訊終端設備9200的結構不局限於如上所述的結構,只要可攜式資訊終端設備9200至少包含具有背閘極電極的薄膜電晶體即可,以及,適當地設置增加的輔助設備。藉由在同一基板上形成驅動電路和像素部,可以低成本地製造包含具有有利的電特徵的薄膜電晶體的可攜式資訊終端設備。
圖29B示出數位攝影機9500的實施例。數位攝影機9500包含併入於外殼9501中的顯示部9503以及不同的操作部。無須多言,數位攝影機9500的結構未特別限於上述結構,只畏數位攝影機9500至少包含具有背閘極電極的薄膜電晶體的結構即可,以及,適當地設置增加的輔助設備。藉由在同一基板上形成驅動電路和像素部,可以
低成本地製造包含具有有利的電特徵的薄膜電晶體的數位攝影機。
圖29C示出行動電話手機9100的實施例。行動電話手機9100具有外殼9102及外殼9101等兩個外殼,並且它們由聯結部9103聯結,以致於行動電話手機9100為可折疊的。外殼9102嵌入有顯示部9104,外殼9101具備有操作鍵9106。無須多言,行動電話手機9100的結構未特別限於上述結構,只要行動電話手機9100至少包含具有背閘極電極的薄膜電晶體的結構即可,以及,適當地設置增加的輔助設備。藉由在同一基板上形成驅動電路和像素部,可以低成本地製造包含有利的電特徵的薄膜電晶體的行動電話手機。
圖29D示出可攜式電腦9800的實施例。電腦9800具備有自由外殼9801和外殼9804等二個外殼。外殼9801和外殼9804結合成可以打開及閉合可攜式電腦。外殼9804嵌入有顯示部9802,外殼9801設有鍵盤9803等。無須多言,電腦9800的結構未特別限於上述結構,只要可攜式電腦9800至少包含具有背閘極電極的薄膜電晶體的結構即可,以及,適當地設置增加的輔助設備。藉由在同一基板上形成驅動電路和像素部,可以低成本地製造包含有利的電特徵的薄膜電晶體的可攜式電腦。
圖30A示出電視裝置9600的實施例。在電視裝置9600中,顯示部9603併入於外殼9601中。顯示部9603可以顯示影像。此外,此處,利用支架9605支撐外殼
9601。
可以藉由利用外殼9601的操作開關、或分開的遙控器9610進行電視裝置9600的操作。藉由利用遙控器9610的操作鍵9609,可以控制頻道及音量,以致於可以控制顯示部9603上顯示的影像。此外,遙控器9610可以設有顯示部9607,以顯示從遙控器9610輸出的資訊。
注意,電視裝置9600設有接收機、數據機等。藉由接收機,可以接收一般電視廣播。再者,藉由數據機連接到有線或無線方式的通信網路,從而進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
圖30B示出數位相框9700的實施例。舉例而言,在數位相框9700中,外殼9701嵌入有顯示部9703。顯示部9703可以顯示各種影像。舉例而言,藉由顯示使用數位相機等拍攝的影像資料,可以發揮與一般的相框同樣的功能。
注意,數位相框9700採用具備操作部、外部連接用端子(USB端子、可以與USB電纜等的各種電纜連接的端子等)、記錄媒體插入部等。雖然它們可以設於設有顯示部的表面上,但是,較佳地將它們設置在側面或背面上來提高設計性。舉例而言,可以對數位相框的記錄媒體插入部插入儲存有由數碼相機拍攝的影像資料的記憶體,藉以傳送影像資料以及顯示於顯示部9703上。
數位相框9700可以無線地收發資料。可以使用以無
線的方式傳送要顯示之所希望的影像資料的結構。
圖31A示出與圖29C的行動電話手機不同的其他行動電話手機1000的實施例。行動電話手機1000設有併入於外殼1001中的顯示部1002、操作按鈕1003、外部連接埠1004、揚聲器1005、麥克風1006等。
圖31A所示的行動電話手機1000的顯示部1002可以由手指等觸摸,以輸入資訊至行動電話手機1000。此外,可以用手指等觸摸顯示部1002來進行打電話或輸入電子郵件的操作。
顯示部1002的主要有三個螢幕模式。第一模式是以影像的顯示為主的顯示模式。第二模式是以文字等的資料的輸入為主的輸入模式。第三模式是顯示模式和輸入模式的兩個模式混合的顯示與輸入模式。
舉例而言,在打電話或輸入電子郵件的情況下,將顯示部1002設定為以文字輸入為主的文字輸入模式,以致於顯示於畫面上的文字可以被輸入。在此情況下,較佳的是,在顯示部1002的螢幕的幾乎所有面積上顯示鍵盤或號碼按鈕。
藉由在行動電話手機1000的內部設置具有陀螺儀和加速度感測器等檢測傾斜度的感測器的檢測裝置,藉由判斷行動電話手機1000的方向(行動電話手機1000於風景模式或人像模式處於垂直或水平的狀態),可以對顯示部1002的畫面顯示進行自動切換。
藉由觸摸顯示部1002或對外殼1001的操作按鈕
1003進行操作,切換畫面模式。此外,還可以根據顯示在顯示部1002上的影像種類切換畫面模式。舉例而言,當顯示在顯示部上的視頻信號為動態影像的資料時,將畫面模式切換成顯示模式。當視頻信號為文字資料時,將畫面模式切換成輸入模式。
另外,在輸入模式中,當偵測到由顯示部1002中的光感測器所檢測的信號時,當在一定期間中沒有執行顯示部1002的觸摸操作輸入時,可以控制將畫面模式以從輸入模式切換成顯示模式的方式。
顯示部1002可以用作影像感測器。舉例而言,藉由用手掌或手指觸摸顯示部1002,來拍攝掌紋、指紋等,而可以進行個人識別。此外,藉由在顯示部中設置發射近紅外光的背光燈或感測光源,也可以拍攝手指靜脈、手掌靜脈等。
圖31B示出行動電話手機的實施例。圖31B的行動電話手機設有顯示裝置9410及通信裝置9400顯示裝置9410在外殼9411中包含顯示部9412及操作按鈕9413,通信裝置9400在外殼9401中包括掃描按鈕9402、外部輸入端子9403、麥克風9404、揚聲器9405以及接電話時發光的發光部9406。具有顯示功能的顯示裝置9410與具有電話功能的通信裝置9400可以向箭頭所示的兩個方向裝卸。因此,可以將顯示裝置9410和通信裝置的9400延著它們的短邊或長邊彼此附著。此外,當只需要顯示功能時,從通信裝置9400卸下顯示裝置9410,而可以單獨使
用顯示裝置9410。通信裝置9400和顯示裝置9410之間可以以無線通信或有線通信收發影像或輸入資訊,它們均具有能夠充電的電池。
本申請案基於2008年12月5日在日本專利局提交的日本專利申請序列號2008-311146,在此引用其全部內容作為參考。
103a:氧化物半導體層
103b:氧化物半導體層
109a:導電層
109b:導電層
111a:導電層
111b:導電層
117a:導電層
117b:導電層
119a:導電層
126:接觸孔
150a:電晶體
151a:保持電容部
Claims (11)
- 一種半導體裝置,包含:基板;第一電晶體,該第一電晶體包含:第一閘極電極;與該第一閘極電極重疊的第一島狀通道層;於該第一閘極電極及該第一島狀通道層之間的第一絕緣膜;第一源極電極及第一汲極電極,電連接至該第一島狀通道層;及於該第一島狀通道層以及該第一源極電極和該第一汲極電極上的第二絕緣膜;於該第二絕緣膜上的第一像素電極,包含氧化銦錫;第二電晶體,該第二電晶體包含:第二閘極電極;與該第二閘極電極重疊的第二島狀通道層;於該第二閘極電極及該第二島狀通道層之間的該第一絕緣膜;第二源極電極及第二汲極電極,電連接至該第二島狀通道層;及於該第二島狀通道層以及該第二源極電極和該第二汲極電極上的該第二絕緣膜;於該第二絕緣膜上的第二像素電極,包含氧化銦錫;其中,該第一源極電極電連接至在第一方向上延伸的 第一源極佈線,其中,該第二源極電極電連接至在該第一方向上延伸的第二源極佈線,其中,該第一閘極電極及該第二閘極電極電連接至在第二方向上延伸的第一閘極佈線,其中,該第一源極佈線及該第二源極佈線與該第一閘極佈線重疊,其中,該第一汲極電極電連接至該第一像素電極,其中,該第二汲極電極電連接至該第二像素電極,其中,該第一汲極電極具有在該第二方向上延伸且與第一佈線重疊的區域,該第一佈線包含類似該第一閘極電極的材料,其中,該區域建構成作用為電容器之第一電極。
- 一種半導體裝置,包含:基板;第一電晶體,該第一電晶體包含:第一閘極電極;與該第一閘極電極重疊的第一島狀通道層;於該第一閘極電極及該第一島狀通道層之間的第一絕緣膜;第一源極電極及第一汲極電極,電連接至該第一島狀通道層;及於該第一島狀通道層以及該第一源極電極和該第一汲極電極上的第二絕緣膜;於該第二絕緣膜上的第一像素電極,包含氧化銦錫;第二電晶體,該第二電晶體包含:第二閘極電極;與該第二閘極電極重疊的第二島狀通道層;於該第二閘極電極及該第二島狀通道層之間的該第一絕緣膜;第二源極電極及第二汲極電極,電連接至該第二島狀通道層;及於該第二島狀通道層以及該第二源極電極和該第二汲極電極上的該第二絕緣膜;以及於該第四絕緣膜上的第二像素電極,包含氧化銦錫;其中,該第一源極電極電連接至在第一方向上延伸的第一源極佈線,其中,該第二源極電極電連接至在該第一方向上延伸的第二源極佈線,其中,該第一閘極電極及該第二閘極電極電連接至在第二方向上延伸的第一閘極佈線,其中,該第一源極佈線及該第二源極佈線與該第一閘極佈線重疊,其中,該第一汲極電極電連接至該第一像素電極,其中,該第二汲極電極電連接至該第二像素電極,其中,第一佈線包含類似該第一閘極電極的材料且於該第二方向上延伸,該第一佈線具有於該第一方向上變寬的區域,從而形成具有該第一汲極電極的第一電容器或是 通過開口來電連接至該第一汲極電極的導電膜。
- 一種半導體裝置,包含:基板;第一電晶體,該第一電晶體包含:第一閘極電極;與該第一閘極電極重疊的第一通道層;於該第一閘極電極及該第一通道層之間的第一絕緣膜;第一源極電極及第一汲極電極,電連接至該第一島狀通道層;及於該第一島狀通道層以及該第一源極電極和該第一汲極電極上的第二絕緣膜;第一像素電極;第二電晶體,該第二電晶體包含:第二閘極電極;與該第二閘極電極重疊的第二通道層;於該第二閘極電極及該第二通道層之間的該第一絕緣膜;第二源極電極及第二汲極電極,電連接至該第二通道層;及於該第二島狀通道層以及該第二源極電極和該第二汲極電極上的該第二絕緣膜;以及第二像素電極。
- 如請求項3的半導體裝置,其中,該第一源極電極電連接至在第一方向上延伸的第一源極佈線,其中,該第二源極電極電連接至在該第一方向上延伸的第二源極佈線,其中,該第一閘極電極及該第二閘極電極電連接至在第二方向上延伸的第一閘極佈線,其中,該第一源極佈線及該第二源極佈線與該第一閘極佈線重疊,其中,該第一汲極電極電連接至該第一像素電極,以及其中,該第二汲極電極電連接至該第二像素電極。
- 如請求項1至3之任一項的半導體裝置,其中,該第一汲極電極具有在該第一方向上延伸的第一區域及第二區域、且具有在該第二方向上延伸的第三區域。
- 如請求項1至3之任一項的半導體裝置,其中,在俯視圖中,與該第一島狀通道層重疊的該第一汲極電極的表面積小於與該第一島狀通道層重疊的該第一源極電極的表面積。
- 如請求項1至3之任一項的半導體裝置,其中,在俯視圖中,該第一島狀通道層延伸超過該第一汲極電極之第一側面、第二側面及第三側面。
- 如請求項1至3之任一項的半導體裝置,其中,該第一閘極電極延伸超過該第一島狀通道層之 第一側面、且超過面向該第一側面的該第一島狀通道層之第二側面。
- 如請求項1至3之任一項的半導體裝置,其中,在俯視圖中,平行於該第一汲極電極的一側的該第一閘極佈線的一側的第一區域係比平行於該第一島狀通道層的一側的該第一閘極佈線的該側的第二區域還長。
- 如請求項1至3之任一項的半導體裝置,其中,該第一佈線設置於該第一源極佈線及該第二源極佈線之間。
- 如請求項1至3之任一項的半導體裝置,其中,該第二汲極與該第一佈線重疊。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008-311146 | 2008-12-05 | ||
JP2008311146 | 2008-12-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202107572A true TW202107572A (zh) | 2021-02-16 |
TWI767372B TWI767372B (zh) | 2022-06-11 |
Family
ID=42230060
Family Applications (9)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108139956A TWI710031B (zh) | 2008-12-05 | 2009-12-03 | 半導體裝置 |
TW107111963A TWI665738B (zh) | 2008-12-05 | 2009-12-03 | 半導體裝置 |
TW111118564A TW202236666A (zh) | 2008-12-05 | 2009-12-03 | 半導體裝置 |
TW106109984A TWI627680B (zh) | 2008-12-05 | 2009-12-03 | 半導體裝置 |
TW105115524A TWI587521B (zh) | 2008-12-05 | 2009-12-03 | 半導體裝置 |
TW108114749A TWI704624B (zh) | 2008-12-05 | 2009-12-03 | 半導體裝置 |
TW104108454A TWI544640B (zh) | 2008-12-05 | 2009-12-03 | 半導體裝置 |
TW098141377A TWI509799B (zh) | 2008-12-05 | 2009-12-03 | 半導體裝置 |
TW109136517A TWI767372B (zh) | 2008-12-05 | 2009-12-03 | 半導體裝置 |
Family Applications Before (8)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108139956A TWI710031B (zh) | 2008-12-05 | 2009-12-03 | 半導體裝置 |
TW107111963A TWI665738B (zh) | 2008-12-05 | 2009-12-03 | 半導體裝置 |
TW111118564A TW202236666A (zh) | 2008-12-05 | 2009-12-03 | 半導體裝置 |
TW106109984A TWI627680B (zh) | 2008-12-05 | 2009-12-03 | 半導體裝置 |
TW105115524A TWI587521B (zh) | 2008-12-05 | 2009-12-03 | 半導體裝置 |
TW108114749A TWI704624B (zh) | 2008-12-05 | 2009-12-03 | 半導體裝置 |
TW104108454A TWI544640B (zh) | 2008-12-05 | 2009-12-03 | 半導體裝置 |
TW098141377A TWI509799B (zh) | 2008-12-05 | 2009-12-03 | 半導體裝置 |
Country Status (5)
Country | Link |
---|---|
US (3) | US8476625B2 (zh) |
JP (13) | JP5491833B2 (zh) |
KR (10) | KR101563670B1 (zh) |
CN (2) | CN101752390B (zh) |
TW (9) | TWI710031B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI866330B (zh) * | 2023-05-18 | 2024-12-11 | 台灣積體電路製造股份有限公司 | 半導體元件、半導體晶粒及其製造方法 |
Families Citing this family (115)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2202802B1 (en) | 2008-12-24 | 2012-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit and semiconductor device |
US20100224880A1 (en) * | 2009-03-05 | 2010-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US20100224878A1 (en) | 2009-03-05 | 2010-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8461582B2 (en) | 2009-03-05 | 2013-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
KR101291434B1 (ko) | 2009-07-31 | 2013-08-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 디바이스 및 그 형성 방법 |
KR101746198B1 (ko) | 2009-09-04 | 2017-06-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 전자기기 |
JP5758584B2 (ja) * | 2010-03-18 | 2015-08-05 | 本田技研工業株式会社 | ジャンクションボックス |
WO2011142371A1 (en) | 2010-05-14 | 2011-11-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR101108175B1 (ko) * | 2010-06-09 | 2012-01-31 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 이를 포함하는 디스플레이 장치용 어레이 기판 및 그 제조 방법 |
WO2011162104A1 (en) * | 2010-06-25 | 2011-12-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving the same |
JP5947000B2 (ja) * | 2010-07-01 | 2016-07-06 | 株式会社半導体エネルギー研究所 | 電界駆動型表示装置 |
US8634228B2 (en) * | 2010-09-02 | 2014-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of semiconductor device |
US9142568B2 (en) | 2010-09-10 | 2015-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing light-emitting display device |
US9230994B2 (en) * | 2010-09-15 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
JP5658978B2 (ja) * | 2010-11-10 | 2015-01-28 | 株式会社ジャパンディスプレイ | 薄膜トランジスタ回路基板及びその製造方法 |
US8936965B2 (en) * | 2010-11-26 | 2015-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
TWI432865B (zh) | 2010-12-01 | 2014-04-01 | Au Optronics Corp | 畫素結構及其製作方法 |
JP5241966B2 (ja) * | 2010-12-01 | 2013-07-17 | シャープ株式会社 | 半導体装置、tft基板、ならびに半導体装置およびtft基板の製造方法 |
WO2012090974A1 (en) * | 2010-12-28 | 2012-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
KR101813492B1 (ko) * | 2011-01-05 | 2018-01-02 | 삼성디스플레이 주식회사 | 유기발광 표시장치 및 그 제조방법 |
TWI621121B (zh) * | 2011-01-05 | 2018-04-11 | 半導體能源研究所股份有限公司 | 儲存元件、儲存裝置、及信號處理電路 |
TWI866652B (zh) * | 2011-01-26 | 2024-12-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
KR20120091638A (ko) | 2011-02-09 | 2012-08-20 | 삼성전자주식회사 | 표시 장치 및 그 제조 방법 |
JP5685989B2 (ja) * | 2011-02-28 | 2015-03-18 | ソニー株式会社 | 表示装置および電子機器 |
TWI521612B (zh) * | 2011-03-11 | 2016-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
JP5766481B2 (ja) | 2011-03-29 | 2015-08-19 | 株式会社Joled | 表示装置および電子機器 |
JP6019329B2 (ja) * | 2011-03-31 | 2016-11-02 | 株式会社Joled | 表示装置および電子機器 |
US9960278B2 (en) * | 2011-04-06 | 2018-05-01 | Yuhei Sato | Manufacturing method of semiconductor device |
US8878174B2 (en) * | 2011-04-15 | 2014-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element, memory circuit, integrated circuit, and driving method of the integrated circuit |
JP2012237805A (ja) * | 2011-05-10 | 2012-12-06 | Sony Corp | 表示装置及び電子機器 |
JP5810810B2 (ja) * | 2011-10-04 | 2015-11-11 | 大日本印刷株式会社 | トップゲート型アクティブマトリックス基板、およびその製造方法 |
KR101950824B1 (ko) * | 2011-11-25 | 2019-02-22 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
US20130137232A1 (en) | 2011-11-30 | 2013-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming oxide semiconductor film and method for manufacturing semiconductor device |
TWI497689B (zh) * | 2011-12-02 | 2015-08-21 | Ind Tech Res Inst | 半導體元件及其製造方法 |
JP6111398B2 (ja) | 2011-12-20 | 2017-04-12 | 株式会社Joled | 表示装置および電子機器 |
JP2013183001A (ja) * | 2012-03-01 | 2013-09-12 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP6051960B2 (ja) | 2012-03-19 | 2016-12-27 | 株式会社リコー | 導電性薄膜、導電性薄膜形成用塗布液、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法 |
FR2989518A1 (fr) * | 2012-04-13 | 2013-10-18 | St Microelectronics Crolles 2 | Procede de fabrication d'un capteur d'image a surface courbe |
FR2989519A1 (fr) | 2012-04-13 | 2013-10-18 | St Microelectronics Crolles 2 | Procede de fabrication d'un capteur d'image a surface courbe. |
WO2013161738A1 (ja) * | 2012-04-23 | 2013-10-31 | シャープ株式会社 | 半導体装置およびその製造方法 |
US8658444B2 (en) | 2012-05-16 | 2014-02-25 | International Business Machines Corporation | Semiconductor active matrix on buried insulator |
US20140014948A1 (en) | 2012-07-12 | 2014-01-16 | Semiconductor Energy Laboratory Co. Ltd. | Semiconductor device |
DE112013003841T5 (de) * | 2012-08-03 | 2015-04-30 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung |
JP2014093433A (ja) * | 2012-11-05 | 2014-05-19 | Sony Corp | 半導体装置、表示装置および電子機器 |
US9905585B2 (en) | 2012-12-25 | 2018-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising capacitor |
CN104904018B (zh) | 2012-12-28 | 2019-04-09 | 株式会社半导体能源研究所 | 半导体装置及半导体装置的制造方法 |
TWI607510B (zh) * | 2012-12-28 | 2017-12-01 | 半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置的製造方法 |
KR102109166B1 (ko) * | 2013-01-15 | 2020-05-12 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 이를 구비하는 표시 기판 |
US8981374B2 (en) | 2013-01-30 | 2015-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP6063766B2 (ja) * | 2013-02-20 | 2017-01-18 | 株式会社ジャパンディスプレイ | 半導体装置 |
JP6186757B2 (ja) * | 2013-03-06 | 2017-08-30 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
US8856695B1 (en) | 2013-03-14 | 2014-10-07 | Samsung Electronics Co., Ltd. | Method for generating post-OPC layout in consideration of top loss of etch mask layer |
WO2014147964A1 (ja) | 2013-03-18 | 2014-09-25 | パナソニック株式会社 | 薄膜半導体基板、発光パネル及び薄膜半導体基板の製造方法 |
US10566455B2 (en) * | 2013-03-28 | 2020-02-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR101361440B1 (ko) | 2013-03-28 | 2014-02-24 | 경상대학교산학협력단 | 금속박막을 확산소스로 이용하는 투명 박막트랜지스터 및 그 제조방법 |
JP6300589B2 (ja) * | 2013-04-04 | 2018-03-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP6456598B2 (ja) * | 2013-04-19 | 2019-01-23 | 株式会社半導体エネルギー研究所 | 表示装置 |
US9915848B2 (en) | 2013-04-19 | 2018-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
TWI649606B (zh) | 2013-06-05 | 2019-02-01 | 日商半導體能源研究所股份有限公司 | 顯示裝置及電子裝置 |
JP6475424B2 (ja) | 2013-06-05 | 2019-02-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR102244553B1 (ko) | 2013-08-23 | 2021-04-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 용량 소자 및 반도체 장치 |
KR102087195B1 (ko) * | 2013-09-05 | 2020-03-11 | 삼성디스플레이 주식회사 | 표시 장치용 박막 트랜지스터 표시판 및 표시판의 제조방법 |
JP6383616B2 (ja) * | 2013-09-25 | 2018-08-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2015179247A (ja) | 2013-10-22 | 2015-10-08 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP6433757B2 (ja) * | 2013-10-31 | 2018-12-05 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、電子機器 |
CN113568175B (zh) | 2013-11-27 | 2023-06-27 | 奇跃公司 | 虚拟和增强现实系统与方法 |
JP6486660B2 (ja) * | 2013-11-27 | 2019-03-20 | 株式会社半導体エネルギー研究所 | 表示装置 |
US20150155313A1 (en) * | 2013-11-29 | 2015-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP6496132B2 (ja) * | 2013-12-02 | 2019-04-03 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6315966B2 (ja) * | 2013-12-11 | 2018-04-25 | 三菱電機株式会社 | アクティブマトリックス基板およびその製造方法 |
US9577110B2 (en) * | 2013-12-27 | 2017-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including an oxide semiconductor and the display device including the semiconductor device |
JP6506545B2 (ja) | 2013-12-27 | 2019-04-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9443876B2 (en) | 2014-02-05 | 2016-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module |
KR101672091B1 (ko) * | 2014-02-25 | 2016-11-02 | 엘지디스플레이 주식회사 | 복합형 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치 |
US9276050B2 (en) * | 2014-02-25 | 2016-03-01 | Lg Display Co., Ltd. | Organic light emitting display device |
WO2015132694A1 (en) | 2014-03-07 | 2015-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Touch sensor, touch panel, and manufacturing method of touch panel |
TWI548067B (zh) * | 2014-05-22 | 2016-09-01 | 友達光電股份有限公司 | 畫素結構 |
KR20240118897A (ko) * | 2014-06-09 | 2024-08-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 촬상 장치 |
CN105336742A (zh) * | 2014-07-03 | 2016-02-17 | 上海和辉光电有限公司 | 多晶硅显示基板及其制造方法 |
JP6432222B2 (ja) * | 2014-09-03 | 2018-12-05 | セイコーエプソン株式会社 | 有機エレクトロルミネッセンス装置および電子機器 |
US9766517B2 (en) | 2014-09-05 | 2017-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and display module |
CN107112364B (zh) * | 2014-12-16 | 2020-09-08 | 夏普株式会社 | 半导体装置、其制造方法、及具备半导体装置的显示装置 |
US10249644B2 (en) | 2015-02-13 | 2019-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
TWI534682B (zh) * | 2015-03-24 | 2016-05-21 | 群創光電股份有限公司 | 顯示面板 |
KR102370474B1 (ko) * | 2015-07-15 | 2022-03-07 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
JP6370756B2 (ja) | 2015-09-25 | 2018-08-08 | 矢崎総業株式会社 | 電池配索用電線及びワイヤーハーネス |
CN105576038A (zh) * | 2016-01-12 | 2016-05-11 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示基板和显示装置 |
WO2017150502A1 (ja) * | 2016-03-04 | 2017-09-08 | シャープ株式会社 | 薄膜トランジスタ基板及び表示パネル |
KR20170119801A (ko) * | 2016-04-19 | 2017-10-30 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 |
US10790233B2 (en) | 2016-05-25 | 2020-09-29 | Intel Corporation | Package substrates with integral devices |
KR101831186B1 (ko) * | 2016-06-30 | 2018-02-22 | 엘지디스플레이 주식회사 | 코플라나 형태의 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치 |
JP6987188B2 (ja) * | 2016-09-05 | 2021-12-22 | 株式会社ジャパンディスプレイ | 半導体装置 |
KR102490188B1 (ko) * | 2016-11-09 | 2023-01-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법 |
US10790318B2 (en) * | 2016-11-22 | 2020-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Display device, method for manufacturing the same, and electronic device |
TWI605284B (zh) * | 2016-12-30 | 2017-11-11 | 友達光電股份有限公司 | 畫素結構 |
JP6811096B2 (ja) * | 2017-01-12 | 2021-01-13 | 株式会社Joled | 半導体装置、表示装置および電子機器 |
CN117116946A (zh) * | 2017-05-19 | 2023-11-24 | 株式会社半导体能源研究所 | 半导体装置、显示装置以及半导体装置的制造方法 |
US10957720B2 (en) | 2017-11-09 | 2021-03-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
KR20240018693A (ko) | 2017-12-06 | 2024-02-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 표시 장치, 전자 기기, 및 동작 방법 |
KR20200098548A (ko) | 2017-12-21 | 2020-08-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 전자 기기 |
CN117539095A (zh) * | 2018-01-05 | 2024-02-09 | 株式会社半导体能源研究所 | 显示装置、显示模块及电子设备 |
WO2019140007A1 (en) | 2018-01-11 | 2019-07-18 | Applied Materials, Inc. | Thin film transistor with small storage capacitor with metal oxide switch |
KR102652448B1 (ko) * | 2018-03-13 | 2024-03-29 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
US12118333B2 (en) | 2018-04-26 | 2024-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US11545551B2 (en) | 2018-04-27 | 2023-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
CN108873522B (zh) * | 2018-06-29 | 2021-07-23 | 上海天马微电子有限公司 | 显示面板和显示装置及显示面板的制造方法 |
GB2604728B (en) | 2018-09-10 | 2023-07-19 | Pragmatic Printing Ltd | Electronic circuit and method of manufacture |
US11501695B2 (en) | 2018-09-12 | 2022-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
KR102680693B1 (ko) * | 2018-12-18 | 2024-07-01 | 엘지디스플레이 주식회사 | 디스플레이 장치 |
US20220319463A1 (en) | 2019-05-10 | 2022-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Composite Device And Driving Method Of Electronic Device |
TWI693682B (zh) | 2019-08-28 | 2020-05-11 | 財團法人工業技術研究院 | 電子元件封裝結構 |
US11069676B2 (en) * | 2019-09-27 | 2021-07-20 | Nanya Technology Corporation | Semiconductor device and method for fabricating the same |
JP7305510B2 (ja) | 2019-10-11 | 2023-07-10 | 株式会社ジャパンディスプレイ | 表示装置及び半導体装置 |
US11699391B2 (en) | 2021-05-13 | 2023-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display apparatus, and electronic device |
US20240030905A1 (en) | 2022-07-15 | 2024-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display apparatus, and electronic device |
Family Cites Families (182)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法 |
JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH04253030A (ja) * | 1991-01-30 | 1992-09-08 | Matsushita Electron Corp | 画像表示装置およびその製造方法 |
JP3055237B2 (ja) * | 1991-08-29 | 2000-06-26 | セイコーエプソン株式会社 | 液晶表示パネル及びその製造方法 |
JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
JPH06235939A (ja) * | 1993-02-12 | 1994-08-23 | Hitachi Ltd | 液晶表示装置及びその製造方法 |
JPH0792491A (ja) * | 1993-09-21 | 1995-04-07 | Matsushita Electric Ind Co Ltd | アクティブマトリクス表示装置用薄膜トランジスタ基板 |
JPH0869009A (ja) * | 1994-08-30 | 1996-03-12 | Rohm Co Ltd | Tft型液晶表示装置 |
JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
JPH0926600A (ja) * | 1995-07-13 | 1997-01-28 | Sanyo Electric Co Ltd | 液晶表示装置 |
JPH11505377A (ja) | 1995-08-03 | 1999-05-18 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体装置 |
JP3279929B2 (ja) * | 1996-03-21 | 2002-04-30 | シャープ株式会社 | 液晶表示装置 |
US6268895B1 (en) | 1995-10-27 | 2001-07-31 | Sharp Kabushiki Kaisha | Liquid crystal display device having light shield in periphery of display |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
JPH10253976A (ja) | 1997-03-12 | 1998-09-25 | Toshiba Corp | 液晶表示素子 |
US5953088A (en) * | 1997-12-25 | 1999-09-14 | Kabushiki Kaisha Toshiba | Liquid crystal display with shield electrodes arranged to alternately overlap adjacent pixel electrodes |
KR100430773B1 (ko) | 1998-07-14 | 2004-05-10 | 가부시끼가이샤 도시바 | 액티브 매트릭스형 액정표시장치 |
JP3076030B2 (ja) | 1998-07-14 | 2000-08-14 | 東芝電子エンジニアリング株式会社 | アクティブマトリクス型液晶表示装置 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP3141860B2 (ja) | 1998-10-28 | 2001-03-07 | ソニー株式会社 | 液晶表示装置の製造方法 |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
KR100669341B1 (ko) * | 1999-11-11 | 2007-01-16 | 삼성전자주식회사 | 반사 투과 복합형 박막트랜지스터 액정표시장치 |
KR100313125B1 (ko) | 1999-12-08 | 2001-11-07 | 김순택 | 박막 트랜지스터의 제조 방법 |
JP4238956B2 (ja) * | 2000-01-12 | 2009-03-18 | エルジー ディスプレイ カンパニー リミテッド | 銅配線基板及びその製造方法並びに液晶表示装置 |
JP4278834B2 (ja) * | 2000-06-02 | 2009-06-17 | 株式会社日立製作所 | 液晶表示装置とその製造方法 |
JP2002072248A (ja) | 2000-08-24 | 2002-03-12 | Toshiba Corp | 液晶表示装置 |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
JP4342711B2 (ja) | 2000-09-20 | 2009-10-14 | 株式会社日立製作所 | 液晶表示装置の製造方法 |
KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
GB0029427D0 (en) * | 2000-12-02 | 2001-01-17 | Koninkl Philips Electronics Nv | Pixellated devices such as active matrix liquid crystal displays |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP2003131590A (ja) | 2001-08-16 | 2003-05-09 | Toshiba Corp | 平面表示装置およびその製造方法 |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
JP2003098515A (ja) | 2001-09-25 | 2003-04-03 | Sharp Corp | 液晶表示装置及びそれを用いたプロジェクタ |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
EP1443130B1 (en) | 2001-11-05 | 2011-09-28 | Japan Science and Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP3718469B2 (ja) * | 2001-12-17 | 2005-11-24 | セイコーエプソン株式会社 | 液晶表示装置 |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
US7049190B2 (en) | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
JP4084080B2 (ja) * | 2002-05-10 | 2008-04-30 | 株式会社日立製作所 | 薄膜トランジスタ基板の製造方法 |
US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004014982A (ja) * | 2002-06-11 | 2004-01-15 | Konica Minolta Holdings Inc | 半導体回路および画像表示装置 |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
JP4631255B2 (ja) * | 2003-07-16 | 2011-02-16 | セイコーエプソン株式会社 | アクティブマトリクス基板、表示装置、及び電子機器 |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
JP4483235B2 (ja) * | 2003-09-01 | 2010-06-16 | カシオ計算機株式会社 | トランジスタアレイ基板の製造方法及びトランジスタアレイ基板 |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
KR101019337B1 (ko) | 2004-03-12 | 2011-03-07 | 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 | 아몰퍼스 산화물 및 박막 트랜지스터 |
CN100474502C (zh) * | 2004-05-07 | 2009-04-01 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
US7521368B2 (en) * | 2004-05-07 | 2009-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
KR100939998B1 (ko) | 2004-11-10 | 2010-02-03 | 캐논 가부시끼가이샤 | 비정질 산화물 및 전계 효과 트랜지스터 |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
KR100889796B1 (ko) | 2004-11-10 | 2009-03-20 | 캐논 가부시끼가이샤 | 비정질 산화물을 사용한 전계 효과 트랜지스터 |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
CN101057333B (zh) | 2004-11-10 | 2011-11-16 | 佳能株式会社 | 发光器件 |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
KR101054344B1 (ko) | 2004-11-17 | 2011-08-04 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
KR101125252B1 (ko) * | 2004-12-31 | 2012-03-21 | 엘지디스플레이 주식회사 | 폴리 액정 표시 패널 및 그 제조 방법 |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
US7608531B2 (en) | 2005-01-28 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
TWI472037B (zh) | 2005-01-28 | 2015-02-01 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
JP5117667B2 (ja) * | 2005-02-28 | 2013-01-16 | カシオ計算機株式会社 | 薄膜トランジスタパネル |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
US7544967B2 (en) | 2005-03-28 | 2009-06-09 | Massachusetts Institute Of Technology | Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications |
JP4887647B2 (ja) * | 2005-03-31 | 2012-02-29 | 凸版印刷株式会社 | 薄膜トランジスタ装置の製造方法 |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
US7710739B2 (en) * | 2005-04-28 | 2010-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device |
JP4687259B2 (ja) | 2005-06-10 | 2011-05-25 | カシオ計算機株式会社 | 液晶表示装置 |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
JP5132097B2 (ja) * | 2005-07-14 | 2013-01-30 | 株式会社半導体エネルギー研究所 | 表示装置 |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
US7994711B2 (en) * | 2005-08-08 | 2011-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and manufacturing method thereof |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
EP1758072A3 (en) * | 2005-08-24 | 2007-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
JP4873528B2 (ja) * | 2005-09-02 | 2012-02-08 | 財団法人高知県産業振興センター | 薄膜トランジスタの製造方法 |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
KR100729043B1 (ko) | 2005-09-14 | 2007-06-14 | 삼성에스디아이 주식회사 | 투명 박막 트랜지스터 및 그의 제조방법 |
EP1998373A3 (en) | 2005-09-29 | 2012-10-31 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
JP5078246B2 (ja) | 2005-09-29 | 2012-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
JP5064747B2 (ja) * | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 |
JP5198066B2 (ja) * | 2005-10-05 | 2013-05-15 | 出光興産株式会社 | Tft基板及びtft基板の製造方法 |
US8149346B2 (en) | 2005-10-14 | 2012-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
TWI517378B (zh) * | 2005-10-17 | 2016-01-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
JP2007123700A (ja) | 2005-10-31 | 2007-05-17 | Toppan Printing Co Ltd | 酸化物半導体のパターニング方法と薄膜トランジスタの製造方法 |
KR20090130089A (ko) | 2005-11-15 | 2009-12-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 다이오드 및 액티브 매트릭스 표시장치 |
JP5099740B2 (ja) * | 2005-12-19 | 2012-12-19 | 財団法人高知県産業振興センター | 薄膜トランジスタ |
JP5244295B2 (ja) * | 2005-12-21 | 2013-07-24 | 出光興産株式会社 | Tft基板及びtft基板の製造方法 |
US7821613B2 (en) | 2005-12-28 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7592627B2 (en) * | 2006-01-30 | 2009-09-22 | Wintek Corporation | Pixel structure of thin film transistor liquid crystal display |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
JP5015471B2 (ja) | 2006-02-15 | 2012-08-29 | 財団法人高知県産業振興センター | 薄膜トランジスタ及びその製法 |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
US7435633B2 (en) * | 2006-03-14 | 2008-10-14 | Seiko Epson Corporation | Electroluminescence device, manufacturing method thereof, and electronic apparatus |
JP5110803B2 (ja) | 2006-03-17 | 2012-12-26 | キヤノン株式会社 | 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法 |
US20070215945A1 (en) | 2006-03-20 | 2007-09-20 | Canon Kabushiki Kaisha | Light control device and display |
KR101277606B1 (ko) * | 2006-03-22 | 2013-06-21 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
US20090207329A1 (en) * | 2006-03-24 | 2009-08-20 | Sharp Kabushiki Kaisha | Liquid crystal display |
JP5369367B2 (ja) * | 2006-03-28 | 2013-12-18 | 凸版印刷株式会社 | 薄膜トランジスタおよびその製造方法 |
TWI603307B (zh) * | 2006-04-05 | 2017-10-21 | 半導體能源研究所股份有限公司 | 半導體裝置,顯示裝置,和電子裝置 |
JP5148912B2 (ja) * | 2006-04-06 | 2013-02-20 | 株式会社半導体エネルギー研究所 | 液晶表示装置及び半導体装置、並びに電子機器 |
EP1843194A1 (en) * | 2006-04-06 | 2007-10-10 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
JP2007286150A (ja) * | 2006-04-13 | 2007-11-01 | Idemitsu Kosan Co Ltd | 電気光学装置、並びに、電流制御用tft基板及びその製造方法 |
US20070254415A1 (en) * | 2006-04-27 | 2007-11-01 | Oh Hyun U | Thin film transistor substrate, method of manufacturing the same and method of manufacturing liquid crystal display panel including the same |
KR20080020308A (ko) * | 2006-08-31 | 2008-03-05 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
JP5250944B2 (ja) * | 2006-04-28 | 2013-07-31 | 凸版印刷株式会社 | 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法 |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
TWI617869B (zh) * | 2006-05-16 | 2018-03-11 | 半導體能源研究所股份有限公司 | 液晶顯示裝置和半導體裝置 |
US20070278498A1 (en) * | 2006-06-02 | 2007-12-06 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, electronic apparatus, and manufacturing method of light emitting device |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
US8563431B2 (en) * | 2006-08-25 | 2013-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
JP5090708B2 (ja) | 2006-10-20 | 2012-12-05 | 株式会社ジャパンディスプレイイースト | 画像表示装置とその製造方法 |
JP2008134625A (ja) * | 2006-10-26 | 2008-06-12 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置及び電子機器 |
JP4556940B2 (ja) | 2006-11-16 | 2010-10-06 | パナソニック電工株式会社 | 便器 |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
JP5105842B2 (ja) * | 2006-12-05 | 2012-12-26 | キヤノン株式会社 | 酸化物半導体を用いた表示装置及びその製造方法 |
JP2008151963A (ja) * | 2006-12-15 | 2008-07-03 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の駆動方法 |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
KR20080068240A (ko) * | 2007-01-18 | 2008-07-23 | 삼성전자주식회사 | 박막 트랜지스터 기판의 제조 방법 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
US8581260B2 (en) | 2007-02-22 | 2013-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including a memory |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR100857455B1 (ko) * | 2007-04-17 | 2008-09-08 | 한국전자통신연구원 | 산화물 반도체막상에 보호막을 형성하여 패터닝하는 박막트랜지스터의 제조방법 |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
WO2008133345A1 (en) | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
JP5044273B2 (ja) * | 2007-04-27 | 2012-10-10 | 三菱電機株式会社 | 薄膜トランジスタアレイ基板、その製造方法、及び表示装置 |
KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
KR101376073B1 (ko) * | 2007-06-14 | 2014-03-21 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조방법 |
KR101415561B1 (ko) * | 2007-06-14 | 2014-08-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
US8202365B2 (en) | 2007-12-17 | 2012-06-19 | Fujifilm Corporation | Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film |
JP5704790B2 (ja) * | 2008-05-07 | 2015-04-22 | キヤノン株式会社 | 薄膜トランジスタ、および、表示装置 |
JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
WO2010035627A1 (en) * | 2008-09-25 | 2010-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
TWI656645B (zh) * | 2008-11-13 | 2019-04-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
TWI606593B (zh) * | 2008-11-28 | 2017-11-21 | 半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
-
2009
- 2009-12-01 JP JP2009273056A patent/JP5491833B2/ja active Active
- 2009-12-02 US US12/629,219 patent/US8476625B2/en active Active
- 2009-12-03 TW TW108139956A patent/TWI710031B/zh active
- 2009-12-03 TW TW107111963A patent/TWI665738B/zh active
- 2009-12-03 TW TW111118564A patent/TW202236666A/zh unknown
- 2009-12-03 TW TW106109984A patent/TWI627680B/zh active
- 2009-12-03 TW TW105115524A patent/TWI587521B/zh active
- 2009-12-03 TW TW108114749A patent/TWI704624B/zh active
- 2009-12-03 TW TW104108454A patent/TWI544640B/zh active
- 2009-12-03 TW TW098141377A patent/TWI509799B/zh active
- 2009-12-03 KR KR1020090119090A patent/KR101563670B1/ko active Active
- 2009-12-03 TW TW109136517A patent/TWI767372B/zh active
- 2009-12-04 CN CN200910253848.4A patent/CN101752390B/zh not_active Expired - Fee Related
- 2009-12-04 CN CN201410408804.5A patent/CN104201179B/zh active Active
-
2013
- 2013-06-17 US US13/919,615 patent/US8999750B2/en active Active
-
2014
- 2014-02-28 JP JP2014037934A patent/JP5732156B2/ja active Active
- 2014-03-31 JP JP2014070965A patent/JP5600818B2/ja active Active
- 2014-11-28 KR KR1020140168976A patent/KR101747419B1/ko active Active
-
2015
- 2015-02-10 JP JP2015023964A patent/JP6018654B2/ja active Active
- 2015-02-24 US US14/629,772 patent/US9201280B2/en active Active
- 2015-04-10 JP JP2015080832A patent/JP5973615B2/ja active Active
-
2016
- 2016-09-30 JP JP2016194455A patent/JP6351680B2/ja active Active
-
2017
- 2017-06-07 KR KR1020170070977A patent/KR101787735B1/ko active Active
- 2017-10-12 KR KR1020170132861A patent/KR101816091B1/ko active Active
- 2017-12-26 KR KR1020170179899A patent/KR101879320B1/ko active Active
-
2018
- 2018-06-05 JP JP2018107568A patent/JP6764897B2/ja active Active
- 2018-07-05 KR KR1020180077982A patent/KR101942384B1/ko active Active
-
2019
- 2019-01-17 KR KR1020190006160A patent/KR102171713B1/ko active Active
- 2019-10-25 KR KR1020190133760A patent/KR102103373B1/ko active Active
- 2019-10-30 JP JP2019197458A patent/JP6651048B1/ja active Active
-
2020
- 2020-07-21 JP JP2020124534A patent/JP7029492B2/ja active Active
- 2020-09-14 JP JP2020153919A patent/JP7080286B2/ja active Active
- 2020-10-22 KR KR1020200137512A patent/KR102321760B1/ko active Active
-
2021
- 2021-10-29 KR KR1020210146409A patent/KR102513832B1/ko active Active
-
2022
- 2022-02-18 JP JP2022023718A patent/JP7362804B2/ja active Active
- 2022-05-24 JP JP2022084709A patent/JP7558219B2/ja active Active
-
2023
- 2023-10-04 JP JP2023172774A patent/JP2024001152A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI866330B (zh) * | 2023-05-18 | 2024-12-11 | 台灣積體電路製造股份有限公司 | 半導體元件、半導體晶粒及其製造方法 |
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7362804B2 (ja) | 発光装置 |