[go: up one dir, main page]

KR20120091638A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20120091638A
KR20120091638A KR1020110011525A KR20110011525A KR20120091638A KR 20120091638 A KR20120091638 A KR 20120091638A KR 1020110011525 A KR1020110011525 A KR 1020110011525A KR 20110011525 A KR20110011525 A KR 20110011525A KR 20120091638 A KR20120091638 A KR 20120091638A
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor
display device
gate
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020110011525A
Other languages
English (en)
Inventor
전상진
고광범
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110011525A priority Critical patent/KR20120091638A/ko
Priority to US13/177,259 priority patent/US8866142B2/en
Publication of KR20120091638A publication Critical patent/KR20120091638A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133738—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers for homogeneous alignment
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 표시 장치 및 그 제조 방법에 관한 것이다. 본 발명의 한 실시예에 따른 표시 장치는 제1면 및 제2면을 포함하는 기판, 상기 제1면 위에 위치하며 투명한 금속 산화물 반도체로 이루어져 있으며 도전성을 가지는 제1 신호선, 그리고 상기 제1면 위에 위치하며 상기 투명한 금속 산화물 반도체로 이루어져 있는 제1 반도체를 포함한다.

Description

표시 장치 및 그 제조 방법{LIQUID CRYSTAL DISPLAY AND MANUFACTURNIG METHOD THEREOF}
본 발명은 표시 장치 및 그 제조 방법에 관한 것이다.
현재 표시 장치는 평판 표시 장치(flat panel display)가 폭발적으로 시장을 점유하면서 급속한 성장을 하고 있다. 평판 표시 장치는 화면의 크기에 비해 두께가 얇은 표시 장치를 말하며, 널리 사용되는 평판 표시 장치로는 액정 표시 장치(liquid crystal display)와 유기 발광 표시 장치(organic light emitting display) 등이 있다.
표시 장치는 복수의 화소와 복수의 표시 신호선을 포함한다. 각 화소는 스위칭 소자 및 이에 연결된 화소 전극을 포함하며, 스위칭 소자는 표시 신호선과 연결되어 있다. 표시 신호선은 게이트 신호를 전달하는 게이트선 및 데이터 전압을 전달하는 데이터선을 포함한다. 화소 전극은 스위칭 소자를 통해 게이트 신호에 따른 데이터 전압을 인가 받는다. 한편, 표시 장치는 공통 전압(Vcom) 등을 전달하는 신호선을 더 포함할 수 있다. 이러한 신호선은 화소 전극과 중첩하여 유지 축전기를 형성하는 유지 전극을 포함하는 유지 전극선일 수도 있고, 화소 전극과 함께 전기장을 생성하여 영상을 표시하기 위한 공통 전극에 공통 전압을 전달하는 배선일 수도 있다. 이와 같은 공통 전압을 전달하는 신호선은 일반적으로 불투명하여 빛이 투과할 수 없으므로 각 화소 영역을 지난 경우 개구율에 기여할 수 없다.
본 발명이 해결하고자 하는 과제는 공통 전압을 전달하는 신호선을 포함하는 표시 장치의 개구율을 향상하기 위한 것이다.
본 발명의 한 실시예에 따른 표시 장치는 제1면 및 제2면을 포함하는 기판, 상기 제1면 위에 위치하며 투명한 금속 산화물 반도체로 이루어져 있으며 도전성을 가지는 제1 신호선, 그리고 상기 제1면 위에 위치하며 상기 투명한 금속 산화물 반도체로 이루어져 있는 제1 반도체를 포함한다.
상기 제1 신호선은 공통 전압(Vcom)을 전달할 수 있다.
상기 제1면 및 상기 제1 반도체 사이에 위치하는 게이트 전극을 포함하는 게이트선을 더 포함하고, 상기 게이트 전극은 불투명할 수 있다.
상기 제1 반도체는 상기 게이트 전극으로 덮여 있을 수 있다.
상기 게이트 전극, 상기 제1 반도체, 상기 제1 반도체와 일부분이 중첩하는 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 더 포함할 수 있다.
상기 제1면 위에 위치하는 화소 전극 및 공통 전극을 더 포함하고, 상기 화소 전극 및 상기 공통 전극 중 하나는 복수의 가지 전극을 포함하고, 상기 박막 트랜지스터의 상기 드레인 전극은 상기 화소 전극과 연결되어 있으며, 상기 공통 전극은 상기 제1 신호선과 연결되어 있을 수 있다.
상기 제1면 위에 위치하며 상기 박막 트랜지스터와 연결되어 있는 화소 전극을 더 포함하고, 상기 화소 전극은 절연층을 사이에 두고 상기 제1 신호선의 일부와 중첩하여 유지 축전기를 이룰 수 있다.
상기 제1 신호선 위에는 불투명한 금속층이 위치하지 않을 수 있다.
본 발명의 한 실시예에 따른 표시 장치의 제조 방법은 기판의 제1면 위에 불투명한 도전성 물질을 적층하고 패터닝하여 게이트 전극을 포함하는 게이트선을 형성하는 단계, 상기 제1면 위에 투명한 금속 산화물 반도체를 적층하고 패터닝하여 반도체 배선 및 제1 반도체를 형성하는 단계, 그리고 상기 제1면과 마주하는 상기 기판의 제2면 쪽에서 빛을 조사하여 상기 반도체 배선이 도전성을 가지도록 하여 제1 신호선을 형성하는 단계를 포함한다.
상기 제1 신호선을 형성하는 단계에서, 상기 빛은 상기 반도체 배선에 조사되나 상기 제1 반도체에는 조사되지 않을 수 있다.
상기 제1 반도체는 상기 게이트 전극을 포함하는 상기 게이트선에 의해 덮여 있을 수 있다.
상기 제1면 위에 상기 제1 반도체와 일부분이 중첩하는 소스 전극 및 드레인 전극을 형성하는 단계를 더 포함할 수 있다.
상기 제1면 위에 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계, 그리고 상기 제1면 위에 상기 제1 신호선과 연결되는 공통 전극을 형성하는 단계를 더 포함할 수 있다.
여러 화소 영역에 공통 전압 등의 소정의 전압을 전달하는 신호선을 박막 트랜지스터를 이루는 반도체와 함께 투명한 금속 산화물 반도체로 형성하고, 신호선 부분에만 자외선 등의 빛을 조사하여 높은 도전성을 가지게 함으로써 표시 장치의 개구율을 높이고 표시판 전체에 균일한 공통 전압 등의 전압을 전달할 수 있어 표시 장치의 표시 품질을 높일 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 한 화소에 대한 배치도이고,
도 2는 도 1의 표시 장치를 II-II'-II" 선을 따라 자른 단면도이고,
도 3, 도 5, 도 8 및 도 10은 도 1에 도시한 표시 장치를 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 표시 장치를 차례대로 도시한 배치도이고,
도 4는 도 3에 도시한 표시 장치를 IV-IV'-IV" 선을 따라 자른 단면도이고,
도 6은 도 5에 도시한 표시 장치를 VI-VI'-VI" 선을 따라 자른 단면도이고,
도 7은 도 6에 도시한 단계의 다음 단계에서의 표시 장치를 VI-VI'-VI" 선을 따라 자른 단면도이고,
도 9는 도 8에 도시한 표시 장치를 IX-IX'-IX" 선을 따라 자른 단면도이고,
도 11은 도 10에 도시한 표시 장치를 XI-XI'-XI" 선을 따라 자른 단면도이고,
도 12는 본 발명의 한 실시예에 따른 표시 장치의 한 화소에 대한 배치도이고,
도 13은 도 12의 표시 장치를 XIII-XIII'-XIII" 선을 따라 자른 단면도이고,
도 14는 도 12에 도시한 표시 장치를 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 표시 장치를 도시한 배치도이고,
도 15는 도 14에 도시한 표시 장치를 XV-XV'-XV" 선을 따라 자른 단면도이고,
도 16은 도 15에 도시한 단계의 다음 단계에서의 표시 장치를 XV-XV'-XV" 선을 따라 자른 단면도이고,
도 17은 본 발명의 다른 실시예에 따른 액정 표시 장치의 배치도이고,
도 18은 도 17의 액정 표시 장치를 XVIII-XVIII 선을 따라 잘라 도시한 단면도이다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 도 1 및 도 2를 참고하여 본 발명의 한 실시예에 따른 표시 장치에 대하여 설명한다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 한 화소에 대한 배치도이고, 도 2는 도 1의 표시 장치를 II-II'-II" 선을 따라 자른 단면도이다.
본 발명의 한 실시예에 따른 표시 장치는 액정 표시 장치로서, 서로 마주하는 하부 표시판(100)과 상부 표시판(200) 및 이들 두 표시판(100, 200) 사이에 들어 있는 액정층(3)을 포함한다.
먼저 상부 표시판(200)에 대하여 설명하면, 절연 기판(210) 위에 차광 부재(light blocking member)(220) 및 색필터(230)가 형성되어 있다. 차광 부재(220)는 빛이 투과하는 개구 영역을 정의하고, 색필터(230)는 차광 부재(220)로 둘러싸인 영역 내에 대부분 존재한다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 차광 부재(220) 및 색필터(230) 위에는 덮개막(250)이 더 형성되어 있을 수 있다.
도 2에 도시한 바와 달리 차광 부재(220) 및 색필터(230) 중 적어도 하나는 하부 표시판(100)에 위치할 수도 있다.
하부 표시판(100)과 상부 표시판(200) 사이에 들어 있는 액정층(3)은 액정 분자(31)를 포함하며, 액정 분자(31)는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 수평을 이루도록 배향되어 있을 수 있다.
한편, 두 표시판(100, 200)의 안쪽 면에는 배향막(alignment layer)(11, 21)이 도포되어 있으며 이들은 수평 배향막일 수 있다.
다음, 하부 표시판(100)에 대하여 설명한다.
절연 기판(110) 위에 복수의 게이트선(gate line)(121)이 형성되어 있다. 게이트선(121)은 게이트 신호를 전달하고 주로 가로 방향으로 뻗는다. 각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(gate electrode)(124)를 포함한다. 게이트 전극(124)을 포함한 게이트선(121)은 불투명한 금속으로 이루어질 수 있다. 예를 들어, 게이트선(121)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다.
게이트선(121) 위에는 게이트 절연막(gate insulating layer)(140)이 형성되어 있다. 게이트 절연막(140)은 질화규소(SiNx) 또는 산화규소(SiOx) 따위의 무기 절연물 등으로 만들어질 수 있다.
게이트 절연막(140) 위에는 복수의 공통 전압선(155) 및 복수의 섬형 반도체(154)가 형성되어 있다.
공통 전압선(155)은 공통 전압(Vcom) 등 소정의 전압을 전달하고 대체로 가로 방향으로 뻗으며 게이트선(121)에 실질적으로 평행할 수 있다. 각 공통 전압선(155)은 복수의 확장부(157)를 포함할 수 있다.
섬형 반도체(154)는 게이트 전극(124) 위에 위치하며, 게이트 전극(124)을 비롯한 게이트선(121)에 의해 대부분 덮여 있을 수 있다.
공통 전압선(155) 및 섬형 반도체(154)는 투명한 (금속) 산화물 반도체(metal oxide semiconductor)로 이루어져 있다. 산화물 반도체는 큰 밴드갭을 가지고 캐리어 이동도가 높기 때문에 가시 광선 영역에서 투명하며, 전자 이동도가 비정질 규소보다 매우 높은 반도체이다. 본 실시예에서 사용된 산화물 반도체의 예로서 밴드갭이 대략 3.37eV인 인듐-갈륨-아연-산소(Indium-Gallium-Zing-Oxide, IGZO)가 있다. 산화물 반도체는 자외선과 같은 고주파수의 빛을 받으면 높은 도전성을 가질 수 있다. 본 실시예에서 공통 전압선(155)은 높은 도전성을 가지는데 이는 제조 공정에서 산화물 반도체를 적층하고 패터닝한 후 빛을 조사하여 전자의 이동도가 매우 높아져 도체의 성질을 가지기 때문이다.
본 실시예에서는 공통 전압선(155) 및 섬형 반도체(154)가 동일한 층에 형성되어 있으나, 공통 전압선(155)은 섬형 반도체(154)와 다른 층에 형성될 수도 있다.
공통 전압선(155) 및 섬형 반도체(154)와 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 게이트선(121) 및 공통 전압선(155)과 교차한다. 데이터선(171)은 주로 세로 방향으로 뻗으며 세로 방향에 대해 빗각을 이루고, 각 화소 영역의 가운데 부분에서 적어도 한 번 꺾여 있을 수 있다. 데이터선(171)은 게이트 전극(124)과 중첩하는 복수의 소스 전극(source electrode)(173)을 포함한다.
드레인 전극(175)은 게이트 전극(124)을 중심으로 소스 전극(173)과 마주하는 끝 부분과 나머지 끝 부분을 포함한다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 섬형 반도체(154)와 함께 스위칭 소자인 박막 트랜지스터(thin film transistor, TFT)(Q)를 이루며, 박막 트랜지스터(Q)의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 섬형 반도체(154)에 형성된다.
데이터선(171) 및 드레인 전극(175) 위에는 화소 전극(191)이 형성되어 있다. 화소 전극(191)은 박막 트랜지스터의 드레인 전극(175)의 바로 위에 위치하며 드레인 전극(175)의 일부와 직접 접촉하고 있고, 나머지 부분은 게이트 절연막(140)과 접촉할 수 있다. 화소 전극(191)은 드레인 전극(175)으로부터 데이터 전압을 전달받는다. 화소 전극(191)은 ITO 또는 IZO 등의 투명한 도전 물질로 만들어질 수 있다.
본 실시예와 다르게 드레인 전극(175)과 화소 전극(191) 사이에 절연층(도시하지 않음)이 위치할 수 있으며, 이때 절연층은 드레인 전극(175)을 드러내는 접촉 구멍(도시하지 않음)을 가지고, 화소 전극(191)은 접촉 구멍을 통해 드레인 전극(175)과 전기적으로 연결되어 있을 수 있다.
화소 전극(191)은 게이트선(121) 및 데이터선(171)으로 둘러싸인 영역(이후로는 '화소 영역'이라 함)을 대부분 채우는 면형이다. 화소 전극(191)의 전체적인 모양은 대체로 게이트선(121) 및 데이터선(171)에 거의 평행한 변들을 가지며, 박막 트랜지스터 또는 공통 전압선(155)의 확장부(157)가 위치하는 곳의 모퉁이는 모따기되어(chamfered) 있을 수 있으나 모양은 이에 한정되지 않는다.
화소 전극(191) 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어질 수 있다. 보호막(180)에는 공통 전압선(155)의 일부, 예를 들어 확장부(157)의 일부를 드러내는 복수의 접촉 구멍(181)이 형성되어 있다. 접촉 구멍(181)은 적어도 두 개의 화소 영역마다 위치할 수 있다.
보호막(180) 위에는 ITO 또는 IZO 등의 투명한 도전 물질로 만들어질 수 있는 공통 전극(common electrode)(131)이 형성되어 있다. 하나의 화소 영역에 위치하는 공통 전극(131)은 서로 마주하는 한 쌍의 가로 외곽 줄기부(132) 및 이와 연결되어 있는 복수의 가지 전극(133)을 포함한다.
가로 외곽 줄기부(132)는 주로 가로 방향으로 뻗으며 게이트선(121)에 대체로 나란할 수 있다. 가로 외곽 줄기부(132)는 복수의 확장부(137)를 포함하는데, 적어도 두 개의 화소 영역마다 위치하는 확장부(137)는 접촉 구멍(181)을 통하여 공통 전압선(155)으로부터 공통 전압(Vcom) 등 소정의 전압을 인가 받는다. 또한 가로 외곽 줄기부(132)는 박막 트랜지스터가 위치하는 곳에서는 제거되어 있을 수 있다.
복수의 가지 전극(133)은 주로 데이터선(171)에 나란하게 뻗으며 서로 대체로 나란할 수 있다. 가지 전극(133)은 데이터선(171)과 마찬가지로 세로 방향에 대해 빗각을 이루며 기울어져 있을 수 있는데, 그 기울어진 방향은 각 화소 영역의 가상의 가로 중심선을 기준으로 위 및 아래에서 서로 다를 수 있다. 한편, 데이터선(171)을 따라 뻗으며 데이터선(171)과 중첩하는 가지 전극(133)은 그 폭이 나머지 가지 전극(133)(대부분 화소 영역 내부에 위치함)의 폭보다 클 수 있다.
박막 트랜지스터를 통해 데이터 전압을 인가 받은 화소 전극(191)과 공통 전압선(155)으로부터 공통 전압(Vcom)을 인가 받은 공통 전극(131)은 한 쌍의 전기장 생성 전극으로서 함께 액정층(3)에 전기장을 생성함으로써 액정층(3)의 액정 분자(31)의 방향을 결정하고 영상을 표시한다.
본 발명의 실시예와 같이 공통 전극(131)에 공통 전압을 전달하는 공통 전압선(155)을 섬형 반도체(154)와 같이 IGZO와 같은 투명한 산화물 반도체로 형성함으로써 표시 장치의 개구율을 높일 수 있다. 이때 공통 전압선(155) 위에는 다른 불투명한 금속층이 위치하지 않을 수 있다. 또한 공통 전압선(155)을 이루는 산화물 반도체는 고에너지의 빛의 조사로 인해 계속하여 높은 도전성을 가지므로 하부 표시판(100) 전체에 있어서 공통 전압의 전위를 균일하게 유지할 수 있어 플리커 등의 표시 불량을 줄일 수 있다.
본 실시예에서는 기판(110)을 기준으로 면형인 화소 전극(191) 위에 공통 전극(131)이 위치하고, 공통 전극(131)이 복수의 가지 전극(133)을 가지는 것으로 설명하였으나, 이와 반대로 면형인 공통 전극 위에 복수의 가지 전극을 가진 화소 전극이 위치할 수도 있다. 이 경우 공통 전극은 공통 전압선(155)으로부터 공통 전압을 인가 받고 화소 전극은 박막 트랜지스터로부터 데이터 전압을 인가 받아 액정층(3)에 전기장을 형성한다.
그러면, 앞에서 설명한 도 1 및 도 2와 함께 도 3, 도 4, 도 5, 도 6, 도 7, 도 8, 도 9, 도 10 및 도 11을 참고하여 본 발명의 한 실시예에 따른 액정 표시 장치의 하부 표시판을 제조하는 방법에 대하여 설명한다.
도 3, 도 5, 도 8 및 도 10은 도 1에 도시한 표시 장치를 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 표시 장치를 차례대로 도시한 배치도이고, 도 4는 도 3에 도시한 표시 장치를 IV-IV'-IV" 선을 따라 자른 단면도이고, 도 6은 도 5에 도시한 표시 장치를 VI-VI'-VI" 선을 따라 자른 단면도이고, 도 7은 도 6에 도시한 단계의 다음 단계에서의 표시 장치를 VI-VI'-VI" 선을 따라 자른 단면도이고, 도 9는 도 8에 도시한 표시 장치를 IX-IX'-IX" 선을 따라 자른 단면도이고, 도 11은 도 10에 도시한 표시 장치를 XI-XI'-XI" 선을 따라 자른 단면도이다.
먼저 도 3 및 도 4를 참고하면, 투명한 유리 따위로 만들어진 절연 기판(110) 위에 알루미늄이나 은 등의 불투명한 금속을 적층하고 패터닝하여 게이트 전극(124)을 포함하는 복수의 게이트선(121)을 형성한다.
다음 도 5, 도 6 및 도 7을 참고하면, 게이트선(121) 위에 게이트 절연막(140)을 적층한다.
이어서 IGZO와 같은 투명한 금속 산화물 반도체층을 적층한 후 패터닝하여 반도체의 성질을 가지는 확장부(157p)를 포함하는 복수의 반도체 배선(도시하지 않음) 및 복수의 섬형 반도체(154)를 형성한다.
이어서 도 7에 도시한 바와 같이 층들이 적층되지 않은 기판(110)의 뒷면 쪽에서 자외선 등의 빛을 조사하여 확장부(157p)를 포함하는 반도체 배선이 빛에 노출되도록 한다. 이때 확장부(157p)를 포함하는 반도체 배선은 빛에 완전히 노출되어 광전류를 생성하고 높은 도전성을 가지게 되어 확장부(157)를 포함하는 공통 전압선(155)이 형성된다. 한편, 섬형 반도체(154)는 불투명한 게이트 전극(124)이 기판(110)의 뒷면에서 조사되는 빛을 막아 주므로 반도체의 성질을 그대로 유지할 수 있다. 특히 박막 트랜지스터(Q)의 채널 영역은 게이트 전극(124)을 비롯한 게이트선(121)에 의해 완전히 가려져 있어 반도체의 성질을 그대로 가진다.
다음 도 8 및 도 9를 참고하면, 공통 전압선(155) 및 섬형 반도체(154) 위에, 도전성 물질을 적층한 후 패터닝하여 소스 전극(173)을 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)을 형성한다.
다음 도 10 및 도 11을 참고하면, 데이터선(171) 및 드레인 전극(175) 위에 ITO 또는 IZO등의 투명 도전 물질을 적층하고 패터닝하여 드레인 전극(175) 과 직접 접촉하는 복수의 화소 전극(191)을 형성한다.
마지막으로 도 1 및 도 2를 참고하면, 화소 전극(191) 위에 접촉 구멍(181)을 가지는 보호막(180)을 형성한다. 이어서, ITO 또는 IZO 등의 투명한 도전 물질을 적층하고 패터닝하여 복수의 가지 전극(133)을 포함하는 공통 전극(131)을 형성한다.
본 실시예에서는 산화물 반도체의 적층 및 패터닝 후에 바로 기판(110) 뒷면에서의 빛의 조사를 수행하여 도전성을 가지는 공통 전압선(155)을 완성하는 것으로 설명하였으나 이에 한정되지 않고, 산화물 반도체의 적층 및 패터닝 단계 이후라면 어느 단계에서도 기판(110) 뒷면에 빛을 조사하여 도전성 공통 전압선(155)을 형성할 수 있다.
이제, 도 12 및 도 13을 참고하여 본 발명의 다른 실시예에 따른 표시 장치에 대하여 설명한다. 앞에서 설명한 실시예와 동일한 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 동일한 설명은 생략한다.
도 12는 본 발명의 한 실시예에 따른 표시 장치의 한 화소에 대한 배치도이고, 도 13은 도 12의 표시 장치를 XIII-XIII'-XIII" 선을 따라 자른 단면도이다.
본 실시예에 따른 표시 장치도 액정 표시 장치로서, 서로 마주하는 하부 표시판(100)과 상부 표시판(200) 및 이들 두 표시판(100, 200) 사이에 들어 있는 액정층(3)을 포함한다.
상부 표시판(200)의 단면 구조는 앞에서 설명한 실시예와 대부분 유사하나, 앞에서 설명한 실시예와 달리 덮개막(250) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 ITO, IZO 등의 투명한 도전체 따위로 만들어질 수 있다.
다음 하부 표시판(100)에 대하여 설명한다.
절연 기판(110) 위에 불투명한 게이트 전극(124)을 가지는 복수의 게이트선(121)이 형성되어 있고, 그 위에 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 복수의 유지 전극선(storage electrode line)(153) 및 복수의 섬형 반도체(154)가 형성되어 있다.
유지 전극선(153)은 공통 전압(Vcom) 등 소정의 전압을 인가 받는다. 유지 전극선(153)은 주로 가로 방향으로 뻗으며 게이트선(121)에 실질적으로 평행할 수 있다. 각 유지 전극선(153)은 이웃하는 두 게이트선(121) 사이에 위치하고 위쪽에 위치하는 게이트선(121)에 더 근접해 있을 수 있다. 각 유지 전극선(153)은 복수의 유지 전극(158)을 포함하며 유지 전극(158)은 아래로 돌출할 수 있다. 그러나 유지 전극선(153)의 모양 및 배치는 여러 형태로 변형될 수 있다.
섬형 반도체(154)는 게이트 전극(124) 위에 위치하며 게이트 전극(124)을 비롯한 게이트선(121)에 의해 대부분 덮여 있을 수 있다.
앞에서 설명한 실시예와 같이 본 실시예에서도 유지 전극선(153) 및 섬형 반도체(154)는 투명한 금속 산화물 반도체로 이루어져 있다. 유지 전극선(153)은 섬형 반도체(154)와 달리 높은 도전성을 가진다.
유지 전극선(153) 및 섬형 반도체(154)와 게이트 절연막(140) 위에는 복수의 데이터선과 복수의 드레인 전극(175)이 형성되어 있다. 데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121) 및 유지 전극선(153)과 교차한다. 데이터선(171)은 게이트 전극(124)을 향하여 굽은 소스 전극(173)을 포함한다.
데이터선(171) 및 드레인 전극(175) 위에는 보호막(180)이 형성되어 있다. 보호막(180)에는 드레인 전극(175)의 일부를 드러내는 복수의 접촉 구멍(185)이 형성되어 있다. 보호막(180)은 무기 절연물 등으로 만들어질 수 있다.
보호막(180) 위에는 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있는 화소 전극(192)이 형성되어 있다. 한 화소 전극(192)의 전체적인 외곽 모양은 직사각형이며 박막 트랜지스터(Q)가 위치하는 곳의 모퉁이는 모따기되어 있을 수 있다.
화소 전극(192)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적, 전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.
하부 및 상부 표시판(100, 200)의 안쪽 면에는 배향막(11, 21)이 도포되어 있으며 이들은 수직 또는 수평 배향막일 수 있다.
하부 표시판(100)과 상부 표시판(200) 사이에 들어 있는 액정층(3)은 음의 유전율 이방성을 가지는 액정 분자를 포함할 수 있으며 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 수직 또는 수평을 이루도록 배향되어 있을 수 있다.
데이터 전압이 인가된 화소 전극(192)은 공통 전압(Vcom)을 인가 받은 공통 전극(270)과 함께 액정층(3)에 전기장을 생성함으로써 두 전극(191, 270) 사이의 액정층(3)의 액정 분자의 방향을 결정하고 영상을 표시한다.
화소 전극(192)은 상부 표시판(200)의 공통 전극(270) 및 액정층(3)과 함께 액정 축전기(Clc)를 이루어 박막 트랜지스터(Q)가 턴 오프된 후에도 인가된 전압을 유지한다. 또한 화소 전극(192)은 보호막(180)을 사이에 두고 유지 전극선(153)의 유지 전극(158)과 중첩하여 유지 축전기(Cst)를 이루며, 유지 축전기(Cst)는 액정 축전기(Clc)의 전압 유지 능력을 강화한다.
본 실시예와 같이 유지 전극선(153)을 섬형 반도체(154)와 함께 IGZO 등의 투명한 산화물 반도체로 형성함으로써 표시 장치의 개구율을 높일 수 있다. 또한 유지 전극선(153)은 섬형 반도체(154)와 달리 높은 도전성을 가지므로 하부 표시판(100) 전체에 균일한 공통 전압을 전달할 수 있다.
그러면, 앞에서 설명한 도 12 및 도 13과 함께 도 14, 도 15 및 도 16을 참고하여 본 발명의 한 실시예에 따른 액정 표시 장치의 하부 표시판을 제조하는 방법에 대하여 설명한다.
도 14는 도 12에 도시한 표시 장치를 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 표시 장치를 도시한 배치도이고, 도 15는 도 14에 도시한 표시 장치를 XV-XV'-XV" 선을 따라 자른 단면도이고, 도 16은 도 15에 도시한 단계의 다음 단계에서의 표시 장치를 XV-XV'-XV" 선을 따라 자른 단면도이다.
먼저 투명한 유리 따위로 만들어진 절연 기판(110) 위에 알루미늄이나 은 등의 불투명한 금속을 적층하고 패터닝하여 게이트 전극(124)을 포함하는 복수의 게이트선(121)을 형성한다.
다음 게이트선(121) 위에 게이트 절연막(140)을 적층하고, IGZO와 같은 투명한 금속 산화물 반도체층을 적층한 후 패터닝하여 복수의 반도체 배선(158p) 및 복수의 섬형 반도체(154)를 형성한다.
이어서 도 16에 도시한 바와 같이 층들이 적층되지 않은 기판(110)의 뒷면에서 자외선 등의 빛을 조사하여 반도체 배선(158p)이 빛에 노출되도록 한다. 이때 반도체 배선(158p)은 빛에 완전히 노출되어 광전류가 발생하여 높은 도전성을 가지는 유지 전극(158)을 포함하는 유지 전극선(153)이 완성된다. 한편, 섬형 반도체(154)는 불투명한 게이트 전극(124) 비롯한 게이트선(121)이 기판(110)의 뒷면에서 조사되는 빛을 막아 주므로 반도체의 성질을 그대로 유지할 수 있다.
다음 유지 전극선(153) 및 섬형 반도체(154) 위에, 복수의 데이터선(171) 및 복수의 드레인 전극(175)을 형성하고, 그 위에 접촉 구멍(185)을 가지는 보호막(180)을 형성한다. 이어서, ITO 또는 IZO 등의 투명한 도전 물질을 또는 도전성 금속을 적층하고 패터닝하여 화소 전극(192)을 형성한다.
본 실시예에서도 기판(110) 뒷면에서 빛을 조사하여 도전성을 가지는 유지 전극선(153)을 형성하는 단계는 산화물 반도체의 적층 및 패터닝 이후라면 어느 단계에서도 수행될 수 있다.
다음, 도 17 및 도 18을 참고하여 본 발명의 다른 실시예에 따른 표시 장치에 대해 설명한다.
도 17은 본 발명의 다른 실시예에 따른 액정 표시 장치의 배치도이고, 도 18은 도 17의 액정 표시 장치를 XVIII-XVIII 선을 따라 잘라 도시한 단면도이다.
본 실시예에 따른 액정 표시 장치의 층상 구조는 앞에서 설명한 도 12 및 도 13에 도시한 액정 표시 장치의 층상 구조와 동일하다.
먼저 하부 표시판(100)에 대하여 설명하면, 절연 기판(110) 위에 게이트 전극(124)을 포함하는 복수의 게이트선(121)이 형성되어 있고, 그 위에는 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 복수의 공통 전압선(151) 및 복수의 섬형 반도체(154)가 형성되어 있다. 공통 전압선(151)은 공통 전압을 전달하며 게이트선(121)과 거의 평행하게 가로 방향으로 뻗어 있을 수 있다. 섬형 반도체(154)는 게이트 전극(124)에 의해 대부분 덮여 있다. 공통 전압선(151) 및 섬형 반도체(154)는 투명한 금속 산화물 반도체로 이루어져 있으며, 공통 전압선(151)은 높은 도전성을 가진다.
공통 전압선(151) 및 섬형 반도체(154)와 게이트 절연막(140) 위에는 복수의 데이터선(171) 및 복수의 드레인 전극(175)이 형성되어 있고, 그 위에는 보호막(180)이 형성되어 있다. 보호막(180)에는 드레인 전극(175)의 확장부(177)의 일부를 드러내는 복수의 접촉 구멍(185a) 및 공통 전압선(151)의 일부를 드러내는 복수의 접촉 구멍(185b)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(191) 및 복수의 공통 전극(199)이 동일한 층에 형성되어 있다.
화소 전극(191)은 세로로 길게 뻗은 세로부(195a), 세로부(195a)로부터 왼쪽 위로 비스듬히 뻗은 상부 가지부(193a), 세로부(195a)로부터 왼쪽 아래로 비스듬히 뻗은 하부 가지부(194a) 및 하단의 돌출부(197a)를 포함한다.
공통 전극(199) 또한 세로로 길게 뻗은 세로부(195b), 세로부(195b)로부터 오른쪽 아래로 비스듬히 뻗은 상부 가지부(193b), 세로부(195b)로부터 오른쪽 위로 비스듬히 뻗은 하부 가지부(194b) 및 세로부(192b) 중앙에서 오른쪽으로 돌출한 돌출부(197b)를 포함한다.
화소 전극(191)의 가지부(193a, 194a)와 공통 전극(199)의 가지부(193b, 194b)는 서로 마주보며 엇갈려 배치되어 있다. 상부 가지부(193a, 193b)는 모두 오른쪽 아래 방향으로 기울어져 제1 부영역을 이루고, 하부 가지부(194a, 194b)는 모두 오른쪽 위 방향으로 기울어져 제2 부영역을 이룬다.
보호막(180), 화소 전극(191) 및 공통 전극(199) 위에는 배향막(11)이 형성되어 있다.
다음 상부 표시판(200)에 대하여 설명하면, 기판(210) 위에 개구부(225)를 가지는 차광 부재(220) 및 복수의 색필터(230)가 형성되어 있으며, 그 위에는 덮개막(250) 및 배향막(21)이 형성되어 있다.
두 배향막(11, 21)은 수평 배향막일 수 있다.
하부 표시판(100)과 상부 표시판(200) 사이에 들어 있는 액정층(3)은 양의 유전율 이방성을 가지는 액정 분자(31)를 포함하며 액정 분자(31)는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 수평을 이루도록 배향되어 있을 수 있다.
화소 전극(191)은 돌출부(197a)에서 접촉 구멍(185a)을 통하여 드레인 전극(175)으로부터 데이터 전압을 인가 받고, 공통 전극(199)은 돌출부(197b)에서 접촉 구멍(185b)을 통하여 공통 전압선(151)으로부터 공통 전압(Vcom)을 인가 받는다.
화소 전극(191)에 데이터 전압이 인가되고 공통 전극(199)에 공통 전압이 인가되면 액정층(3)에 표시판(100, 200)에 거의 수평한 전기장이 생성되며 전기장의 수평 성분은 화소 전극(191) 및 공통 전극(199)의 가지부(193a, 193b, 194a, 194b)에 대략 수직이 된다. 이 전기장에 응답하여 액정 분자(31)들은 그 장축이 전기장에 평행한 방향으로 회전하고자 한다. 따라서 제1 및 제2 부영역 위의 액정층(3)은 액정 분자(31)의 회전 방향이 서로 다른 두 개의 도메인으로 나뉜다. 이로써 넓은 시야각을 얻을 수 있고 측면 시인성 또한 개선할 수 있다.
이와 같이 결정된 액정 분자의 방향에 따라 액정층을 통과하는 빛의 편광이 달라지고 광 투과율이 달라진다.
본 실시예에서도 공통 전압선(151)을 섬형 반도체(154)와 같이 IGZO 등의 투명한 산화물 반도체로 형성함으로써 표시 장치의 개구율을 높일 수 있고, 공통 전압선(151)이 높은 도전성을 가질 수 있으므로 하부 표시판(100) 전체에 균일한 공통 전압을 전달할 수 있다.
앞에서 설명한 여러 실시예에서는 액정 표시 장치를 예로 하여 설명하였으나, 본 발명은 액정 표시 장치에 한정되지 않고 복수의 화소 영역에 공통 전압 등 소정의 전압을 전달하는 신호선을 포함하는 다양한 구조의 여러 표시 장치에 적용될 수 있다. 즉, 여러 표시 장치에 있어서 여러 화소 영역에 공통 전압을 전달하는 다양한 신호선을 박막 트랜지스터를 이루는 반도체와 함께 투명한 금속 산화물 반도체로 형성하고, 해당 신호선 부분에만 자외선 등의 고주파수의 빛을 조사하여 높은 도전성을 가지게 함으로써 표시 장치의 개구율을 높이고 표시판 전체에 균일한 공통 전압 등의 전압을 전달할 수 있어 표시 장치의 표시 품질을 높일 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
3: 액정층 31: 액정 분자
110, 210: 기판 100, 200: 표시판
121: 게이트선 124: 게이트 전극
131: 공통 전극 140: 게이트 절연막
151: 공통 전압선 153: 유지 전극선
154: 섬형 반도체 155: 공통 전압선
171: 데이터선 173: 소스 전극
175: 드레인 전극 180: 보호막
181, 185, 185a, 185b: 접촉 구멍
191, 192: 화소 전극 199: 공통 전극
220: 차광 부재 230: 색필터
250: 덮개막 270: 공통 전극

Claims (20)

  1. 제1면 및 제2면을 포함하는 기판,
    상기 제1면 위에 위치하며 투명한 금속 산화물 반도체로 이루어져 있으며 도전성을 가지는 제1 신호선, 그리고
    상기 제1면 위에 위치하며 상기 투명한 금속 산화물 반도체로 이루어져 있는 제1 반도체
    를 포함하는 표시 장치.
  2. 제1항에서,
    상기 제1 신호선은 공통 전압(Vcom)을 전달하는 표시 장치.
  3. 제2항에서,
    상기 제1면 및 상기 제1 반도체 사이에 위치하는 게이트 전극을 포함하는 게이트선을 더 포함하고,
    상기 게이트 전극은 불투명한
    표시 장치.
  4. 제3항에서,
    상기 제1 반도체는 상기 게이트 전극으로 덮여 있는 표시 장치.
  5. 제4항에서,
    상기 게이트 전극, 상기 제1 반도체, 상기 제1 반도체와 일부분이 중첩하는 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 더 포함하는 표시 장치.
  6. 제5항에서,
    상기 제1면 위에 위치하는 화소 전극 및 공통 전극을 더 포함하고,
    상기 화소 전극 및 상기 공통 전극 중 하나는 복수의 가지 전극을 포함하고,
    상기 박막 트랜지스터의 상기 드레인 전극은 상기 화소 전극과 연결되어 있으며,
    상기 공통 전극은 상기 제1 신호선과 연결되어 있는
    표시 장치.
  7. 제5항에서,
    상기 제1면 위에 위치하며 상기 박막 트랜지스터와 연결되어 있는 화소 전극을 더 포함하고,
    상기 화소 전극은 절연층을 사이에 두고 상기 제1 신호선의 일부와 중첩하여 유지 축전기를 이루는
    표시 장치.
  8. 제1항에서,
    상기 제1면 및 상기 제1 반도체 사이에 위치하는 게이트 전극을 포함하는 게이트선을 더 포함하고,
    상기 게이트 전극은 불투명한
    표시 장치.
  9. 제8항에서,
    상기 제1 반도체는 상기 게이트 전극으로 덮여 있는 표시 장치.
  10. 제8항에서,
    상기 게이트 전극, 상기 제1 반도체, 상기 제1 반도체와 일부분이 중첩하는 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 더 포함하는 표시 장치.
  11. 제10항에서,
    상기 제1면 위에 위치하는 화소 전극 및 공통 전극을 더 포함하고,
    상기 화소 전극 및 상기 공통 전극 중 하나는 복수의 가지 전극을 포함하고,
    상기 박막 트랜지스터의 상기 드레인 전극은 상기 화소 전극과 연결되어 있으며,
    상기 공통 전극은 상기 제1 신호선과 연결되어 있는
    표시 장치.
  12. 제10항에서,
    상기 제1면 위에 위치하며 상기 박막 트랜지스터와 연결되어 있는 화소 전극을 더 포함하고,
    상기 화소 전극은 절연층을 사이에 두고 상기 제1 신호선의 일부와 중첩하여 유지 축전기를 이루는
    표시 장치.
  13. 제1항에서,
    상기 제1 신호선 위에는 불투명한 금속층이 위치하지 않는 표시 장치.
  14. 기판의 제1면 위에 불투명한 도전성 물질을 적층하고 패터닝하여 게이트 전극을 포함하는 게이트선을 형성하는 단계,
    상기 제1면 위에 투명한 금속 산화물 반도체를 적층하고 패터닝하여 반도체 배선 및 제1 반도체를 형성하는 단계, 그리고
    상기 제1면과 마주하는 상기 기판의 제2면 쪽에서 빛을 조사하여 상기 반도체 배선이 도전성을 가지도록 하여 제1 신호선을 형성하는 단계
    를 포함하는 표시 장치의 제조 방법.
  15. 제14항에서,
    상기 제1 신호선을 형성하는 단계에서, 상기 빛은 상기 반도체 배선에 조사되나 상기 제1 반도체에는 조사되지 않는 표시 장치의 제조 방법.
  16. 제15항에서,
    상기 제1 반도체는 상기 게이트 전극을 포함하는 상기 게이트선에 의해 덮여 있는 표시 장치의 제조 방법.
  17. 제16항에서,
    상기 제1면 위에 상기 제1 반도체와 일부분이 중첩하는 소스 전극 및 드레인 전극을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  18. 제17항에서,
    상기 제1면 위에 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계, 그리고
    상기 제1면 위에 상기 제1 신호선과 연결되는 공통 전극을 형성하는 단계
    를 더 포함하는 표시 장치의 제조 방법.
  19. 제17항에서,
    상기 제1 신호선 위에 절연층을 적층하는 단계, 그리고
    상기 절연층 위에 상기 제1 신호선의 일부와 중첩하는 화소 전극을 형성하는 단계
    를 더 포함하는 표시 장치의 제조 방법.
  20. 제14항에서,
    상기 제1 반도체는 상기 게이트 전극을 포함하는 상기 게이트선에 의해 덮여 있는 표시 장치의 제조 방법.
KR1020110011525A 2011-02-09 2011-02-09 표시 장치 및 그 제조 방법 Ceased KR20120091638A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110011525A KR20120091638A (ko) 2011-02-09 2011-02-09 표시 장치 및 그 제조 방법
US13/177,259 US8866142B2 (en) 2011-02-09 2011-07-06 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110011525A KR20120091638A (ko) 2011-02-09 2011-02-09 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20120091638A true KR20120091638A (ko) 2012-08-20

Family

ID=46600045

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110011525A Ceased KR20120091638A (ko) 2011-02-09 2011-02-09 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8866142B2 (ko)
KR (1) KR20120091638A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI451179B (zh) * 2011-11-17 2014-09-01 Au Optronics Corp 畫素結構及其製造方法
CN104460143B (zh) * 2013-09-17 2017-12-15 瀚宇彩晶股份有限公司 像素结构及其制造方法
TWI551926B (zh) 2014-01-27 2016-10-01 友達光電股份有限公司 畫素結構
KR20150136685A (ko) * 2014-05-27 2015-12-08 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05142575A (ja) 1991-11-22 1993-06-11 Rohm Co Ltd 画素駆動用素子の製造方法
JP3098345B2 (ja) 1992-12-28 2000-10-16 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
US5817548A (en) * 1995-11-10 1998-10-06 Sony Corporation Method for fabricating thin film transistor device
JP2001324725A (ja) 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP2002131782A (ja) 2000-10-26 2002-05-09 Toshiba Corp 平面表示装置および半導体装置
US6784965B2 (en) * 2000-11-14 2004-08-31 Lg.Philips Lcd Co., Ltd. In-plane switching mode liquid crystal display device and manufacturing method thereof
KR20060127645A (ko) 2005-06-08 2006-12-13 엘지.필립스 엘시디 주식회사 Ｃｍｏｓ-ｔｆｔ 어레이 기판 및 그 제조방법
TWI297953B (en) 2006-02-22 2008-06-11 Au Optronics Corp Method for manufacturing a bottom substrate of a liquid crystal display device
TWI374544B (en) 2006-11-13 2012-10-11 Au Optronics Corp Thin film transistor array substrates and fbricating method thereof
KR20080043969A (ko) 2006-11-15 2008-05-20 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
KR101375831B1 (ko) 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
KR100936871B1 (ko) 2008-04-03 2010-01-14 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR20090105561A (ko) 2008-04-03 2009-10-07 삼성모바일디스플레이주식회사 반도체 장치 및 그를 구비하는 평판 표시 장치
KR101488927B1 (ko) * 2008-07-14 2015-02-09 삼성디스플레이 주식회사 표시기판
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
US8866142B2 (en) 2014-10-21
US20120199834A1 (en) 2012-08-09

Similar Documents

Publication Publication Date Title
CN101097372B (zh) 显示基板及具有该显示基板的显示面板
CN103515394B (zh) 具有金属氧化物半导体的薄膜晶体管基板及其制造方法
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
US7251004B2 (en) In plane switching mode liquid crystal display device and fabrication method thereof
CN105652541B (zh) 阵列基板的制作方法及液晶显示面板
KR20120080885A (ko) 액정 표시 장치
CN104035250B (zh) 主动元件阵列基板
US8451410B2 (en) Array substrate for wide viewing angle liquid crystal display device and mehod of manufacturing the same
US9588365B2 (en) Liquid crystal display and manufacturing method thereof
KR20120110888A (ko) 액정표시장치의 어레이기판 및 이의 제조방법
CN103094069A (zh) 像素结构及其制造方法
KR20120097696A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20170052801A (ko) 표시 장치 및 그 제조 방법
KR20120091638A (ko) 표시 장치 및 그 제조 방법
US8767150B2 (en) Liquid crystal display and method of manufacturing the same
KR20160132245A (ko) 표시장치
KR20120072817A (ko) 액정 표시 장치 및 이의 제조 방법
KR102820192B1 (ko) 표시 장치
KR20150109544A (ko) 표시 장치 및 이의 제조 방법
KR102315207B1 (ko) 표시 장치 및 그 제조 방법
WO2018176327A1 (en) Array substrate, display panel, display apparatus, and fabricating method thereof
CN210182389U (zh) 一种oled面板
KR102190766B1 (ko) 액정 표시 장치
KR101970550B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
KR20150024992A (ko) 표시 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110209

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120913

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20160205

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20110209

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170712

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20171106

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20170712

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I