JP2010156963A

JP2010156963A - 半導体装置

Info

Publication number: JP2010156963A
Application number: JP2009273056A
Authority: JP
Inventors: Hajime Kimura; 肇木村
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2008-12-05
Filing date: 2009-12-01
Publication date: 2010-07-15
Anticipated expiration: 2029-12-01
Also published as: KR102171713B1; TWI704624B; KR101879320B1; TW201631773A; JP2014160249A; JP6764897B2; JP5491833B2; CN104201179A; JP2017050544A; KR102103373B1; KR20180001543A; KR20190008975A; TWI627680B; KR20200123071A; TW201933495A; CN104201179B; TW201727768A; KR101816091B1; JP5600818B2; TWI710031B

Abstract

【課題】開口率の高い半導体装置又はその作製方法を提供することを目的の一とする。また、消費電力の低い半導体装置又はその作製方法を提供することを目的の一とする。
【解決手段】絶縁表面を有する基板上に設けられた酸化物半導体層と、酸化物半導体層を覆うゲート絶縁膜と、ゲート絶縁膜上に設けられた第１の導電層と第２の導電層との順で積層されたゲート電極を含むゲート配線と、酸化物半導体層と、前記ゲート電極を含む前記ゲート配線を覆う絶縁膜と、絶縁膜上に設けられ、酸化物半導体層と電気的に接続され、第３の導電層と第４の導電層との順で積層されたソース電極を含むソース配線と、を有し、ゲート電極は、第１の導電層で形成され、ゲート配線は、第１の導電層と第２の導電層で形成され、ソース電極は、第３の導電層で形成され、ソース配線は、第３の導電層と第４の導電層で形成されている。
【選択図】図１

Description

チャネル形成領域に酸化物半導体膜を用いた薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。

液晶表示装置に代表されるように、ガラス基板等の平板に形成される薄膜トランジスタは、アモルファスシリコン、多結晶シリコンによって作製されている。アモルファスシリコンを用いた薄膜トランジスタは、電界効果移動度が低いもののガラス基板の大面積化に対応することができ、一方、結晶シリコンを用いた薄膜トランジスタは電界効果移動度が高いものの、レーザアニール等の結晶化工程が必要であり、ガラス基板の大面積化には必ずしも適応しないといった特性を有している。

これに対し、酸化物半導体を用いて薄膜トランジスタを作製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いて薄膜トランジスタを作製し、画像表示装置のスイッチング素子などに用いる技術が特許文献１及び特許文献２で開示されている。さらに、ゲート電極、ソース電極又はドレイン電極も透光性を有する電極を用いることによって、開口率を向上させる技術が検討されている（特許文献３、４）。

特開２００７−１２３８６１号公報特開２００７−０９６０５５号公報特開２００７−１２３７００号公報特開２００７−８１３６２号公報

通常、素子と素子、例えば、トランジスタとトランジスタとを接続する配線は、ゲート電極、ソース電極又はドレイン電極を構成する導電層をそのまま引き延ばし、同じ島（アイランド）で形成される。したがって、トランジスタのゲートと別のトランジスタのゲートとを接続する配線（ゲート配線と呼ぶ）は、トランジスタのゲート電極と同じ層構造や同じ材料で形成されており、トランジスタのソースと別のトランジスタのソースとを接続する配線（ソース配線と呼ぶ）は、トランジスタのソース電極と同じ層構造や同じ材料で形成されていることが多い。したがって、ゲート電極並びにソース電極もしくはドレイン電極として、透光性を有する材料を用いて形成した場合、ゲート配線およびソース配線はゲート電極並びにソース電極もしくはドレイン電極と同様、透光性を有する材料を用いて形成されることとなる。

しかしながら、通常、透光性を有する材料、例えば、インジウムスズ酸化物、インジウム亜鉛酸化物、インジウムスズ亜鉛酸化物などは、遮光性及び反射性を有する材料、例えば、アルミニウム、モリブデン、チタン、タングステン、ネオジム、銅、銀などと比較して、導電率が低い。したがって、透光性を有する材料を用いて配線を形成すると、配線抵抗が高くなってしまう。例えば、大型の表示装置を製造する場合、配線が長くなるため、配線抵抗が非常に高くなり、配線抵抗が高くなると、その配線を伝搬していく信号の波形なまりが生じ、配線抵抗での電圧降下によって、供給される電圧が小さくなる。そのため、正確な電圧や電流を供給することが困難となってしまい、正常な表示や動作を行うことが困難となってしまう。

また、表示性能の面から、画素には大きな容量素子を持たせるとともに、高開口率化が求められている。各画素が高い開口率を持つことにより光利用効率が向上し、表示装置の省電力化および小型化が達成できる。近年、画素サイズの微細化が進み、より高精細な画像が求められている。画素サイズの微細化は１つの画素に占めるトランジスタ及び配線の形成面積が大きくなり画素開口率を低減させている。そこで、規定の画素サイズの中で各画素の高開口率を得るためには、画素の回路構成に必要な回路要素を効率よくレイアウトすることが不可欠である。

そこで、上記課題を鑑み、開口率の高い半導体装置又はその作製方法を提供することを目的の一とする。または、消費電力の低い半導体装置又はその作製方法を提供することを目的の一とする。

開示する発明の一例は、絶縁表面を有する基板上に設けられた酸化物半導体層と、酸化物半導体層を覆うゲート絶縁膜と、ゲート絶縁膜上に設けられた第１の導電層と第２の導電層との順で積層されたゲート電極を含むゲート配線と、酸化物半導体層と、ゲート電極を含むゲート配線を覆う絶縁膜と、絶縁膜上に設けられ、酸化物半導体層と電気的に接続され、第３の導電層と第４の導電層との順で積層されたソース電極を含むソース配線とを有し、ゲート電極は、第１の導電層で形成され、ゲート配線は、第１の導電層と第２の導電層で形成され、ソース電極は、第３の導電層で形成され、ソース配線は、第３の導電層と第４の導電層で形成されていることを含む半導体装置である。

開示する発明の他の一例は、絶縁表面を有する基板上に設けられた酸化物半導体層と、酸化物半導体層を覆うゲート絶縁膜と、ゲート絶縁膜上に設けられた第１の導電層と第２の導電層との順で積層されたゲート電極を含むゲート配線と、酸化物半導体層と、ゲート電極を含むゲート配線を覆う絶縁膜と、絶縁膜上に設けられ、酸化物半導体層と電気的に接続され、第３の導電層と第４の導電層との順で積層されたソース電極を含むソース配線と、容量配線とを有し、ゲート電極は、第１の導電層で形成され、ゲート配線は、第１の導電層と第２の導電層で形成され、ソース電極は、第３の導電層で形成され、ソース配線は、第３の導電層と第４の導電層で形成され、容量配線は、第５の導電層と第６の導電層で形成されていることを含む半導体装置である。

開示する発明の他の一例は、絶縁表面を有する基板上に設けられた酸化物半導体層と、酸化物半導体層を覆うゲート絶縁膜と、ゲート絶縁膜上に設けられた第１の導電層と第２の導電層との順で積層されたゲート電極を含むゲート配線と、酸化物半導体層と、ゲート電極を含むゲート配線を覆う絶縁膜と、絶縁膜上に設けられ、酸化物半導体層と電気的に接続され、第３の導電層と第４の導電層との順で積層されたソース電極を含むソース配線と、容量配線と、保持容量部とを有し、ゲート電極は、第１の導電層で形成され、ゲート配線は、第１の導電層と第２の導電層で形成され、ソース電極は、第３の導電層で形成され、ソース配線は、第３の導電層と第４の導電層で形成され、容量配線は、第５の導電層と第６の導電層で形成され、保持容量部は、酸化物半導体層、第３の導電層、第５の導電層、ゲート絶縁膜、及び絶縁膜とで形成されていることを含む半導体装置である。

上記において、第１の導電層及び第３の導電層は、透光性を有することが好ましい。また、第２の導電層及び第４の導電層は、遮光性を有することが好ましい。

また、上記において、酸化物半導体層は、インジウム、ガリウムまたは亜鉛を含んでいることが好ましい。

本明細書中で用いることができる酸化物半導体の一例としては、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記されるものがある。ここで、Ｍは、ガリウム（Ｇａ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びコバルト（Ｃｏ）から選ばれた一の金属元素又は複数の金属元素を示す。例えば、ＭとしてＧａが選択される場合には、Ｇａのみの場合の他に、ＧａとＮｉや、ＧａとＦｅなど、Ｇａ以外の上記金属元素が選択される場合を含む。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、又は該遷移金属の酸化物が含まれているものがある。本明細書においては、上記酸化物半導体のうち、Ｍとして少なくともガリウムを含むものをＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体と呼び、当該材料を用いた薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜と呼ぶことがある。

さらに、上記において、多階調マスクを用いることにより、１枚のマスク（レチクル）で、透光性を有する領域（光透過率の高い領域）と、遮光性を有する領域（光透過率の低い領域）とを形成することができる。これにより、マスク数を増加させることなく、透光性を有する領域（光透過率の高い領域）と、遮光性を有する領域（光透過率の低い領域）とを形成することができる。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、半導体回路、表示装置、電気光学装置、発光表示装置及び電子機器は全て半導体装置に含まれる。

なお、本明細書中において表示装置とは、画像表示デバイス、発光デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅｐｒｉｎｔｅｄｃｉｒｃｕｉｔ）もしくはＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）テープもしくはＴＣＰ（ＴａｐｅＣａｒｒｉｅｒＰａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。

開示する発明において、透光性を有するトランジスタ又は透光性を有する容量素子を形成することができる。そのため、画素内にトランジスタや容量素子を配置する場合であっても、トランジスタや容量素子が形成された部分においても光を透過させることができるため、開口率を向上させることができる。さらに、トランジスタと素子（例えば、別のトランジスタ）とを接続する配線、または容量素子と素子（例えば、別の容量素子）とを接続する配線は、抵抗率が低く導電率が高い材料を用いて形成することができるため、信号の波形なまりを低減し、配線抵抗による電圧降下を低減することができる。

半導体装置を説明する上面図及び断面図。半導体装置の作製方法を説明する図。半導体装置の作製方法を説明する図。半導体装置の作製方法を説明する図。半導体装置の作製方法を説明する図。半導体装置を説明する断面図。半導体装置を説明する上面図及び断面図。半導体装置を説明する上面図及び断面図。半導体装置を説明する上面図。半導体装置を説明する上面図及び断面図。半導体装置を説明する上面図及び断面図。半導体装置を説明する上面図。半導体装置を説明する上面図及び断面図。半導体装置の作製方法を説明する図。半導体装置の作製方法を説明する図。半導体装置の作製方法を説明する図。半導体装置の作製方法を説明する図。半導体装置の作製方法を説明する図。多階調マスクを説明する図。半導体装置を説明する上面図及び断面図。半導体装置を説明する図。半導体装置を説明する図。半導体装置の画素等価回路を説明する図。半導体装置を説明する断面図。半導体装置を説明する上面図及び断面図。半導体装置を説明する上面図及び断面図。半導体装置を説明する図。半導体装置を説明する図。電子機器を説明する図。電子機器を説明する図。電子機器を説明する図。

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下に示す実施の形態の記載内容に限定されず、発明の趣旨から逸脱することなく形態及び詳細を様々に変更し得ることは当業者にとって自明である。また、異なる実施の形態に係る構成は、適宜組み合わせて実施することができる。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。

本明細書において、「膜」とは、全面に形成され、パターン形成されていないものをいう。そして、「層」とは、レジストマスク等により所望の形状にパターン形成されたものをいう。なお、前述のような「膜」と「層」の区別は便宜的に行うものであり、膜と層を特に区別することなく用いることがある。また、積層膜の各層についても、膜と層を特に区別することなく用いることがある。

また、本明細書において「第１」、「第２」、または「第３」等の数詞の付く用語は、要素を区別するために便宜的に付与しているものであり、数的に限定するものではなく、また配置及び段階の順序を限定するものでもない。

（実施の形態１）
本実施の形態では、半導体装置及びその作製工程について、図１乃至図１２を用いて説明する。

図１に、本実施の形態の半導体装置を示す。図１（Ａ）は平面図であり、図１（Ｂ）は図１（Ａ）におけるＡ−Ｂで切断した断面図である。

図１（Ａ）に示す半導体装置は、１の方向に配置されたゲート配線及び容量配線と、ゲート配線及び容量配線と交差する２の方向に配置されたソース配線と、ゲート配線とソース配線の交差部付近のトランジスタ１５０ａを有する画素部を含んでいる。なお、本明細書において、画素部とは、複数のゲート配線及び複数のソース配線に囲まれた領域のことを指す。

図１に示すトランジスタ１５０ａは、絶縁表面を有する基板１００上に、酸化物半導体層１０３ａと、酸化物半導体層１０３ａを覆うゲート絶縁膜１０４と、ゲート絶縁膜１０４上に設けられたゲート電極として機能する導電層１０９ａと、酸化物半導体層１０３ａと導電層１０９ａを覆う絶縁膜１１２と、絶縁膜１１２上に設けられ、酸化物半導体層１０３ａと電気的に接続され、ソース電極又はドレイン電極として機能する導電層１１７ａ、１１７ｂとで構成される、いわゆるトップゲート型のトランジスタである。

また、トランジスタ１５０ａは、酸化物半導体層１０３ａ、ゲート電極として機能する導電層１０９ａと、ソース電極又はドレイン電極として機能する導電層１１７ａ、１１７ｂを、透光性を有する材料で形成している。このように、トランジスタ１５０ａに、酸化物半導体層１０３ａ、及びゲート電極、ソース電極及びドレイン電極を、透光性を有する材料で形成することにより、トランジスタが形成された部分においても光を透過させることができるため、画素の開口率を向上させることができる。

また、トランジスタ１５０ａのゲート電極と電気的に接続されるゲート配線は、透光性を有する導電層１０９ａと、遮光性を有する導電層１１１ａとの順で積層されており、トランジスタ１５０ａのソース電極又はドレイン電極と電気的に接続されるソース配線は、透光性を有する導電層１１７ａと、遮光性を有する導電層１１９ａとの順で積層されている。つまり、トランジスタ１５０ａのゲート電極は、ゲート配線を構成する透光性を有する導電層１０９ａの一部で形成されており、ソース電極又はドレイン電極は、ソース配線を構成する透光性を有する導電層１１７ａの一部で形成されている。

ゲート配線及びソース配線を、透光性を有する導電層と遮光性を有する導電層との順で積層することにより、配線抵抗を低減し、消費電力を低減することができる。また、ゲート配線及びソース配線は、遮光性を有する導電層を用いて構成されているため、画素間を遮光することができる。つまり、行方向に配置されたゲート配線と、列方向に配置されたソース配線とによって、ブラックマトリクスを用いることなく画素間の隙間を遮光することができる。

また、ゲート配線と同じ１の方向に容量配線が配置されている。容量配線は、画素領域では、透光性を有する導電層１０９ｂで形成することが望ましいが、ソース配線と重なる領域では、透光性を有する導電層１０９ｂと、遮光性を有する導電層１１１ｂとの順で積層させてもよい。また、容量配線には、保持容量部１５１ａが形成されている。保持容量部１５１ａは、トランジスタ１５０ａのソース電極又はドレイン電極のいずれか一方に接続されている。保持容量部１５１ａは、ゲート絶縁膜１０４と絶縁膜１１２を誘電体として、電極として機能する酸化物半導体層１０３ｂと導電層１０９ｂと導電層１１７ｂとで構成されている。

本実施の形態では、容量配線の幅とゲート配線の幅が同じになるように形成する例を示すが、容量配線の幅とゲート配線の幅が異なるように形成してもよい。容量配線の幅は、ゲート配線の幅よりも広くすることが好ましい。容量配線の幅を広くすることにより、保持容量部１５１ａの面積を大きくすることができる。

このようにして、保持容量部１５１ａを、酸化物半導体層１０３ｂと透光性を有する導電層１０９ｂ、導電層１１７ｂとで構成することにより、保持容量部１５１ａが形成された部分においても光を透過させることができるため、開口率を向上させることができる。また、保持容量部１５１ａを、透光性を有する導電層で構成することにより、開口率を下げることなく保持容量部１５１ａを大きくすることができるため、トランジスタがオフになったときでも、画素電極の電位保持特性が向上し、表示品質が向上する。また、フィードスルー電位を小さくすることができる。

また、図１（Ａ）に示すトランジスタ１５０ａは、液晶表示装置またはＥＬ表示装置に代表される発光表示装置の画素部に設けられる画素トランジスタに適用することができる。そのため、図示した例では、絶縁膜１２０にコンタクトホール１２６が設けられ、絶縁膜１２０上に画素電極層（透光性を有する導電層１２２ｂ）が設けられ、絶縁膜１２０に設けられたコンタクトホール１２６を介して、画素電極層（透光性を有する導電層１２２ｂ）と、導電層１１７ｂと、が接続されている。

次に、半導体装置の作製工程の一例について、図２乃至図５を用いて説明する。

はじめに、絶縁表面を有する基板１００上に酸化物半導体膜１０１を形成する（図２（Ａ）、（Ｂ）参照）。

絶縁表面を有する基板１００としては、例えば、液晶表示装置などに使用される可視光透過性を有するガラス基板を用いることができる。上記のガラス基板は無アルカリガラス基板であることが好ましい。無アルカリガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。他にも、絶縁表面を有する基板１００として、セラミック基板、石英基板やサファイア基板などの絶縁体でなる絶縁性基板、珪素などの半導体材料でなる半導体基板の表面を絶縁材料で被覆したもの、金属やステンレスなどの導電体でなる導電性基板の表面を絶縁材料で被覆したもの、などを用いることができる。

絶縁表面を有する基板１００上に下地膜となる絶縁膜を設けてもよい。絶縁膜は、基板１００からのアルカリ金属（Ｌｉ、Ｃｓ、Ｎａ等）やアルカリ土類金属（Ｃａ、Ｍｇ等）や他の金属元素などの不純物の拡散を防止する機能を有する。なお、Ｎａは、５×１０^１９／ｃｍ^３以下、好ましくは１×１０^１８／ｃｍ^３以下とする。絶縁膜は、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜から選ばれた一または複数の膜による積層構造により形成することができる。

酸化物半導体膜１０１は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜で形成することができる。例えば、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１）を用いたスパッタ法で、酸化物半導体膜１０１を形成する。スパッタの条件としては、例えば、基板１００とターゲットとの距離を３０ｍｍ〜５００ｍｍ、圧力を０．１Ｐａ〜２．０Ｐａ、直流（ＤＣ）電源を０．２５ｋＷ〜５．０ｋＷ（直径８インチのターゲット使用時）、雰囲気をアルゴン雰囲気、酸素雰囲気、又はアルゴンと酸素との混合雰囲気とすることができる。なお、酸化物半導体膜として、ＺｎＯ系非単結晶膜も用いることができる。また、酸化物半導体膜１０１の膜厚は、５ｎｍ〜２００ｎｍ程度とすればよい。

上記のスパッタ法としては、スパッタ用電源に高周波電源を用いるＲＦスパッタ法や、ＤＣスパッタ法、パルス的に直流バイアスを加えるパルスＤＣスパッタ法などを用いることができる。ＲＦスパッタ法は主に、絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に、金属膜を成膜する場合に用いられる。

なお、絶縁膜を形成した場合、酸化物半導体膜１０１を形成する前に、絶縁膜の表面にプラズマ処理を行ってもよい。プラズマ処理を行うことにより、絶縁膜の表面に付着しているゴミを除去することができる。

パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるため好ましい。また、上述したプラズマ処理を行った後、大気に曝すことなく酸化物半導体膜１０１を形成することにより、絶縁膜と酸化物半導体膜１０１の界面にゴミや水分が付着することを抑制することができる。

また、材料の異なるターゲットを複数設置できる多元スパッタ装置を用いてもよい。多元スパッタ装置では、同一チャンバーで異なる膜を積層形成することも、同一チャンバーで複数種類の材料を同時にスパッタして一の膜を形成することもできる。さらに、チャンバー内部に磁界発生機構を備えたマグネトロンスパッタ装置を用いる方法（マグネトロンスパッタ法）や、マイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ法等を用いてもよい。また、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけるバイアススパッタ法等を用いてもよい。

次に、酸化物半導体膜１０１上にレジストマスク１０２ａ、１０２ｂを形成し、当該レジストマスク１０２ａ、１０２ｂを用いて酸化物半導体膜１０１を選択的にエッチングして、島状の酸化物半導体層１０３ａ、１０３ｂを形成する（図２（Ｃ）、（Ｄ）参照）。レジストマスクの形成にスピンコート法を用いる場合、レジスト膜の均一性の向上のため、大量のレジスト材料や、大量の現像液が使用され、余分な材料の消費量が多い。特に基板が大型化すると、スピンコート法を用いる成膜方法では、大型の基板を回転させる機構が大規模となる点、材料液のロス及び廃液量が多い点で、大量生産上不利である。また、矩形の基板をスピンコートさせると回転軸を中心とする円形のムラが塗布膜に生じやすい。そこで、インクジェット法などの液滴吐出法やスクリーン印刷法などを用いて選択的にレジスト材料膜を形成し、露光を行ってレジストマスクを形成することが好ましい。選択的にレジスト材料膜を形成することによって、レジスト材料の使用量の削減が図れるため大幅なコストダウンが実現でき、１０００ｍｍ×１２００ｍｍ、１１００ｍｍ×１２５０ｍｍ、１１５０ｍｍ×１３００ｍｍのような大面積基板にも対応できる。

この際のエッチング方法としてウエットエッチングまたはドライエッチングを用いることができる。ここでは、酢酸と硝酸と燐酸との混合液を用いたウエットエッチングにより、酸化物半導体膜１０１の不要な部分を除去して、島状の酸化物半導体層１０３ａ、１０３ｂを形成する。なお、上記エッチングの後にはレジストマスク１０２ａ、１０２ｂは除去する。また、ウエットエッチングに用いるエッチャントは酸化物半導体膜１０１をエッチングできるものであればよく、上述したものに限られない。ドライエッチングを行う場合は、塩素を含有するガス、又は塩素を含有するガスに酸素が添加されたガスを用いることが好ましい。塩素と酸素を含有するガスを用いることで、下地膜として機能する絶縁膜と、酸化物半導体膜１０１とのエッチング選択比がとりやすく、絶縁膜へのダメージを十分に低減できるためである。

また、ドライエッチングに用いるエッチング装置としては、反応性イオンエッチング法（ＲＩＥ法）を用いたエッチング装置や、ＥＣＲ（ＥｌｅｃｔｒｏｎＣｙｃｌｏｔｒｏｎＲｅｓｏｎａｎｃｅ）やＩＣＰ（ＩｎｄｕｃｔｉｖｅｌｙＣｏｕｐｌｅｄＰｌａｓｍａ）などの高密度プラズマ源を用いたドライエッチング装置を用いることができる。また、ＩＣＰエッチング装置と比べて広い面積に渡って一様な放電が得られやすいドライエッチング装置としては、上部電極を接地させ、下部電極に１３．５６ＭＨｚの高周波電源を接続し、さらに下部電極に３．２ＭＨｚの低周波電源を接地したＥＣＣＰ（ＥｎｈａｎｃｅｄＣａｐａｃｉｔｉｖｅｌｙＣｏｕｐｌｅｄＰｌａｓｍａ）モードのエッチング装置がある。このＥＣＣＰモードのエッチング装置であれば、例えば基板として第１０世代の一辺が３ｍを超えるサイズの基板を用いる場合にも対応することができる。

その後、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うと良い。ここでは、窒素雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理により酸化物半導体層１０３ａ、１０３ｂを構成するＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体の原子レベルの再配列が行われる。この熱処理（光アニール等も含む）は、酸化物半導体層１０３ａ、１０３ｂ中におけるキャリアの移動を阻害する歪みを解放できる点で重要である。なお、上記の熱処理を行うタイミングは、酸化物半導体層１０３ａ、１０３ｂの形成後であれば特に限定されない。

次に、島状の酸化物半導体層１０３ａ、１０３ｂ上にゲート絶縁膜１０４を形成した後、ゲート絶縁膜１０４上に、導電膜１０５を形成する（図２（Ｅ）、（Ｆ）参照）。

ゲート絶縁膜１０４は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、又は酸化タンタル膜の単層または積層で設けることができる。ゲート絶縁膜１０４は、スパッタ法等を用いて膜厚を５０ｎｍ以上２５０ｎｍ以下で形成することができる。例えば、ゲート絶縁膜１０４として、スパッタ法により酸化シリコン膜を１００ｎｍの厚さで形成することができる。または、スパッタ法により酸化アルミニウム膜を１００ｎｍの厚さで形成することができる。なお、ゲート絶縁膜１０４は、透光性を有していることが好ましい。

ゲート絶縁膜１０４を緻密な膜で形成することにより、基板１００側から酸化物半導体層１０３ａ、１０３ｂに水分や酸素が侵入することを防止することができる。また、基板１００に含まれるアルカリ金属（Ｌｉ、Ｃｓ、Ｎａ等）やアルカリ土類金属（Ｃａ、Ｍｇ等）や他の金属元素などの不純物が酸化物半導体層に侵入することを防止することができる。なお、Ｎａは、５×１０^１９／ｃｍ^３以下、好ましくは１×１０^１８／ｃｍ^３以下とする。したがって、酸化物半導体を用いた半導体装置の半導体特性の変動を抑制することができる。また、半導体装置の信頼性を向上させることができる。

導電膜１０５は、インジウム錫酸化物（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ：ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛（ＺｎＯ）、窒化チタン等を用いることができる。また、酸化亜鉛を含むインジウム亜鉛酸化物（ＩｎｄｉｕｍＺｉｎｃＯｘｉｄｅ：ＩＺＯ）、酸化亜鉛にガリウム（Ｇａ）をドープしたもの、酸化スズ（ＳｎＯ_２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物なども用いてもよい。これらの材料をスパッタリング法により、単層構造又は積層構造で形成することができる。ただし、積層構造とする場合には、複数の膜の全ての光透過率が十分に高いことが望ましい。

次に、導電膜１０５上にレジストマスク１０７ａ、１０７ｂを形成し、当該レジストマスク１０７ａ、１０７ｂを用いて導電膜１０５を選択的にエッチングして、導電層１０９ａ、１０９ｂを形成する（図２（Ｇ）、（Ｈ）参照）。なお、上記エッチングの後にはレジストマスク１０７ａ、１０７ｂは除去する。この際、後に形成される絶縁膜１１２の被覆性を向上し、段切れを防止するために、ゲート電極の端部がテーパー形状となるようエッチングすることが好ましい。なお、ゲート電極にはゲート配線等、上記導電膜によって形成される電極や配線が含まれる。

次に、ゲート絶縁膜１０４、導電層１０９ａ、１０９ｂ上に導電膜１０６を形成する（図３（Ａ）、（Ｂ）参照）。

導電膜１０６は、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）などの金属材料、またはこれらの金属材料を主成分とする合金材料、またはこれらの金属材料を成分とする窒化物を用いて、単層又は積層で形成することができる。アルミニウムなどの低抵抗導電性材料で形成することが望ましい。

導電膜１０５（又は導電層１０９ａ、１０９ｂ）の上に導電膜１０６を形成した場合、両者の膜が反応を起こしてしまう場合がある。例えば、導電膜１０５にＩＴＯを用い、導電膜１０６にアルミニウムを用いた場合、化学反応が起きてしまう場合がある。したがって、化学反応が起きることを避けるために、導電膜１０５と導電膜１０６との間に、高融点材料を用いることが望ましい。例えば、高融点材料の例としては、モリブデン、チタン、タングステン、タンタル、クロムなどがあげられる。そして、高融点材料を用いた膜の上に、導電率の高い材料を用いて、導電膜１０６を多層膜とすることは、好適である。導電率の高い材料としては、アルミニウム、銅、銀などがあげられる。例えば、導電膜１０６を積層構造で形成する場合には、１層目をモリブデン、２層目をアルミニウム、３層目をモリブデンの積層、若しくは、１層目をモリブデン、２層目にネオジムを微量に含むアルミニウム、３層目をモリブデンの積層で形成することができる。

次に、導電膜１０６上にレジストマスク１１０を形成し、当該レジストマスク１１０を用いて導電膜１０６をエッチングする（図３（Ｃ）、（Ｄ）参照）。上記エッチングの後にはレジストマスク１１０は除去する。その結果、導電膜１０６は、レジストマスク１１０が形成されている部分を残して除去され、導電層１０９ａが露出する。これにより、導電層１１１ａと導電層１０９ａとは、それぞれの層が有する表面積が異なる。つまり、導電層１０９ａが有する表面積は、導電層１１１ａが有する表面積よりも大きい。または、導電層１１１ａと導電層１０９ａとは、導電層１１１ａと導電層１０９ａとが重なった領域と、導電層１１１ａと導電層１０９ａとが重なっていない領域とを有する。

少なくとも遮光性を有する導電層１１１ａがある領域では、ゲート配線として機能し、透光性を有する導電層１０９ａがある領域では、ゲート電極として機能する。ゲート電極として機能する導電層１０９ａを、透光性を有する材料で形成することにより、ゲート電極が形成された部分においても光を透過させることができるため、画素の開口率を向上させることができる。また、ゲート配線として機能する導電層１１１ａを、遮光性を有する導電層で形成することにより、配線抵抗を低減し、消費電力を低減することができる。また、ゲート配線は、遮光性を有する導電層を用いて構成されているため、画素間を遮光することができる。また、コントラストを向上させることができる。

なお、導電層１０９ａ、１０９ｂを形成した後、遮光性を有する導電層１１１ａを形成する工程について説明したが、形成する順番を逆としてもよい。つまり、ゲート配線として機能する遮光性を有する導電層１１１ａを形成した後に、ゲート電極として機能する透光性を有する導電層１０９ａ、１０９ｂを形成することもできる（図８（Ａ）、（Ｃ）参照）。

また、図３（Ｃ）、（Ｄ）に示すように、ゲート配線と同じ方向に容量配線が配置されている。容量配線は、画素領域では、透光性を有する導電層１０９ｂで形成することが望ましいが、後に形成されるソース配線と重なる領域では、透光性を有する導電層１０９ｂと、遮光性を有する導電層１１１ｂとの順で積層させてもよい（図１（Ａ）参照）。このような構成とすることにより、抵抗を下げることができる。

本実施の形態では、容量配線の幅とゲート配線の幅が同じになるように形成する例を示すが、容量配線の幅とゲート配線の幅が異なるように形成してもよい。容量配線の幅は、ゲート配線の幅よりも広くすることが好ましい。保持容量部１５１ａの表面積を大きくすることができる。

なお、酸化物半導体層１０３ａ、１０３ｂの形成後、ゲート絶縁膜１０４の形成後、ゲート電極の形成後のいずれかにおいて、酸化物半導体層１０３ａ、１０３ｂの一部の領域又は全部の領域の導電率を高める処理を行ってもよい。例えば、導電率を高める処理として、水素化処理などが挙げられる。水素を含んだ窒化珪素を酸化物半導体層１０３ｂの上層に配置し、熱を加えることにより、酸化物半導体層の水素化処理を行うことができる。または、水素雰囲気中で熱を加えることにより、水素化することも可能である。また、図６に示すように、酸化物半導体層１０３ａのチャネル形成領域と重なる領域に、チャネル保護層１２７を形成することにより、酸化物半導体層１０３ａに、選択的に導電率が高められた領域を形成することができる。

チャネル保護層１２７は、酸化珪素で形成されることが望ましい。これにより、酸化物半導体層１０３ａのチャネル部に、水素が入ることを低減することができる。なお、チャネル保護層１２７は、導電率を高める処理を行った後、除去してもよい。または、チャネル保護層１２７は、レジストで形成することも可能である。その場合は、水素化処理の後、レジストを除去することが好ましい。このように、酸化物半導体層１０３ａ、１０３ｂに対し、導電率を高める処理を行うことにより、トランジスタの電流を流れやすくし、容量素子の電極の抵抗を下げることができる。

図６において、チャネル保護層１２７は、酸化物半導体層１０３ａに接して設ける例を示したが、ゲート絶縁膜１０４上に設けてもよい。また、チャネル保護層１２７と、ゲート電極として機能する導電層１０９ａの形を調整して、導電層１０９ａよりもチャネル保護層１２７の方を大きくすることにより、オフセット領域を形成することができる。

次に、導電層１０９ａ、１０９ｂ、ゲート絶縁膜１０４を覆うように層間絶縁膜として機能する絶縁膜１１２を形成した後、絶縁膜１１２に酸化物半導体層に達するコンタクトホールを形成し、酸化物半導体層の表面の一部を露出させる（図３（Ｅ）、（Ｆ）参照）。

絶縁膜１１２は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等の酸素又は窒素を有する絶縁膜、ＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜や、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる膜を単層又は積層構造で設けることができる。なお、絶縁膜１１２は、透光性を有していることが好ましい。

次に、絶縁膜１１２上に、導電膜１１３を形成する（図３（Ｇ）、（Ｈ）参照）。

導電膜１１３は、導電膜１０５を形成した材料と概ね同じ材料で形成されることが望ましい。概ね同じ材料とは、主成分の元素が同じ材料のことであり、不純物レベルでは、含まれる元素の種類や濃度などが異なっている場合がある。このように、概ね同じ材料を用いることにより、スパッタや蒸着などで導電膜１１３を形成する場合、導電膜１０５と材料を共有できるというメリットがある。材料を共有できることにより、同じ製造装置を用いることができ、製造工程をスムーズに流すことができ、スループットを向上させることが可能となり、低コスト化を実現することが可能となる。

次に、導電膜１１３上にレジストマスク１１５ａ、１１５ｂを形成し、当該レジストマスク１１５ａ、１１５ｂを用いて導電膜１１３を選択的にエッチングして、導電層１１７ａ、及び導電層１１７ｂを形成する（図４（Ａ）、（Ｂ）参照）。なお、上記エッチングの後にはレジストマスク１１５ａ、１１５ｂは除去する。

次に、導電層１１７ａ、１１７ｂ、絶縁膜１１２上に導電膜１１４を形成する（図４（Ｃ）、（Ｄ）参照）。

導電膜１１４は、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）などの金属材料、またはこれらの金属材料を主成分とする合金材料、またはこれらの金属材料を成分とする窒化物を用いて、単層又は積層で形成することができる。アルミニウムなどの低抵抗導電性材料で形成することが望ましい。

また、導電膜１１４は、導電膜１０６を形成した材料とは異なる材料で形成されることが望ましい。または、導電膜１１４は、導電膜１０６とは異なる積層構造で形成されることが望ましい。なぜなら、半導体装置の作製工程において、加えられる温度が導電膜１１４と導電膜１０６とでは異なる場合が多いからである。通常、導電膜１０６の方が、高温な状態になることが多い。したがって、導電膜１０６の方が融点の高い材料または積層構造を用いることが望ましい。または、導電膜１０６の方が、ヒロックがおきにくい材料または積層構造を用いることが望ましい。または、導電膜１１４は、映像信号が供給される信号線を構成する場合があるため、導電膜１０６よりも配線抵抗が小さい材料又は積層構造を用いることが望ましい。

導電膜１０５（又は導電層１０９ａ、１０９ｂ）の上に導電膜１０６を形成した場合と同様に、導電膜１１３（又は、導電層１１７ａ、１１７ｂ）の上に導電膜１１４を形成した場合、両者の膜が反応を起こしてしまう場合がある。したがって、導電膜１１３上に導電膜１１４を形成する場合においても、導電膜１１３と導電膜１１４との間に、高融点材料を用いることが望ましい。例えば、高融点材料の例としては、モリブデン、チタン、タングステン、タンタル、クロムなどがあげられる。そして、高融点材料を用いた膜の上に、導電率の高い材料を用いて、導電膜１１４を多層膜で形成することは、好適である。導電率の高い材料としては、アルミニウム、銅、銀などがあげられる。

次に、導電膜１１４上にレジストマスク１１８を形成し、当該レジストマスク１１８を用いて導電膜１１４をエッチングする（図４（Ｅ）、（Ｆ）参照）。上記エッチングの後にはレジストマスク１１８は除去する。その結果、導電膜１１４は、レジストマスク１１８が形成されている部分を残して除去され、導電層１１７ａが露出する。これにより、導電層１１９ａと導電層１１７ａとは、それぞれの層が有する表面積が異なる。つまり、導電層１１７ａが有する表面積は、導電層１１９ａが有する表面積よりも大きい。または、導電層１１９ａと１１７ａとは、導電層１１９ａと導電層１１７ａとが重なった領域と、導電層１１９ａと導電層１１７ａとが重なっていない領域とを有する。

少なくとも遮光性を有する導電層１１９ａがある領域では、ソース配線として機能し、透光性を有する導電層１１７ａがある領域では、ソース電極又はドレイン電極として機能する。ソース電極又はドレイン電極として機能する導電層１１７ａ、１１７ｂを、透光性を有する導電層で形成することにより、ソース電極又はドレイン電極が形成された部分においても光を透過させることができるため、画素の開口率を向上させることができる。また、ソース配線として機能する導電層１１９ａを、遮光性を有する導電層で形成することにより、配線抵抗を低減し、消費電力を低減することができる。また、ソース配線は、遮光性を有する導電層１１９ａを用いて構成されているため、画素間を遮光することができる。つまり、行方向に配置されたゲート配線と、列方向に配置されたソース配線とによって、ブラックマトリクスを用いることなく画素間の隙間を遮光することができる。

なお、導電層１１７ａ、１１７ｂを形成した後、遮光性を有する導電層１１９ａを形成する工程について説明したが、形成する順番を逆としてもよい。つまり、ソース配線として機能する遮光性を有する導電層１１９ａを形成した後に、ソース電極又はドレイン電極として機能する透光性を有する導電層１０９ａ、１０９ｂを形成することもできる（図８（Ａ）、（Ｂ）参照）。

また、図４（Ｅ）、（Ｆ）において、導電層１１７ｂは、保持容量部１５１ａの電極としても機能する。容量配線には、保持容量部１５１ａが、ゲート絶縁膜１０４と絶縁膜１１２を誘電体として、電極として機能する酸化物半導体層１０３ｂと導電層１０９ｂと導電層１１７ｂとで構成される。このような構成とすることにより、抵抗を下げることができる。

このようにして、保持容量部１５１ａを、透光性を有する導電層で構成することにより、保持容量部１５１ａが形成された部分においても光を透過させることができるため、開口率を向上させることができる。また、保持容量部１５１ａを、透光性を有する材料で構成することにより、保持容量部１５１ａを大きくすることもできるため、トランジスタがオフになったときでも、画素電極の電位保持特性が向上し、表示品質が向上する。また、フィードスルー電位を小さくすることができる。

以上により、トランジスタ１５０ａ、保持容量部１５１ａを作製することができる。また、トランジスタ１５０ａ、保持容量部１５１ａを、透光性を有する素子とすることができる。なお、酸化物半導体層１０３ｂを用いてゲート絶縁膜１０４を誘電体として、保持容量部を形成する場合には、導電層１０９ｂで形成する容量配線の電位は、対向電極の電位（コモン線の電位）よりも、高くしておくことが可能である。酸化物半導体層１０３ｂに電荷を誘起させることができ、酸化物半導体層１０３ｂが保持容量部の電極として機能しやすくすることができる。一方、酸化物半導体層１０３ｂを用いずに保持容量部を形成する場合、又は酸化物半導体層１０３ｂに水素化処理などにより、導電率を高める処理が行われている場合には、対向電極（共通電極）と同電位にしてもよい。これにより、配線の数を低減することができる。

次に、絶縁膜１２０を形成した後、絶縁膜１２０上にレジストマスク（図示せず）を形成し、該レジストマスクを用いて、絶縁膜１２０をエッチングし、絶縁膜１２０にコンタクトホールを形成する（図５（Ａ）、（Ｂ）参照）。絶縁膜１２０は、トランジスタ１５０ａ、保持容量部１５１ａ、又は配線などが形成された表面を平坦にする絶縁膜として機能することが可能である。トランジスタ１５０ａ、保持容量部１５１ａを、透光性を有する素子として形成することができるため、それらが配置されている領域も、開口領域として利用することができる。そのため、トランジスタ１５０ａ、保持容量部１５１ａ、又は配線などによる凹凸を緩和して、これらの素子が形成された上部を平坦にすることは有益である。

また、絶縁膜１２０は、不純物などからトランジスタ１５０ａを保護する絶縁膜として機能することが可能である。絶縁膜１２０は、例えば、窒化珪素を有する膜で形成することができる。窒化珪素を有する膜は、不純物をブロッキングする効果が高いため好適である。または、絶縁膜１２０は、有機材料を有する膜で形成することができる。有機材料の例として、アクリル、ポリイミド、ポリアミドなどが好適である。これらの有機材料は、凹凸を平坦にする機能が高いため好適である。したがって、絶縁膜１２０を、窒化珪素を有する膜と、有機材料を有する膜とで積層構造とする場合には、下側に窒化珪素を有する膜を配置し、上側に有機材料を有する膜を配置することが好適である。なお、絶縁膜１２０を積層構造で形成する場合には、それぞれの膜の透光性が十分に高いことが望ましい。また、感光性材料も用いることができる。その場合には、絶縁膜１２０にエッチングを行い、コンタクトホールを形成することがなくなる。

また、絶縁膜１２０は、カラーフィルタとしての機能を有することが可能である。基板１００側にカラーフィルタを設けることにより、対向基板側にカラーフィルタを設ける必要がなくなり、２つの基板の位置を調整するためのマージンが必要なくなるため、パネルの製造を容易にすることができる。なお、絶縁膜１２０は、形成しなくてもよい。ソース電極、ソース配線と同じ層上に画素電極があってもよい。

次に、絶縁膜１２０及びコンタクトホール上に導電膜１２１を形成する（図５（Ｃ）、（Ｄ）参照）。導電膜１２１は、導電膜１０５、導電膜１１３を形成した材料と概ね同じ材料を有して構成されることが望ましい。このように、概ね同じ材料を用いることにより、スパッタや蒸着などで導電膜１２１を形成する場合、導電膜１０５、導電膜１１３と材料を共有できるというメリットがある。材料を共有できることにより、同じ製造装置を用いることができ、製造工程をスムーズに流すことができ、スループットを向上させることが可能となり、低コスト化を実現することが可能となる。

次に、導電膜１２１上にレジストマスク（図示せず）を形成し、該レジストマスクを用いて導電膜１２１を選択的にエッチングして、導電層１２２ａ、１２２ｂを形成する（図５（Ｅ）、（Ｆ）参照）。なお、上記エッチングの後にはレジストマスクは除去する。

導電層１２２ａ、１２２ｂは、画素電極として機能させることができる。また、導電層１２２ａ、１２２ｂは、コンタクトホールを介して、ソース配線、ソース電極、ゲート配線、ゲート電極、画素電極、容量配線、保持容量部の電極などを互いに接続させることができる。したがって、導電層１２２ａ、１２２ｂは、導体と導体とを接続するための配線として機能させることができる。

以上により、半導体装置を作製することができる。本実施の形態で示す作製方法により、透光性を有するトランジスタ１５０ａ及び透光性を有する保持容量部１５１ａを形成することができる。そのため、画素内に、トランジスタや保持容量部を配置する場合であっても、トランジスタや保持容量部が形成された部分においても光を透過させることができるため、開口率を向上させることができる。さらに、トランジスタと素子（例えば、別のトランジスタ）とを接続する配線は、抵抗率が低く導電率が高い材料を用いて形成することができるため、信号の波形なまりを低減し、配線抵抗による電圧降下を低減することができる。

次に、半導体装置の他の一例について、図７を用いて説明する。なお、図７に示す半導体装置は、多くの部分で図１と共通している。したがって、以下においては、重複する部分は省略し、異なる点について説明する。また、図７（Ａ）は、平面図であり、図７（Ｂ）は、図７（Ａ）におけるＡ−Ｂで切断した断面図、図７（Ｃ）は、図７（Ａ）におけるＣ−Ｄで切断した断面図である。

図１では、ゲート配線及びソース配線を、透光性を有する導電層上に遮光性を有する導電層との順で積層する例を示したが、遮光性を有する導電層と透光性を有する導電層との順で形成することもできる（図７参照）。ゲート電極として機能する透光性を有する導電層１０９ａが、ゲート配線として機能する遮光性を有する導電層１１１ａと接続されていればよい。ゲート配線と同様に、ソース電極又はドレイン電極として機能する透光性を有する導電層１１７ａが、ソース配線として機能する遮光性を有する導電層１１９ａと接続されていればよい。

次に、半導体装置の他の一例について、図８を用いて説明する。なお、図８に示す半導体装置は、多くの部分で図１と共通している。したがって、以下においては、重複する部分は省略し、異なる点について説明する。また、図８（Ａ）は、平面図であり、図８（Ｂ）は、図８（Ａ）におけるＡ−Ｂで切断した断面図、図８（Ｃ）は、図８（Ａ）におけるＣ−Ｄで切断した断面図である。

図１では、ゲート配線及びソース配線を、透光性を有する導電層と遮光性を有する導電層との順で積層する例を示したが、ゲート配線及びソース配線は、遮光性を有する導電層で形成することもできる（図８参照）。ゲート電極として機能する透光性を有する導電層１０９ａと、ゲート配線として機能する遮光性を有する導電層１１１ａとが接続されていればよい。ゲート配線と同様に、ソース電極又はドレイン電極として機能する透光性を有する導電層１１７ａと、ソース配線として機能する遮光性を有する導電層１１９ａとが接続されていればよい。

また、ゲート配線上にトランジスタを作製する場合、トランジスタの大きさは、トランジスタのゲート配線幅に依存するが、本実施の形態では、画素内にトランジスタを形成することができるため、トランジスタを大きく形成することができる。例えば、図９に示すように、ゲート配線幅よりもトランジスタのチャネル幅Ｗの方が長い、又はチャネル長Ｌの方が長いトランジスタを作製することができる。トランジスタを大きくすることにより、その電流能力を十分上げることができ、画素への信号書き込み時間を短縮することができる。または、オフ電流を低減することができ、ちらつきなどを低減することができる。よって、高精細な表示装置を提供することができる。

なお、画素構成は、図１に限定されない。例えば、図１０に示すように、容量配線を設けず、画素電極を隣り合う画素のゲート配線と絶縁膜、ゲート絶縁膜を介して重ねて保持容量を設けることができる。

次に、半導体装置の他の一例について、図１１を用いて説明する。なお、図１１に示す半導体装置は、多くの部分で図１と共通している。したがって、以下においては、重複する部分は省略し、異なる点について説明する。また、図１１（Ａ）は、平面図であり、図１１（Ｂ）は、図１１（Ａ）におけるＡ−Ｂで切断した断面図である。

図１１の図１と異なる点は、保持容量部１５１ｃの電極として、酸化物半導体層を用いずに、容量配線を構成する透光性を有する導電層１０９ｃと、ソース電極又はドレイン電極として機能する導電層１１７ｃとを用いている点にある。そのため、容量配線は、対向電極と同じ電位とすることができる。また、保持容量部１５１ｃに、酸化物半導体層を用いていないため、容量値が小さくなってしまうので、図１１に示す導電層１０９ｃと導電層１１７ｃの表面積を図１に示す導電層１０９ｂと導電層１１７ｂよりも大きくすることが好ましい。保持容量部１５１ｃの大きさは、画素ピッチの７割以上、又は８割以上とすることが好ましい。また、画素電極のコンタクトを導電層１１７ｃ上の導電層１１９ｂ上でとることとしている。以下、図１で示した構成と同様であるため、詳細な説明は省略する。

このような構成とすることにより、光透過率の高い保持容量部１５１ｃを大きく形成することができる。保持容量部１５１ｃを大きくすることによって、トランジスタがオフになったときでも、画素電極の電位保持特性が向上し、表示品質が向上する。また、フィードスルー電位を小さくすることができる。また、保持容量部１５１ｃを大きく形成した場合であっても、保持容量部１５１ｃが形成された部分においても光を透過させることができるため、開口率を高めることができ、消費電力を低減することができる。また、画素電極のコンタクトホールによる凹凸で、液晶の配向乱れがあったとしても、遮光性を有する導電層１１９ｂにより、光漏れを防止することができる。

次に、半導体装置の他の一例について、図１２を用いて説明する。なお、図１２に示す半導体装置は、多くの部分で図１と共通している。したがって、以下においては、重複する部分は省略し、異なる点について説明する。また、図１２は、平面図である。

図１２に、画素の構成の一例としてＥＬ表示装置の例を示す。図１２に示す画素は、導電層１０９ａと導電層１１１ａの順で積層されるゲート配線と、導電層１１７ａ、１１９ａの順で積層されるソース配線と、スイッチング用のトランジスタ１５０ａ、駆動用のトランジスタ１５０ｃ、保持容量部１５１ｄ、導電層１１７ｅと導電層１１９ｃの順で積層される電源線を有している。

図１２に示すトランジスタ１５０ａは、図１（Ｂ）に示すトランジスタ１５０ａと同様であり、絶縁表面を有する基板上に、酸化物半導体層１０３ａと、酸化物半導体層１０３ａを覆うゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極として機能する導電層１０９ａと、酸化物半導体層１０３ａと導電層１０９ａを覆う絶縁膜と、絶縁膜上に設けられ、酸化物半導体層１０３ａと電気的に接続され、ソース電極又はドレイン電極として機能する導電層１１７ａ、１１７ｂとで構成されている。また、駆動用のトランジスタ１５０ｃは、絶縁表面を有する基板上に酸化物半導体層１０３ｃ、酸化物半導体層１０３ｃを覆うゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極として機能する導電層１０９ｄと、酸化物半導体層１０３ｃと導電層１０９ｄを覆う絶縁膜１１２と、絶縁膜１１２上に設けられ、酸化物半導体層１０３ｃと電気的に接続され、ソース電極又はドレイン電極として機能する導電層１１７ｅ、１１７ｆとを有している。保持容量部１５１ｄは、ゲート絶縁膜と絶縁膜を誘電体として、電極として機能する酸化物半導体層１０３ｄと導電層１０９ｄと導電層１１７ｅとで構成されている。

図１２に示す半導体装置は、スイッチング用のトランジスタ１５０ａ、駆動用のトランジスタ１５０ｃの２つのトランジスタを有する場合について説明したが、１つの画素に３つ以上のトランジスタを設けることもできる。

このように、１画素中に、２つ以上のトランジスタを設ける場合であっても、トランジスタが形成された部分において光を透過させることができるため、開口率を高めることができる。

なお、保護回路やゲートドライバやソースドライバなどの周辺駆動回路部分では、トランジスタ部分で光が透過する必要がない。よって、画素部はトランジスタや容量素子を、透光性を有する材料で形成して、周辺駆動回路部分のトランジスタは、遮光性を有する材料で形成してもよい。

本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。

（実施の形態２）
本実施の形態では、半導体装置の作製工程の一例について図１３乃至図２２を用いて説明する。なお、本実施の形態における半導体装置及びその作製工程は、多くの部分で実施の形態１と共通している。したがって、以下においては、重複する部分は省略し、異なる点について詳細に説明する。

図１３に、本実施の形態の半導体装置を示す。図１３（Ａ）は、平面図であり、図１３（Ｂ）は、図１３（Ａ）におけるＡ−Ｂで切断した断面図である。

図１３と図１との異なる点は、図１において、トランジスタ１５０ａ用の酸化物半導体層１０３ａと、保持容量部１５１ａ用の酸化物半導体層１０３ｂを形成したのに対して、図１３では、トランジスタ２５０の酸化物半導体層と保持容量部２５１の酸化物半導体層を一つのアイランドにした点にある。

このような構成とすることにより、酸化物半導体層を形成するためのレイアウトが容易となる。また、コンタクトホールの数を低減することができるため、コンタクト抵抗を低減することができる。また、コンタクト不良を低減することができる。

次に、半導体装置の作製工程の一例について、図１４乃至図１９を用いて説明する。また、本実施の形態では、多階調マスクを用いて半導体装置を作製する場合について説明する。

はじめに、絶縁表面を有する基板２００上に酸化物半導体層２０３ａ、２０３ｂを形成する（図１４（Ａ）、（Ｂ）参照）。

基板２００の材料、酸化物半導体層２０３ａ、２０３ｂの材料や作製方法については、実施の形態１に示す基板１００、酸化物半導体層１０３ａ、１０３ｂを参照することができる。また、絶縁表面を有する基板２００上に下地膜として機能する絶縁膜を設けてもよい。

次に、酸化物半導体層２０３ａ、２０３ｂ上にゲート絶縁膜２０４、導電膜２０５、導電膜２０６を形成する（図１４（Ｃ）、（Ｄ）参照）。

ゲート絶縁膜２０４、導電膜２０５、導電膜２０６の材料及び作製方法については、実施の形態１に示すゲート絶縁膜１０４、導電膜１０５、導電膜１０６を参照することができる。

次に、導電膜２０６上にレジストマスク２０７ａ、２０７ｂを形成する。レジストマスク２０７ａ、２０７ｂは、多階調マスクを用いることにより、厚さの異なる領域を有するレジストマスクを形成することができる。多階調マスクを用いることで、使用するフォトマスクの枚数が低減され、作製工程が減少するため好ましい。本実施の形態において、導電膜２０５、２０６のパターンを形成する工程と、導電膜２１３、２１４のパターンを形成する工程において、多階調マスクを用いることができる。

多階調マスクとは、多段階の光量で露光を行うことが可能なマスクであり、代表的には、露光領域、半露光領域及び未露光領域の３段階の光量で露光を行う。多階調マスクを用いることで、一度の露光及び現像工程によって、複数（代表的には二種類）の厚さを有するレジストマスクを形成することができる。そのため、多階調マスクを用いることで、フォトマスクの枚数を削減することができる。

図１９（Ａ−１）及び図１９（Ｂ−１）は、代表的な多階調マスクの断面を示す。図１９（Ａ−１）には、グレートーンマスク４０３を示し、図１９（Ｂ−１）にはハーフトーンマスク４１４を示す。

図１９（Ａ−１）に示すグレートーンマスク４０３は、透光性を有する基板４００に遮光層により形成された遮光部４０１、及び遮光層のパターンにより設けられた回折格子部４０２で構成されている。

回折格子部４０２は、露光に用いる光の解像度限界以下の間隔で設けられたスリット、ドット又はメッシュ等を有することで、光の透過率を制御する。なお、回折格子部４０２に設けられるスリット、ドット又はメッシュは周期的なものであってもよいし、非周期的なものであってもよい。

透光性を有する基板４００としては、石英等を用いることができる。遮光部４０１及び回折格子部４０２を構成する遮光層は、金属膜を用いて形成すればよく、好ましくはクロム又は酸化クロム等により設けられる。

グレートーンマスク４０３に露光するための光を照射した場合、図１９（Ａ−２）に示すように、遮光部４０１に重畳する領域における透光率は０％となり、遮光部４０１又は回折格子部４０２が設けられていない領域における透光率は１００％となる。また、回折格子部４０２における透光率は、概ね１０％〜７０％の範囲であり、回折格子のスリット、ドット又はメッシュの間隔等により調節可能である。

図１９（Ｂ−１）に示すハーフトーンマスク４１４は、透光性を有する基板４１１上に半透光層により形成された半透光部４１２及び遮光層により形成された遮光部４１３で構成されている。

半透光部４１２は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉ等の層を用いて形成することができる。遮光部４１３は、グレートーンマスクの遮光層と同様の金属膜を用いて形成すればよく、好ましくはクロム又は酸化クロム等により設けられる。

ハーフトーンマスク４１４に露光するための光を照射した場合、図１９（Ｂ−２）に示すように、遮光部４１３に重畳する領域における透光率は０％となり、遮光部４１３又は半透光部４１２が設けられていない領域における透光率は１００％となる。また、半透光部４１２における透光率は、概ね１０％〜７０％の範囲であり、形成する材料の種類又は形成する膜厚等により調整可能である。

多階調マスクを用いることにより、露光部分、中間露光部分、及び未露光部分の３つの露光レベルのマスクを形成することができ、一度の露光及び現像工程により、複数（代表的には二種類）の厚さの領域を有するレジストマスクを形成することができる。このため、多階調マスクを用いることで、フォトマスクの枚数を削減することができる。

図１４（Ｅ）、（Ｆ）に示すハーフトーンマスクは、光を透過する基板３００上に半透過層３０１ａ、３０１ｂ及び遮光層３０１ｃで構成されている。したがって、導電膜２０６上には、後に保持容量部２５１の電極及びゲート電極となる箇所には、レジストマスク２０７ａ、２０７ｂが薄く形成され、後にゲート配線となる箇所にはレジストマスク２０７ａが厚く形成される（１４（Ｅ）、（Ｆ）参照）。

レジストマスク２０７ａ、２０７ｂを用いて、導電膜２０５、２０６の不要な部分を選択的にエッチングして除去し、導電層２０８ａ、２０９ａ、導電層２０８ｂ、２０９ｂを形成する（図１５（Ａ）、（Ｂ）参照）。

次に、レジストマスク２０７ａ、２０７ｂに対して、酸素プラズマによるアッシングを行う。レジストマスク２０７ａ、２０７ｂに対して酸素プラズマによるアッシングを行うことにより、レジストマスク２０７ｂは除去され、導電層２０８ｂが露出する。また、レジストマスク２０７ａは縮小し、レジストマスク２１０として残存する（図１５（Ｃ）、（Ｄ）参照）。このように、多階調マスクで形成したレジストマスクを用いることにより、追加のレジストマスクを用いることがなくなるため、工程を簡略化することができる。

次に、レジストマスク２１０を用いて、導電層２０８ａ、２０８ｂに対してエッチングする（図１６（Ａ）、（Ｂ）参照）。上記エッチングの後にはレジストマスク２１０は除去する。
その結果、導電層２０８ｂは除去され、導電層２０９ｂが露出する。また、導電層２０８ａは、レジストマスク２１０が形成されている部分を残して除去され、導電層２０９ａが露出する。これにより、導電層２０８ａと導電層２０９ａとは、それぞれの層が有する表面積が大きく異なる。つまり、導電層２０９ａが有する表面積は、導電層２０８ａが有する表面積よりも大きい。または、導電層２０８ａと導電層２０９ａとは、導電層２０８ａと導電層２０９ａとが重なった領域と、導電層２０８ａと導電層２０９ａとが重なっていない領域とを有する。

少なくとも遮光性を有する導電層２１１ａがある領域では、ゲート配線として機能し、透光性を有する導電層２０９ａがある領域では、ゲート電極として機能する。ゲート電極として機能する導電層２０９ａを、透光性を有する材料で形成することにより、画素の開口率を向上させることができる。また、ゲート配線として機能する導電層２０９ａと導電層２１１ａとを、透光性を有する導電層と遮光性を有する導電層との順で積層することにより、配線抵抗を低減し、消費電力を低減することができる。また、ゲート配線は、遮光性を有する導電層を用いて構成されているため、画素間を遮光することができる。

また、ゲート配線と同じ方向に容量配線が配置されている。容量配線は、画素領域では、透光性を有する導電層２０９ｂで形成することが望ましいが、後に形成されるソース配線と重なる領域では、透光性を有する導電層２０９ｂと、遮光性を有する導電層２１１ｂとの順で積層させてもよい。

このように、多階調マスクを用いることにより、１枚のマスクで、透光性を有する領域（光と透過率の高い領域）と、遮光性を有する領域（光透過率の低い領域）とを形成することができる。これにより、マスクを増加させることなく、透光性を有する領域（光透過率の高い領域）と、遮光性を有する領域（光透過率の低い領域）とを形成することができる。

次に、導電層２０９ａ、２０９ｂ、ゲート絶縁膜２０４を覆うように層間絶縁膜として機能する絶縁膜２１２を形成した後、絶縁膜２１２に酸化物半導体層に達するコンタクトホールを形成し、酸化物半導体層の表面の一部を露出させる。絶縁膜２１２の材料及び作製方法については、実施の形態１に示す絶縁膜１１２を参照することができる。

次に、絶縁膜２１２上に、導電膜２１３、導電膜２１４を形成する（図１６（Ｃ）、（Ｄ）参照）。導電膜２１３、導電膜２１４の材料及び作製方法については、実施の形態１に示す導電膜１１３、導電膜１１４を参照することができる。

次に、ハーフトーンマスクを用いて、導電膜２１４上にレジストマスク２１５ａ、２１５ｂを形成する（図１７（Ａ）、（Ｂ）参照）。ハーフトーンマスクは、光を透過する基板３０２上に半透過層３０３ｂ及び遮光層３０３ａで構成されている。したがって、導電膜２１４上には、後にソース電極又はドレイン電極なる箇所には、薄いレジストマスク２１５ｂ、後に、ソース配線となる箇所には厚いレジストマスク２１５ａが形成される。

レジストマスク２１５ａ、２１５ｂを用いて、導電膜２１３、２１４の不要な部分を選択的にエッチングして除去し、導電層２１６ａ、２１７ａ、導電層２１６ｂ、２１７ｂを形成する（図１７（Ｃ）、（Ｄ）参照）。

次に、レジストマスク２１５ａ、２１５ｂに対して、酸素プラズマによるアッシングを行う。レジストマスク２１５ａ、２１５ｂに対して酸素プラズマによるアッシングを行うことにより、レジストマスク２１５ｂは除去され、導電層２１７ｂが露出する。また、レジストマスク２１５ａは縮小し、レジストマスク２１８として残存する。このように、多階調マスクで形成したレジストマスクを用いることにより、追加のレジストマスクを用いることがなくなるため、工程を簡略化することができる。

次に、レジストマスク２１８を用いて、導電層２１６ａ、２１６ｂに対してエッチングする（図１８（Ａ）、（Ｂ）参照）。その結果、導電層２１６ｂは除去され、導電層２１７ｂが露出する。また、導電層２１６ａは、レジストマスク２１８が形成されている部分を残して除去され、導電層２１９ａが形成される。これにより、導電層２１９ａと導電層２１７ａとは、それぞれの層が有する表面積が大きく異なる。つまり、導電層２１７ａが有する表面積は、導電層２１９ａが有する表面積よりも大きい。または、導電層２１９ａと導電層２１７ａとは、導電層２１９ａと導電層２１７ａとが重なった領域と、導電層２１９ａと導電層２１７ａとが重なっていない領域とを有する。なお、上記エッチングの後には、レジストマスク２１８は除去する。

少なくとも遮光性を有する導電層２１９ａがある領域では、ソース配線として機能し、透光性を有する導電層２１７ａがある領域では、ソース電極又はドレイン電極として機能する。ソース電極又はドレイン電極として機能する導電層２１７ａ、２１７ｂを、透光性を有する導電層で形成することにより、画素の開口率を向上させることができる。また、ソース配線として機能する導電層２１７ａと導電層２１９ａとを、透光性を有する導電層と、遮光性を有する導電層との順で積層することにより、配線抵抗を低減し、消費電力を低減することができる。また、ソース配線は、遮光性を有する導電層２１９ａを用いて構成されているため、画素間を遮光することができる。つまり、行方向に配置されたゲート配線と、列方向に配置されたソース配線とによって、ブラックマトリクスを用いることなく画素間の隙間を遮光することができる。

また、導電層２１７ａは、保持容量部２５１の電極としても機能する。容量配線には、保持容量部２５１が、ゲート絶縁膜２０４と絶縁膜２１２を誘電体として、電極として機能する酸化物半導体層２０３ａと導電層２０９ｂと導電層２１７ｂとで構成される。

このようにして、保持容量部２５１を、透光性を有する導電層で構成することにより、保持容量部２５１が形成された部分においても光を透過させることができるため、開口率を向上させることができる。また、保持容量部２５１を、透光性を有する材料で構成することにより、保持容量部２５１を大きくすることもできるため、トランジスタがオフになったときでも、画素電極の電位保持特性が向上し、表示品質が向上する。また、フィードスルー電位を小さくすることができる。

以上により、トランジスタ２５０、保持容量部２５１を作製することができる。また、トランジスタ２５０、保持容量部２５１を、透光性を有する素子とすることができる。

次に、絶縁膜２２０を形成した後、絶縁膜２２０上にレジストマスク（図示せず）を形成し、該レジストマスクを用いて、絶縁膜２２０をエッチングし、絶縁膜２２０にコンタクトホールを形成する。次に、絶縁膜２２０及びコンタクトホール上に導電膜２２１を形成する。絶縁膜２２０、導電膜２２１の材料及び作製方法は、実施の形態１の絶縁膜１２０、導電膜１２１を参照することができる。なお、絶縁膜２２０は、形成しなくてもよい。ソース電極、ソース配線と同じ層上に画素電極があってもよい。

次に、導電膜２２１上にレジストマスク（図示せず）を形成し、該レジストマスクを用いて導電膜２２１を選択的にエッチングして、導電膜２２２ａ、２２２ｂを形成する（図１８（Ｃ）、（Ｄ）参照）。なお、上記エッチングの後にはレジストマスクは除去する。

以上により、半導体装置を作製することができる。多階調マスクを用いることによって、露光部分、中間露光部分、及び未露光部分の３つの露光レベルのマスクを形成することができ、一度の露光及び現像工程により、複数（代表的には二種類）の厚さの領域を有するレジストマスクを形成することができる。このため、多階調マスクを用いることで、フォトマスクの枚数を削減することができる。また、本実施の形態で示す作製方法により、透光性を有するトランジスタ２５０及び透光性を有する保持容量部２５１を形成することができる。そのため、画素内に、トランジスタと素子（例えば、別のトランジスタ）とを接続する配線は、抵抗率が低く導電率が高い材料を用いて形成することができるため、信号の波形なまりを低減し、配線抵抗による電圧降下を低減することができる。また、トランジスタ２５０の半導体層と保持容量部２５１の酸化物半導体層を一つのアイランドにしたため、酸化物半導体層を形成するためのレイアウトが容易となる。また、コンタクトホールの数を低減することができるため、コンタクト抵抗を低減することができる。また、コンタクト不良を低減することができる。なお、本実施の形態では、ゲート配線を形成する工程と、ソース配線を形成する工程の両方の工程で多階調マスクを用いる場合について説明したが、ゲート配線を形成する工程と、ソース配線を形成する工程のどちらか一方で用いてもよい。

次に、半導体装置の他の一例について、図２０を用いて説明する。なお、図２０における半導体装置は、多くの部分で図１と共通している。したがって、以下においては、重複する部分は省略し、異なる点について説明する。また、図２０（Ａ）は、平面図であり、図２０（Ｂ）は、図２０（Ａ）におけるＡ−Ｂで切断した断面図である。

図２０の図１との異なる点は、容量配線において、透光性を有する導電層１０９ｂと遮光性を有する導電層１１１ｃとの順で積層し、図１よりも遮光性を有する導電層１１１ｃの面積を大きくしている点にある。また、画素電極と導電層１１７ｂとのコンタクトを容量配線の遮光性を有する導電層１１１ｃ上でとることとした。以下、図１で示した構成と同様であるため、詳細な説明は省略する。

このような構成とすることにより、容量配線を抵抗率が低く、導電率が高い材料を用いて形成することができるため、信号の波形なまりを低減し、配線抵抗による電圧降下を低減することができる。また、画素電極のコンタクトホールによる凹凸で、液晶の配向乱れがあったとしても、容量配線の遮光性を有する導電層１１１ｃにより、光漏れを防止することができる。

（実施の形態３）
本実施の形態では、表示装置において、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜トランジスタを作製する例について以下に説明する。

表示装置の一例であるアクティブマトリクス型液晶表示装置のブロック図の一例を図２１（Ａ）に示す。図２１（Ａ）に示す表示装置は、基板５３００上に表示素子を備えた画素を複数有する画素部５３０１と、各画素を選択する走査線駆動回路５３０２と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５３０３とを有する。

図２１（Ｂ）に示す発光表示装置は、基板５４００上に表示素子を備えた画素を複数有する画素部５４０１と、各画素を選択する第１の走査線駆動回路５４０２及び第２の走査線駆動回路５４０４と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５４０３とを有する。

図２１（Ｂ）に示す発光表示装置の画素に入力されるビデオ信号をデジタル形式とする場合、画素はトランジスタのオンとオフの切り替えによって、発光もしくは非発光の状態となる。よって、面積階調法または時間階調法を用いて階調の表示を行うことができる。面積階調法は、１画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆動させることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光する期間を制御することによって、階調表示を行う駆動法である。

発光素子は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法に適している。時間階調法で表示を行なう場合、１フレーム期間を複数のサブフレーム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素子を発光または非発光の状態にする。複数のサブフレーム期間に分割することによって、１フレーム期間中に画素が発光する期間の合計の長さを、ビデオ信号により制御することができ、階調を表示することができる。

なお、図２１（Ｂ）に示す発光表示装置では、一つの画素に２つのスイッチング用ＴＦＴを配置する場合であって、一方のスイッチング用ＴＦＴのゲート配線である第１の走査線に入力される信号を第１走査線駆動回路５４０２で生成し、他方のスイッチング用ＴＦＴのゲート配線である第２の走査線に入力される信号を第２の走査線駆動回路５４０４で生成する例を示しているが、第１の走査線に入力される信号と、第２の走査線に入力される信号とを、共に１つの走査線駆動回路で生成するようにしても良い。また、例えば、１つの画素が有するスイッチング用ＴＦＴの数によって、スイッチング素子の動作を制御するために用いられる走査線が、各画素に複数設けられることもあり得る。この場合、複数の走査線に入力される信号を、全て１つの走査線駆動回路で生成しても良いし、複数の各走査線駆動回路で生成しても良い。

液晶表示装置の画素部に配置する薄膜トランジスタは、実施の形態１、２に従って形成する。また、実施の形態１、２に示す薄膜トランジスタはｎチャネル型ＴＦＴであるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成する。

また、発光表示装置においても、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成することができる。また、信号線駆動回路及び走査線駆動回路を実施の形態１、２に示すｎチャネル型ＴＦＴのみで作製することも可能である。

なお、保護回路やゲートドライバやソースドライバなどの周辺駆動回路部分では、トランジスタにおいて、光を透過させる必要がない。よって、画素部分はトランジスタや容量素子において光を透過させて、周辺駆動回路部分では、トランジスタにおいて光を透過させなくてもよい。

図２２（Ａ）は、多階調マスクを用いずに薄膜トランジスタを形成した場合、図２２（Ｂ）は、多階調マスクを用いて形成した場合である。多階調マスクを用いずに薄膜トランジスタを形成する場合は、ゲート電極として機能する導電層１１１ａ、ソース電極又はドレイン電極として機能する導電層１１９ａ、１１９ｂを、遮光性を有する導電層で形成することができる（図２２（Ａ）参照）。多階調マスクを用いて薄膜トランジスタを形成する場合は、ゲート電極、ソース電極又はドレイン電極は、それぞれ、透光性を有する導電層と遮光性を有する導電層とを積層して形成することができる。

また、上述した駆動回路は、液晶表示装置や発光表示装置に限らず、スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙と同じ読みやすさを実現し、他の表示装置に比べ消費電力を抑え、且つ、薄型、軽量とすることが可能である。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態４）
次に、半導体装置の一形態である表示装置の構成について説明する。本実施の形態では、表示装置として、エレクトロルミネッセンスを利用する発光素子を有する発光表示装置について説明する。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。

有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。

無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。

次に、デジタル時間階調駆動を適用可能な画素構成及び画素の動作について説明する。図２３は、デジタル時間階調駆動を適用可能な画素構成の一例を示す図である。ここでは酸化物半導体層（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。

画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。

なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されている。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。

なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域とゲート電極との間で容量が形成されていてもよい。

ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。

また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図２３と同じ画素構成を用いることができる。

アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジスタ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。

なお、図２３に示す画素構成は、これに限定されない。例えば、図２３に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。

次に、発光素子の構成について、図２４（Ａ）、図２４（Ｂ）、図２４（Ｃ）を用いて説明する。ここでは、駆動用ＴＦＴが図１２に示すトランジスタ１５０ｃの場合を例に挙げて、画素の断面構造について説明する。図２４（Ａ）、図２４（Ｂ）、図２４（Ｃ）の半導体装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実施の形態１、２で示すトランジスタと同様に作製でき、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む高い電気特性を有する薄膜トランジスタである。

発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、図２３に示す画素構成はどの射出構造の発光素子にも適用することができる。

上面射出構造の発光素子について図２４（Ａ）を用いて説明する。

図２４（Ａ）に、駆動用ＴＦＴであるＴＦＴ７００１が図１２に示すトランジスタ１５０ｃであり、発光素子７００２から発せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図２４（Ａ）では、発光素子７００２の陰極７００３と駆動用ＴＦＴであるＴＦＴ７００１が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７００４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なお、これらの層を全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いても良い。

陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に相当する。図２４（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢印で示すように陽極７００５側に射出する。

なお、駆動回路において酸化物半導体層上に設けるゲート電極は、陰極７００３と同じ材料で形成すると工程を簡略化できるため好ましい。

次に、下面射出構造の発光素子について図２４（Ｂ）を用いて説明する。駆動用ＴＦＴ７０１１が図１２に示すトランジスタ１５０ｃであり、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の、画素の断面図を示す。図２４（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図２４（Ａ）の場合と同様に、仕事関数が小さい導電膜であれば様々な材料を用いることができる。ただし、その膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして、発光層７０１４は、図２４（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図２４（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして、遮蔽膜７０１６は、例えば、光を反射する金属等を用いることができるが、金属膜に限定されない。例えば、黒の顔料を添加した樹脂等を用いることもできる。

陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２に相当する。図２４（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、矢印で示すように陰極７０１３側に射出する。

なお、駆動回路において酸化物半導体層上に設けるゲート電極は、陰極７０１３と同じ材料で形成すると工程を簡略化できるため好ましい。

次に、両面射出構造の発光素子について、図２４（Ｃ）を用いて説明する。図２４（Ｃ）では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、陽極７０２５が順に積層されている。陰極７０２３は、図２４（Ａ）の場合と同様に、仕事関数が小さい導電膜であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として用いることができる。そして発光層７０２４は、図２４（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０２５は、図２４（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。

陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０２２に相当する。図２４（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。

なお、駆動回路において酸化物半導体層上に設けるゲート電極は、導電膜７０２７と同じ材料で形成すると工程を簡略化できるため好ましい。また、駆動回路において酸化物半導体層上に設けるゲート電極は、導電膜７０２７及び陰極７０２３と同じ材料を用いて積層させると、工程を簡略化できることに加え、積層することにより配線抵抗を低下させることができ、好ましい。

なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。

なお、本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。

なお、本実施の形態で示す半導体装置は、図２４（Ａ）、図２４（Ｂ）、図２４（Ｃ）に示した構成に限定されるものではなく、開示した技術的思想に基づく各種の変形が可能である。

次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の上面及び断面について、図２５（Ａ）、図２５（Ｂ）を用いて説明する。図２５（Ａ）は、第１の基板上に形成された薄膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの上面図であり、図２５（Ｂ）は、図２５（Ａ）のＨ−Ｉにおける断面図に相当する。

第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。

また、第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有しており、図２５（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。薄膜トランジスタ４５０９、４５１０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む信頼性の高い実施の形態１〜３に示す薄膜トランジスタを適用することができる。

なお、保護回路やゲートドライバやソースドライバなどの周辺駆動回路部分では、トランジスタ部分において光を透過させる必要がない。よって、画素部４５０２ではトランジスタや容量素子を、透光性を有する材料で形成し、周辺駆動回路部分のトランジスタでは、遮光性を有する材料で形成してもよい。

また、４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接続されている。なお、発光素子４５１１の構成は、第１の電極層４５１７、電界発光層４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。

隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。

電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。

発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。

また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂから供給されている。

本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４５１０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。

接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。

発光素子４５１１からの光の取り出し方向に位置する基板には、第２の基板は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。

また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。

また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。

信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、別途用意された単結晶半導体基板、或いは絶縁基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図２５（Ａ）及び図２５（Ｂ）の構成に限定されない。

以上の工程により、製造コストを低減した発光表示装置を作製することができる。

（実施の形態５）
次に、半導体装置の一形態である表示装置の他の構成について説明する。本実施の形態では、表示装置として液晶素子を有する液晶表示装置について説明する。

まず、液晶表示装置の一形態である液晶表示パネル（液晶パネルともいう）の上面及び断面について、図２６（Ａ１）、図２６（Ａ２）、図２６（Ｂ）を用いて説明する。図２６（Ａ１）、図２６（Ａ２）は、第１の基板４００１上に形成された実施の形態１〜３で示したＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止した、パネルの上面図であり、図２６（Ｂ）は、図２６（Ａ１）、図２６（Ａ２）のＭ−Ｎにおける断面図に相当する。

第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。

なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図２６（Ａ１）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図２６（Ａ２）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。

また、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図２６（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２１が設けられている。薄膜トランジスタ４０１０、４０１１は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む実施の形態１〜３に示す薄膜トランジスタを適用することができる。

なお、保護回路やゲートドライバやソースドライバなどの周辺駆動回路部分では、トランジスタ部分において光を透過させる必要がない。よって、画素部４００２ではトランジスタや容量素子を、透光性を有する材料で形成し、周辺駆動回路部分のトランジスタでは、遮光性を有する材料で形成してもよい。

また、液晶素子４０１３が有する画素電極４０３０は、薄膜トランジスタ４０１０と電気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６上に形成されている。画素電極４０３０と対向電極層４０３１と液晶層４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極４０３０、対向電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。

画素部４００２においては、格子状の配線部分は光を通さないが、それ以外は光を透過させることができるため、開口率を向上させることができる。さらに、各画素電極間には隙間が必要であり、隙間部分には液晶に電界が加わらない。そのため、その隙間部分は、光を透過させないことが望ましい。そこで、格子状の配線部分をブラックマトリクスとして利用することができる。

なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−ＲｅｉｎｆｏｒｃｅｄＰｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。

また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、画素電極４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４００５に含有させる。

また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ〜１００μｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。

なお、本実施の形態で示す液晶表示装置は透過型液晶表示装置の例であるが、反射型液晶表示装置でも半透過型液晶表示装置でも適用できる。

また、本実施の形態で示す液晶表示装置は、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する遮光膜を設けてもよい。

また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トランジスタの信頼性を向上させるため、実施の形態１〜３で得られた薄膜トランジスタを保護膜や平坦化絶縁膜として機能する絶縁層４０２１で覆う構成となっている。絶縁層４０２１は、１層又は２層以上の積層構造で形成することができる。なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよい。本実施の形態では保護膜をスパッタ法で形成する例を示すが、特に限定されずプラズマＣＶＤ法などの種々の方法で形成すればよい。

保護膜として積層構造の絶縁層で形成することができる。積層構造の絶縁層を形成する場合は、保護膜の一層目として、例えばスパッタ法を用いて酸化珪素膜を形成する。保護膜として酸化珪素膜を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒロック防止に効果がある。

また、保護膜の二層目として、例えばスパッタ法を用いて窒化珪素膜を形成する。保護膜として窒化珪素膜を用いると、ナトリウム等の可動イオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化させることを抑制することができる。

また、保護膜を形成した後に、半導体層のアニール（３００℃〜４００℃）を行ってもよい。また、保護膜を形成した後にバックゲートを形成する。

また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層４０２１を形成してもよい。

なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、またはアリール基のうち少なくとも１種を有していてもよい。

絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。絶縁層４０２１を材料液を用いて形成する場合、ベークする工程で同時に、半導体層のアニール（３００℃〜４００℃）を行ってもよい。絶縁層４０２１の焼成工程と半導体層のアニールを兼ねることで効率よく半導体装置を作製することが可能となる。

画素電極４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。

また、画素電極４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。

導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。

また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。

本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極４０３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。

接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。

また図２６（Ａ１）、図２６（Ａ２）においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。

図２７は、ＴＦＴ基板２６００を用いて半導体装置として液晶表示モジュールを構成する一例を示している。

図２７は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。

液晶表示モジュールには、ＴＮ（ＴｗｉｓｔｅｄＮｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（ＦｒｉｎｇｅＦｉｅｌｄＳｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（ＰａｔｔｅｒｎｅｄＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）、ＡＳＭ（ＡｘｉａｌｌｙＳｙｍｍｅｔｒｉｃａｌｉｇｎｅｄＭｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（ＯｐｔｉｃａｌＣｏｍｐｅｎｓａｔｅｄＢｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（ＦｅｒｒｏｅｌｅｃｔｒｉｃＬｉｑｕｉｄＣｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃＬｉｑｕｉｄＣｒｙｓｔａｌ）などを用いることができる。

以上の工程により、製造コストを低減した液晶表示装置を作製することができる。

（実施の形態６）
次に、半導体装置の一形態である電子ペーパーについて説明する。電子ペーパーは、紙と同じ読みやすさを実現し、他の表示装置に比べ消費電力を抑え、且つ、薄型、軽量とすることが可能である。

図２８に、半導体装置の一形態としてアクティブマトリクス型の電子ペーパーを示す。半導体装置の画素部に用いられる薄膜トランジスタ５８１としては、上記の実施形態で示す画素部の薄膜トランジスタと同様に作製でき、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む薄膜トランジスタである。

図２８に示す電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。

薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジスタであり、ソース電極層又はドレイン電極層は第１の電極層５８７と、絶縁層５８５に形成する開口で接しており電気的に接続している。第１の電極層５８７と第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図２８参照。）。

また、ツイストボールの代わりに、電気泳動表示素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子である。電気泳動表示素子は、液晶素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電源供給源（例えば、電波発信源）から電子ペーパーを遠ざけた場合であっても、表示された像を保存しておくことが可能となる。

以上の工程により、製造コストが低減された電子ペーパーを作製することができる。

（実施の形態７）
開示した発明に係る半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。

図２９（Ａ）は、携帯情報端末機器９２００の一例を示している。携帯情報端末機器９２００は、コンピュータを内蔵しており、様々なデータ処理を行うことが可能である。このような携帯情報端末機器９２００としては、ＰＤＡ（ＰｅｒｓｏｎａｌＤｉｇｉｔａｌＡｓｓｉｓｔａｎｃｅ）が挙げられる。

携帯情報端末機器９２００は、筐体９２０１および筐体９２０３の２つの筐体で構成されている。筐体９２０１と筐体９２０３は、連結部９２０７で折りたたみ可能に連結されている。筐体９２０１には表示部９２０２が組み込まれており、筐体９２０３はキーボード９２０５を備えている。もちろん、携帯情報端末機器９２００の構成は上述のものに限定されず、少なくともバックゲート電極を有する薄膜トランジスタを備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。同一基板上に駆動回路と画素部を形成することにより製造コストが低減され、電気特性の高い薄膜トランジスタを有する携帯情報端末機器を実現できる。

図２９（Ｂ）は、デジタルビデオカメラ９５００の一例を示している。デジタルビデオカメラ９５００は、筐体９５０１に表示部９５０３が組み込まれ、その他に各種操作部が設けられている。なお、デジタルビデオカメラ９５００の構成は特に限定されず、少なくともバックゲート電極を有する薄膜トランジスタを備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。同一基板上に駆動回路と画素部を形成することにより製造コストが低減され、電気特性の高い薄膜トランジスタを有するデジタルビデオカメラを実現できる。

図２９（Ｃ）は、携帯電話機９１００の一例を示している。携帯電話機９１００は、筐体９１０２および筐体９１０１の２つの筐体で構成されており、連結部９１０３により折りたたみ可能に連結されている。筐体９１０２には表示部９１０４が組み込まれており、筐体９１０１には操作キー９１０６が設けられている。なお、携帯電話機９１００の構成は特に限定されず、少なくともバックゲート電極を有する薄膜トランジスタを備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。同一基板上に駆動回路と画素部を形成することにより製造コストが低減され、電気特性の高い薄膜トランジスタを有する携帯電話機を実現できる。

図２９（Ｄ）は、携帯可能なコンピュータ９８００の一例を示している。コンピュータ９８００は、開閉可能に連結された筐体９８０１と筐体９８０４を備えている。筐体９８０４には表示部９８０２が組み込まれ、筐体９８０１はキーボード９８０３などを備えている。なお、コンピュータ９８００の構成は特に限定されず、少なくともバックゲート電極を有する薄膜トランジスタを備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。同一基板上に駆動回路と画素部を形成することにより製造コストが低減され、電気特性の高い薄膜トランジスタを有するコンピュータを実現できる。

図３０（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。

テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。

なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。

図３０（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。

なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。

また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。

図３１（Ａ）は、図２９（Ｃ）の携帯電話とは異なる他の携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、スピーカ１００５、マイク１００６などを備えている。

図３１（Ａ）に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情報を入力することができる。また、電話を掛ける、或いはメールを打つ操作は、表示部１００２を指などで触れることにより行うことができる。

表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。

例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。

また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表示部１００２の画面表示を自動的に切り替えるようにすることができる。

また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。

また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。

表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１００２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。

図３１（Ｂ）も携帯電話機の一例である。図３１（Ｂ）の携帯電話機は、筐体９４１１に、表示部９４１２、及び操作ボタン９４１３を含む表示装置９４１０と、筐体９４０１に操作ボタン９４０２、外部入力端子９４０３、マイク９４０４、スピーカ９４０５、及び着信時に発光する発光部９４０６を含む通信装置９４００とを有しており、表示機能を有する表示装置９４１０は電話機能を有する通信装置９４００と矢印の２方向に脱着可能である。よって、表示装置９４１０と通信装置９４００の短軸同士を取り付けることも、表示装置９４１０と通信装置９４００の長軸同士を取り付けることもできる。また、表示機能のみを必要とする場合、通信装置９４００より表示装置９４１０を取り外し、表示装置９４１０を単独で用いることもできる。通信装置９４００と表示装置９４１０とは無線通信又は有線通信により画像又は入力情報を授受することができ、それぞれ充電可能なバッテリーを有する。

１００基板
１０１酸化物半導体膜
１０２ゲート絶縁膜
１０２ａレジストマスク
１０３ａ酸化物半導体層
１０３ｂ酸化物半導体層
１０３ｃ酸化物半導体層
１０３ｄ酸化物半導体層
１０３ｅ酸化物半導体層
１０４ゲート絶縁膜
１０５導電膜
１０６導電膜
１０７ａレジストマスク
１０７ｂレジストマスク
１０８ａ導電層
１０８ｂ導電層
１０９ａ導電層
１０９ｂ導電層
１０９ｃ導電層
１０９ｄ導電層
１１０レジストマスク
１１１ａ導電層
１１１ｂ導電層
１１１ｃ導電層
１１２絶縁膜
１１３導電膜
１１４導電膜
１１５導電膜
１１５ａレジストマスク
１１５ｂレジストマスク
１１６ａ導電層
１１１６ｂ導電層
１１６ｂ導電層
１１７ａ導電層
１１７ｂ導電層
１１７ｃ導電層
１１７ｄ導電層
１１７ｅ導電層
１１７ｆ導電層
１１７ｇ導電層
１１８レジストマスク
１１９ａ導電層
１１９ｂ導電層
１１９ｃ導電層
１２０絶縁膜
１２１導電膜
１２２ａ導電層
１２２ｂ導電層
１２６コンタクトホール
１２７チャネル保護層
１５０トランジスタ
１５０ａトランジスタ
１５０ｂトランジスタ
１５０ｃトランジスタ
１５１ａ保持容量部
１５１ｂ保持容量部
１５１ｃ保持容量部
１５１ｄ保持容量部
１８０グレートーンマスク
１８５ハーフトーンマスク
２００基板
２０３ａ酸化物半導体層
２０４ゲート絶縁膜
２０５導電膜
２０６導電膜
２０７ａレジストマスク
２０７ｂレジストマスク
２０８ａ導電層
２０８ｂ導電層
２０９ａ導電層
２０９ｂ導電層
２１０レジストマスク
２１１導電層
２１１ａ導電層
２１１ｂ導電層
２１２絶縁膜
２１３導電膜
２１４導電膜
２１５ａレジストマスク
２１５ｂレジストマスク
２１６ａ導電層
２１６ｂ導電層
２１７ａ導電層
２１７ｂ導電層
２１８レジストマスク
２１９ａ導電層
２２０絶縁膜
２２１導電膜
２２２ａ導電膜
２５０トランジスタ
２５１保持容量部
３００基板
３０１ａ半透過層
３０１ｂ半透過層
３０１ｃ遮光層
３０２基板
３０３ａ遮光層
３０３ｂ半透過層
３０７酸化物半導体層
３０８酸化物半導体層
３１０ａ導電層
３１０ｂ導電層
３１１ａ酸化物半導体層
３１１ｂ酸化物半導体層
３１３バリア膜
３１４透明導電層
３１５チャネル保護層
３２３導電膜
３５０薄膜トランジスタ
４００基板
４０１遮光部
４０２回折格子部
４０３グレートーンマスク
４１１基板
４１２半透光部
４１３遮光部
４１４ハーフトーンマスク
５８１薄膜トランジスタ
５８５絶縁層
５８７電極層
５８８電極層
５８９球形粒子
５９４キャビティ
５９５充填材
１０００携帯電話機
１００１筐体
１００２表示部
１００２表示部
１００３操作ボタン
１００４外部接続ポート
１００５スピーカ
１００６マイク
２６００ＴＦＴ基板
２６０１対向基板
２６０２シール材
２６０３画素部
２６０４表示素子
２６０５着色層
２６０６偏光板
２６０７偏光板
２６０８配線回路部
２６０９フレキシブル配線基板
２６１０冷陰極管
２６１１反射板
２６１２回路基板
２６１３拡散板
３０１ａ半透過層
３０１ｃ遮光層
３０３ａ遮光層
３０３ｂ半透過層
５９０ａ黒色領域
５９０ｂ白色領域
４００１基板
４００２画素部
４００３信号線駆動回路
４００４走査線駆動回路
４００５シール材
４００６基板
４００８液晶層
４０１０薄膜トランジスタ
４０１１薄膜トランジスタ
４０１３液晶素子
４０１５接続端子電極
４０１６端子電極
４０１８ＦＰＣ
４０１９異方性導電膜
４０２０絶縁層
４０２１絶縁層
４０３０画素電極
４０３１対向電極層
４０３２絶縁層
４５０１基板
４５０２画素部
４５０３ａ信号線駆動回路
４５０４ａ走査線駆動回路
４５０５シール材
４５０６基板
４５０７充填材
４５０９薄膜トランジスタ
４５１０薄膜トランジスタ
４５１１発光素子
４５１２電界発光層
４５１３電極層
４５１５接続端子電極
４５１６端子電極
４５１７電極層
４５１８ａＦＰＣ
４５１９異方性導電膜
４５２０隔壁
５３００基板
５３０１画素部
５３０２走査線駆動回路
５３０３信号線駆動回路
５４００基板
５４０１画素部
５４０２走査線駆動回路
５４０３信号線駆動回路
５４０４走査線駆動回路
６４００画素
６４０１スイッチング用トランジスタ
６４０２駆動用トランジスタ
６４０３容量素子
６４０４発光素子
６４０５信号線
６４０６走査線
６４０７電源線
６４０８共通電極
７００１ＴＦＴ
７００２発光素子
７００３陰極
７００４発光層
７００５陽極
７０１１駆動用ＴＦＴ
７０１２発光素子
７０１３陰極
７０１４発光層
７０１５陽極
７０１６遮蔽膜
７０１７導電膜
７０２１駆動用ＴＦＴ
７０２２発光素子
７０２３陰極
７０２４発光層
７０２５陽極
７０２７導電膜
９１００携帯電話機
９１０１筐体
９１０２筐体
９１０３連結部
９１０４表示部
９１０６操作キー
９２００携帯情報端末機器
９２０１筐体
９２０２表示部
９２０３筐体
９２０５キーボード
９２０７連結部
９４００通信装置
９４０１筐体
９４０２操作ボタン
９４０３外部入力端子
９４０４マイク
９４０５スピーカ
９４０６発光部
９４１０表示装置
９４１１筐体
９４１２表示部
９４１３操作ボタン
９５００デジタルビデオカメラ
９５０１筐体
９５０３表示部
９６００テレビジョン装置
９６０１筐体
９６０３表示部
９６０５スタンド
９６０７表示部
９６０９操作キー
９６１０リモコン操作機
９７００デジタルフォトフレーム
９７０１筐体
９７０３表示部
９８００コンピュータ
９８０１筐体
９８０２表示部
９８０３キーボード
９８０４筐体

Claims

絶縁表面を有する基板上に設けられた酸化物半導体層と、
前記酸化物半導体層を覆うゲート絶縁膜と、
前記ゲート絶縁膜上に設けられた第１の導電層と第２の導電層との順で積層されたゲート電極を含むゲート配線と、
前記酸化物半導体層と、前記ゲート電極を含む前記ゲート配線を覆う絶縁膜と、
前記絶縁膜上に設けられ、前記酸化物半導体層と電気的に接続され、第３の導電層と第４の導電層との順で積層されたソース電極を含むソース配線と、
を有し、
前記ゲート電極は、前記第１の導電層で形成され、
前記ゲート配線は、前記第１の導電層と第２の導電層で形成され、
前記ソース電極は、前記第３の導電層で形成され、
前記ソース配線は、前記第３の導電層と第４の導電層で形成されている半導体装置。
絶縁表面を有する基板上に設けられた酸化物半導体層と、
前記酸化物半導体層を覆うゲート絶縁膜と、
前記ゲート絶縁膜上に設けられた第１の導電層と第２の導電層との順で積層されたゲート電極を含むゲート配線と、
前記酸化物半導体層と、前記ゲート電極を含む前記ゲート配線を覆う絶縁膜と、
前記絶縁膜上に設けられ、前記酸化物半導体層と電気的に接続され、第３の導電層と第４の導電層との順で積層されたソース電極を含むソース配線と、
容量配線とを有し、
前記ゲート電極は、前記第１の導電層で形成され、
前記ゲート配線は、前記第１の導電層と第２の導電層で形成され、
前記ソース電極は、前記第３の導電層で形成され、
前記ソース配線は、前記第３の導電層と第４の導電層で形成され、
前記容量配線は、第５の導電層と第６の導電層で形成されている半導体装置。
絶縁表面を有する基板上に設けられた酸化物半導体層と、
前記酸化物半導体層を覆うゲート絶縁膜と、
前記ゲート絶縁膜上に設けられた第１の導電層と第２の導電層との順で積層されたゲート電極を含むゲート配線と、
前記酸化物半導体層と、前記ゲート電極を含む前記ゲート配線を覆う絶縁膜と、
前記絶縁膜上に設けられ、前記酸化物半導体層と電気的に接続され、第３の導電層と第４の導電層との順で積層されたソース電極を含むソース配線と、
容量配線と、保持容量部とを有し、
前記ゲート電極は、前記第１の導電層で形成され、
前記ゲート配線は、前記第１の導電層と第２の導電層で形成され、
前記ソース電極は、前記第３の導電層で形成され、
前記ソース配線は、前記第３の導電層と第４の導電層で形成され、
前記容量配線は、第５の導電層と第６の導電層で形成され、
前記保持容量部は、前記酸化物半導体層、前記第３の導電層、前記第５の導電層、前記ゲート絶縁膜、及び前記絶縁膜とで形成されている半導体装置。
請求項１乃至請求項３のいずれか一において、
前記第１の導電層及び前記第３の導電層は、透光性を有する半導体装置。
請求項１乃至請求項４のいずれか一において、
前記第２の導電層及び前記第４の導電層は、遮光性を有する半導体装置。
請求項５において、
前記第２の導電層と、前記第４の導電層は、異なる材料で形成されている半導体装置。
請求項１乃至６のいずれか一において、
前記第２の導電層はアルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）から選ばれた一つ又は複数の元素を含む金属材料、合金、又は該金属の窒化物で形成されている半導体装置。
請求項１乃至７のいずれか一において、
前記第４の導電層はアルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）から選ばれた一つ又は複数の元素を含む金属材料、合金、又は該金属の窒化物で形成されている半導体装置。
請求項１乃至請求項８のいずれか一において、
前記酸化物半導体層は、インジウム、ガリウム及び亜鉛を含む半導体装置。