[go: up one dir, main page]

JP2013183001A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013183001A
JP2013183001A JP2012045498A JP2012045498A JP2013183001A JP 2013183001 A JP2013183001 A JP 2013183001A JP 2012045498 A JP2012045498 A JP 2012045498A JP 2012045498 A JP2012045498 A JP 2012045498A JP 2013183001 A JP2013183001 A JP 2013183001A
Authority
JP
Japan
Prior art keywords
film
insulating film
oxide
oxide semiconductor
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012045498A
Other languages
English (en)
Inventor
Kenichi Okazaki
健一 岡崎
Takuya Matsuo
拓哉 松尾
Yoshitaka Yamamoto
良高 山元
Hiroshi Matsukizono
広志 松木薗
Yosuke Kanzaki
庸輔 神崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd, Sharp Corp filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012045498A priority Critical patent/JP2013183001A/ja
Priority to US13/776,999 priority patent/US8853697B2/en
Publication of JP2013183001A publication Critical patent/JP2013183001A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6758Thin-film transistors [TFT] characterised by the insulating substrates

Landscapes

  • Thin Film Transistor (AREA)

Abstract

【課題】ガラス基板中に含まれる金属元素がゲート絶縁膜または酸化物半導体膜に拡散されるのを抑制することを課題とする。
【解決手段】ガラス基板102と、ガラス基板102上に形成された金属酸化物からなる下地絶縁膜104と、下地絶縁膜104上に形成されたゲート電極106と、ゲート電極106上に形成されたゲート絶縁膜108と、ゲート絶縁膜108上に形成され、ゲート電極106と重畳する位置に設けられた酸化物半導体膜110と、酸化物半導体膜110と電気的に接続されたソース電極114a及びドレイン電極114bと、を有し、下地絶縁膜104の表面から3nm以下の領域において、ガラス基板102中に含まれる金属元素の濃度が、1×1018atoms/cm以下であることを特徴とする半導体装置である。
【選択図】図1

Description

本発明は、酸化物半導体を用いた半導体装置に関する。なお、本明細書において、半導体装置とは、半導体素子自体または半導体素子を含むものをいい、このような半導体素子として、例えばトランジスタ(薄膜トランジスタなど)が挙げられる。また、液晶表示装置などの表示装置も半導体装置に含まれる。
液晶表示装置に代表されるように、ガラス基板等の平板に形成される薄膜トランジスタは、アモルファスシリコン、多結晶シリコンによって作製されている。アモルファスシリコンを用いた薄膜トランジスタは、電界効果移動度が低いもののガラス基板の大面積化に対応することができ、一方、結晶シリコンを用いた薄膜トランジスタは電界効果移動度が高いものの、レーザアニール等の結晶化工程が必要であり、ガラス基板の大面積化には必ずしも適応しないといった特性を有している。
これに対し、酸化物半導体を用いて薄膜トランジスタを作製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛、In−Ga−Zn−O系酸化物半導体を用いて薄膜トランジスタを作製し、画像表示装置のスイッチング素子などに用いる技術が特許文献1及び特許文献2で開示されている。
このような酸化物半導体の半導体特性は、酸化物半導体に含まれる酸素濃度に大きく影響される。そのため、酸化物半導体の特性変動を抑制するためには、酸化物半導体の酸化還元反応を抑制し、酸素濃度を維持することが重要となる。そこで、酸化物半導体上に珪素を主成分とした酸化膜や窒化膜を用いて水分が酸化物半導体へ混入することを防止していた。
しかしながら、酸化シリコン膜や窒化シリコン膜では、水分の酸化物半導体への混入を十分に防止することは困難であった。また、水分の透過を防ぐために、酸化シリコン膜や窒化シリコン膜の膜厚を厚くすると、応力が大きくなり、クラック(亀裂)が入りやすくなってしまう。
また、水分に加え、アルカリ金属(Li、Cs、Na等)やアルカリ土類金属(Ca、Mg等)や他の金属元素などの不純物が酸化物半導体に拡散すると、酸化物半導体の半導体特性が変化してしまうという問題があった(例えば特許文献3参照)。
特開2007−123861号公報 特開2007−096055号公報 特開2010−135770号公報
本発明の一態様は、ガラス基板中に含まれる金属元素がゲート絶縁膜または酸化物半導体膜に拡散されるのを抑制することを課題とする。また、本発明の一態様は、ガラス基板中に含まれる水、水素、アルカリ金属のような不純物がゲート絶縁膜または酸化物半導体膜に拡散されるのを抑制することを課題とする。
本発明の一態様は、ガラス基板と、前記ガラス基板上に形成され、酸化物半導体膜を有するトランジスタと、前記酸化物半導体膜と前記ガラス基板との間に形成された金属酸化物からなる絶縁膜と、を有し、前記絶縁膜の表面から3nm以下の領域において、前記ガラス基板中に含まれる金属元素の濃度が、1×1018atoms/cm以下であることを特徴とする半導体装置である。
上記本発明の一態様によれば、絶縁膜の表面から3nm以下の領域において、ガラス基板中に含まれる金属元素の濃度が、1×1018atoms/cm以下であることにより、ガラス基板中に含まれる金属元素が酸化物半導体膜に拡散されるのを抑制することができる。
本発明の一態様は、ガラス基板と、前記ガラス基板上に形成された金属酸化物からなる下地絶縁膜と、前記下地絶縁膜上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、前記ゲート電極と重畳する位置に設けられた酸化物半導体膜と、前記酸化物半導体膜と電気的に接続されたソース電極及びドレイン電極と、を有し、前記下地絶縁膜の表面から3nm以下の領域において、前記ガラス基板中に含まれる金属元素の濃度が、1×1018atoms/cm以下であることを特徴とする半導体装置である。
本発明の一態様は、ガラス基板と、前記ガラス基板上に形成されたゲート電極と、前記ゲート電極上に形成された金属酸化物からなる第1のゲート絶縁膜と、前記第1のゲート絶縁膜上に形成された前記第1のゲート絶縁膜と組成が異なる第2のゲート絶縁膜と、前記第2のゲート絶縁膜上に形成され、前記ゲート電極と重畳する位置に設けられた酸化物半導体膜と、前記酸化物半導体膜と電気的に接続されたソース電極及びドレイン電極と、を有し、前記第1のゲート絶縁膜の表面から3nm以下の領域において、前記ガラス基板中に含まれる金属元素の濃度が、1×1018atoms/cm以下であることを特徴とする半導体装置である。
また、本発明の一態様において、前記酸化物半導体膜はチャネル領域を有しており、前記酸化物半導体膜上には、前記チャネル領域上に位置する酸化物絶縁膜が形成されているとよい。
また、本発明の一態様において、前記金属酸化物は酸化アルミニウムであり、前記酸化アルミニウムの密度は3.2g/cm以上であるとよい。
また、本発明の一態様において、前記酸化アルミニウムの水の放出量は1.0×1015atoms/cm以下であるとよい。
また、本発明の一態様において、前記酸化アルミニウムの水素の放出量は1.0×1015atoms/cm以下であるとよい。
また、本発明の一態様において、前記酸化物半導体膜は、インジウム酸化物、亜鉛酸化物、ガリウム酸化物、及びスズ酸化物の群から選択された少なくとも一つの酸化物を含む膜であるとよい。
また、本発明の一態様において、前記酸化物半導体膜は、結晶部を含み、前記結晶部は、c軸が前記酸化物半導体膜の被形成面の法線ベクトルに平行な方向に揃うとよい。
本発明の一態様を適用することで、ガラス基板中に含まれる金属元素がゲート絶縁膜または酸化物半導体膜に拡散されるのを抑制することができる。また、本発明の一態様を適用することで、ガラス基板中に含まれる水、水素、アルカリ金属のような不純物がゲート絶縁膜または酸化物半導体膜に拡散されるのを抑制することができる。
(A)は本発明の一態様に係る半導体装置を示す平面図、(B)は(A)に示すX1−Y1に沿った断面図、(C)は本発明の一態様に係る半導体装置を示す断面図。 (A)〜(D)は図1(B)に示す半導体装置の作製方法を説明する断面図。 (A)〜(C)は図1(B)に示す半導体装置の作製方法を説明する断面図。 (A)は本発明の一態様に係る半導体装置を示す平面図、(B)は(A)に示すX2−Y2線に沿った断面図、(C)は(B)に示す半導体装置の変形例を示す断面図。 (A)は本発明の一態様に係る半導体装置を示す平面図、(B)は(A)に示すX3−Y3線に沿った断面図、(C)は(B)に示す半導体装置の変形例を示す断面図。 (A)は実施例1の試料1を示す断面図、(B)は実施例1の試料2を示す断面図。 試料1及び試料2の酸化アルミニウム膜の密度を測定した結果を示す図。 (A)は実施例1の試料3を示す断面図、(B)は実施例1の試料4を示す断面図。 試料3の膜中の水素元素及び重水素元素の濃度を測定した結果を示す図。 試料4の膜中の水素元素及び重水素元素の濃度を測定した結果を示す図。 (A),(B)は実施例2の試料5のTDS測定結果を示す図、(C),(D)は実施例2の試料6のTDS測定結果を示す図、(E),(F)は実施例2の試料7のTDS測定結果を示す図。 (A)は実施例3のトランジスタ180を示す構造図、(B)は比較例のトランジスタ190を示す構造図。 (A)は実施例3のトランジスタ180を条件1で試験を行った後のトランジスタ特性を示す図、(B)はトランジスタ180を条件2で試験を行った後のトランジスタ特性を示す図。 (A)は実施例3のトランジスタ180を条件3で試験を行った後のトランジスタ特性を示す図、(B)はトランジスタ180を条件4で試験を行った後のトランジスタ特性を示す図。 (A)は比較例のトランジスタ190を条件1で試験を行った後のトランジスタ特性を示す図、(B)は比較例のトランジスタ190を条件2で試験を行った後のトランジスタ特性を示す図。 (A)は比較例のトランジスタ190を条件3で試験を行った後のトランジスタ特性を示す図、(B)は比較例のトランジスタ190を条件4で試験を行った後のトランジスタ特性を示す図。 (A)は実施例4の試料8を示す断面図、(B)は実施例4の試料9を示す断面図。 (A)は試料8の膜中のナトリウムの濃度を測定した結果を示す図、(B)は試料9の膜中のナトリウムの濃度を測定した結果を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
<実施の形態1:CSC構造(チャネルストップコンタクト型)>
図1(A)は、本発明の一態様に係る半導体装置を示す平面図であり、図1(B)は、図1(A)に示すX1−Y1線に沿った断面図である。この半導体装置はボトムゲート構造(逆スタガ型構造ともいう)のトランジスタ150を有している。なお、図1(A)では、煩雑になることを避けるため、トランジスタ150の構成要素の一部(例えば、ゲート絶縁膜108など)を省略して図示している。
図1(B)に示すように、基板102上には金属酸化物からなる下地絶縁膜104が形成されている。下地絶縁膜104の表面から3nm以下の領域において、基板102中に含まれる金属元素の濃度が、1×1018atoms/cm以下であることが好ましい。
下地絶縁膜104上にはゲート電極106が形成されている。下地絶縁膜104及びゲート電極106の上にはゲート絶縁膜108が形成されており、ゲート絶縁膜108上にはチャネル領域を有する島状の酸化物半導体膜110が形成されている。酸化物半導体膜110は、ゲート絶縁膜108と接し、ゲート電極106と重畳する位置に設けられている。酸化物半導体膜110上及びゲート絶縁膜108上には保護絶縁膜112が設けられており、保護絶縁膜112は少なくともチャネル領域に対応する領域に位置している。保護絶縁膜112上及び酸化物半導体膜110上にはソース電極114a及びドレイン電極114bが形成されており、ソース電極114a及びドレイン電極114bは酸化物半導体膜110と電気的に接続されている。このように基板102上にはボトムゲート構造のトランジスタ150が形成されている。
トランジスタ150上には、さらに層間絶縁膜116、及び平坦化絶縁膜118が設けられる構成としてもよい。詳細には、保護絶縁膜112、ソース電極114a及びドレイン電極114bの上には層間絶縁膜116が設けられており、層間絶縁膜116上には平坦化絶縁膜118が設けられている。
本実施の形態によれば、ゲート絶縁膜108及び酸化物半導体膜110と基板102との間に金属酸化物からなる下地絶縁膜104を形成しているため、基板102中に含まれる不純物(水、水素、アルカリ金属など)が、ゲート絶縁膜108または酸化物半導体膜110へ拡散されるのを抑制することができる。これにより、信頼性の高い半導体装置を提供することができる。
図1(C)は、図1(B)に示す半導体装置の変形例を示す断面図であり、図1(B)と同一部分には同一符号を付し、異なる部分についてのみ説明する。なお、図1(C)は、図1(A)に示すX1−Y1線に沿った断面図に相当する。
図1(C)に示すように、基板102上にはゲート電極106が形成されており、ゲート電極106及び基板102の上には金属酸化物からなる第1のゲート絶縁膜108aが形成されている。第1のゲート絶縁膜108aの表面から3nm以下の領域において、基板102中に含まれる金属元素の濃度が、1×1018atoms/cm以下であることが好ましい。
第1のゲート絶縁膜108a上には、第1のゲート絶縁膜108aと組成が異なる第2のゲート絶縁膜108bが形成されている。第1のゲート絶縁膜108aと第2のゲート絶縁膜108bとによりゲート絶縁膜108が構成されており、ゲート絶縁膜108上には島状の酸化物半導体膜110が形成されている。
本変形例においても本実施の形態と同様の効果を得ることができる。
さらに、本変形例では、第2のゲート絶縁膜108b及び酸化物半導体膜110と、基板102及びゲート電極106との間に金属酸化物からなる第1のゲート絶縁膜108aを形成しているため、ゲート電極106中に含まれる金属(例えば、Cu)が、第2のゲート絶縁膜108bまたは酸化物半導体膜110へ拡散されるのを抑制することができる。これにより、信頼性の高い半導体装置を提供することができる。
[酸化物半導体膜110の詳細な説明]
酸化物半導体膜110は、CAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)膜であることが好ましい。
CAAC−OS膜は、完全な単結晶ではなく、完全な非晶質でもない。CAAC−OS膜は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が100nm未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡(TEM:Transmission Electron Microscope)による観察像では、CAAC−OS膜に含まれる非晶質部と結晶部との境界は明確ではない。また、TEMによってCAAC−OS膜には粒界(グレインバウンダリーともいう)は確認できない。そのため、CAAC−OS膜は、粒界に起因する電子移動の低下が抑制される。
CAAC−OS膜に含まれる結晶部は、c軸がCAAC−OS膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつab面に垂直な方向から見て三角形状または六角形状の原子配列を有し、c軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれa軸およびb軸の向きが異なっていてもよい。本明細書等において、単に垂直と記載する場合、85°以上95°以下の範囲も含まれることとする。また、単に平行と記載する場合、−5°以上5°以下の範囲も含まれることとする。
なお、CAAC−OS膜において、結晶部の分布が一様でなくてもよい。例えば、CAAC−OS膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、表面の近傍では結晶部の占める割合が高くなることがある。また、CAAC−OS膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
CAAC−OS膜に含まれる結晶部のc軸は、CAAC−OS膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、CAAC−OS膜の形状(被形成面の断面形状または表面の断面形状)によっては互いに異なる方向を向くことがある。
なお、結晶部のc軸の方向は、CAAC−OS膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
CAAC−OS膜を用いたトランジスタは、可視光や紫外光の照射によるトランジスタの電気特性の変動を低減することが可能である。また、しきい値の変動、及びバラツキを抑制できる。よって、当該トランジスタは信頼性が高い。
また、結晶部または結晶性を有する酸化物半導体膜では、よりバルク内欠陥を低減することができる。さらに、結晶部または結晶性を有する酸化物半導体膜表面の平坦性を高めることによって、該酸化物半導体膜を用いたトランジスタは、アモルファス状態の酸化物半導体膜を用いたトランジスタ以上の電界効果移動度を得ることができる。酸化物半導体膜表面の平坦性を高めるためには、平坦な表面上に酸化物半導体膜を形成することが好ましく、具体的には、平坦面粗さ(Ra)が0.15nm以下、好ましくは0.1nm以下の表面上に形成するとよい。
なお、Raは、日本工業規格JIS B0601で定義されている中心線平均粗さを面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、以下の式にて定義される。
Figure 2013183001
なお、上記において、Sは、測定面(座標(x,y)(x,y)(x,y)(x,y)で表される4点によって囲まれる長方形の領域)の面積を指し、Zは測定面の平均高さを指す。Raは原子間力顕微鏡(AFM:Atomic Force Microscope)にて評価可能である。
また、酸化物半導体膜は、シリコンの1.1eVよりも大きい禁制帯幅を持つ酸化物半導体を適用することが好ましく、例えば、禁制帯幅が3.15eVであるIn−Ga−Zn系酸化物、禁制帯幅が約3.0eVである酸化インジウム、禁制帯幅が約3.0eVであるインジウム錫酸化物、禁制帯幅が約3.3eVであるインジウムガリウム酸化物、禁制帯幅が約2.7eVであるインジウム亜鉛酸化物、禁制帯幅が約3.3eVである酸化錫、禁制帯幅が約3.37eVである酸化亜鉛などを好ましく用いることができる。このような材料を用いることにより、トランジスタのオフ電流を極めて低く保つことが可能である。
また、酸化物半導体膜に用いる酸化物半導体としては、インジウム(In)、亜鉛(Zn)、及びガリウム(Ga)の群から選ばれた少なくとも一つを含むことが好ましい。特にInとZnを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとしてスズ(Sn)を有することが好ましい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるIn−Zn系酸化物、Sn−Zn系酸化物、In−Ga系酸化物、三元系金属の酸化物であるIn−Ga−Zn系酸化物(IGZOとも表記する)、In−Sn−Zn系酸化物、Sn−Ga−Zn系酸化物、四元系金属の酸化物であるIn−Sn−Ga−Zn系酸化物を用いることができる。
ここで、In−Ga−Zn系酸化物とは、InとGaとZnを主成分として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素が入っていてもよい。
また、酸化物半導体として、InMO(ZnO)(m>0、且つ、mは整数でない)で表記される材料を用いてもよい。なお、Mは、Ga、Fe、Mn及びCoから選ばれた一の金属元素もしくは複数の金属元素、または上記のスタビライザーとしての元素を示す。また、酸化物半導体として、InSnO(ZnO)(n>0、且つ、nは整数)で表記される材料を用いてもよい。
例えば、In:Ga:Zn=1:1:1、In:Ga:Zn=3:1:2、あるいはIn:Ga:Zn=2:1:3の原子数比のIn−Ga−Zn系酸化物やその組成の近傍の酸化物を用いるとよい。
また、酸化物半導体膜の成膜工程において、酸化物半導体膜に水素、または水がなるべく含まれないことが好ましい。例えば、酸化物半導体膜の成膜工程の前処理として、スパッタリング装置の予備加熱室で基板を予備加熱し、基板に吸着した水素、水分などの不純物を脱離し排気することが好ましい。また、酸化物半導体膜の成膜時、残留水分が排気された成膜室(成膜チャンバーともいう)で行うことが好ましい。
なお、予備加熱室、及び成膜室の水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段は、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した、予備加熱室、及び成膜室は、例えば、水素原子、水(HO)など水素原子を含む化合物(より好ましくは炭素原子を含む化合物も)等が排気されるため、酸化物半導体膜に含まれる水素、水分などの不純物の濃度を低減できる。
なお、酸化物半導体膜としてIn−Ga−Zn系酸化物をスパッタリング法により成膜する。また、酸化物半導体膜は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下においてスパッタリング法により形成することができる。
酸化物半導体膜として、In−Ga−Zn系酸化物をスパッタリング法で作製するためのターゲットとしては、例えば、原子数比がIn:Ga:Zn=1:1:1の金属酸化物ターゲットや、原子数比がIn:Ga:Zn=3:1:2の金属酸化物ターゲットや、原子数比がIn:Ga:Zn=2:1:3の金属酸化物ターゲットを用いることができる。ただし、酸化物半導体膜に用いることのできるターゲットは、これらのターゲットの材料、及び組成に限定されるものではない。
また、酸化物半導体膜を上述した金属酸化物ターゲットを用いて形成した場合、ターゲットの組成と、基板上に形成される薄膜の組成とが異なる場合がある。例えば、In:Ga:ZnO=1:1:1[mol比]の金属酸化物ターゲットを用いた場合、成膜条件にも依存するが、薄膜である酸化物半導体膜の組成比は、In:Ga:ZnO=1:1:0.6〜0.8[mol比]となる場合がある。これは、酸化物半導体膜の成膜中において、ZnOが昇華する、またはIn、Ga、ZnOの各成分のスパッタリングレートが異なるためであると考えられる。
したがって、所望の組成比の薄膜を形成したい場合においては、予め金属酸化物ターゲットの組成比を調整する必要がある。例えば、薄膜である酸化物半導体膜の組成比を、In:Ga:ZnO=1:1:1[mol比]とする場合においては、金属酸化物ターゲットの組成比を、In:Ga:ZnO=1:1:1.5[mol比]とすればよい。すなわち、金属酸化物ターゲットのZnOの含有量を予め多くすればよい。ただし、ターゲットの組成比は、上記数値に限定されず、成膜条件や、形成される薄膜の組成により適宜調整することができる。また、金属酸化物ターゲットのZnOの含有量を多くすることにより、得られる薄膜の結晶性が向上するため好ましい。
また、金属酸化物ターゲットの相対密度は90%以上100%以下、好ましくは95%以上99.9%以下である。相対密度の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜とすることができる。
また、酸化物半導体膜を成膜する際に用いるスパッタリングガスとしては、水素、水、水酸基、または水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
酸化物半導体膜として、CAAC−OS膜を適用する場合、該CAAC−OS膜を形成する方法としては、三つ挙げられる。一つめは、成膜温度を200℃以上450℃以下として酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含まれる結晶部のc軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。二つめは、酸化物半導体膜を薄い膜厚で成膜した後、200℃以上700℃以下の熱処理を行うことで、酸化物半導体膜に含まれる結晶部のc軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。三つめは、一層目の酸化物半導体膜を薄く成膜した後、200℃以上700℃以下の熱処理を行い、さらに二層目の酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含まれる結晶部のc軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
また、基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる水素や水などの不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減されるため好ましい。また、酸化物半導体膜を、ALD(Atomic Layer Deposition)法、蒸着法、塗布法などで成膜してもよい。
なお、酸化物半導体膜として、CAAC−OS膜以外の結晶性を有する酸化物半導体膜(単結晶または微結晶)を成膜する場合には、成膜温度は特に限定されない。
また、酸化物半導体膜の加工方法としては、ウエットエッチング法、またはドライエッチング法により酸化物半導体膜のエッチングを行うことができる。ドライエッチング法のエッチングガスには、BCl、Cl、O等を用いることができる。エッチング速度の向上にはECR(Electron Cycrotron Resonance)やICP(Inductive Coupled Plasma)などの高密度プラズマ源を用いたドライエッチング装置を用いることができる。
また、酸化物半導体膜の形成後、酸化物半導体膜に対して、熱処理を行ってもよい。当該熱処理の温度は、300℃以上700℃以下、または基板の歪み点未満とする。当該熱処理を行うことで、酸化物半導体膜に含まれる過剰な水素(水や水酸基を含む)を除去することが可能である。なお、当該熱処理は、本明細書等において、脱水化処理(脱水素化処理)と記す場合がある。
当該熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、450℃、1時間の条件で行うことができる。この間、酸化物半導体膜は大気に触れさせず、水や水素の混入が生じないようにする。
熱処理装置は、電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、GRTA(Gas Rapid Thermal Anneal)装置、LRTA(Lamp Rapid Thermal Anneal)装置等のRTA(Rapid Thermal Anneal)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。
例えば、当該熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分間熱した後、当該不活性ガス雰囲気から被処理物を取り出すGRTA処理を行ってもよい。GRTA処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素を含むガスに切り替えても良い。
なお、不活性ガス雰囲気としては、窒素、または希ガス(ヘリウム、ネオン、アルゴン等)を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、6N(99.9999%)以上、好ましくは7N(99.99999%)以上(すなわち、不純物濃度が1ppm以下、好ましくは0.1ppm以下)とする。
また、上述の脱水化処理(脱水素化処理)を行うと、酸化物半導体膜を構成する主成分材料である酸素が同時に脱離して減少してしまうおそれがある。酸化物半導体膜において、酸素が脱離した箇所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気的特性変動を招くドナー準位が生じてしまう。よって、脱水化処理(脱水素化処理)を行った場合、酸化物半導体膜中に、酸素を供給することが好ましい。酸化物半導体膜中に酸素を供給することにより、膜中の酸素欠損を補填することができる。
酸化物半導体膜中の酸素欠損を補填する方法の一例としては、酸化物半導体膜に対して脱水化処理(脱水素化処理)を行った後、同じ炉に高純度の酸素ガス、二窒化酸素ガス、高純度の亜酸化窒素ガス、又は超乾燥エア(CRDS(キャビティリングダウンレーザー分光法)方式の露点計を用いて測定した場合の水分量が20ppm(露点換算で−55℃)以下、好ましくは1ppm以下、より好ましくは10ppm以下の空気)を導入すればよい。酸素ガス、または二窒化酸素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガス、または二窒化酸素ガスの純度を、6N(99.9999%)以上、好ましくは7N(99.99999%)以上(即ち、酸素ガスまたは二窒化酸素ガス中の不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。
また、酸化物半導体膜中に酸素を供給する方法の一例としては、酸化物半導体膜に酸素(少なくとも、酸素ラジカル、酸素原子、酸素イオンのいずれかを含む)を添加することで、酸化物半導体膜中に酸素を供給してもよい。酸素の添加方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
また、酸化物半導体膜中に酸素を供給する方法の一例としては、下地絶縁膜、または後に形成されるゲート絶縁膜等を加熱することにより、酸素の一部を脱離させ、酸化物半導体膜に酸素を供給してもよい。
上述のように、酸化物半導体膜の形成後において、脱水化処理(脱水素化処理)を行い酸化物半導体膜から、水素、または水分を除去して不純物が極力含まれないように高純度化し、脱水化処理(脱水素化処理)によって同時に減少してしまった酸素を酸化物半導体に加える、または過剰な酸素を供給し酸化物半導体膜の酸素欠損を補填することが好ましい。また、酸化物半導体膜に酸素を供給する場合を、加酸素化処理、または過酸素化処理と記す場合がある。
このように、酸化物半導体膜は、脱水化処理(脱水素化処理)により、水素または水分が除去され、加酸素化処理により酸素欠損を補填することによって、電気的にi型(真性)化またはi型に限りなく近い酸化物半導体膜とすることができる。具体的には、酸化物半導体膜中の水素濃度は、5×1019atoms/cm以下、好ましくは5×1018atoms/cm以下、さらに好ましくは5×1017atoms/cm以下とする。なお、上述の酸化物半導体膜中の水素濃度は、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectroscopy)で測定されるものである。
このように、水素濃度が十分に低減されて高純度化され、十分な酸素の供給により酸素欠乏に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体膜では、ドナーに由来するキャリアが極めて少なく(ゼロに近い)、キャリア濃度が1×1012/cm未満、好ましくは1×1011/cm未満、さらに好ましくは、1.45×1010/cm未満となる。このような酸化物半導体膜を用いたトランジスタにおいて、例えば、室温(25℃)でのオフ電流(ここでは、単位チャネル幅(1μm)あたりの値)は、100zA(1zA(ゼプトアンペア)は1×10−21A)以下、好ましくは10zA以下、さらに好ましくは100yA(1yA(ヨクトアンペア)は1×10−24A)以下となる。このように、i型化(真性化)または実質的にi型化された酸化物半導体を用いることで、極めて優れたオフ電流特性のトランジスタとすることができる。
<実施の形態1:CSC構造(チャネルストップコンタクト型)作製方法>
図1(B)に示した半導体装置の作製方法について、図2及び図3を用いて説明を行う。なお、図1(B)で示した符号については、同様の符号を用い、その繰り返しの説明は省略する。
まず、基板102上に金属酸化物からなる下地絶縁膜104を形成する(図2(A)参照)。
基板102としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料を用いる。量産する上では、基板102は、第8世代(2160mm×2460mm)、第9世代(2400mm×2800mm、または2450mm×3050mm)、第10世代(2950mm×3400mm)等のマザーガラスを用いることが好ましい。マザーガラスは、処理温度が高く、処理時間が長いと大幅に収縮するため、マザーガラスを使用して量産を行う場合、作製工程の加熱処理は、好ましくは600℃以下、さらに好ましくは450℃以下、さらに好ましくは350℃以下とすることが望ましい。
下地絶縁膜104としては、例えば、酸化アルミニウム膜を用いることができる。酸化アルミニウム膜は、スパッタリング法により形成し、好ましくは密度が3.2g/cm以上、さらに好ましくは3.6g/cm以上であるとよい。下地絶縁膜104として、上述した酸化アルミニウム膜を用いることで、基板102からトランジスタ150中に拡散する不純物を防止することができる。基板102からの不純物としては、例えば、水素、金属元素等がある。金属元素としては、ナトリウム、アルミニウム、マグネシウム、カルシウム、ストロンチウム、バリウム、シリコン、ボロンといった元素が挙げられる。また、下地絶縁膜104の膜厚は、5nm以上150nm以下(好ましくは10nm以上100nm以下)とすることができる。
下地絶縁膜の表面から3nm以下の領域において、ガラス基板中に含まれる金属元素の濃度が、1×1018atoms/cm以下であることが好ましい。
また、下地絶縁膜104としては、水(HO)、または水素(H)の放出量が少ない膜が好ましい。例えば、下地絶縁膜104として、酸化アルミニウム膜を用いることができる。酸化アルミニウム膜の水(HO)の放出量が、好ましくは5×1015atoms/cm以下、さらに好ましくは1×1015atoms/cm以下であるとよい。また、酸化アルミニウム膜の水素(H)の放出量が、好ましくは5×1015atoms/cm以下、さらに好ましくは1×1015atoms/cm以下であるとよい。
例えば、下地絶縁膜104の膜中に水素、または水の放出量が多い膜を用いると、トランジスタ150の形成工程中に下地絶縁膜104から水、または水素が放出し、トランジスタ150中の酸化物半導体膜110内に拡散する可能性がある。そのため、上述した放出量の下地絶縁膜104とすることで、トランジスタ150に拡散する不純物を抑制し、信頼性の高い半導体装置とすることができる。
なお、上述した水の放出量、及び水素の放出量は、昇温脱離ガス分光法(TDS:Thermal Desorption Spectroscopy)により、測定することができる。
次に、下地絶縁膜104上に、導電膜を形成した後、フォトリソグラフィ工程、及びエッチング工程によりゲート電極106を形成し、その後、下地絶縁膜104、及びゲート電極106上にゲート絶縁膜108を形成する(図2(B)参照)。
ゲート電極106としては、スパッタリング法等により、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、及びスカンジウム等の金属材料、または、これらの少なくとも一つを含む合金材料を用いて、単層、または積層して形成することができる。
ゲート絶縁膜108としては、例えば、PE−CVD法等により、酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、または窒化酸化シリコン等を用いることができる。また、ゲート絶縁膜108の膜厚としては、例えば、10nm以上500nm以下、好ましくは50nm以上300nm以下とすることができる。
また、ゲート絶縁膜108は、のちに形成される酸化物半導体膜110と接する部分において酸素を含むことが好ましい。特に、ゲート絶縁膜108は、膜中に少なくとも化学量論的組成比を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁膜108として、酸化シリコンを用いる場合には、SiO2+α(ただし、α>0)とすることが好ましい。本実施の形態では、ゲート絶縁膜108として、SiO2+α(ただし、α>0)である酸化シリコンを用いる。この酸化シリコンをゲート絶縁膜108として用いることで、のちに形成される酸化物半導体膜110に酸素を供給することができ、酸化物半導体膜110の電気特性を良好にすることができる。
また、ゲート絶縁膜108のその他の材料としては、酸化ハフニウム、酸化イットリウム、ハフニウムシリケート(HfSi(x>0、y>0))、窒素が添加されたハフニウムシリケート(HfSiO(x>0、y>0))、ハフニウムアルミネート(HfAl(x>0、y>0))、酸化ランタンなどのhigh−k材料を用いることができる。このような材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶縁膜108は、単層構造としても良いし、積層構造としても良い。
次に、ゲート絶縁膜108が形成された基板102に対して、加熱処理を行っても良い。
例えば、加熱処理としては、電気炉、もしくは抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いることができ、GRTA(Gas Rapid Thermal Anneal)装置、LRTA(Lamp Rapid Thermal Anneal)装置等のRTA(Rapid Thermal Anneal)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。また、高温のガスのその他の一例としては、酸素を用いてもよい。酸素を用いることにより、ゲート絶縁膜108からの酸素の脱離を抑制、またはゲート絶縁膜108へ酸素の供給を行うことができる。
加熱処理の処理温度としては、基板102として、マザーガラスを用いた場合、処理温度が高く、処理時間が長いと大幅に収縮するため、好ましくは、200℃以上450℃以下、さらに好ましくは、250℃以上350℃以下である。
なお、上記加熱処理を行うことで、ゲート絶縁膜108の膜中に含まれる水、水素等の不純物を除去することができる。また、当該加熱処理により、ゲート絶縁膜108の膜中の欠陥密度を低減することができる。ゲート絶縁膜108の膜中の不純物、または膜中の欠陥密度が低減することにより、半導体装置の信頼性が向上する。例えば、半導体装置の信頼性試験の一つである光負バイアスストレス試験における半導体装置の劣化を抑制させることができる。
また、上記加熱処理は、のちに形成される酸化物半導体膜110の成膜前処理として、行ってもよい。例えば、ゲート絶縁膜108を形成した後、スパッタリング装置の予備加熱室にて、真空中で加熱処理を行った後、酸化物半導体膜110を形成してもよい。
また、上記加熱処理は、複数回行ってもよい。例えば、ゲート絶縁膜108の形成後、電気炉等により窒素雰囲気中で加熱処理を行い、その後、スパッタリング装置の予備加熱室にて、真空中で加熱処理を行った後、酸化物半導体膜110を形成してもよい。
次に、ゲート絶縁膜108上に、酸化物半導体膜を成膜し、フォトリソグラフィ工程、及びエッチング工程を行い、島状の酸化物半導体膜110を形成する(図2(C)参照)。
酸化物半導体膜110の詳細な内容及び作製方法等については、[酸化物半導体膜110の詳細な説明]の欄に記載したので、省略する。
次に、ゲート絶縁膜108及び酸化物半導体膜110の上に絶縁膜111を形成する(図2(D)参照)。
絶縁膜111としては、例えば、PE−CVD法を用い、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化亜鉛、酸化ハフニウム、酸化アルミニウム等の無機材料を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させてもよく、本実施の形態においては、酸化シリコンを用いる。
また、絶縁膜111としては、特に化学両論的組成比を超える酸素を含有した酸化シリコン等を用いると好適である。化学両論的組成比を超える酸素を含有した酸化シリコンにより、酸化物半導体膜110へ酸素の供給を可能とし、酸化物半導体膜110の酸素欠損の発生を防ぐことができる。また、絶縁膜111の膜厚は、50nm以上600nm以下(好ましくは100nm以上400nm以下)とすることができる。
次に、絶縁膜111を形成した後、フォトリソグラフィ工程、及びエッチング工程により絶縁膜111を加工し、酸化物半導体膜110に達する開口を形成し、保護絶縁膜112を形成する(図3(A)参照)。
本実施の形態においては、保護絶縁膜112は、酸化物半導体膜110のチャネル領域と、島状の酸化物半導体膜110の側面を覆うように形成されている。このような構成とすることで、後に形成されるソース電極114a、及びドレイン電極114bの加工時に酸化物半導体膜110のチャネル領域、及び酸化物半導体膜110の側面への加工ダメージ、または加工の際に用いるエッチングガス、もしくはエッチング液中の不純物の混入、または付着を抑制することができる。
次に、保護絶縁膜112及び酸化物半導体膜110の上に導電膜を形成し、当該導電膜にフォトリソグラフィ工程、及びエッチング工程を行い、酸化物半導体膜110に電気的に接続されたソース電極114a及びドレイン電極114bを形成する。なお、この段階でトランジスタ150が形成される(図3(B)参照)。
ソース電極114a及びドレイン電極114bに用いる導電膜としては、例えば、Al、Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜(窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)等を用いることができる。また、Al、Cuなどの金属膜の下側又は上側の一方または双方にTi、Mo、Wなどの高融点金属膜、またはそれらの金属窒化物膜(窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)を積層させた構成としても良い。
次に、トランジスタ150上に、層間絶縁膜116及び平坦化絶縁膜118を形成する(図3(C)参照)。
層間絶縁膜116としては、ゲート絶縁膜108に用いた材料及び方法と、同様な材料及び方法により形成することができる。
平坦化絶縁膜118としては、例えば、ポリイミド、アクリル、ベンゾシクロブテン、等の有機樹脂材料を用いることができる。平坦化絶縁膜118により、トランジスタ150の凹凸を低減させることができる。
また、平坦化絶縁膜118上に導電膜を形成してもよい(図示しない)。導電膜としては、例えば、酸化インジウム−酸化スズ(ITO:Indium Tin Oxide)、シリコンもしくは酸化シリコンを含有した酸化インジウム−酸化スズ、酸化インジウム−酸化亜鉛、またはグラフェンなどの透光性を有する導電材料を用いることができる。ただし、導電膜として用いることのできる材料は、上記材料に限定されない。例えば、金属膜(アルミニウム、チタンなど)を用いることもできる。このような金属膜を用いることにより、トランジスタ150を外光から遮光することができるので、好適である。
なお、上述した導電膜は、外部からの静電気(所謂、ESD:Electro Static Discharge)に対して、トランジスタ150を保護する機能も有する。トランジスタ150上に導電膜を有することで、外部からの静電気放電等の電荷を当該導電膜により、逃がすことができる。
以上の工程により、図1(B)に示す半導体装置を作製することができる。
図1(C)に示した半導体装置の作製方法は、下記の点を除いて、上述した図1(B)に示す半導体装置の作製方法と同様である。
基板102上に、導電膜を形成した後、フォトリソグラフィ工程、及びエッチング工程によりゲート電極106を形成する。次に、ゲート電極106及び基板102の上に金属酸化物からなる第1のゲート絶縁膜108aを形成する。次に、第1のゲート絶縁膜108a上に第2のゲート絶縁膜108bを形成する。なお、第1のゲート絶縁膜108aは図1(B)に示す下地絶縁膜104と同様の膜を同様の方法で形成すればよい。第2のゲート絶縁膜108bは図1(B)に示すゲート絶縁膜108と同様の膜を同様の方法で形成すればよい。
<実施の形態2:CSI構造(チャネルストップアイランド型)>
図4(A)は、本発明の一態様に係る半導体装置を示す平面図であり、図4(B)は、図4(A)に示すX2−Y2線に沿った断面図である。この半導体装置はボトムゲート構造のトランジスタ160を有している。なお、図4(A)では、煩雑になることを避けるため、トランジスタ160の構成要素の一部(例えば、ゲート絶縁膜108など)を省略して図示している。
図4(B)に示すように、基板102上には金属酸化物からなる下地絶縁膜104が形成されている。下地絶縁膜104の表面から3nm以下の領域において、基板102中に含まれる金属元素の濃度が、1×1018atoms/cm以下であることが好ましい。
下地絶縁膜104上にはゲート電極106が形成されている。下地絶縁膜104及びゲート電極106の上にはゲート絶縁膜108が形成されており、ゲート絶縁膜108上にはチャネル領域を有する島状の酸化物半導体膜110が形成されている。酸化物半導体膜110は、ゲート絶縁膜108と接し、ゲート電極106と重畳する位置に設けられている。酸化物半導体膜110上には保護絶縁膜112が設けられており、保護絶縁膜112は少なくともチャネル領域に対応する領域に位置している。保護絶縁膜112、酸化物半導体膜110及びゲート絶縁膜108の上にはソース電極114a及びドレイン電極114bが形成されており、ソース電極114a及びドレイン電極114bは酸化物半導体膜110と電気的に接続されている。このように基板102上にはボトムゲート構造のトランジスタ160が形成されている。
トランジスタ160上には、さらに層間絶縁膜116、及び平坦化絶縁膜118が設けられる構成としてもよい。詳細には、保護絶縁膜112、ソース電極114a及びドレイン電極114bの上には層間絶縁膜116が設けられており、層間絶縁膜116上には平坦化絶縁膜118が設けられている。
なお、図1(B)では島状の酸化物半導体膜110の側面を覆うように保護絶縁膜112が形成されているのに対し、図4(B)では酸化物半導体膜110の側面を覆う保護絶縁膜112が形成されていない。この点が、図4(B)の半導体装置が図1(B)の半導体装置と異なる点である。
本実施の形態においても実施の形態1と同様の効果を得ることができる。
図4(C)は、図4(B)に示す半導体装置の変形例を示す断面図であり、図4(B)と同一部分には同一符号を付し、異なる部分についてのみ説明する。なお、図4(C)は、図4(A)に示すX2−Y2線に沿った断面図に相当する。
図4(C)に示すように、基板102上にはゲート電極106が形成されており、ゲート電極106及び基板102の上には金属酸化物からなる第1のゲート絶縁膜108aが形成されている。第1のゲート絶縁膜108aの表面から3nm以下の領域において、基板102中に含まれる金属元素の濃度が、1×1018atoms/cm以下であることが好ましい。
第1のゲート絶縁膜108a上には、第1のゲート絶縁膜108aと組成が異なる第2のゲート絶縁膜108bが形成されている。第1のゲート絶縁膜108aと第2のゲート絶縁膜108bとによりゲート絶縁膜108が構成されており、ゲート絶縁膜108上には島状の酸化物半導体膜110が形成されている。
本変形例においても実施の形態1の変形例と同様の効果を得ることができる。
<実施の形態2:CSI構造(チャネルストップアイランド型)作製方法>
図4(B)に示した半導体装置の作製方法は、下記の点を除いて、前述した図2及び図3に示す半導体装置の作製方法と同様である。
絶縁膜111を形成した後、フォトリソグラフィ工程、及びエッチング工程により絶縁膜111を加工し、酸化物半導体膜110上に、酸化物半導体膜110のチャネル領域に対応する領域に位置する保護絶縁膜112を形成する。
本実施の形態においては、保護絶縁膜112は、酸化物半導体膜110のチャネル領域を覆うように形成されている。このような構成とすることで、後に形成されるソース電極114a、及びドレイン電極114bの加工時に酸化物半導体膜110のチャネル領域への加工ダメージ、または加工の際に用いるエッチングガス、もしくはエッチング液中の不純物の混入、または付着を抑制することができる。
次に、保護絶縁膜112、酸化物半導体膜110及びゲート絶縁膜108の上に導電膜を形成し、当該導電膜にフォトリソグラフィ工程、及びエッチング工程を行い、酸化物半導体膜110に電気的に接続されたソース電極114a及びドレイン電極114bを形成する。なお、この段階でトランジスタ160が形成される。
図4(C)に示した半導体装置の作製方法は、下記の点を除いて、上述した図4(B)に示す半導体装置の作製方法と同様である。
基板102上に、導電膜を形成した後、フォトリソグラフィ工程、及びエッチング工程によりゲート電極106を形成する。次に、ゲート電極106及び基板102の上に金属酸化物からなる第1のゲート絶縁膜108aを形成する。次に、第1のゲート絶縁膜108a上に第2のゲート絶縁膜108bを形成する。なお、第1のゲート絶縁膜108aは図4(B)に示す下地絶縁膜104と同様の膜を同様の方法で形成すればよい。第2のゲート絶縁膜108bは図4(B)に示すゲート絶縁膜108と同様の膜を同様の方法で形成すればよい。
<実施の形態3:CE構造(チャネルエッチ型)>
図5(A)は、本発明の一態様に係る半導体装置を示す平面図であり、図5(B)は、図5(A)に示すX3−Y3線に沿った断面図である。この半導体装置はボトムゲート構造のトランジスタ170を有している。なお、図5(A)では、煩雑になることを避けるため、トランジスタ170の構成要素の一部(例えば、ゲート絶縁膜108など)を省略して図示している。
図5(B)に示すように、基板102上には金属酸化物からなる下地絶縁膜104が形成されている。下地絶縁膜104の表面から3nm以下の領域において、基板102中に含まれる金属元素の濃度が、1×1018atoms/cm以下であることが好ましい。
下地絶縁膜104上にはゲート電極106が形成されている。下地絶縁膜104及びゲート電極106の上にはゲート絶縁膜108が形成されており、ゲート絶縁膜108上にはチャネル領域を有する島状の酸化物半導体膜110が形成されている。酸化物半導体膜110は、ゲート絶縁膜108と接し、ゲート電極106と重畳する位置に設けられている。酸化物半導体膜110及びゲート絶縁膜108の上にはソース電極114a及びドレイン電極114bが形成されており、ソース電極114a及びドレイン電極114bは酸化物半導体膜110と電気的に接続されている。このように基板102上にはボトムゲート構造のトランジスタ170が形成されている。
トランジスタ170上には、さらに層間絶縁膜116、及び平坦化絶縁膜118が設けられる構成としてもよい。詳細には、酸化物半導体膜110、ソース電極114a及びドレイン電極114bの上には層間絶縁膜116が設けられており、層間絶縁膜116上には平坦化絶縁膜118が設けられている。
なお、図1(B)に示す半導体装置は保護絶縁膜112を有しているのに対し、図5(B)に示す半導体装置は保護絶縁膜112を有していない。この点が、図5(B)の半導体装置が図1(B)の半導体装置と異なる点である。
本実施の形態においても実施の形態1と同様の効果を得ることができる。
図5(C)は、図5(B)に示す半導体装置の変形例を示す断面図であり、図5(B)と同一部分には同一符号を付し、異なる部分についてのみ説明する。なお、図5(C)は、図5(A)に示すX3−Y3線に沿った断面図に相当する。
図5(C)に示すように、基板102上にはゲート電極106が形成されており、ゲート電極106及び基板102の上には金属酸化物からなる第1のゲート絶縁膜108aが形成されている。第1のゲート絶縁膜108aの表面から3nm以下の領域において、基板102中に含まれる金属元素の濃度が、1×1018atoms/cm以下であることが好ましい。
第1のゲート絶縁膜108a上には、第1のゲート絶縁膜108aと組成が異なる第2のゲート絶縁膜108bが形成されている。第1のゲート絶縁膜108aと第2のゲート絶縁膜108bとによりゲート絶縁膜108が構成されており、ゲート絶縁膜108上には島状の酸化物半導体膜110が形成されている。
本変形例においても実施の形態1の変形例と同様の効果を得ることができる。
<実施の形態3:CE構造(チャネルエッチ型)作製方法>
図5(B)に示した半導体装置の作製方法は、下記の点を除いて、前述した図2及び図3に示す半導体装置の作製方法と同様である。
ゲート絶縁膜108及び酸化物半導体膜110の上に導電膜を形成し、当該導電膜にフォトリソグラフィ工程、及びエッチング工程を行い、酸化物半導体膜110に電気的に接続されたソース電極114a及びドレイン電極114bを形成する。なお、この段階でトランジスタ170が形成される。
図5(C)に示した半導体装置の作製方法は、下記の点を除いて、上述した図5(B)に示す半導体装置の作製方法と同様である。
基板102上に、導電膜を形成した後、フォトリソグラフィ工程、及びエッチング工程によりゲート電極106を形成する。次に、ゲート電極106及び基板102の上に金属酸化物からなる第1のゲート絶縁膜108aを形成する。次に、第1のゲート絶縁膜108a上に第2のゲート絶縁膜108bを形成する。なお、第1のゲート絶縁膜108aは図4(B)に示す下地絶縁膜104と同様の膜を同様の方法で形成すればよい。第2のゲート絶縁膜108bは図4(B)に示すゲート絶縁膜108と同様の膜を同様の方法で形成すればよい。
本実施例においては、本発明の一態様に係る半導体装置に用いることのできる金属酸化物からなる下地絶縁膜の一例としての酸化アルミニウム膜について評価を行った。その評価方法及び評価結果について図6及び図7を用いて説明する。なお、評価方法としては、X線反射率測定法(XRR:X−Ray Reflection、以下、XRR測定)、及び二次イオン質量分析法(SIMS:Secondary Ion Mass Spectroscopy、以下、SIMS分析)を用いた。
まず、XRR測定に関して以下に説明する。
XRRとは、試料に形成された薄膜に対してX線を入射し、その入射したX線の臨界角、振幅波形の変化等を測定し、その測定した臨界角、振幅波形などを用いて理論式解析を行うことで、その薄膜の密度を測定する測定法である。また、本実施例においては、理論式解析のモデルとして、理想的な組成であるAl(Z/A=0.4882、(Z=原子番号、A=質量数))を酸化アルミニウム膜の組成として用い、解析した。
また、XRRによって測定される試料としては、図6(A)に示す試料1と、図6(B)に示す試料2を用いた。以下に各試料の構造、及び形成条件の詳細を説明する。
(試料1)
ガラス基板502上に、スパッタリング装置を用いて酸化アルミニウム膜504aを成膜した。その成膜条件は、基板温度を室温とし、O流量(O=100%)を50sccmとし、電力(DC−Pulse電源、Pulse=300kHz)を6kWとし、圧力を0.6Paとし、膜厚を100nmとした。なお、スパッタリングターゲットとしては、金属アルミニウムターゲットを用いた。
(試料2)
ガラス基板502上に、スパッタリング装置を用いて酸化アルミニウム膜504bを成膜した。その成膜条件は、基板温度を150℃とし、O流量(O=100%)を300sccmとし、電力(AC電源)を30kWとし、圧力を0.7Paとし、膜厚を100nmとした。なお、スパッタリングターゲットとしては、金属アルミニウムターゲットを用いた。
次に、上記試料1及び試料2それぞれの酸化アルミニウム膜の密度をXRRによって測定し、評価した。なお、XRRでは各試料の面内を3点測定した。その測定結果を図7に示す。
図7に示すように、試料1については、酸化アルミニウム膜の膜密度が約3.0g/cmであり、試料2については、酸化アルミニウム膜の膜密度が約3.8g/cmであった。
次に、SIMS分析に関して以下に説明する。
SIMS分析用の試料としては、図8(A)に示す試料3と、図8(B)に示す試料4を用いた。以下に各試料の構造及び形成条件について詳細に説明する。
(試料3)
ガラス基板502上にスパッタリング装置を用いて酸化シリコン膜503aを成膜し、酸化シリコン膜503a上にスパッタリング装置を用いて酸化アルミニウム膜504aを成膜した。酸化シリコン膜503aの成膜条件としては、基板温度を200℃とし、O流量(O=100%)を300sccmとし、電力(DC−Pulse電源、Pulse=300kHz)を6kWとし、圧力を0.4Paとし、膜厚を100nmとした。なお、酸化アルミニウム膜504aは、その成膜条件が試料1と同様であり、その膜密度が3.0g/cmであった。ただし、酸化アルミニウム膜504aの膜厚は50nmとした。
(試料4)
ガラス基板502上にスパッタリング装置を用いて酸化シリコン膜503bを成膜し、酸化シリコン膜503b上にスパッタリング装置を用いて酸化アルミニウム膜504bを成膜した。酸化シリコン膜503bの成膜条件としては、基板温度を200℃とし、O流量(O=100%)を300sccmとし、電力(DC−Pulse電源、Pulse=300kHz)を6kWとし、圧力を0.4Paとし、膜厚を400nmとした。なお、酸化アルミニウム膜504bは、その成膜条件が試料2と同様であり、その膜密度が3.0g/cmであった。
次に、試料3及び試料4について、プレッシャークッカー試験(PCT:Pressure Cooker Test、以下、PCTという)を行った。
本実施例ではPCTの条件としては、温度を130℃とし、湿度を85%とし、雰囲気をHO(水):DO(重水)=3:1(体積比)とし、圧力を2.3気圧(0.23MPa)とし、試料3及び試料4それぞれの保持時間を100時間とした。
次に、PCT後の試料3及び試料4のSIMS分析を行い、膜中の水素(H)元素及び重水素(D)元素の濃度測定を行った。試料3の評価結果を図9に示し、試料4の評価結果を図10に示す。また、本実施例のSIMS分析結果は、酸化シリコン膜の標準試料により定量した結果を示している。
なお、SIMS分析は、その測定原理上、試料表面近傍や、材質が異なる膜との積層界面近傍のデータを正確に得ることが困難であることが知られている。そこで、膜中における水素(H)元素及び重水素(D)元素それぞれの厚さ方向の濃度分布をSIMSで分析する場合、対象となる膜が存在する範囲において、極端な変動が無く、ほぼ一定の強度が得られる領域における平均値を測定濃度として採用する。
図9に示すように、試料3の酸化シリコン膜503aの膜中の水素(H)元素の濃度は、1.4×1021atoms/cmであり、試料3の酸化シリコン膜503aの膜中の重水素(D)元素の濃度は、2.9×1020atoms/cmであった。また、図10に示すように、試料4の酸化シリコン膜503bの膜中の水素(H)元素の濃度は、2.2×1019atoms/cmであり、試料4の酸化シリコン膜503bの膜中の重水素(D)元素の濃度は、検出下限以下であった。なお、本実施例におけるSIMS分析の重水素(D)元素濃度の検出下限は、1.0×1016atoms/cmである。
このように、酸化アルミニウム膜504aの膜密度が約3.0g/cmの試料3においては、水素(H)元素及び重水素(D)元素が酸化アルミニウム膜504a及び酸化シリコン膜503aの膜中に拡散していることがわかる。一方、酸化アルミニウム膜504bの膜密度が約3.8g/cmの試料4においては、水素(H)元素及び重水素(D)元素ともに、酸化アルミニウム膜504bの30nm付近で急激に濃度低下が見られ、酸化アルミニウム膜504b及び酸化シリコン膜504b膜中に拡散していないことがわかる。
以上説明したように、酸化アルミニウム膜の膜密度により、不純物(水素及び重水素)に対するバリア性が異なることが確認された。
本実施例においては、本発明の一態様に係る半導体装置に用いることのできる金属酸化物からなる下地絶縁膜について評価を行った。
評価方法としては、昇温脱離ガス分光法(TDS:Thermal Desorption Spectroscopy、以下、TDS分析)を用いた。
また、評価用試料は、試料5として窒化シリコン膜(SiN)、試料6として酸化窒化シリコン膜(SiON)、試料7として酸化アルミニウム膜(AlOx)の3種類を作製した。
以下に、各試料の構造及び成膜条件について詳細に説明する。
(試料5)
ガラス基板上に、PE−CVD装置を用いて窒化シリコン膜(SiN)を成膜した。その成膜条件は、ガス流量をSiH/N/NH=90/4000/2700sccmとし、成膜電力を2000W(RF)とし、成膜圧力を200Paとし、基板温度を350℃とした。なお、ガラス基板の厚さは0.7mmとし、窒化シリコン膜(SiN)の膜厚は100nmとした。
(試料6)
ガラス基板上に、PE−CVD装置を用いて酸化窒化シリコン膜(SiON)を成膜した。その成膜条件は、ガス流量をSiH/NO=20/3000sccmとし、成膜電力を100W(RF)とし、成膜圧力を40Paとし、基板温度を350℃とした。なお、ガラス基板の厚さは0.7mmとし、酸化窒化シリコン膜(SiON)の膜厚は100nmとした。
(試料7)
ガラス基板上に、スパッタリング装置を用いて酸化アルミニウム膜(AlOx)を成膜した。その成膜条件は、O(O=100%)の流量を300sccmとし、成膜電力を30kW(AC)とし、成膜圧力を0.7Paとし、基板温度を室温(R.T.)とした。なお、ガラス基板の厚さは0.7mmとし、酸化アルミニウム膜(AlOx)の膜厚は100nmとした。
次に、上記試料5乃至試料7のTDS分析を行った。なお、TDS分析は、各試料を真空容器内で加熱し、昇温中に各試料から発生するガス成分を四重極質量分析計で検出する分析である。検出されるガス成分は、m/z(質量/電荷)のイオン強度で区別される。なお、本実施例では、m/z=2のイオン強度を水素(H)として同定し、m/z=18のイオン強度を水(HO)として同定した。
試料5の窒化シリコン膜(SiN)のTDS測定結果を図11(A)及び図11(B)に示し、試料6の酸化窒化シリコン膜(SiON)のTDS測定結果を図11(C)及び図11(D)に示し、試料7の酸化アルミニウム膜(AlOx)のTDS測定結果を図11(E)及び図11(F)に示す。また、図11(A)、図11(C)及び図11(E)は、m/z=2(H)のTDS測定結果を表し、図11(B)、図11(D)及び図11(F)は、m/z=18(HO)のTDS測定結果を表す。なお、図11は、横軸が基板温度(℃)を示し、縦軸がm/z=2(H)、またはm/z=18(HO)のイオン強度(任意単位)を示す。
図11(A)及び図11(B)に示すように、試料5の窒化シリコン膜(SiN)は、300℃〜550℃の範囲にてm/z=2(H)のイオン強度が顕著に検出され、m/z=18(HO)のイオン強度の検出が少ないことがわかる。
また、図11(C)及び図11(D)に示すように、試料6の酸化窒化シリコン膜(SiON)は、300℃付近よりm/z=2(H)のイオン強度が検出され、400℃付近よりm/z=18(HO)のイオン強度の検出も確認される。なお、m/z=18(HO)の100℃近傍で検出されているイオン強度については、試料表面に付着する吸着水によるものと考えられる。
また、図11(E)及び図11(F)に示すように、試料7の酸化アルミニウム膜(AlOx)は、m/z=2(H)、及びm/z=18(HO)のイオン強度の検出がほとんど確認されないことがわかる。なお、m/z=18(HO)の100℃近傍で検出されているイオン強度については、試料表面に付着する吸着水によるものと考えられる。
そこで、各試料のm/z=2(H)、及びm/z=18(HO)のイオン強度の定量化を行い、各試料からの水素(H)放出量、及び水(HO)放出量をそれぞれ算出した。また、m/z=18(HO)の100℃近傍のイオン強度については、各試料の表面に付着する吸着水によるものと考えられるため、100℃近傍のイオン強度については、定量化の範囲外とした。なお、イオン強度の検出量が少ない試料については、定量化が困難であり、定量不可とした。表1に各試料の条件(膜種、成膜装置電源、基板温度)、並びに水素(H)放出量、及び水(HO)放出量を示す。
Figure 2013183001
定量化の結果、試料5の窒化シリコン膜(SiN)は、水素(H)の放出量が、4.75×1015atoms/cmであり、水(HO)の放出量が、定量不可であった。また、試料6の酸化窒化シリコン膜(SiON)は、水素(H)の放出量が、8.16×1014atoms/cmであり、水(HO)の放出量が、2.87×1015atoms/cmであった。また、試料7の酸化アルミニウム膜(AlOx)は、水素(H)の放出量、及び水(HO)の放出量ともに定量不可であった。
以上のように、窒化シリコン膜及び酸化窒化シリコン膜は、水素または水を膜中から放出することが確認された。一方、酸化アルミニウム膜は、水素及び水を膜中から放出することがほとんどない。したがって、水素(H)の放出量及び水(HO)の放出量それぞれが、1.0×1015atoms/cm以下の酸化アルミニウム膜を下地絶縁膜として用いることで、酸化物半導体膜に対して、不純物である水素及び水の拡散を防止することができる。
本実施例は、金属酸化膜からなる下地絶縁膜を設ける構成のトランジスタ180を作製し、比較例として下地絶縁膜を設けない構成のトランジスタ190を作製し、各トランジスタの信頼性について評価を行った。本実施例及び比較例それぞれのトランジスタの構成、及びトランジスタの信頼性の結果について、図12乃至図16を用いて説明する。
図12(A)に、本実施例で作製したトランジスタ180の構造図を示す。トランジスタ180は、基板102としてガラス基板を用い、下地絶縁膜104として膜密度が約3.8g/cmの酸化アルミニウム膜(厚さ30nm)を用い、ゲート電極106としてタングステン膜(厚さ100nm)を用い、ゲート絶縁膜108として酸化窒化シリコン膜(厚さ200nm)を用い、酸化物半導体膜110としてIn:Ga:Zn=1:1:1(原子数比)の酸化物半導体膜(厚さ35nm)を用い、ソース電極114a及びドレイン電極114bとして、チタン膜(厚さ100nm)、アルミニウム膜(厚さ400nm)、及びチタン膜(厚さ100nm)の積層膜を用い、層間絶縁膜116としてスパッタリング法により形成した酸化シリコン膜(厚さ400nm)を用い、平坦化絶縁膜118としてアクリル樹脂(厚さ1.5μm)を用いた。なお、トランジスタ180は、チャネル長(L)が6μm、チャネル幅(W)が50μmである。
図12(B)に、比較例のトランジスタ190の構造図を示す。トランジスタ190は、基板102、ゲート電極106、ゲート絶縁膜108、酸化物半導体膜110、ソース電極114a及びドレイン電極114b、層間絶縁膜116、平坦化絶縁膜118、チャネル長(L)、及びチャネル幅(W)として、実施例のトランジスタ180と同様のものを用いた。つまり、比較例のトランジスタ190は、実施例のトランジスタ180から下地絶縁膜104を除いた構造と同様である。
次に、実施例のランジスタ180及び比較例のトランジスタ190それぞれの信頼性試験を行った。信頼性試験としては、ゲートBT(電圧−熱)ストレス試験を用いた。
ゲートBTストレス試験としては、4つの条件下で行った。各条件の詳細について以下に示す。
(条件1:ダーク環境、プラスBT試験)
Vg=+30V、Vd=0V、Vs=0V、ストレス温度80℃、ストレス印加時間=0sec、500sec、1000sec、光照射なし。
(条件2:ダーク環境、マイナスBT試験)
Vg=−30V、Vd=0V、Vs=0V、ストレス温度80℃、ストレス印加時間=0sec、500sec、1000sec、光照射なし。
(条件3:フォト環境、プラスBT試験)
Vg=+30V、Vd=0V、Vs=0V、ストレス温度80℃、ストレス印加時間=0sec、500sec、1000sec、光照射あり。
(条件4:フォト環境、マイナスBT試験)
Vg=−30V、Vd=0V、Vs=0V、ストレス温度80℃、ストレス印加時間=0sec、500sec、1000sec、光照射あり。
なお、フォト環境時の光照射条件としては、白色LEDを用い、照度を約3000ルクス(lx)に設定して行った。
実施例のトランジスタ180を条件1で試験を行い、試験後のトランジスタ特性を図13(A)に、トランジスタ180を条件2で試験を行い、試験後のトランジスタ特性を図13(B)に、トランジスタ180を条件3で試験を行い、試験後のトランジスタ特性を図14(A)に、トランジスタ180を条件4で試験を行い、試験後のトランジスタ特性を図14(B)に、それぞれ示す。
比較例のトランジスタ190を条件1で試験を行い、試験後のトランジスタ特性を図15(A)に、トランジスタ190を条件2で試験を行い、試験後のトランジスタ特性を図15(B)に、トランジスタ190を条件3で試験を行い、試験後のトランジスタ特性を図16(A)に、トランジスタ190を条件4で試験を行い、試験後のトランジスタ特性を図16(B)に、それぞれ示す。
図13乃至図16は、トランジスタのソース電極とドレイン電極間の電圧(Vd)を10Vとし、ゲート電圧(Vg)を−25Vから25Vまで、0.25V間隔で変化させた際のドレイン電流(Id)を示している。また、横軸がVg(V)を表し、縦軸がId(A)を、それぞれ表す、所謂Vg−Id特性カーブである。
図13乃至図16において、ストレス印加時間を、0sec、500sec、1000secと変化させ、各ストレス印加時間後のトランジスタ特性を、それぞれプロットしている。なお、図中の太い実線が0sec印加時のプロットを表し、細い実線が500sec印加時のプロットを表し、細い破線が1000sec印加時のプロットを表す。
図13(A)、図13(B)、図14(A)、及び図14(B)に示すように、下地絶縁膜として酸化アルミニウム膜を設けた実施例のトランジスタ180は、条件1乃至条件4のゲートBTストレス試験において、特性変動が少ないことがわかる。
図15(A)、図15(B)、及び図16(A)に示すように、下地絶縁膜を設けない比較例のトランジスタ190は、条件1乃至条件3のゲートBTストレス試験において、特性変動が少ないが、図16(B)に示すように、条件4のゲートBTストレス試験において、トランジスタの特性変動が確認された。
以上のように、実施例のトランジスタ180は、下地絶縁膜104として酸化アルミニウム膜を設けることにより、下地絶縁膜104を設けない比較例のトランジスタ190と比べて、トランジスタの信頼性が向上することが確認された。特に、条件4として評価したフォト環境、マイナスBT試験によるトランジスタの信頼性向上が顕著に確認された。
本実施例は、先の実施例3で説明したトランジスタ180、及びトランジスタ190と同一基板上に作製した不純物分析用の試料について、図17を用いて説明する。
図17(A)は、トランジスタ180と同一基板上に作製した試料であり、ガラス基板102と、ガラス基板102上に形成された下地絶縁膜104と、下地絶縁膜104上に形成されたゲート絶縁膜108と、ゲート絶縁膜108上に形成された層間絶縁膜116と、層間絶縁膜116上に形成された平坦化絶縁膜118が形成されている。なお、図17(A)に示す構成を試料8とする。
また、図17(B)は、トランジスタ190と同一基板上に作製した試料であり、ガラス基板102と、ガラス基板102上に形成されたゲート絶縁膜108と、ゲート絶縁膜108上に形成された層間絶縁膜116と、層間絶縁膜116上に形成された平坦化絶縁膜118が形成されている。なお、図17(B)に示す構成を試料9とする。
また、各構成要素の詳細については、先の実施例3に記載した内容と同様のため、省略する。
なお、図17(A)、及び図17(B)に示す不純物分析用試料(試料8、及び試料9)は、トランジスタ形成中において、ゲート電極106、酸化物半導体膜110、ソース電極114a、及びドレイン電極114bを除去することで、形成された試料である。このようにトランジスタ形成中に、分析用の試料を同時に作製することで、実際のトランジスタに与える不純物の影響を確認することができる。
次に、試料8、及び試料9のSIMS分析を行い、ガラス基板中に含まれる金属元素について、評価を行った。ガラス基板中に含まれる金属元素としては、ナトリウム(Na)に着目し評価した。試料8のSIMS分析結果を図18(A)に、試料9のSIMS分析結果を図18(B)にそれぞれ示す。なお、本実施例のSIMS分析においては、ガラス基板近傍の不純物を評価するため、層間絶縁膜118内の不純物については、未評価とした。
また、図18(A)、及び図18(B)は、横軸が深さ[nm]を、縦軸がナトリウム(Na)濃度を、それぞれ表している。なお、本実施例のSIMS分析結果は、酸化シリコン膜の標準試料により定量した結果を示している。
図18(A)に示すように、下地絶縁膜104として、酸化アルミニウムを設けることにより、ガラス基板中に含まれる金属元素の一であるナトリウム(Na)をゲート絶縁膜108中に拡散するのを防止していることが確認できる。また、下地絶縁膜104の表面から3nm以下の領域において、ガラス基板中に含まれる金属元素の一であるナトリウム(Na)の濃度が、1×1018atoms/cm以下であることが確認できる。
一方、図18(B)に示すように、下地絶縁膜104を設けない構成においては、ガラス基板中に含まれる金属元素の一であるナトリウム(Na)がゲート絶縁膜108中に拡散していることが確認できる。
以上のように、下地絶縁膜として、酸化アルミニウム膜を設けることで、ガラス基板中に含まれる金属元素をゲート絶縁膜中に拡散することを防止できることが確認された。
102 基板
104 下地絶縁膜
106 ゲート電極
108 ゲート絶縁膜
108a 第1のゲート絶縁膜
108b 第2のゲート絶縁膜
110 酸化物半導体膜
111 絶縁膜
112 保護絶縁膜
114a ソース電極
114b ドレイン電極
116 層間絶縁膜
118 平坦化絶縁膜
150,160,170,180,190 ボトムゲート構造のトランジスタ
502 ガラス基板
503a,503b 酸化シリコン膜
504a,504b 酸化アルミニウム膜

Claims (9)

  1. ガラス基板と、
    前記ガラス基板上に形成され、酸化物半導体膜を有するトランジスタと、
    前記酸化物半導体膜と前記ガラス基板との間に形成された金属酸化物からなる絶縁膜と、を有し、
    前記絶縁膜の表面から3nm以下の領域において、前記ガラス基板中に含まれる金属元素の濃度が、1×1018atoms/cm以下であることを特徴とする半導体装置。
  2. ガラス基板と、
    前記ガラス基板上に形成された金属酸化物からなる下地絶縁膜と、
    前記下地絶縁膜上に形成されたゲート電極と、
    前記ゲート電極上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成され、前記ゲート電極と重畳する位置に設けられた酸化物半導体膜と、
    前記酸化物半導体膜と電気的に接続されたソース電極及びドレイン電極と、を有し、
    前記下地絶縁膜の表面から3nm以下の領域において、前記ガラス基板中に含まれる金属元素の濃度が、1×1018atoms/cm以下であることを特徴とする半導体装置。
  3. ガラス基板と、
    前記ガラス基板上に形成されたゲート電極と、
    前記ゲート電極上に形成された金属酸化物からなる第1のゲート絶縁膜と、
    前記第1のゲート絶縁膜上に形成された前記第1のゲート絶縁膜と組成が異なる第2のゲート絶縁膜と、
    前記第2のゲート絶縁膜上に形成され、前記ゲート電極と重畳する位置に設けられた酸化物半導体膜と、
    前記酸化物半導体膜と電気的に接続されたソース電極及びドレイン電極と、を有し、
    前記第1のゲート絶縁膜の表面から3nm以下の領域において、前記ガラス基板中に含まれる金属元素の濃度が、1×1018atoms/cm以下であることを特徴とする半導体装置。
  4. 請求項2または3において、
    前記酸化物半導体膜はチャネル領域を有しており、
    前記酸化物半導体膜上には、前記チャネル領域上に位置する酸化物絶縁膜が形成されていることを特徴とする半導体装置。
  5. 請求項1乃至4のいずれか一項において、
    前記金属酸化物は酸化アルミニウムであり、
    前記酸化アルミニウムの密度は3.2g/cm以上であることを特徴とする半導体装置。
  6. 請求項5において、
    前記酸化アルミニウムの水の放出量は1.0×1015atoms/cm以下であることを特徴とする半導体装置。
  7. 請求項5または6において、
    前記酸化アルミニウムの水素の放出量は1.0×1015atoms/cm以下であることを特徴とする半導体装置。
  8. 請求項1乃至7のいずれか一項において、
    前記酸化物半導体膜は、インジウム酸化物、亜鉛酸化物、ガリウム酸化物、及びスズ酸化物の群から選択された少なくとも一つの酸化物を含む膜であることを特徴とする半導体装置。
  9. 請求項1乃至8のいずれか一項において、
    前記酸化物半導体膜は、結晶部を含み、
    前記結晶部は、c軸が前記酸化物半導体膜の被形成面の法線ベクトルに平行な方向に揃うことを特徴とする半導体装置。
JP2012045498A 2012-03-01 2012-03-01 半導体装置 Pending JP2013183001A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012045498A JP2013183001A (ja) 2012-03-01 2012-03-01 半導体装置
US13/776,999 US8853697B2 (en) 2012-03-01 2013-02-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012045498A JP2013183001A (ja) 2012-03-01 2012-03-01 半導体装置

Publications (1)

Publication Number Publication Date
JP2013183001A true JP2013183001A (ja) 2013-09-12

Family

ID=49042313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012045498A Pending JP2013183001A (ja) 2012-03-01 2012-03-01 半導体装置

Country Status (2)

Country Link
US (1) US8853697B2 (ja)
JP (1) JP2013183001A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015109425A (ja) * 2013-10-22 2015-06-11 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
WO2014129519A1 (en) * 2013-02-20 2014-08-28 Semiconductor Energy Laboratory Co., Ltd. Peeling method, semiconductor device, and peeling apparatus
TWI695525B (zh) 2014-07-25 2020-06-01 日商半導體能源研究所股份有限公司 剝離方法、發光裝置、模組以及電子裝置
JP2016119465A (ja) * 2014-12-18 2016-06-30 株式会社半導体エネルギー研究所 結晶性半導体膜の作成方法、および半導体装置
WO2018051208A1 (en) 2016-09-14 2018-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR20180048327A (ko) 2016-11-01 2018-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114413A (ja) * 2008-10-08 2010-05-20 Sony Corp 薄膜トランジスタおよび表示装置
JP2010135770A (ja) * 2008-11-07 2010-06-17 Semiconductor Energy Lab Co Ltd 半導体装置
JP2010156963A (ja) * 2008-12-05 2010-07-15 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011109080A (ja) * 2009-10-21 2011-06-02 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2011151384A (ja) * 2009-12-25 2011-08-04 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011176296A (ja) * 2010-01-29 2011-09-08 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012023359A (ja) * 2010-06-18 2012-02-02 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP2226847B1 (en) 2004-03-12 2017-02-08 Japan Science And Technology Agency Amorphous oxide and thin film transistor
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5118811B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
EP2455975B1 (en) 2004-11-10 2015-10-28 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
JP2006229185A (ja) 2005-01-19 2006-08-31 Sharp Corp 薄膜トランジスタ基板、その製造方法、半導体装置及び液晶表示装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577256B (zh) 2005-11-15 2011-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
TWI467761B (zh) * 2008-01-17 2015-01-01 Idemitsu Kosan Co Field effect transistor, semiconductor device and manufacturing method thereof
JP5584960B2 (ja) 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8809928B2 (en) 2011-05-06 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and method for manufacturing the semiconductor device
JP6128775B2 (ja) 2011-08-19 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
US8772130B2 (en) 2011-08-23 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
US9252279B2 (en) 2011-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6226518B2 (ja) 2011-10-24 2017-11-08 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114413A (ja) * 2008-10-08 2010-05-20 Sony Corp 薄膜トランジスタおよび表示装置
JP2010135770A (ja) * 2008-11-07 2010-06-17 Semiconductor Energy Lab Co Ltd 半導体装置
JP2010156963A (ja) * 2008-12-05 2010-07-15 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011109080A (ja) * 2009-10-21 2011-06-02 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2011151384A (ja) * 2009-12-25 2011-08-04 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011176296A (ja) * 2010-01-29 2011-09-08 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012023359A (ja) * 2010-06-18 2012-02-02 Semiconductor Energy Lab Co Ltd 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015109425A (ja) * 2013-10-22 2015-06-11 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
US10186604B2 (en) 2013-10-22 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2019068079A (ja) * 2013-10-22 2019-04-25 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
US20130228774A1 (en) 2013-09-05
US8853697B2 (en) 2014-10-07

Similar Documents

Publication Publication Date Title
JP7682974B2 (ja) トランジスタ及び表示装置
JP7536050B2 (ja) 半導体装置
JP6620263B1 (ja) 半導体装置
KR102146224B1 (ko) 반도체 장치
US9331207B2 (en) Oxide semiconductor device and manufacturing method therof
JP5838059B2 (ja) 電子装置及びその作製方法
US8980686B2 (en) Sputtering target and method for manufacturing semiconductor device
US8853697B2 (en) Semiconductor device
TWI706925B (zh) 結晶質氧化物半導體薄膜、結晶質氧化物半導體薄膜之製造方法及薄膜電晶體
WO2014065301A1 (en) Semiconductor device
US20160276489A1 (en) Semiconductor device and manufacturing method thereof
US9196743B2 (en) Field effect device with oxide semiconductor layer
US8785926B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160307

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160719

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160825

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20160916