[go: up one dir, main page]

TWI548067B - 畫素結構 - Google Patents

畫素結構 Download PDF

Info

Publication number
TWI548067B
TWI548067B TW103117940A TW103117940A TWI548067B TW I548067 B TWI548067 B TW I548067B TW 103117940 A TW103117940 A TW 103117940A TW 103117940 A TW103117940 A TW 103117940A TW I548067 B TWI548067 B TW I548067B
Authority
TW
Taiwan
Prior art keywords
layer
opening
electrode
drain
source
Prior art date
Application number
TW103117940A
Other languages
English (en)
Other versions
TW201545322A (zh
Inventor
林奕呈
陳鈺琪
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW103117940A priority Critical patent/TWI548067B/zh
Priority to CN201410319829.8A priority patent/CN104078492B/zh
Priority to US14/468,349 priority patent/US9640554B2/en
Publication of TW201545322A publication Critical patent/TW201545322A/zh
Application granted granted Critical
Publication of TWI548067B publication Critical patent/TWI548067B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8316—Multi-layer electrodes comprising at least one discontinuous layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

畫素結構
本發明是有關於一種畫素結構，且特別是有關於一種可維持高開口率並減少光罩數的畫素結構。
有機發光二極體(Organic Light Emitting Diode,OLED)面板是一種自發光的顯示裝置，其因具有廣視角、省電、簡易製程、低成本、操作溫度廣泛、高應答速度以及全彩化等優點，而可望成為下一代平面顯示器之主流。一般來說，有機發光二極體面板包括多個畫素結構(pixel structure)，且各畫素結構包括多個主動元件(例如：薄膜電晶體)或被動元件(例如：電阻、電容)、與主動元件電性連接的陰極或陽極以及位於陰極與陽極之間的有機發光層。
畫素結構的主動元件可利用氧化銦鎵鋅(Indium gallium zinc oxide,IGZO)技術製造。IGZO是一種含有銦、鎵和鋅的金屬氧化物，其載子遷移率(mobility)是非晶矽(a-Si)的10倍以上。因此可以大大提高主動元件對像素電極的充放電速率，實現更快的掃描頻率(frame rate)，使動畫的播放更加流暢。目前頂閘極(Top Gate)式的畫素結構，一般使用七道光罩，以維持較高的開口率。較高的開口率可提升面板整體發光效率，使得面板更省電。然而，光罩數過多，使得生產成本增加且相同時間內的生產產量降低。
本發明提供一種畫素結構，可降低光罩數且同時維持高開口率。
本發明的畫素結構包括半導體層、絕緣層、第一導電層、第二導電層、保護層以及第一電極層。半導體層包括第一半導體圖案。第一半導體圖案具有第一通道區、第一源極區以及第一汲極區。絕緣層位於半導體層上。第一導電層位於絕緣層上且包括第一閘極、第一源極、第一汲極以及與第一源極連接的資料線。第二導電層位於第一導電層上方且包括掃描線。保護層覆蓋第一導電層、第二導電層以及半導體層。保護層具有第一開口、第二開口以及第三開口。第一開口暴露出第一源極以及第一半導體圖案之第一源極區。第二開口暴露出第一汲極以及第一半導體圖案之第一汲極區。第三開口暴露出第一閘極以及掃描線。第一電極層位於保護層上。第一電極層更填入第一開口、第二開口以及第三開口中，以使得第一源極與第一源極區電性連接，使得第一汲極與第一汲極區電性連接，且使得第一閘極與掃描線電性連接。
本發明的畫素結構包括掃描線、資料線、第一主動元件、保護層、第一連接結構、第二連接結構、第三連接結構以及第一 電極。第一主動元件與掃描線以及資料線電性連接。第一主動元件包括第一半導體圖案、絕緣層、第一閘極、第一源極以及第一汲極。第一半導體圖案具有第一通道區、第一源極區以及第一汲極區。絕緣層位於第一半導體圖案上。第一閘極、第一源極以及第一汲極位於絕緣層上。保護層覆蓋第一主動元件。保護層具有第一開口、第二開口以及第三開口。第一連接結構位於保護層上且透過第一開口以電性連接第一源極以及第一源極區。第二連接結構位於保護層上且透過第二開口以電性連接第一汲極以及第一汲極區。第三連接結構位於保護層上且透過第三開口以電性連接第一閘極與掃描線。
基於上述，本發明的畫素結構之保護層之第一開口以及第二開口暴露出第一導電層以及半導體層，且保護層之第三開口暴露出第一導電層以及第二導電層。並且，利用第一電極層橋接半導體層與第一導電層、橋接第一導電層與第二導電層以及橋接半導體層與第二導電層。因此，本發明相較於傳統製程可減少一道光罩。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100‧‧‧畫素結構
102‧‧‧基板
110‧‧‧半導體層
112‧‧‧第一半導體圖案
112s‧‧‧第一源極區
112c‧‧‧第一通道區
112d‧‧‧第一汲極區
114‧‧‧第二半導體圖案
114s‧‧‧第二源極區
114c‧‧‧第二通道區
114d‧‧‧第二汲極區
116‧‧‧下電極
120‧‧‧絕緣層
130‧‧‧第一導電層
132‧‧‧上電極
140‧‧‧第二導電層
150‧‧‧保護層
160‧‧‧第一電極層
170‧‧‧第二絕緣層
172‧‧‧發光層
174‧‧‧第二電極層
190‧‧‧氧化鋁層
C‧‧‧電容器
CT‧‧‧上電極
CB‧‧‧下電極
C1‧‧‧第一連接結構
C2‧‧‧第二連接結構
C3‧‧‧第三連接結構
D1‧‧‧第一汲極
D2‧‧‧第二汲極
DL‧‧‧資料線
G1‧‧‧第一閘極
G2‧‧‧第二閘極
L1‧‧‧第一訊號線
L2‧‧‧第二訊號線
OA‧‧‧第一電極
OC‧‧‧第二電極
OLED‧‧‧有機發光二極體
S1‧‧‧第一源極
S2‧‧‧第二源極
SL‧‧‧掃描線
T1‧‧‧第一主動元件
T2‧‧‧第二主動元件
V1‧‧‧第一開口
V2‧‧‧第二開口
V3‧‧‧第三開口
V4‧‧‧第四開口
V5‧‧‧第五開口
圖1A至圖1E是本發明一實施例的畫素結構的分層上視示意 圖。
圖2A至圖2E是本發明一實施例的畫素結構的剖面圖。
圖2F是本發明一實施例的有機發光二極體顯示面板之畫素結構的剖面圖。
圖3是本發明一實施例的有機發光二極體顯示面板之畫素結構的等效電路圖。
圖1A至圖1E是本發明一實施例的畫素結構的分層上視示意圖。圖2A至圖2E是本發明一實施例的畫素結構的剖面圖。圖2A至圖2E的剖面位置分為對應至圖1A至圖1E的剖面線I1-I1’、剖面線I2-I2’、剖面線I3-I3’以及剖面線I4-I4’的位置。以下將依序說明本發明的畫素結構的製程流程。
請同時參照圖1A以及圖2A，提供一基板102。基板102之材質可為玻璃、石英、有機聚合物、或是不透光/反射材料(例如：導電材料、金屬、晶圓、陶瓷、或其它可適用的材料)、或是其它可適用的材料。若使用導電材料或金屬時，則在基板102上覆蓋一層絕緣層(未繪示)，以避免短路問題。
接著，在基板102的上表面上形成半導體層110。半導體層110的形成方法例如是透過化學氣相沉積(Chemical Vapor Deposition,CVD)先形成半導體材料(未繪示出)，之後再透過黃光與蝕刻以定義出圖案而形成半導體層110。更詳細來說，如圖1A 所示，半導體層110具有第一半導體圖案112及第二半導體圖案114以及下電極116。第一半導體圖案112與第二半導體圖案114以及下電極116分離。半導體層110例如是金屬氧化物半導體材料，例如是氧化銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)、氧化鋅(ZnO)氧化錫(SnO)、氧化銦鋅(Indium-Zinc Oxide,IZO)、氧化鎵鋅(Gallium-Zinc Oxide,GZO)、氧化鋅錫(Zinc-Tin Oxide,ZTO)或氧化銦錫(Indium-Tin Oxide,ITO)。
之後，在半導體層110上形成絕緣層(未繪示)。所述絕緣層的材料包含無機材料(例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層)、有機材料、或其它合適的材料、或上述之組合。
請同時參照圖1B以及圖2B，在絕緣層上形成第一導電層130。第一導電層130的材質包括金屬。第一導電層130包括第一閘極G1、第一源極S1、第一汲極D1、資料線DL、上電極132、第一訊號線L1、第二閘極G2。第一源極S1與資料線DL連接。第一汲極D1與上電極132連接，且上電極132與第二閘極G2連接。承上所述，由於第一閘極G1及第二閘極G2位於半導體層110上，此種主動元件型式又稱為頂閘極型主動元件。此外，第一導電層130的上電極132與半導體層110的下電極116重疊，以構成一電容器C。第一導電層130的形成方法例如是在絕緣層上形成導電材料層(未繪示出)，之後同時對導電材料層以及絕緣層進行圖案化，以形成如圖2B所示之第一導電層130以及圖案化的絕緣 層120。
根據一實施例，在形成第一導電層130之後，更包括於圖案化的絕緣層120以及第一導電層130上形成一層鋁層(未繪示出)。接著通入氧氣中以進行高溫退火使得鋁層氧化，形成氧化鋁(Al2O3)層190。在上述高溫退火過程之中，於鋁層和半導體層110接觸的區域處，鋁原子會與半導體層110反應以使得該處的導電度提高，以形成第一源極區112s、第一汲極區112d、第二源極區114s以及第二汲極區114d。另外，氧化鋁層190可作為絕緣層，以提供第一導電層130與第二導電層140之間的絕緣。
詳細來說，經上述高溫退火使得鋁層氧化之後，第一半導體圖案112具有第一通道區112c、第一源極區112s以及第一汲極區112d。第二半導體圖案114具有第二通道區114c、第二源極區114s以及第二汲極區114d。第二汲極區114d和下電極116連接。
請參考圖1C以及圖2C，於第一導電層130上方之氧化鋁層190上形成第二導電層140。第二導電層140包括掃描線SL以及第二訊號線L2。第二導電層140的形成方法例如是先形成一層導電材料層(未繪示出)再加以圖案化。由於氧化鋁層190可提供第一導電層130與第二導電層140之間的絕緣，因此掃描線SL以及第二訊號線L2與資料線DL以及第一訊號線L1的重疊處不會電性連接。
請參考圖1D以及圖2D，於第二導電層140上形成保護 層150。保護層150會覆蓋第一導電層130、第二導電層140以及半導體層110。保護層150具有第一開口V1、第二開口V2、第三開口V3、第四開口V4以及第五開口V5。第一開口V1暴露出第一源極S1以及第一半導體圖案112之第一源極區112s。第二開口V2暴露出第一汲極D1以及第一半導體圖案112之第一汲極區112d。第三開口V3暴露出第一閘極G1以及掃描線SL。第四開口V4暴露出第二源極區114s以及第二訊號線L2。第五開口V5暴露出第二半導體圖案114之第二汲極區114d。形成保護層150的方法包括先形成一保護材料層(未繪示出)再加以圖案化。值得一提的是，在圖案化保護材料層時更一併移除下方的氧化鋁層190，以使得半導體層110以及第一導電層130可以暴露出來。也就是說，保護層150與氧化鋁層190是使用同一道光罩製程。因為保護層150以及氧化鋁層190同時定義，可節省一道光罩製程。據此，可提高產線的生產量。
請參考圖1E以及圖2E。於保護層150上形成第一電極層160，第一電極層160填入第一開口V1、第二開口V2、第三開口V3、第四開口V4以及第五開口V5中。第一電極層160的形成方法例如是先形成一層電極材料層(未繪示出)，並對此電極材料層圖案化以定義出第一、第二以及第三連接結構C1、C2、C3、第二源極S2、第二汲極D2以及第一電極OA。更詳細而言，第一電極層160之第一連接結構C1填入第一開口V1以使得第一源極S1與第一源極區112s電性連接。第一電極層160之第二連接結構C2 填入第二開口V2以使得第一汲極D1與第一汲極區112d電性連接。第一電極層160之第三連接結構C3填入第三開口V3的以使得第一閘極G1與掃描線SL電性連接。第一電極層160之第二源極S2填入第四開口V4以與第二源極區114s電性連接，同時使得第二源極區114s與第二訊號線L2電性連接。第一電極層160之第二汲極D2填入第五開口V5以與第二汲極區114d電性連接。第二汲極D2與第一電極OA連接在一起，因此第一電極OA透過第二汲極D2與第二汲極區114d電性連接。
承上所述，在上述之畫素結構中，第一電極層160之第一電極OA與掃描線SL以及資料線DL重疊，因此第一電極OA的面積可以提高，以增加畫素結構之發光區面積。
若上述之畫素結構是應用在有機發光二極體顯示面板，那麼在圖2E之步驟之後，更包括進行圖2F之步驟。亦即，於第一電極層160上形成第二絕緣層170，第二絕緣層170具有第六開口V6以暴露出第一電極OA。接著在第六開口V6形成發光層172，其中發光層172可為紅色有機發光圖案、綠色有機發光圖案、藍色有機發光圖案或是混合各頻譜的光產生的不同顏色(例如白、橘、紫、…等)發光圖案。接著在發光層172上覆蓋第二電極層174，其中第二電極層174具有第二電極OC，且第二電極OC電性連接至第一訊號線L1。在此，第一電極OA、發光層172以及第二電極OC構成有機發光二極體OLED。
上述之有機發光二極體顯示面板之畫素結構的等效電路 圖如圖3所示，畫素結構100包括第一主動元件T1、第二主動元件T2以及電容器C，以2T1C的畫素結構為例子作為說明。畫素結構100包括掃描線SL、資料線DL、第一主動元件T1、第二主動元件T2、電容器C、有機發光二極體OLED、第一訊號線L1以及第二訊號線L2。第一主動元件T1與T2例如是頂閘極型薄膜電晶體。第一主動元件T1包括第一閘極G1、第一源極S1以及第一汲極D1。第二主動元件T2包括第二閘極G2、第二源極S2以及第二汲極D2。第一閘極G1耦接到掃描線SL。第一源極S1耦接到資料線DL。第一汲極D1耦接到第二閘極G2且耦接到電容器C的上電極CT(亦即圖1E及圖2E之上電極132)。第二源極S2耦接到第二訊號線L2。第二汲極D2耦接到有機發光二極體OLED的陽極且耦接到電容器C的下電極CB(亦即圖1E及圖2E之下電極116)。有機發光二極體OLED的陰極耦接到第一訊號線L1。
承上所述，由於第一電極層160的第一電極OA可與掃描線SL以及資料線DL重疊，以增大畫素結構之發光區面積。一般來說，畫素結構之發光區與整個畫素的面積比例稱為開口率。因此，本實施例之第一電極層160與掃描線SL、資料線DL重疊，可提升開口率。舉例來說，對於高解析度4k2k的55吋電視來說，單顆畫素結構長度為160.5微米(μm)、寬度為160.5微米。若使用傳統七道光罩製程所形成之畫素結構之開口率約51.8%。但本發明之畫素結構的開口率為49%，在開口率減少不到6%之前提之下，卻可以節省一道光罩製程，提升約14%的產量。另外，當面 板尺寸越大時，本發明的畫素結構和七道光罩的畫素結構的開口率差異會越小。也就是說，本發明的畫素結構在大尺寸面板的應用，更具有競爭力。
綜上所述，本發明的畫素結構之保護層150之第一開口V1以及第二開口V2暴露出第一導電層130以及半導體層110。保護層150之第三開口V3暴露出第一導電層130以及第二導電層140。保護層150之第四開口V4暴露出半導體層110以及第二導電層140。保護層150之第五開口V5暴露出半導體層110。接著，利用第一電極層160橋接於半導體層110與第一導電層130之間、橋接於第一導電層130與第二導電層140之間以及橋接於半導體層110與第二導電層140之間。因此，本發明之畫素結構的設計方式可以節省光罩數。另外，因第一電極層160與掃描線SL以及資料線DL可以重疊設置，因此有利於畫素結構的高開口率設計。基於此，本發明的畫素結構不但可以維持高開口率，並且製程可以減少一道光罩，提高生產量。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
102‧‧‧基板
112‧‧‧第一半導體圖案
112s‧‧‧第一源極區
112c‧‧‧第一通道區
112d‧‧‧第一汲極區
114‧‧‧第二半導體圖案
114s‧‧‧第二源極區
114c‧‧‧第二通道區
114d‧‧‧第二汲極區
116‧‧‧下電極
120‧‧‧絕緣層
130‧‧‧第一導電層
132‧‧‧上電極
140‧‧‧第二導電層
150‧‧‧保護層
160‧‧‧第一電極層
190‧‧‧氧化鋁層
C‧‧‧電容器
C1‧‧‧第一連接結構
C2‧‧‧第二連接結構
C3‧‧‧第三連接結構
D1‧‧‧第一汲極
D2‧‧‧第二汲極
DL‧‧‧資料線
G1‧‧‧第一閘極
G2‧‧‧第二閘極
L1‧‧‧第一訊號線
L2‧‧‧第二訊號線
OA‧‧‧第一電極
S1‧‧‧第一源極
S2‧‧‧第二源極
SL‧‧‧掃描線
V1‧‧‧第一開口
V2‧‧‧第二開口
V3‧‧‧第三開口
V4‧‧‧第四開口
V5‧‧‧第五開口

Claims (15)

  1. 一種畫素結構，包括：一半導體層，包括一第一半導體圖案，該第一半導體圖案具有一第一通道區、一第一源極區以及一第一汲極區；一絕緣層，位於該半導體層上；一第一導電層，位於該絕緣層上且包括一第一閘極、一第一源極、一第一汲極以及與該第一源極連接的一資料線；一第二導電層，位於該第一導電層上方且包括一掃描線；一保護層，覆蓋該第一導電層、該第二導電層以及該半導體層，該保護層具有一第一開口、一第二開口以及一第三開口，該第一開口暴露出該第一源極以及該第一半導體圖案之該第一源極區，該第二開口暴露出該第一汲極以及該第一半導體圖案之該第一汲極區，且該第三開口暴露出該第一閘極以及該掃描線；以及一第一電極層，位於該保護層上，其中該第一電極層更填入該第一開口、該第二開口以及該第三開口中，以使得該第一源極與該第一源極區電性連接，使得該第一汲極與該第一汲極區電性連接，且使得該第一閘極與該掃描線電性連接。
  2. 如申請專利範圍第1項所述的畫素結構，其中該第一電極層與該掃描線以及該資料線重疊。
  3. 如申請專利範圍第1項所述的畫素結構，其中：該半導體層更包括一第二半導體圖案，該第二半導體圖案包括一第二通道區、一第二源極區以及一第二汲極區； 該第一導電層更包括一第二閘極以及一第一訊號線；該第二導電層更包括一第二訊號線；該保護層具有一第四開口以及一第五開口，該第四開口暴露出該第二源極區以及該第二訊號線，該第五開口暴露出該第二半導體圖案之該第二汲極區；以及該第一電極層更包括一第二源極且該第二源極填入該第四開口以與該第二訊號線電性連接，且該第一電極層更包括一第二汲極且該第二汲極填入該第五開口以與該第二汲極區電性連接。
  4. 如申請專利範圍第3項所述的畫素結構，更包括：一發光層，位於該第一電極層上；以及一第二電極層，位於該發光層上，其中該第二電極層與該第一訊號線電性連接。
  5. 如申請專利範圍第4項所述的畫素結構，其中：該半導體層更包括一下電極，該下電極與該第一電極層電性連接；以及該第一導電層更包括一上電極，該上電極與該第一汲極電性連接，其中上電極與該下電極重疊，以構成一電容器。
  6. 如申請專利範圍第1項所述的畫素結構，其中：該半導體層更包括一下電極；該第一導電層更包括一上電極，其中該上電極與該下電極重疊，以構成一電容器。
  7. 如申請專利範圍第1項所述的畫素結構，其中該第一電極 層包括：一第一連接結構，位於該保護層上且透過該第一開口以電性連接該第一源極以及該第一源極區；一第二連接結構，位於該保護層上且透過該第二開口以電性連接該第一汲極以及該第一汲極區；一第三連接結構，位於該保護層上且透過該第三開口以電性連接該第一閘極與該掃描線。
  8. 如申請專利範圍第1項所述的畫素結構，其中該半導體層包括金屬氧化物半導體材料。
  9. 如申請專利範圍第1項所述的畫素結構，更包括一氧化鋁層，位於該第一導電層之表面上。
  10. 一種畫素結構，包括：一掃描線以及一資料線；一第一主動元件，與該掃描線以及該資料線電性連接，該第一主動元件包括：一第一半導體圖案，具有一第一通道區、一第一源極區以及一第一汲極區；一絕緣層，位於該第一半導體圖案上；一第一閘極、一第一源極以及一第一汲極，位於該絕緣層上；一保護層，覆蓋該第一主動元件，該保護層具有一第一開口、一第二開口以及一第三開口； 一第一連接結構，位於該保護層上且透過該第一開口以電性連接該第一源極以及該第一源極區；一第二連接結構，位於該保護層上且透過該第二開口以電性連接該第一汲極以及該第一汲極區；一第三連接結構，位於該保護層上且透過該第三開口以電性連接該第一閘極與該掃描線。
  11. 如申請專利範圍第10項所述的畫素結構，其中一第一電極與該掃描線以及該資料線重疊。
  12. 如申請專利範圍第10項所述的畫素結構，更包括：一第二主動元件，包括：一第二半導體圖案，具有一第二通道區、一第二源極區以及一第二汲極區，且該絕緣層覆蓋該第二半導體圖案；一第二閘極、一第二源極以及一第二汲極，位於該絕緣層上；一第一訊號線以及一第二訊號線，位於該絕緣層上；該保護層覆蓋該第一訊號線以及該第二訊號線且更包括一第四開口以及一第五開口，其中該第二源極透過該第四開口以電性連接該第二源極區以及該第二訊號線，該第二汲極透過該第五開口以電性連接該第二汲極區。
  13. 如申請專利範圍第12項所述的畫素結構，更包括：一第一電極，位於該保護層上，並且與該第五連接結構連接；一發光層，位於該第一電極上；以及 一第二電極，位於該發光層上。
  14. 如申請專利範圍第12項所述的畫素結構，更包括一電容器，包括：一下電極，且該下電極與該第二汲極區連接在一起；一上電極，與該下電極重疊。
  15. 如申請專利範圍第10項所述的畫素結構，其中該第一半導體圖案包括金屬氧化物半導體材料。
TW103117940A 2014-05-22 2014-05-22 畫素結構 TWI548067B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103117940A TWI548067B (zh) 2014-05-22 2014-05-22 畫素結構
CN201410319829.8A CN104078492B (zh) 2014-05-22 2014-07-07 像素结构
US14/468,349 US9640554B2 (en) 2014-05-22 2014-08-26 Pixel structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103117940A TWI548067B (zh) 2014-05-22 2014-05-22 畫素結構

Publications (2)

Publication Number Publication Date
TW201545322A TW201545322A (zh) 2015-12-01
TWI548067B true TWI548067B (zh) 2016-09-01

Family

ID=51599658

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103117940A TWI548067B (zh) 2014-05-22 2014-05-22 畫素結構

Country Status (3)

Country Link
US (1) US9640554B2 (zh)
CN (1) CN104078492B (zh)
TW (1) TWI548067B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637955B (zh) * 2015-01-30 2017-10-24 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN105047610B (zh) * 2015-09-07 2018-10-12 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
TWI715310B (zh) * 2019-11-25 2021-01-01 友達光電股份有限公司 畫素結構及其製造方法
TWI719865B (zh) * 2020-03-23 2021-02-21 友達光電股份有限公司 畫素結構

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI316763B (en) * 2006-12-01 2009-11-01 Au Optronics Corp Lcd pixel array structure and fabrication method thereof
TW201036163A (en) * 2008-12-05 2010-10-01 Semiconductor Energy Lab Semiconductor device
WO2014047980A1 (zh) * 2012-09-26 2014-04-03 深圳市华星光电技术有限公司 薄膜晶体管主动装置的制作方法及制作的薄膜晶体管主动装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP2012015436A (ja) 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
JP6019329B2 (ja) 2011-03-31 2016-11-02 株式会社Ｊｏｌｅｄ 表示装置および電子機器
CN103268045B (zh) * 2012-09-24 2016-08-10 厦门天马微电子有限公司 Tft阵列基板及其制作方法、液晶显示设备
TWI539592B (zh) * 2014-05-22 2016-06-21 友達光電股份有限公司 畫素結構

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI316763B (en) * 2006-12-01 2009-11-01 Au Optronics Corp Lcd pixel array structure and fabrication method thereof
TW201036163A (en) * 2008-12-05 2010-10-01 Semiconductor Energy Lab Semiconductor device
WO2014047980A1 (zh) * 2012-09-26 2014-04-03 深圳市华星光电技术有限公司 薄膜晶体管主动装置的制作方法及制作的薄膜晶体管主动装置

Also Published As

Publication number Publication date
TW201545322A (zh) 2015-12-01
US20150340383A1 (en) 2015-11-26
CN104078492A (zh) 2014-10-01
CN104078492B (zh) 2017-01-18
US9640554B2 (en) 2017-05-02

Similar Documents

Publication Publication Date Title
TWI539592B (zh) 畫素結構
US10355052B2 (en) OLED display device
TWI618123B (zh) 陣列基板、顯示裝置及陣列基板的製備方法
CN102456624B (zh) 有机电致发光显示器的阵列基板及其制造方法
KR102543577B1 (ko) 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
KR101019048B1 (ko) 어레이 기판 및 이의 제조방법
US11785821B2 (en) Display substrate and related device
CN103646950B (zh) 像素结构
CN104966696B (zh) Tft基板的制作方法及其结构
CN108376688A (zh) 一种感光组件及其制备方法、阵列基板、显示装置
US11088174B2 (en) Display substrate with gate insulation layers having different thicknesses, manufacturing method of the same and display device
KR102078022B1 (ko) 양 방향 표시형 유기전계 발광소자 및 이의 제조 방법
CN108493195A (zh) 柔性tft背板的制作方法及柔性tft背板
TWI548100B (zh) 薄膜電晶體、顯示面板以及其製造方法
TWI548067B (zh) 畫素結構
CN102779830B (zh) 一种金属氧化物的显示装置及其制造方法
TWI549265B (zh) 畫素結構及其製造方法
WO2022041022A1 (zh) 显示基板及显示装置
CN204289455U (zh) 有机发光二极管显示装置
CN101131958B (zh) 有机电激发光显示器像素结构的制造方法
KR20140083150A (ko) 유기전계 발광소자 그 제조 방법
CN104332476B (zh) 单元像素、阵列基板、显示装置及其制造方法
CN101819990A (zh) 电激发光显示面板的像素结构及其制作方法
WO2024222317A1 (zh) 显示面板及其制备方法、显示装置