[go: up one dir, main page]

CN104332476B - 单元像素、阵列基板、显示装置及其制造方法 - Google Patents

单元像素、阵列基板、显示装置及其制造方法 Download PDF

Info

Publication number
CN104332476B
CN104332476B CN201410478300.0A CN201410478300A CN104332476B CN 104332476 B CN104332476 B CN 104332476B CN 201410478300 A CN201410478300 A CN 201410478300A CN 104332476 B CN104332476 B CN 104332476B
Authority
CN
China
Prior art keywords
layer
tft
source
mow
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410478300.0A
Other languages
English (en)
Other versions
CN104332476A (zh
Inventor
姜春生
方婧斐
张宝江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410478300.0A priority Critical patent/CN104332476B/zh
Priority to PCT/CN2014/094970 priority patent/WO2016041285A1/zh
Priority to EP14882771.0A priority patent/EP3196938B1/en
Priority to US14/769,456 priority patent/US9691836B2/en
Publication of CN104332476A publication Critical patent/CN104332476A/zh
Application granted granted Critical
Publication of CN104332476B publication Critical patent/CN104332476B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种用于显示装置的阵列基板的像素单元，一种实施方式是包括栅线、源漏电极线和TFT，栅线为叠层结构，包括第一MoW层、Cu层和第二MoW层，TFT的栅极由第一MoW层形成。另一实施方式是，源漏电极线为同样的叠层结构，TFT的源漏极采用第一MoW层。本发明可采用半曝光技术实现前一方式，采用剥离技术实现第二方式。本发明能防止栅极或源漏层中的Cu的扩散对氧化物有源层的影响。

Description

单元像素、阵列基板、显示装置及其制造方法
技术领域
本发明涉及显示技术领域，尤其涉及显示装置的阵列基板中的单元像素及其制造方法，以及包含该单元像素的阵列基板、显示装置及其制造方法。本发明特别适合于那些包括有源层为氧化物的TFT的单元像素、阵列基板和显示装置。
背景技术
有机发光二极管(Organic Light-Emtting Diode，OLED)具有主动发光、发光效率高、反应时间快(1μs量级)、工作电压低(3～10V)、广视角(＞170°以上)、面板厚度薄(＜2mm)、功耗低、工作温度范围广(-4℃～85℃)、可以实现柔性显示等诸多优点，因此被誉为继CRT、LCD之后的第三代显示技术。
OLED可以采用小分子蒸镀、聚合物旋涂、喷墨打印、大面积印刷等生产工艺，制造成本较低，易大规模生产，长远来看可以与日光灯竞争。白光有机发光二极管(WOLED)属于面光源，相较于LED的点光源，可以制造成大面积、任意形状的平板光源，更适合液晶显示器的背光源及全彩色的OLED显示器。由于WOLED在平板照明应用方面具有的巨大潜力，近10余年来WOLED一直是人们研究的热点课题，WOLED有望同LED一样，成为新世代半导体照明的主角。
目前，为了实现大面积、高分辨率的OLED阵列基板的制备，现有技术一般采用底栅7-Mask(7次构图，即使用7次掩膜板)工艺。
图1A和图1B为现有的OLED阵列基板的底栅型TFT的制备方法的流程示意图。其中图1A显示的前四个构图工艺，图1B显示的是后三个构图工艺。
OLED阵列基板的每个像素单元包括两个薄膜晶体管，即开关TFT(Switching TFT)和驱动TFT(Driving TFT)，其中开关TFT的漏电极需要与驱动TFT的栅电极电连接。
如图1A所示，上述工艺包括如下步骤：
步骤S11：在衬底基板101上形成开关TFT的栅电极102以及驱动TFT的栅电极102′，并在开关TFT的栅电极102和驱动TFT的栅电极102′上沉积栅绝缘层(GI)103。
形成开关TFT的栅电极102和驱动TFT的栅电极102′的过程包括：形成栅电极层薄膜，通过一次构图工艺(1Mask)形成包括栅电极102和栅电极102’的图形。
步骤S12：在栅绝缘层103上形成有源层104。
有源层的材质可以为铟镓锌氧化物(IGZO)。形成有源层104的过程包括：形成有源层薄膜，通过一次构图工艺(2Mask)形成包括有源层的图形。
步骤S13：在有源层104上形成刻蚀阻挡层(Etch Stop Layer，ESL)105。
形成刻蚀阻挡层的过程需通过一次构图工艺(3Mask)形成包括刻蚀阻挡层105的图形。
步骤S14：在驱动TFT的栅电极上方的栅绝缘层103上形成用于连接驱动TFT的栅电极102′及后续形成的开关TFT的漏电极的开口；
形成该开口的过程需通过一次构图工艺(4Mask)形成包括该开口的栅绝缘层图形。
如图1B所示，接着是步骤S15：在完成上述步骤的基板上形成源电极1061、漏电极1062。
形成源电极1061和漏电极1062的过程包括：形成源漏极薄膜，通过一次构图工艺(5Mask)形成包括源电极1061和漏电极1062的图形。
步骤S16：沉积保护层(PVX或钝化层)107，并在开关TFT的漏电极1062以及驱动TFT的栅电极上方的保护层107上形成用于连接驱动TFT的栅电极102′和开关TFT的漏电极1062的开口。
形成该开口的过程包括：通过一次构图工艺(6Mask)形成包括该开口的保护层的图形。
步骤S17：在保护层107上形成导电图形108，导电图形的材质可以为铟锡氧化物(ITO)。
形成导电图形108的过程包括：形成透明导电薄膜，通过一次构图工艺(7Mask)形成包括导电图形108的图形。
可见，上述制备方法需要采用7次构图工艺(7-mask)才能完成TFT的制备，工艺流程复杂。
现在，大尺寸、高分辨率、高刷新频率、3D化的AMOLED(有源矩阵有机发光二极管)是发展趋势，它要求采用低电阻率的配线技术和高迁移率的TFT，Cu+Oxide(铜栅极和氧化物有源层)技术在满足上述要求的情况下，非常有竞争力。但是，Cu本身具有很高的扩散系数，在TFT的使用过程中，Cu元素会向有源层中扩散，导致TFT的半导体性能恶化，漏电流增大。
发明内容
(一)要解决的技术问题
本发明所要解决的技术问题是采用Cu+Oxide(铜栅极和氧化物有源层)配线的TFT中，金属Cu向氧化物有源层扩散以及漏电流较大的问题。
(二)技术方案
为解决上述技术问题，本发明提出一种用于显示装置的阵列基板的像素单元，包括栅线、源漏电极线和TFT，所述栅线为叠层结构，包括自下而上依次叠置的第一MoW层、Cu层和第二MoW层；所述TFT的栅极由所述第一MoW层形成。
根据本发明的具体实施方式，所述TFT的有源层为氧化物。
本发明还提出一种制造像素单元的方法，用于制造所述的像素单元，该方法包括如下步骤：S1、在基板上形成由第一MoW层、Cu层和第二MoW层形成所述叠层结构；S2、在所述叠层结构之上，且在所述栅线所在的区域以及所述TFT所在的区域，涂覆光阻材料，并且，通过半曝光工艺，使所述栅线所在的区域的光阻材料的厚度大于所述TFT所在的区域的光阻材料的厚度；S3、对未涂覆光阻材料的区域的叠层结构进行刻蚀，以去除未涂覆光阻材料的区域的所有叠层结构；S4、对所述光阻材料进行刻蚀，使得所述TFT所在的区域的光阻材料完全被刻蚀，暴露出叠层结构，而位于栅线所在的区域的光阻材料不完全刻蚀；S5、对步骤S4中所暴露出的叠层结构进行刻蚀，以除去所暴露出的叠层结构中的第二MoW层和Cu层，暴露出第一MoW层；S6、以步骤S5中暴露出的第一MoW层为栅极层制作所述TFT。
根据本发明的具体实施方式，在所述步骤S6中，使用氧化物作为所述TFT的有源层。
本发明还提出一种用于显示装置的阵列基板的像素单元，包括栅线、TFT以及与所述TFT的源漏极连接的源漏电极线，所述源漏电极线为叠层结构，包括自下而上依次叠置的第一MoW层、Cu层和第二MoW层；所述TFT的源漏极与由所述第一MoW层形成。
根据本发明的具体实施方式，所述源漏电极线包括数据线和VDD线中的至少一个。
根据本发明的具体实施方式，所述TFT的有源层为氧化物。
本发明还提出一种制造像素单元的方法，用于制造所述的像素单元，其特征在于，包括如下步骤：T1、在基板上依次形成栅极层、栅极阻挡层、有源层和刻蚀阻挡层，所述栅极层包括所述栅线和所述TFT的栅极；T2、在源漏电极线的区域和所述TFT的源漏极的区域形成第一MoW层；T3、在除了源漏电极线区域之外的区域涂覆光阻材料；T4、在光阻材料区域和源漏电极线区域上依次形成Cu层和第二MoW层；T5、利用剥离技术，连同形成于光阻材料上的的所述Cu层和第二MoW层一起除去光阻材料，暴露出位于TFT区域的第一MoW层；T6、以步骤T5中暴露出的第一MoW层为所述TFT的源漏极制作所述TFT。
根据本发明的具体实施方式，所述源漏电极线包括数据线和VDD线中的至少一个。
根据本发明的具体实施方式，在所述步骤T1中，使用氧化物作为所述TFT的有源层。
本发明还提出一种阵列基板，包括所述的像素单元。
本发明还提出一种显示装置，包括所述的阵列基板。
本发明还提出一种制造阵列基板的方法，采用所述的制造单元像素的方法制造该阵列基板的单元像素。
本发明还提出一种制造显示装置的方法，采用所述的制造阵列基板的方法制造该显示装置的阵列基板。
(三)有益效果
一方面，本发明在制备阵列基板的单元像素时，采用MoW/Cu/MoW作为栅线材料。在进行TFT的栅极构图(Pattern)时，利用半曝光(halftone)技术将分别将TFT的栅极材料的上层MoW层和Cu层刻蚀掉，仅保留下层MoW作为TFT的栅极，保证TFT的氧化物有源层的下方没有金属Cu属存在，解决Cu向TFT有源层扩散以及漏电流较大的问题。
另一方面，本发明在制备阵列基板的单元像素时，采用MoW/Cu/MoW作为源漏线，利用剥离(Lift off)技术实现TFT的源漏极仅为MoW，从而解决Cu向TFT有源层扩散，并实现信号的快速传输。
附图说明
图1为现有的OLED阵列基板的底栅型TFT的制备方法的流程示意图；
图2是本发明的第一实施例的单元像素在形成栅线和TFT的栅极之后的顶视图；
图3是图2所示的实施例在形成源漏电极线之后的顶视图；
图4A至图4D是沿图2中的a-a’线切割的制造工艺分步显示图；
图5是本发明的第二实施例的单元像素在未形成源漏电极线和TFT的源漏极的顶视图；
图6是图5所示的实施例在形成了TFT的源漏极和单元像素的源漏电极线之后的顶视图；
图7A至图7D是沿图5、图6中的b-b’线切割的制造工艺分步显示图。
具体实施方式
如前所述，在制作显示装置的阵列基板时，当采用MoW/Cu/MoW叠层作为TFT的栅极材料或源漏极材料，需要防止其中的Cu层向TFT的有源层扩散。由此，本发明提出将栅极材料和源漏极材料中的其中一层MoW层和中间的Cu层去除，只保留一个MoW层作为TFT的栅极材料和/或源漏极材料。
本发明一方面提出这样一种像素单元，其包括栅线、源漏电极线和TFT。其中，栅线为叠层结构，包括自下而上依次叠置的第一MoW层、Cu层和第二MoW层，TFT的栅极由该第一MoW层形成。
如前所述，对于上述像素单元，TFT的有源层可以是氧化物，由于TFT的栅极不包括Cu，自然消除了Cu扩散至有源层的问题。
对于上述像素元，本发明提出如下一种制造像素单元的方法。该方法首先在基板上形成由第一MoW层、Cu层和第二MoW层形成所述叠层结构。接着，在所述叠层结构之上，且在所述栅线所在的区域以及所述TFT所在的区域，涂覆光阻材料，并且，通过半曝光(halftone)工艺，使栅线所在的区域的光阻材料的厚度大于TFT所在的区域的光阻材料的厚度。然后，对未涂覆光阻材料的区域的叠层结构进行刻蚀，以去除未涂覆光阻材料的区域的所有叠层结构。
接着，对所述光阻材料进行刻蚀，使得所述TFT所在的区域的光阻材料完全被刻蚀，暴露出叠层结构，而位于栅线所在的区域的光阻材料不完全刻蚀。对前述步骤中所暴露出的叠层结构进行刻蚀，以除去所暴露出的叠层结构中的第二MoW层和Cu层，暴露出第一MoW层。最后，以暴露出的第一MoW层为栅极层制作所述TFT。
本发明的另一个方面提出这样一种像素单元，其包括栅线、TFT以及与所述TFT的源漏极连接的源漏电极线，源漏电极线包括数据线和VDD线中的至少一个。该源漏电极线为叠层结构，同样包括自下而上依次叠置的第一MoW层、Cu层和第二MoW层。并且，TFT的源漏极由该第一MoW层形成。
如前所述，对于该像素单元，TFT的有源层也同样可以是氧化物，由于TFT的源漏极不包括Cu，自然消除了Cu扩散至有源层的问题。
在制造该像素单元时，则包括如下步骤：
首先，在基板上依次形成栅极层、栅极阻挡层、有源层和刻蚀阻挡层，所述栅极层包括所述栅线和所述TFT的栅极。然后，在源漏电极线的区域和所述TFT的源漏极的区域形成第一MoW层，在除了源漏电极线区域之外的区域涂覆光阻材料，在光阻材料区域和源漏电极线区域上依次形成Cu层和第二MoW层。
然后，利用剥离(lift-off)技术，连同形成于光阻材料上的的所述Cu层和第二MoW层一起除去光阻材料，暴露出位于TFT区域的第一MoW层；再在暴露出的第一MoW层为TFT的源漏极制作所述TFT。
本发明还提出包括上述单元像素的阵列基板和显示装置。
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
[第一实施例]
图2是本发明的一个第一实施例的单元像素在形成栅线和TFT的栅极之后的顶视图。如图2所示，斜线阴影区域为栅线区域1和1’，栅线区域和虚线围成的区域为一个单元像素的区域。在该视图中，还包括有形成TFT的栅极区域2和3，TFT包括栅极开关TFT的区域2和数据驱动TFT的区域3。
在该实施例中，在上述栅线区域形成栅线的材料为叠层结构，自下而上分别为第一MoW层、Cu层和第二MoW层。而在TFT的栅极区域形成的栅极由第一MoW层构成。
在图2所示的单元像素上接着形成有源层和源漏电极线，以便完成整个单元像素的制作。图3是上述实施例在形成了源漏电极线之后的顶视图。如图3所示，源漏电极线包括数据线和VDD线。数据线用于提供数据驱动，VDD线用于给OLED提供放光的电流源线。
对于图2所示的单元像素，下面通过图4A至图4D来说明其形成过程。图4A至图4D是沿图2中的a-a’线切割的制造工艺分步显示图。该工艺包括如下步骤：
S1、在基板上形成由第一MoW层、Cu层和第二MoW层形成所述叠层结构。
如图4A所示，首先在基板10上沉积由第一MoW层11、Cu层12和第二MoW层13构成叠层结构。所述基板在该实施例中为玻璃基板，但本发明也可以采用其他材料的基板，如柔性PI基板等。所述第一MoW层11和第二MoW层13可由溅射形成，第一MoW层的厚度应控制在00～300A，第二MoW层的厚度可在300～500A。
S2、在所述叠层结构之上，且在所述栅线所在的区域以及所述TFT所在的区域，涂覆光阻材料，并且，通过半曝光工艺，使所述栅线所在的区域的光阻材料的厚度大于所述TFT所在的区域的光阻材料的厚度。
图4A示出了该实施例中的TFT区域和栅线区域。首先，在TFT区域和栅线区域上涂覆光阻材料14。然后，通过光刻工作形成如图4A所示的光刻胶的分布。
S3、对未涂覆光阻材料14的区域的叠层结构进行刻蚀，以去除未涂覆光阻材料的区域的所有叠层结构。
如图4B所示，在叠层结构上，TFT区域和栅线区域都覆盖有光阻材料。这样，可以对没有覆盖光阻材料14的叠层结构进行刻蚀，以去除多余的叠层结构。刻蚀时可以采用H2O2和HF，以分别对MoW和Cu进行刻蚀。
刻蚀之后，进行GI和有源层沉积，并进行相应的pattern化。沉积SD金属，形成底栅结构的TFT器件。
S4、对所述光阻材料进行刻蚀，使得所述TFT所在的区域的光阻材料完全被刻蚀，暴露出叠层结构，而位于栅线所在的区域的光阻材料不完全刻蚀。
如图4C所示，采用灰化工艺，利用干刻设备，利用O2对PR进行灰化，以对光阻材料进行刻蚀。由于栅线区域的光阻材料14更厚，当TFT区域的光阻材料14完全通过刻蚀去除后，在栅线区域仍保留一定厚度的光阻材料14。
S5、对步骤S4中所暴露出的叠层结构进行刻蚀，以除去所暴露出的叠层结构中的第二MoW层13和Cu层12，暴露出第一MoW层11。
通过步骤S4，已暴露出TFT区域的叠层结构。由此，可以对TFT区域的叠层结构继续刻蚀，同时保待对栅极区域的光阻材料的刻蚀。刻蚀时采用Cl2气体。控制刻蚀工艺的进行，使得TFT区域的叠层结构正好刻蚀掉第二MoW层13和Cu层12，只留下第一MoW层11，而使得栅线区域的光阻材料14完全被刻蚀。
S6、以步骤S5中暴露出的第一MoW层为栅极层制作所述TFT。
在完成步骤S5之后，可以通过常规的方式来完成TFT的制作。例如，在形成了源漏电极层时得到如图3所示的平面结构。
[第二实施例]
该第二实施例也涉及显示装置的阵列基板的单元像素结构及其制造方法。其中该单元像素的源漏电极线采用MoW/Cu/MoW叠层结构，而TFT的源漏极则使用一层MoW。
图5是该实施例中未形成源漏电极线和TFT的源漏极的顶视图。如图所示，其中已在栅极线区域4和4’形成了栅极线，以及TFT的栅极区域5、6形成了TFT的栅极，其中TFT栅极区域5为栅极开关TFT的栅极所在区域，TFT栅极区域6为数据驱动TFT的栅极所在的区域。
在本发明中，源漏电极线包括数据线和VDD线。其中数据线用于提供数据驱动，VDD线用于给OLED提供放光的电流源线。
图6显示了该实施例在形成了TFT的源漏极和单元像素的源漏电极线之后的顶视图。如图6所示，此时，该单元像素在数据线区域7形成了数据线，在VDD线区域形成了VDD线。同时，在TFT源漏极区域9、9’形成了TFT的源漏极。区域9为栅极开关TFT的源漏极所在的区域，区域9’为数据驱动TFT的源漏极所在的区域。
在该实施例中，在上述源漏电极线区域7、8形成的源漏线的材料为叠层结构，自下而上分别为第一MoW层、Cu层和第二MoW层。而在TFT的源漏极区域形成的源漏极由所述第一MoW层构成。
需要注意的是，第二实施例中的第一MoW层、Cu层和第二MoW层与第一实施例中的第一MoW层、Cu层和第二MoW层不是同样的层，虽然其材料的选择上是相同的。
对于图6所示的单元像素，下面通过图7A至图7D来说明其形成过程。图7A至图7D是沿图5、图6中的b-b’线切割的制造工艺分步显示图。该工艺包括如下步骤：
T1、在基板上依次形成栅极层、栅极阻挡层、有源层和刻蚀阻挡层，所述栅极层包括所述栅线和所述TFT的栅极。如图7A所示，由附图标记15表示在基板上形成栅极层、栅极阻挡层、有源层和刻蚀阻挡层的整体结构。
T2、在源漏电极线的区域和所述TFT的源漏极的区域形成第一MoW层。
如前所述，源漏电极线包括数据线和VDD线。在该实施例中，在数据线和VDD线区域均形成第一MoW层16。形成的工艺可以是溅射。
T3、在除了源漏电极线区域之外的区域涂覆光阻材料。
如图7B所示，在该步骤，在整个基板区域的除了源漏电极线区域之外的所有区域均涂覆光阻材料19。
T4、在光阻材料区域和源漏电极线区域上依次形成Cu层和第二MoW层。
如图7C所示，在完成步骤T3之后，在整个基板区域，包括涂覆有光阻材料的区域和未涂覆光阻材料的源漏电极线区域上同时形成Cu层17和第二MoW层。形成的工艺可以是溅射。
T5、利用剥离技术，连同形成于光阻材料上的的所述Cu层和第二MoW层一起除去光阻材料，暴露出位于TFT区域的第一MoW层。
如图7D所示，通过上述剥离，暴露出位于TFT区域的第一MoW层16。
T6、以步骤T5中暴露出的第一MoW层为TFT的源漏极制作所述TFT。由此，所制作的TFT的源漏极只包含MoW层，不包含Cu层，由此消除了Cu扩散对于氧化物有源层的影响，达到了本发明的目的。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (14)

1.一种用于显示装置的阵列基板的像素单元，包括栅线、源漏电极线和TFT，其特征在于：
所述栅线为叠层结构，包括自下而上依次叠置的第一MoW层、Cu层和第二MoW层；
所述TFT的栅极由所述第一MoW层形成。
2.如权利要求1所述的像素单元，其特征在于，所述TFT的有源层为氧化物。
3.一种制造像素单元的方法，用于制造如权利要求1所述的像素单元，其特征在于，包括如下步骤：
S1、在基板上形成由第一MoW层、Cu层和第二MoW层形成的所述叠层结构；
S2、在所述叠层结构之上，且在所述栅线所在的区域以及所述TFT所在的区域，涂覆光阻材料，并且，通过半曝光工艺，使所述栅线所在的区域的光阻材料的厚度大于所述TFT所在的区域的光阻材料的厚度；
S3、对未涂覆光阻材料的区域的叠层结构进行刻蚀，以去除未涂覆光阻材料的区域的所有叠层结构；
S4、对所述光阻材料进行刻蚀，使得所述TFT所在的区域的光阻材料完全被刻蚀，暴露出叠层结构，而位于栅线所在的区域的光阻材料不完全刻蚀；
S5、对步骤S4中所暴露出的叠层结构进行刻蚀，以除去所暴露出的叠层结构中的第二MoW层和Cu层，暴露出第一MoW层；
S6、以步骤S5中暴露出的第一MoW层为栅极层制作所述TFT。
4.如权利要求3所述的制造像素单元的方法，其特征在于，在所述步骤S6中，使用氧化物作为所述TFT的有源层。
5.一种用于显示装置的阵列基板的像素单元，包括栅线、TFT以及与所述TFT的源漏极连接的源漏电极线，其特征在于：
所述源漏电极线为叠层结构，包括自下而上依次叠置的第一MoW层、Cu层和第二MoW层；
所述TFT的源漏极由所述第一MoW层形成。
6.如权利要求5所述的像素单元，其特征在于，所述源漏电极线包括数据线和VDD线中的至少一个。
7.如权利要求5所述的像素单元，其特征在于，所述TFT的有源层为氧化物。
8.一种制造像素单元的方法，用于制造如权利要求5所述的像素单元，其特征在于，包括如下步骤：
T1、在基板上依次形成栅极层、栅极阻挡层、有源层和刻蚀阻挡层，所述栅极层包括所述栅线和所述TFT的栅极；
T2、在源漏电极线的区域和所述TFT的源漏极的区域形成第一MoW层；
T3、在除了源漏电极线区域之外的区域涂覆光阻材料；
T4、在光阻材料区域和源漏电极线区域上依次形成Cu层和第二MoW层；
T5、利用剥离技术，连同形成于光阻材料上的的所述Cu层和第二MoW层一起除去光阻材料，暴露出位于TFT区域的第一MoW层；
T6、以步骤T5中暴露出的第一MoW层为所述TFT的源漏极制作所述TFT。
9.如权利要求8所述的制造像素单元的方法，其特征在于，所述源漏电极线包括数据线和VDD线中的至少一个。
10.如权利要求8所述的制造像素单元的方法，其特征在于，在所述步骤T1中，使用氧化物作为所述TFT的有源层。
11.一种阵列基板，包括权利要求1、2、5、6、7中任一项所述的像素单元。
12.一种显示装置，包括权利要求11所述的阵列基板。
13.一种制造阵列基板的方法，采用如权利要求3、4、8、9、10中任一项所述的制造像素单元的方法制造该阵列基板的像素单元。
14.一种制造显示装置的方法，采用权利要求13所述的制造阵列基板的方法制造该显示装置的阵列基板。
CN201410478300.0A 2014-09-18 2014-09-18 单元像素、阵列基板、显示装置及其制造方法 Active CN104332476B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201410478300.0A CN104332476B (zh) 2014-09-18 2014-09-18 单元像素、阵列基板、显示装置及其制造方法
PCT/CN2014/094970 WO2016041285A1 (zh) 2014-09-18 2014-12-25 单元像素、阵列基板、显示装置及其制造方法
EP14882771.0A EP3196938B1 (en) 2014-09-18 2014-12-25 Unit pixel, array substrate, display device and manufacturing method thereof
US14/769,456 US9691836B2 (en) 2014-09-18 2014-12-25 Pixel unit, array substrate, display device and method for manufacturing the same including MoW/Cu/MoW conductive line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410478300.0A CN104332476B (zh) 2014-09-18 2014-09-18 单元像素、阵列基板、显示装置及其制造方法

Publications (2)

Publication Number Publication Date
CN104332476A CN104332476A (zh) 2015-02-04
CN104332476B true CN104332476B (zh) 2017-05-31

Family

ID=52407174

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410478300.0A Active CN104332476B (zh) 2014-09-18 2014-09-18 单元像素、阵列基板、显示装置及其制造方法

Country Status (4)

Country Link
US (1) US9691836B2 (zh)
EP (1) EP3196938B1 (zh)
CN (1) CN104332476B (zh)
WO (1) WO2016041285A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2557192B (en) * 2016-11-29 2021-03-10 Flexenable Ltd Semiconductor patterning

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101060124A (zh) * 2006-04-21 2007-10-24 京东方科技集团股份有限公司 一种tft lcd阵列基板及制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253511A (ja) * 2003-02-19 2004-09-09 Hitachi Displays Ltd 表示装置
JP2007004158A (ja) * 2005-06-24 2007-01-11 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
KR20070049278A (ko) * 2005-11-08 2007-05-11 삼성전자주식회사 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법
CN100483232C (zh) * 2006-05-23 2009-04-29 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
KR20080004989A (ko) * 2006-07-07 2008-01-10 삼성전자주식회사 박막 트랜지스터 어레이 기판의 제조 방법
WO2011043194A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102664193A (zh) * 2012-04-01 2012-09-12 京东方科技集团股份有限公司 导电结构及制造方法、薄膜晶体管、阵列基板和显示装置
CN103811327A (zh) * 2014-02-14 2014-05-21 上海和辉光电有限公司 薄膜晶体管的制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101060124A (zh) * 2006-04-21 2007-10-24 京东方科技集团股份有限公司 一种tft lcd阵列基板及制造方法

Also Published As

Publication number Publication date
US9691836B2 (en) 2017-06-27
EP3196938A4 (en) 2018-06-13
WO2016041285A1 (zh) 2016-03-24
EP3196938A1 (en) 2017-07-26
US20160254339A1 (en) 2016-09-01
EP3196938B1 (en) 2023-05-10
CN104332476A (zh) 2015-02-04

Similar Documents

Publication Publication Date Title
CN102629621B (zh) 一种电路、阵列基板及制作方法、显示器
CN104078424B (zh) 低温多晶硅tft阵列基板及其制备方法、显示装置
CN103489894B (zh) 有源矩阵有机电致发光显示器件、显示装置及其制作方法
CN109166896A (zh) 显示面板及其制作方法
CN110071225A (zh) 显示面板及制作方法
CN103077957B (zh) 主动矩阵式有机发光二极管显示装置及其制作方法
CN107424957A (zh) 柔性tft基板的制作方法
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN109378326A (zh) 显示面板及其制作方法
WO2016041304A1 (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN106206620B (zh) 薄膜晶体管阵列基板及其制备方法和显示器件
CN103700692A (zh) Oled显示面板及其制作方法
CN106229297B (zh) Amoled像素驱动电路的制作方法
CN103915580B (zh) 一种woled背板及其制作方法
US9214476B1 (en) Pixel structure
CN104966718B (zh) Amoled背板的制作方法及其结构
WO2016176881A1 (zh) 双栅极tft基板的制作方法及其结构
CN102683276B (zh) 一种像素驱动电路及其制备方法、阵列基板
CN104485338B (zh) 阵列基板及制作方法、液晶显示面板和反射式液晶显示器
CN104022079A (zh) 薄膜晶体管基板的制造方法
CN104157608B (zh) Tft基板的制作方法及其结构
CN108878673A (zh) 显示基板及其制作方法、显示装置
CN104638016A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104157609B (zh) Tft基板的制作方法及其结构
CN104157610A (zh) 氧化物半导体tft基板的制作方法及其结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant