JP2004253511A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2004253511A JP2004253511A JP2003040724A JP2003040724A JP2004253511A JP 2004253511 A JP2004253511 A JP 2004253511A JP 2003040724 A JP2003040724 A JP 2003040724A JP 2003040724 A JP2003040724 A JP 2003040724A JP 2004253511 A JP2004253511 A JP 2004253511A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- display device
- gate
- alloy
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6731—Top-gate only TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
- H10D30/6739—Conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6745—Polycrystalline or microcrystalline silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/13629—Multilayer wirings
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】簡単な構造にも拘わらず、ヒロックの発生を防止するとともに低抵抗化を図ったゲート信号線および薄膜トランジスタのゲート電極を備える表示装置を得る。
【解決手段】基板上に薄膜トランジスタを有する表示装置であって、
ゲート配線と前記薄膜トランジスタのゲート電極とが一体となったゲートパターンを有し、
前記ゲートパターンは、少なくとも、前記薄膜トランジスタの部分あるいはドレイン配線と交差する部分の何れかにおいて、最下層と、少なくとも１層の中間層と、最上層との少なくとも３層の膜で構成され、
前記中間層の端部は前記最上層の端部および前記最下層の端部よりも後退している。
【選択図】 図２
【解決手段】基板上に薄膜トランジスタを有する表示装置であって、
ゲート配線と前記薄膜トランジスタのゲート電極とが一体となったゲートパターンを有し、
前記ゲートパターンは、少なくとも、前記薄膜トランジスタの部分あるいはドレイン配線と交差する部分の何れかにおいて、最下層と、少なくとも１層の中間層と、最上層との少なくとも３層の膜で構成され、
前記中間層の端部は前記最上層の端部および前記最下層の端部よりも後退している。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は表示装置に係り、特に、ポリシリコンを半導体層とする薄膜トランジスタを備える表示装置に関する。
【０００２】
【従来の技術】
たとえばアクティブ・マトリクス型の液晶表示装置は、液晶を介して対向配置される基板のうち一方の基板の液晶側の面に、そのｘ方向に延在しｙ方向に並設されるゲート信号線とｙ方向に延在しｘ方向に並設されるドレイン信号線とを有し、これら各信号線に囲まれた領域を画素領域としている。
【０００３】
そして、画素領域には、ゲート信号線からの走査信号によって駆動される薄膜トランジスタと、この薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極とを少なくとも有している。
【０００４】
ここで、前記薄膜トランジスタとして、その半導体層を低温で形成し得るポリシリコンを用いるものが知られ、これにより高速のスイッチングが可能となっている。
【０００５】
また、前記ゲート信号線に走査信号を供給するための周辺駆動回路あるいはドレイン信号線に映像信号を供給するための周辺駆動回路を前記一方の基板上に形成し、それらに組み込まれるトランジスタの半導体層としてポリシリコンを用い、前記トランジスタを画素領域内の薄膜トランジスタと並行して形成することにより、高機能化および低コスト化を可能ならしめている。
【０００６】
一方、近年の液晶表示装置の大型化に伴い、ゲート信号線のさらなる低抵抗化が要望されているに至っている。
【０００７】
この場合、ゲート信号線の材料をアルミニウムとすることが適当であるが、たとえばポリシリコン半導体層の活性化アニールの熱などに対して充分な耐熱性を有さないことが判明している。
【０００８】
それ故、ゲート信号線として、下層に高融点金属でバリア層を積層したもの（特許文献１参照）、アルミニウム配線の上層にキャップ層および側面にバリア層を設けたもの（特許文献２参照）、アルミニウム層からなるゲート信号線の上下層を高融点金属で覆ったもの（特許文献３参照）等が知られている。
【０００９】
さらに、ゲート信号線は薄膜トランジスタのゲート電極と一体に形成されるのが通常であり、該薄膜トランジスタは、液晶との直接の接触を回避しその特性の劣化を防止するため、たとえば保護膜と称される絶縁膜によって覆われることになり、その際の該絶縁膜のゲート信号線に対するカバレージの良否も重要となる（特許文献４参照）。
【００１０】
【特許文献１】
特開平１０−２４７７３３号公報
【特許文献２】
特開平１１−８７７１６号公報
【特許文献３】
特開平６−１４８６８３号公報
【特許文献４】
特開平１１−１３５７９７号公報
【００１１】
【発明が解決しようとする課題】
しかしながら、上述した各文献に記載された液晶表示装置は、ゲート信号線の側面からアルミニウム層が露出されているため、そのアルミニウム層からいわゆるヒロックが成長するという不都合があるものであった（特許文献４）。
【００１２】
また、このヒロックの発生を防止するために合金元素を添加しても、その電気的抵抗を大幅に増加させてしまう不都合があるものであった（特許文献１）。
【００１３】
さらに、ゲート信号線の側面を含む周囲においてヒロックの発生を防止する対策は、製造工数の増大をもたらす複雑な構成となってしまう不都合があるものであった（特許文献２）。
【００１４】
本発明は、このような事情に基づいてなされたもので、その目的は、簡単な構造にも拘わらず、ヒロックの発生を防止するとともに低抵抗化を図ったゲート信号線および薄膜トランジスタのゲート電極を備える表示装置を提供するにある。
【００１５】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１６】
手段１．
本発明による表示装置は、たとえば、基板上に薄膜トランジスタを有する表示装置であって、
ゲート配線と前記薄膜トランジスタのゲート電極とが一体となったゲートパターンを有し、
前記ゲートパターンは、少なくとも、前記薄膜トランジスタの部分あるいはドレイン配線と交差する部分の何れかにおいて、最下層と、少なくとも１層の中間層と、最上層との少なくとも３層の膜で構成され、
前記中間層の端部は前記最上層の端部および前記最下層の端部よりも後退していることを特徴とするものである。
【００１７】
手段２．
本発明による表示装置は、たとえば、手段１の構成を前提とし、前記中間層は純Ａｌ、Ａｌ合金、純Ａｇ、Ａｇ合金、純Ｃｕ、Ｃｕ合金の何れかで形成され、前記最上層及び前記最下層は前記中間層よりも高融点の金属で形成されていることを特徴とするものである。
【００１８】
手段３．
本発明による表示装置は、たとえば、手段２の構成を前提とし、前記最上層及び前記最下層は純Ｍｏ又はＭｏ合金で形成されていることを特徴とするものである。
【００１９】
手段４．
本発明による表示装置は、たとえば、手段２の構成を前提とし、前記最上層及び前記最下層はＭｏ−Ｗ合金で形成されていることを特徴とするものである。
【００２０】
手段５．
本発明による表示装置は、たとえば、手段１から４の何れかの構成を前提とし、前記最上層の端部は前記最下層の端部よりも後退していることを特徴とするものである。
【００２１】
手段６．
本発明による表示装置は、たとえば、手段１から５の何れかの構成を前提とし、前記薄膜トランジスタは半導体層を有し、前記ゲート電極は前記半導体層よりも上方に配置されていることを特徴とするものである。
【００２２】
手段７．
本発明による表示装置は、たとえば、手段１から６の何れかの構成を前提とし、前記薄膜トランジスタは多結晶の半導体層を有することを特徴とするものである。
【００２３】
手段８．
本発明による表示装置は、たとえば、基板上に薄膜トランジスタを有する表示装置であって、
ゲート配線と前記薄膜トランジスタのゲート電極とが一体になったゲートパターンと、
前記ゲートパターンを覆う絶縁膜とを有し、
前記ゲートパターンは、少なくとも、前記薄膜トランジスタの部分あるいはドレイン配線と交差する部分の何れかにおいて、最下層と、少なくとも１層の中間層と、最上層との少なくとも３層の膜で構成され、
前記ゲート電極の最上層の端部は前記最下層の端部よりも後退しており、かつ、前記ゲート電極の前記中間層の端部は前記最上層の端部及び前記最下層の端部よりも後退していることを特徴とするものである。
【００２４】
手段９．
本発明による表示装置は、たとえば、手段８の構成を前提とし、前記薄膜トランジスタは半導体層を有し、前記ゲート電極は前記半導体層よりも上方に配置されていることを特徴とするものである。
【００２５】
手段１０．
本発明による表示装置は、たとえば、手段９の構成を前提とし、前記中間層は純Ａｌ、Ａｌ合金、純Ａｇ、Ａｇ合金、純Ｃｕ、Ｃｕ合金の何れかで形成され、前記最上層及び前記最下層は前記中間層よりも高融点の金属で形成されていることを特徴とするものである。
【００２６】
手段１１．
本発明による表示装置は、たとえば、手段１０の構成を前提とし、前記最上層及び前記最下層は純Ｍｏ又はＭｏ合金で形成されていることを特徴とするものである。
【００２７】
手段１２．
本発明による表示装置は、たとえば、手段１０の構成を前提とし、前記最上層及び前記最下層はＭｏ−Ｗ合金で形成されていることを特徴とするものである。
【００２８】
手段１３．
本発明による表示装置は、たとえば、手段１０の構成を前提とし、前記最上層及び前記最下層はＭｏ合金で形成され、前記最上層のＭｏ合金のエッチレートが前記最下層のＭｏ合金のエッチレートより速いことを特徴とするものである。
【００２９】
手段１４．
本発明による表示装置は、たとえば、手段１３の構成を前提とし、前記最下層はＭｏ−Ｃｒ合金で形成され、前記最上層はＭｏ−Ｗ合金で形成されていることを特徴とするものである。
【００３０】
手段１５．
本発明による表示装置は、たとえば、手段８から１４の何れかの構成を前提とし、前記半導体層はＬＤＤ領域を有し、前記ゲート電極の最下層は少なくとも一部が前記ＬＤＤ領域と重畳していることを特徴とするものである。
【００３１】
手段１６．
本発明による表示装置は、たとえば、手段８から１５の何れかの構成を前提とし、前記薄膜トランジスタは多結晶の半導体層を有することを特徴とするものである。
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【００３２】
【発明の実施の形態】
以下、本発明による表示装置の実施例を図面を用いて説明をする。
《画素の構成》
図１は、たとえば液晶表示装置の画素の構成を示す平面図であり、図２は図１のＩＩ−ＩＩ線における断面図、図３はＩＩＩ−ＩＩＩ線における断面図を示している。
なお、液晶表示装置の液晶表示部は多数の画素がマトリクス状に配列されて構成されており、図１に示す画素はそのうちの１つであり、その上下、左右の周辺の画素は省略して示している。
【００３３】
各図において、まず、透明絶縁性基板１の液晶側の面には窒化シリコン膜２および酸化シリコン膜３が順次形成されている。これら窒化シリコン膜２および酸化シリコン膜３は透明絶縁性基板１に含まれるイオン性不純物が後述の薄膜トランジスタＴＦＴに影響を及ぼすのを回避するために形成されている。
【００３４】
そして、前記酸化シリコン膜３の表面には、たとえばポリシリコン層からなる半導体層４が形成されている。この半導体層４はたとえばプラズマＣＶＤ装置によって成膜したアモルファスＳｉ膜をエキシマレーザによって多結晶化したものである。
【００３５】
この半導体層４は、後述するゲート配線層１８に隣接しかつほぼ平行に形成される帯状の部分４Ａとこの部分４Ａと近接しかつ一体となって画素領域の一部を占めるほぼ矩形状の部分４Ｂとで形成されている。
【００３６】
なお、前記窒化シリコン膜２、酸化シリコン膜３および多結晶化する前の前記アモルファスＳｉ膜はたとえばプラズマＣＶＤ法によってそれぞれ連続成膜し、その後アモルファスＳｉ膜のみをフォトリソグラフィ技術による選択エッチング（たとえばドライエッチング）し上述したような各部分４Ａおよび４Ｂからなるパターンに形成する。
【００３７】
帯状の部分４Ａの半導体層は後述する薄膜トランジスタＴＦＴの半導体層として形成され、ほぼ矩形状の部分４Ｂの半導体層は後述する容量素子Ｃｓｔｇ１の各電極のうちの一の電極として形成されるようになっている。
【００３８】
そして、このように半導体層４が形成された透明絶縁性基板１の表面には、該半導体層４をも覆ってたとえばＳｉＯ２からなる第１絶縁膜５がたとえばＣＶＤ法によって形成されている。
【００３９】
この第１絶縁膜５は前記薄膜トランジスタＴＦＴの形成領域においてはゲート絶縁膜として機能するともに、後述する容量素子Ｃｓｔｇ１の形成領域においては誘電体膜の一つとして機能するようになっている。
【００４０】
そして、第１絶縁膜５の上面には、図中ｘ方向に延在しｙ方向に並設されるゲート配線層１８が形成され、このゲート配線層１８は後述するドレイン配線層１４とともに矩形状の画素領域を画するようになっている。
【００４１】
また、このゲート配線層１８はその一部が画素領域内に延在され、前記帯状の半導体層４Ａに交差するようにして重畳されている。このゲート配線層１８の前記延在部は薄膜トランジスタＴＦＴのゲート電極ＧＴとして形成されている。
【００４２】
このことから、ゲート配線層１８とゲート電極ＧＴはそれぞれゲートパターンとして一体に形成され、その材料等は同一の構成となっている。以下、この明細書において、ゲートパターンとは一体として形成されたゲート配線層１８とゲート電極ＧＴとをいい、必要に応じてゲート配線層１８あるいはゲート電極ＧＴを区別して用いる。
【００４３】
ここで、このゲートパターンは、たとえば３層構造からなり、その最下層６はＭｏ−Ｗ合金膜、中間層７はＡｌ−Ｓｉ合金膜、最上層８はＭｏ−Ｗ合金膜によって形成されている。
【００４４】
ゲートパターンはその低抵抗化が要望されており、それ自体の材料としてＡｌ−Ｓｉ合金膜を用いることが望まれるが、後述の第２絶縁膜１２の形成後の工程において行なう前記半導体層４の活性化の際の高温アニールによって、耐熱性に不都合があることから、高融点金属であるＭｏ−Ｗ合金膜を用いて上述したような３層構造としたものである。
【００４５】
さらに、このゲートパターンの中間層７は最下層６および最上層８に対しその側面（端部）がえぐられたように前記最下層６の端部および最上層８の端部よりも後退して形成されている。これによる効果は後に詳述する。
そして、この実施例の場合、ゲートパターンの最上層８は、その端部が最下層６のそれよりは後退して形成されている。これによる効果も後に詳述する。
【００４６】
換言すれば、ゲートパターンの各層はそれぞれがその延在方向の中心軸がほぼ一致しており、それらの幅（延在方向に交差する方向の幅）は、中間層７、最上層８、最下層６の順に大きくなるように形成されている。
【００４７】
なお、このゲート配線層１８の形成後は、第１絶縁膜５を介して不純物のイオン打ち込みをし、前記半導体層４において前記ゲート電極ＧＴの直下を除く領域を導電化させることによって、薄膜トランジスタＴＦＴのソース領域１０Ｓおよびドレイン領域１０Ｄが形成されるとともに、容量素子Ｃｓｔｇ１の各電極のうち一の電極が形成されるようになっている。
【００４８】
一方、半導体層４Ｂを導体化するため、あらかじめ半導体層４Ｂの領域のみに高濃度の不純物をドープした上で容量信号線１９を形成するようにしてもよい。
【００４９】
また、前記半導体層４にはゲート電極ＧＴの直下の領域（チャネル領域）とドレイン領域１０Ｄおよびソース領域１０Ｓのそれぞれの間には低濃度の不純物がドープされたＬＤＤ層１１が形成されている。ドレイン領域１０Ｄあるいはソース領域１０Ｓとゲート電極ＧＴとの間に生じる電界集中を緩和させるためである。
【００５０】
また、画素領域内であって前記半導体層４Ａと近接する領域であって、第１絶縁膜５の上面には図中ｘ方向に延在する容量信号線１９が形成され、この容量信号線１９はその線幅が太くなって形成される容量電極２０と一体に形成されるようになっている。この容量信号線１９および容量電極２０はたとえば前記ゲート配線層１８と同時に形成されるようになっている。このため、容量信号線１９および容量電極２０はゲート配線層１８と同層でかつ同一の材料で形成されているとともに、断面構造も同様となっている。
【００５１】
この場合、該容量電極２０は前記半導体層４Ｂに重畳するようにして形成され、該半導体層４Ｂを他方の電極（薄膜トランジスタＴＦＴのソース領域１０Ｓに接続されている）、第１絶縁膜５を誘電体膜とする一つの容量素子Ｃｓｔｇ１が形成されることになる。ここで、一つの容量素子Ｃｓｔｇ１としたのは、後述するように、これに重畳されて形成される他の容量素子Ｃｓｔｇ２を有し、これら各容量素子を並列接続させてその容量値の増大を図っているためである。
【００５２】
そして、前記ゲート配線層１８および容量信号線１９（容量電極２０）をも被って前記第１絶縁膜５の上面には第２絶縁膜１２がたとえばＳｉＯ２によって形成されている。この第２絶縁膜１２はたとえばＣＶＤ法によって成膜されるようになっている。
【００５３】
この場合、前記ゲート配線層１８、ゲート電極ＧＴおよび容量信号層１９は、いずれも３層構造となっており、それらの各層はその幅が中間層７、最上層８、最下層６の順に大きくなるようにほぼ台形状となっているいることから、前記第２絶縁膜１２によるいわゆるカバレージが良好になるという効果を奏する。さらに、ゲート配線層１８、ゲート電極ＧＴおよび容量信号層１９の中間層７は最上層８および最下層６に対して後退して形成され、この後退された部分に第２絶縁膜１２が入り込むことから、そのカバレージも確実なものとなる。
【００５４】
そして、この第２絶縁膜１２の形成の後は、通常約４００℃でいわゆるアニールを行い、前記半導体層４においてインプラされたドーパントを活性化させる工程がなされる。この場合、前記ゲート配線層１８、ゲート電極ＧＴおよび容量信号層１９の中間層７としてＡｌ−Ｓｉ合金膜を用いており、その表裏面はＭｏ−Ｗ合金膜からなる最上層８、最下層６に当接されている部分においては憂いはないが、側壁面においていわゆるヒロックの発生は免れない。このヒロックはＡｌ材から成長する多数の針状の導電材であって、アニールの温度が高い程その成長は大きく、これにより近接する他の導電層（たとえばドレイン配線層１４あるいは後述のソース電極）に電気的に接続される憂いを有するものとなっている。
【００５５】
しかし、本実施例の場合、上述したように、該中間層７は、その側壁面において、最上層８、最下層６のそれよりも適当に後退した構成としていることから、該側壁面からヒロックが成長したとしても、該後退した分だけヒロックの成長を抑制させることができる。換言すれば該ヒロックによる不都合を充分に低減させることができる効果を有するようになる。
【００５６】
そして、第２絶縁層１２の上面には、図中ｙ方向に延在しｘ方向に並設されるドレイン配線層１４が形成されている。このドレイン配線層１４は前述したゲート配線層１８とで画素領域を画するようになっている。
【００５７】
該ドレイン配線層１４はその一部が第２絶縁膜１２および第１絶縁膜５に形成されたコンタクトホールＣＨ２を通して前記薄膜トランジスタＴＦＴのドレイン領域１０Ｄ（ドレイン信号線ＤＬと接続される側をドレイン領域とこの明細書ではいう）に接続されている。
【００５８】
さらに、このドレイン配線層１４の形成の際に同時に形成され、前記薄膜トランジスタＴＦＴのソース領域１０Ｓの上面そしてこれから画素領域側へ若干延在して形成されるソース電極２２が形成され、このソース電極２２も前記第２絶縁膜１２および第１絶縁膜５に形成されたコンタクトホールＣＨ３を通して前記薄膜トランジスタＴＦＴのソース領域１０Ｓに接続されている。
【００５９】
そして、このドレイン配線層１４およびソース電極２２をも覆って第２絶縁膜１２の上面には第３絶縁膜１５Ａおよび第４絶縁膜１５Ｂが順次形成されている。第３絶縁膜１５ＡはたとえばＳｉＯ２あるいはＳｉＮにより形成され、また第４絶縁膜１５Ｂはたとえば樹脂等の有機材料膜で形成されている。
【００６０】
これら第３絶縁膜１５Ａおよび第４絶縁膜１５Ｂは、薄膜トランジスタＴＦＴを液晶との直接の接触を回避するための保護膜として機能するものであり、該第４の絶縁膜１５Ｂを有機材料膜としその膜厚を比較的厚くすることで、その表面を平坦化でき、液晶の配向を良好な状態とすることができ、また、保護膜全体としての誘電率を小さくする効果を奏する。
【００６１】
この第４絶縁膜１５Ｂの上面にはたとえばＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）膜からなる透光性の材料の画素電極１７が形成され、この画素電極１７は画素領域の全域にわたって形成されている。上述したように保護膜はその誘電率が小さく構成されていることから、その周辺において、ドレイン配線層１４およびゲート配線層１８と重畳させるようにして形成され、これにより画素のいわゆる開口率を向上させるようにしている。
【００６２】
なお、画素電極１７の材料として上述のＩＴＯ膜に限定されることはなく、たとえば、ＩＴＺＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＳｎＯ２（酸化スズ）、Ｉｎ２Ｏ３（酸化インジウム）等の透光性の材料であってもよいことはもちろんである。
【００６３】
この画素電極１７は薄膜トランジスタＴＦＴに隣接する部分において前記第４絶縁膜１５Ｂおよび第３絶縁膜１５Ａに形成されたコンタクトホールＣＨ４を通して前記ソース電極と接続されている。
【００６４】
なお、この画素電極１７は前記容量電極２０との間に第４絶縁膜１５Ｂおよび第３絶縁膜１５Ａを誘電体膜とする容量素子Ｃｓｔｇ２を形成するようになっており、前述した容量素子Ｃｓｔｇ１と並列されて構成されている。
【００６５】
このようにして構成される画素は、ゲート配線層１８に走査信号が供給されることにより、薄膜トランジスタＴＦＴがオンになり、前記走査信号の供給のタイミングに合わせて供給されるドレイン配線層１４からの映像信号が前記薄膜トランジスタＴＦＴを介して画素電極１７に供給されるようになっている。
【００６６】
そして、この画素電極１７に供給される映像信号は容量素子Ｃｓｔｇ（Ｃｓｔｇ１、Ｃｓｔｇ２）によって比較的長く画素電極１７に蓄積されるようになる。
【００６７】
なお、この実施例においては、中間層７としてＡｌ−Ｓｉを用いたものであるが、他の材料として純Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｃｕ−Ｓｉ等のような材料であっても、同様の不都合が生じることから、これらの材料であってもよいことはいうまでもない。
【００６８】
また、この実施例においては、ゲート電極の中間層７としてイオン性の物質がたとえば絶縁膜１２の成膜時に流出する場合があり、それが絶縁膜５の表面にまで至り該絶縁膜を汚染させて薄膜トランジスタＴＦＴの特性を劣化させてしまう場合がある。
【００６９】
さらに、やはり絶縁膜１２の成膜の過程において前記イオン性の物質が該絶縁膜１２の表面に流出し、それが該絶縁膜１２の完成時にまで続き、その後に形成するドレイン電極あるいはソース電極とゲート電極との間に前記イオン性の物質を介してリーク電流を発生させる場合が生じる。
【００７０】
このため、ゲート電極の中間層７を他の最下層６あるいは最上層８よりも後退させる構成とすることにより、結果的に前記汚染の経路を長くでき、上述した不都合の発生を抑制することができるようになる。
【００７１】
このことから、ゲート絶縁膜の中間層７としてはヒロックが生じやすい材料に限らず、上述したようにリーク電流を生じさせる汚染を生じさせやすい材料であってもよいことはいうまでもない。すなわち、中間層７としてＡｌ−Ｎｄ、Ａｌ−Ｙ、Ａｌ−Ｈｆ−Ｙのような材料であってもよい。そして、このことは以下に説明する実施例においても適用されることはもちろんである。
【００７２】
《製造方法》
図４は図１ないし図３に示した画素の製造方法の一実施例を示す要部工程図である。なお、下地膜（窒化シリコン膜２および酸化シリコン膜３）は図示を省略してある。
【００７３】
まず、図４（ａ）は、ゲートパターンの形成領域にフォトレジスト膜９を残存させ、このフォトレジスト膜９をマスクとして、それから露出された最上層８のＭｏ−Ｗ合金膜、その下の中間層７のＡｌ−Ｓｉ合金膜、その下の最下層６のＭｏ−Ｗ合金膜を順次エッチングした図である。
【００７４】
この場合のエッチング液として、たとえばリン酸系エッチング液を用い、最上層８、中間層７、および最下層６のそれぞれを一括してエッチングする。そして、いわゆる等方的にエッチングすることによりフォトレジスト膜９に対して約０．３μｍ〜１．０μｍ程度にサイドエッチングする。
【００７５】
この際、最下層６、最上層８に対し、中間層７が若干速くサイドエッチが進むような膜組成、あるいはエッチング液を用いる。あるいは、一括エッチングの後、中間層７を最下層６、最上層８に対し選択的にサイドエッチングしてもよい。
【００７６】
このようにすることにより、ゲートパターンの各層はそれぞれがその延在方向の中心軸がほぼ一致し、それらの幅（延在方向に交差する方向の幅）は、中間層７、最上層８、最下層６の順に大きくなるように形成される。
【００７７】
また、ゲートパターンの断面構造を同様とするため、最上層８および最下層６としてＴｉまたはＴｉＮの材料を用い、ドライエッチングにて３層を一括してエッチングしてもよい。ドライエッチングの際に塩素系ガスを用いた場合、ＴｉよりもＡｌのドライエッチレートが速くなるからである。
【００７８】
そして、このようにゲートパターンを形成した後に、前記フォトレジスト膜９をマスクとして、リン（Ｐ）をインプラし、半導体層４Ａにｎ＋不純物領域を形成することによりドレイン領域１０Ｄ、ソース領域１０Ｓを形成する。
【００７９】
そして、図４（ｂ）は、前記フォトレジスト膜９を除去し、ゲートパターンをマスクとしてｎ−不純物をドーピングし、半導体層４Ａの前記ドレイン領域１０Ｄあるいはソース領域１０Ｓとゲートパターンの間にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を自己整合的に形成した図である。
【００８０】
さらに、図４（ｃ）は、前記ゲートパターンをも覆って第１絶縁膜５の上面に第２絶縁膜１２を形成し、これにコンタクトホールＣＨ２、ＣＨ３を形成し、ドレイン配線層１４（ドレイン電極）およびソース電極２２を形成した図である。
【００８１】
第２絶縁膜１２はたとえばＳｉＯ２膜をたとえばＣＶＤ法を用いて成膜する。この第２絶縁膜１２の形成の後には、半導体層４Ａ中にインプラされたドーパントを活性化させるため、約４００℃の温度でアニールを行なう。
【００８２】
この際、第２絶縁膜１２の形成の際とアニールの際の熱によって、ゲートパターンの中間層７からヒロックの成長がなされる。この場合、中間層７は最下層６と最上層８とでサンドイッチされた構造となっていることから、最下層６と最上層８との当接面においてはこれら最下層６と最上層８によってその成長が抑止されることになる。しかし、加熱時の中間層７と最下層６あるいは最上層８との相互拡散があり、この拡散により最下層６あるいは最上層８を越えてヒロックやＡｌの染み出しが発生してしまう場合があることから、最下層６および最上層８の膜厚を約２０ｎｍ程度（アニールが約４００℃の場合）以上に設定するのが適当である。
【００８３】
また、中間層７の側壁面は、他の金属層に覆われていないが最下層６および最上層８の側壁面に対して後退して形成されているため、横方向に若干のヒロックが発生しても最下層６および最上層８を越えて上下に発生することを回避することができるようになる。
【００８４】
第２絶縁膜１２および第１絶縁膜５に形成するコンタクトホールＣＨ２、ＣＨ３は、たとえばバッファドフッ酸を用いて連続エッチングにより形成する。
【００８５】
ドレイン配線層１４（ドレイン電極）およびソース電極２２は、たとえばＴｉ／Ａｌ−Ｓｉ／Ｔｉからなる３層構造とし、レジストパターンを形成後、塩素ガスを用いたドライエッチで一括エッチングする。この場合、ドレイン配線層１４（ドレイン電極）およびソース電極２２の材料として、ゲート配線層１８と同様にＭｏＷ／Ａｌ−Ｓｉ／ＭｏＷからなる３層構造とし、ウェットエッチングにより加工するようにしてもよいことはいうまでもない。
【００８６】
なお、図４には図示されていないが、図４（ｃ）に示す工程以降において、第３絶縁膜１５Ａを、たとえばＳｉＮをＣＶＤ法により成膜する。その後、水素雰囲気にて約４００℃で水素アニールを行なう。この場合のアニールにおいても本発明の構成によりゲートパターンにおける中間層７のヒロックによる不都合は生じない。
【００８７】
そして、第４絶縁膜１５Ｂを、たとえば感光性アクリル樹脂を塗布し、露光現像することによりコンタクトホールＣＨ４を形成する。そして、酸素アッシングをすることにより前記感光性アクリル樹脂のスカムを除去する。
【００８８】
その後、ＩＴＯ膜を形成し、フォトリソグラフィ技術による選択エッチングをすることにより、画素電極１７を形成する。この場合のエッチングとしては、たとえば蓚酸、王水、臭化水素酸を用いてウェットエッチングを用いる。
【００８９】
実施例２．
図５は、本発明による表示装置の他の実施例を示す断面図で、前記図２に対応した図となっている。
図２の場合と比較して異なる構成は、図２に示す薄膜トランジスタＴＦＴはｎチャネル型のＭＩＳトランジスタ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）であるのに対し、図５はｐチャネル型のＭＩＳトランジスタを示している。
【００９０】
ｐチャネル型のＭＩＳトランジスタは、ゲート配線層１８に走査信号を供給するための走査信号駆動回路、あるいはドレイン配線層１４に映像信号を供給するための映像信号駆動回路において、ｎチャネル型のＭＩＳトランジスタとともに、相補型トランジスタを構成することでＣＭＯＳ（またはＣＭＩＳ）型トランジスタを構成する。
【００９１】
ｐチャネル型のＭＩＳトランジスタは、ｎチャネル型のＭＩＳトランジスタと異なり、ドレイン端部における電界による特性劣化が比較的問題とならないため、図２に示したようなＬＤＤ構造を採用する必要性が乏しく、図５に示すように、ゲート電極ＧＴの直下のチャネル層の両端にソース領域１０Ｓあるいはドレイン領域１０Ｄとなるｐ＋領域を形成するだけで充分となる。
【００９２】
なお、この場合もゲート電極ＧＴおよびゲート配線層１８はたとえば３層構造となっており、それら各層はその延在方向の中心軸がほぼ一致しており、それらの幅（延在方向に交差する方向の幅）は、中間層７、最上層８、最下層６の順に大きくなるように形成されている。
【００９３】
図６は、上述した表示装置の製造方法の一実施例を示す工程図で、前記図４に対応した図となっている。
図４の場合と比較して異なる部分は、ゲートパターンの形成のためのフォトレジスト膜９を該ゲートパターンの形成後に除去し、該ゲートパターンをマスクとしてたとえばボロン（Ｂ）からなるｐ＋型不純物をインプラしていることにある。
【００９４】
なお、このｐチャネル型のＭＩＳトランジスタをｎチャネル型のＭＩＳトランジスタと並行して形成し、ＣＭＯＳ構成とする場合、該ｎチャネル型のＭＩＳトランジスタのソース領域１０Ｓと、ドレイン領域１０ＤおよびＬＤＤ構造を形成した後に、少なくともこのｎチャネル型のＭＩＳトランジスタを被い、ｐチャネル型のＭＩＳトランジスタを形成する部分に孔開けしたフォトレジスト膜を形成し、ｐ＋型不純物をカウンタードープすればよい。
また、第２絶縁膜１２の形成後には、ｐチャネル型のＭＩＳトランジスタおよびｎチャネル型のＭＩＳトランジスタの活性化のためのアニールを一括して行なう。
【００９５】
実施例３．
図７は、本発明による表示装置の他の実施例を説明する図で、図２に対応した図となっている。
図２の場合と比較して異なる部分は、薄膜トランジスタＴＦＴのゲート電極ＧＴの構造にある。
【００９６】
ゲート電極ＧＴは、その最下層６から最上層８にかけて、たとえば、Ｔｉ、Ａｌ−Ｓｉ、Ｔｉの各層からなる３層構造となっている。この場合の最下層６および最上層８のＴｉは図２に示したＭｏ−Ｗと同様の高融点金属であり、中間層７であるＡｌ−Ｓｉの該Ｔｉとの当接面において成長するヒロックを該Ｔｉによって回避させることができる。
【００９７】
そして、中間層７のＡｌ−Ｓｉの側壁面は最上層８および最下層６のそれよりも後退させて形成されているが、最上層８および最下層６はほぼ同じ幅（延在方向に対して直交する方向の幅）を有して形成されている。
【００９８】
ゲート電極ＧＴの最下層６および最上層８にＴｉを用いることにより、たとえば異方性エッチングが可能なリアクティブイオンエッチング（ＲＩＥ）をすることにより図示した断面形状となる。ＴｉよりもＡｌのドライエッチレートの方が速いためである。
【００９９】
実施例４．
図８は、本発明による表示装置の他の実施例を説明する図で、図２に対応した図となっている。
図２の場合と比較して異なるのは、いわゆるＧＯＬＤ（Ｇａｔｅ Ｏｖｅｒｌａｐｐｅｄ ＬＤＤ）構造を採用していることにある。
【０１００】
すなわち、構造的には、半導体層４Ａはその中央の領域がチャネル層として、このチャネル層の外側にＬＤＤ層１１、このＬＤＤ層１１の外側にソース領域１０Ｓあるいはドレイン領域１０Ｄが形成されているが、前記ＬＤＤ層１１はゲート電極ＧＴに重畳されて形成されていることにある。
【０１０１】
そして、本実施例の場合、前記チャネル層はゲート電極ＧＴの最上層８の材料層に重畳して形成され、ＬＤＤ層１１はゲート電極ＧＴの最上層８の材料層からはみ出して形成される最下層６の材料層に重畳して形成されている。このため、ソース領域１０Ｓおよびドレイン領域１０Ｄはそのいずれもゲート電極ＧＴの最下層６の材料層の端部から外方に延在する方向に形成されている。
【０１０２】
このように構成される薄膜トランジスタＴＦＴは、そのゲート電極ＧＴを半導体層４ＡのＬＤＤ層１１の上方に延在させることにより、ＬＤＤ領域のシリーズ抵抗分を低減でき、オン電流を増加させることができるようになる。
【０１０３】
図９は上述した表示装置の製造方法の一実施例を示す図で、図４と対応した図となっている。
図４の場合と比較して異なる構成は、まず、Ｍｏ−Ｗ、Ａｌ−Ｓｉ、Ｍｏ−Ｗの順次積層体からなるゲートパターンの最下層６の膜厚を比較的薄く、たとえば２０ｎｍ程度に設定されている。
【０１０４】
そして、ゲートパターンを形成する際のフォトレジスト膜９をマスクとして、ｎ＋不純物をインプラし、該フォトレジスト膜９を除去する。その後、該ゲートパターンをマスクとしてｎ−不純物をインプラする。
【０１０５】
この場合、ｎ−不純物はゲートパターンの最下層６を通過して半導体層４Ａ内にドープされ、ＬＤＤ層１１が形成されるようになる。
【０１０６】
実施例５．
図１０（ａ）、（ｂ）は、本発明による表示装置の製造方法の他の実施例を説明する図で、それぞれ図９（ａ）、（ｂ）に対応した図となっている。
図９（ａ）、（ｂ）の場合と比較して異なる部分は、３層構造からなるゲート電極ＧＴは、たとえばその最下層６の材料としてＭｏ−Ｃｒを、中間層７の材料としてＡｌ−Ｓｉを、最上層８の材料としてＭｏ−Ｗを用いていることにある。
【０１０７】
そして、最下層６のＭｏ−Ｃｒは最上層８のＭｏ−Ｗと比較してそのエッチレートが約１０倍程度遅くなるようにその合金比率が設定されている。たとえば最下層６はＭｏ−２．５ｗｔ％Ｃｒとしその膜厚をその被膜時にたとえば２０ｎｍにし、最上層８はＭｏ−２０ｗｔ％としその膜厚をたとえば５０ｎｍに設定している。
【０１０８】
フォトレジスト膜９を用いてたとえばウェットエッチングする際には、ゲートパターンの最下層６のエッチングの最中に、中間層７、最上層８のサイドエッチ幅が約１μｍとなるようにする。
これら中間層７および最上層８のサイドエッチ量がそのままＬＤＤ層の幅に対応することになる。
【０１０９】
このことは、ゲートパターンの形成の際のエッチレート比を１０倍からその前後に変化させることによって、ＬＤＤ層の幅はもちろんのこと該ＬＤＤ層のゲート電極ＧＴとのオーバラップ幅をも制御できることを意味する。このため、当該薄膜トランジスタＴＦＴのオン電流とオフ電流の双方をこの制御で変更させることができる効果を奏する。
【０１１０】
なお、上述したように、ゲートパターンの形成の際にウェットエッチングを用いることにより、ダメージを無くすことができ、良好なトランジスタ特性を得ることができる。
【０１１１】
実施例６．
図１１は、本発明による表示装置の他の実施例を説明する図で、図４（ａ）、（ｂ）に対応した図となっている。
図４（ａ）、（ｂ）の場合と比較して異なる部分は、３層構造からなるゲートパターンは、たとえばその最下層６の材料としてＭｏ−Ｗを、中間層７の材料としてＡｌ−Ｓｉを、最上層８の材料としてＭｏ−Ｗを用いているとともに、たとえばこれら各層をたとえばリン酸系エッチング液を用いて一括ウェットエッチングした後、希フッ酸を用いてライトエッチすることにある。
【０１１２】
このようにして形成されたゲートパターンは、最上層８の幅が最下層６の幅よりも小さく形成され、中間層７の幅は該最上層８から最下層６の方向に該最上層８の幅よりも小さな幅から最下層６の幅よりも小さい幅となるようにほぼ直線的に変化するように形成される。換言すれば、中間層７は、その側壁面がいわゆる順テーパ状に加工され、最上層８に当接する面は該最上層８より後退し、また最下層６に当接する面は該最下層６より後退して形成されている。
【０１１３】
すなわち、図１１（ａ）に示すように、ゲートパターンをフォトレジスト膜９を用いてたとえばリン酸系エッチング液で一括にウェットエッチングした場合、最下層６と最上層８に同じエッチングレートを有する同一材料を採用することによって、最上層８の方が先にエッチングが進行し、前記最上層８、中間層７、および最下層６からなる前記ゲートパターンの断面は順テーパ状に加工される。
【０１１４】
そして、前記フォトレジスト膜９をそのまま利用して、ドレイン領域１０Ｄ、ソース領域１０Ｓをｎ＋不純物のインプラで形成する。
そして、図１１（ｂ）に示すように、前記フォトレジスト膜９を除去した後に、ｎ−不純物をインプラすることによりＬＤＤ層１１を形成する。
【０１１５】
その後、図１１（ｃ）に示すように、前記ゲートパターンをたとえば１：９９の希フッ酸で洗浄していわゆるライトエッチを行なう。これにより、中間層７を最上層８および最下層６に対して選択的にエッチングし、該中間層７の側壁面を後退させる。
【０１１６】
この場合、前記洗浄に要する時間によって、中間層７の側壁面の後退量を制御することができ、たとえば、０．５％弗化水素水溶液を用いた場合、該後退量を約０．２μｍとすることができる。
【０１１７】
また、この洗浄作業によって、その前の工程であるインプラによって基板表面に付着した不純物をも合わせて除去できるという効果を有する。そして、その後に各種絶縁膜の形成後における洗浄作業を省略することができる効果も奏する。
【０１１８】
上述した各実施例はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施例での効果を単独であるいは相乗して奏することができるからである。
【０１１９】
また、上述した各実施例ではゲートパターンの中間層７として純ＡｌまたはＡｌ合金を用いた例を示したが、これに代えて、純Ａｇ、Ａｇ合金、純Ｃｕ、Ｃｕ合金としてもよい。最上層８、最下層６には中間層７よりも高融点の金属を用いる。中間層７は２層以上としてもよい。
【０１２０】
また、上述した各実施例では、ゲートパターンの全ての側面において中間層７が最下層６および最上層８よりも後退させた構造としたものである。しかし、このような構造は、ゲートパターンのうち、少なくとも、前記薄膜トランジスタの部分（ゲート電極ＧＴ）あるいはドレイン配線と交差する部分（ゲートパターンのうちのゲート配線層１８がドレイン配線層１４と交差する部分）の何れかにおいて適用されていればよいものである。これらの部分において中間層７からのヒロックあるいは汚染による不都合が顕著になるからである。
【０１２１】
また、上述した実施例は液晶表示装置について説明したものである。しかし、薄膜トランジスタを供える表示装置、たとえば有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置等にも適用できることはいうまでもない。有機ＥＬ表示装置にあっても、基板の表面の各画素に、有機発光層を介在させた画素電極と対向電極とを有し、ゲート配線層からの走査信号によって駆動され、かつドレイン信号線からの映像信号を前記画素電極に供給する薄膜トランジスタを備えるからである。
【０１２２】
【発明の効果】
以上説明したことから明らかなように、本発明による表示装置によれば、簡単な構造にも拘わらず、ヒロックの発生を防止するとともに低抵抗化を図ったゲート信号線および薄膜トランジスタのゲート電極を備える表示装置を得ることができる。
【図面の簡単な説明】
【図１】本発明による表示装置の画素の一実施例を示す平面図である。
【図２】図１のＩＩ−ＩＩ線における断面図である。
【図３】図１のＩＩＩ−ＩＩＩ線における断面図である。
【図４】本発明による表示装置の製造方法の一実施例を示す要部工程図である。
【図５】本発明による表示装置の画素の他の実施例を示す平面図である。
【図６】図５に示す表示装置の製造方法の一実施例を示す要部工程図である。
【図７】本発明による表示装置の画素の他の実施例を示す平面図である。
【図８】本発明による表示装置の画素の他の実施例を示す平面図である。
【図９】図８に示す表示装置の製造方法の一実施例を示す要部工程図である。
【図１０】本発明による表示装置の製造方法の他の実施例を示す要部工程図である。
【図１１】本発明による表示装置の製造方法の他の実施例を示す要部工程図である。
【符号の説明】
１……透明絶縁性基板、４……半導体層、５……第１絶縁膜、６……最下層、７……中間層、８……最上層、１０Ｄ……ドレイン領域、１０Ｓ……ソース領域、１１……ＬＤＤ層、１２……第２絶縁膜、１４……ドレイン配線層、１５Ａ……第３絶縁膜、１５Ｂ……第４絶縁膜、１７……画素電極、１８……ゲート配線層、１９……容量信号線、ＧＴ……ゲート電極、ＴＦＴ……薄膜トランジスタ、Ｃｓｔｇ……容量素子。
【発明の属する技術分野】
本発明は表示装置に係り、特に、ポリシリコンを半導体層とする薄膜トランジスタを備える表示装置に関する。
【０００２】
【従来の技術】
たとえばアクティブ・マトリクス型の液晶表示装置は、液晶を介して対向配置される基板のうち一方の基板の液晶側の面に、そのｘ方向に延在しｙ方向に並設されるゲート信号線とｙ方向に延在しｘ方向に並設されるドレイン信号線とを有し、これら各信号線に囲まれた領域を画素領域としている。
【０００３】
そして、画素領域には、ゲート信号線からの走査信号によって駆動される薄膜トランジスタと、この薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極とを少なくとも有している。
【０００４】
ここで、前記薄膜トランジスタとして、その半導体層を低温で形成し得るポリシリコンを用いるものが知られ、これにより高速のスイッチングが可能となっている。
【０００５】
また、前記ゲート信号線に走査信号を供給するための周辺駆動回路あるいはドレイン信号線に映像信号を供給するための周辺駆動回路を前記一方の基板上に形成し、それらに組み込まれるトランジスタの半導体層としてポリシリコンを用い、前記トランジスタを画素領域内の薄膜トランジスタと並行して形成することにより、高機能化および低コスト化を可能ならしめている。
【０００６】
一方、近年の液晶表示装置の大型化に伴い、ゲート信号線のさらなる低抵抗化が要望されているに至っている。
【０００７】
この場合、ゲート信号線の材料をアルミニウムとすることが適当であるが、たとえばポリシリコン半導体層の活性化アニールの熱などに対して充分な耐熱性を有さないことが判明している。
【０００８】
それ故、ゲート信号線として、下層に高融点金属でバリア層を積層したもの（特許文献１参照）、アルミニウム配線の上層にキャップ層および側面にバリア層を設けたもの（特許文献２参照）、アルミニウム層からなるゲート信号線の上下層を高融点金属で覆ったもの（特許文献３参照）等が知られている。
【０００９】
さらに、ゲート信号線は薄膜トランジスタのゲート電極と一体に形成されるのが通常であり、該薄膜トランジスタは、液晶との直接の接触を回避しその特性の劣化を防止するため、たとえば保護膜と称される絶縁膜によって覆われることになり、その際の該絶縁膜のゲート信号線に対するカバレージの良否も重要となる（特許文献４参照）。
【００１０】
【特許文献１】
特開平１０−２４７７３３号公報
【特許文献２】
特開平１１−８７７１６号公報
【特許文献３】
特開平６−１４８６８３号公報
【特許文献４】
特開平１１−１３５７９７号公報
【００１１】
【発明が解決しようとする課題】
しかしながら、上述した各文献に記載された液晶表示装置は、ゲート信号線の側面からアルミニウム層が露出されているため、そのアルミニウム層からいわゆるヒロックが成長するという不都合があるものであった（特許文献４）。
【００１２】
また、このヒロックの発生を防止するために合金元素を添加しても、その電気的抵抗を大幅に増加させてしまう不都合があるものであった（特許文献１）。
【００１３】
さらに、ゲート信号線の側面を含む周囲においてヒロックの発生を防止する対策は、製造工数の増大をもたらす複雑な構成となってしまう不都合があるものであった（特許文献２）。
【００１４】
本発明は、このような事情に基づいてなされたもので、その目的は、簡単な構造にも拘わらず、ヒロックの発生を防止するとともに低抵抗化を図ったゲート信号線および薄膜トランジスタのゲート電極を備える表示装置を提供するにある。
【００１５】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１６】
手段１．
本発明による表示装置は、たとえば、基板上に薄膜トランジスタを有する表示装置であって、
ゲート配線と前記薄膜トランジスタのゲート電極とが一体となったゲートパターンを有し、
前記ゲートパターンは、少なくとも、前記薄膜トランジスタの部分あるいはドレイン配線と交差する部分の何れかにおいて、最下層と、少なくとも１層の中間層と、最上層との少なくとも３層の膜で構成され、
前記中間層の端部は前記最上層の端部および前記最下層の端部よりも後退していることを特徴とするものである。
【００１７】
手段２．
本発明による表示装置は、たとえば、手段１の構成を前提とし、前記中間層は純Ａｌ、Ａｌ合金、純Ａｇ、Ａｇ合金、純Ｃｕ、Ｃｕ合金の何れかで形成され、前記最上層及び前記最下層は前記中間層よりも高融点の金属で形成されていることを特徴とするものである。
【００１８】
手段３．
本発明による表示装置は、たとえば、手段２の構成を前提とし、前記最上層及び前記最下層は純Ｍｏ又はＭｏ合金で形成されていることを特徴とするものである。
【００１９】
手段４．
本発明による表示装置は、たとえば、手段２の構成を前提とし、前記最上層及び前記最下層はＭｏ−Ｗ合金で形成されていることを特徴とするものである。
【００２０】
手段５．
本発明による表示装置は、たとえば、手段１から４の何れかの構成を前提とし、前記最上層の端部は前記最下層の端部よりも後退していることを特徴とするものである。
【００２１】
手段６．
本発明による表示装置は、たとえば、手段１から５の何れかの構成を前提とし、前記薄膜トランジスタは半導体層を有し、前記ゲート電極は前記半導体層よりも上方に配置されていることを特徴とするものである。
【００２２】
手段７．
本発明による表示装置は、たとえば、手段１から６の何れかの構成を前提とし、前記薄膜トランジスタは多結晶の半導体層を有することを特徴とするものである。
【００２３】
手段８．
本発明による表示装置は、たとえば、基板上に薄膜トランジスタを有する表示装置であって、
ゲート配線と前記薄膜トランジスタのゲート電極とが一体になったゲートパターンと、
前記ゲートパターンを覆う絶縁膜とを有し、
前記ゲートパターンは、少なくとも、前記薄膜トランジスタの部分あるいはドレイン配線と交差する部分の何れかにおいて、最下層と、少なくとも１層の中間層と、最上層との少なくとも３層の膜で構成され、
前記ゲート電極の最上層の端部は前記最下層の端部よりも後退しており、かつ、前記ゲート電極の前記中間層の端部は前記最上層の端部及び前記最下層の端部よりも後退していることを特徴とするものである。
【００２４】
手段９．
本発明による表示装置は、たとえば、手段８の構成を前提とし、前記薄膜トランジスタは半導体層を有し、前記ゲート電極は前記半導体層よりも上方に配置されていることを特徴とするものである。
【００２５】
手段１０．
本発明による表示装置は、たとえば、手段９の構成を前提とし、前記中間層は純Ａｌ、Ａｌ合金、純Ａｇ、Ａｇ合金、純Ｃｕ、Ｃｕ合金の何れかで形成され、前記最上層及び前記最下層は前記中間層よりも高融点の金属で形成されていることを特徴とするものである。
【００２６】
手段１１．
本発明による表示装置は、たとえば、手段１０の構成を前提とし、前記最上層及び前記最下層は純Ｍｏ又はＭｏ合金で形成されていることを特徴とするものである。
【００２７】
手段１２．
本発明による表示装置は、たとえば、手段１０の構成を前提とし、前記最上層及び前記最下層はＭｏ−Ｗ合金で形成されていることを特徴とするものである。
【００２８】
手段１３．
本発明による表示装置は、たとえば、手段１０の構成を前提とし、前記最上層及び前記最下層はＭｏ合金で形成され、前記最上層のＭｏ合金のエッチレートが前記最下層のＭｏ合金のエッチレートより速いことを特徴とするものである。
【００２９】
手段１４．
本発明による表示装置は、たとえば、手段１３の構成を前提とし、前記最下層はＭｏ−Ｃｒ合金で形成され、前記最上層はＭｏ−Ｗ合金で形成されていることを特徴とするものである。
【００３０】
手段１５．
本発明による表示装置は、たとえば、手段８から１４の何れかの構成を前提とし、前記半導体層はＬＤＤ領域を有し、前記ゲート電極の最下層は少なくとも一部が前記ＬＤＤ領域と重畳していることを特徴とするものである。
【００３１】
手段１６．
本発明による表示装置は、たとえば、手段８から１５の何れかの構成を前提とし、前記薄膜トランジスタは多結晶の半導体層を有することを特徴とするものである。
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【００３２】
【発明の実施の形態】
以下、本発明による表示装置の実施例を図面を用いて説明をする。
《画素の構成》
図１は、たとえば液晶表示装置の画素の構成を示す平面図であり、図２は図１のＩＩ−ＩＩ線における断面図、図３はＩＩＩ−ＩＩＩ線における断面図を示している。
なお、液晶表示装置の液晶表示部は多数の画素がマトリクス状に配列されて構成されており、図１に示す画素はそのうちの１つであり、その上下、左右の周辺の画素は省略して示している。
【００３３】
各図において、まず、透明絶縁性基板１の液晶側の面には窒化シリコン膜２および酸化シリコン膜３が順次形成されている。これら窒化シリコン膜２および酸化シリコン膜３は透明絶縁性基板１に含まれるイオン性不純物が後述の薄膜トランジスタＴＦＴに影響を及ぼすのを回避するために形成されている。
【００３４】
そして、前記酸化シリコン膜３の表面には、たとえばポリシリコン層からなる半導体層４が形成されている。この半導体層４はたとえばプラズマＣＶＤ装置によって成膜したアモルファスＳｉ膜をエキシマレーザによって多結晶化したものである。
【００３５】
この半導体層４は、後述するゲート配線層１８に隣接しかつほぼ平行に形成される帯状の部分４Ａとこの部分４Ａと近接しかつ一体となって画素領域の一部を占めるほぼ矩形状の部分４Ｂとで形成されている。
【００３６】
なお、前記窒化シリコン膜２、酸化シリコン膜３および多結晶化する前の前記アモルファスＳｉ膜はたとえばプラズマＣＶＤ法によってそれぞれ連続成膜し、その後アモルファスＳｉ膜のみをフォトリソグラフィ技術による選択エッチング（たとえばドライエッチング）し上述したような各部分４Ａおよび４Ｂからなるパターンに形成する。
【００３７】
帯状の部分４Ａの半導体層は後述する薄膜トランジスタＴＦＴの半導体層として形成され、ほぼ矩形状の部分４Ｂの半導体層は後述する容量素子Ｃｓｔｇ１の各電極のうちの一の電極として形成されるようになっている。
【００３８】
そして、このように半導体層４が形成された透明絶縁性基板１の表面には、該半導体層４をも覆ってたとえばＳｉＯ２からなる第１絶縁膜５がたとえばＣＶＤ法によって形成されている。
【００３９】
この第１絶縁膜５は前記薄膜トランジスタＴＦＴの形成領域においてはゲート絶縁膜として機能するともに、後述する容量素子Ｃｓｔｇ１の形成領域においては誘電体膜の一つとして機能するようになっている。
【００４０】
そして、第１絶縁膜５の上面には、図中ｘ方向に延在しｙ方向に並設されるゲート配線層１８が形成され、このゲート配線層１８は後述するドレイン配線層１４とともに矩形状の画素領域を画するようになっている。
【００４１】
また、このゲート配線層１８はその一部が画素領域内に延在され、前記帯状の半導体層４Ａに交差するようにして重畳されている。このゲート配線層１８の前記延在部は薄膜トランジスタＴＦＴのゲート電極ＧＴとして形成されている。
【００４２】
このことから、ゲート配線層１８とゲート電極ＧＴはそれぞれゲートパターンとして一体に形成され、その材料等は同一の構成となっている。以下、この明細書において、ゲートパターンとは一体として形成されたゲート配線層１８とゲート電極ＧＴとをいい、必要に応じてゲート配線層１８あるいはゲート電極ＧＴを区別して用いる。
【００４３】
ここで、このゲートパターンは、たとえば３層構造からなり、その最下層６はＭｏ−Ｗ合金膜、中間層７はＡｌ−Ｓｉ合金膜、最上層８はＭｏ−Ｗ合金膜によって形成されている。
【００４４】
ゲートパターンはその低抵抗化が要望されており、それ自体の材料としてＡｌ−Ｓｉ合金膜を用いることが望まれるが、後述の第２絶縁膜１２の形成後の工程において行なう前記半導体層４の活性化の際の高温アニールによって、耐熱性に不都合があることから、高融点金属であるＭｏ−Ｗ合金膜を用いて上述したような３層構造としたものである。
【００４５】
さらに、このゲートパターンの中間層７は最下層６および最上層８に対しその側面（端部）がえぐられたように前記最下層６の端部および最上層８の端部よりも後退して形成されている。これによる効果は後に詳述する。
そして、この実施例の場合、ゲートパターンの最上層８は、その端部が最下層６のそれよりは後退して形成されている。これによる効果も後に詳述する。
【００４６】
換言すれば、ゲートパターンの各層はそれぞれがその延在方向の中心軸がほぼ一致しており、それらの幅（延在方向に交差する方向の幅）は、中間層７、最上層８、最下層６の順に大きくなるように形成されている。
【００４７】
なお、このゲート配線層１８の形成後は、第１絶縁膜５を介して不純物のイオン打ち込みをし、前記半導体層４において前記ゲート電極ＧＴの直下を除く領域を導電化させることによって、薄膜トランジスタＴＦＴのソース領域１０Ｓおよびドレイン領域１０Ｄが形成されるとともに、容量素子Ｃｓｔｇ１の各電極のうち一の電極が形成されるようになっている。
【００４８】
一方、半導体層４Ｂを導体化するため、あらかじめ半導体層４Ｂの領域のみに高濃度の不純物をドープした上で容量信号線１９を形成するようにしてもよい。
【００４９】
また、前記半導体層４にはゲート電極ＧＴの直下の領域（チャネル領域）とドレイン領域１０Ｄおよびソース領域１０Ｓのそれぞれの間には低濃度の不純物がドープされたＬＤＤ層１１が形成されている。ドレイン領域１０Ｄあるいはソース領域１０Ｓとゲート電極ＧＴとの間に生じる電界集中を緩和させるためである。
【００５０】
また、画素領域内であって前記半導体層４Ａと近接する領域であって、第１絶縁膜５の上面には図中ｘ方向に延在する容量信号線１９が形成され、この容量信号線１９はその線幅が太くなって形成される容量電極２０と一体に形成されるようになっている。この容量信号線１９および容量電極２０はたとえば前記ゲート配線層１８と同時に形成されるようになっている。このため、容量信号線１９および容量電極２０はゲート配線層１８と同層でかつ同一の材料で形成されているとともに、断面構造も同様となっている。
【００５１】
この場合、該容量電極２０は前記半導体層４Ｂに重畳するようにして形成され、該半導体層４Ｂを他方の電極（薄膜トランジスタＴＦＴのソース領域１０Ｓに接続されている）、第１絶縁膜５を誘電体膜とする一つの容量素子Ｃｓｔｇ１が形成されることになる。ここで、一つの容量素子Ｃｓｔｇ１としたのは、後述するように、これに重畳されて形成される他の容量素子Ｃｓｔｇ２を有し、これら各容量素子を並列接続させてその容量値の増大を図っているためである。
【００５２】
そして、前記ゲート配線層１８および容量信号線１９（容量電極２０）をも被って前記第１絶縁膜５の上面には第２絶縁膜１２がたとえばＳｉＯ２によって形成されている。この第２絶縁膜１２はたとえばＣＶＤ法によって成膜されるようになっている。
【００５３】
この場合、前記ゲート配線層１８、ゲート電極ＧＴおよび容量信号層１９は、いずれも３層構造となっており、それらの各層はその幅が中間層７、最上層８、最下層６の順に大きくなるようにほぼ台形状となっているいることから、前記第２絶縁膜１２によるいわゆるカバレージが良好になるという効果を奏する。さらに、ゲート配線層１８、ゲート電極ＧＴおよび容量信号層１９の中間層７は最上層８および最下層６に対して後退して形成され、この後退された部分に第２絶縁膜１２が入り込むことから、そのカバレージも確実なものとなる。
【００５４】
そして、この第２絶縁膜１２の形成の後は、通常約４００℃でいわゆるアニールを行い、前記半導体層４においてインプラされたドーパントを活性化させる工程がなされる。この場合、前記ゲート配線層１８、ゲート電極ＧＴおよび容量信号層１９の中間層７としてＡｌ−Ｓｉ合金膜を用いており、その表裏面はＭｏ−Ｗ合金膜からなる最上層８、最下層６に当接されている部分においては憂いはないが、側壁面においていわゆるヒロックの発生は免れない。このヒロックはＡｌ材から成長する多数の針状の導電材であって、アニールの温度が高い程その成長は大きく、これにより近接する他の導電層（たとえばドレイン配線層１４あるいは後述のソース電極）に電気的に接続される憂いを有するものとなっている。
【００５５】
しかし、本実施例の場合、上述したように、該中間層７は、その側壁面において、最上層８、最下層６のそれよりも適当に後退した構成としていることから、該側壁面からヒロックが成長したとしても、該後退した分だけヒロックの成長を抑制させることができる。換言すれば該ヒロックによる不都合を充分に低減させることができる効果を有するようになる。
【００５６】
そして、第２絶縁層１２の上面には、図中ｙ方向に延在しｘ方向に並設されるドレイン配線層１４が形成されている。このドレイン配線層１４は前述したゲート配線層１８とで画素領域を画するようになっている。
【００５７】
該ドレイン配線層１４はその一部が第２絶縁膜１２および第１絶縁膜５に形成されたコンタクトホールＣＨ２を通して前記薄膜トランジスタＴＦＴのドレイン領域１０Ｄ（ドレイン信号線ＤＬと接続される側をドレイン領域とこの明細書ではいう）に接続されている。
【００５８】
さらに、このドレイン配線層１４の形成の際に同時に形成され、前記薄膜トランジスタＴＦＴのソース領域１０Ｓの上面そしてこれから画素領域側へ若干延在して形成されるソース電極２２が形成され、このソース電極２２も前記第２絶縁膜１２および第１絶縁膜５に形成されたコンタクトホールＣＨ３を通して前記薄膜トランジスタＴＦＴのソース領域１０Ｓに接続されている。
【００５９】
そして、このドレイン配線層１４およびソース電極２２をも覆って第２絶縁膜１２の上面には第３絶縁膜１５Ａおよび第４絶縁膜１５Ｂが順次形成されている。第３絶縁膜１５ＡはたとえばＳｉＯ２あるいはＳｉＮにより形成され、また第４絶縁膜１５Ｂはたとえば樹脂等の有機材料膜で形成されている。
【００６０】
これら第３絶縁膜１５Ａおよび第４絶縁膜１５Ｂは、薄膜トランジスタＴＦＴを液晶との直接の接触を回避するための保護膜として機能するものであり、該第４の絶縁膜１５Ｂを有機材料膜としその膜厚を比較的厚くすることで、その表面を平坦化でき、液晶の配向を良好な状態とすることができ、また、保護膜全体としての誘電率を小さくする効果を奏する。
【００６１】
この第４絶縁膜１５Ｂの上面にはたとえばＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）膜からなる透光性の材料の画素電極１７が形成され、この画素電極１７は画素領域の全域にわたって形成されている。上述したように保護膜はその誘電率が小さく構成されていることから、その周辺において、ドレイン配線層１４およびゲート配線層１８と重畳させるようにして形成され、これにより画素のいわゆる開口率を向上させるようにしている。
【００６２】
なお、画素電極１７の材料として上述のＩＴＯ膜に限定されることはなく、たとえば、ＩＴＺＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＳｎＯ２（酸化スズ）、Ｉｎ２Ｏ３（酸化インジウム）等の透光性の材料であってもよいことはもちろんである。
【００６３】
この画素電極１７は薄膜トランジスタＴＦＴに隣接する部分において前記第４絶縁膜１５Ｂおよび第３絶縁膜１５Ａに形成されたコンタクトホールＣＨ４を通して前記ソース電極と接続されている。
【００６４】
なお、この画素電極１７は前記容量電極２０との間に第４絶縁膜１５Ｂおよび第３絶縁膜１５Ａを誘電体膜とする容量素子Ｃｓｔｇ２を形成するようになっており、前述した容量素子Ｃｓｔｇ１と並列されて構成されている。
【００６５】
このようにして構成される画素は、ゲート配線層１８に走査信号が供給されることにより、薄膜トランジスタＴＦＴがオンになり、前記走査信号の供給のタイミングに合わせて供給されるドレイン配線層１４からの映像信号が前記薄膜トランジスタＴＦＴを介して画素電極１７に供給されるようになっている。
【００６６】
そして、この画素電極１７に供給される映像信号は容量素子Ｃｓｔｇ（Ｃｓｔｇ１、Ｃｓｔｇ２）によって比較的長く画素電極１７に蓄積されるようになる。
【００６７】
なお、この実施例においては、中間層７としてＡｌ−Ｓｉを用いたものであるが、他の材料として純Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｃｕ−Ｓｉ等のような材料であっても、同様の不都合が生じることから、これらの材料であってもよいことはいうまでもない。
【００６８】
また、この実施例においては、ゲート電極の中間層７としてイオン性の物質がたとえば絶縁膜１２の成膜時に流出する場合があり、それが絶縁膜５の表面にまで至り該絶縁膜を汚染させて薄膜トランジスタＴＦＴの特性を劣化させてしまう場合がある。
【００６９】
さらに、やはり絶縁膜１２の成膜の過程において前記イオン性の物質が該絶縁膜１２の表面に流出し、それが該絶縁膜１２の完成時にまで続き、その後に形成するドレイン電極あるいはソース電極とゲート電極との間に前記イオン性の物質を介してリーク電流を発生させる場合が生じる。
【００７０】
このため、ゲート電極の中間層７を他の最下層６あるいは最上層８よりも後退させる構成とすることにより、結果的に前記汚染の経路を長くでき、上述した不都合の発生を抑制することができるようになる。
【００７１】
このことから、ゲート絶縁膜の中間層７としてはヒロックが生じやすい材料に限らず、上述したようにリーク電流を生じさせる汚染を生じさせやすい材料であってもよいことはいうまでもない。すなわち、中間層７としてＡｌ−Ｎｄ、Ａｌ−Ｙ、Ａｌ−Ｈｆ−Ｙのような材料であってもよい。そして、このことは以下に説明する実施例においても適用されることはもちろんである。
【００７２】
《製造方法》
図４は図１ないし図３に示した画素の製造方法の一実施例を示す要部工程図である。なお、下地膜（窒化シリコン膜２および酸化シリコン膜３）は図示を省略してある。
【００７３】
まず、図４（ａ）は、ゲートパターンの形成領域にフォトレジスト膜９を残存させ、このフォトレジスト膜９をマスクとして、それから露出された最上層８のＭｏ−Ｗ合金膜、その下の中間層７のＡｌ−Ｓｉ合金膜、その下の最下層６のＭｏ−Ｗ合金膜を順次エッチングした図である。
【００７４】
この場合のエッチング液として、たとえばリン酸系エッチング液を用い、最上層８、中間層７、および最下層６のそれぞれを一括してエッチングする。そして、いわゆる等方的にエッチングすることによりフォトレジスト膜９に対して約０．３μｍ〜１．０μｍ程度にサイドエッチングする。
【００７５】
この際、最下層６、最上層８に対し、中間層７が若干速くサイドエッチが進むような膜組成、あるいはエッチング液を用いる。あるいは、一括エッチングの後、中間層７を最下層６、最上層８に対し選択的にサイドエッチングしてもよい。
【００７６】
このようにすることにより、ゲートパターンの各層はそれぞれがその延在方向の中心軸がほぼ一致し、それらの幅（延在方向に交差する方向の幅）は、中間層７、最上層８、最下層６の順に大きくなるように形成される。
【００７７】
また、ゲートパターンの断面構造を同様とするため、最上層８および最下層６としてＴｉまたはＴｉＮの材料を用い、ドライエッチングにて３層を一括してエッチングしてもよい。ドライエッチングの際に塩素系ガスを用いた場合、ＴｉよりもＡｌのドライエッチレートが速くなるからである。
【００７８】
そして、このようにゲートパターンを形成した後に、前記フォトレジスト膜９をマスクとして、リン（Ｐ）をインプラし、半導体層４Ａにｎ＋不純物領域を形成することによりドレイン領域１０Ｄ、ソース領域１０Ｓを形成する。
【００７９】
そして、図４（ｂ）は、前記フォトレジスト膜９を除去し、ゲートパターンをマスクとしてｎ−不純物をドーピングし、半導体層４Ａの前記ドレイン領域１０Ｄあるいはソース領域１０Ｓとゲートパターンの間にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を自己整合的に形成した図である。
【００８０】
さらに、図４（ｃ）は、前記ゲートパターンをも覆って第１絶縁膜５の上面に第２絶縁膜１２を形成し、これにコンタクトホールＣＨ２、ＣＨ３を形成し、ドレイン配線層１４（ドレイン電極）およびソース電極２２を形成した図である。
【００８１】
第２絶縁膜１２はたとえばＳｉＯ２膜をたとえばＣＶＤ法を用いて成膜する。この第２絶縁膜１２の形成の後には、半導体層４Ａ中にインプラされたドーパントを活性化させるため、約４００℃の温度でアニールを行なう。
【００８２】
この際、第２絶縁膜１２の形成の際とアニールの際の熱によって、ゲートパターンの中間層７からヒロックの成長がなされる。この場合、中間層７は最下層６と最上層８とでサンドイッチされた構造となっていることから、最下層６と最上層８との当接面においてはこれら最下層６と最上層８によってその成長が抑止されることになる。しかし、加熱時の中間層７と最下層６あるいは最上層８との相互拡散があり、この拡散により最下層６あるいは最上層８を越えてヒロックやＡｌの染み出しが発生してしまう場合があることから、最下層６および最上層８の膜厚を約２０ｎｍ程度（アニールが約４００℃の場合）以上に設定するのが適当である。
【００８３】
また、中間層７の側壁面は、他の金属層に覆われていないが最下層６および最上層８の側壁面に対して後退して形成されているため、横方向に若干のヒロックが発生しても最下層６および最上層８を越えて上下に発生することを回避することができるようになる。
【００８４】
第２絶縁膜１２および第１絶縁膜５に形成するコンタクトホールＣＨ２、ＣＨ３は、たとえばバッファドフッ酸を用いて連続エッチングにより形成する。
【００８５】
ドレイン配線層１４（ドレイン電極）およびソース電極２２は、たとえばＴｉ／Ａｌ−Ｓｉ／Ｔｉからなる３層構造とし、レジストパターンを形成後、塩素ガスを用いたドライエッチで一括エッチングする。この場合、ドレイン配線層１４（ドレイン電極）およびソース電極２２の材料として、ゲート配線層１８と同様にＭｏＷ／Ａｌ−Ｓｉ／ＭｏＷからなる３層構造とし、ウェットエッチングにより加工するようにしてもよいことはいうまでもない。
【００８６】
なお、図４には図示されていないが、図４（ｃ）に示す工程以降において、第３絶縁膜１５Ａを、たとえばＳｉＮをＣＶＤ法により成膜する。その後、水素雰囲気にて約４００℃で水素アニールを行なう。この場合のアニールにおいても本発明の構成によりゲートパターンにおける中間層７のヒロックによる不都合は生じない。
【００８７】
そして、第４絶縁膜１５Ｂを、たとえば感光性アクリル樹脂を塗布し、露光現像することによりコンタクトホールＣＨ４を形成する。そして、酸素アッシングをすることにより前記感光性アクリル樹脂のスカムを除去する。
【００８８】
その後、ＩＴＯ膜を形成し、フォトリソグラフィ技術による選択エッチングをすることにより、画素電極１７を形成する。この場合のエッチングとしては、たとえば蓚酸、王水、臭化水素酸を用いてウェットエッチングを用いる。
【００８９】
実施例２．
図５は、本発明による表示装置の他の実施例を示す断面図で、前記図２に対応した図となっている。
図２の場合と比較して異なる構成は、図２に示す薄膜トランジスタＴＦＴはｎチャネル型のＭＩＳトランジスタ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）であるのに対し、図５はｐチャネル型のＭＩＳトランジスタを示している。
【００９０】
ｐチャネル型のＭＩＳトランジスタは、ゲート配線層１８に走査信号を供給するための走査信号駆動回路、あるいはドレイン配線層１４に映像信号を供給するための映像信号駆動回路において、ｎチャネル型のＭＩＳトランジスタとともに、相補型トランジスタを構成することでＣＭＯＳ（またはＣＭＩＳ）型トランジスタを構成する。
【００９１】
ｐチャネル型のＭＩＳトランジスタは、ｎチャネル型のＭＩＳトランジスタと異なり、ドレイン端部における電界による特性劣化が比較的問題とならないため、図２に示したようなＬＤＤ構造を採用する必要性が乏しく、図５に示すように、ゲート電極ＧＴの直下のチャネル層の両端にソース領域１０Ｓあるいはドレイン領域１０Ｄとなるｐ＋領域を形成するだけで充分となる。
【００９２】
なお、この場合もゲート電極ＧＴおよびゲート配線層１８はたとえば３層構造となっており、それら各層はその延在方向の中心軸がほぼ一致しており、それらの幅（延在方向に交差する方向の幅）は、中間層７、最上層８、最下層６の順に大きくなるように形成されている。
【００９３】
図６は、上述した表示装置の製造方法の一実施例を示す工程図で、前記図４に対応した図となっている。
図４の場合と比較して異なる部分は、ゲートパターンの形成のためのフォトレジスト膜９を該ゲートパターンの形成後に除去し、該ゲートパターンをマスクとしてたとえばボロン（Ｂ）からなるｐ＋型不純物をインプラしていることにある。
【００９４】
なお、このｐチャネル型のＭＩＳトランジスタをｎチャネル型のＭＩＳトランジスタと並行して形成し、ＣＭＯＳ構成とする場合、該ｎチャネル型のＭＩＳトランジスタのソース領域１０Ｓと、ドレイン領域１０ＤおよびＬＤＤ構造を形成した後に、少なくともこのｎチャネル型のＭＩＳトランジスタを被い、ｐチャネル型のＭＩＳトランジスタを形成する部分に孔開けしたフォトレジスト膜を形成し、ｐ＋型不純物をカウンタードープすればよい。
また、第２絶縁膜１２の形成後には、ｐチャネル型のＭＩＳトランジスタおよびｎチャネル型のＭＩＳトランジスタの活性化のためのアニールを一括して行なう。
【００９５】
実施例３．
図７は、本発明による表示装置の他の実施例を説明する図で、図２に対応した図となっている。
図２の場合と比較して異なる部分は、薄膜トランジスタＴＦＴのゲート電極ＧＴの構造にある。
【００９６】
ゲート電極ＧＴは、その最下層６から最上層８にかけて、たとえば、Ｔｉ、Ａｌ−Ｓｉ、Ｔｉの各層からなる３層構造となっている。この場合の最下層６および最上層８のＴｉは図２に示したＭｏ−Ｗと同様の高融点金属であり、中間層７であるＡｌ−Ｓｉの該Ｔｉとの当接面において成長するヒロックを該Ｔｉによって回避させることができる。
【００９７】
そして、中間層７のＡｌ−Ｓｉの側壁面は最上層８および最下層６のそれよりも後退させて形成されているが、最上層８および最下層６はほぼ同じ幅（延在方向に対して直交する方向の幅）を有して形成されている。
【００９８】
ゲート電極ＧＴの最下層６および最上層８にＴｉを用いることにより、たとえば異方性エッチングが可能なリアクティブイオンエッチング（ＲＩＥ）をすることにより図示した断面形状となる。ＴｉよりもＡｌのドライエッチレートの方が速いためである。
【００９９】
実施例４．
図８は、本発明による表示装置の他の実施例を説明する図で、図２に対応した図となっている。
図２の場合と比較して異なるのは、いわゆるＧＯＬＤ（Ｇａｔｅ Ｏｖｅｒｌａｐｐｅｄ ＬＤＤ）構造を採用していることにある。
【０１００】
すなわち、構造的には、半導体層４Ａはその中央の領域がチャネル層として、このチャネル層の外側にＬＤＤ層１１、このＬＤＤ層１１の外側にソース領域１０Ｓあるいはドレイン領域１０Ｄが形成されているが、前記ＬＤＤ層１１はゲート電極ＧＴに重畳されて形成されていることにある。
【０１０１】
そして、本実施例の場合、前記チャネル層はゲート電極ＧＴの最上層８の材料層に重畳して形成され、ＬＤＤ層１１はゲート電極ＧＴの最上層８の材料層からはみ出して形成される最下層６の材料層に重畳して形成されている。このため、ソース領域１０Ｓおよびドレイン領域１０Ｄはそのいずれもゲート電極ＧＴの最下層６の材料層の端部から外方に延在する方向に形成されている。
【０１０２】
このように構成される薄膜トランジスタＴＦＴは、そのゲート電極ＧＴを半導体層４ＡのＬＤＤ層１１の上方に延在させることにより、ＬＤＤ領域のシリーズ抵抗分を低減でき、オン電流を増加させることができるようになる。
【０１０３】
図９は上述した表示装置の製造方法の一実施例を示す図で、図４と対応した図となっている。
図４の場合と比較して異なる構成は、まず、Ｍｏ−Ｗ、Ａｌ−Ｓｉ、Ｍｏ−Ｗの順次積層体からなるゲートパターンの最下層６の膜厚を比較的薄く、たとえば２０ｎｍ程度に設定されている。
【０１０４】
そして、ゲートパターンを形成する際のフォトレジスト膜９をマスクとして、ｎ＋不純物をインプラし、該フォトレジスト膜９を除去する。その後、該ゲートパターンをマスクとしてｎ−不純物をインプラする。
【０１０５】
この場合、ｎ−不純物はゲートパターンの最下層６を通過して半導体層４Ａ内にドープされ、ＬＤＤ層１１が形成されるようになる。
【０１０６】
実施例５．
図１０（ａ）、（ｂ）は、本発明による表示装置の製造方法の他の実施例を説明する図で、それぞれ図９（ａ）、（ｂ）に対応した図となっている。
図９（ａ）、（ｂ）の場合と比較して異なる部分は、３層構造からなるゲート電極ＧＴは、たとえばその最下層６の材料としてＭｏ−Ｃｒを、中間層７の材料としてＡｌ−Ｓｉを、最上層８の材料としてＭｏ−Ｗを用いていることにある。
【０１０７】
そして、最下層６のＭｏ−Ｃｒは最上層８のＭｏ−Ｗと比較してそのエッチレートが約１０倍程度遅くなるようにその合金比率が設定されている。たとえば最下層６はＭｏ−２．５ｗｔ％Ｃｒとしその膜厚をその被膜時にたとえば２０ｎｍにし、最上層８はＭｏ−２０ｗｔ％としその膜厚をたとえば５０ｎｍに設定している。
【０１０８】
フォトレジスト膜９を用いてたとえばウェットエッチングする際には、ゲートパターンの最下層６のエッチングの最中に、中間層７、最上層８のサイドエッチ幅が約１μｍとなるようにする。
これら中間層７および最上層８のサイドエッチ量がそのままＬＤＤ層の幅に対応することになる。
【０１０９】
このことは、ゲートパターンの形成の際のエッチレート比を１０倍からその前後に変化させることによって、ＬＤＤ層の幅はもちろんのこと該ＬＤＤ層のゲート電極ＧＴとのオーバラップ幅をも制御できることを意味する。このため、当該薄膜トランジスタＴＦＴのオン電流とオフ電流の双方をこの制御で変更させることができる効果を奏する。
【０１１０】
なお、上述したように、ゲートパターンの形成の際にウェットエッチングを用いることにより、ダメージを無くすことができ、良好なトランジスタ特性を得ることができる。
【０１１１】
実施例６．
図１１は、本発明による表示装置の他の実施例を説明する図で、図４（ａ）、（ｂ）に対応した図となっている。
図４（ａ）、（ｂ）の場合と比較して異なる部分は、３層構造からなるゲートパターンは、たとえばその最下層６の材料としてＭｏ−Ｗを、中間層７の材料としてＡｌ−Ｓｉを、最上層８の材料としてＭｏ−Ｗを用いているとともに、たとえばこれら各層をたとえばリン酸系エッチング液を用いて一括ウェットエッチングした後、希フッ酸を用いてライトエッチすることにある。
【０１１２】
このようにして形成されたゲートパターンは、最上層８の幅が最下層６の幅よりも小さく形成され、中間層７の幅は該最上層８から最下層６の方向に該最上層８の幅よりも小さな幅から最下層６の幅よりも小さい幅となるようにほぼ直線的に変化するように形成される。換言すれば、中間層７は、その側壁面がいわゆる順テーパ状に加工され、最上層８に当接する面は該最上層８より後退し、また最下層６に当接する面は該最下層６より後退して形成されている。
【０１１３】
すなわち、図１１（ａ）に示すように、ゲートパターンをフォトレジスト膜９を用いてたとえばリン酸系エッチング液で一括にウェットエッチングした場合、最下層６と最上層８に同じエッチングレートを有する同一材料を採用することによって、最上層８の方が先にエッチングが進行し、前記最上層８、中間層７、および最下層６からなる前記ゲートパターンの断面は順テーパ状に加工される。
【０１１４】
そして、前記フォトレジスト膜９をそのまま利用して、ドレイン領域１０Ｄ、ソース領域１０Ｓをｎ＋不純物のインプラで形成する。
そして、図１１（ｂ）に示すように、前記フォトレジスト膜９を除去した後に、ｎ−不純物をインプラすることによりＬＤＤ層１１を形成する。
【０１１５】
その後、図１１（ｃ）に示すように、前記ゲートパターンをたとえば１：９９の希フッ酸で洗浄していわゆるライトエッチを行なう。これにより、中間層７を最上層８および最下層６に対して選択的にエッチングし、該中間層７の側壁面を後退させる。
【０１１６】
この場合、前記洗浄に要する時間によって、中間層７の側壁面の後退量を制御することができ、たとえば、０．５％弗化水素水溶液を用いた場合、該後退量を約０．２μｍとすることができる。
【０１１７】
また、この洗浄作業によって、その前の工程であるインプラによって基板表面に付着した不純物をも合わせて除去できるという効果を有する。そして、その後に各種絶縁膜の形成後における洗浄作業を省略することができる効果も奏する。
【０１１８】
上述した各実施例はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施例での効果を単独であるいは相乗して奏することができるからである。
【０１１９】
また、上述した各実施例ではゲートパターンの中間層７として純ＡｌまたはＡｌ合金を用いた例を示したが、これに代えて、純Ａｇ、Ａｇ合金、純Ｃｕ、Ｃｕ合金としてもよい。最上層８、最下層６には中間層７よりも高融点の金属を用いる。中間層７は２層以上としてもよい。
【０１２０】
また、上述した各実施例では、ゲートパターンの全ての側面において中間層７が最下層６および最上層８よりも後退させた構造としたものである。しかし、このような構造は、ゲートパターンのうち、少なくとも、前記薄膜トランジスタの部分（ゲート電極ＧＴ）あるいはドレイン配線と交差する部分（ゲートパターンのうちのゲート配線層１８がドレイン配線層１４と交差する部分）の何れかにおいて適用されていればよいものである。これらの部分において中間層７からのヒロックあるいは汚染による不都合が顕著になるからである。
【０１２１】
また、上述した実施例は液晶表示装置について説明したものである。しかし、薄膜トランジスタを供える表示装置、たとえば有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置等にも適用できることはいうまでもない。有機ＥＬ表示装置にあっても、基板の表面の各画素に、有機発光層を介在させた画素電極と対向電極とを有し、ゲート配線層からの走査信号によって駆動され、かつドレイン信号線からの映像信号を前記画素電極に供給する薄膜トランジスタを備えるからである。
【０１２２】
【発明の効果】
以上説明したことから明らかなように、本発明による表示装置によれば、簡単な構造にも拘わらず、ヒロックの発生を防止するとともに低抵抗化を図ったゲート信号線および薄膜トランジスタのゲート電極を備える表示装置を得ることができる。
【図面の簡単な説明】
【図１】本発明による表示装置の画素の一実施例を示す平面図である。
【図２】図１のＩＩ−ＩＩ線における断面図である。
【図３】図１のＩＩＩ−ＩＩＩ線における断面図である。
【図４】本発明による表示装置の製造方法の一実施例を示す要部工程図である。
【図５】本発明による表示装置の画素の他の実施例を示す平面図である。
【図６】図５に示す表示装置の製造方法の一実施例を示す要部工程図である。
【図７】本発明による表示装置の画素の他の実施例を示す平面図である。
【図８】本発明による表示装置の画素の他の実施例を示す平面図である。
【図９】図８に示す表示装置の製造方法の一実施例を示す要部工程図である。
【図１０】本発明による表示装置の製造方法の他の実施例を示す要部工程図である。
【図１１】本発明による表示装置の製造方法の他の実施例を示す要部工程図である。
【符号の説明】
１……透明絶縁性基板、４……半導体層、５……第１絶縁膜、６……最下層、７……中間層、８……最上層、１０Ｄ……ドレイン領域、１０Ｓ……ソース領域、１１……ＬＤＤ層、１２……第２絶縁膜、１４……ドレイン配線層、１５Ａ……第３絶縁膜、１５Ｂ……第４絶縁膜、１７……画素電極、１８……ゲート配線層、１９……容量信号線、ＧＴ……ゲート電極、ＴＦＴ……薄膜トランジスタ、Ｃｓｔｇ……容量素子。
Claims (16)
- 基板上に薄膜トランジスタを有する表示装置であって、
ゲート配線と前記薄膜トランジスタのゲート電極とが一体となったゲートパターンを有し、
前記ゲートパターンは、少なくとも、前記薄膜トランジスタの部分あるいはドレイン配線と交差する部分の何れかにおいて、最下層と、少なくとも１層の中間層と、最上層との少なくとも３層の膜で構成され、
前記中間層の端部は前記最上層の端部および前記最下層の端部よりも後退していることを特徴とする表示装置。 - 前記中間層は純Ａｌ、Ａｌ合金、純Ａｇ、Ａｇ合金、純Ｃｕ、Ｃｕ合金の何れかで形成され、前記最上層及び前記最下層は前記中間層よりも高融点の金属で形成されていることを特徴とする請求項１に記載の表示装置。
- 前記最上層及び前記最下層は純Ｍｏ又はＭｏ合金で形成されていることを特徴とする請求項２に記載の表示装置。
- 前記最上層及び前記最下層はＭｏ−Ｗ合金で形成されていることを特徴とする請求項２に記載の表示装置。
- 前記最上層の端部は前記最下層の端部よりも後退していることを特徴とする請求項１から４の何れかに記載の表示装置。
- 前記薄膜トランジスタは半導体層を有し、前記ゲート電極は前記半導体層よりも上方に配置されていることを特徴とする請求項１から５の何れかに記載の表示装置。
- 前記薄膜トランジスタは多結晶の半導体層を有することを特徴とする請求項１から６の何れかに記載の表示装置。
- 基板上に薄膜トランジスタを有する表示装置であって、
ゲート配線と前記薄膜トランジスタのゲート電極とが一体になったゲートパターンと、
前記ゲートパターンを覆う絶縁膜とを有し、
前記ゲートパターンは、少なくとも、前記薄膜トランジスタの部分あるいはドレイン配線と交差する部分の何れかにおいて、最下層と、少なくとも１層の中間層と、最上層との少なくとも３層の膜で構成され、
前記ゲート電極の最上層の端部は前記最下層の端部よりも後退しており、かつ、前記ゲート電極の前記中間層の端部は前記最上層の端部及び前記最下層の端部よりも後退していることを特徴とする表示装置。 - 前記薄膜トランジスタは半導体層を有し、前記ゲート電極は前記半導体層よりも上方に配置されていることを特徴とする請求項８に記載の表示装置。
- 前記中間層は純Ａｌ、Ａｌ合金、純Ａｇ、Ａｇ合金、純Ｃｕ、Ｃｕ合金の何れかで形成され、前記最上層及び前記最下層は前記中間層よりも高融点の金属で形成されていることを特徴とする請求項９に記載の表示装置。
- 前記最上層及び前記最下層は純Ｍｏ又はＭｏ合金で形成されていることを特徴とする請求項１０に記載の表示装置。
- 前記最上層及び前記最下層はＭｏ−Ｗ合金で形成されていることを特徴とする請求項１０に記載の表示装置。
- 前記最上層及び前記最下層はＭｏ合金で形成され、前記最上層のＭｏ合金のエッチレートが前記最下層のＭｏ合金のエッチレートより速いことを特徴とする請求項１０に記載の表示装置。
- 前記最下層はＭｏ−Ｃｒ合金で形成され、前記最上層はＭｏ−Ｗ合金で形成されていることを特徴とする請求項１３に記載の表示装置。
- 前記半導体層はＬＤＤ領域を有し、前記ゲート電極の最下層は少なくとも一部が前記ＬＤＤ領域と重畳していることを特徴とする請求項８から１４の何れかに記載の表示装置。
- 前記薄膜トランジスタは多結晶の半導体層を有することを特徴とする請求項８から１５の何れかに記載の表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003040724A JP2004253511A (ja) | 2003-02-19 | 2003-02-19 | 表示装置 |
| US10/772,432 US20040164297A1 (en) | 2003-02-19 | 2004-02-06 | Display device |
| CNA2004100046105A CN1523413A (zh) | 2003-02-19 | 2004-02-18 | 显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003040724A JP2004253511A (ja) | 2003-02-19 | 2003-02-19 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004253511A true JP2004253511A (ja) | 2004-09-09 |
| JP2004253511A5 JP2004253511A5 (ja) | 2006-03-09 |
Family
ID=32866419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003040724A Withdrawn JP2004253511A (ja) | 2003-02-19 | 2003-02-19 | 表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20040164297A1 (ja) |
| JP (1) | JP2004253511A (ja) |
| CN (1) | CN1523413A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006079041A (ja) * | 2004-09-13 | 2006-03-23 | Samsung Electronics Co Ltd | 駆動ユニット及びこれを有する表示装置 |
| JP2006098723A (ja) * | 2004-09-29 | 2006-04-13 | Casio Comput Co Ltd | ディスプレイパネル |
| JP2010039229A (ja) * | 2008-08-06 | 2010-02-18 | Hitachi Displays Ltd | 表示装置 |
| US7888148B2 (en) | 2006-09-29 | 2011-02-15 | Samsung Electronics Co., Ltd. | Signal line for a display device, etchant, thin film transistor panel, and method for manufacturing the same |
| JP2015060025A (ja) * | 2013-09-18 | 2015-03-30 | 株式会社Ｊｖｃケンウッド | 液晶表示装置 |
| JP2019087552A (ja) * | 2017-11-01 | 2019-06-06 | シャープ株式会社 | 薄膜トランジスタの製造方法、及び、薄膜トランジスタ |
| JP2019102656A (ja) * | 2017-12-04 | 2019-06-24 | 株式会社ジャパンディスプレイ | 配線構造、および配線構造を有する表示装置 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100454124C (zh) * | 2005-11-04 | 2009-01-21 | 北京京东方光电科技有限公司 | 一种底部栅极薄膜晶体管阵列结构及其制造方法 |
| US7423347B2 (en) * | 2006-01-19 | 2008-09-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | In-situ deposition for cu hillock suppression |
| CN100583456C (zh) * | 2006-05-19 | 2010-01-20 | 中华映管股份有限公司 | 玻璃基板表面金属层结构及其制作方法 |
| CN100530551C (zh) * | 2006-11-17 | 2009-08-19 | 群康科技(深圳)有限公司 | 薄膜晶体管制造方法及其栅极制造方法 |
| US20080258138A1 (en) * | 2007-04-23 | 2008-10-23 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and fabricating method thereof, and flat panel display with the same |
| JP5484853B2 (ja) * | 2008-10-10 | 2014-05-07 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2010225572A (ja) * | 2008-11-10 | 2010-10-07 | Kobe Steel Ltd | 有機ｅｌディスプレイ用の反射アノード電極および配線膜 |
| JP5437895B2 (ja) | 2010-04-20 | 2014-03-12 | 株式会社ジャパンディスプレイ | 表示装置及びその製造方法 |
| KR101813492B1 (ko) * | 2011-01-05 | 2018-01-02 | 삼성디스플레이 주식회사 | 유기발광 표시장치 및 그 제조방법 |
| US8492769B2 (en) * | 2011-01-07 | 2013-07-23 | Eastman Kodak Company | Transistor including multi-layer reentrant profile |
| CN102306634A (zh) * | 2011-09-06 | 2012-01-04 | 深圳市华星光电技术有限公司 | 薄膜晶体管基板及其制作方法 |
| JP2016057428A (ja) | 2014-09-09 | 2016-04-21 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| CN104332476B (zh) | 2014-09-18 | 2017-05-31 | 京东方科技集团股份有限公司 | 单元像素、阵列基板、显示装置及其制造方法 |
| CN104282696B (zh) | 2014-10-22 | 2018-07-13 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN105428244A (zh) * | 2016-01-14 | 2016-03-23 | 信利（惠州）智能显示有限公司 | 薄膜晶体管及制备方法 |
| KR102652370B1 (ko) * | 2017-02-15 | 2024-03-27 | 삼성전자주식회사 | 박막 트랜지스터, 그 제조 방법, 및 박막 트랜지스터를 포함하는 전자 기기 |
| KR20210086441A (ko) | 2019-12-30 | 2021-07-08 | 엘지디스플레이 주식회사 | 표시패널과 그 리페어 방법 |
| EP3846216B1 (en) * | 2019-12-30 | 2024-09-25 | LG Display Co., Ltd. | Display panel and repair method thereof |
| CN111524957B (zh) * | 2020-05-09 | 2024-02-23 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
| CN111584526B (zh) * | 2020-05-28 | 2022-06-24 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
| CN113224172B (zh) * | 2021-04-30 | 2022-11-08 | 合肥维信诺科技有限公司 | 薄膜晶体管及其制备方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5153754A (en) * | 1989-06-30 | 1992-10-06 | General Electric Company | Multi-layer address lines for amorphous silicon liquid crystal display devices |
| US5162933A (en) * | 1990-05-16 | 1992-11-10 | Nippon Telegraph And Telephone Corporation | Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium |
| US6081308A (en) * | 1996-11-21 | 2000-06-27 | Samsung Electronics Co., Ltd. | Method for manufacturing liquid crystal display |
| JP3424891B2 (ja) * | 1996-12-27 | 2003-07-07 | 三洋電機株式会社 | 薄膜トランジスタの製造方法および表示装置 |
| US6678017B1 (en) * | 1998-06-08 | 2004-01-13 | Casio Computer Co., Ltd. | Display panel and method of fabricating the same |
| US6545359B1 (en) * | 1998-12-18 | 2003-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof |
| JP3916334B2 (ja) * | 1999-01-13 | 2007-05-16 | シャープ株式会社 | 薄膜トランジスタ |
| JP2001194676A (ja) * | 2000-01-07 | 2001-07-19 | Hitachi Ltd | 液晶表示装置 |
| JP2003107523A (ja) * | 2001-09-28 | 2003-04-09 | Hitachi Ltd | 液晶表示装置 |
-
2003
- 2003-02-19 JP JP2003040724A patent/JP2004253511A/ja not_active Withdrawn
-
2004
- 2004-02-06 US US10/772,432 patent/US20040164297A1/en not_active Abandoned
- 2004-02-18 CN CNA2004100046105A patent/CN1523413A/zh active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006079041A (ja) * | 2004-09-13 | 2006-03-23 | Samsung Electronics Co Ltd | 駆動ユニット及びこれを有する表示装置 |
| JP2006098723A (ja) * | 2004-09-29 | 2006-04-13 | Casio Comput Co Ltd | ディスプレイパネル |
| US7888148B2 (en) | 2006-09-29 | 2011-02-15 | Samsung Electronics Co., Ltd. | Signal line for a display device, etchant, thin film transistor panel, and method for manufacturing the same |
| JP2010039229A (ja) * | 2008-08-06 | 2010-02-18 | Hitachi Displays Ltd | 表示装置 |
| JP2015060025A (ja) * | 2013-09-18 | 2015-03-30 | 株式会社Ｊｖｃケンウッド | 液晶表示装置 |
| JP2019087552A (ja) * | 2017-11-01 | 2019-06-06 | シャープ株式会社 | 薄膜トランジスタの製造方法、及び、薄膜トランジスタ |
| JP2019102656A (ja) * | 2017-12-04 | 2019-06-24 | 株式会社ジャパンディスプレイ | 配線構造、および配線構造を有する表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1523413A (zh) | 2004-08-25 |
| US20040164297A1 (en) | 2004-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004253511A (ja) | 表示装置 | |
| TWI401802B (zh) | 薄膜電晶體板及其製造方法 | |
| JP4850057B2 (ja) | 液晶表示装置及びその製造方法 | |
| KR101246789B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| US6534246B2 (en) | Method of fabricating liquid crystal display device having shorting bars | |
| US20190296050A1 (en) | Active matrix substrate and method for manufacturing same | |
| US20080296583A1 (en) | Display Device And Manufacturing Method of The Same | |
| KR20050104953A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| TWI384626B (zh) | 用於顯示裝置之陣列基板及其製造方法 | |
| JP2003075870A (ja) | 平面表示装置およびその製造方法 | |
| KR101188868B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101475411B1 (ko) | 폴리 실리콘 박막 트랜지스터 및 그 제조방법 | |
| KR101998124B1 (ko) | 어레이 기판 및 그 제조방법 | |
| KR101172015B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20150066134A (ko) | 어레이 기판 및 그 제조방법 | |
| KR102161585B1 (ko) | 어레이 기판의 제조방법 | |
| KR101123513B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JP4285120B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
| KR102142477B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR101258080B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR101186515B1 (ko) | 폴리 실리콘 액정표시소자의 구조 및 그 제조방법 | |
| KR20060040327A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20080008722A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20050050881A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20050054241A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060123 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060123 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20061002 |