[go: up one dir, main page]

JP2007004158A - 薄膜トランジスタ表示板及びその製造方法 - Google Patents

薄膜トランジスタ表示板及びその製造方法 Download PDF

Info

Publication number
JP2007004158A
JP2007004158A JP2006163509A JP2006163509A JP2007004158A JP 2007004158 A JP2007004158 A JP 2007004158A JP 2006163509 A JP2006163509 A JP 2006163509A JP 2006163509 A JP2006163509 A JP 2006163509A JP 2007004158 A JP2007004158 A JP 2007004158A
Authority
JP
Japan
Prior art keywords
metal layer
pattern
layer pattern
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006163509A
Other languages
English (en)
Inventor
Joo-Sun Yoon
柱 善 尹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007004158A publication Critical patent/JP2007004158A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】 二重層でなるゲート配線形成の時、アンダーカットが形成されることを防止することができる薄膜トランジスタ表示板及びその製造方法が提供すること。
【解決手段】薄膜トランジスタ表示板の製造方法は、低抵抗であるAl、AlNd、CuまたはAgの中の何れか一つを用いて第1金属層を形成すること、1金属層上に耐熱、耐蝕性を持つCr、CrNx、Ti、Mo及びMoWの中の少なくとも一つを用いて第2金属層を形成すること、第2金属層上にエッチングマスクを形成して、エッチングマスクを用いて第2金属層及び第1金属層を順にエッチングして第2金属層パターン及び第1金属層パターンを形成すること及びエッチングマスクを用いて第2金属層パターンを選択的に再エッチングして第2金属層パターンの最終的な幅が、第1金属層パターンの最終的な幅と実質的に等しいか、又は第1金属層パターンの最終的な幅よりも小さいようにしてゲート配線を形成することを含む。
【選択図】図１２Ｆ

Description

本発明は、薄膜トランジスタ表示板及びその製造方法に関し、さらに詳細には、二重層でなるゲート配線を形成する時、アンダーカットが形成されることを防止することができる薄膜トランジスタ表示板及びその製造方法に関する。
液晶表示装置(Liquid Crystal Display; LCD)は、カラーフィルタを有する共通電極表示板と薄膜トランジスタレイを有する薄膜トランジスタ表示板とを含む。共通電極表示板と薄膜トランジスタ表示板とは、互いに対向して二つの基板の間に介在したシールライン(seal line)によって互いに接合されて、その間に形成された一定な空隙に液晶層が形成される。このように、液晶表示装置は、電極が形成されている二枚の基板(共通電極表示板と薄膜トランジスタ表示板)とその間に挿入されている液晶層で構成され、電極に電圧を印加することによって液晶層の液晶分子を再配列させ、透過する光の量を調節することによって、所定の映像を表示できるように構成された装置である。液晶表示装置は、非発光素子であるため、薄膜トランジスタ後面には光を供給するためのバックライトユニットが配置される。バックライトから照射された光は、液晶の配列状態によって透過量が調整される。
このような液晶表示装置に用いられる薄膜トランジスタ表示板には、ゲート配線とソース及びドレインを含むデータ配線とが形成される。ここで、ゲート配線及びデータ配線は単一膜で成り立つこともできるが、後続のエッチング工程によってゲート配線及びデータ配線が過度にエッチングされることを防止するために２重膜または３重膜で形成され得る。ゲート配線の場合、通常、クロム及びアルミニウムの２重膜で形成される。
薄膜トランジスタ表示板生成過程の中で、ゲート配線形成過程においては、先ずガラス基板にクロム及びアルミニウムを順に堆積する。このようにガラス基板に２重膜が形成されれば、マスクを用いて感光及び現像することによってパターンを形成する。以後、湿式エッチング工程を経てアルミニウム層及びクロム層を順次的にエッチングしてマスクパターンに該当する配線を得る。
ところで、ゲート配線形成の時、マスクを用いて上部アルミニウム層及び下部クロム層を湿式エッチングする場合、クロム層のエッチング率がアルミニウム層のエッチング率より高く、クロム層のゲート配線幅がアルミニウム層のゲート配線幅より減少するスキュー(skew)現象が発生する。このように、下部のクロム層に形成されたアンダーカット(undercut)は、液晶表示装置で横線不良の原因になる。
このような不良発生を防止するために、従来は、各層別でフォト(photo)工程を実施するか、上部アルミニウム層及び下部クロム層を順にエッチングした後、上部アルミニウム層をもう一度エッチングする方法を用いていた。
しかし、各層別でフォト工程を実施する場合、工程に用いられるマスク数が増加し生産コストが上昇するという問題がある。また、上部アルミニウム層を2回エッチングする場合は、上部フォトレジスト(Photo Resist, PR)とアルミニウム層と間の密着力が低くいため、均一なパターンを有するゲート配線を得ることができないという問題がある。
特開平4-213427号公報
本発明の技術的課題は、ゲート配線形成の時、アンダーカットが形成されることを防止できる薄膜トランジスタ表示板の製造方法を提供することにある。
本発明の他の技術的課題は、前記方法によって製造された薄膜トランジスタを提供しようとすることにある。
しかし、本発明の技術的課題は、上述した技術的課題に制限されるわけではなく、ここでは言及されない他の技術的課題は、以下の記載から当業者に明確に理解され得る。
前記技術的課題を解決するための本発明の実施形態による薄膜トランジスタ表示板の製造方法は、Al、AlNd、CuまたはAgの中の何れか一つを用いて第1金属層を形成すること、前記第1金属層上にCr、CrNx、Ti、Mo及びMoWの中の少なくとも一つを用いて第2金属層を形成すること、前記第2 金属層上にエッチングマスクを形成して、前記エッチングマスクを用いて前記第2金属層及び前記第1金属層を順にエッチングして第2金属層パターン及び第1金属層パターンを形成すること及び前記エッチングマスクを用いて前記第2金属層パターンを選択的に再エッチングして、前記第2 金属層パターンの最終的な幅が前記第1 金属層パターンの最終的な幅と実質的に等しいか、又は前記第1 金属層パターンの最終的な幅よりも小さくなるようにゲート配線を形成する段階を含む。
また、前記技術的課題を解決するための本発明の実施形態による薄膜トランジスタ表示板は、Cr、CrNx、Ti、Mo及びMoWの中の少なくとも一つを用いて形成された第2金属層パターンの幅がAl、AlNd、CuまたはAgの中の何れか一つを用いて絶縁基板上に形成された第1金属層パターンの幅と実質的に等しいか、又は前記第１金属層パターンの幅よりも小さな複数のゲート配線、前記ゲート配線と絶縁されて交差して形成された半導体パターン及び前記半導体パターン上部に分離して形成されたソース及びドレイン電極を含むデータ配線、前記ゲート配線と前記データ配線の交差点付近に各々形成され、前記データ配線と接続される薄膜トランジスタ、前記データライン上部に形成される保護膜、及び前記ゲートラインとデータラインによって区画された画素領域に形成される画素電極を含む。
その他実施形態の具体的な事項は、詳細な説明及び図面に含まれている。
本発明による薄膜トランジスタ表示板及びその製造方法によれば、アルミニウムとクロムとを連続的に堆積した後、クロムを2回エッチングすることで、データ配線及びゲート配線用導電体層にアンダーカットが形成されることを防止することができ、液晶表示装置によって映像信号を表示する時に、画素欠陥が発生してしまうことを防止することができる。
本発明の利点及び特徴、そして、それらを実現する方法は、添付される図面と共に詳細に後述されている実施形態を参照すれば明確になる。しかし、本発明は、以下で開示される実施形態に限定されるわけはなく、相異なる多様な形態で実現できる。但し、本実施形態は本発明の開示を完全にして、当業者に発明の範疇を完全に知らせるために提供されるものであり、本発明は特許請求の範囲によって定義される。明細書全体にかけて同一参照符号は同一構成要素を指称する。
以下、図１ないし図３を参照して、本発明の実施形態による薄膜トランジスタ表示板の構造に対して詳しく説明する。
図１は、本発明の実施形態による薄膜トランジスタ表示板の配置図である。図２は、図１の薄膜トランジスタ表示板のI-I’線に対する断面図である。図３は、図１の薄膜トランジスタ表示板のII-II’線に対する断面図である。
絶縁基板１０上には、ゲート配線２２、２４、２６及び蓄積電極線２８が形成されている。
ゲート配線は横方向に延びているゲート線２２、ゲート線２２の端に接続されていて外部からのゲート信号の印加受けてゲート線に伝達するゲート線パッド２４及びゲート線２２に接続されている薄膜トランジスタのゲート電極２６を含む。
そして、蓄積電極線２８は、後述する画素電極８２と接続された蓄積容量用導電体パターン６８と重畳されて画素の電荷保存能力を向上させる蓄積容量を成す。この時、蓄積電極線２８は、後述する画素電極８２とゲート線２２との重畳で発生する蓄積容量が充分な場合、形成しないようにしてもよい。蓄積電極線２８には、通常、共通電極表示板(図示せず)の共通電極(図示せず)と同じ電圧が印加される。
ここで、ゲート配線２２、２４、２６及び蓄積電極線２８には、単一金属層または第1金属層及び第2 金属層が積層された二重層が用いられ得る。以下、本発明ではゲート配線２２、２４、２６及び蓄積電極線２８に二重層が用いられた場合を例として説明する。
ゲート配線２２、２４、２６が二重層で形成される場合、ガラス基板には第1金属層及び第2金属層が順に形成される。このとき、第1金属層としてはAl、AlNd、CuまたはAgなどが用いられ得る。また、第2金属層としてはCr、CrNx、Ti、MoまたはMoWなどが用いられ得る。
このようなゲート配線２２、２４、２６及び蓄積電極線２８上には、窒化シリコン(SiNx)などでなるゲート絶縁膜３０が形成されてゲート配線２２、２４、２６及び蓄積電極線２８を覆っている。
ゲート絶縁膜３０上には、水素化非晶質シリコン(hydrogenated amorphous silicon: a-Si)のような半導体でなる半導体パターン４２、４８が形成されており、半導体パターン４２、４８上には、n型不純物が高濃度でドーピングされている非晶質シリコン(n+ a-Si)のような物質でなるオーミックコンタクト層(ohmic contact layer)５５、５６、５８が形成されている。
オーミックコンタクト層５４、５５、５６上には、データ配線６２、６４、６５、６６、６８が形成されている。データ配線は、縦方向に形成されているデータ線６２、データ線６２の一端に接続されて外部からの画像信号の印加受けるデータ線パッド６８、そしてデータ線６２の分枝である薄膜トランジスタのソース電極６５でなるデータ線部６２、６８、６５を含み、また、データ線部６２、６８、６５と分離していて、ゲート電極２６または薄膜トランジスタのチャネル部(C)に対してソース電極６５の反対側に位置する薄膜トランジスタのドレイン電極６６と蓄積電極線２８上に位置している蓄積容量用導電体パターン６４も含む。蓄積電極線２８を形成しない場合、蓄積容量用導電体パターン６４もまた形成しない。
オーミックコンタクト層５５、５６、５８は、その下部の半導体パターン４２、４８とその上部のデータ配線６２、６４、６５、６６、６８とのコンタクト抵抗を低くする役割をし、データ配線６２、６４、６５、６６、６８と完全に同一な形態を有する。すなわち、データ線部６２、６５、６８下部に形成されたオーミックコンタクト層５５は、データ線部６２、６８、６５と等しくて、ドレイン電極用下部に形成されたオーミックコンタクト層５６は、ドレイン電極６６と等しく、蓄積容量用オーミックコンタクト層５８は蓄積容量用導電体パターン６４と等しい。
一方、半導体パターン４２、４８は、薄膜トランジスタのチャネル部(C)を除けばデータ配線６２、６４、６５、６６、６８及びオーミックコンタクト層５５、５６、５８と同一な形態をしている。具体的には、蓄積容量用半導体パターン４８は、蓄積容量用導電体パターン６４及び蓄積容量用オーミックコンタクト層５８と同一な形態であるが、薄膜トランジスタ用半導体パターン４２はデータ配線及びオーミックコンタクト層とは少し違う。すなわち、薄膜トランジスタのチャネル部(C)からデータ線部６２、６８、６５、特にソース電極６５とドレイン電極６６とが分離していて、データ線部オーミックコンタクト層５５とドレイン電極用オーミックコンタクト層５６とも分離しているが、薄膜トランジスタ用半導体パターン４２は、ここで切れないで接続されて薄膜トランジスタのチャネル部(C)を形成する。
そして、半導体パターン４２、４８、オーミックコンタクト層５４、５５、５６及びデータ配線６２、６４、６５、６６、６８が成す側壁は、均一なプロファイルを有するように形成されている。
データ配線６２、６４、６５、６６、６８上には、窒化シリコンやPECVD(plasma enhanced chemical vapor deposition)方法によって蒸着されたa-Si:C:O膜またはa-Si:O:F膜(低誘電率CVD膜)または有機絶縁膜でなる保護膜７０が形成されている。保護膜７０は蓄積容量用導電体パターン６４、ドレイン電極６６及びデータ線パッド６８を露出するコンタクトホール７２、７６、７８を有しており、またゲート絶縁膜３０と共にゲート線パッド２４を露出するコンタクトホール７４を持っている。
保護膜７０上には、薄膜トランジスタから画像信号を受けて上板の電極と共に電気場を生成する画素電極８２が形成されている。画素電極８２はITOまたはIZO などの透明な導電物質で形成されて、コンタクトホール７６を通してドレイン電極６６と物理的、電気的に接続されて画像信号の伝達を受ける。画素電極８２は、また、隣り合うゲート線２２及びデータ線６２と重畳されて開口率を高めているが、重畳されない場合もある。また、画素電極８２は、コンタクトホール７２を通して蓄積容量用導電体パターン６４とも接続されて蓄積容量用導電体パターン６４で画像信号を伝達する。一方、ゲート線パッド２４及びデータ線パッド６８上には、コンタクトホール７４、７８を通して各々これらと接続された補助ゲート線パッド８６及び補助データ線パッド８８が形成されており、これらはパッド２４、６８と外部回路装置との接着性を補完してパッドを保護する役割をするために形成され、必須ではなく、これらの適用可否は選択的である。
以下、図４Ａないし図１２Ｆを参照して、本発明の実施形態による薄膜トランジスタ表示板を製造する方法について詳しく説明する。
ここで、図４Ａないし図１１Ｂは、図１の薄膜トランジスタ表示板の製造方法を順に表した工程断面図で、図１２Ａないし図１２Ｆは、図４Ａ及び図４Ｂのゲート配線２２、２４、２６を形成する段階をより具体的に図示した断面図である。
先に、図４Ａ及び図４Ｂに図示されたように、絶縁基板１０上にゲート線２２、ゲート線パッド２４、ゲート電極２６を含むゲート配線２２、２４、２６及び蓄積電極線２８を形成する。ゲート配線２２、２４、２６を形成する段階は、図１２Ａないし図１２Ｆを参照して説明する。
ゲート配線２２、２４、２６を形成するために、先ず、絶縁基板１０上にゲート配線を形成するための導電体を積層する。このとき、導電体はアルミニウムで構成された単一層または第1金属層２２ａ及び第2金属層２２ｂが積層された二重膜で形成され得る。
導電体が二重膜で形成される場合、絶縁基板１０上には図１２Ａに図示されたように、第1金属層２２０ａ及び第2金属層２２０ｂが順に積層される。このとき、第1金属層２２０ａとしては、例えば、低抵抗であるAl、AlNd、CuまたはAgなどが用いられ得る。また、第2金属層２２０ｂとしては、例えば、耐熱、耐蝕膜であるCr、CrNx、Ti、MoまたはMoWなどが用いられ得る。上述した例のように、耐熱、耐蝕性を持つ物質でなる第2金属層２２０ｂは、続いて形成される感光膜１００との密着力が優れて第2金属層２２０ｂを2次エッチングする場合にも均一なパターンを提供できる。以下の説明では説明の便宜上、第1金属層２２０ａはAlで形成されて、第2金属層２２０ｂはCrで形成される場合を実施形態にして説明する。
第2金属層２２０ｂがCrで形成される場合、第2金属層２２０ｂの上部には所定の厚さ、例えば、20nmのCrNx層(図示せず)が形成されることが好ましい。第2金属層２２０ｂ上部に形成されたCrNx層は、続いてコンタクトホール及び透明電極を形成する場合、第2金属層２２０ｂと透明電極層と間のコンタクト抵抗を低くする役割をする。
このように、絶縁基板１０上に第1金属層２２０ａ及び第2金属層２２０ｂでなる導電体が積層されれば、第2金属層２２０ｂ上部に感光膜１００を塗布した後、感光、現像することで、図１２Ｂのように、第2金属層２２０ｂにエッチングマスクを形成する。
以後、エッチングマスクを用いて、図１２Ｃ及び図１２Ｄのように、第2金属層２２０ｂ及び第1金属層２２０ａを順にエッチングして第2金属層パターン２２ｂ及び第1金属層パターン２２ａを形成する。すなわち、エッチングマスクを用いて第2金属層２２０ｂをエッチングして、第2金属層パターン２２ｂを形成する。その後、エッチングマスクを用いて第1金属層２２０ａをエッチングして、第1金属層パターン２２ａを形成する。この時、第2金属層２２０ｂ及び第1金属層２２０ａは、各々湿式エッチングによってパターニングされ得る。また、エッチングマスクは、第2金属層２２０ｂのエッチング工程以後に除去されるようにしてもよい。
他の実施形態では、エッチングマスクを用いて第2金属層２２０ｂ及び第1金属層２２０ａを同時にエッチングする方法も可能である。この時、第2金属層２２０ｂ及び第1金属層２２０ａは乾式エッチングによってパターニングされ得る。
このように、第2金属層パターン２２ｂ及び第1金属層パターン２２ａを形成した後、エッチングマスクを用いて第2金属層パターン２２ｂを選択的に再エッチングする。これで、第2金属層パターン２２ｂの幅が第1金属層パターン２２ａの幅と等しいか、又は第1金属層パターン２２ａの幅より小さくなるようにする。例えば、図１２Ｅのように、第2金属層パターン２２ｂの幅が第1金属層パターン２２ａの幅より小さくなるようにする。そして、第2金属層パターン２２ｂ上部に残っているエッチングマスクを除去して、図１２Ｆのように最終的に形成された第2金属層パターン２２ｂの幅が第1金属層パターン２２ａの幅より小さいようにゲート配線２２、２４、２６を形成する（完成する）。このとき、第1金属層パターン２２ａの側壁と第2金属層パターン２２ｂの側壁との間の距離は、1μm以下であることが好ましい。
このような過程を経て絶縁基板１０上にゲート配線２２、２４、２６及び蓄積電極線２８が形成されれば、図５Ａ及び図５Ｂに図示したように、ゲート配線２２、２４、２６及び蓄積電極線２８が形成された絶縁基板１０上にゲート絶縁膜３０、半導体層４０及びオーミックコンタクト層５０を化学気相蒸着工程を行って順に積層する。
そして、スパッタリング工程などを行ってデータ配線用導電体層６０を形成する。この時、データ配線用導電体層６０としてはモリブデン(Mo)単一膜であって、約300nm〜400nmの厚さで形成されうる。またはモリブデン、アルミニウムの二重膜で形成されるようにしてもよいが、これに制限されるわけではない。
次に、データ配線用導電体層６０上部に感光膜１１０を1μmないし2μmの厚さで塗布する。その後、マスクを通して感光膜１１０に光を照射した後、現像して、図６Ａ及び６Ｂに図示したように、感光膜パターン１１２、１１４を形成する。この時、感光膜パターン１１２、１１４の中で薄膜トランジスタのチャネル部(C)、すなわち、ソース電極６５とドレイン電極６６との間に位置した第1部分１１４が、データ配線部(A)、すなわち、データ配線６２、６４、６５、６６、６８が形成される部分に位置した第2部分１１２より厚さが薄くなるようにして、その他部分(B)の感光膜は全部除去する。このとき、チャネル部(C)に残っている第1部分１１４の厚さとデータ配線部(A)に残っている第2部分１１２の厚さとの比は、後述するエッチング工程での工程条件によって異なるようにしなければならないが、第1部分１１４の厚さを第2部分１１２の厚さの1/2以下にすることが好ましく、例えば、400nm以下であることが良い。
このように、位置によって感光膜の厚さを異にする方法としては、種々の方法が採り得、A領域の光透過量を調節するために主にスリット(slit)や格子形態のパターンを形成するか半透明膜を使用する。
このとき、スリットの間に位置したパターンの線幅やパターン間の間隔、すなわち、スリットの幅は露光の時使用する露光器の分解能より小さいことが好ましく、半透明膜を用いる場合には、マスクを製作する時に透過率を調節するために他の透過率を有する薄膜を用いるか、又は厚さが異なる薄膜を用いることができる。
このようなマスクを通して感光膜に光を照射すれば、光に直接露出される部分では高分子が完全に分解され、スリットパターンや半透明膜が形成されている部分では、光の照射量が少ないので高分子は完全には分解されず、遮光膜で隠された部分では高分子がほとんど分解されない。
引き続き感光膜を現像すれば、高分子が分解されない部分だけが残って、光が少しだけ照射された中央部分には光が全く照射されない部分より薄い厚さの感光膜を残すことになる。この時、露光時間を長くすれば、すべての分子が分解されるので、そのようにならないようにしなければならない。
このような薄い厚さの第1部分１１４は、リフローが可能な物質でなされた感光膜を用いて光が完全に透過できる部分と光が完全に透過できない部分とに分けられた通常用いるマスクで露光した後、現像してリフローさせ、感光膜が残留しない部分に感光膜の一部が流れるようにすることで形成することもできる。
次に、図７Ａ及び図７Ｂに図示したように、その他部分(B)の露出しているデータ配線用導電体層６０を除去して、その下部のオーミックコンタクト層５０を露出する。この過程では、湿式エッチング方法を用いることができ、この時、導電体層６０はエッチングされ感光膜パターン１１２、１１４はほとんどエッチングされない条件の下で行った方が良い。
次に、図８Ａ及び８Ｂに図示されたように、その他部分(B)の露出したオーミックコンタクト層５０及びその下部の半導体層４０を感光膜の第1部分１１４と共にエッチング工程を経て除去する。
この時、感光膜パターン１１２、１１４とオーミックコンタクト層５０及び半導体層４０(半導体層とオーミックコンタクト層とはエッチング選択性がほとんどない)が同時にエッチングされゲート絶縁膜３０はエッチングされない条件の下で行わなければならない。特に感光膜パターン１１２、１１４と半導体層４０とに対するエッチング比がほとんど同一な条件でエッチングすることが好ましい。例えば、SF6とHClの混合気体や、SF6とO2の混合気体を使えばほとんど同一な厚さで二つの膜をエッチングすることができる。感光膜パターン１１２、１１４と半導体層４０とに対するエッチング比が同一な場合、第1部分１１４の厚さは、半導体層４０の厚さとオーミックコンタクト層５０の厚さとを合わせたものと同じかそれより小さくなければならない。
このような工程を行ってから、チャネル部(C)の第1部分１１４が除去されてソース及びドレイン用導電体パターン６７が現れ、その他部分(B)のオーミックコンタクト層５０及び半導体層４０が除去されて、その下部のゲート絶縁膜３０が現れる。
一方、データ配線部(A)の第2部分１１２もやはりエッチングされるので厚さが薄くなる。また、この段階で半導体パターン４２、４８が完成する。図面符号５７と５８は、各々ソース及びドレイン用導電体パターン６７下部のオーミックコンタクト層５７と蓄積容量用導電体パターン６４下部のオーミックコンタクト層５８とを示す。
引き続き、アッシング(ashing)を通してチャネル部(C)のソース及びドレイン用導電体パターン６７の表面に残っている感光膜残物を除去する。
次に、チャネル部(C)のソース及びドレイン用導電体パターン６７並びにその下部のオーミックコンタクト層５７をエッチングして除去する。この時、ソース及びドレイン用導電体パターン６７並びにオーミックコンタクト層５７は湿式エッチングで除去され得る。また、図９Ｂに図示したように半導体パターン４２の一部が除去されて厚さが薄く場合もあり、感光膜パターンの第2部分１１２も、この時、ある程度の厚さでエッチングされる。
このようにすれば、図９Ａ及び図９Ｂに図示したように、ソース電極６５とドレイン電極６６とが分離されながらデータ配線６２、６４、６５、６６、６８とその下部のオーミックコンタクト層５５、５６、５８が完成する。
最後に、データ配線部(A)に残っている感光膜第2部分１１２を除去する。しかし、第2部分１１２の除去は、チャネル部(C)のソース及びドレイン用導電体パターン６７を除去した後、その下のオーミックコンタクト層５７を除去する前に行うようにしてもよい。
次に、図１０Ａ及び図１０Ｂに図示するように、窒化シリコンやa-Si:C:O膜、またはa-Si:O:F 膜を化学気相蒸着(CVD)法によって成長させるか有機絶縁膜を塗布して保護膜７０を形成する。
引き続き、図１１Ａ及び１１Ｂに図示するように、保護膜７０をゲート絶縁膜３０と共にフォトエッチングしてドレイン電極６６、ゲート線パッド２４、データ線パッド６８及び蓄積容量用導電体パターン６４を各々現わすコンタクトホール７６、７４、７８、７２を形成する。
最後に、図１ないし図３に図示するように、40nmないし50nm厚さのITO層またはIZO層を蒸着してフォトエッチングしてドレイン電極６６及び蓄積容量用導電体パターン６４と接続された画素電極８２、ゲート線パッド２４と接続された補助ゲート線パッド８６及びデータ線パッド６８と接続された補助データ線パッド８８を形成する。
一方、ITOまたはIZOを積層する前の予熱(pre-heating)工程で用いる気体としては窒素を用いることが好ましく、これはコンタクトホール７２、７４、７６、７８を通して現れた金属膜２４、６４、６６、６８の上部に金属酸化膜が形成されることを防止するためである。
以上、添部した図面を参照して、本発明の実施形態を説明したが、当業者は、本発明の技術的思想や必須な特徴を変更しなくても、他の具体的な形態で実施されることを理解できるであろう。それ故に、上述した実施形態はすべての面で例示的なものであり、限定的でないと理解しなければならない。
本発明の薄膜トランジスタ表示板及びその製造方法は、液晶表示装置(Liquid Crystal Display; LCD)に適用され得る。
本発明の実施形態による薄膜トランジスタ表示板の配置図である。 図１の薄膜トランジスタ表示板のＩ−Ｉ’線に対する断面図である。 図１の薄膜トランジスタ表示板のII−II’線に対する断面図である。 図１の薄膜トランジスタ表示板の製造方法を順に表した工程断面図である。 図１の薄膜トランジスタ表示板の製造方法を順に表した工程断面図である。 図１の薄膜トランジスタ表示板の製造方法を順に表した工程断面図である。 図１の薄膜トランジスタ表示板の製造方法を順に表した工程断面図である。 図１の薄膜トランジスタ表示板の製造方法を順に表した工程断面図である。 図１の薄膜トランジスタ表示板の製造方法を順に表した工程断面図である。 図１の薄膜トランジスタ表示板の製造方法を順に表した工程断面図である。 図１の薄膜トランジスタ表示板の製造方法を順に表した工程断面図である。 図１の薄膜トランジスタ表示板の製造方法を順に表した工程断面図である。 図１の薄膜トランジスタ表示板の製造方法を順に表した工程断面図である。 図１の薄膜トランジスタ表示板の製造方法を順に表した工程断面図である。 図１の薄膜トランジスタ表示板の製造方法を順に表した工程断面図である。 図１の薄膜トランジスタ表示板の製造方法を順に表した工程断面図である。 図１の薄膜トランジスタ表示板の製造方法を順に表した工程断面図である。 図１の薄膜トランジスタ表示板の製造方法を順に表した工程断面図である。 図１の薄膜トランジスタ表示板の製造方法を順に表した工程断面図である。 本発明の実施形態によるゲート配線形成方法を順に表した工程断面図である。 本発明の実施形態によるゲート配線形成方法を順に表した工程断面図である。 本発明の実施形態によるゲート配線形成方法を順に表した工程断面図である。 本発明の実施形態によるゲート配線形成方法を順に表した工程断面図である。 本発明の実施形態によるゲート配線形成方法を順に表した工程断面図である。 本発明の実施形態によるゲート配線形成方法を順に表した工程断面図である。
符号の説明
１０：絶縁基板
２２，２４，２６：ゲート配線
２８：蓄積電極線
３０：ゲート絶縁膜
４０：半導体層
５０：オーミックコンタクト層
６０：データ配線用導電体
６２，６４，６５，６６，６８：データ配線
７０：保護膜
７２，７４，７６，７８：コンタクトホール
８２：画素電極
１００，１１０：感光膜
１１２，１１４：感光膜パターン

Claims (14)

  1. Al、AlNd、CuまたはAgの中の何れか一つを用いて第1金属層を形成し、
    前記第1金属層上にCr、CrNx、Ti、Mo及びMoWの中の少なくとも一つを用いて第2金属層を形成し、
    前記第2金属層上にエッチングマスクを形成して、前記エッチングマスクを用いて前記第2金属層及び前記第1金属層を順にエッチングして第2金属層パターン及び第1金属層パターンを形成し、
    前記エッチングマスクを用いて前記第2金属層パターンを選択的に再エッチングし、前記第2金属層パターンの最終的な幅が前記第1金属層パターンの最終的な幅と実質的に等しいか、又は前記第1金属層パターンの最終的な幅よりも小さくなるようにゲート配線を形成すること、を含むことを特徴とする薄膜トランジスタ表示板の製造方法。
  2. 前記第2金属層パターンを形成することは、前記第2金属層を湿式エッチングすることを含むことを特徴とする請求項１に記載の薄膜トランジスタ表示板の製造方法。
  3. 前記第1金属層パターンを形成することは、前記第1金属層を湿式エッチングすることを含むことを特徴とする請求項１に記載の薄膜トランジスタ表示板の製造方法。
  4. 前記ゲート配線を形成することは、前記第2金属層パターンを湿式エッチングすることを含むことを特徴とする請求項１に記載の薄膜トランジスタ表示板の製造方法。
  5. 前記第1金属層パターンの側壁と前記第2金属層パターンの側壁との間の間隔は、1μm以下であることを特徴とする請求項１に記載の薄膜トランジスタ表示板の製造方法。
  6. 前記第2金属層はCr金属層で、
    前記第2金属層を形成した後、前記第2金属層上部に所定厚さのCrNx層を形成することをさらに含むことを特徴とする請求項１に記載の薄膜トランジスタ表示板の製造方法。
  7. 前記CrNx層の厚さは、20nm以下であることを特徴とする請求項６に記載の薄膜トランジスタ表示板の製造方法。
  8. 前記第2金属層パターンを再エッチングすることは、前記第2 金属層パターンと前記エッチングマスクとの密着力によって均一なパターンを有する前記第2 金属層パターンを最終的に形成することであることを特徴とする請求項１に記載の薄膜トランジスタ表示板の製造方法。
  9. 前記ゲート配線を完成した後、
    前記ゲート配線上部に半導体パターン及び導電体パターンを形成し、
    前記半導体パターン及び前記導電体パターンを保護するための保護膜を形成して、前記保護膜をエッチングして前記ゲート配線及び前記導電体パターンの一部が露出されたコンタクトホールを形成し、
    前記保護膜の上部に画素電極を形成すること、をさらに含むことを特徴とする請求項１に記載の薄膜トランジスタ表示板の製造方法。
  10. 絶縁基板の上に順次形成された第1金属層パターン及び第2金属層パターンでなる複数のゲート配線であって、Cr、CrNx、Ti、Mo及びMoWの中の少なくとも一つを用いて形成された前記第2金属層パターンの幅がAl、AlNd、CuまたはAgの中の何れか一つを用いて形成された前記第1金属層パターンの幅と実質的に等しいか、又は前記第1金属層パターンの幅よりも小さな複数のゲート配線と、
    前記ゲート配線上に形成された半導体パターンと、
    前記半導体パターン上部に分離して形成されたソース電極及びドレイン電極を含むデータ配線と、
    前記ゲート配線と前記データ配線とに接続された薄膜トランジスタと、
    前記データライン上部に形成される保護膜と、
    前記ゲートラインとデータラインとによって区画された画素領域に形成される画素電極と、を含むことを特徴とする薄膜トランジスタ表示板。
  11. 前記第1金属層パターンの側壁と前記第2金属層パターンの側壁と間の間隔は、1μm以下であることを特徴とする請求項１０に記載の薄膜トランジスタ表示板。
  12. 前記第2金属層パターンはCrで成り立って、
    前記第2金属層パターンの上部に所定の厚さで形成されたCrNx層をさらに含むことを特徴とする請求項１０に記載の薄膜トランジスタ表示板。
  13. 前記CrNx層の厚さは、20nm以下であることを特徴とする請求項１２に記載の薄膜トランジスタ表示板。
  14. 前記ゲート配線は、前記第2金属層パターン上に形成されたエッチングマスクと前記第2金属層パターンとの密着力によって均一なパターンを有する前記第2金属層パターンを提供することを特徴とする請求項１０に記載の薄膜トランジスタ表示板。
JP2006163509A 2005-06-24 2006-06-13 薄膜トランジスタ表示板及びその製造方法 Withdrawn JP2007004158A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050055046A KR20070000025A (ko) 2005-06-24 2005-06-24 박막 트랜지스터 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2007004158A true JP2007004158A (ja) 2007-01-11

Family

ID=37566287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006163509A Withdrawn JP2007004158A (ja) 2005-06-24 2006-06-13 薄膜トランジスタ表示板及びその製造方法

Country Status (4)

Country Link
US (2) US7666697B2 (ja)
JP (1) JP2007004158A (ja)
KR (1) KR20070000025A (ja)
CN (1) CN100587927C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019083319A (ja) * 2009-08-07 2019-05-30 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8514340B2 (en) * 2002-11-08 2013-08-20 Lg Display Co., Ltd. Method of fabricating array substrate having double-layered patterns
TWI319911B (en) * 2005-08-11 2010-01-21 Liquid crystal display device and manufacturing method thereof
JP4155317B2 (ja) * 2006-07-11 2008-09-24 セイコーエプソン株式会社 電気光学装置、及びこれを備えた電子機器
TWI413257B (zh) * 2008-01-03 2013-10-21 Au Optronics Corp 薄膜電晶體、主動元件陣列基板以及液晶顯示面板
CN101217153B (zh) * 2008-01-18 2012-02-29 友达光电股份有限公司 主动元件阵列结构及其制造方法
KR101593443B1 (ko) * 2009-02-19 2016-02-12 엘지디스플레이 주식회사 어레이 기판의 제조방법
KR101774256B1 (ko) * 2010-11-15 2017-09-05 삼성디스플레이 주식회사 산화물 반도체 박막 트랜지스터 및 그 제조 방법
CN102315111B (zh) * 2011-09-22 2013-03-27 深圳市华星光电技术有限公司 双台阶结构闸电极及相应的薄膜场效应晶体管的制作方法
CN103000495B (zh) * 2012-12-11 2015-07-15 北京京东方光电科技有限公司 一种基板制备方法
KR102296294B1 (ko) * 2013-11-05 2021-09-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102215782B1 (ko) * 2013-12-16 2021-02-17 삼성디스플레이 주식회사 표시기판의 제조방법 및 이를 이용한 표시장치의 제조방법
CN103646612B (zh) * 2013-12-18 2017-02-01 京东方科技集团股份有限公司 一种电极结构、阵列基板及显示装置
CN104332476B (zh) 2014-09-18 2017-05-31 京东方科技集团股份有限公司 单元像素、阵列基板、显示装置及其制造方法
CN107104044A (zh) * 2017-05-12 2017-08-29 京东方科技集团股份有限公司 一种电极制作方法及阵列基板的制作方法
CN111326531A (zh) * 2020-03-03 2020-06-23 合肥鑫晟光电科技有限公司 一种显示用基板及其制备方法、显示装置
CN112415799A (zh) * 2020-11-10 2021-02-26 Tcl华星光电技术有限公司 阵列基板及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2988399B2 (ja) * 1996-11-28 1999-12-13 日本電気株式会社 アクティブマトリクス基板
KR100392909B1 (ko) * 1997-08-26 2004-03-22 엘지.필립스 엘시디 주식회사 박막트랜지스터및그의제조방법
KR100303446B1 (ko) * 1998-10-29 2002-10-04 삼성전자 주식회사 액정표시장치용박막트랜지스터기판의제조방법
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
US6933568B2 (en) * 2002-05-17 2005-08-23 Samsung Electronics Co., Ltd. Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same
JP2005062802A (ja) * 2003-07-28 2005-03-10 Advanced Display Inc 薄膜トランジスタアレイ基板の製法
KR101107245B1 (ko) * 2004-12-24 2012-01-25 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019083319A (ja) * 2009-08-07 2019-05-30 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
US20100117088A1 (en) 2010-05-13
CN100587927C (zh) 2010-02-03
CN1885511A (zh) 2006-12-27
US7666697B2 (en) 2010-02-23
KR20070000025A (ko) 2007-01-02
US20060289871A1 (en) 2006-12-28

Similar Documents

Publication Publication Date Title
JP2007004158A (ja) 薄膜トランジスタ表示板及びその製造方法
JP5238923B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
CN100397211C (zh) 液晶显示器件及其制造方法
JP4817178B2 (ja) 液晶表示装置の製造方法
CN100378522C (zh) 用于显示装置的薄膜晶体管阵列板的制造方法
JP4790134B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
KR100905470B1 (ko) 박막 트랜지스터 어레이 기판
JP2005510064A (ja) 半導体素子の接触部及びその製造方法、並びにこれを含む液晶表示装置用薄膜トランジスタアレイ基板及びその製造方法
US6853405B2 (en) Method of fabricating liquid crystal display
JP2001324727A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR20060135995A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN100380682C (zh) 半导体装置的接触部分及其制造方法,包括接触部分的显示装置用薄膜晶体管阵列板及其制造方法
CN100490124C (zh) 制造显示设备的方法和形成图案的方法
KR101294689B1 (ko) 프린지 필드 스위칭 모드 액정표시장치의 제조방법
KR20010010117A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
CN100429573C (zh) 薄膜晶体管阵列面板
WO2012073942A1 (ja) 半導体装置およびその製造方法
KR100590755B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
JP3377003B2 (ja) アクティブ素子アレイ基板の製造方法
KR20010010116A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100670050B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR20050055384A (ko) 액정표시패널 및 그 제조 방법
KR20090129824A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20090043213A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20020090430A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090324

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20101015