[go: up one dir, main page]

KR101593443B1 - 어레이 기판의 제조방법 - Google Patents

어레이 기판의 제조방법 Download PDF

Info

Publication number
KR101593443B1
KR101593443B1 KR1020090013980A KR20090013980A KR101593443B1 KR 101593443 B1 KR101593443 B1 KR 101593443B1 KR 1020090013980 A KR1020090013980 A KR 1020090013980A KR 20090013980 A KR20090013980 A KR 20090013980A KR 101593443 B1 KR101593443 B1 KR 101593443B1
Authority
KR
South Korea
Prior art keywords
layer
oxide semiconductor
forming
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020090013980A
Other languages
English (en)
Other versions
KR20100094817A (ko
Inventor
서현식
배종욱
김대환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090013980A priority Critical patent/KR101593443B1/ko
Priority to CN2009102610881A priority patent/CN101814455B/zh
Priority to US12/654,585 priority patent/US8062936B2/en
Priority to TW098144855A priority patent/TWI385760B/zh
Publication of KR20100094817A publication Critical patent/KR20100094817A/ko
Application granted granted Critical
Publication of KR101593443B1 publication Critical patent/KR101593443B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 화소영역과, 상기 화소영역 내에 스위칭 영역이 정의된 기판 위로 일방향으로 연장하는 게이트 배선을 형성하고, 상기 스위칭 영역에 상기 게이트 배선과 연결된 게이트 전극을 형성하는 단계와; 상기 게이트 배선과 게이트 전극 위로 전면에 게이트 절연막과 제 1 두께를 갖는 순수 비정질 실리콘층을 형성하는 단계와; 상기 순수 비정질 실리콘층 위로 제 2 두께를 갖는 산화물 반도체층을 형성하는 단계와; 상기 산화물 반도체층의 전도 특성을 향상시켜 오믹특성을 갖도록 하는 단계와; 상기 오믹특성을 갖는 산화물 반도체층 위로 전면에 금속층을 형성하는 단계와; 상기 제 1 금속층 위로 제 3 두께를 갖는 제 1 포토레지스트 패턴과, 상기 제 3 두께보다 얇은 제 4 두께를 갖는 제 2 포토레지스트 패턴을 형성하는 단계와; 상기 제 1 및 제 2 포토레지스트 패턴 외부로 노출된 상기 금속층과, 그 하부의 상기 산화물 반도체층과 상기 순수 비정질 실리콘층을 제거함으로써 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선을 형성하고, 상기 스위칭 영역에 상기 데이터 배선과 연결된 소스 드레인 패턴과, 그 하부로 순차적으로 산화물 반도체 패턴과 순수 비정질 실리콘의 액티브층을 형성하는 단계와; 상기 제 2 포토레지스트 패턴을 애싱(ashing)을 통해 제거함으로써 상기 소스 드레인 패턴의 중앙부를 노출시키는 단계와; 상기 제 2 포토레지스트 패턴이 제거됨으로써 노출된 상기 소스 드레인 패턴의 중앙부를 제 1 식각액을 이용한 습식식각을 진행하여 제거함으로써 서로 이격하는 소스 및 드레인 전극을 형성하며, 상기 산화물 반도체 패턴의 중앙부를 노출시키는 단계와; 상기 소스 및 드레인 전극 사이로 노출된 상기 산화물 반도체 패턴을 상기 순수 비정질 실리콘과는 반응하지 않는 제 2 식각액을 이용한 습식식각을 진행하여 제거함으로써 상기 소스 및 드레인 전극 하부로 산화물 반도체 물질의 오믹콘택층을 형성하는 단계와; 상기 제 1 포토레지스트 패턴을 제거하는 단계와; 상기 제 1 포토레지스트 패턴이 제거됨으로써 노출된 상기 소스 및 드레인 전극과 데이터 배선 위로 전면에 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 상기 화소영역에 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계를 포함하며, 상기 액티브층은 스위칭 영역 내에서 균일한 두께를 갖는 것이 특징인 어레이 기판의 제조방법을 제공한다.
어레이기판, 액티브층, 표면손상, 박막트랜지스터, 습식식각

Description

어레이 기판의 제조방법{Method of fabricating array substrate}
본 발명은 어레이 기판에 관한 것이며, 특히 건식식각 진행에 의해 액티브층의 표면 손상 발생을 원천적으로 억제하며, 이동도 특성이 우수한 액티브층을 갖는 박막트랜지스터 어레이 기판의 제조방법에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 평판표시장치로서 액정표시장치 또는 유기전계 발광소자가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 대체하고 있다.
액정표시장치 중에서는 각 화소(pixel)별로 전압의 온(on),오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 어레이 기판을 포함하는 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.
또한, 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 가지며, 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하므로 최근 평판표시장치로서 주목 받고 있다.
이러한 액정표시장치와 유기전계 발광소자에 있어서 공통적으로 화소영역 각각을 온(on)/오프(off) 제거하기 위해서 필수적으로 스위칭 소자인 박막트랜지스터를 구비한 어레이 기판이 구성된다.
도 1은 액정표시장치 또는 유기전계 발광소자를 구성하는 종래의 어레이 기판에 있어 하나의 화소영역을 박막트랜지스터를 포함하여 절단한 부분에 대한 단면을 도시한 것이다.
도시한 바와 같이, 어레이 기판(11)에 있어 다수의 게이트 배선(미도시)과 다수의 데이터 배선(33)이 교차하여 정의되는 다수의 화소영역(P) 내의 스위칭 영역(TrA)에는 게이트 전극(15)이 형성되어 있다. 또한, 상기 게이트 전극(15) 상부로 전면에 게이트 절연막(18)이 형성되어 있으며, 그 위에 순차적으로 순수 비정질 실리콘의 액티브층(22)과 불순물 비정질 실리콘의 오믹콘택층(26)으로 구성된 반도체층(28)이 형성되어 있다. 또한 상기 오믹콘택층(26) 위로는 상기 게이트 전극(15)에 대응하여 서로 이격하며 소스 전극(36)과 드레인 전극(38)이 형성되어 있다. 이때 상기 스위칭 영역(TrA)에 순차 적층 형성된 게이트 전극(15)과 게이트 절 연막(18)과 반도체층(28)과 소스 및 드레인 전극(36, 38)은 박막트랜지스터(Tr)를 이룬다.
또한, 상기 소스 및 드레인 전극(36, 38)과 노출된 액티브층(22) 위로 전면에 상기 드레인 전극(38)을 노출시키는 드레인 콘택홀(45)을 포함하는 보호층(42)이 형성되어 있으며, 상기 보호층(42) 상부에는 각 화소영역(P)별로 독립되며, 상기 드레인 콘택홀(45)을 통해 상기 드레인 전극(38)과 접촉하는 화소전극(50)이 형성되어 있다. 이때, 상기 데이터 배선(33) 하부에는 상기 오믹콘택층(26)과 액티브층(22)을 이루는 동일한 물질로 제 1 패턴(27)과 제 2 패턴(23)의 이중층 구조를 갖는 반도체 패턴(29)이 형성되어 있다.
전술한 구조를 갖는 종래의 어레이 기판(11)에 있어서 상기 스위칭 영역(TrA)에 구성된 박막트랜지스터(Tr)의 반도체층(28)을 살펴보면, 순수 비정질 실리콘의 액티브층(22)은 그 상부로 서로 이격하는 오믹콘택층(26)이 형성된 부분의 제 1 두께(t1)와 상기 오믹콘택층(26)이 제거되어 노출된 된 부분의 제 2 두께(t2)가 달리 형성됨을 알 수 있다. 이러한 액티브층(22)의 두께 차이(t1 ≠ t2)는 제조 방법에 기인한 것이며, 상기 액티브층(22)의 두께 차이(t1 ≠ t2)에 의해 상기 박막트랜지스터(Tr)의 특성 저하가 발생하고 있다.
도 2a 내지 도 2e는 종래의 어레이 기판의 제조 단계 중 반도체층과 소스 및 드레인 전극을 형성하는 단계를 도시한 공정 단면도이다.
우선, 도 2a에 도시한 바와 같이, 기판(11) 상에 금속물질을 증착하고 패터닝함으로써 일방향으로 연장하는 게이트 배선(미도시)과, 상기 게이트 배선(미도 시)과 연결된 게이트 전극(미도시)을 형성한다. 이후, 상기 게이트 배선(미도시)과 게이트 전극(미도시) 위로 무기절연물질을 증착하여 전면에 게이트 절연막(미도시)을 형성한다.
다음, 상기 게이트 절연막(미도시) 위로 순수 비정질 실리콘층(20)을 형성하고 그 상부로 불순물 비정질 실리콘층(24)과 금속층(30)을 순차적으로 형성한다. 이후 상기 금속층(30) 위로 포토레지스트를 도포하여 포토레지스트층(미도시)을 형성하고, 이를 노광 마스크를 이용하여 노광하고, 연속하여 현상함으로써 상기 소스 및 드레인 전극이 형성될 부분에 대응하여 제 3 두께를 갖는 제 1 포토레지스트 패턴(91)을 형성하고, 동시에 상기 소스 및 드레인 전극 사이의 이격영역에 대응해서는 상기 제 3 두께보다 얇은 제 4 두께를 갖는 제 2 포토레지스트 패턴(92)을 형성한다.
다음, 도 2b에 도시한 바와 같이, 상기 제 1 및 제 2 포토레지스트 패턴(91, 92) 외부로 노출된 상기 금속층(도 2a의 30)과 그 하부의 불순물 및 순수 비정질 실리콘층(도 2a의 24, 20)을 식각하여 제거함으로써 최상부에 금속물질로서 소스 드레인 패턴(31)을 형성하고, 그 하부로 불순물 비정질 실리콘 패턴(25)과, 액티브층(22)을 형성한다.
다음, 도 2c에 도시한 바와 같이, 애싱(ashing)을 진행함으로써 상기 제 4 두께의 제 2 포토레지스트 패턴(도 2b의 92)을 제거한다. 이 경우 상기 제 1 두께의 제 1 포토레지스트 패턴(도 2b의 91)은 그 두께가 줄어든 상태로 제 3 포토레지스트 패턴(93)을 이루며 상기 소스 드레인 패턴(31) 상에 남아있게 된다.
다음, 도 2d에 도시한 바와 같이, 상기 제 3 포토레지스트 패턴(93) 외부로 노출된 상기 소스 드레인 패턴(도 2c의 31)을 식각하여 제거함으로써 서로 이격하는 소스 및 드레인 전극(36, 38)을 형성한다. 이때 상기 소스 및 드레인 전극(36, 398) 사이로 상기 불순물 비정질 실리콘 패턴(25)이 노출되게 된다.
다음, 도 2e에 도시한 바와 같이, 상기 소스 및 드레인 전극(36, 38) 사이의 이격영역에 노출된 상기 불순물 비정질 실리콘 패턴(도 2d의 25)에 대해 건식식각을 실시함으로써 상기 소스 및 드레인 전극(36, 38) 외부로 노출된 상기 불순물 비정질 실리콘 패턴(도 2d의 25)을 제거함으로써 서로 이격하는 오믹콘택층(26)을 상기 소스 및 드레인 전극(36, 38) 하부에 형성한다.
이때, 상기 건식식각은 상기 소스 및 드레인 전극(36, 38) 외부로 노출된 불순물 비정질 실리콘 패턴(도 2d의 25)을 완전히 없애기 위해 충분히 오랜시간 지속되며, 이러한 과정에서 상기 불순물 비정질 실리콘 패턴(도 2d의 25) 하부에 위치한 액티브층(22)까지도 상기 불순물 비정질 실리콘 패턴(도 2d의 25)이 제거되는 부분에 대해서는 소정 두께 식각이 발생하게 된다. 따라서 액티브층(22)에 있어 그 상부에 오믹콘택층(26)이 형성된 부분과 노출된 부분에 있어 두께(t1 ≠ t2) 차이가 발생하게 된다. 상기 건식식각을 충분히 오랜시간 실시하지 않으면, 소스 및 드레인 전극(36, 38) 간의 이격영역에 있어 제거되어야 할 상기 불순물 비정질 실리콘 패턴(도 2d의 25)이 상기 액티브층(22) 상부에 남게되므로 이를 방지하기 위함이다.
따라서, 전술한 종래의 어레이 기판(11)의 제조 방법에 있어서는 필연적으로 액티브층(22)의 두께 차이가 발생하게 되며, 이로 인해 박막트랜지스터(도 1의 Tr)의 특성 저하가 발생하게 된다.
또한, 액티브층(22)이 오믹콘택층(26) 형성을 위한 건식식각 진행 시 식각되어 제거되는 두께까지 고려하여 1500Å 내지 1800Å정도의 두께를 갖도록 상기 액티브층(22)을 이루는 순수 비정질 실리콘층(도 2a의 20)을 충분히 두껍게 증착해야 하는 바, 증착시간이 늘어나 생산성을 떨어뜨리는 결과를 초래하고 있다.
본 발명은 전술한 문제를 해결하기 위한 것으로, 액티브층이 건식식각에 노출되지 않음으로써 그 표면에 손상이 발생하지 않아 박막트랜지스터의 특성이 향상되는 어레이 기판의 제조 방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 어레이 기판의 제조 방법은, 화소영역과 상기 화소영역 내에 스위칭 영역이 정의된 기판 위로, 일방향으로 연장하는 게이트 배선을 형성하고, 상기 스위칭 영역에 상기 게이트 배선과 연결된 게이트 전극을 형성하는 단계와; 상기 게이트 배선과 게이트 전극 위로 전면에 게이트 절연막과 제 1 두께를 갖는 순수 비정질 실리콘층을 형성하는 단계와; 상기 순수 비정질 실리콘층 위로 제 2 두께를 갖는 산화물 반도체층을 형성하는 단계와; 상기 산화물 반도체층이 형성된 기판에 대해 아르곤(Ar) 또는 수소(H) 가스 분위기를 갖는 진공의 챔버 내에서 플라즈마 표면 처리를 실시함으로서 상기 산화물 반도체층의 전도 특성을 향상시켜 오믹특성을 갖도록 하는 단계와; 상기 오믹특성을 갖는 산화물 반도체층 위로 전면에 금속층을 형성하는 단계와; 상기 제 1 금속층 위로 제 1 두께를 갖는 제 1 포토레지스트 패턴과, 상기 제 1 두께보다 얇은 제 2 두께를 갖는 제 2 포토레지스트 패턴을 형성하는 단계와; 상기 제 1 및 제 2 포토레지스트 패턴 외부로 노출된 상기 금속층과, 그 하부의 상기 산화물 반도체층과 상기 순수 비정질 실리콘층을 제거함으로써 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선을 형성하고, 상기 스위칭 영역에 상기 데이터 배선과 연결된 소스 드레인 패턴과, 그 하부로 순차적으로 산화물 반도체 패턴과 순수 비정질 실리콘의 액티브층을 형성하는 단계와; 상기 제 2 포토레지스트 패턴을 애싱(ashing)을 통해 제거함으로써 상기 소스 드레인 패턴의 중앙부를 노출시키는 단계와; 상기 제 2 포토레지스트 패턴이 제거됨으로써 노출된 상기 소스 드레인 패턴의 중앙부를 제 1 식각액을 이용한 습식식각을 진행하여 제거함으로써 서로 이격하는 소스 및 드레인 전극을 형성하며, 상기 산화물 반도체 패턴의 중앙부를 노출시키는 단계와; 상기 소스 및 드레인 전극 사이로 노출된 상기 산화물 반도체 패턴을 상기 순수 비정질 실리콘과는 반응하지 않는 제 2 식각액을 이용한 습식식각을 진행하여 제거함으로써 상기 소스 및 드레인 전극 하부로 산화물 반도체 물질의 오믹콘택층을 형성하는 단계와; 상기 제 1 포토레지스트 패턴을 제거하는 단계와; 상기 제 1 포토레지스트 패턴이 제거됨으로써 노출된 상기 소스 및 드레인 전극과 데이터 배선 위로 전면에 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 상기 화소영역에 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계를 포함하며, 상기 액티브층은 스위칭 영역 내에서 균일한 두께를 갖는 것이 특징이다.
삭제
본 발명의 또 다른 실시예에 따른 어레이 기판의 제조 방법은, 화소영역과 상기 화소영역 내에 스위칭 영역이 정의된 기판 위로 일방향으로 연장하는 게이트 배선을 형성하고, 상기 스위칭 영역에 상기 게이트 배선과 연결된 게이트 전극을 형성하는 단계와; 상기 게이트 배선과 게이트 전극 위로 전면에 게이트 절연막과 제 1 두께를 갖는 순수 비정질 실리콘층을 형성하는 단계와; 상기 순수 비정질 실리콘층 위로 제 2 두께를 갖는 산화물 반도체층을 형성하는 단계와; 상기 산화물 반도체층과 그 하부의 순수 비정질 실리콘을 패터닝하여 상기 스위칭 영역의 상기 게이트 절연막 위로 순차적으로 순수 비정질 실리콘의 액티브층과, 산화물 반도체 패턴을 형성하는 단계와; 상기 산화물 반도체 패턴이 형성된 기판에 대해 아르곤(Ar) 또는 수소(H) 가스 분위기를 갖는 진공의 챔버 내에서 플라즈마 표면 처리를 실시함으로서 상기 산화물 반도체 패턴의 전도 특성을 향상시켜 오믹특성을 갖도록 하는 단계와; 상기 오믹특성을 갖는 산화물 반도체 패턴 위로 전면에 금속층을 형성하고, 이를 제 1 식각액을 이용한 습식식각을 진행하여 패터닝하여 상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선을 형성하고, 상기 스위칭 영역에 상기 산화물 반도체 패턴 위로 서로 이격하는 소스 및 드레인 전극을 형성하는 단계와; 상기 소스 및 드레인 전극 사이로 노출된 상기 산화물 반도체 패턴을 상기 액티브층과 반응하지 않는 제 2 식각액을 이용한 습식식각을 진행하여 제거함으로써 상기 소스 및 드레인 전극 하부로 산화물 반도체 물질의 오믹콘택층을 형성하는 단계와; 상기 소스 및 드레인 전극과 데이터 배선 위로 전면에 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 상기 화소영역에 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계를 포함하며, 상기 액티브층은 스위칭 영역 내에서 균일한 두께를 갖는 것이 특징이다.
삭제
상기 제 1 두께는 300Å 내지 700Å이며, 상기 제 2 두께는 50Å 내지 500Å인 것이 바람직하다.
또한 상기 산화물 반도체층은 a-IGZO(amorphous-Indium Gallium Zinc Oxide), IZO(Indium Zinc Oxide), ZTO(Zinc Tin Oxide) 중 어느 하나의 물질을 이용하여 형성하는 것이 특징이다.
이와 같이, 본 발명에 따른 어레이 기판 제조방법에 의해 마스크 공정의 증가없이 액티브층이 건식식각에 노출되지 않음으로써 그 표면 손상이 발생하지 않아 박막트랜지스터 특성이 저하되는 것을 방지하는 효과가 있다.
액티브층이 건식식각에 영향을 받지 않게 되므로 식각되어 없어지는 두께를 고려하지 않아도 되므로 상기 액티브층의 두께를 줄임으로써 증착 시간을 단축시켜 생산성을 향상시키는 효과가 있다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 설명한다.
도 3a 내지 도 3k는 본 발명의 실시예에 따른 어레이 기판의 박막트랜지스터를 포함하는 하나의 화소영역(P)에 대한 제조 단계별 공정 단면도이다. 이때, 설명의 편의를 위해 각 화소영역(P) 내의 게이트 및 데이터 배선과 연결되는 박막트랜지스터가 형성될 부분을 스위칭 영역(TrA)이라 정의한다.
우선, 도 3a에 도시한 바와 같이, 투명한 절연기판(101) 예를들어 유리 또는 플라스틱으로 이루어진 기판(101) 상에 구리(Cu), 구리 합금(AlNd), 알루미늄(Al), 알루미늄 합금(AlNd) 및 크롬(Cr)과 같은 도전성 금속 그룹 중 선택된 하나 또는 둘 이상의 물질을 증착함으로써 단일층 또는 이중층 구조를 갖는 제 1 금속층(미도시)을 형성하고, 이를 포토레지스트의 도포, 노광 마스크를 이용한 노광, 노광된 포토레지스트의 현상 및 식각 등 일련의 단위 공정을 포함하는 마스크 공정을 진행 하여 패터닝함으로써 일방향으로 연장하는 게이트 배선(미도시)과, 상기 게이트 배선(미도시)에서 스위칭 영역(TrA)으로 분기한 게이트 전극(108)을 형성한다.
다음, 도 3b에 도시한 바와 같이, 상기 게이트 배선(미도시)과 게이트 전극(108) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 전면에 게이트 절연막(112)을 형성한다.
이후, 연속하여 상기 게이트 절연막(112) 위로 순수 비정질 실리콘을 증착함으로써 300Å 내지 700Å 정도의 두께를 갖는 순수 비정질 실리콘층(115)을 형성한다. 종래의 경우 상기 순수 비정질 실리콘층(115)은 통상적으로 과 식각되는 것을 감안하여 1500Å 내지 1800Å정도의 두께를 갖도록 형성했다 하지만, 본 발명의 경우, 상기 순수 비정질 실리콘층(115) 중 박막트랜지스터의 채널을 이루는 부분에 대해서는 식각 등에 의한 두께의 감소가 발생하지 않는 것이 특징이다. 따라서, 박막트랜지스터의 특성을 극대화할 수 있는 최적의 두께인 300Å 내지 700Å 정도의 두께를 형성함으로써 종래대비 증착 시간을 줄이고, 동시에 순수 비정질 실리콘 증착량을 줄임으로써 재료비 절감이 실현될 수 있다. 이때 상기 게이트 절연막(112)과 상기 순수 비정질 실리콘층(115)은 화학기상증착(CVD) 장비(미도시)를 통해 동일한 챔버내에서 순차적으로 형성된다.
다음, 도 3c에 도시한 바와 같이, 상기 순수 비정질 실리콘층(115) 위로 산화물 반도체 물질 예를들면 a-IGZO(amorphous-Indium Gallium Zinc Oxide), IZO(Indium Zinc Oxide), ZTO(Zinc Tin Oxide) 중 하나를 스퍼터링을 통해 증착하 거나, 또는 액상 특성을 갖는 경우 잉크제팅 또는 코팅법을 이용하여 도포함으로써 전면에 산화물 반도체층(118)을 형성한다. 이때 상기 산화물 반도체층(118)의 두께는 50Å 내지 500Å 정도인 것이 바람직하다.
다음, 도 3d에 도시한 바와 같이, 산화물 반도체층(118)이 형성된 기판(101)에 대해 상기 산화물 반도체층(118)의 특성 변경을 위한 공정을 진행한다. 즉, 반도체적 특성이 강한 상태에서 도전적 특성이 강한 상태를 갖는 산화물 반도체층(118)을 이루기 위해 아르곤(Ar) 또는 수소(H) 가스 분위기를 갖는 진공의 챔버(180) 내에서 플라즈마 표면 처리를 실시하거나, 또는 300℃ 내지 400℃ 온도 분위기를 갖는 오븐 또는 퍼나스(furnace) 내에서 수십 초 내지 수십 분간 열처리를 실시한다. 이러한 아르곤(Ar) 또는 수소(H) 가스 분위기에서의 플라즈마 공정 또는 열처리 공정에 의해 산기 산화물 반도체층(118)은 상기 순수 비정질 실리콘층(115)과, 추후 형성되어 소스 및 드레인 전극을 이루게 되는 제 2 금속층(도 4e의 128)과의 사이에서 오믹콘택층을 이루게 된다. 만약 이러한 아르곤(Ar) 또는 수소(H) 가스 분위기에서의 플라즈마 공정 또는 열처리 공정을 진행하지 않는 경우는 상기 산화물 반도체층(118)은 이종접합층(heterojunction layer)을 이루게 됨으로써 정상적인 박막트랜지스터로서의 역할 수행을 할 수 없게 된다.
다음, 도 3e에 도시한 바와 같이, 상기 플라즈마 공정 또는 열처리 공정을 진행한 산화물 반도체층(118) 위로 제 2 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 및 크롬(Cr) 중 하나를 증착함으로써 제 2 금속층(128)을 형성한다.
이후, 상기 제 2 금속층(128) 위로 포토레지스트를 도포하여 포토레지스트층(미도시)을 형성하고, 상기 포토레지스트층(미도시)에 대해 빛의 투과영역과 차단영역, 그리고 슬릿형태로 구성되거나 또는 다중의 코팅막을 더욱 구비하여 통과되는 빛량을 조절함으로써 그 빛 투과도가 상기 투과영역보다는 작고 상기 차단영역보다는 큰 반투과영역으로 구성된 노광 마스크(미도시)를 이용하여 노광을 실시한다.
다음, 상기 노광된 포토레지스트층(미도시)을 현상함으로써 상기 제 2 금속층(128) 위로 데이터 배선이 형성될 부분과, 서로 이격하는 소스 및 드레인 전극이 형성될 부분에 대응해서는 제 1 두께의 제 1 포토레지스트 패턴(191a)을 형성하고, 상기 소스 및 드레인 전극 사이의 이격영역을 이루게 될 부분에 대응해서는 상기 제 1 두께보다 얇은 제 2 두께의 제 2 포토레지스트 패턴(191b)을 형성한다. 이때, 그 이외의 영역에 대응해서는 상기 포토레지스트층(미도시)은 제거되어 상기 제 2 금속층(128)을 노출시키는 상태가 된다.
다음, 도 3f에 도시한 바와 같이, 상기 제 1 및 제 2 포토레지스트 패턴(191a, 191b) 외부로 노출된 제 2 금속층(도 3e의 128)을 제 1 식각액을 이용한 습식식각을 진행하여 제거함으로써 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터 배선(132)을 형성하고, 상기 각 스위칭 영역(TrA)에는 상기 데이터 배선(132)과 연결된 상태의 소스 드레인 패턴(129)을 형성한다.
이후, 상기 제 2 금속층(도 3e의 128)이 제거됨으로써 노출된 상기 산화물 반도체층(도 3e의 118)을 제 2 식각액을 이용하여 습식식각을 진행함으로써 제거한 다. 이때, 상기 제 2 식각액은 상기 제 1 식각액과 그 성분을 달리하여 상기 제 2 금속물질 및 상기 순수 비정질 실리콘과는 반응하지 않으며, 상기 산화물 반도체층(도 3e의 118) 물질과만 반응하는 것이 특징이다.
연속하여 상기 산화물 반도체층(도 3e의 118)이 습식식각에 의해 제거됨으로써 새롭게 노출된 순수 비정질 실리콘층(도 3e의 115)을 건식식각을 진행하여 제거함으로써 상기 소스 드레인 패턴(129) 하부로 산화물 반도체 패턴(119)과 액티브층(116)을 형성한다. 이때, 공정 특성상 상기 데이터 배선(132) 하부에도 순차 적층된 형태로 각각 상기 소스 드레인 패턴(129) 하부에 형성된 상기 산화물 반도체 패턴(119)을 이루는 동일한 물질로써 제 1 더미패턴(120)과 상기 액티브층(116)을 이루는 동일한 물질로써 제 2 더미패턴(117)이 형성되는 것이 특징이다.
다음, 도 3g에 도시한 바와 같이, 상기 소스 드레인 패턴(129)과 데이터 배선(132)이 형성된 기판(101)에 대해 애싱(ashing)을 진행하여 상기 제 2 두께를 갖는 제 2 포토레지스트 패턴(도 3f의 191b)을 제거함으로써 상기 스위칭 영역(TrA)에 있어 상기 소스 드레인 패턴(129)의 중앙부를 노출시킨다. 이때, 상기 애싱(ashing) 진행에 의해 상기 제 1 포토레지스트 패턴(191a)은 그 두께가 줄어들지만 여전히 상기 기판(101) 상에 남아있게 된다.
다음, 도 3h에 도시한 바와 같이, 상기 제 1 포토레지스트 패턴(191a) 사이로 노출된 상기 소스 드레인 패턴(도 3g의 129)에 대해 상기 제 1 식각액을 이용하여 습식식각을 진행하여 제거함으로써 서로 이격하는 소스 및 드레인 전극(135, 138)을 형성한다. 이때 상기 서로 이격하는 소스 및 드레인 전극(135, 138) 사이로 산화물 반도체 패턴(119)이 노출되게 된다.
다음, 도 3i에 도시한 바와 같이, 서로 이격하는 상기 소스 및 드레인 전극(135, 138)이 형성됨으로써 상기 소스 및 드레인 전극(135, 138) 사이로 새롭게 노출된 상기 산화물 반도체 패턴(도 3h의 119)에 대해서 상기 제 2 식각액을 이용하여 습식식각을 진행하여 제거함으로써 상기 소스 및 드레인 전극(135, 138) 하부에 서로 이격하는 산화물 반도체 물질로 이루어진 오믹콘택층(122)을 형성한다. 이때 상기 제 2 식각액에 대해서는 상기 순수 비정질 실리콘으로 이루어진 액티브층(116)은 전혀 영향을 받지 않으므로, 종래의 불순물 비정질 실리콘으로 이루어진 불순물 비정질 실리콘 패턴의 건식식각 진행에 의한 오믹콘택층을 형성하는 것과는 달리 상기 서로 이격하는 산화물 반도체 물질로 이루어진 오믹콘택층(122) 사이로 노출된 액티브층(116)의 두께가 줄어들어 얇아지는 등의 문제는 발생하지 않는 것이 특징이다.
따라서 상기 순수 비정질 실리콘으로 이루어진 액티브층(116)은 그 표면이 어떠한 손상도 받지 않고 스위칭 영역(TrA) 전체에 있어 동일한 두께를 가지며 형성됨으로써 상기 액티브층(116) 표면 손상에 기인한 박막트랜지스터의 특성 저하는 발생하는 않는다. 이때 상기 순수 비정질 실리콘의 액티브층(116)과 그 상부의 서로 이격하는 산화물 반도체 물질로 이루어진 오믹콘택층(122)은 반도체층(123)을 이룬다.
한편, 전술한 단계의 공정 진행에 의해 상기 스위칭 영역(TrA)에 순차 적층된 상기 게이트 전극(108)과, 게이트 절연막(112)과, 순수 비정질 실리콘의 액티브 층(116)과, 플라즈마 또는 열처리된 산화물 반도체 물질로 이루어진 오믹콘택층(122)과, 서로 이격하는 소스 및 드레인 전극(135, 138)은 박막트랜지스터(Tr)를 이룬다.
한편, 도면에 나타내지 않았지만, 상이 어레이 기판(101)이 유기전계 발광소자용 어레이 기판으로 이용하는 경우, 상기 데이터 배선(132)과 나란하게 상기 데이터 배선(132)이 형성된 동일한 층에 상기 데이터 배선(132)과 소정간격 이격하며 전원배선(미도시)이 더욱 형성될 수 있으며, 각 화소영역(P) 내에는 전술한 게이트 배선(미도시) 및 데이터 배선(132)과 연결된 상기 박막트랜지스터(Tr) 이외에 이와 동일한 구조를 갖는 적어도 하나의 구동 박막트랜지스터(미도시)가 상기 화소영역(P) 내에 더욱 형성될 수도 있다.
다음, 도 3j에 도시한 바와 같이, 상기 소스 및 드레인 전극(135, 138)과 산화물 반도체 물질로 이루어진 오믹콘택층(122)이 형성된 기판(101)에 대해 스트립(strip)을 진행함으로써 상기 데이터 배선(132)과 소스 및 드레인 전극(135, 138)상부에 남아있는 상기 제 1 포토레지스트 패턴(도 3i의 191a)을 제거한다.
이후, 상기 제 1 포토레지스트 패턴(도 3i의 191a)이 제거됨으로써 노출된 소스 및 드레인 전극(135, 138)과 데이터 배선(132) 상부로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하거나, 또는 유기절연물질 예를들어, 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)을 도포함으로써 전면에 보호층(140)을 형성하고, 이에 대해 마스크 공정을 진행하여 패터닝함으로써 상기 각 화소영역(P) 내의 상기 드레인 전극(138)의 일부를 노출시키는 드레인 콘택홀(143)을 형성한다.
다음, 도 3k에 도시한 바와 같이, 상기 드레인 콘택홀(143)이 구비된 보호층(140) 위로 투명 도전성 물질 예를들면 금속물질 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하여 투명 도전성 물질층(미도시)을 형성하고, 이를 마스크 공정을 진행하여 패터닝함으로써 상기 화소영역(P)별로 상기 드레인 콘택홀(143)을 통해 상기 드레인 전극(138)과 접촉하는 화소전극(150)을 형성함으로써 본 발명의 실시예에 따른 어레이 기판(101)을 완성한다.
한편, 상기 각 화소영역(P)에 구동 박막트랜지스터(미도시)가 혈성되는 경우, 상기 스위칭 영역(TrA)에 형성되는 박막트랜지스터(Tr)는 상기 화소전극(150)과 접촉하지 않고, 대신 상기 구동 박막트랜지스터(미도시)의 드레인 전극(미도시)이 상기 화소전극(150)과 상기 구동 박막트랜지스터(미도시)의 드레인 전극(미도시)을 노출시키며 형성된 드레인 콘택홀(미도시)을 통해 접촉하여 전기적으로 연결되도록 형성한다. 이때 상기 스위칭 영역(TrA)에 형성된 박막트랜지스터(Tr)는 상기 드레인 콘택홀(143)이 형성되지 않고 보호층(150)에 의해 완전히 덮힌 형태가 된다. 또한, 상기 스위칭 영역(TrA)의 박막트랜지스터(Tr)와 상기 구동 박막트랜지스터(미도시)는 서로 전기적으로 연결되도록 구성한다. 이렇게 스위칭 영역(TrA)에 상기 게이트 및 데이터 배선(미도시, 132)과 연결된 박막트랜지스터(Tr)와 화소영역(P)에 구동 박막트랜지스터(미도시)가 형성되는 어레이 기판의 경우 유기전계 발광 소자용 어레이 기판을 이루게 된다.
한편, 전술한 실시예에 따른 어레이 기판의 제조 방법은 4마스크 공정을 전제한 것을 보이고 있으며, 그 변형예로서 5마스크 공정을 통해서도 제조할 수 있다.
이후에는 간단히 5마스크 공정에 따른 어레이 기판의 제조 방법에 대해 설명한다. 이때 전술한 4마스크 공정과 차별점이 있는 부분인 반도체층과 소스 및 드레인 전극을 형성하는 단계를 위주로 설명한다.
도 4a 내지 도 4e는 본 발명의 실시예의 변형예에 따른 어레이 기판의 박막트랜지스터를 포함하는 하나의 화소영역(P)에 대한 제조 단계별 공정 단면도이다. 이때, 상기 실시예와 동일한 구성요소에 대해서는 100을 더하여 도면부호를 부여하였다.
우선, 도 4a에 도시한 바와 같이, 절연기판(201) 상에 제 1 실시예에 언급한 바와 같이, 게이트 전극(208) 및 게이트 배선(미도시)과, 이들 두 구성요소 상부로 전면에 게이트 절연막(212)을 형성한다.
이후, 상기 게이트 절연막(212) 위로 순수 비정질 실리콘을 증착하여 순수 비정질 실리콘층(미도시)을 형성하고, 연속하여 실시예에서 언급한 산화물 반도체 물질 중 하나를 증착하거나 코팅함으로써 상기 순수 비정질 실리콘층(미도시) 위로 산화물 반도체층(미도시)을 형성한다.
다음, 상기 산화물 반도체층(미도시)과 그 하부의 순수 비정질 실리콘층(미도시)을 습식식각을 포함하는 마스크 공정을 진행함으로써 패터닝하여 스위칭 영 역(TrA)에 상기 게이트 전극(208)에 대응하여 순수 비정질 실리콘의 액티브층(216)과, 그 상부로 산화물 반도체 패턴(219)을 형성한다.
다음, 도 4b에 도시한 바와 같이, 상기 산화물 반도체 패턴(219)이 형성된 기판(201)에 대해 상기 산화물 반도체 패턴(219)이 반도체적 특성이 강한 상태에서 도전적 특성이 강한 상태를 갖도록 하기 위해 아르곤(Ar) 또는 수소(H) 가스 분위기를 갖는 진공의 챔버에서 플라즈마 표면 처리를 실시하거나, 또는 300℃ 내지 400℃ 온도 분위기를 갖는 오븐 또는 퍼나스(Furnace) 내에서 수십 초 내지 수십 분간 열처리를 실시한다.
다음, 도 4c에 도시한 바와 같이, 아르곤(Ar) 또는 수소(H) 가스 분위기에서의 플라즈마 표면처리 또는 열처리를 실시한 산화물 반도체 패턴(219) 위로 제 1 실시예에서 언급한 제 2 금속물질 즉, 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 및 크롬(Cr) 중 하나를 증착하여 제 2 금속층(미도시)을 형성한다.
이후, 상기 제 2 금속층(미도시)에 대해 제 1 식각액을 이용한 습식식각을 포함하는 마스크 공정을 진행하여 패터닝함으로써 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터 배선(232)을 형성하고, 동시에 스위칭 영역(TrA)에는 상기 산화물 반도체 패턴(219) 상부에서 서로 이격하는 소스 및 드레인 전극(235, 238)을 형성한다.
다음, 도 4d에 도시한 바와 같이, 상기 소스 및 드레인 전극(235, 238) 사이의 이격영역에 노출된 상기 산화물 반도체 패턴(도 4c의 219)을 제 1 실시예에서 언급한 제 2 식각액을 이용한 습식식각을 진행하여 제거함으로써 상기 소스 및 드레인 전극(235, 238) 하부에 서로 이격하는 산화물 반도체 물질로 이루어진 오믹콘택층(222)을 형성한다. 이때 상기 액티브층(216)은 상기 제 2 식각액에 전혀 영향을 받지 않으므로 스위칭 영역(TrA) 전체에 걸쳐 고른 두께를 갖게 된다.
한편, 전술한 실시예의 변형예의 경우, 액티브층(216)과, 소스 및 드레인 전극(235, 238)을 서로 다른 마스크 공정을 통해 패터닝하므로, 실시예와 달리 상기 데이터 배선(232) 하부에는 상기 액티브층과 오믹콘택층을 이루는 동일한 물질로 이루어진 제 1 및 제 2 더미패턴은 형성되지 않는다.
다음, 도 4e에 도시한 바와 같이, 상기 소스 및 드레인 전극(235, 238)과 데이터 배선(232) 상부로 무기절연물질을 증착하거나, 또는 유기절연물질을 도포함으로써 전면에 보호층(240)을 형성하고, 이에 대해 마스크 공정을 진행하여 패터닝함으로써 상기 각 화소영역(P) 내의 상기 드레인 전극(238)의 일부를 노출시키는 드레인 콘택홀(243)을 형성한다.
다음, 상기 드레인 콘택홀(243)이 구비된 보호층(240) 위로 투명 도전성 물질을 전면에 증착하여 투명 도전성 물질층(미도시)을 형성하고, 이를 마스크 공정을 진행하여 패터닝함으로써 상기 화소영역(P)별로 상기 드레인 콘택홀(243)을 통해 상기 드레인 전극(238)과 접촉하는 화소전극(250)을 형성함으로써 본 발명의 실시예의 변형예에 따른 어레이 기판(201)을 완성한다.
도 1은 액정표시장치 또는 유기전계 발광소자를 구성하는 종래의 어레이 기판에 있어 하나의 화소영역을 박막트랜지스터를 포함하여 절단한 단면을 도면.
도 2a 내지 도 2e는 종래의 어레이 기판의 제조 단계 중 반도체층과 소스 및 드레인 전극을 형성하는 단계를 도시한 공정 단면도.
도 3a 내지 도 3k는 본 발명의 실시예에 따른 어레이 기판의 박막트랜지스터를 포함하는 하나의 화소영역에 대한 제조 단계별 공정 단면도.
도 4a 내지 도 4e는 본 발명의 실시예의 변형예에 따른 어레이 기판의 박막트랜지스터를 포함하는 하나의 화소영역에 대한 제조 단계별 공정 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
101 : 기판 108 : 게이트 전극
112 : 게이트 절연막 116 : 액티브층
117, 120 : 제 2 및 제 1 더미패턴 122 : (산화물 반도체의)오믹콘택층
123 : 반도체층 132 : 데이터 배선
135 : 소스 전극 138 : 드레인 전극
191a : 제 1 포토레지스트 패턴

Claims (7)

  1. 화소영역과 상기 화소영역 내에 스위칭 영역이 정의된 기판 위로, 일방향으로 연장하는 게이트 배선을 형성하고, 상기 스위칭 영역에 상기 게이트 배선과 연결된 게이트 전극을 형성하는 단계와;
    상기 게이트 배선과 게이트 전극 위로 전면에 게이트 절연막과 제 1 두께를 갖는 순수 비정질 실리콘층을 형성하는 단계와;
    상기 순수 비정질 실리콘층 위로 제 2 두께를 갖는 산화물 반도체층을 형성하는 단계와;
    상기 산화물 반도체층이 형성된 기판에 대해 300℃ 내지 400℃ 온도 분위기를 갖는 오븐 또는 퍼나스(furnace) 내에서 수십 초 내지 수십 분간 열처리를 실시함으로써 상기 산화물 반도체층의 전도 특성을 향상시켜 오믹특성을 갖도록 하는 단계와;
    상기 오믹특성을 갖는 산화물 반도체층 위로 전면에 금속층을 형성하는 단계와;
    상기 금속층 위로 제 3 두께를 갖는 제 1 포토레지스트 패턴과, 상기 제 3 두께보다 얇은 제 4 두께를 갖는 제 2 포토레지스트 패턴을 형성하는 단계와;
    상기 제 1 및 제 2 포토레지스트 패턴 외부로 노출된 상기 금속층과, 그 하부의 상기 산화물 반도체층과 상기 순수 비정질 실리콘층을 제거함으로써 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선을 형성하고, 상기 스위칭 영역에 상기 데이터 배선과 연결된 소스 드레인 패턴과, 그 하부로 순차적으로 산화물 반도체 패턴과 순수 비정질 실리콘의 액티브층을 형성하는 단계와;
    상기 제 2 포토레지스트 패턴을 애싱(ashing)을 통해 제거함으로써 상기 소스 드레인 패턴의 중앙부를 노출시키는 단계와;
    상기 제 2 포토레지스트 패턴이 제거됨으로써 노출된 상기 소스 드레인 패턴의 중앙부를 제 1 식각액을 이용한 습식식각을 진행하여 제거함으로써 서로 이격하는 소스 및 드레인 전극을 형성하며, 상기 산화물 반도체 패턴의 중앙부를 노출시키는 단계와;
    상기 소스 및 드레인 전극 사이로 노출된 상기 산화물 반도체 패턴을 상기 순수 비정질 실리콘과는 반응하지 않는 제 2 식각액을 이용한 습식식각을 진행하여 제거함으로써 상기 소스 및 드레인 전극 하부로 산화물 반도체 물질의 오믹콘택층을 형성하는 단계와;
    상기 제 1 포토레지스트 패턴을 제거하는 단계와;
    상기 제 1 포토레지스트 패턴이 제거됨으로써 노출된 상기 소스 및 드레인 전극과 데이터 배선 위로 전면에 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와;
    상기 보호층 위로 상기 화소영역에 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계
    를 포함하며, 상기 액티브층은 스위칭 영역 내에서 균일한 두께를 갖는 것이 특징인 어레이 기판의 제조방법.
  2. 삭제
  3. 화소영역과, 상기 화소영역 내에 스위칭 영역이 정의된 기판 위로 일방향으로 연장하는 게이트 배선을 형성하고, 상기 스위칭 영역에 상기 게이트 배선과 연결된 게이트 전극을 형성하는 단계와;
    상기 게이트 배선과 게이트 전극 위로 전면에 게이트 절연막과 제 1 두께를 갖는 순수 비정질 실리콘층을 형성하는 단계와;
    상기 순수 비정질 실리콘층 위로 제 2 두께를 갖는 산화물 반도체층을 형성하는 단계와;
    상기 산화물 반도체층과 그 하부의 순수 비정질 실리콘층을 패터닝하여 상기 스위칭 영역의 상기 게이트 절연막 위로 순차적으로 순수 비정질 실리콘의 액티브층과, 산화물 반도체 패턴을 형성하는 단계와;
    상기 산화물 반도체 패턴이 형성된 기판에 대해 300℃ 내지 400℃ 온도 분위기를 갖는 오븐 또는 퍼나스(furnace) 내에서 수십 초 내지 수십 분간 열처리를 실시함으로써 상기 산화물 반도체 패턴의 전도 특성을 향상시켜 오믹특성을 갖도록 하는 단계와;
    상기 오믹특성을 갖는 산화물 반도체 패턴 위로 전면에 금속층을 형성하고, 이를 제 1 식각액을 이용한 습식식각을 진행하여 패터닝하여 상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선을 형성하고, 상기 스위칭 영역에 상기 산화물 반도체 패턴 위로 서로 이격하는 소스 및 드레인 전극을 형성하는 단계와;
    상기 소스 및 드레인 전극 사이로 노출된 상기 산화물 반도체 패턴을 상기 액티브층과 반응하지 않는 제 2 식각액을 이용한 습식식각을 진행하여 제거함으로써 상기 소스 및 드레인 전극 하부로 산화물 반도체 물질의 오믹콘택층을 형성하는 단계와;
    상기 소스 및 드레인 전극과 데이터 배선 위로 전면에 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와;
    상기 보호층 위로 상기 화소영역에 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계
    를 포함하며, 상기 액티브층은 스위칭 영역 내에서 균일한 두께를 갖는 것이 특징인 어레이 기판의 제조방법.
  4. 삭제
  5. 제 1 항 또는 제 3 항에 있어서,
    상기 제 1 두께는 300Å 내지 700Å인 어레이 기판의 제조방법.
  6. 제 1 항 또는 제 3 항에 있어서,
    상기 제 2 두께는 50Å 내지 500Å인 어레이 기판의 제조방법.
  7. 제 1 항 또는 제 3 항에 있어서,
    상기 산화물 반도체층은 a-IGZO(amorphous-Indium Gallium Zinc Oxide), IZO(Indium Zinc Oxide), ZTO(Zinc Tin Oxide) 중 어느 하나의 물질을 이용하여 형성하는 것이 특징인 어레이 기판의 제조 방법.
KR1020090013980A 2009-02-19 2009-02-19 어레이 기판의 제조방법 Active KR101593443B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090013980A KR101593443B1 (ko) 2009-02-19 2009-02-19 어레이 기판의 제조방법
CN2009102610881A CN101814455B (zh) 2009-02-19 2009-12-22 制造阵列基板的方法
US12/654,585 US8062936B2 (en) 2009-02-19 2009-12-23 Method of fabricating array substrate
TW098144855A TWI385760B (zh) 2009-02-19 2009-12-24 製造陣列基板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090013980A KR101593443B1 (ko) 2009-02-19 2009-02-19 어레이 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20100094817A KR20100094817A (ko) 2010-08-27
KR101593443B1 true KR101593443B1 (ko) 2016-02-12

Family

ID=42560288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090013980A Active KR101593443B1 (ko) 2009-02-19 2009-02-19 어레이 기판의 제조방법

Country Status (4)

Country Link
US (1) US8062936B2 (ko)
KR (1) KR101593443B1 (ko)
CN (1) CN101814455B (ko)
TW (1) TWI385760B (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101280827B1 (ko) * 2009-11-20 2013-07-02 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
WO2011068037A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101396102B1 (ko) 2009-12-04 2014-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20150010776A (ko) 2010-02-05 2015-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
KR101627136B1 (ko) * 2010-02-19 2016-06-07 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR101115074B1 (ko) * 2010-11-09 2012-03-13 박제기 Ｚｔｏ 박막의 패턴화 방법, 박막 트랜지스터 및 그 제조방법
US8536571B2 (en) * 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI535032B (zh) * 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR101529557B1 (ko) * 2011-06-09 2015-06-19 엘지디스플레이 주식회사 프린지 필드형 액정표시장치의 제조방법
CN105590897A (zh) * 2011-07-26 2016-05-18 群创光电股份有限公司 显示面板及其制作方法
TWI460771B (zh) * 2011-12-08 2014-11-11 Innolux Corp 觸控面板及其形成方法與顯示系統
KR101963226B1 (ko) 2012-02-29 2019-04-01 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR101960796B1 (ko) * 2012-03-08 2019-07-16 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 표시 기판의 제조 방법 및 표시 기판
KR101324240B1 (ko) * 2012-05-04 2013-11-01 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
TW201405828A (zh) 2012-07-31 2014-02-01 E Ink Holdings Inc 顯示面板、薄膜電晶體及其製造方法
KR102092544B1 (ko) * 2012-12-29 2020-04-16 엘지디스플레이 주식회사 어레이 기판 및 이의 제조 방법
TW201503374A (zh) * 2013-07-01 2015-01-16 Chunghwa Picture Tubes Ltd 氧化物半導體薄膜電晶體
KR20150008316A (ko) * 2013-07-12 2015-01-22 삼성디스플레이 주식회사 반도체 장치, 이의 제조 방법 및 시스템.
CN103545378B (zh) * 2013-11-05 2016-09-07 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板、显示装置
CN103715096A (zh) 2013-12-27 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及其制作方法
CN104681632A (zh) * 2015-03-26 2015-06-03 重庆京东方光电科技有限公司 薄膜晶体管及其制作方法、显示器件
CN105070722A (zh) 2015-07-14 2015-11-18 深圳市华星光电技术有限公司 Tft基板结构及其制作方法
CN104966697B (zh) * 2015-07-14 2017-06-27 深圳市华星光电技术有限公司 Tft基板结构及其制作方法
US9525070B1 (en) 2015-07-27 2016-12-20 Shenzhen China Star Optoelectronics Technology Co., Ltd. TFT substrate structure and manufacturing method thereof
CN105137672B (zh) * 2015-08-10 2018-11-30 深圳市华星光电技术有限公司 阵列基板及其制造方法
KR20170106607A (ko) * 2016-03-11 2017-09-21 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102567716B1 (ko) * 2016-06-01 2023-08-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN106960797A (zh) * 2017-04-28 2017-07-18 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法和阵列基板的制备方法
CN107768307A (zh) * 2017-11-21 2018-03-06 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法
CN108153072B (zh) * 2018-01-02 2021-02-02 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN109920855B (zh) * 2019-02-13 2020-11-03 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制作方法
CN112993138B (zh) * 2020-10-22 2022-02-25 重庆康佳光电技术研究院有限公司 芯片基板及其制作方法
CN113782548B (zh) * 2021-09-09 2022-08-23 Tcl华星光电技术有限公司 阵列基板及其制备方法、显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100787455B1 (ko) * 2006-08-09 2007-12-26 삼성에스디아이 주식회사 투명 박막 트랜지스터의 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100869112B1 (ko) * 2002-01-14 2008-11-17 삼성전자주식회사 반사형 액정표시장치 및 그 제조 방법
KR20070000025A (ko) * 2005-06-24 2007-01-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20070057505A (ko) * 2005-12-02 2007-06-07 엘지.필립스 엘시디 주식회사 박막 트랜지스터 기판의 제조방법
KR101266273B1 (ko) * 2006-06-30 2013-05-22 엘지디스플레이 주식회사 액정표시소자의 제조방법
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100787455B1 (ko) * 2006-08-09 2007-12-26 삼성에스디아이 주식회사 투명 박막 트랜지스터의 제조방법

Also Published As

Publication number Publication date
TWI385760B (zh) 2013-02-11
US8062936B2 (en) 2011-11-22
CN101814455A (zh) 2010-08-25
CN101814455B (zh) 2013-05-15
KR20100094817A (ko) 2010-08-27
US20100210056A1 (en) 2010-08-19
TW201032289A (en) 2010-09-01

Similar Documents

Publication Publication Date Title
KR101593443B1 (ko) 어레이 기판의 제조방법
KR101213708B1 (ko) 어레이 기판 및 이의 제조방법
EP2804207B1 (en) Method for manufacturing tft array substrate
KR101019048B1 (ko) 어레이 기판 및 이의 제조방법
US8329523B2 (en) Array substrate for dislay device and method of fabricating the same
KR101293130B1 (ko) 어레이 기판 및 이의 제조방법
KR101246789B1 (ko) 어레이 기판 및 이의 제조방법
KR20120065854A (ko) 산화물 박막 트랜지스터의 제조방법
KR101246790B1 (ko) 어레이 기판 및 이의 제조방법
KR20110058356A (ko) 어레이 기판 및 이의 제조방법
KR101518851B1 (ko) 어레이 기판의 제조방법
KR101760946B1 (ko) 박막트랜지스터 어레이기판 제조방법
KR101475313B1 (ko) 어레이 기판의 제조방법
KR101960743B1 (ko) 어레이 기판 및 이의 제조방법
KR102035004B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조방법
KR101847063B1 (ko) 어레이 기판의 제조방법
KR102142476B1 (ko) 어레이 기판 및 이의 제조방법
KR20110056899A (ko) 어레이 기판 및 이의 제조방법
KR20110058355A (ko) 어레이 기판 및 이의 제조방법
KR101484965B1 (ko) 어레이 기판의 제조방법
KR101266448B1 (ko) 박막 트랜지스터와 이를 포함하는 표시 기판 및 이의제조방법
KR20070095549A (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR101588447B1 (ko) 어레이 기판 및 이의 제조방법
KR20110061774A (ko) 어레이 기판 및 이의 제조방법
KR20090131718A (ko) 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20090219

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20140203

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20090219

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150202

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20160202

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20160203

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20160203

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20190114

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20210118

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20230116

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20240115

Start annual number: 9

End annual number: 9