[go: up one dir, main page]

CN105576038A - 薄膜晶体管及其制作方法、显示基板和显示装置 - Google Patents

薄膜晶体管及其制作方法、显示基板和显示装置 Download PDF

Info

Publication number
CN105576038A
CN105576038A CN201610019045.2A CN201610019045A CN105576038A CN 105576038 A CN105576038 A CN 105576038A CN 201610019045 A CN201610019045 A CN 201610019045A CN 105576038 A CN105576038 A CN 105576038A
Authority
CN
China
Prior art keywords
active layer
layer
semiconductor material
forming
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610019045.2A
Other languages
English (en)
Inventor
苏同上
周斌
王东方
袁广才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610019045.2A priority Critical patent/CN105576038A/zh
Publication of CN105576038A publication Critical patent/CN105576038A/zh
Priority to US15/344,194 priority patent/US10204924B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6706—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device for preventing leakage current 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/425—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer having different crystal properties in different TFTs or within an individual TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/427—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer having different thicknesses of the semiconductor bodies in different TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

本发明涉及一种薄膜晶体管，包括：栅极；栅绝缘层，设置在栅极之上；第一有源层，设置在栅绝缘层之上；第二有源层，设置在第一有源层之上，长度小于第一有源层的长度；源极，设置在第一有源层之上，且与第二有源层的第一侧面相接触；漏极，设置在第一有源层之上，且与第二有源层的第二侧面相接触。通过本发明的技术方案，在有源层导通时，与导电底面相连的两个侧壁为第一有源层的两个侧壁，而在整个有源层的厚度与现有技术中有源层的厚度相同时，第一有源层的厚度小于现有技术中有源层的厚度，也即第一有源层的两个侧壁高度小于现有技术中有源层的两个侧壁的高度，因此相对于现有技术中有源层两个侧壁的电阻更小，从而提高了开态电流。

Description

薄膜晶体管及其制作方法、显示基板和显示装置
技术领域
本发明涉及显示技术领域，具体而言，涉及一种薄膜晶体管、一种显示基板、一种显示装置和一种薄膜晶体管的制作方法。
背景技术
随着薄膜晶体管(TFT)显示技术的飞速发展，显示器件的尺寸也在迅速的增大，但对于大尺寸显示器件，随着栅线和数据线行列数的增加，会导致TFT的充电时间过长，甚至充电不完全，出现灰阶下降等问题，因此需要增大TFT的开态电流。与此同时，如果TFT的关态漏电流过大，会使TFT的电压保持特性降低，功耗增加，因此也需要减小关态漏电流，提高薄膜晶体管的开关比，从而进一步提高薄膜晶体管的性能。
为此，现有技术主要通过双栅甚至多栅结构的TFT来实现上述效果，但双栅或多栅结构的TFT制备工艺比较复杂，会使成本增加。
发明内容
本发明所要解决的技术问题是，如何提高薄膜晶体管的开态电流，降低关态漏电流。
为此目的，本发明提出了一种薄膜晶体管，包括：
栅极；
栅绝缘层，设置在所述栅极之上；
第一有源层，设置在所述栅绝缘层之上；
第二有源层，设置在所述第一有源层之上，长度小于所述第一有源层的长度；
源极，设置在所述第一有源层之上，且与所述第二有源层的第一侧面相接触；
漏极，设置在所述第一有源层之上，且与所述第二有源层的第二侧面相接触。
优选地，所述第一有源层的电阻率小于所述第二有源层的电阻率。
优选地，所述第一有源层和第二有源层的材料为铟镓锌氧化物。
优选地，所述第二有源层中铟的含量小于所述第一有源层中铟的含量。
优选地，所述第二有源层的垂直平分线与所述第一有源层的垂直平分线重合。
本发明还提出了一种显示基板，包括上述薄膜晶体管。
本发明还提出了一种显示装置，包括上述显示基板。
本发明还提出了一种薄膜晶体管的制作方法，包括：
在基底上形成栅极；
在所述栅极之上形成栅绝缘层；
在所述栅绝缘层之上形成第一有源层；
在所述第一有源层之上形成长度小于所述第一有源层的长度的第二有源层；
在所述第一有源层之上形成分别与第二有源层的两个侧面相接触的源极和漏极。
优选地，形成第一有源层和形成第二有源层包括：
在所述栅绝缘层之上形成第一半导体材料层；
在所述第一有源层材料层之上形成第二半导体材料层；
在所述第二半导体材料层之上形成光刻胶；
通过半掩膜对所述光刻胶进行蚀刻，以完全去除第一区域的光刻胶，部分去除第二区域的光刻胶，保留第三区域的光刻胶；
蚀刻掉所述第一区域的第一半导体材料层和第二半导体材料层，将剩余的第一半导体材料层作为所述第一有源层；
蚀刻掉所述第二区域的光刻胶；
蚀刻掉所述第二区域的第二半导体材料层，将剩余的第二半导体材料层作为所述第二有源层。
优选地，形成第一半导体材料层和第二半导体材料层包括：
通过磁控溅射铟镓锌氧化物的靶材以形成第一半导体材料层和第二半导体材料层。
优选地，形成第一半导体材料层包括：
通过第一功率在所述栅绝缘层之上磁控溅射铟镓锌氧化物的靶材；
形成第二半导体材料层包括：
通过第二功率在所述第一半导体材料层上磁控溅射铟镓锌氧化物的靶材，其中，所述第二功率大于所述第一功率。
通过上述技术方案，在有源层导通时，与导电底面相连的两个侧壁为第一有源层的两个侧壁，而在整个有源层的厚度与现有技术中有源层的厚度相同时，第一有源层的厚度小于现有技术中有源层的厚度，也即第一有源层的两个侧壁高度小于现有技术中有源层的两个侧壁的高度，因此相对于现有技术中有源层两个侧壁的电阻更小，从而提高了开态电流。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1示出了根据本发明一个实施例的薄膜晶体管的结构示意图；
图2示出了现有技术中有源层中的电流方向；
图3示出了根据本发明一个实施例的有源层中的电流方向；
图4示出了根据本发明一个实施例的薄膜晶体管的制作方法的示意流程图；
图5至图15示出了根据本发明一个实施例的薄膜晶体管的制作方法的具体示意流程图。
附图标号说明：
1-栅极；2-栅绝缘层；3-第一有源层；4-第二有源层；5-源极；6-漏极；7-钝化层；8-光刻胶；9-半掩膜；30-第一有源层材料层；40-第二有源层材料层。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
如图1所示，根据本发明一个实施例的薄膜晶体管，包括：
栅极1；
栅绝缘层2，设置在栅极1之上；
第一有源层3，设置在栅绝缘层2之上；
第二有源层4，设置在第一有源层3之上，长度小于第一有源层3的长度；
源极5，设置在第一有源层3之上，且与第二有源层4的第一侧面相接触；
漏极6，设置在第一有源层3之上，且与第二有源层4的第二侧面相接触，在源极5和漏极6之上设置有钝化层7。
在薄膜晶体管在导通状态下，如图2所示，现有技术中有源层中的电流方向是从与源极接触的侧壁向下，然后沿着底面流向与漏极接触的侧壁，最后从与漏极接触的侧壁向上。
其中，在有源层未导通状态下，有源层底面的电阻较大，例如为104Ω，两侧壁的电阻较小，例如分别为10Ω，在有源层导通状态下，栅极位于有源层之下，使其底面电阻减小到趋近于0，而对于两侧壁的电阻影响较小，因此在有源层导通时，与底面直接相连的两个侧壁对导通电阻影响最大。
如图3所示，根据本实施例，在有源层导通时，与导电底面相连的两个侧壁为第一有源层3的两个侧壁，而在整个有源层(第一有源层和第二有源层)的厚度与现有技术中有源层的厚度相同时，第一有源层3的厚度小于现有技术中有源层的厚度，也即第一有源层3的两个侧壁高度小于现有技术中有源层的两个侧壁的高度，因此相对于现有技术中有源层两个侧壁的电阻更小，从而提高了开态电流。
除此之外，由于第二有源层4位于第一有源层3之上，因此第二有源层4对于从上方射入的光可以起到一定的遮挡作用，从而降低光对第一有源层3的影响。
优选地，第一有源层3的电阻率小于第二有源层4的电阻率。
本实施例可以降低源极5和漏极6之间沟道区(第一有源层3)的电阻，从而进一步降低开态回路中源极5和漏极6之间的电阻，进而提高开态电流。
并且在薄膜晶体管未导通状态下，漏电流的方向是从漏极6流经第二有源层4到源极5，本实施例将第二有源层4的电阻设置的较大(例如105Ω)，可以起到降低关态漏电流的作用。
优选地，第一有源层3和第二有源层4的材料为铟镓锌氧化物。
IGZO(铟镓锌氧化物)的载流子迁移率是传统沟道区材料(非晶硅)的20～30倍，可以大大提高薄膜晶体管的充放电速率，从而提高像素的响应速度，实现更快的刷新率，同时更快的响应速度也提高了像素的行扫描速率。
优选地，第二有源层4中铟的含量小于第一有源层3中铟的含量。
由于铟镓锌氧化物的铟、镓和锌三种元素中，铟的s层电子轨道半径最大，所以In3+相较于Ga3+和Zn2+对电子输运性能的影响更大，因此将第二有源层4的铟含量设置的较低，可以使其相对于第一有源层3具有较高的电阻率，也即保证沟道区(第一有源层3)的电阻较低。
优选地，第二有源层4的垂直平分线与第一有源层3的垂直平分线重合。
本实施例可以使得第二有源层4位于第一有源层3的正中间，保证源极5和漏极6与第一有源层3相接触的面积相同，从而保证第一有源层3对于源极5和漏极6产生的作用相等，以保证薄膜晶体管良好的开关特性。
本发明还提出了一种显示基板，包括上述薄膜晶体管。
本发明还提出了一种显示装置，包括上述显示基板。
需要说明的是，本实施例中的显示装置可以为：电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
如图3所示，本发明还提出了一种薄膜晶体管的制作方法，包括：
S1，在基底上形成栅极1，如图5所示；
S2，在栅极1之上形成栅绝缘层2，如图6所示；
S3，在栅绝缘层2之上形成第一有源层3；
S4，在第一有源层3之上形成长度小于第一有源层3的长度的第二有源层4，如图7至图14所示；
S5，在第一有源层3之上形成分别与第二有源层4的两个侧面相接触的源极5和漏极6，如图15所示。
优选地，形成第一有源层3和形成第二有源层4包括：
在栅绝缘层2之上形成第一半导体材料层30；
在第一有源层材料层30之上形成第二半导体材料层40，如图7所示；
在第二半导体材料层40之上形成光刻胶8，如图8所示；
通过半掩膜9对光刻胶8进行蚀刻，以完全去除第一区域的光刻胶8，部分去除第二区域的光刻胶8，保留第三区域的光刻胶8，如图9和图10所示；
蚀刻掉第一区域的第一半导体材料层30和第二半导体材料层40，将剩余的第一半导体材料层30作为第一有源层3，如图11所示；
蚀刻掉第二区域的光刻胶8，如图12所示；
蚀刻掉第二区域的第二半导体材料层40，将剩余的第二半导体材料层40作为第二有源层4，如图13所示，然后剥离光刻胶8，如图14所示，即可形成第一有源层3和第二有源层4。通过半掩膜工艺可以方便地形成长度不同的第一有源层3和第二有源层4。
优选地，形成第一半导体材料层30和第二半导体材料层40包括：通过磁控溅射铟镓锌氧化物的靶材以形成第一半导体材料层30和第二半导体材料层40。
优选地，形成第一半导体材料层30包括：
通过第一功率在栅绝缘层2之上磁控溅射铟镓锌氧化物的靶材；
形成第二半导体材料层40包括：
通过第二功率在第一半导体材料层30上磁控溅射铟镓锌氧化物的靶材，其中，第二功率大于第一功率。
对于铟含量相同的铟镓锌氧化物的靶材，通过改变磁控溅射的功率，可以改变形成的铟镓锌氧化物层中铟的含量。当然，也可以预先配置不同铟含量的铟镓锌氧化物的靶材，然后通过相同的功率形成第一半导体材料层30和第二半导体材料层40，也可以使得两层有源层中铟含量不同。
其中，上述流程所采用的形成工艺包括：沉积、溅射等成膜工艺和刻蚀等构图工艺。
以上结合附图详细说明了本发明的技术方案，考虑到现有技术中，薄膜晶体管的开态电流较小，而关态漏电流较大。通过本发明的技术方案，在有源层导通时，与导电底面相连的两个侧壁为第一有源层的两个侧壁，而在整个有源层的厚度与现有技术中有源层的厚度相同时，第一有源层的厚度小于现有技术中有源层的厚度，也即第一有源层的两个侧壁高度小于现有技术中有源层的两个侧壁的高度，因此相对于现有技术中有源层两个侧壁的电阻更小，从而提高了开态电流。
需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间惟一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (11)

1.一种薄膜晶体管，其特征在于，包括：
栅极；
栅绝缘层，设置在所述栅极之上；
第一有源层，设置在所述栅绝缘层之上；
第二有源层，设置在所述第一有源层之上，长度小于所述第一有源层的长度；
源极，设置在所述第一有源层之上，且与所述第二有源层的第一侧面相接触；
漏极，设置在所述第一有源层之上，且与所述第二有源层的第二侧面相接触。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一有源层的电阻率小于所述第二有源层的电阻率。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述第一有源层和第二有源层的材料为铟镓锌氧化物。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述第二有源层中铟的含量小于所述第一有源层中铟的含量。
5.根据权利要求1至4中任一项所述的薄膜晶体管，其特征在于，所述第二有源层的垂直平分线与所述第一有源层的垂直平分线重合。
6.一种显示基板，其特征在于，包括权利要求1至5中任一项所述的薄膜晶体管。
7.一种显示装置，其特征在于，包括权利要求6所述的显示基板。
8.一种薄膜晶体管的制作方法，其特征在于，包括：
在基底上形成栅极；
在所述栅极之上形成栅绝缘层；
在所述栅绝缘层之上形成第一有源层；
在所述第一有源层之上形成长度小于所述第一有源层的长度的第二有源层；
在所述第一有源层之上形成分别与第二有源层的两个侧面相接触的源极和漏极。
9.根据权利要求8所述的方法，其特征在于，形成第一有源层和形成第二有源层包括：
在所述栅绝缘层之上形成第一半导体材料层；
在所述第一有源层材料层之上形成第二半导体材料层；
在所述第二半导体材料层之上形成光刻胶；
通过半掩膜对所述光刻胶进行蚀刻，以完全去除第一区域的光刻胶，部分去除第二区域的光刻胶，保留第三区域的光刻胶；
蚀刻掉所述第一区域的第一半导体材料层和第二半导体材料层，将剩余的第一半导体材料层作为所述第一有源层；
蚀刻掉所述第二区域的光刻胶；
蚀刻掉所述第二区域的第二半导体材料层，将剩余的第二半导体材料层作为所述第二有源层。
10.根据权利要求9所述的方法，其特征在于，形成第一半导体材料层和第二半导体材料层包括：
通过磁控溅射铟镓锌氧化物的靶材以形成第一半导体材料层和第二半导体材料层。
11.根据权利要求10所述的方法，其特征在于，形成第一半导体材料层包括：
通过第一功率在所述栅绝缘层之上磁控溅射铟镓锌氧化物的靶材；
形成第二半导体材料层包括：
通过第二功率在所述第一半导体材料层上磁控溅射铟镓锌氧化物的靶材，其中，所述第二功率大于所述第一功率。
CN201610019045.2A 2016-01-12 2016-01-12 薄膜晶体管及其制作方法、显示基板和显示装置 Pending CN105576038A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610019045.2A CN105576038A (zh) 2016-01-12 2016-01-12 薄膜晶体管及其制作方法、显示基板和显示装置
US15/344,194 US10204924B2 (en) 2016-01-12 2016-11-04 Thin film transistor, manufacturing method thereof, display substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610019045.2A CN105576038A (zh) 2016-01-12 2016-01-12 薄膜晶体管及其制作方法、显示基板和显示装置

Publications (1)

Publication Number Publication Date
CN105576038A true CN105576038A (zh) 2016-05-11

Family

ID=55885968

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610019045.2A Pending CN105576038A (zh) 2016-01-12 2016-01-12 薄膜晶体管及其制作方法、显示基板和显示装置

Country Status (2)

Country Link
US (1) US10204924B2 (zh)
CN (1) CN105576038A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108933180A (zh) * 2018-07-06 2018-12-04 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
CN111048662A (zh) * 2019-12-26 2020-04-21 上海华虹宏力半导体制造有限公司 并联pps电容器的制作方法及并联pps电容器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116864510A (zh) * 2019-03-19 2023-10-10 群创光电股份有限公司 具有晶体管元件的工作模块
EP3790057A1 (en) * 2019-09-06 2021-03-10 SABIC Global Technologies B.V. Low temperature processed semiconductor thin-film transistor

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080113474A1 (en) * 2004-06-25 2008-05-15 Samsung Electronics Co., Ltd. Methods of forming semiconductor-on-insulating (soi) field effect transistors with body contacts
US20090317950A1 (en) * 2008-06-24 2009-12-24 Oki Semiconductor Co., Ltd. Method of manufacturing semiconductor device
CN101656270A (zh) * 2008-08-21 2010-02-24 三星移动显示器株式会社 薄膜晶体管及其制造方法
CN101752390A (zh) * 2008-12-05 2010-06-23 株式会社半导体能源研究所 半导体装置
US20110140100A1 (en) * 2009-12-10 2011-06-16 Masahiro Takata Thin-film transistor, method of producing the same, and devices provided with the same
US20120052609A1 (en) * 2008-04-03 2012-03-01 Samsung Mobile Display Co., Ltd. Method of manufacturing display device including thin film transistor
CN103038887A (zh) * 2011-08-09 2013-04-10 松下电器产业株式会社 薄膜半导体器件及薄膜半导体器件的制造方法
US20140027762A1 (en) * 2012-07-27 2014-01-30 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
CN103688364A (zh) * 2011-07-29 2014-03-26 富士胶片株式会社 场效晶体管的制造方法及场效晶体管、显示装置、图像传感器及x射线传感器
CN104638016A (zh) * 2015-01-28 2015-05-20 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0449547A (ja) * 1990-06-18 1992-02-18 Matsushita Electric Ind Co Ltd 金属積層膜の製造方法
US6730445B2 (en) * 2002-04-12 2004-05-04 International Business Machines Corporation Attenuated embedded phase shift photomask blanks
KR101146574B1 (ko) * 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5325446B2 (ja) * 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
US20090278120A1 (en) * 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI495108B (zh) * 2008-07-31 2015-08-01 Semiconductor Energy Lab 半導體裝置的製造方法
TWI501401B (zh) * 2008-10-31 2015-09-21 Semiconductor Energy Lab 半導體裝置及其製造方法
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
WO2013179922A1 (en) * 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102282108B1 (ko) * 2013-06-13 2021-07-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI653755B (zh) * 2013-09-12 2019-03-11 日商新力股份有限公司 顯示裝置、其製造方法及電子機器
KR102456077B1 (ko) * 2015-06-22 2022-10-19 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조방법
CN106158978B (zh) * 2016-07-08 2019-05-21 武汉华星光电技术有限公司 薄膜晶体管、阵列基板及其制备方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080113474A1 (en) * 2004-06-25 2008-05-15 Samsung Electronics Co., Ltd. Methods of forming semiconductor-on-insulating (soi) field effect transistors with body contacts
US20120052609A1 (en) * 2008-04-03 2012-03-01 Samsung Mobile Display Co., Ltd. Method of manufacturing display device including thin film transistor
US20090317950A1 (en) * 2008-06-24 2009-12-24 Oki Semiconductor Co., Ltd. Method of manufacturing semiconductor device
CN101656270A (zh) * 2008-08-21 2010-02-24 三星移动显示器株式会社 薄膜晶体管及其制造方法
CN101752390A (zh) * 2008-12-05 2010-06-23 株式会社半导体能源研究所 半导体装置
US20110140100A1 (en) * 2009-12-10 2011-06-16 Masahiro Takata Thin-film transistor, method of producing the same, and devices provided with the same
CN103688364A (zh) * 2011-07-29 2014-03-26 富士胶片株式会社 场效晶体管的制造方法及场效晶体管、显示装置、图像传感器及x射线传感器
CN103038887A (zh) * 2011-08-09 2013-04-10 松下电器产业株式会社 薄膜半导体器件及薄膜半导体器件的制造方法
US20140027762A1 (en) * 2012-07-27 2014-01-30 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
CN104638016A (zh) * 2015-01-28 2015-05-20 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108933180A (zh) * 2018-07-06 2018-12-04 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
US11011645B2 (en) 2018-07-06 2021-05-18 Boe Technology Group Co., Ltd. Thin film transistor and manufacturing method thereof, array substrate and display device
CN111048662A (zh) * 2019-12-26 2020-04-21 上海华虹宏力半导体制造有限公司 并联pps电容器的制作方法及并联pps电容器

Also Published As

Publication number Publication date
US10204924B2 (en) 2019-02-12
US20170200746A1 (en) 2017-07-13

Similar Documents

Publication Publication Date Title
US10403757B2 (en) Top-gate self-aligned metal oxide semiconductor TFT and method of making the same
CN105390551B (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
US10622483B2 (en) Thin film transistor, array substrate and display device
CN107634102B (zh) 薄膜晶体管及其制造方法及驱动方法、显示装置
CN106298957B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN110676253B (zh) 一种静电释放电路、阵列基板、显示面板及显示装置
CN106158978A (zh) 薄膜晶体管、阵列基板及其制备方法
CN110752219B (zh) 一种薄膜晶体管和显示面板
CN107068694B (zh) 半导体器件结构及其制作方法、阵列基板和显示装置
US11264507B2 (en) Thin film transistor and method for manufacturing the same, array substrate and electronic device
EP3089217A1 (en) Thin film transistor, preparation method therefor, array substrate, and display device
CN102254938A (zh) 薄膜晶体管、具有此薄膜晶体管的像素结构及电路结构
CN109920856B (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
US10153377B2 (en) Dual-gate thin film transistor and manufacturing method thereof and array substrate
CN112992936B (zh) 一种显示背板的制作方法、显示背板及显示装置
CN102082179A (zh) 薄膜晶体管与具有此薄膜晶体管的像素结构
CN104795447A (zh) 半导体结构
CN105576038A (zh) 薄膜晶体管及其制作方法、显示基板和显示装置
US10205029B2 (en) Thin film transistor, manufacturing method thereof, and display device
CN109713043A (zh) 薄膜晶体管及其制造方法、阵列基板、电子装置
US9236492B2 (en) Active device
CN104167446B (zh) 一种薄膜晶体管、阵列基板和显示装置
CN206619596U (zh) 阵列基板和显示面板
CN102683193A (zh) 晶体管的制作方法、晶体管、阵列基板以及显示装置
CN111933648A (zh) 阵列基板及其制备方法和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160511