[go: up one dir, main page]

CN107634102B - 薄膜晶体管及其制造方法及驱动方法、显示装置 - Google Patents

薄膜晶体管及其制造方法及驱动方法、显示装置 Download PDF

Info

Publication number
CN107634102B
CN107634102B CN201710818794.6A CN201710818794A CN107634102B CN 107634102 B CN107634102 B CN 107634102B CN 201710818794 A CN201710818794 A CN 201710818794A CN 107634102 B CN107634102 B CN 107634102B
Authority
CN
China
Prior art keywords
source
pattern
gate
layer
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710818794.6A
Other languages
English (en)
Other versions
CN107634102A (zh
Inventor
毛德丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710818794.6A priority Critical patent/CN107634102B/zh
Publication of CN107634102A publication Critical patent/CN107634102A/zh
Priority to US15/941,340 priority patent/US10586937B2/en
Application granted granted Critical
Publication of CN107634102B publication Critical patent/CN107634102B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/425—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer having different crystal properties in different TFTs or within an individual TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/431—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different compositions, shapes, layouts or thicknesses of gate insulators in different TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/88—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes

Landscapes

  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

本发明公开了一种薄膜晶体管及其制造方法及驱动方法、显示装置，属于显示技术领域。所述薄膜晶体管包括：栅极图形、栅极绝缘层、有源层图形、源漏极图形和钝化层；其中，所述有源层图形的材料包括：碳纳米管材料，所述钝化层的材料为阻荷材料，所述阻荷材料用于减少所述碳纳米管材料的表面的移动电荷。该钝化层的材料为阻荷材料，可以减少碳纳米管材料的表面的移动电荷，进而减少了薄膜晶体管出现回滞现象的概率。本发明用于显示装置中。

Description

薄膜晶体管及其制造方法及驱动方法、显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种薄膜晶体管及其制造方法及驱动方法、显示装置。
背景技术
随着显示技术领域的发展，各种具有显示功能的产品出现在日常生活中，例如手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等，这些产品都无一例外的需要装配显示面板。
目前，大部分显示面板可以包括阵列基板、彩膜基板以及位于阵列基板与彩膜基板之间的液晶层，阵列基板包括衬底基板以及形成在衬底基板上的阵列排布的多个薄膜晶体管(英文：Thin Film Transistor；简称TFT)。由于碳纳米管材料具有半导体性质，且碳纳米管材料的载流子迁移率较高厚度较薄，因此当TFT中的有源层的材料为的碳纳米管材料时，可以提高TFT的电学性能。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
当TFT中的有源层材料为碳纳米管材料时，碳纳米管材料表面的电荷与空气中的水分子和氧分子电荷掺杂，可能会导致TFT出现严重的回滞现象。
发明内容
本申请提供了一种薄膜晶体管及其制造方法及驱动方法、显示装置，可以解决现有的可能会导致TFT出现严重的回滞现象问题。所述技术方案如下：
第一方面，提供了一种薄膜晶体管，
所述薄膜晶体管包括：栅极图形、栅极绝缘层、有源层图形、源漏极图形和钝化层；
其中，所述有源层图形的材料包括：碳纳米管材料，所述钝化层的材料为阻荷材料，所述阻荷材料用于减少所述碳纳米管材料的表面的移动电荷。
可选的，所述栅极图形、所述栅极绝缘层、所述有源层图形、所述源漏极图形和所述钝化层依次叠加设置，
所述栅极图形包括同层设置且相互绝缘的第一栅极和第二栅极；
所述栅极绝缘层包括同层设置的第一栅绝缘层和第二栅绝缘层；
所述有源层图形包括同层设置且相互绝缘的第一有源层和第二有源层；
所述源漏极图形包括同层设置的第一源漏极图形和第二源漏极图形，所述第一源漏极图形包括相互绝缘的第一源极和第一漏极，所述第二源漏极图形包括相互绝缘的第二源极和第二漏极，其中，所述第一漏极和所述第二源极电连接，或者，所述第一源极与所述第二漏极电连接；
所述第一栅极、所述第一栅绝缘层、所述第一有源层、所述第一源漏极图形和所述钝化层依次叠加设置，所述第二栅极、所述第二栅绝缘层、所述第二有源层、所述第二源漏极图形和所述钝化层依次叠加设置。
可选的，所述有源层图形、所述栅极绝缘层、所述栅极图形、所述钝化层和源漏极图形依次叠加设置，
所述有源层图形包括同层设置且相互绝缘的第一有源层和第二有源层；
所述栅极绝缘层包括同层设置的第一栅绝缘层和第二栅绝缘层；
所述栅极图形包括同层设置且相互绝缘的第一栅极和第二栅极；
所述源漏极图形包括同层设置的第一源漏极图形和第二源漏极图形，所述第一源漏极图形包括相互绝缘的第一源极和第一漏极，所述第二源漏极图形包括相互绝缘的第二源极和第二漏极，其中，所述第一漏极和所述第二源极电连接，或者，所述第一源极与所述第二漏极电连接；
所述第一有源层、所述第一栅绝缘层、所述第一栅极、所述钝化层和所述第一源漏极图形依次叠加设置，所述第二有源层、所述第二栅绝缘层、所述第二栅极、所述钝化层和所述第二源漏极图形依次叠加设置。
可选的，所述第一栅极和所述第二栅极之间存在间隙；
所述第一有源层和所述第二有源层之间存在间隙；
所述第一栅绝缘层和所述第二栅绝缘层之间存在间隙，或者，所述第一栅绝缘层和所述第二栅绝缘层为整层结构。
可选的，所述间隙中设置有第一填充介质，所述第一填充介质的材料为绝缘且透明的材料。
可选的，所述第一填充介质的材料包括：二氧化硅或氮化硅。
可选的，所述有源层图形上设置有过孔，所述过孔中设置有第二填充介质，所述第二填充介质的材料为高迁移率材料。
可选的，所述第二填充介质的材料包括：铟镓锌氧化物、氧化铟锌、低温多晶硅或二硫化钼。
可选的，所述钝化层的材料包括：三氧化二铝。
第二方面，提供了一种薄膜晶体管的制造方法，所述方法包括：
在衬底基板上形成栅极图形、栅极绝缘层、有源层图形、源漏极图形和钝化层；
其中，所述有源层的材料为碳纳米管材料，所述钝化层的材料为阻荷材料，所述阻荷材料用于减少所述碳纳米管材料的表面的移动电荷。
可选的，所述在衬底基板上形成栅极图形、栅极绝缘层、有源层图形、源漏极图形和钝化层，包括：
在所述衬底基板上形成所述栅极图形，所述栅极图形包括相互绝缘的第一栅极和第二栅极；
在所述栅极图形上形成所述栅极绝缘层，所述栅极绝缘层包括第一栅绝缘层和第二栅绝缘层；
在所述栅极绝缘层上形成所述有源层图形，所述有源层图形包括相互绝缘的第一有源层和第二有源层；
在所述有源层图形上形成所述源漏极图形，所述源漏极图形包括第一源漏极图形和第二源漏极图形；
在所述源漏极图形上形成所述钝化层；
其中，所述第一源漏极图形包括相互绝缘的第一源极和第一漏极，所述第二源漏极图形包括相互绝缘的第二源极和第二漏极，所述第一漏极和所述第二源极电连接，或者，所述第一源极与所述第二漏极电连接；
所述第一栅极、所述第一栅绝缘层、所述第一有源层、所述第一源漏极图形和所述钝化层依次叠加设置，所述第二栅极、所述第二栅绝缘层、所述第二有源层、所述第二源漏极图形和所述钝化层依次叠加设置。
可选的，所述第一栅极和所述第二栅极之间存在间隙，所述第一有源层和所述第二有源层之间存在间隙，所述第一栅绝缘层和所述第二栅绝缘层之间存在间隙，
在所述有源层图形上形成所述源漏极图形之后，所述方法还包括：
在所述间隙中形成第一填充介质；
其中，所述第一填充介质的材料为绝缘且透明的材料。
可选的，所述在衬底基板上形成栅极图形、栅极绝缘层、有源层图形、源漏极图形和钝化层，包括：
在所述衬底基板上依次形成所述栅极图形、所述栅极绝缘层和所述有源层图形；
在所述有源层图形中形成过孔；
在所述过孔中形成第二填充介质，所述第二填充介质的材料为高迁移率材料；
在形成有所述过孔的所述有源层图形上依次形成所述源漏极图形和所述钝化层。
第三方面，提供了一种薄膜晶体管的驱动方法，
所述薄膜晶体管包括：所述栅极图形、所述栅极绝缘层、所述有源层图形、所述源漏极图形和所述钝化层依次叠加设置，所述栅极图形包括同层设置且相互绝缘的第一栅极和第二栅极；所述栅极绝缘层包括同层设置的第一栅绝缘层和第二栅绝缘层；所述有源层图形包括同层设置且相互绝缘的第一有源层和第二有源层；所述源漏极图形包括同层设置的第一源漏极图形和第二源漏极图形，所述第一源漏极图形包括相互绝缘的第一源极和第一漏极，所述第二源漏极图形包括相互绝缘的第二源极和第二漏极，其中，所述第一漏极和所述第二源极电连接，或者，所述第一源极与所述第二漏极电连接；所述方法包括：
对所述第一栅极和所述第二栅极均加载极性相同的电压，以使所述薄膜晶体管处于开态；
或者，对所述第一栅极和所述第二栅极分别加载极性不同的电压，以使所述薄膜晶体管处于关态。
第四方面，提供了一种显示装置，其特征在于，所述显示装置包括：阵列基板，所述阵列基板包括：第一方面中任一所述的薄膜晶体管。
本发明实施例提供的技术方案带来的有益效果是：
本发明实施例提供的薄膜晶体管及其制造方法及驱动方法、显示装置，通过钝化层阻碍了碳纳米管材料表面的电荷与空气中的水分子和氧分子掺杂，且该钝化层的材料为阻荷材料，可以减少碳纳米管材料的表面的移动电荷，进而减少了薄膜晶体管出现回滞现象的概率。并且，该薄膜晶体管能够实现单极性传导。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术提供的薄膜晶体管出现回滞现象的转移特性曲线图；
图2是本发明实施例提供的一种薄膜晶体管的结构示意图；
图3是现有技术提供的薄膜晶体管出现双极性传导的现象的转移特性曲线图；
图4是本发明实施例提供的另一种薄膜晶体管的结构示意图；
图5-1是本发明实施例提供的一种薄膜晶体管的等效电路图；
图5-2a为现有技术提供的一种金属与半导体接触前后的能带结构示意图；
图5-2b为现有技术提供的另一种金属与半导体接触前后的能带结构示意图；
图5-2c为现有技术提供的又一种金属与半导体接触前后的能带结构示意图；
图5-3是本发明实施例提供的一种对第一栅极和第二栅极均加载极性相同的电压时薄膜晶体管中形成阻碍空穴穿过的势垒的效果图；
图5-4是本发明实施例提供的一种薄膜晶体管中的有源层的能级结构示意图；
图5-5是本发明实施例提供的一种分别对第一栅极和第二栅极加载极性不同的电压时薄膜晶体管中形成阻碍空穴穿过的势垒的效果图；
图5-6是本发明实施例提供的另一种薄膜晶体管中的有源层的能级结构示意图；
图6是本发明实施例提供的又一种薄膜晶体管的结构示意图；
图7是本发明实施例提供的薄膜晶体管单极性传导的转移特性曲线图；
图8是本发明另一实施例提供的一种薄膜晶体管的结构示意图；
图9是本发明另一实施例提供的另一种薄膜晶体管的结构示意图；
图10是本发明实施例提供的一种薄膜晶体管的制造方法的流程图；
图11是本发明实施例提供的另一种薄膜晶体管的制造方法的流程图；
图12是本发明另一实施例提供的一种薄膜晶体管的制造方法的流程图；
图13是本发明另一实施例提供的另一种薄膜晶体管的制造方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
请参考图1，图1是现有技术提供的薄膜晶体管出现回滞现象的转移特性曲线图，其中，横坐标表示对该薄膜晶体管中栅极施加电压Vg，纵坐标表示对栅极施加电压后薄膜晶体管源极与漏极之间流动的电流的绝对值|Id|，当对栅极正向扫描时，也即是，对栅极施加的电压由负电压变为正电压，栅极施加的电压与源漏极之间流动的电流的绝对值的关系如图1示出的曲线a；当对栅极反向扫描时，也即是，对栅极施加的电压由正电压变为负电压，栅极施加的电压与源漏极之间流动的电流的绝对值的关系如图1示出的曲线b。该曲线a与曲线b并未重合，因此导致薄膜晶体管出现回滞现象。
现有技术中，当采用钝化层对薄膜晶体管进行封装后，虽然可以阻碍碳纳米管材料表面的电荷与空气中的水分子和氧分子掺杂，但是在对薄膜晶体管封装前，碳纳米管材料的表面与空气中的水分子和氧分子形成羟基，该羟基可以捕获自由电荷，导致碳纳米管材料的表面存在大量的移动电荷，即使采用钝化层对薄膜晶体管进行封装后，由于碳纳米管材料的表面存在大量的移动电荷，也仍然会导致薄膜晶体管出现严重的回滞现象。
本发明实施例提供一种薄膜晶体管，可以解决上述问题，请参考图2，图2是本发明实施例提供的一种薄膜晶体管10的结构示意图，该薄膜晶体管10可以包括：
栅极图形11、栅极绝缘层12、有源层图形13、源漏极图形14和钝化层15。
其中，有源层图形13的材料可以包括：碳纳米管材料，钝化层15的材料为阻荷材料，该阻荷材料可以与碳纳米管材料表面的羟基发生反应，以减少碳纳米管材料表面的羟基，进而使得该阻荷材料可以减少碳纳米管材料的表面的移动电荷。
综上所述，本发明实施例提供的薄膜晶体管，通过钝化层阻碍了碳纳米管材料表面的电荷与空气中的水分子和氧分子掺杂，且该钝化层的材料为阻荷材料，可以减少碳纳米管材料的表面的移动电荷，进而减少了薄膜晶体管出现回滞现象的概率。
示例的，该钝化层的材料可以为三氧化二铝，该三氧化二铝中的铝原子可以与碳纳米管材料的表面的羟基发生反应，从而减少碳纳米管材料的表面的移动电荷，进而可以消除薄膜晶体管出现的回滞现象。
在现有技术中，若有源层的材料包括碳纳米管材料，有源层中的载流子可能出现双极性传导的现象，请参考图3，图3是现有技术提供的薄膜晶体管出现双极性传导的现象的转移特性曲线图，其中，横坐标表示对该薄膜晶体管中栅极施加电压Vg，纵坐标表示对栅极施加电压后薄膜晶体管源极与漏极之间流动的电流的绝对值|Id|。当栅极上施加的电压为低于阈值电压Vth且绝对值较大的负电压时，有源层中的载流子为空穴，薄膜晶体管中源极和漏极之间流动的电流较大，此时薄膜晶体管处于开态；当栅极上施加的电压接近阈值电压Vth时，薄膜晶体管中源极和漏极之间流动的电流为较小，此时薄膜晶体管处于关态；当栅极上施加的电压为超出阈值电压Vth的较大的正电压时，有源层中的载流子为电子，薄膜晶体管中源极和漏极之间流动的电流较大，此时薄膜晶体管处于开态。因此，现有技术中为了实现薄膜晶体管的关闭，需要向栅极施加的电压必须位于阈值电压Vth附近，使得薄膜晶体管处于关态的电压范围较小，导致现有技术提供的薄膜晶体管无法作为开关使用。
而本发明实施例提供的薄膜晶体管还可以避免现有技术中薄膜晶体管出现双极性传导的现象，使得该薄膜晶体管能够实现单极性传导，进而使得该薄膜晶体管可以作为开关使用，实际应用中，使得该薄膜晶体管能够实现单极性传导有多种可实现方式，本发明实施例以以下两种可实现方式为例进行示意性说明：
在第一种可实现方式中，通过制造双栅极的薄膜晶体管来实现单极性传导。
请参考图4，图4是本发明实施例提供的另一种薄膜晶体管10的结构示意图，该薄膜晶体管10中，栅极图形11、栅极绝缘层12、有源层图形13、源漏极图形14和钝化层15依次叠加设置。该栅极图形11可以包括同层设置且相互绝缘的第一栅极111和第二栅极112；该栅极绝缘层12可以包括同层设置的第一栅绝缘层121和第二栅绝缘层122；该有源层图形13可以包括同层设置且相互绝缘的第一有源层131和第二有源层132；该源漏极图形14可以包括同层设置的第一源漏极图形141和第二源漏极图形142，该第一源漏极图形141可以包括相互绝缘的第一源极141a和第一漏极141b，该第二源漏极图形142可以包括相互绝缘的第二源极142a和第二漏极142b，其中，第一漏极141b和第二源极142a电连接，或者，第一源极141a与第二漏极142b电连接。
示例的，请参考图4，第一栅极111和第二栅极112之间可以存在间隙d，第一有源层131和第二有源层132之间可以存在间隙d，第一栅绝缘层121和第二栅绝缘层122之间也可以存在间隙d。图2是以第一栅绝缘层121与第二栅绝缘层122之间存在间隙d为例进行示意性说明的，实际应用中，第一栅绝缘层121与第二栅绝缘层122之间也可以不存在间隙，该第一栅绝缘层121和第二栅绝缘层122为整层结构，本发明实施例对此不作限定。
可选的，该间隙d中设置有第一填充介质，该第一填充介质的材料可以为绝缘且透明的材料，实际应用中，该第一填充介质的材料可以与栅极绝缘层的材料相同，示例的，该第一填充介质的材料可以包括：二氧化硅或氮化硅。
在本发明实施例中，请参考图5-1，图5-1是本发明实施例提供的一种薄膜晶体管10的等效电路图，该薄膜晶体管可以包括两个子薄膜晶体管，该两个子薄膜晶体管可以包括：第一子薄膜晶体管T1和第二子薄膜晶体管T2，该第一子薄膜晶体管T1可以包括：图4中依次叠加设置的第一栅极111、第一栅绝缘层121、第一有源层131、第一源漏极图形141和钝化层15；该第二子薄膜晶体管T2可以包括：图4中依次叠加设置的第二栅极112、第二栅绝缘层122、第二有源层132、第二源漏极图形142和钝化层15。
请参考图5-2a至图5-2c，图5-2a至图5-2c示出了现有技术中三种金属与半导体接触前后的能带结构示意图。假设图5-2a至图5-2c中的n型半导体和p型半导体均是由碳纳米管材料制成的，在现有技术中，当栅极上施加的电压为低于阈值电压且绝对值较大的负电压时，金属与半导体接触时的能带发生变化，具体的，如图5-2a至图5-2c示出的能带结构示意图中的c点向上移，导致碳纳米管材料与金属接触时形成阻碍电子穿过的势垒增大，同时导致碳纳米管材料与金属接触时形成阻碍空穴穿过的势垒减小，由于薄膜晶体管中的碳纳米管材料的禁带宽度(也即导带的最低能级和价带的最高能级之间的能)较小，因此碳纳米管材料中空穴可以穿过该薄膜晶体管，此时薄膜晶体管处于开态；当栅极上施加的电压为超出阈值电压的较大的正电压时，金属与半导体接触时的能带发生变化，具体的，如图5-2a至图5-2c示出的能带结构示意图中的c点向下移，导致碳纳米管材料与金属接触时形成阻碍空穴穿过的势垒增大，同时导致碳纳米管材料与金属接触时形成阻碍电子穿过的势垒减小，由于薄膜晶体管中的碳纳米管材料的禁带宽度较小，因此碳纳米管材料中电子可以穿过该薄膜晶体管，此时薄膜晶体管处于开态。
实际应用中，如图5-1所示，可以控制第一子薄膜晶体管T1中的第一栅极G1的电压，和第二子薄膜晶体管T2中的第二栅极G2的电压，使得薄膜晶体管具有单极性传导。
具体的，当对第一栅极G1和第二栅极G2均加载极性相同的电压时，例如，对第一栅极G1和第二栅极G2施加的电压均为低于阈值电压且绝对值较大的负电压，请参考图5-3，图5-3是本发明实施例提供的一种对第一栅极和第二栅极均加载极性相同的电压时薄膜晶体管中形成阻碍空穴穿过的势垒的效果图，此时金属(即图4中电连接的第一漏极141b和第二源极142a)两侧的有源层(即薄膜晶体管中的碳纳米管材料)与金属接触形成的阻碍空穴穿过的势垒d1较小，有源层中的载流子比较容易穿过整个薄膜晶体管10，进而使得薄膜晶体管10处于开态。
示例的，请参考图5-4，图5-4是本发明实施例提供的一种薄膜晶体管中的有源层的能级结构示意图，第一子薄膜晶体管T1中的有源层价带靠近费米能级，第二子薄膜晶体管T2中的有源层价带靠近费米能级，此时该第一子薄膜晶体管T1中的有源层中的载流子和第二子薄膜晶体管T2中的有源层中的载流子均为空穴，且该载流子比较容易穿过整个薄膜晶体管10，进而使得该薄膜晶体管10处于开态。
当对第一栅极G1和第二栅极G2分别加载极性不同的电压时，也即是，对第一栅极G1施加的电压为超出阈值电压的较大的正电压，对第二栅极G2施加的电压为与第一栅极G1施加的电压极性相反的负电压；或者，对第二栅极G2施加的电压为超出阈值电压的较大的正电压，对第一栅极G1施加的电压为与第二栅极G2施加的电压极性相反的负电压，示例的，若对第一栅极G1施加的电压为超出阈值电压的较大的正电压，对第二栅极G2施加的电压为与第一栅极G1施加的电压极性相反的负电压，请参考图5-5，图5-5是本发明实施例提供的一种分别对第一栅极和第二栅极加载极性不同的电压时薄膜晶体管中形成阻碍空穴穿过的势垒的效果图，此时第一子薄膜晶体管T1中的有源层的费米能级与第二子薄膜晶体管T2中的有源层的费米能级虽然相同，但金属两侧的有源层与金属接触形成的势垒大小有差异，具体的，第一子薄膜晶体管T1中的有源层与金属接触形成的阻碍空穴穿过的势垒d21较大，相应的第一子薄膜晶体管T1中的有源层与金属接触形成的阻碍电子穿过的势垒较小；第二子薄膜晶体管T2中的有源层与金属接触形成的阻碍空穴穿过的势垒d22较小，相应的第二子薄膜晶体管T2中的有源层与金属接触形成的阻碍电子穿过的势垒较大，此时第一子薄膜晶体T1中的有源层中电子虽然可以穿过第一子薄膜晶体管T1，但无法穿过第二子薄膜晶体管T2，第二子薄膜晶体T2中的有源层中空穴虽然可以穿过第二子薄膜晶体管T2，但无法穿过第一子薄膜晶体管T1，使得有源层中的载流子很难穿过整个薄膜晶体管10，进而使得薄膜晶体管10处于关态。
例如，若对第一栅极G1施加的电压为超出阈值电压的较大的正电压，对第二栅极G2施加的电压为与第一栅极G1施加的电压极性相反的负电压，在薄膜晶体管中有源层的能级结构如图5-6所示，图5-6是本发明实施例提供的另一种薄膜晶体管中的有源层的能级结构示意图，第一子薄膜晶体管T1中的有源层导带靠近费米能级，该第一子薄膜晶体管T1中有源层中的载流子为电子，第二子薄膜晶体管T2中的有源层价带靠近费米能级，该第二子薄膜晶体管T2中有源层中的载流子为空穴。第一子薄膜晶体管T1中的载流子虽然可以穿过第一子薄膜晶体管T1，但是无法穿过第二薄膜晶体管T2，第二子薄膜晶体管T2中的载流子虽然可以穿过第二子薄膜晶体管T2，但是无法穿过第一子薄膜晶体管T1中形成的势垒，进而使得该薄膜晶体管10处于关态。
在第二种可实现方式中，通过在有源层图形内设置填充介质来实现单极性传导。
请参考图6，图6是本发明实施例提供的又一种薄膜晶体管10的结构示意图，该薄膜晶体管10中，栅极图形11、栅极绝缘层12、有源层图形13、源漏极图形14和钝化层15依次叠加设置。该有源层图形13上设置有过孔，该过孔中设置有第二填充介质16，该第二填充介质16的材料可以为高迁移率材料。示例的，该第二填充介质16的材料可以包括：铟镓锌氧化物、氧化铟锌、低温多晶硅或二硫化钼。
在本发明实施例中，当第二填充介质16的材料为高迁移率材料时，可以保证薄膜晶管10的性质不变，也即是，可以保证该薄膜晶体管10有较好的电学性能，并且该第二填充介质16只允许一种类型的载流子通过，进而使得该薄膜晶体管10可以实现单极性传导。示例的，当该第二填充介质16的材料为铟镓锌氧化物或氧化铟锌的氧化物材料时，该氧化物材料只允许空穴通过，此时，若栅极图形11施加的电压为低于阈值电压且绝对值较大的负电压，有源层图形13中的载流子为空穴，可以通过第二填充介质16，源漏极图形14中可以形成电流，使得薄膜晶体管10处于开态；相反的，若栅极图形11施加的电压使有源层图形13中的载流子为电子时，该载流子无法通过第二填充介质16，源漏极图形14中并未形成电流，此时薄膜晶体管10处于关态。
实际应用中，上述两种可实现方式中的薄膜晶体管能够实现单极性传导，请参考图7，图7是本发明实施例提供的薄膜晶体管单极性传导的转移特性曲线图，其中，横坐标表示对该薄膜晶体管中栅极施加电压Vg，纵坐标表示对栅极施加电压后薄膜晶体管源极与漏极之间流动的电流的绝对值|Id|。当栅极施加的电压为低于阈值电压Vth且绝对值较大的负电压时，该薄膜晶体管处于开态；当栅极上施加的电压为超出阈值电压Vth的较大的正电压时，该薄膜晶体管处于关态。
需要说明的是，上述实施例是以薄膜晶体管为底栅型薄膜晶体管为例进行示意性说明的，实际应用中，该薄膜晶体管还可以为顶栅型薄膜晶体管，该顶栅型薄膜晶体管同样可以使得薄膜晶体管能够实现单极性传导，进而使得该薄膜晶体管可以作为开关使用，并且使该顶栅型薄膜晶体管能够实现单极性传导同样有多种可实现方式，本发明实施例以以下两个方面为例进行示意性说明：
第一方面，通过制造双栅极的薄膜晶体管来实现单极性传导。
请参考图8，图8是本发明另一实施例提供的一种薄膜晶体管10的结构示意图，该薄膜晶体管10中，有源层图形13、栅极绝缘层12、栅极图形11、钝化层15和源漏极图形14依次叠加设置。该有源层图形13可以包括同层设置且相互绝缘的第一有源层131和第二有源层132；该栅极绝缘层12可以包括同层设置的第一栅绝缘层121和第二栅绝缘层122；该栅极图形11可以包括同层设置且相互绝缘的第一栅极111和第二栅极112；该源漏极图形14可以包括同层设置的第一源漏极图形141和第二源漏极图形142，该第一源漏极图形141可以包括相互绝缘的第一源极141a和第一漏极141b，该第二源漏极图形142可以包括相互绝缘的第二源极142a和第二漏极142b，其中，第一漏极141b和第二源极142a电连接，或者，第一源极141a与第二漏极142b电连接。
示例的，请参考图8，在顶栅型的薄膜晶体管中，第一栅绝缘层121和第二栅绝缘层122之间也可以存在间隙d。可选的，该间隙d中设置有第一填充介质，该第一填充介质的材料可以为绝缘且透明的材料，实际应用中，该第一填充介质的材料可以与栅极绝缘层的材料相同，示例的，该第一填充介质的材料可以包括：二氧化硅或氮化硅。
第二方面，通过在有源层图形内设置填充介质来实现单极性传导。
请参考图9，图9是本发明另一实施例提供的另一种薄膜晶体管10的结构示意图，该薄膜晶体管10中，有源层图形13、栅极绝缘层12、栅极图形11、钝化层15和源漏极图形14依次叠加设置。该有源层图形13上设置有过孔，该过孔中设置有第二填充介质16，该第二填充介质16的材料可以为高迁移率材料。示例的，该第二填充介质16的材料可以包括：铟镓锌氧化物、氧化铟锌、低温多晶硅或二硫化钼。
需要说明的是，可以使该顶栅线薄膜晶体管能够实现单极性传导的原理，可以参考上述底栅型薄膜晶体管中对应的部分，本发明实施例对此不再赘述。
综上所述，本发明实施例提供的薄膜晶体管，通过钝化层阻碍了碳纳米管材料表面的电荷与空气中的水分子和氧分子掺杂，且该钝化层的材料为阻荷材料，可以减少碳纳米管材料的表面的移动电荷，进而减少了薄膜晶体管出现回滞现象的概率。并且，该薄膜晶体管能够实现单极性传导。
本发明实施例还提供一种薄膜晶体管的驱动方法，该薄膜晶体管的驱动方法应用于图4示出的薄膜晶体管10中，该方法可以包括：
对第一栅极121和第二栅极122均加载极性相同的电压，以使薄膜晶体管10处于开态。
或者，对第一栅极121和第二栅极122分别加载极性不同的电压，以使薄膜晶体管10处于关态。
需要说明的是，控制薄膜晶体管10处于开态或者关态的具体原理，可以参考上述薄膜晶体管的结构的实施例，在此不再赘述。
本发明实施例还提供了一种薄膜晶体管的制造方法，该薄膜晶体管的制造方法可以包括：
在衬底基板上形成栅极图形、栅极绝缘层、有源层图形、源漏极图形和钝化层。
其中，有源层的材料为碳纳米管材料，钝化层的材料为阻荷材料，阻荷材料用于减少碳纳米管材料的表面的移动电荷。
综上所述，本发明实施例提供的薄膜晶体管的制造方法，通过钝化层阻碍了碳纳米管材料表面的电荷与空气中的水分子和氧分子掺杂，且该钝化层的材料为阻荷材料，可以减少碳纳米管材料的表面的移动电荷，进而减少了薄膜晶体管出现回滞现象的概率。
实际应用中，由于本发明实施例提供的薄膜晶体管能够实现单极性传导的方式有多种，因此本发明实施例提供的薄膜晶体管的制造方法也有多种，本发明实施例以以下两种可实现方式为例进行示意性说明：
在第一种可实现方式中，薄膜晶体管中的栅极图形、栅极绝缘层、有源层图形、源漏极图形和钝化层依次叠加形成，通过制造双栅极的薄膜晶体管来实现单极性传导。请参考图10，图10是本发明实施例提供的一种薄膜晶体管的制造方法的流程图，通过该方法制造得到的薄膜晶体管的结构可以参考图4，该方法可以包括：
步骤1001、在衬底基板上形成栅极图形，该栅极图形可以包括相互绝缘的第一栅极和第二栅极。
可选的，为了可以在衬底基板上形成相互绝缘的第一栅极和第二栅极，该第一栅极和第二栅极之间可以存在间隙。该栅极图形可以采用金属材料形成，例如，栅极采用金属钼(简称：Mo)、金属铜(简称：Cu)、金属铝(简称：Al)或合金材料制造而成。
示例的，在衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成栅极金属层，然后对该栅极金属层通过一次构图工艺形成栅极图形，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
在本发明实施例中，在间隙中可以形成第一填充介质，也即是在第一栅极和第二栅极之间可以形成第一填充介质。其中，该第一填充介质的材料可以为绝缘且透明的材料，例如，该第一填充介质的材料可以包括：二氧化硅或氮化硅。示例的，可以通过蒸镀工艺在第一栅极和第二栅极之间形成第一填充介质。
步骤1002、在栅极图形上形成栅极绝缘层，该栅极绝缘层可以包括第一栅绝缘层和第二栅绝缘层。
可选的，该第一栅绝缘层和第二栅绝缘层之间可以形成间隙，该第一栅绝缘层和第二栅绝缘层也可以为整层结构。该栅极绝缘层材料可以包括：二氧化硅、氮化硅或者二氧化硅和氮化硅的混合材料。
示例的，若该第一栅绝缘层和第二栅绝缘层之间可以形成间隙，则制造该栅极绝缘层的过程包括：在形成有栅极图形的衬底基板上通过沉积、涂覆、喷射等多种方式中的任一种形成栅极绝缘层薄膜，对该栅极绝缘层薄膜通过一次构图工艺形成栅极绝缘层，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。在本发明实施例中，在间隙中可以形成第一填充介质，也即是在第一栅绝缘层和第二栅绝缘层之间可以形成第一填充介质。其中，该第一填充介质的材料可以为绝缘且透明的材料，例如，该第一填充介质的材料可以包括：二氧化硅或氮化硅。示例的，可以通过蒸镀工艺在第一有源层和第二有源层之间形成第一填充介质。
示例的，若该第一栅绝缘层和第二栅绝缘层可以为整层结构，则可以在形成有栅极图形的衬底基板上通过沉积、涂覆、喷射等多种方式中的任一种形成栅极绝缘层即可。
步骤1003、在栅极绝缘层上形成有源层图形，该有源层图形可以包括相互绝缘的第一有源层和第二有源层。
可选的，为了可以在栅极绝缘层上形成相互绝缘的第一有源层和第二有源层，该第一有源层和第二有源层之间可以存在间隙。该有源层图形的材料可以包括：碳纳米管材料。
示例的，在形成有栅极绝缘层的衬底基板上通过沉积、涂覆、喷射等多种方式中的任一种形成有源层薄膜，然后对该有源层薄膜通过一次构图工艺形成有源层图形，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
在本发明实施例中，在间隙中可以形成第一填充介质，也即是在第一有源层和第二有源层之间可以形成第一填充介质。其中，该第一填充介质的材料可以为绝缘且透明的材料，例如，该第一填充介质的材料可以包括：二氧化硅或氮化硅。示例的，可以通过蒸镀工艺在第一有源层和第二有源层之间形成第一填充介质。
步骤1004、在有源层图形上形成源漏极图形，该源漏极图形可以包括第一源漏极图形和第二源漏极图形。
可选的，该第一源漏极图形包括相互绝缘的第一源极和第一漏极，第二源漏极图形包括相互绝缘的第二源极和第二漏极，第一漏极和第二源极电连接，或者，第一源极与第二漏极电连接。该源漏极图形的材料可以包括：金属Mo、金属Cu、金属Al或合金材料。
示例的，在形成有有源层图形的衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成源漏极薄膜，然后对该源漏极薄膜通过一次构图工艺形成源漏极图形，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
步骤1005、在源漏极图形上形成钝化层。
可选的，钝化层的材料为阻荷材料，例如，该钝化层的材料可以为三氧化二铝。示例的，在形成有源漏极图形的衬底基板上通过沉积、涂覆、喷射等多种方式中的任一种形成钝化层。
其中，在通过上述步骤1001至步骤1005后形成的薄膜晶体管中，第一栅极、第一栅绝缘层、第一有源层、第一源漏极图形和钝化层依次叠加设置；第二栅极、第二栅绝缘层、第二有源层、第二源漏极图形和钝化层依次叠加设置。
需要说明的是，若第一栅极和第二栅极之间存在间隙，第一有源层和第二有源层之间存在间隙，第一栅绝缘层和第二栅绝缘层之间也存在间隙，则在上述步骤1004后，在间隙中通过蒸镀工艺形成第一填充介质，此时通过一次蒸镀工艺便可以在间隙中形成第一填充介质。
在第二种可实现方式中，薄膜晶体管中的栅极图形、栅极绝缘层、有源层图形、源漏极图形和钝化层依次叠加形成，通过在有源层图形内设置填充介质来实现单极性传导。请参考图11，图11是本发明实施例提供的另一种薄膜晶体管的制造方法的流程图，通过该方法制造得到的薄膜晶体管的结构可以参考图6，该方法可以包括：
步骤1101、在衬底基板上形成栅极图形。
示例的，在衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成栅极金属层，然后对该栅极金属层通过一次构图工艺形成栅极图形，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
步骤1102、在栅极图形上形成栅极绝缘层。
示例的，在形成有栅极图形的衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成栅极绝缘层。
步骤1103、在栅极绝缘层上形成有源层图形。
示例的，在形成有栅极绝缘层的衬底基板上通过沉积、涂覆、喷射等多种方式中的任一种形成有源层薄膜，然后对该有源层薄膜通过一次构图工艺形成有源层图形，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
步骤1104、在有源层图形中形成过孔。
实际应用中，在步骤1103中对该有源层薄膜通过一次构图工艺形成有源层图形时，该有源层图形中便已可以形成了过孔。
步骤1105、在过孔中形成第二填充介质。
可选的，该第二填充介质的材料为高迁移率材料，例如，该第二填充介质的材料可以包括：铟镓锌氧化物、氧化铟锌、低温多晶硅或二硫化钼。
示例的，可以通过蒸镀工艺在过孔中形成第二填充介质。
步骤1106、在有源层图形上形成源漏极图形。
示例的，在形成有有源层图形的衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成源漏极薄膜，然后对该源漏极薄膜通过一次构图工艺形成源漏极图形，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
步骤1107、在源漏极图形上形成钝化层。
示例的，在形成有源漏极图形的衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成钝化层。
需要说明的是，第二种可实现方式中形成各个膜层中未具体说明材料的膜层可以参考第一种可实现方式中的对应内容，本发明实施例对此不再赘述。
还需说明的是，上述实施例中的薄膜晶体管的制造方法是以制造底栅型薄膜晶体管为例进行示意性说明的，实际应用中，本发明实施例提供的薄膜晶体管的制造方法还可以制造顶栅型的薄膜晶体管，又由于顶栅型薄膜晶体管能够实现单极性传导的方式同样有多种，因此本发明实施例提供的薄膜晶体管的制造方法也有多种，本发明实施例以以下两个方面为例进行示意性说明：
第一方面，薄膜晶体管中的有源层图形、栅极绝缘层、栅极图形、钝化层和源漏极图形依次叠加形成，通过制造双栅极的薄膜晶体管来实现单极性传导。请参考图12，图12是本发明另一实施例提供的一种薄膜晶体管的制造方法的流程图，通过该方法制造得到的薄膜晶体管的结构可以参考图8，该方法可以包括：
步骤1201、在衬底基板上形成有源层图形。
该步骤1201可以参考前述步骤1003中的对应过程，本发明实施例在此不再赘述。
步骤1202、在有源层图形上形成栅极绝缘层。
该步骤1202可以参考前述步骤1002中的对应过程，本发明实施例在此不再赘述。
步骤1203、在栅极绝缘层上形成栅极图形。
该步骤1203可以参考前述步骤1001中的对应过程，本发明实施例在此不再赘述。
步骤1204、在栅极图形上形成钝化层。
该步骤1204可以参考前述步骤1005中的对应过程，本发明实施例在此不再赘述。
步骤1205、在钝化层上形成源漏极图形。
该步骤1205可以参考前述步骤1004中的对应过程，本发明实施例在此不再赘述。
其中，在通过上述步骤1201至步骤1205后形成的薄膜晶体管中，第一有源层、第一栅绝缘层、第一栅极、钝化层和第一源漏极图形依次叠加形成；第二有源层、第二栅绝缘层、第二栅极、钝化层和第二源漏极图形依次叠加形成。
第二方面，薄膜晶体管中的有源层图形、栅极绝缘层、栅极图形、钝化层和源漏极图形依次叠加形成，通过在有源层图形内设置填充介质来实现单极性传导。请参考图13，图13是本发明另一实施例提供的另一种薄膜晶体管的制造方法的流程图，通过该方法制造得到的薄膜晶体管的结构可以参考图9，该方法可以包括：
步骤1301、在衬底基板上形成有源层图形。
该步骤1301可以参考前述步骤1103中的对应过程，本发明实施例在此不再赘述。
步骤1302、在有源层图形中形成过孔。
该步骤1302可以参考前述步骤1104中的对应过程，本发明实施例在此不再赘述。
步骤1303、在过孔中形成第二填充介质。
该步骤1303可以参考前述步骤1105中的对应过程，本发明实施例在此不再赘述。
步骤1304、在有源层图形上形成栅极绝缘层。
该步骤1304可以参考前述步骤1102中的对应过程，本发明实施例在此不再赘述。
步骤1305、在栅极绝缘层上形成栅极图形。
该步骤1305可以参考前述步骤1101中的对应过程，本发明实施例在此不再赘述。
步骤1306、在栅极图形上形成钝化层。
该步骤1306可以参考前述步骤1107中的对应过程，本发明实施例在此不再赘述。
步骤1307、在钝化层上形成源漏极图形。
该步骤1307可以参考前述步骤1106中的对应过程，本发明实施例在此不再赘述。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的薄膜晶体管的具体原理，可以参考前述薄膜晶体管结构的实施例，在此不再赘述。
综上所述，本发明实施例提供的薄膜晶体管的制造方法，通过钝化层阻碍了碳纳米管材料表面的电荷与空气中的水分子和氧分子掺杂，且该钝化层的材料为阻荷材料，可以减少碳纳米管材料的表面的移动电荷，进而减少了薄膜晶体管出现回滞现象的概率。并且，该薄膜晶体管能够实现单极性传导。
本发明实施例还提供了一种显示装置，该显示装置可以包括：图2、图4、图6、图8或图9示出的阵列基板。该显示装置可以为：液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括：栅极图形、栅极绝缘层、有源层图形、源漏极图形和钝化层；
其中，所述有源层图形的材料包括：碳纳米管材料，所述钝化层的材料为阻荷材料，所述阻荷材料用于通过与所述碳纳米管材料表面的羟基发生反应，以减少所述碳纳米管材料表面的羟基，进而减少所述碳纳米管材料的表面的移动电荷；
所述栅极图形、所述栅极绝缘层、所述有源层图形、所述源漏极图形和所述钝化层依次叠加设置，所述栅极图形包括同层设置且相互绝缘的第一栅极和第二栅极，所述栅极绝缘层包括同层设置的第一栅绝缘层和第二栅绝缘层，所述有源层图形包括同层设置且相互绝缘的第一有源层和第二有源层，所述源漏极图形包括同层设置的第一源漏极图形和第二源漏极图形，所述第一源漏极图形包括相互绝缘的第一源极和第一漏极，所述第二源漏极图形包括相互绝缘的第二源极和第二漏极，其中，所述第一漏极和所述第二源极电连接，或者，所述第一源极与所述第二漏极电连接，
所述第一栅极、所述第一栅绝缘层、所述第一有源层、所述第一源漏极图形和所述钝化层依次叠加设置，所述第二栅极、所述第二栅绝缘层、所述第二有源层、所述第二源漏极图形和所述钝化层依次叠加设置；
或者，
所述有源层图形、所述栅极绝缘层、所述栅极图形、所述钝化层和源漏极图形依次叠加设置，所述有源层图形包括同层设置且相互绝缘的第一有源层和第二有源层，所述栅极绝缘层包括同层设置的第一栅绝缘层和第二栅绝缘层，所述栅极图形包括同层设置且相互绝缘的第一栅极和第二栅极，所述源漏极图形包括同层设置的第一源漏极图形和第二源漏极图形，所述第一源漏极图形包括相互绝缘的第一源极和第一漏极，所述第二源漏极图形包括相互绝缘的第二源极和第二漏极，其中，所述第一漏极和所述第二源极电连接，或者，所述第一源极与所述第二漏极电连接，
所述第一有源层、所述第一栅绝缘层、所述第一栅极、所述钝化层和所述第一源漏极图形依次叠加设置，所述第二有源层、所述第二栅绝缘层、所述第二栅极、所述钝化层和所述第二源漏极图形依次叠加设置。
2.根据权利要求1所述的薄膜晶体管，其特征在于，
所述第一栅极和所述第二栅极之间存在间隙；
所述第一有源层和所述第二有源层之间存在间隙；
所述第一栅绝缘层和所述第二栅绝缘层之间存在间隙，或者，所述第一栅绝缘层和所述第二栅绝缘层为整层结构。
3.根据权利要求2所述的薄膜晶体管，其特征在于，
所述间隙中设置有第一填充介质，所述第一填充介质的材料为绝缘且透明的材料。
4.根据权利要求3所述的薄膜晶体管，其特征在于，
所述第一填充介质的材料包括：二氧化硅或氮化硅。
5.根据权利要求1所述的薄膜晶体管，其特征在于，
所述有源层图形上设置有过孔，所述过孔中设置有第二填充介质，所述第二填充介质的材料为高迁移率材料。
6.根据权利要求5所述的薄膜晶体管，其特征在于，
所述第二填充介质的材料包括：铟镓锌氧化物、氧化铟锌、低温多晶硅或二硫化钼。
7.根据权利要求1所述的薄膜晶体管，其特征在于，
所述钝化层的材料包括：三氧化二铝。
8.一种薄膜晶体管的制造方法，其特征在于，所述方法包括：
在衬底基板上形成栅极图形、栅极绝缘层、有源层图形、源漏极图形和钝化层；
其中，所述有源层的材料为碳纳米管材料，所述钝化层的材料为阻荷材料，所述阻荷材料用于通过与所述碳纳米管材料表面的羟基发生反应，以减少所述碳纳米管材料表面的羟基，进而减少所述碳纳米管材料的表面的移动电荷；
所述在衬底基板上形成栅极图形、栅极绝缘层、有源层图形、源漏极图形和钝化层，包括：
在所述衬底基板上形成所述栅极图形，所述栅极图形包括相互绝缘的第一栅极和第二栅极，在所述栅极图形上形成所述栅极绝缘层，所述栅极绝缘层包括第一栅绝缘层和第二栅绝缘层，在所述栅极绝缘层上形成所述有源层图形，所述有源层图形包括相互绝缘的第一有源层和第二有源层，在所述有源层图形上形成所述源漏极图形，所述源漏极图形包括第一源漏极图形和第二源漏极图形，在所述源漏极图形上形成所述钝化层，所述第一源漏极图形包括相互绝缘的第一源极和第一漏极，所述第二源漏极图形包括相互绝缘的第二源极和第二漏极，所述第一漏极和所述第二源极电连接，或者，所述第一源极与所述第二漏极电连接，
所述第一栅极、所述第一栅绝缘层、所述第一有源层、所述第一源漏极图形和所述钝化层依次叠加设置，所述第二栅极、所述第二栅绝缘层、所述第二有源层、所述第二源漏极图形和所述钝化层依次叠加设置；
或者，所述在衬底基板上形成栅极图形、栅极绝缘层、有源层图形、源漏极图形和钝化层，包括：
在所述衬底基板上形成所述有源层图形，所述有源层图形包括相互绝缘的第一有源层和第二有源层，在所述有源层图形上形成所述栅极绝缘层，所述栅极绝缘层包括第一栅绝缘层和第二栅绝缘层，在所述栅极绝缘层上形成所述栅极图形，所述栅极图形包括相互绝缘的第一栅极和第二栅极，在所述栅极图形上形成所述钝化层，在所述钝化层上形成源漏极图形，所述源漏极图形包括第一源漏极图形和第二源漏极图形，所述源漏极图形包括第一源漏极图形和第二源漏极图形，在所述源漏极图形上形成所述钝化层，所述第一源漏极图形包括相互绝缘的第一源极和第一漏极，所述第二源漏极图形包括相互绝缘的第二源极和第二漏极，所述第一漏极和所述第二源极电连接，或者，所述第一源极与所述第二漏极电连接，
其中，所述第一有源层、所述第一栅绝缘层、所述第一栅极、所述钝化层和所述第一源漏极图形依次叠加形成，所述第二有源层、所述第二栅绝缘层、所述第二栅极、所述钝化层和所述第二源漏极图形依次叠加形成。
9.根据权利要求8所述的方法，其特征在于，所述第一栅极和所述第二栅极之间存在间隙，所述第一有源层和所述第二有源层之间存在间隙，所述第一栅绝缘层和所述第二栅绝缘层之间存在间隙，
在所述有源层图形上形成所述源漏极图形之后，所述方法还包括：
在所述间隙中形成第一填充介质；
其中，所述第一填充介质的材料为绝缘且透明的材料。
10.根据权利要求8所述的方法，其特征在于，
所述在衬底基板上形成栅极图形、栅极绝缘层、有源层图形、源漏极图形和钝化层，包括：
在所述衬底基板上依次形成所述栅极图形、所述栅极绝缘层和所述有源层图形；
在所述有源层图形中形成过孔；
在所述过孔中形成第二填充介质，所述第二填充介质的材料为高迁移率材料；
在形成有所述过孔的所述有源层图形上依次形成所述源漏极图形和所述钝化层。
11.一种薄膜晶体管的驱动方法，其特征在于，所述薄膜晶体管为权利要求1所述的薄膜晶体管，所述方法包括：
对所述第一栅极和所述第二栅极均加载极性相同的电压，以使所述薄膜晶体管处于开态；
或者，对所述第一栅极和所述第二栅极分别加载极性不同的电压，以使所述薄膜晶体管处于关态。
12.一种显示装置，其特征在于，所述显示装置包括：阵列基板，所述阵列基板包括：权利要求1至7任一所述的薄膜晶体管。
CN201710818794.6A 2017-09-12 2017-09-12 薄膜晶体管及其制造方法及驱动方法、显示装置 Active CN107634102B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710818794.6A CN107634102B (zh) 2017-09-12 2017-09-12 薄膜晶体管及其制造方法及驱动方法、显示装置
US15/941,340 US10586937B2 (en) 2017-09-12 2018-03-30 Thin film transistor, fabricating method and driving method thereof, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710818794.6A CN107634102B (zh) 2017-09-12 2017-09-12 薄膜晶体管及其制造方法及驱动方法、显示装置

Publications (2)

Publication Number Publication Date
CN107634102A CN107634102A (zh) 2018-01-26
CN107634102B true CN107634102B (zh) 2020-04-24

Family

ID=61100496

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710818794.6A Active CN107634102B (zh) 2017-09-12 2017-09-12 薄膜晶体管及其制造方法及驱动方法、显示装置

Country Status (2)

Country Link
US (1) US10586937B2 (zh)
CN (1) CN107634102B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015077629A1 (en) 2013-11-21 2015-05-28 Atom Nanoelectronics, Inc. Devices, structures, materials and methods for vertical light emitting transistors and light emitting displays
WO2017096058A1 (en) 2015-12-01 2017-06-08 LUAN, Xinning Electron injection based vertical light emitting transistors and methods of making
US10847757B2 (en) 2017-05-04 2020-11-24 Carbon Nanotube Technologies, Llc Carbon enabled vertical organic light emitting transistors
KR20200005583A (ko) * 2017-05-04 2020-01-15 카본 나노튜브 테크놀로지스, 엘엘씨 단극성 n형 또는 p형 탄소나노튜브 트랜지스터 및 그 제조 방법
US10978640B2 (en) 2017-05-08 2021-04-13 Atom H2O, Llc Manufacturing of carbon nanotube thin film transistor backplanes and display integration thereof
KR20210134616A (ko) 2019-01-04 2021-11-10 아톰 에이치투오, 엘엘씨 탄소 나노튜브 기반 무선 주파수 장치
KR20210108536A (ko) * 2020-02-25 2021-09-03 삼성디스플레이 주식회사 표시 장치
WO2023216124A1 (zh) * 2022-05-11 2023-11-16 京东方科技集团股份有限公司 薄膜晶体管及其制备方法和电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1555096A (zh) * 1999-04-15 2004-12-15 ��ʽ����뵼����Դ�о��� 半导体器件
CN103608749A (zh) * 2011-04-26 2014-02-26 加利福尼亚大学董事会 用于记录和重现感觉的系统和装置
CN103972296A (zh) * 2013-01-31 2014-08-06 清华大学 薄膜晶体管
CN106328592A (zh) * 2016-10-27 2017-01-11 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN107039462A (zh) * 2015-12-31 2017-08-11 乐金显示有限公司 有源层、包括其的薄膜晶体管阵列基板以及显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7141727B1 (en) * 2005-05-16 2006-11-28 International Business Machines Corporation Method and apparatus for fabricating a carbon nanotube transistor having unipolar characteristics
US20110248243A1 (en) * 2009-11-30 2011-10-13 Omega Optics, Inc. Carbon nanotube field effect transistor for printed flexible/rigid electronics
JP6372848B2 (ja) * 2014-03-28 2018-08-15 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 Ｔｆｔイオンセンサ並びにこれを用いた測定方法及びｔｆｔイオンセンサ機器
US9287516B2 (en) * 2014-04-07 2016-03-15 International Business Machines Corporation Forming pn junction contacts by different dielectrics

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1555096A (zh) * 1999-04-15 2004-12-15 ��ʽ����뵼����Դ�о��� 半导体器件
CN103608749A (zh) * 2011-04-26 2014-02-26 加利福尼亚大学董事会 用于记录和重现感觉的系统和装置
CN103972296A (zh) * 2013-01-31 2014-08-06 清华大学 薄膜晶体管
CN107039462A (zh) * 2015-12-31 2017-08-11 乐金显示有限公司 有源层、包括其的薄膜晶体管阵列基板以及显示装置
CN106328592A (zh) * 2016-10-27 2017-01-11 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置

Also Published As

Publication number Publication date
US10586937B2 (en) 2020-03-10
CN107634102A (zh) 2018-01-26
US20190081259A1 (en) 2019-03-14

Similar Documents

Publication Publication Date Title
CN107634102B (zh) 薄膜晶体管及其制造方法及驱动方法、显示装置
US10403757B2 (en) Top-gate self-aligned metal oxide semiconductor TFT and method of making the same
CN105390551B (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
CN102468341B (zh) 氧化物半导体薄膜晶体管及其制造方法
CN103403873B (zh) 偏移电极tft结构
US8283200B2 (en) Manufacturing method of thin film transistor and thin film transistor, and display
US9786791B2 (en) Thin film transistor, array substrate and method of manufacturing the same
US9318611B2 (en) Thin film transistor, method of manufacturing the same, and electronic apparatus
US11837665B2 (en) Thin film transistor and manufacturing method thereof and electronic device
CN110137356B (zh) 薄膜晶体管及其制作方法、电子装置
CN102136499A (zh) 薄膜晶体管及其制造方法
US10727307B2 (en) Display substrate and fabrication method thereof, and display device
JP2024096707A (ja) アモルファス金属薄膜トランジスタ
US9412769B2 (en) Transistor, method of manufacturing the transistor, and electronic device including the transistor
CN104167446B (zh) 一种薄膜晶体管、阵列基板和显示装置
CN105576038A (zh) 薄膜晶体管及其制作方法、显示基板和显示装置
CN106952962A (zh) 薄膜晶体管和阵列基板
CN108767015B (zh) 场效应晶体管及其应用
US20240222445A1 (en) Thin film transistor, manufacturing method thereof, and array substrate
CN112864231A (zh) 薄膜晶体管及其制备方法、阵列基板和显示面板
US20120113087A1 (en) Current-driven-pixel circuits and related methods
US20240297243A1 (en) Tunneling Field Effect Transistor and Manufacturing Method Thereof, Display Panel and Display Apparatus
CN108767014A (zh) 场效应晶体管、存储记忆体及其应用
CN108172631B (zh) 薄膜晶体管及其制作方法和阵列基板
WO2023123125A1 (zh) 阵列基板及其制造方法、显示面板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant