JP6433757B2 - 半導体装置、表示装置、電子機器 - Google Patents

Description

本発明は、物、方法、又は製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、又は組成物（コンポジション・オブ・マター）に関する。本発明の一態様は、半導体装置、表示装置、電子機器、それらの作製方法、又はそれらの駆動方法に関する。とくに、本発明の一態様は、例えば、トランジスタ及び容量素子を有する半導体装置に関する。

液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイの多くに用いられているトランジスタは、ガラス基板上に形成されたアモルファスシリコン、単結晶シリコン又は多結晶シリコンなどのシリコン半導体によって構成されている。また、該シリコン半導体を用いたトランジスタは、集積回路（ＩＣ）などにも利用されている。

近年、シリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用いる技術が注目されている。なお、本明細書中では、半導体特性を示す金属酸化物を酸化物半導体とよぶことにする。例えば、酸化物半導体として、酸化亜鉛、またはＩｎ−Ｇａ−Ｚｎ系酸化物を用いたトランジスタを作製し、該トランジスタを表示装置の画素のスイッチング素子などに用いる技術が開示されている（特許文献１及び特許文献２参照）。

また、開口率を高めるために、トランジスタの酸化物半導体膜と同じ表面上に設けられた酸化物半導体膜と、トランジスタに接続する画素電極とが所定の距離を離れて設けられた容量素子を有する表示装置が開示されている（特許文献３参照）。

特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 米国特許第８１０２４７６号明細書

容量素子は一対の電極の間に誘電体膜が設けられており、一対の電極のうち、少なくとも一方の電極は、トランジスタを構成するゲート電極、ソース又はドレインなど遮光性を有する導電膜で形成されていること多い。

また、容量素子の容量値を大きくするためには、容量素子の占有面積を大きくする、具体的には一対の電極が重畳している面積を大きくするという手段がある。しかしながら、表示装置において、一対の電極が重畳している面積を大きくするために遮光性を有する導電膜の面積を大きくすると、画素の開口率が低減し、画像の表示品位が低下する。

そこで、上記課題に鑑みて、本発明の一態様は、開口率が高く、且つ容量値を増大させることが可能な容量素子を有する半導体装置を提供することを課題の一つとする。また、製造コストが低い半導体装置を提供することを課題の一つとする。または、新規な半導体装置などを提供することを課題の一つとする。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

本発明の一態様は、第１の酸化物半導体膜と、第２の酸化物半導体膜とを含むトランジスタと、一対の電極間に絶縁膜を含む容量素子と、を有する半導体装置であって、トランジスタは、第１の酸化物半導体膜と、第１の酸化物半導体膜に接して設けられたゲート絶縁膜と、ゲート絶縁膜に接して設けられ、第１の酸化物半導体膜と重畳する位置に設けられた第２の酸化物半導体膜と、第１の酸化物半導体膜に接続されたソース電極及びドレイン電極と、を有し、容量素子の一対の電極の一方が、第２の酸化物半導体膜と同一表面上に設けられることを特徴とする半導体装置である。

また、本発明の他の一態様は、第１の酸化物半導体膜と、第２の酸化物半導体膜とを含むトランジスタと、一対の電極間に絶縁膜を含む容量素子と、を有する半導体装置であって、トランジスタは、第２の酸化物半導体膜を含むゲート電極と、ゲート電極上のゲート絶縁膜と、ゲート絶縁膜上のゲート電極と重畳する位置の第１の酸化物半導体膜と、第１の酸化物半導体膜上のソース電極及びドレイン電極と、を有し、容量素子の一対の電極の一方が、第２の酸化物半導体膜と同一表面上に設けられることを特徴とする半導体装置である。

また、本発明の他の一態様は、第１の酸化物半導体膜と、第２の酸化物半導体膜とを含むトランジスタと、一対の電極間に絶縁膜を含む容量素子と、を有する半導体装置であって、トランジスタは、第１の酸化物半導体膜と、第１の酸化物半導体膜上のソース電極及びドレイン電極と、第１の酸化物半導体膜上のゲート絶縁膜と、ゲート絶縁膜上の第１の酸化物半導体膜と重畳する位置の第２の酸化物半導体膜を含むゲート電極と、を有し、容量素子の一対の電極の一方が、第２の酸化物半導体膜と同一表面上に設けられることを特徴とする半導体装置である。

また、上記各構成において、容量素子の一対の電極の他方が、第１の酸化物半導体膜と同一表面上に設けられると好ましい。また、容量素子は、可視光において透光性を有すると好ましい。

また、上記各構成において、第１の酸化物半導体膜及び第２の酸化物半導体膜は、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）であると好ましい。

また、上記各構成の半導体装置を用いる、表示装置及び電子機器も本発明の一態様に含まれる。

本発明の一態様により、開口率が高く、且つ容量値を増大させることが可能な容量素子を有する半導体装置を提供することができる。また、製造コストが低い半導体装置を提供することができる。または、新規な半導体装置などを提供することができる。

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。

半導体装置の一態様を示す上面図及び断面図。 半導体装置の作製方法の一態様を示す断面図。 半導体装置の作製方法の一態様を示す断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の作製方法の一態様を示す断面図。 半導体装置の作製方法の一態様を示す断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の作製方法の一態様を示す断面図。 半導体装置の作製方法の一態様を示す断面図。 半導体装置の一形態を示す断面図及びバンド図。 表示装置を説明するブロック図及び回路図。 表示モジュールを説明する図。 電子機器を説明する図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す断面図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。但し、本発明の一態様は以下の説明に限定されず、本発明の主旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明の一態様は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。また、以下に説明する実施の形態において、同一部分または同様の機能を有する部分には、同一の符号または同一のハッチパターンを異なる図面間で共通して用い、その繰り返しの説明は省略する。

なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。

また、本明細書等において用いる第１、第２等の序数詞は、構成要素の混合を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。

なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。

（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置について、図１乃至図３を用いて説明する。

＜半導体装置の構成例＞
図１（Ａ）は、本発明の一態様の半導体装置の上面図であり、図１（Ｂ）は、図１（Ａ）の一点鎖線Ａ−Ｂ間、及び一点鎖線Ｃ−Ｄ間における切断面の断面図に相当する。なお、図１（Ａ）において、煩雑になることを避けるため、半導体装置の構成要素の一部（ゲート絶縁膜等）を省略して図示している。

図１（Ａ）、（Ｂ）に示す半導体装置は、第１の酸化物半導体膜１１０ａと、第２の酸化物半導体膜１０４ａとを含むトランジスタ１５０と、一対の電極間に絶縁膜を含む容量素子１６０と、を有する。なお、容量素子１６０において、一対の電極の一方が第２の酸化物半導体膜１０４ａと同一平面上の第２の酸化物半導体膜１０４ｂであり、一対の電極の他方が第１の酸化物半導体膜１１０ａと同一平面上の第１の酸化物半導体膜１１０ｂである。

トランジスタ１５０は、基板１０２上の第２の酸化物半導体膜１０４ａを含むゲート電極と、第２の酸化物半導体膜１０４ａを含むゲート電極上のゲート絶縁膜として機能する絶縁膜１０８と、絶縁膜１０８上の第２の酸化物半導体膜１０４ａを含むゲート電極と重畳する位置の第１の酸化物半導体膜１１０ａと、第１の酸化物半導体膜１１０ａ上のソース電極１１２ａ及びドレイン電極１１２ｂとを有する。別言すると、トランジスタ１５０は、第１の酸化物半導体膜１１０ａと、第１の酸化物半導体膜１１０ａに接して設けられたゲート絶縁膜として機能する絶縁膜１０８と、絶縁膜１０８に接して設けられ、第１の酸化物半導体膜１１０ａと重畳する位置に設けられた第２の酸化物半導体膜１０４ａと、第１の酸化物半導体膜１１０ａに接続されたソース電極１１２ａ及びドレイン電極１１２ｂとを有する。なお、図１（Ａ）、（Ｂ）に示すトランジスタ１５０は、所謂ボトムゲート構造である。

なお、第１の酸化物半導体膜１１０ａは、トランジスタ１５０のチャネル領域として機能する。また、第２の酸化物半導体膜１０４ａは、トランジスタ１５０のゲート電極として機能する。よって、第１の酸化物半導体膜１１０ａよりも第２の酸化物半導体膜１０４ａの抵抗率が低い。また、第１の酸化物半導体膜１１０ａと第２の酸化物半導体膜１０４ａは、同一の金属元素を有すると好ましい。第１の酸化物半導体膜１１０ａと第２の酸化物半導体膜１０４ａを同一の金属元素を有する構成とすることで、製造装置（例えば、成膜装置、加工装置等）を共通に用いることが可能となるため、製造コストを抑制することができる。

したがって、トランジスタ１５０は、第１の酸化物半導体膜１１０ａと、第１の酸化物半導体膜１１０ａに接する絶縁膜１０８と、絶縁膜１０８と接し、第１の酸化物半導体膜１１０ａと重畳する位置の第２の酸化物半導体膜１０４ａと、を有し、第１の酸化物半導体膜１１０ａと第２の酸化物半導体膜１０４ａは、同一の金属元素を有し、第１の酸化物半導体膜１１０ａよりも第２の酸化物半導体膜１０４ａの抵抗率が低い。

また、第２の酸化物半導体膜１０４ａ、１０４ｂに、別途金属膜等で形成される配線等を接続してもよい。例えば、図１に示す半導体装置を表示装置の画素部のトランジスタ及び容量素子に用いる場合、引き回し配線、またはゲート配線等を金属膜で形成し、該金属膜に第２の酸化物半導体膜１０４ａ、１０４ｂを接続させる構成を用いてもよい。引き回し配線、またはゲート配線等を金属膜で形成することによって、配線抵抗を下げることが可能となるため、信号遅延等を抑制することができる。

また、トランジスタ１５０上、より詳しくは、第１の酸化物半導体膜１１０ａ、ソース電極１１２ａ及びドレイン電極１１２ｂ上に絶縁膜１１４、１１６、１１８が形成されている。絶縁膜１１４、１１６、１１８は、トランジスタ１５０の保護絶縁膜としての機能を有する。

容量素子１６０は、基板１０２上の一対の電極の一方の電極としての機能を有する第２の酸化物半導体膜１０４ｂと、第２の酸化物半導体膜１０４ｂ上の誘電体膜として機能する絶縁膜１０８と、絶縁膜１０８を介して第２の酸化物半導体膜１０４ｂと重畳する位置の一対の電極の他方の電極としての機能を有する第１の酸化物半導体膜１１０ｂと、を有する。また、容量素子１６０上、より詳しくは、第１の酸化物半導体膜１１０ｂ上に保護絶縁膜としての機能を有する絶縁膜１１８が形成されている。

なお、上述のように絶縁膜１０８は、トランジスタ１５０においては、ゲート絶縁膜として機能し、容量素子１６０においては、誘電体膜として機能する。また、本実施の形態においては、絶縁膜１０８は、絶縁膜１０６と、絶縁膜１０７との積層構造である。ただし、本発明の一態様はこれに限定されず、絶縁膜１０８が単層構造、または３層以上の積層構造でもよい。

また、容量素子１６０は、透光性を有する。すなわち、容量素子１６０が有する、第１の酸化物半導体膜１１０ｂ、第２の酸化物半導体膜１０４ｂ、及び絶縁膜１０８は、それぞれ透光性を有する材料により構成される。このように、容量素子１６０が透光性を有することで、画素内のトランジスタが形成される箇所以外の領域に大きく（大面積に）形成することができるため、開口率を高めつつ容量値を増大させた半導体装置を得ることができる。この結果、表示品位の優れた半導体装置を得ることができる。また、容量素子１６０としては、トランジスタ１５０の作製工程を利用することで作製できる。したがって、製造コストが低い半導体装置を得ることができる。

なお、トランジスタ１５０及び容量素子１６０に用いる絶縁膜１０６、並びにトランジスタ１５０及び容量素子１６０上に設けられる絶縁膜１１８としては、少なくとも水素を含む絶縁膜を用いる。また、トランジスタ１５０及び容量素子１６０に用いる絶縁膜１０７、並びにトランジスタ１５０及び容量素子１６０上に設けられる絶縁膜１１４、１１６としては、少なくとも酸素を含む絶縁膜を用いる。このように、トランジスタ１５０及び容量素子１６０に用いる絶縁膜、並びにトランジスタ１５０及び容量素子１６０上に用いる絶縁膜を、上述の構成の絶縁膜とすることによって、トランジスタ１５０及び容量素子１６０が有する第１の酸化物半導体膜及び第２の酸化物半導体膜の抵抗率を制御することができる。

具体的には、トランジスタ１５０において、第１の酸化物半導体膜１１０ａは、チャネル領域として用いるため、第１の酸化物半導体膜１１０ｂ、第２の酸化物半導体膜１０４ａ、１０４ｂと比較し抵抗率が高い。一方で、第１の酸化物半導体膜１１０ｂ、及び第２の酸化物半導体膜１０４ａ、１０４ｂは電極としての機能を有するため、第１の酸化物半導体膜１１０ａと比較し抵抗率が低い。

ここで、第１の酸化物半導体膜１１０ａ、１１０ｂ、及び第２の酸化物半導体膜１０４ａ、１０４ｂの抵抗率の制御方法について、以下説明を行う。

＜酸化物半導体の抵抗率の制御方法＞
第１の酸化物半導体膜１１０ａ、１１０ｂ、及び第２の酸化物半導体膜１０４ａ、１０４ｂに用いることのできる酸化物半導体膜は、膜中の酸素欠損及び／又は膜中の水素、水等の不純物濃度によって、抵抗率を制御することができる半導体材料である。そのため、第１の酸化物半導体膜１１０ａ、１１０ｂ、及び第２の酸化物半導体膜１０４ａ、１０４ｂへ酸素欠損及び／又は不純物濃度が増加する処理、または酸素欠損及び／又は不純物濃度が低減する処理を選択することによって、同一工程で形成されたそれぞれの酸化物半導体膜の抵抗率を制御することができる。

具体的には、トランジスタ１５０のゲート電極として機能する第２の酸化物半導体膜１０４ａ、容量素子１６０の電極として機能する第２の酸化物半導体膜１０４ｂ、及び容量素子１６０の電極として機能する第１の酸化物半導体膜１１０ｂに用いる酸化物半導体膜にプラズマ処理を行い、該酸化物半導体の膜中の酸素欠損を増加させる、および／または酸化物半導体の膜中の水素、水等の不純物を増加させることによって、キャリア密度が高く、抵抗率が低い酸化物半導体膜とすることができる。また、酸化物半導体膜に水素を含む絶縁膜を接して形成し、該水素を含む絶縁膜から酸化物半導体膜に水素を拡散させることによって、キャリア密度が高く、抵抗率が低い酸化物半導体膜とすることができる。

一方、トランジスタ１５０のチャネル領域として機能する第１の酸化物半導体膜１１０ａは、絶縁膜１０７、１１４、１１６を設けることによって、水素を含む絶縁膜１０６、１１８と接しない構成とする。絶縁膜１０７、１１４、１１６の少なくとも一つに酸素を含む絶縁膜、別言すると、酸素を放出することが可能な絶縁膜を適用することで、第１の酸化物半導体膜１１０ａに酸素を供給することができる。酸素が供給された第１の酸化物半導体膜１１０ａは、膜中または界面の酸素欠損が補填され抵抗率が高い酸化物半導体膜となる。なお、酸素を放出することが可能な絶縁膜としては、例えば、酸化シリコン膜、または酸化窒化シリコン膜を用いることができる。

また、抵抗率が低い酸化物半導体膜を得るために、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いて、水素、ボロン、リン、または窒素を酸化物半導体膜に注入してもよい。

また、抵抗率が低い酸化物半導体膜を得るために、該酸化物半導体膜にプラズマ処理を行ってもよい。例えば、該プラズマ処理としては、代表的には、希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ）、水素、及び窒素の中から選ばれた一種を含むガスを用いたプラズマ処理が挙げられる。より具体的には、Ａｒ雰囲気下でのプラズマ処理、Ａｒと水素の混合ガス雰囲気下でのプラズマ処理、アンモニア雰囲気下でのプラズマ処理、Ａｒとアンモニアの混合ガス雰囲気下でのプラズマ処理、または窒素雰囲気下でのプラズマ処理などが挙げられる。

上記プラズマ処理によって、酸化物半導体膜は、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損は、キャリアを発生する要因になり得る場合がある。また、酸化物半導体膜の近傍、より具体的には、酸化物半導体膜の下側または上側に接する絶縁膜から、水素が供給されると、上記酸素欠損と水素が結合すると、キャリアである電子を生成する場合がある。

一方、酸素欠損が補填され、水素濃度が低減された酸化物半導体膜は、高純度真性化、又は実質的に高純度真性化された酸化物半導体膜といえる。ここで、実質的に真性とは、酸化物半導体膜のキャリア密度が、１×１０^１７個／ｃｍ^３未満であること、好ましくは１×１０^１３個／ｃｍ^３未満であること、さらに好ましくは１×１０^−９個／ｃｍ^３以上１×１０^１１個／ｃｍ^３未満であることを指す。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度を低減することができる。

また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０^６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０^−１３Ａ以下という特性を得ることができる。したがって、上述した高純度真性または実質的に高純度真性である酸化物半導体膜を用いる第１の酸化物半導体膜１１０ａをチャネル領域に用いるトランジスタ１５０は、電気特性の変動が小さく、信頼性の高いトランジスタとなる。

絶縁膜１０６として、例えば、水素を含む絶縁膜、別言すると水素を放出することが可能な絶縁膜、代表的には窒化シリコン膜を用いることで、第２の酸化物半導体膜１０４ａ、１０４ｂに水素を供給することができる。また、絶縁膜１１８としては、例えば、絶縁膜１０６と同様に水素を含む絶縁膜を用いることで、第１の酸化物半導体膜１１０ｂに水素を供給することができる。水素を放出することが可能な絶縁膜としては、膜中の含有水素濃度が１×１０^２２ａｔｏｍｓ／ｃｍ^３以上であると好ましい。このような絶縁膜を第２の酸化物半導体膜１０４ａ、１０４ｂ及び第１の酸化物半導体膜１１０ｂに接して形成することで、第２の酸化物半導体膜１０４ａ、１０４ｂ及び第１の酸化物半導体膜１１０ｂに効果的に水素を含有させることができる。このように、第２の酸化物半導体膜１０４ａ、１０４ｂ及び第１の酸化物半導体膜１１０ｂに接する絶縁膜の構成を変えることによって、酸化物半導体膜の抵抗率を制御することができる。

酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。したがって、水素が含まれている絶縁膜と接して設けられた第２の酸化物半導体膜１０４ａ、１０４ｂ及び第１の酸化物半導体膜１１０ｂは、第１の酸化物半導体膜１１０ａよりもキャリア密度の高い酸化物半導体膜となる。

トランジスタ１５０のチャネル領域が形成される第１の酸化物半導体膜１１０ａは、水素ができる限り低減されていることが好ましい。具体的には、第１の酸化物半導体膜１１０ａにおいて、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、２×１０^２０ａｔｏｍｓ／ｃｍ^３以下、好ましくは５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以下とする。

一方、トランジスタ１５０のゲート電極及び容量素子１６０の電極として機能する第２の酸化物半導体膜１０４ａ、１０４ｂと、容量素子１６０の電極として機能する酸化物半導体膜１１０ｂは、第１の酸化物半導体膜１１０ａよりも水素濃度及び／又は酸素欠損量が多く、抵抗率が低い酸化物半導体膜である。

また、第１の酸化物半導体膜１１０ａ、１１０ｂと、第２の酸化物半導体膜１０４ａ、１０４ｂは、同一の金属元素を有する。第１の酸化物半導体膜１１０ａ、１１０ｂと、第２の酸化物半導体膜１０４ａ、１０４ｂを同一の金属元素を有する構成とすることで、製造コストを低減できるため好ましい。ただし、第１の酸化物半導体膜１１０ａ、１１０ｂと、第２の酸化物半導体膜１０４ａ，１０４ｂは、同一の金属元素を有していても、組成が異なる場合がある。例えば、トランジスタ及び容量素子の作製工程中に、膜中の金属元素が脱離し、異なる金属組成となる場合がある。

このように、本発明の一態様の半導体装置においては、トランジスタのゲート電極として機能する導電膜と、容量素子の電極として機能する導電膜を同時に形成する、別言すると、トランジスタのゲート電極として機能する導電膜と、容量素子の電極として機能する導電膜を同一表面上に形成することで、製造コストを低減することが可能となる。また、トランジスタのゲート電極として機能する導電膜と、容量素子の電極として機能する導電膜は、酸化物半導体膜を含む構成である。該酸化物半導体膜に適切な処理を行うことで、抵抗率が低く、且つ透光性を有する導電膜とすることができる。該導電膜を用いることで、トランジスタおよび／または容量素子に透光性を付与することができる。

ここで、図１（Ａ）、（Ｂ）に示す半導体装置のその他の構成要素の詳細について、以下説明を行う。

＜基板＞
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１５０、容量素子１６０等を形成してもよい。

これらの他にも、基板１０２として、様々な基板を用いて、トランジスタを形成することが出来る。基板の種類は、特定のものに限定されることはない。その基板の一例としては、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィルムの一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミド、ポリイミド、無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、又はＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、又は回路の高集積化を図ることができる。

なお、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。

＜第１の酸化物半導体膜及び第２の酸化物半導体膜＞
第１の酸化物半導体膜１１０ａ、１１０ｂ、及び第２の酸化物半導体膜１０４ａ、１０４ｂは、少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＳｎまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物で表記される膜を含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。

スタビライザーとしては、上記Ｍで記載の金属を含め、例えば、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある。

第１の酸化物半導体膜１１０ａ、１１０ｂ、及び第２の酸化物半導体膜１０４ａ、１０４ｂを構成する酸化物半導体として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。

なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。

また、第１の酸化物半導体膜１１０ａ、１１０ｂと、第２の酸化物半導体膜１０４ａ、１０４ｂは、上記酸化物のうち、同一の金属元素を有する。第１の酸化物半導体膜１１０ａ、１１０ｂと、第２の酸化物半導体膜１０４ａ、１０４ｂを同一の金属元素とすることで、製造コストを低減させることができる。例えば、同一の金属組成の金属酸化物ターゲットを用いることで製造コストを低減させることができる。また同一の金属組成の金属酸化物ターゲットを用いることによって、酸化物半導体膜を加工する際のエッチングガスまたはエッチング液を共通して用いることができる。

＜絶縁膜＞
トランジスタ１５０のゲート絶縁膜、及び容量素子１６０の誘電体膜として機能する絶縁膜１０６、１０７としては、プラズマＣＶＤ法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を、それぞれ用いることができる。なお、絶縁膜１０６、１０７の積層構造とせずに、上述の材料から選択された単層の絶縁層を用いてもよい。

なお、トランジスタ１５０のチャネル領域として機能する第１の酸化物半導体膜１１０ａと接する絶縁膜１０７は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜１０７は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１０７に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁膜１０７を形成すればよい。または、成膜後の絶縁膜１０７に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。

また、絶縁膜１０６、１０７として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、等価酸化膜厚に対して物理的な膜厚を大きくできるため、等価酸化膜厚を１０ｎｍ以下または５ｎｍ以下とした場合でも、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。

なお、本実施の形態では、絶縁膜１０６として窒化シリコン膜を形成し、絶縁膜１０７として酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタ１５０のゲート絶縁膜及び容量素子１６０の誘電体膜として機能する絶縁膜１０８として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化することができる。よって、トランジスタ１５０及び容量素子１６０の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタ１５０及び容量素子１６０の静電破壊を抑制することができる。

＜ソース電極及びドレイン電極＞
ソース電極１１２ａ、及びドレイン電極１１２ｂに用いることのできる材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いることができる。例えば、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、モリブデン膜上に銅膜を積層した二層構造、モリブデンとタングステンを含む合金膜上に銅膜を積層した二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。また、ソース電極１１２ａ、及びドレイン電極１１２ｂを三層構造とする場合、一層目及び三層目には、チタン、窒化チタン、モリブデン、タングステン、モリブデンとタングステンを含む合金、モリブデンとジルコニウムを含む合金、又は窒化モリブデンでなる膜を形成し、２層目には、銅、アルミニウム、金又は銀、或いは銅とマンガンの合金等の低抵抗材料でなる膜を形成することが好ましい。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。また、ソース電極１１２ａ、及びドレイン電極１１２ｂに用いることのできる材料は、例えば、スパッタリング法を用いて形成することができる。

＜保護絶縁膜＞
トランジスタ１５０の保護絶縁膜として機能する絶縁膜１１４、１１６、１１８及び容量素子１６０の保護絶縁膜として機能する絶縁膜１１８としては、プラズマＣＶＤ法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を、それぞれ用いることができる。

なお、容量素子１６０において、絶縁膜１１８は、容量素子１６０の電極として機能する第１の酸化物半導体膜１１０ｂの抵抗率を低下させる機能も有する。

また、トランジスタ１５０のチャネル領域として機能する第１の酸化物半導体膜１１０ａと接する絶縁膜１１４は、酸化物絶縁膜であることが好ましく、酸素を放出することが可能な絶縁膜を用いる。酸素を放出することが可能な絶縁膜を別言すると、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有する絶縁膜である。なお、絶縁膜１１４に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁膜１１４を形成すればよい。または、成膜後の絶縁膜１１４に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。

絶縁膜１１４として、酸素を放出することが可能な絶縁膜を用いることで、トランジスタ１５０のチャネル領域として機能する第１の酸化物半導体膜１１０ａに酸素を移動させ、第１の酸化物半導体膜１１０ａの酸素欠損量を低減することが可能となる。例えば、膜の表面温度が１００℃以上７００℃以下、好ましくは１００℃以上５００℃以下の加熱処理で行われる、昇温脱離ガス分析（以下、ＴＤＳ分析とする。）によって測定される酸素分子の放出量が、１．０×１０^１８分子／ｃｍ^３以上ある絶縁膜を用いることで、第１の酸化物半導体膜１１０ａに含まれる酸素欠損量を低減することができる。

また、絶縁膜１１４の厚さは、５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下とすることができる。絶縁膜１１６の厚さは、３０ｎｍ以上５００ｎｍ以下、好ましくは１５０ｎｍ以上４００ｎｍ以下とすることができる。

また、絶縁膜１１４、１１６は、同種の材料の絶縁膜を用いることができるため、絶縁膜１１４と絶縁膜１１６の界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁膜１１４と絶縁膜１１６の界面は、破線で図示している。なお、本実施の形態においては、絶縁膜１１４と絶縁膜１１６の２層構造について説明したが、これに限定されず、例えば、絶縁膜１１４の単層構造、絶縁膜１１６の単層構造、または３層以上の積層構造としてもよい。

なお、ソース電極１１２ａ及びドレイン電極１１２ｂと、第１の酸化物半導体膜１１０ａとの間に、絶縁膜１２２を設けてもよい。その場合の例を、図１７（Ａ）、（Ｂ）に示す。ソース電極１１２ａ及びドレイン電極１１２ｂと、第１の酸化物半導体膜１１０ａとは、絶縁膜１２２に設けられたコンタクトホールを介して接続されている。絶縁膜１２２は、絶縁膜１０８で述べた内容と同様な材質や膜質を採用することが出来る。

＜表示装置の作製方法＞
次に、図１（Ａ）、（Ｂ）に示す半導体装置の作製方法の一例について、図２及び図３を用いて説明する。

まず、基板１０２上に第２の酸化物半導体膜１０４ａを含むゲート電極と、一対の電極の一方の電極として機能する第２の酸化物半導体膜１０４ｂを形成する。その後、基板１０２、及び第２の酸化物半導体膜１０４ａ、１０４ｂ上に絶縁膜１０６、１０７を含む絶縁膜１０８を形成する（図２（Ａ）参照）。

なお、基板１０２、第２の酸化物半導体膜１０４ａ、１０４ｂ、及び絶縁膜１０６、１０７としては、上述の列挙した材料の中から選択することで形成できる。なお、本実施の形態においては、基板１０２としてはガラス基板を用い、第２の酸化物半導体膜１０４ａ、１０４ｂとしては、Ｉｎ−Ｇａ−Ｚｎ酸化物膜（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物ターゲットを使用。）を用い、絶縁膜１０６としては、水素を放出することが可能な窒化シリコン膜を用い、絶縁膜１０７としては、酸素を放出することが可能な酸化窒化シリコン膜を用いる。

第２の酸化物半導体膜１０４ａ、１０４ｂに水素を放出することが可能な窒化シリコン膜を接して設けることにより、第２の酸化物半導体膜１０４ａ、１０４ｂの抵抗率を下げることが可能となる。

また、第２の酸化物半導体膜１０４ａ、１０４ｂは、基板１０２上に酸化物半導体膜を成膜後、該酸化物半導体膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで形成される。

次に、絶縁膜１０８上の第２の酸化物半導体膜１０４ａを含むゲート電極と重畳する位置に第１の酸化物半導体膜１１０ａと、絶縁膜１０８上の第２の酸化物半導体膜１０４ｂと重畳する位置に第１の酸化物半導体膜１１０ｂと、をそれぞれ形成する（図２（Ｂ）参照）。

第１の酸化物半導体膜１１０ａ、１１０ｂとしては、上述の列挙した材料の中から選択することで形成できる。なお、本実施の形態においては、第１の酸化物半導体膜１１０ａ、１１０ｂとしては、Ｉｎ−Ｇａ−Ｚｎ酸化物膜（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物ターゲットを使用。）を用いる。

また、第１の酸化物半導体膜１１０ａ、１１０ｂは、絶縁膜１０８上に酸化物半導体膜を成膜後、該酸化物半導体膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで形成される。

また、第１の酸化物半導体膜１１０ａと、第１の酸化物半導体膜１１０ｂは、同一の酸化物半導体膜より加工して形成されるため、少なくとも同一の金属元素を有する。また、第１の酸化物半導体膜１１０ａ、１１０ｂのエッチング加工の際に、オーバーエッチングによって絶縁膜１０７の一部（第１の酸化物半導体膜１１０ａ、１１０ｂから露出した領域）がエッチングされ膜厚が減少することがある。

第１の酸化物半導体膜１１０ａ、１１０ｂを形成後、熱処理を行うと好ましい。該熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、より好ましくは３５０℃以上４５０℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧雰囲気で行えばよい。また、熱処理の雰囲気は、不活性ガス雰囲気で熱処理を行った後に、第１の酸化物半導体膜１１０ａ、１１０ｂから脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。ここでの熱処理によって、絶縁膜１０６、１０７、及び第１の酸化物半導体膜１１０ａ、１１０ｂの少なくとも１つから水素や水などの不純物を除去することができる。なお、該熱処理は、第１の酸化物半導体膜１１０ａ、１１０ｂを島状に加工する前に行ってもよい。

なお、第１の酸化物半導体膜１１０ａをチャネル領域とするトランジスタ１５０に安定した電気特性を付与するためには、第１の酸化物半導体膜１１０ａ中の不純物を低減し、第１の酸化物半導体膜１１０ａを真性または実質的に真性にすることが有効である。

次に、絶縁膜１０８、及び第１の酸化物半導体膜１１０ａ、１１０ｂ上に導電膜を成膜し、該導電膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで、絶縁膜１０８及び第１の酸化物半導体膜１１０ａ上にソース電極１１２ａ、及びドレイン電極１１２ｂを形成する（図２（Ｃ）参照）。

ソース電極１１２ａ、及びドレイン電極１１２ｂとしては、上述の列挙した材料の中から選択することで形成できる。なお、本実施の形態においては、ソース電極１１２ａ、及びドレイン電極１１２ｂとしては、チタン膜と、アルミニウム膜と、チタン膜との３層の積層構造を用いる。

次に、絶縁膜１０８、第１の酸化物半導体膜１１０ａ、１１０ｂ、ソース電極１１２ａ、及びドレイン電極１１２ｂ上に絶縁膜１１４、１１６を形成する（図２（Ｄ）参照）。

絶縁膜１１４、１１６としては、上述の列挙した材料の中から選択することで形成できる。なお、本実施の形態においては、絶縁膜１１４、１１６としては、酸素を放出することが可能な酸化窒化シリコン膜を用いる。

次に、絶縁膜１１４、１１６の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで開口１４０を形成する（図３（Ａ）参照）。

開口１４０としては、第１の酸化物半導体膜１１０ｂが露出するように形成する。開口１４０の形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口１４０の形成方法としては、これに限定されず、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。なお、開口１４０を形成するためのエッチング工程によって、第１の酸化物半導体膜１１０ｂの膜厚が減少する場合がある。

この後、熱処理を行うことが好ましい。該熱処理によって、絶縁膜１１４、または絶縁膜１１６に含まれる酸素の一部を第１の酸化物半導体膜１１０ａに移動させ、第１の酸化物半導体膜１１０ａ中の酸素欠損を補填することが可能である。この結果、第１の酸化物半導体膜１１０ａに含まれる酸素欠損量を低減することができる。一方、絶縁膜１１４と接しない第１の酸化物半導体膜１１０ｂの酸素欠損量は低減されないため、第１の酸化物半導体膜１１０ｂは、第１の酸化物半導体膜１１０ａより多くの酸素欠損を含有することとなる。熱処理の条件としては、第１の酸化物半導体膜１１０ａ、１１０ｂを形成後の熱処理と同様とすることができる。

次に、開口１４０を覆うように、絶縁膜１１６、及び第１の酸化物半導体膜１１０ｂ上に絶縁膜１１８を形成する（図３（Ｂ）参照）。

絶縁膜１１８としては、上述の列挙した材料の中から選択することで形成できる。なお、本実施の形態においては、絶縁膜１１８としては、水素を放出することが可能な窒化シリコン膜を用いる。絶縁膜１１８に含まれる水素が第１の酸化物半導体膜１１０ｂに拡散すると、第１の酸化物半導体膜１１０ｂの抵抗率が低下する。なお、第１の酸化物半導体膜１１０ｂの抵抗率の低下に伴い、図３（Ａ）と図３（Ｂ）に示す第１の酸化物半導体膜１１０ｂのハッチングを変えて図示している。

第１の酸化物半導体膜１１０ｂの抵抗率は、少なくとも第１の酸化物半導体膜１１０ａよりも低く、好ましくは、１×１０^−３Ωｃｍ以上１×１０^４Ωｃｍ未満、さらに好ましくは、１×１０^−３Ωｃｍ以上１×１０^−１Ωｃｍ未満であるとよい。なお、絶縁膜１１８は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、トランジスタ１５０に含まれる第１の酸化物半導体膜１１０ａへ拡散するのを防ぐ効果も奏する。

また、本実施の形態の絶縁膜１１８として用いる窒化シリコン膜としては、ブロック性を高めるために、高温で成膜されることが好ましく、例えば１００℃以上基板の歪み点以下、より好ましくは３００℃以上４００℃以下の温度で加熱して成膜することが好ましい。

また、第１の酸化物半導体膜１１０ｂの形成に伴い、容量素子１６０が作製される。容量素子１６０は、一対の電極間に誘電体層が挟持された構造であり、一対の電極の一方が第２の酸化物半導体膜１０４ｂであり、一対の電極の他方が第１の酸化物半導体膜１１０ｂである。また、絶縁膜１０８が容量素子１６０の誘電体層として機能する。

以上の工程によって、トランジスタ１５０と、容量素子１６０とを同一基板上に形成することができる。

以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置について、実施の形態１に示す半導体装置の変形例について、図４乃至図６を用いて説明する。なお、実施の形態１の図１乃至図３で示した符号と同様の箇所または同様の機能を有する箇所については同様の符号を用い、その繰り返しの説明は省略する。

＜半導体装置の構成例（変形例１）＞
図４（Ａ）は、本発明の一態様の半導体装置の上面図であり、図４（Ｂ）は、図４（Ａ）の一点鎖線Ｅ−Ｆ間、及び一点鎖線Ｇ−Ｈ間における切断面の断面図に相当する。なお、図４（Ａ）において、煩雑になることを避けるため、半導体装置の構成要素の一部（ゲート絶縁膜等）を省略して図示している。

図４（Ａ）、（Ｂ）に示す半導体装置は、第１の酸化物半導体膜１１０ａと、第２の酸化物半導体膜１０４ａとを含むトランジスタ１５１と、一対の電極間に絶縁膜を含む容量素子１６１と、を有する。なお、容量素子１６１において、一対の電極の一方が第２の酸化物半導体膜１０４ａと同一平面上の第１の酸化物半導体膜１０４ｂであり、一対の電極の他方が導電膜１２０である。

トランジスタ１５１は、基板１０２上の第２の酸化物半導体膜１０４ａを含むゲート電極と、第２の酸化物半導体膜１０４ａを含むゲート電極上のゲート絶縁膜として機能する絶縁膜１０８と、絶縁膜１０８上の第２の酸化物半導体膜１０４ａを含むゲート電極と重畳する位置の第１の酸化物半導体膜１１０ａと、第１の酸化物半導体膜１１０ａ上のソース電極１１２ａ及びドレイン電極１１２ｂとを有する。なお、図４（Ａ）、（Ｂ）に示すトランジスタ１５１は、所謂ボトムゲート構造である。

また、トランジスタ１５１上、より詳しくは、第１の酸化物半導体膜１１０ａ、ソース電極１１２ａ及びドレイン電極１１２ｂ上に絶縁膜１１４、１１６、１１８が形成されている。絶縁膜１１４、１１６、１１８は、トランジスタ１５１の保護絶縁膜としての機能を有する。また、絶縁膜１１４、１１６、１１８には、ドレイン電極１１２ｂに達する開口１４２が形成されており、開口１４２を覆うように絶縁膜１１８上に導電膜１２０が形成されている。導電膜１２０は、例えば、画素電極としての機能を有する。

容量素子１６１は、基板１０２上の一対の電極の一方の電極としての機能を有する第２の酸化物半導体膜１０４ｂと、第２の酸化物半導体膜１０４ｂ上の誘電体膜として機能する絶縁膜１０８、１１４、１１６、１１８と、絶縁膜１０８、１１４、１１６、１１８を介して第２の酸化物半導体膜１０４ｂと重畳する位置の一対の電極の他方の電極としての機能を有する導電膜１２０と、を有する。すなわち、導電膜１２０は、画素電極としての機能と容量素子の電極としての機能を有する。

なお、上述のように絶縁膜１０８は、トランジスタ１５１においては、ゲート絶縁膜として機能し、容量素子１６１においては、誘電体膜の一部として機能する。また、絶縁膜１１４、１１６、１１８は、トランジスタ１５１においては、保護絶縁膜として機能し、容量素子１６１においては、誘電体膜の一部として機能する。なお、図４（Ａ）、（Ｂ）においては、誘電体膜の一部として絶縁膜１１４、１１６、１１８を設ける構成について例示したが、これに限定されない。例えば、トランジスタ１５１の作製工程中において、開口１４２を形成時に容量素子１６１の絶縁膜１１４、１１６、１１８を除去してもよい。

また、容量素子１６１は、透光性を有する。すなわち、容量素子１６１が有する、第２の酸化物半導体膜１０４ｂ、絶縁膜１０８、１１４、１１６、１１８、及び導電膜１２０は、それぞれ透光性を有する材料により構成される。このように、容量素子１６１が透光性を有することで、画素内のトランジスタが形成される箇所以外の領域に大きく（大面積に）形成することができるため、開口率を高めつつ容量値を増大させた半導体装置を得ることができる。この結果、表示品位の優れた半導体装置を得ることができる。また、容量素子１６１としては、トランジスタ１５１の作製工程を利用することで作製できる。したがって、製造コストが低い半導体装置を得ることができる。

なお、絶縁膜１０６、１１８としては、少なくとも水素を含む絶縁膜を用いる。また、絶縁膜１０７、１１４、１１６としては、少なくとも酸素を含む絶縁膜を用いる。このように、トランジスタ１５１及び容量素子１６１に用いる絶縁膜またはトランジスタ１５１及び容量素子１６１に接する絶縁膜を、上述の構成の絶縁膜とすることによって、トランジスタ１５１及び容量素子１６１が有する第１の酸化物半導体膜及び第２の酸化物半導体膜の抵抗率を制御することができる。

なお、第１の酸化物半導体膜１１０ａ、及び第２の酸化物半導体膜１０４ａ、１０４ｂの抵抗率については、実施の形態１の記載を参酌することで、制御することができる。

実施の形態１の図１（Ａ）、（Ｂ）に記載の半導体装置と、図４（Ａ）、（Ｂ）に示す半導体装置の主な違いとしては、容量素子１６１の他方の電極を導電膜１２０とした点である。このように、容量素子１６１の一対の電極の他方は、画素電極として機能する導電膜１２０としてもよい。

このように、本発明の一態様の半導体装置においては、トランジスタのゲート電極として機能する導電膜と、容量素子の電極として機能する導電膜を同時に形成する、別言すると、トランジスタのゲート電極として機能する導電膜と、容量素子の電極として機能する導電膜を同一表面上に形成することで、製造コストを低減することが可能となる。また、トランジスタのゲート電極として機能する導電膜と、容量素子の電極として機能する導電膜は、酸化物半導体膜を含む構成である。該酸化物半導体膜に適切な処理を行うことで、導電率が高く、且つ透光性を有する導電膜とすることができる。該導電膜を用いることで、トランジスタおよび／または容量素子に透光性を付与することができる。

なお、ソース電極１１２ａ及びドレイン電極１１２ｂと、第１の酸化物半導体膜１１０ａとの間に、絶縁膜１２２を設けてもよい。その場合の例を、図１８（Ａ）、（Ｂ）に示す。

なお、導電膜１２０と同時に成膜し、同時にエッチングして、同時に形成した導電膜１２０ａをトランジスタのチャネル領域と重なるように設けてもよい。その場合の例を、図１５（Ａ）、図１９（Ａ）に示す。導電膜１２０ａは、一例としては、導電膜１２０と同時に成膜し、同時にエッチングして、同時に形成するため、同じ材料を有している。そのため、プロセス工程の増加を抑制することができる。ただし、本発明の実施形態の一態様は、これに限定されない。導電膜１２０ａは、導電膜１２０とは異なる工程で形成してもよい。導電膜１２０ａは、トランジスタのチャネル領域と重なる領域を有している。したがって、導電膜１２０ａは、トランジスタの第２のゲート電極としての機能を有している。そのため、導電膜１２０ａは、第２の酸化物半導体膜１０４ａと接続されていてもよい。または、導電膜１２０ａは、第２の酸化物半導体膜１０４ａと接続されずに、第２の酸化物半導体膜１０４ａとは異なる信号や異なる電位が供給されていてもよい。

ここで、図４（Ａ）、（Ｂ）に示す半導体装置のその他の構成要素の詳細について、以下説明を行う。

＜導電膜＞
導電膜１２０は、画素電極としての機能を有する。導電膜１２０としては、例えば、可視光において、透光性を有する材料を用いればよい。具体的には、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。また、導電膜１２０としては、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。また、導電膜１２０としては、例えば、スパッタリング法を用いて形成することができる。

＜表示装置の作製方法（変形例１）＞
次に、図４（Ａ）、（Ｂ）に示す半導体装置の作製方法の一例について、図５及び図６を用いて説明する。

まず、基板１０２上に第２の酸化物半導体膜１０４ａを含むゲート電極と、一対の電極の一方の電極として機能する第２の酸化物半導体膜１０４ｂを形成する。その後、第２の酸化物半導体膜１０４ａ、１０４ｂ上に絶縁膜１０６、１０７を含む絶縁膜１０８を形成する（図５（Ａ）参照）。

次に、絶縁膜１０８上の第２の酸化物半導体膜１０４ａを含むゲート電極と重畳する位置に第１の酸化物半導体膜１１０ａを形成する（図５（Ｂ）参照）。

第１の酸化物半導体膜１１０ａは、絶縁膜１０８上に酸化物半導体膜を成膜し、該酸化物半導体膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで形成される。

また、第１の酸化物半導体膜１１０ａのエッチング加工の際に、オーバーエッチングによって絶縁膜１０７の一部（第１の酸化物半導体膜１１０ａから露出した領域）がエッチングされ膜厚が減少することがある。

第１の酸化物半導体膜１１０ａを形成後、熱処理を行うと好ましい。該熱処理は、実施の形態１の第１の酸化物半導体膜１１０ａ形成後の熱処理を参酌することで行うことができる。

次に、絶縁膜１０８、及び第１の酸化物半導体膜１１０ａ上に導電膜を成膜し、該導電膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで第１の酸化物半導体膜１１０ａ上にソース電極１１２ａ、及びドレイン電極１１２ｂを形成する（図５（Ｃ）参照）。

次に、絶縁膜１０８、第１の酸化物半導体膜１１０ａ、ソース電極１１２ａ、及びドレイン電極１１２ｂ上に絶縁膜１１４、１１６、１１８を形成する（図５（Ｄ）参照）。

次に、絶縁膜１１４、１１６、１１８の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで開口１４２を形成する（図６（Ａ）参照）。

開口１４２としては、ドレイン電極１１２ｂが露出するように形成する。開口１４２の形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口１４２の形成方法としては、これに限定されず、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。

次に、開口１４２を覆うように絶縁膜１１８上に導電膜を成膜し、該導電膜の所望の領域が残るようにパターニング及びエッチングを行い、導電膜１２０を形成する（図６（Ｂ）参照）。

以上の工程によって、トランジスタ１５１と、容量素子１６１とを同一基板上に形成することができる。

なお、絶縁膜１１８の上に、絶縁膜１１８ａを配置してもよい。その場合の例を図１５（Ｂ）、（Ｃ）、及び図１９（Ｂ）、（Ｃ）に示す。絶縁膜１１８ａとしては、例えば、有機樹脂材料を用いて形成することができる。絶縁膜１１８ａに適用できる材料としては、例えば、アクリル系樹脂、ポリイミド系樹脂、ポリアミド系樹脂などが挙げられる。

なお、図１５（Ｃ）、図１９（Ｃ）に示すように、導電膜１２１を設けてもよい。導電膜１２１は、トランジスタのチャネル領域と重なるように設けてもよい。導電膜１２１は、導電膜１２０で述べた内容と同様な材料を用いて形成してもよい。導電膜１２１は、トランジスタのチャネル領域と重なる領域を有している。したがって、導電膜１２１は、トランジスタの第２のゲート電極としての機能を有している。そのため、導電膜１２１は、第２の酸化物半導体膜１０４ａと接続されていてもよい。または、導電膜１２１は、第２の酸化物半導体膜１０４ａと接続されずに、第２の酸化物半導体膜１０４ａとは異なる信号や異なる電位が供給されていてもよい。

なお、導電膜１２１と同時に成膜し、同時にエッチングして、同時に形成した導電膜１２１ａを容量素子の電極と重なるように設けて、容量素子を構成してもよい。その場合の例を図２０（Ａ）、（Ｂ）、（Ｃ）に示す。この結果、容量素子の容量値を大きくすることが出来る。

以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置について、実施の形態１に示す半導体装置の変形例について、図７を用いて説明する。なお、実施の形態１の図１乃至図３で示した符号と同様の箇所または同様の機能を有する箇所については同様の符号を用い、その繰り返しの説明は省略する。

＜半導体装置の構成例（変形例２）＞
図７（Ａ）は、本発明の一態様の半導体装置の上面図であり、図７（Ｂ）は、図７（Ａ）の一点鎖線Ｉ−Ｊ間、及び一点鎖線Ｋ−Ｌ間における切断面の断面図に相当する。なお、図７（Ａ）において、煩雑になることを避けるため、半導体装置の構成要素の一部（ゲート絶縁膜等）を省略して図示している。

図７（Ａ）、（Ｂ）に示す半導体装置は、第１の酸化物半導体膜１１０ａと、第２の酸化物半導体膜１０４ａとを含むトランジスタ１５２と、一対の電極間に絶縁膜を含む容量素子１６２と、を有する。

トランジスタ１５２は、基板１０２上の第２の酸化物半導体膜１０４ａを含むゲート電極と、第２の酸化物半導体膜１０４ａを含むゲート電極上のゲート絶縁膜として機能する絶縁膜１０８と、絶縁膜１０８上の第２の酸化物半導体膜１０４ａを含むゲート電極と重畳する位置の第１の酸化物半導体膜１１０ａと、第１の酸化物半導体膜１１０ａ上のソース電極１１２ａ及びドレイン電極１１２ｂとを有する。なお、図７（Ａ）、（Ｂ）に示すトランジスタ１５２は、所謂ボトムゲート構造である。

また、トランジスタ１５２上、より詳しくは、第１の酸化物半導体膜１１０ａ、ソース電極１１２ａ及びドレイン電極１１２ｂ上に絶縁膜１１４、１１６、１１８が形成されている。絶縁膜１１４、１１６、１１８は、トランジスタ１５２の保護絶縁膜としての機能を有する。また、絶縁膜１１４、１１６、１１８には、ドレイン電極１１２ｂに達する開口１４２が形成されており、開口１４２を覆うように絶縁膜１１８上に導電膜１２０が形成されている。導電膜１２０は、例えば、画素電極としての機能を有する。

また、容量素子１６２において、一対の電極の一方が第２の酸化物半導体膜１０４ｂであり、一対の電極の他方が導電膜１２０である。また、容量素子１６２は、一対の電極間に、さらに電極を有する。該電極は、第１の酸化物半導体膜１１０ａと同一平面上に形成された第１の酸化物半導体膜１１０ｂである。

このように、一対の電極間にさらに電極を設ける構成とすることで、容量素子の面積を増加させずに、容量を大きくすることができる。容量素子１６２としては、例えば、以下の構造とみることができる。容量素子１６２は、第２の酸化物半導体膜１０４ｂと第１の酸化物半導体膜１１０ａに挟持される絶縁膜１０８を誘電体膜とする第１の容量素子と、第１の酸化物半導体膜１１０ａと導電膜１２０に挟持される絶縁膜１１８を誘電体膜とする第２の容量素子が積層して設けられる構造である。

なお、上述のように絶縁膜１０８は、トランジスタ１５２において、ゲート絶縁膜として機能し、容量素子１６２において、誘電体膜の一部として機能する。また、絶縁膜１１４、１１６、１１８は、トランジスタ１５２において、保護絶縁膜として機能する。また、絶縁膜１１８は、容量素子１６２において、誘電体膜の一部として機能する。

また、容量素子１６２は、透光性を有する。すなわち、容量素子１６２が有する、第１の酸化物半導体膜１１０ｂ、第２の酸化物半導体膜１０４ｂ、絶縁膜１０８、１１８、及び導電膜１２０は、それぞれ透光性を有する材料により構成される。このように、容量素子１６２が透光性を有することで、画素内のトランジスタが形成される箇所以外の領域に大きく（大面積に）形成することができるため、開口率を高めつつ容量値を増大させた半導体装置を得ることができる。この結果、表示品位の優れた半導体装置を得ることができる。また、容量素子１６２としては、トランジスタ１５２の作製工程を利用することで作製できる。したがって、製造コストが低い半導体装置を得ることができる。

なお、絶縁膜１０６、１１８としては、少なくとも水素を含む絶縁膜を用いる。また、絶縁膜１０７、１１４、１１６としては、少なくとも酸素を含む絶縁膜を用いる。このように、トランジスタ１５２及び容量素子１６２に用いる絶縁膜またはトランジスタ１５２及び容量素子１６２に接する絶縁膜を、上述の構成の絶縁膜とすることによって、トランジスタ１５２及び容量素子１６２が有する第１の酸化物半導体膜及び第２の酸化物半導体膜の抵抗率を制御することができる。

なお、第１の酸化物半導体膜１１０ａ、１１０ｂ及び第２の酸化物半導体膜１０４ａ、１０４ｂの抵抗率については、実施の形態１の記載を参酌することで、制御することができる。

実施の形態１の図１（Ａ）、（Ｂ）に記載の半導体装置と、図７（Ａ）、（Ｂ）に示す半導体装置の主な違いとしては、容量素子１６２の電極構造である。

本発明の一態様の半導体装置においては、トランジスタのゲート電極として機能する導電膜と、容量素子の電極として機能する導電膜を同時に形成する、別言すると、トランジスタのゲート電極として機能する導電膜と、容量素子の電極として機能する導電膜を同一表面上に形成することで、製造コストを低減することが可能となる。また、トランジスタのゲート電極として機能する導電膜と、容量素子の電極として機能する導電膜は、酸化物半導体膜を含む構成である。該酸化物半導体膜に適切な処理を行うことで、導電率が高く、且つ透光性を有する導電膜とすることができる。該導電膜を用いることで、トランジスタおよび／または容量素子に透光性を付与することができる。

なお、図７（Ａ）、（Ｂ）に示す半導体装置の作製方法としては、図１（Ａ）、（Ｂ）に示す半導体装置、及び図４（Ａ）、（Ｂ）に示す半導体装置の作製方法を組み合わせることで、形成することができる。

なお、図１５（Ａ）と同様に、導電膜１２０ａをトランジスタのチャネル領域と重なるように設けてもよい。その場合の例を図１６（Ａ）、及び図１９（Ａ）に示す。

また、図１５（Ｂ）、（Ｃ）と同様に、絶縁膜１１８の上に、絶縁膜１１８ａを配置してもよい。その場合の例を図１６（Ｂ）、（Ｃ）、及び図１９（Ｂ）、（Ｃ）に示す。

以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置について、実施の形態１に示す半導体装置の変形例について、図８乃至図１０を用いて説明する。なお、実施の形態１の図１乃至図３で示した符号と同様の箇所または同様の機能を有する箇所については同様の符号を用い、その繰り返しの説明は省略する。

＜半導体装置の構成例（変形例３）＞
図８（Ａ）は、本発明の一態様の半導体装置の上面図であり、図８（Ｂ）は、図８（Ａ）の一点鎖線Ｍ−Ｎ間、及び一点鎖線Ｏ−Ｐ間における切断面の断面図に相当する。なお、図８（Ａ）において、煩雑になることを避けるため、半導体装置の構成要素の一部（ゲート絶縁膜等）を省略して図示している。

図８（Ａ）、（Ｂ）に示す半導体装置は、第１の酸化物半導体膜２１０と、第２の酸化物半導体膜２０４ａとを含むトランジスタ２５０と、一対の電極間に絶縁膜を含む容量素子２６０と、を有する。なお、容量素子２６０において、一対の電極の一方が第２の酸化物半導体膜２０４ａと同一平面上の第２の酸化物半導体膜２０４ｂであり、一対の電極の他方が導電膜２２０である。

トランジスタ２５０は、基板２０２上の絶縁膜２１６と、絶縁膜２１６上の第１の酸化物半導体膜２１０と、第１の酸化物半導体膜２１０上のソース電極２１２ａ及びドレイン電極２１２ｂと、第１の酸化物半導体膜２１０上のゲート絶縁膜として機能する絶縁膜２０８と、絶縁膜２０８上の第１の酸化物半導体膜２１０と重畳する位置の第２の酸化物半導体膜２０４ａを含むゲート電極と、を有する。なお、図８（Ａ）、（Ｂ）に示すトランジスタ２５０は、所謂トップゲート構造である。

また、トランジスタ２５０上、より詳しくは、第２の酸化物半導体膜２０４ａを含むゲート電極、ソース電極２１２ａ、及びドレイン電極２１２ｂ上に絶縁膜２１８、２１７が形成されている。絶縁膜２１８、２１７は、トランジスタ２５０の保護絶縁膜としての機能を有する。また、絶縁膜２１８、２１７にはドレイン電極２１２ｂに達する開口２４０が形成されており、開口２４０を覆うように絶縁膜２１７上に導電膜２２０が形成されている。導電膜２２０は、例えば、画素電極としての機能を有する。

容量素子２６０は、基板２０２上の絶縁膜２１６と、絶縁膜２１６上の絶縁膜２０８と、絶縁膜２０８上の一対の電極の一方としての機能を有する第２の酸化物半導体膜２０４ｂと、第２の酸化物半導体膜２０４ｂ上の誘電体膜として機能する絶縁膜２１８、２１７と、絶縁膜２１８、２１７を介して第２の酸化物半導体膜２０４ｂと重畳する位置の一対の電極の他方としての機能を有する導電膜２２０と、を有する。すなわち、導電膜２２０は、画素電極としての機能と容量素子の電極としての機能を有する。

なお、上述のように絶縁膜２０８は、トランジスタ２５０においては、ゲート絶縁膜として機能し、容量素子２６０においては、誘電体膜の一部として機能する。また、絶縁膜２１８、２１７は、トランジスタ２５０においては、保護絶縁膜として機能し、容量素子２６０においては、誘電体膜の一部として機能する。なお、図８（Ａ）、（Ｂ）においては、誘電体膜の一部として絶縁膜２１８、２１７を設ける構成について例示したが、これに限定されない。例えば、トランジスタ２５０の作製工程中において、容量素子２６０の絶縁膜２１８、２１７の一部を除去してもよい。

また、容量素子２６０は、透光性を有する。すなわち、容量素子２６０が有する、絶縁膜２１６、２０６、２０７、２１８、２１７は、それぞれ透光性を有する材料により構成される。このように、容量素子２６０が透光性を有することで、画素内のトランジスタが形成される箇所以外の領域に大きく（大面積に）形成することができるため、開口率を高めつつ容量値を増大させた半導体装置を得ることができる。この結果、表示品位の優れた半導体装置を得ることができる。また、容量素子２６０としては、トランジスタ２５０の作製工程を利用することで作製できる。したがって、製造コストが低い半導体装置を得ることができる。

なお、絶縁膜２０７、２１８としては、少なくとも水素を含む絶縁膜を用いる。また、絶縁膜２１６、２０６、２１７としては、少なくとも酸素を含む絶縁膜を用いる。このように、トランジスタ２５０及び容量素子２６０に用いる絶縁膜またはトランジスタ２５０及び容量素子２６０に接する絶縁膜を、上述の構成の絶縁膜とすることによって、トランジスタ２５０及び容量素子２６０が有する第１の酸化物半導体膜及び第２の酸化物半導体膜の抵抗率を制御することができる。

具体的には、トランジスタ２５０において、第１の酸化物半導体膜２１０は、チャネル形成領域として用いるため、第２の酸化物半導体膜２０４ａ、２０４ｂと比較し抵抗率が高い。一方で、第２の酸化物半導体膜２０４ａ、２０４ｂは電極としての機能を有するため、抵抗率が低い。

ここで、第１の酸化物半導体膜２１０、及び第２の酸化物半導体膜２０４ａ、２０４ｂの抵抗率の制御方法について、以下説明を行う。

＜酸化物半導体の抵抗率の制御方法２＞
第１の酸化物半導体膜２１０、及び第２の酸化物半導体膜２０４ａ、２０４ｂに用いることのできる酸化物半導体は、膜中の酸素欠損及び／又は膜中の水素、水等の不純物濃度によって、抵抗率を制御することができる半導体材料である。そのため、第１の酸化物半導体膜２１０、及び第２の酸化物半導体膜２０４ａ、２０４ｂへ酸素欠損及び／又は不純物濃度が増加する処理、または酸素欠損及び／又は不純物濃度が低減する処理を選択することによって、それぞれの酸化物半導体の有する抵抗率を制御することができる。

具体的には、トランジスタ２５０のゲート電極として機能する第２の酸化物半導体膜２０４ａ、容量素子２６０の電極として機能する第２の酸化物半導体膜２０４ｂに用いる酸化物半導体膜にプラズマ処理を行い、該酸化物半導体の膜中の酸素欠損を増加させる、および／または酸化物半導体の膜中の水素、水等の不純物を増加させることによって、キャリア密度が高く、低抵抗な酸化物半導体とすることができる。また、酸化物半導体に水素を含む絶縁膜を接して形成し、該水素を含む絶縁膜から酸化物半導体に水素を拡散させることによって、キャリア密度が高く、抵抗率が低い酸化物半導体とすることができる。

一方、トランジスタ２５０のチャネル形成領域として機能する第１の酸化物半導体膜２１０は、絶縁膜２１６、２０６を設けることによって、水素を含む絶縁膜２１８と接しない構成とする。また、絶縁膜２１６、２０６の少なくとも一方は、酸素を放出することが可能な絶縁膜とすることで、第１の酸化物半導体膜２１０に酸素を供給することができる。酸素が供給された第１の酸化物半導体膜２１０は、膜中または界面の酸素欠損が補填され高抵抗な酸化物半導体となる。なお、酸素を放出することが可能な絶縁膜としては、例えば、酸化シリコン膜、または酸化窒化シリコン膜を用いることができる。

このように、本発明の一態様の半導体装置においては、トランジスタのゲート電極として機能する導電膜と、容量素子の電極として機能する導電膜を同時に形成する、別言すると、トランジスタのゲート電極として機能する導電膜と、容量素子の電極として機能する導電膜を同一表面上に形成することで、製造コストを低減することが可能となる。また、トランジスタのゲート電極として機能する導電膜と、容量素子の電極として機能する導電膜は、酸化物半導体膜を含む構成である。該酸化物半導体膜に適切な処理を行うことで、導電率が高く、且つ透光性を有する導電膜とすることができる。該導電膜を用いることで、トランジスタおよび／または容量素子に透光性を付与することができる。

ここで、図８（Ａ）、（Ｂ）に示す半導体装置のその他の構成要素の詳細について、以下説明を行う。

＜絶縁膜＞
絶縁膜２１６としては、実施の形態１の絶縁膜１１６に列挙した材料を援用することで形成することができる。また、絶縁膜２０６、２０７としては、それぞれ実施の形態１の絶縁膜１０６、１０７に列挙した材料を援用することで形成することができる。

＜第１の酸化物半導体膜及び第２の酸化物半導体膜＞
第１の酸化物半導体膜２１０としては、実施の形態１の第１の酸化物半導体膜１１０ａに列挙した材料を援用することで形成することができる。また、第２の酸化物半導体膜２０４ａ、２０４ｂとしては、実施の形態１の第２の酸化物半導体膜１０４ａ、１０４ｂに列挙した材料を援用することで形成することができる。

＜ソース電極及びドレイン電極＞
ソース電極２１２ａ及びドレイン電極２１２ｂとしては、実施の形態１のソース電極１１２ａ及びドレイン電極１１２ｂに列挙した材料を援用することで形成することができる。

＜導電膜＞
導電膜２２０としては、実施の形態２の導電膜１２０に列挙した材料を援用することで形成することができる。

＜表示装置の作製方法（変形例２）＞
次に、図８（Ａ）、（Ｂ）に示す半導体装置の作製方法の一例について、図９及び図１０を用いて説明する。

まず、基板２０２上に絶縁膜２１６を形成し、絶縁膜２１６上に酸化物半導体膜を成膜する。その後、該酸化物半導体膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで第１の酸化物半導体膜２１０を形成する（図９（Ａ）参照）。

次に、絶縁膜２１６、及び第１の酸化物半導体膜２１０上に導電膜を成膜し、該導電膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることでソース電極２１２ａ、及びドレイン電極２１２ｂを形成する（図９（Ｂ）参照）。

次に、絶縁膜２１６、第１の酸化物半導体膜２１０、ソース電極２１２ａ、及びドレイン電極２１２ｂ上に絶縁膜２０６、２０７を含む絶縁膜２０８と、第２の酸化物半導体膜２０４を成膜する（図９（Ｃ）参照）。

次に、第２の酸化物半導体膜２０４上にレジストマスクを形成し、第２の酸化物半導体膜２０４の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで、第２の酸化物半導体膜２０４ａ、２０４ｂを形成する。この時、第２の酸化物半導体膜２０４ａ、２０４ｂ下方の絶縁膜２０６、２０７も同時にエッチングし、島状に分離された絶縁膜２０６、２０７とする（図９（Ｄ）参照）。

次に、絶縁膜２１６、ソース電極２１２ａ、ドレイン電極２１２ｂ、及び第２の酸化物半導体膜２０４ａ、２０４ｂ上に絶縁膜２１８、２１７を形成する（図１０（Ａ）参照）。

次に、絶縁膜２１７上にレジストマスクを形成し、絶縁膜２１８、２１７の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで、開口２４０を形成する。なお、開口２４０としては、ドレイン電極２１２ｂに達するように形成する（図１０（Ｂ）参照）。

次に、開口２４０を覆うように絶縁膜２１７上に導電膜を成膜し、該導電膜上にレジストマスクを形成し、導電膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで導電膜２２０を形成する（図１０（Ｃ）参照）。

以上の工程によって、トランジスタ２５０と、容量素子２６０とを同一基板上に形成することができる。

以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置について、実施の形態１に示す半導体装置の変形例について、図１１を用いて説明する。

＜半導体装置の構成例（変形例４）＞
図１１（Ａ）に示す半導体装置は、実施の形態１に示すトランジスタ１５０及び容量素子１６０の第１の酸化物半導体膜１１０ａ、１１０ｂを、酸化物積層膜４１０ａ、４１０ｂとする構成である。したがって、その他の構成は、トランジスタ１５０及び容量素子１６０と同じであり、その詳細な説明は省略する。

酸化物積層膜４１０ａ、４１０ｂの詳細について、以下説明する。

酸化物積層膜４１０ａ、４１０ｂは、酸化物半導体膜４２０ａ、４２０ｂと、酸化物膜４２２ａ、４２２ｂと、を有する。なお、以下の説明においては、酸化物半導体膜４２０ａ、４２０ｂを酸化物半導体膜４２０、酸化物膜４２２ａ、４２２ｂを酸化物膜４２２とそれぞれ表記して説明する。

酸化物半導体膜４２０と酸化物膜４２２としては、少なくとも１つの同じ構成元素を有する金属酸化物を用いることが好ましい。または、酸化物半導体膜４２０と酸化物膜４２２の構成元素を同一とし、両者の組成を異ならせてもよい。

酸化物半導体膜４２０がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝５：５：６（１：１：１．２）、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等が好ましい。なお、成膜される酸化物半導体膜４２０の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス２０％の変動を含む。

なお、酸化物半導体膜４２０がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、ＩｎとＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。

酸化物半導体膜４２０は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。

酸化物半導体膜４２０の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。

酸化物膜４２２は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）であり、且つ酸化物半導体膜４２０よりも伝導帯の下端のエネルギーが真空準位に近く、代表的には、酸化物膜４２２の伝導帯の下端のエネルギーと、酸化物半導体膜４２０の伝導帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。即ち、酸化物膜４２２の電子親和力と、酸化物半導体膜４２０の電子親和力との差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。

酸化物膜４２２が、上記の元素ＭをＩｎより高い原子数比で有することで、以下の効果を有する場合がある。（１）酸化物膜４２２のエネルギーギャップを大きくする。（２）酸化物膜４２２の電子親和力を小さくする。（３）外部からの不純物を遮蔽する。（４）酸化物半導体膜４２０と比較して、絶縁性が高くなる。また、元素Ｍは酸素との結合力が強い金属元素であるため、ＭをＩｎより高い原子数比で有することで、酸素欠損が生じにくくなる。

酸化物膜４２２がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、ＩｎとＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。

また、酸化物半導体膜４２０、及び酸化物膜４２２がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）の場合、酸化物半導体膜４２０と比較して、酸化物膜４２２に含まれるＭの原子数比が大きく、代表的には、酸化物半導体膜４２０に含まれる上記原子と比較して、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比である。

また、酸化物膜４２２をＩｎ：Ｍ：Ｚｎ＝ｘ_１：ｙ_１：ｚ_１［原子数比］、酸化物半導体膜４２０をＩｎ：Ｍ：Ｚｎ＝ｘ_２：ｙ_２：ｚ_２［原子数比］とすると、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも大きく、好ましくは、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも１．５倍以上である。さらに好ましくは、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも２倍以上大きく、より好ましくは、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも３倍以上大きい。このとき、酸化物半導体膜４２０において、ｙ_２がｘ_２以上であると、酸化物半導体を用いたトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ_２がｘ_２の３倍以上になると、酸化物半導体を用いたトランジスタの電界効果移動度が低下してしまうため、ｙ_２はｘ_２の３倍未満であると好ましい。

酸化物半導体膜４２０及び酸化物膜４２２がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｍ＞Ｉｎ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、Ｉｎ：Ｇａ：Ｚｎ＝１：３：３、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４、Ｉｎ：Ｇａ：Ｚｎ＝１：３：５、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６、Ｉｎ：Ｇａ：Ｚｎ＝１：３：７、Ｉｎ：Ｇａ：Ｚｎ＝１：３：８、Ｉｎ：Ｇａ：Ｚｎ＝１：３：９、Ｉｎ：Ｇａ：Ｚｎ＝１：３：１０、Ｉｎ：Ｇａ：Ｚｎ＝１：６：４、Ｉｎ：Ｇａ：Ｚｎ＝１：６：５、Ｉｎ：Ｇａ：Ｚｎ＝１：６：６、Ｉｎ：Ｇａ：Ｚｎ＝１：６：７、Ｉｎ：Ｇａ：Ｚｎ＝１：６：８、Ｉｎ：Ｇａ：Ｚｎ＝１：６：９、Ｉｎ：Ｇａ：Ｚｎ＝１：６：１０が好ましい。なお、上記スパッタリングターゲットを用いて成膜された酸化物半導体膜４２０及び酸化物膜４２２に含まれる金属元素の原子数比はそれぞれ、誤差として上記スパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス２０％の変動を含む。

なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜４２０のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。

酸化物膜４２２は、後に形成する絶縁膜１１４または絶縁膜１１６を形成する際の、酸化物半導体膜４２０へのダメージ緩和膜としても機能する。酸化物膜４２２の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍとする。

酸化物半導体膜４２０において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜４２０において酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜４２０におけるシリコンや炭素の濃度、または酸化物膜４２２と、酸化物半導体膜４２０との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

また、酸化物半導体膜４２０において、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜４２０のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。

また、酸化物半導体膜４２０に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、酸化物半導体膜４２０において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られる窒素濃度は、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下にすることが好ましい。

なお、酸化物半導体膜４２０及び酸化物膜４２２は、各層を単に積層するのではなく連続接合（ここでは特に伝導帯の下端のエネルギーが各膜の間で連続的に変化する構造）が形成されるように作製する。すなわち、各膜の界面において、酸化物半導体にとってトラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないような積層構造とする。仮に、積層された酸化物半導体膜４２０及び酸化物膜４２２の間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップされ、あるいは再結合して、消滅してしまう。

連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体膜にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（５×１０^−７Ｐａ〜１×１０^−４Ｐａ程度まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。

ここで、酸化物積層膜のバンド構造について、図１１（Ｂ）を用いて説明する。

図１１（Ｂ）は、酸化物積層膜と該酸化物積層膜に接する絶縁膜のバンド構造の一部を模式的に示している。ここでは、絶縁膜１０７及び絶縁膜１１４として酸化シリコン膜を設けた場合について説明する。なお、図１１（Ｂ）に表すＥｃＩ１は絶縁膜１０７として用いる酸化シリコン膜の伝導帯下端のエネルギーを示し、ＥｃＳ１は酸化物半導体膜４２０の伝導帯下端のエネルギーを示し、ＥｃＳ２は酸化物膜４２２の伝導帯下端のエネルギーを示し、ＥｃＩ２は絶縁膜１１４として用いる酸化シリコン膜の伝導帯下端のエネルギーを示す。

図１１（Ｂ）に示すように、酸化物半導体膜４２０及び酸化物膜４２２において、伝導帯下端のエネルギーは障壁が無くなだらかに変化する。換言すると、連続的に変化するともいうことができる。これは、酸化物半導体膜４２０と酸化物膜４２２が共通の元素を含み、酸化物半導体膜４２０及び酸化物膜４２２の間で、酸素が相互に移動することで混合層が形成されるためであるということができる。

図１１（Ｂ）より、酸化物半導体膜４２０がウェル（井戸）となり、チャネル領域が酸化物半導体膜４２０に形成されることがわかる。なお、酸化物半導体膜４２０及び酸化物膜４２２は、伝導帯下端のエネルギーが連続的に変化しているため、酸化物半導体膜４２０と酸化物膜４２２が連続接合している、ともいえる。

なお、図１１（Ｂ）に示すように、酸化物膜４２２と、絶縁膜１１４との界面近傍には、絶縁膜１１４の構成元素であるシリコンまたは炭素等の不純物や欠陥に起因したトラップ準位が形成され得るものの、酸化物膜４２２が設けられることにより、酸化物半導体膜４２０と該トラップ準位とを遠ざけることができる。ただし、ＥｃＳ１とＥｃＳ２とのエネルギー差が小さい場合、酸化物半導体膜４２０の電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、絶縁膜界面にマイナスの固定電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、ＥｃＳ１とＥｃＳ２とのエネルギー差を、０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変動が低減され、安定した電気特性となるため好適である。

以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

（実施の形態６）
本実施の形態では、本発明の一態様の半導体装置のトランジスタ及び容量素子に適用可能な酸化物半導体膜の一例について説明する。

＜酸化物半導体膜の結晶性＞
以下では、酸化物半導体膜の構造について説明する。

酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。

まずは、ＣＡＡＣ−ＯＳ膜について説明する。

ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。

ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。

一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。

断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。

なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。

また、ＣＡＡＣ−ＯＳ膜に含まれるほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ただし、ＣＡＡＣ−ＯＳ膜に含まれる複数の結晶部が連結することで、一つの大きな結晶領域を形成する場合がある。例えば、平面ＴＥＭ像において、２５００ｎｍ^２以上、５μｍ^２以上または１０００μｍ^２以上となる結晶領域が観察される場合がある。

ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。

一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ_４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。

以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。

なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。

また、ＣＡＡＣ−ＯＳ膜中において、ｃ軸配向した結晶部の分布が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりもｃ軸配向した結晶部の割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域が変質し、部分的にｃ軸配向した結晶部の割合の異なる領域が形成されることもある。

なお、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。

ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。

また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。

不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。

また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。

次に、微結晶酸化物半導体膜について説明する。

微結晶酸化物半導体膜は、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、ＴＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。

ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。

ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。

なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。

本発明の一態様の半導体装置のトランジスタ及び容量素子に含まれる酸化物半導体膜は、上述のいずれの結晶状態の酸化物半導体膜を適用してもよい。また、積層構造の酸化物半導体膜を含む場合、各酸化物半導体膜の結晶状態が異なっていてもよい。但し、トランジスタのチャネル領域として機能する酸化物半導体膜には、ＣＡＡＣ−ＯＳ膜を適用することが好ましい。また、容量素子の電極として機能する酸化物半導体膜は、トランジスタに含まれる酸化物半導体膜よりも不純物濃度が高いため、結晶性が低減する場合がある。

以上、本実施の形態で示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。

（実施の形態７）
本実施の形態では、本発明の一態様の半導体装置を用いる表示装置について、図１２を用いて説明を行う。なお、実施の形態１に示す機能と同様の箇所については、同様の符号を付し、その詳細な説明は省略する。

図１２（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部３０２という）と、画素部３０２の外側に配置され、画素を駆動するための回路を有する回路部（以下、駆動回路部３０４という）と、素子の保護機能を有する回路（以下、保護回路３０６という）と、端子部３０７と、を有する。なお、保護回路３０６は、設けない構成としてもよい。

駆動回路部３０４の一部、または全部は、画素部３０２と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部３０４の一部、または全部が、画素部３０２と同一基板上に形成されていない場合には、駆動回路部３０４の一部、または全部は、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）やＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）によって、実装することができる。

画素部３０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置された複数の表示素子を駆動するための回路（以下、画素回路３０１という）を有し、駆動回路部３０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ３０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するための回路（以下、ソースドライバ３０４ｂ）などの駆動回路を有する。

ゲートドライバ３０４ａは、シフトレジスタ等を有する。ゲートドライバ３０４ａは、端子部３０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する。例えば、ゲートドライバ３０４ａは、スタートパルス信号、クロック信号等が入力され、パルス信号を出力する。ゲートドライバ３０４ａは、走査信号が与えられる配線（以下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲートドライバ３０４ａを複数設け、複数のゲートドライバ３０４ａにより、走査線ＧＬ＿１乃至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ３０４ａは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ３０４ａは、別の信号を供給することも可能である。

ソースドライバ３０４ｂは、シフトレジスタ等を有する。ソースドライバ３０４ｂは、端子部３０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる信号（画像信号）が入力される。ソースドライバ３０４ｂは、画像信号を元に画素回路３０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ３０４ｂは、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号の出力を制御する機能を有する。また、ソースドライバ３０４ｂは、データ信号が与えられる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有する。または、ソースドライバ３０４ｂは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ソースドライバ３０４ｂは、別の信号を供給することも可能である。

ソースドライバ３０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。ソースドライバ３０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを用いてソースドライバ３０４ｂを構成してもよい。

複数の画素回路３０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介してデータ信号が入力される。また。複数の画素回路３０１のそれぞれは、ゲートドライバ３０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列目の画素回路３０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ３０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（ｎはＹ以下の自然数）を介してソースドライバ３０４ｂからデータ信号が入力される。

図１２（Ａ）に示す保護回路３０６は、例えば、ゲートドライバ３０４ａと画素回路３０１の間の配線である走査線ＧＬに接続される。または、保護回路３０６は、ソースドライバ３０４ｂと画素回路３０１の間の配線であるデータ線ＤＬに接続される。または、保護回路３０６は、ゲートドライバ３０４ａと端子部３０７との間の配線に接続することができる。または、保護回路３０６は、ソースドライバ３０４ｂと端子部３０７との間の配線に接続することができる。なお、端子部３０７は、外部の回路から表示装置に電源及び制御信号、及び画像信号を入力するための端子が設けられた部分をいう。

保護回路３０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。

図１２（Ａ）に示すように、画素部３０２と駆動回路部３０４にそれぞれ保護回路３０６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。ただし、保護回路３０６の構成はこれに限定されず、例えば、ゲートドライバ３０４ａに保護回路３０６を接続した構成、またはソースドライバ３０４ｂに保護回路３０６を接続した構成とすることもできる。あるいは、端子部３０７に保護回路３０６を接続した構成とすることもできる。

また、図１２（Ａ）においては、ゲートドライバ３０４ａとソースドライバ３０４ｂによって駆動回路部３０４を形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ３０４ａのみを形成し、別途用意されたソースドライバ回路が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実装する構成としても良い。

また、図１２（Ａ）に示す複数の画素回路３０１は、例えば、図１２（Ｂ）に示す構成とすることができる。

図１２（Ｂ）に示す画素回路３０１は、液晶素子３７０と、トランジスタ１５０と、容量素子１６０と、を有する。なお、トランジスタ１５０、及び容量素子１６０は、実施の形態１に示す図１の構成の半導体装置を用いることができる。

液晶素子３７０の一対の電極の一方の電位は、画素回路３０１の仕様に応じて適宜設定される。液晶素子３７０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路３０１のそれぞれが有する液晶素子３７０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素回路３０１の液晶素子３７０の一対の電極の一方に異なる電位を与えてもよい。

例えば、液晶素子３７０を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。

また、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶とカイラル剤とを含む液晶組成物により液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と短い。また、ブルー相を示す液晶は、光学的等方性であるため、配向処理が不要であり、且つ視野角依存性が小さい。

ｍ行ｎ列目の画素回路３０１において、トランジスタ１５０のソース電極またはドレイン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子３７０の一対の電極の他方に電気的に接続される。また、トランジスタ１５０のゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。トランジスタ１５０は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。

容量素子１６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ）に電気的に接続され、他方は、液晶素子３７０の一対の電極の他方に電気的に接続される。なお、電位供給線ＶＬの電位の値は、画素回路３０１の仕様に応じて適宜設定される。容量素子１６０は、書き込まれたデータを保持する保持容量としての機能を有する。

例えば、図１２（Ａ）の画素回路３０１を有する表示装置では、ゲートドライバ３０４ａにより各行の画素回路３０１を順次選択し、トランジスタ１５０をオン状態にしてデータ信号のデータを書き込む。

データが書き込まれた画素回路３０１は、トランジスタ１５０がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。

なお、表示素子として、液晶素子３７０を用いた場合の例を示したが、本発明の実施形態の一態様は、これに限定されない。

例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々な素子を有することが出来る。表示素子、表示装置、発光素子又は発光装置の一例としては、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。

表示素子として液晶素子を用いた場合の例を図２１に示す。基板１０２ａには、共通電極１２４が設けられている。そして、共通電極１２４と導電膜１２０との間には、液晶層１２３が設けられている。

または、表示素子として発光素子を用いた場合の例を図２２に示す。導電膜１２０の上に絶縁膜１３２、発光層１２５、共通電極１２４が設けられている。

本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。

（実施の形態８）
本実施の形態では、本発明の一態様の半導体装置を用いる表示モジュール及び電子機器について、図１３及び図１４を用いて説明を行う。

図１３に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライトユニット８００７、フレーム８００９、プリント基板８０１０、バッテリー８０１１を有する。

本発明の一態様の半導体装置は、例えば、表示パネル８００６に用いることができる。

上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。

タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。

バックライトユニット８００７は、光源８００８を有する。光源８００８は、バックライトユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。

フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。

プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリー８０１１による電源であってもよい。バッテリー８０１１は、商用電源を用いる場合には、省略可能である。

また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。

図１４（Ａ）乃至図１４（Ｈ）は、電子機器を示す図である。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することができる。

図１４（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、赤外線ポート５０１０、等を有することができる。図１４（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図１４（Ｃ）はゴーグル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、イヤホン５０１３、等を有することができる。図１４（Ｄ）は携帯型遊技機であり、上述したものの他に、記録媒体読込部５０１１、等を有することができる。図１４（Ｅ）はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャッターボタン５０１５、受像部５０１６、等を有することができる。図１４（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図１４（Ｇ）はテレビ受像器であり、上述したものの他に、チューナ、画像処理部、等を有することができる。図１４（Ｈ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有することができる。

図１４（Ａ）乃至図１４（Ｈ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図１４（Ａ）乃至図１４（Ｈ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。

本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。

本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。

１０２ 基板
１０２ａ 基板
１０４ａ 酸化物半導体膜
１０４ｂ 酸化物半導体膜
１０６ 絶縁膜
１０７ 絶縁膜
１０８ 絶縁膜
１１０ａ 酸化物半導体膜
１１０ｂ 酸化物半導体膜
１１２ａ ソース電極
１１２ｂ ドレイン電極
１１４ 絶縁膜
１１６ 絶縁膜
１１８ 絶縁膜
１１８ａ 絶縁膜
１２０ 導電膜
１２０ａ 導電膜
１２１ 導電膜
１２１ａ 導電膜
１２２ 絶縁膜
１３２ 絶縁膜
１４０ 開口
１４２ 開口
１５０ トランジスタ
１５１ トランジスタ
１５２ トランジスタ
１６０ 容量素子
１６１ 容量素子
１６２ 容量素子
２０２ 基板
２０４ 酸化物半導体膜
２０４ａ 酸化物半導体膜
２０４ｂ 酸化物半導体膜
２０６ 絶縁膜
２０７ 絶縁膜
２０８ 絶縁膜
２１０ 酸化物半導体膜
２１２ａ ソース電極
２１２ｂ ドレイン電極
２１６ 絶縁膜
２１７ 絶縁膜
２１８ 絶縁膜
２２０ 導電膜
２４０ 開口
２５０ トランジスタ
２６０ 容量素子
３０１ 画素回路
３０２ 画素部
３０４ 駆動回路部
３０４ａ ゲートドライバ
３０４ｂ ソースドライバ
３０６ 保護回路
３０７ 端子部
３７０ 液晶素子
４１０ａ 酸化物積層膜
４１０ｂ 酸化物積層膜
４２０ 酸化物半導体膜
４２０ａ 酸化物半導体膜
４２０ｂ 酸化物半導体膜
４２２ 酸化物膜
４２２ａ 酸化物膜
４２２ｂ 酸化物膜
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ 支持部
５０１３ イヤホン
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライトユニット
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリー

Claims (7)

1. 第１の酸化物半導体膜と、
   前記第１の酸化物半導体膜と同一平面上の第２の酸化物半導体膜と、
   前記第１の酸化物半導体膜上及び前記第２の酸化物半導体膜上の第１の窒化シリコン膜と、
   前記第１の窒化シリコン膜上の第１の酸化シリコン膜と、
   前記第１の酸化シリコン膜上の第３の酸化物半導体膜及び第４の酸化物半導体膜と、
   前記第３の酸化物半導体膜に電気的に接続されたソース電極及びドレイン電極と、
   前記第３の酸化物半導体膜上及び前記第４の酸化物半導体膜上の第２の酸化シリコン膜と、
   前記第２の酸化シリコン膜上の第２の窒化シリコン膜と、を有し、
   前記第１の酸化物半導体膜は、前記第１の窒化シリコン膜及び前記第１の酸化シリコン膜を介して前記第３の酸化物半導体膜と重なる領域を有し、
   前記第１の窒化シリコン膜は、前記第１の酸化物半導体膜と接する領域を有し、
   前記第１の窒化シリコン膜は、前記第２の酸化物半導体膜と接する領域を有し、
   前記第２の酸化シリコン膜は、開口部を有し、
   前記第２の窒化シリコン膜は、前記開口部において前記第４の酸化物半導体膜と接する領域を有し、
   前記第１の酸化物半導体膜は、トランジスタのゲート電極としての機能を有し、
   前記第２の酸化物半導体膜は、容量素子の第１の電極としての機能を有し、
   前記第４の酸化物半導体膜は、前記容量素子の第２の電極としての機能を有する半導体装置。
2. 第１の酸化物半導体膜と、
   第２の酸化物半導体膜と、
   前記第１の酸化物半導体膜に電気的に接続されたソース電極及びドレイン電極と、
   前記第１の酸化物半導体膜上の第１の酸化シリコン膜と、
   前記第１の酸化シリコン膜上の第１の窒化シリコン膜と、
   前記第１の窒化シリコン膜上の第３の酸化物半導体膜と、
   前記第２の酸化物半導体膜上及び前記第３の酸化物半導体膜上の第２の窒化シリコン膜と、
   前記第２の窒化シリコン膜上の第２の酸化シリコン膜と、
   前記第２の酸化シリコン膜上の導電膜と、を有し、
   前記第３の酸化物半導体膜は、前記第１の窒化シリコン膜及び前記第１の酸化シリコン膜を介して前記第１の酸化物半導体膜と重なる領域を有し、
   前記第１の窒化シリコン膜は、前記第３の酸化物半導体膜と接する領域を有し、
   前記第２の窒化シリコン膜は、前記第３の酸化物半導体膜と接する領域を有し、
   前記第２の窒化シリコン膜は、前記第２の酸化物半導体膜と接する領域を有し、
   前記第３の酸化物半導体膜は、トランジスタのゲート電極としての機能を有し、
   前記第２の酸化物半導体膜は、容量素子の第１の電極としての機能を有し、
   前記導電膜は、前記容量素子の第２の電極としての機能を有する半導体装置。
3. 請求項２において、
   前記導電膜は、画素電極としての機能を有する半導体装置。
4. 請求項１乃至請求項３のいずれか一つにおいて、
   前記容量素子は、可視光において透光性を有する半導体装置。
5. 請求項１乃至請求項４のいずれか一つにおいて、
   前記第１の酸化物半導体膜乃至前記第３の酸化物半導体膜は、
   Ｉｎ、Ｍ、Ｚｎを含む金属酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）である半導体装置。
6. 請求項１乃至請求項５のいずれか一つに記載の半導体装置を用いた表示装置。
7. 請求項１乃至請求項５のいずれか一つに記載の半導体装置を用いた電子機器。

Images