[go: up one dir, main page]

JP2010219549A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2010219549A
JP2010219549A JP2010116256A JP2010116256A JP2010219549A JP 2010219549 A JP2010219549 A JP 2010219549A JP 2010116256 A JP2010116256 A JP 2010116256A JP 2010116256 A JP2010116256 A JP 2010116256A JP 2010219549 A JP2010219549 A JP 2010219549A
Authority
JP
Japan
Prior art keywords
tft
film
thin film
film transistor
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010116256A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Jun Koyama
潤 小山
Toru Takayama
徹 高山
Toshiji Hamaya
敏次 濱谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010116256A priority Critical patent/JP2010219549A/ja
Publication of JP2010219549A publication Critical patent/JP2010219549A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H10D30/6719—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions having significant overlap between the lightly-doped drains and the gate electrodes, e.g. gate-overlapped LDD [GOLDD] TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】アクティブマトリクス型の液晶表示装置の画面の大面積化を可能とするゲート電極とゲート配線を提供することを第１の課題とする。
【解決手段】同一基板上に表示領域と、表示領域の周辺に設けられた駆動回路と、を有し、表示領域は、第１の薄膜トランジスタを有し、駆動回路は、第２の薄膜トランジスタを有し、第１の薄膜トランジスタと第２の薄膜トランジスタは、リンがドープされたシリコンでなるゲート電極を有し、ゲート電極は、チャネル形成領域の外側に設けられた接続部でアルミニウムまたは銅を主成分とする層とタンタル、タングステン、チタン、モリブデンから選ばれた少なくとも１種を主成分とする層とを有する配線と電気的に接続する。
【選択図】図７

Description

本発明は、絶縁表面を有する基板上に薄膜トランジスタ（以下、ＴＦＴと記す）による能動回路を設けた半導体装置およびその作製方法に関する。特に本発明は、画像表示領域とその駆動回路とを同一基板上に設けた液晶表示装置に代表される電気光学装置、および電気光学装置を搭載した電子機器に好適に利用できる。尚、本明細書における半導体装置とは、半導体特性を利用することで機能する装置全般を指し、上記電気光学装置およびその電気光学装置を搭載した電子機器をその範疇に含んでいる。
結晶質シリコン膜で半導体層を形成したＴＦＴ（以下、結晶質シリコンＴＦＴと記す）は電界効果移動度が高く、いろいろな機能回路を形成することが可能である。結晶質シリコンＴＦＴを用いたアクティブマトリクス型液晶表示装置は、画像表示領域と画像表示を行うための駆動回路が同一の基板上に形成されている。画像表示領域にはｎチャネル型ＴＦＴで形成した画素ＴＦＴと保持容量が設けられおり、駆動回路にはＣＭＯＳ回路を基本として形成されるシフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路などから構成されている。
しかし、画素ＴＦＴと駆動回路のＴＦＴとでは動作条件が同一でなく、従ってＴＦＴに要求される特性は少なからず異なっている。例えば、画素ＴＦＴはスイッチ素子として機能するものであり、液晶に電圧を印加して駆動させるものである。液晶は交流で駆動させるので、フレーム反転駆動と呼ばれる方式が多く採用されている。この方式では消費電力を低く抑えるために、画素ＴＦＴに要求される特性はオフ電流値（ＴＦＴがオフ動作時に流れるドレイン電流）を十分低くすることである。一方、制御回路のバッファ回路は高い駆動電圧が印加されるため、高電圧が印加されても壊れないように耐圧を高めておく必要がある。また電流駆動能力を高めるために、オン電流値（ＴＦＴがオン動作時に流れるドレイン電流）を十分確保する必要がある。
オフ電流値を低減するためのＴＦＴの構造として、低濃度ドレイン（ＬＤＤ：Lightly Doped Drain）構造が知られている。この構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をＬＤＤ領域と呼んでいる。また、ホットキャリアによるオン電流値の劣化を防ぐための手段として、ＬＤＤ領域をゲート絶縁膜を介してゲート電極と重ねて配置させた、いわゆるＧＯＬＤ（Gate-drain Overlapped LDD）構造が知られている。このような構造とすることで、ドレイン近傍の高電界が緩和されてホットキャリア注入を防ぎ、劣化現象の防止に有効であることが知られている。
一方、アクティブマトリクス型液晶表示装置の商品としての価値を高めるために、画面の大型化および高精細化が要求がなされている。しかし、画面の大型化および高精細化により走査線（ゲート配線）の数が増えその長さも増大するので、ゲート配線の低抵抗化がより必要となる。すなわち走査線が増えるに従って液晶への充電時間が短くなり、ゲート配線の時定数（抵抗×容量）を小さくして高速で応答させる必要がある。例えば、ゲート配線を形成する材料の比抵抗が１００μΩｃｍの場合には画面サイズが６インチクラスがほぼ限界となるが、３μΩｃｍの場合には２７インチクラス相当まで表示が可能とされている。
しかしながら、画素マトリクス回路の画素ＴＦＴと、シフトレジスタ回路やバッファ回路などの制御回路のＴＦＴとでは、その要求される特性は必ずしも同じではない。例えば、画素ＴＦＴにおいてはゲートに大きな逆バイアス（ｎチャネル型ＴＦＴでは負の電圧）が印加されるが、制御回路のＴＦＴは基本的に逆バイアス状態で動作することはない。また、動作速度に関しても、画素ＴＦＴは制御回路のＴＦＴの１／１００以下で良い。
また、ＧＯＬＤ構造はオン電流値の劣化を防ぐ効果は高いが、その反面、通常のＬＤＤ構造と比べてオフ電流値が大きくなってしまう問題があった。従って、画素ＴＦＴに適用するには好ましい構造ではなかった。逆に通常のＬＤＤ構造はオフ電流値を抑える効果は高いが、ドレイン近傍の電界を緩和してホットキャリア注入による劣化を防ぐ効果は低かった。このように、アクティブマトリクス型液晶表示装置のような動作条件の異なる複数の集積回路を有する半導体装置において、全てのＴＦＴを同じ構造で形成することは必ずしも好ましくなかった。このような問題点は、特に結晶質シリコンＴＦＴにおいて、その特性が高まり、またアクティブマトリクス型液晶表示装置に要求される性能が高まるほど顕在化してきた。
大画面のアクティブマトリクス型の液晶表示装置を実現するために、配線材料としてアルミニウム（Ａｌ）や銅（Ｃｕ）を使用することも考えられるが、耐食性や耐熱性が悪いといった欠点があった。従って、ＴＦＴのゲート電極をこのような材料で形成することは必ずしも好ましくなく、そのような材料をＴＦＴの製造工程に導入することは容易ではなかった。勿論、配線を他の導電性材料で形成することも可能であるが、アルミニウム（Ａｌ）や銅（Ｃｕ）ほど低抵抗な材料はなく、大画面の表示装置を作製することはできなかった。
上記問題点を解決するために、本発明の構成は、表示領域に設けた画素ＴＦＴと、該表示領域の周辺に設けた駆動回路のＴＦＴとを同一の基板上に有する半導体装置において、前記画素ＴＦＴと前記駆動回路のＴＦＴとは、第１の導電層で形成されるゲート電極を有し、前記ゲート電極は、第２の導電層で形成されるゲート配線と接続部で電気的に接触し、前記接続部は、前記画素ＴＦＴと前記駆動回路のＴＦＴとが有するチャネル形成領域の外側に設けられていることを特徴としている。
また、他の発明の構成は、表示領域に設けた画素ＴＦＴと、該表示領域の周辺に設けた駆動回路のＴＦＴとを同一の基板上に有する半導体装置において、前記画素ＴＦＴと前記駆動回路のＴＦＴとは、第１の導電層で形成されるゲート電極を有し、前記ゲート電極は、第２の導電層で形成されるゲート配線と、前記画素ＴＦＴと前記駆動回路のＴＦＴとが有するチャネル形成領域の外側に設けられた接続部で電気的に接触し、前記画素ＴＦＴのＬＤＤ領域は、該画素ＴＦＴのゲート電極と重ならないように配置され、前記駆動回路の第１のｎチャネル型ＴＦＴのＬＤＤ領域は、該第１のｎチャネル型ＴＦＴのゲート電極と重なるように配置され、前記駆動回路の第２のｎチャネル型ＴＦＴのＬＤＤ領域は、該第１のｎチャネル型ＴＦＴのゲート電極と少なくとも一部が重なるように配置されていることを特徴としている。
上記本発明の構成において、前記第１の導電層は、タンタル、タングステン、チタン、モリブデンから選ばれた少なくとも１種と窒素とを含む導電層（Ａ）と、該導電層（Ａ）上に形成され、タンタル、タングステン、チタン、モリブデンから選ばれた少なくとも１種を主成分とする導電層（Ｂ）と、該導電層（Ｂ）が該導電層（Ａ）に接しない領域に形成され、タンタル、タングステン、チタン、モリブデンから選ばれた少なくとも１種と窒素とを含む導電層（Ｃ）とを有し、前記第２の導電層は、少なくとも、アルミニウムまたは銅を主成分とする導電層（Ｄ）と、タンタル、タングステン、チタン、モリブデンから選ばれた少なくとも１種を主成分とする導電層（Ｅ）とを有し、前記接続部で導電層（Ｃ）と導電層（Ｄ）が接触していることを特徴としている。前記導電層（Ｂ）は、添加元素としてアルゴンを含み、かつ、該導電層（Ｂ）中の酸素濃度が３０ｐｐｍ以下であることをが望ましい。
上記問題点を解決するために、本発明の半導体装置の作製方法は、表示領域に設けた画素ＴＦＴと、該表示領域の周辺に設けた駆動回路のＴＦＴとを同一の基板上に有する半導体装置の作製方法において、前記画素ＴＦＴと前記駆動回路のＴＦＴとのゲート電極を、第１の導電層で形成する工程と、前記ゲート電極に接続するゲート配線を、第２の導電層で形成する工程とを有し、前記ゲート電極と前記ゲート配線とは、前記画素ＴＦＴと前記駆動回路のＴＦＴとのチャネル形成領域の外側に設けられた接続部で接続することを特徴としている。
また、本発明の半導体装置の作製方法は、表示領域に設けた画素ＴＦＴと、該表示領域の周辺に設けた駆動回路のＴＦＴとを同一の基板上に有する半導体装置において、前記駆動回路を形成する第１および第２のｎチャネル型ＴＦＴの半導体層に、２×１０16〜５×１０19atoms／cm3の濃度範囲でｎ型を付与する不純物元素を選択的に添加する第１の工程と、前記画素ＴＦＴと前記駆動回路のＴＦＴとのゲート電極を第１の導電層で形成する第２の工程と、前記駆動回路を形成するｐチャネル型ＴＦＴの半導体層に、３×１０20〜３×１０21atoms／cm3の濃度範囲でｐ型を付与する不純物元素を選択的に添加する第３の工程と、前記駆動回路を形成する第１および第２のｎチャネル型ＴＦＴの半導体層と、前記画素ＴＦＴの半導体層とに、１×１０20〜１×１０21atoms／cm3の濃度範囲でｎ型を付与する不純物元素を選択的に添加する第４の工程と、前記画素ＴＦＴの半導体層に、ゲート電極をマスクとして、１×１０16〜５×１０18atoms／cm3の濃度範囲でｎ型を付与する不純物元素を選択的に添加する第５の工程と、前記画素ＴＦＴと前記駆動回路のＴＦＴとのゲート配線を第２の導電層で形成する第６の工程とを有し、前記ゲート電極と前記ゲート配線とは、前記画素ＴＦＴと前記駆動回路のＴＦＴとのチャネル形成領域の外側に設けられた接続部で接続することを特徴としている。
上記本発明の半導体装置の作製方法において、前記第１の導電層は、タンタル、タングステン、チタン、モリブデンから選ばれた少なくとも１種と窒素とを含む導電層（Ａ）を形成する工程と、該導電層（Ａ）上に形成されタンタル、タングステン、チタン、モリブデンから選ばれた少なくとも１種を主成分とする導電層（Ｂ）を形成する工程と、該導電層（Ｂ）が該導電層（Ａ）に接しない領域に形成されタンタル、タングステン、チタン、モリブデンから選ばれた少なくとも１種と窒素とを含む導電層（Ｃ）を形成する工程とから形成され、前記第２の導電層は、少なくとも、アルミニウムまたは銅を主成分とする導電層（Ｄ）を形成する工程と、タンタル、タングステン、チタン、モリブデンから選ばれた少なくとも１種を主成分とする導電層（Ｅ）を形成する工程とから形成され、前記接続部で導電層（Ｃ）と導電層（Ｄ）が接続していることを特徴としている。導電層（Ａ）は、アルゴンと窒素またはアンモニアとの混合雰囲気中で、タンタル、タングステン、チタン、モリブデンから選ばれた少なくとも１種を主成分とするターゲットを用いたスパッタ法で形成することが可能であり、導電層（Ｃ）は、酸素濃度が１ｐｐｍ以下の窒素雰囲気中で導電層（Ｂ）を熱処理して形成することが望ましい。また、導電層（Ｃ）は、酸素濃度が１ｐｐｍ以下の窒素プラズマ雰囲気中で導電層（Ｂ）を熱処理して形成しても良い。
本発明を用いることで、同一の基板上に複数の機能回路が形成された半導体装置（ここでは具体的には電気光学装置）において、その機能回路が要求する仕様に応じて適切な性能のＴＦＴを配置することが可能となり、その動作特性や信頼性を大幅に向上させることができる。特に、画素マトリクス回路のｎチャネル型ＴＦＴのＬＤＤ領域をｎ--の濃度でかつＬoffのみとして形成することにより、大幅にオフ電流値を低減でき、画素マトリクス回路の低消費電力化に寄与することができる。また、制御回路のｎチャネル型ＴＦＴのＬＤＤ領域をｎ-の濃度でかつＬovのみとして形成することにより、電流駆動能力を高め、かつ、ホットキャリアによる劣化を防ぎ、オン電流値の劣化を低減することができる。また、そのような電気光学装置を表示媒体として有する半導体装置（ここでは具体的に電子機器）の動作性能と信頼性も向上させることができる。
さらに画素ＴＦＴおよび駆動回路のＴＦＴのゲート電極を耐熱性の高い導電性材料で形成し、ゲート電極に接続するゲート配線をアルミニウム（Ａｌ）などの低抵抗材料で形成することで、上記のような良好なＴＦＴ特性を実現し、そのようなＴＦＴを用いて４インチクラス以上の大画面の表示装置を実現することができる。
画素ＴＦＴ、保持容量、駆動回路のＴＦＴの作製工程を示す断面図。 画素ＴＦＴ、保持容量、駆動回路のＴＦＴの作製工程を示す断面図。 画素ＴＦＴ、保持容量、駆動回路のＴＦＴの作製工程を示す断面図。 画素ＴＦＴ、保持容量、駆動回路のＴＦＴの作製工程を示す断面図。 画素ＴＦＴ、保持容量、駆動回路のＴＦＴの断面図。 画素ＴＦＴ、保持容量、駆動回路のＴＦＴの作製工程を示す上面図。 画素ＴＦＴ、保持容量、駆動回路のＴＦＴの作製工程を示す上面図。 駆動回路のＴＦＴの作製工程を示す上面図。 画素ＴＦＴの作製工程を示す上面図。 液晶表示装置の入出力端子、配線回路配置を示す上面図。 液晶表示装置の構造を示す断面図。 液晶表示装置の構造を示す斜視図。 表示領域の画素を示す上面図 液晶表示装置の回路ブロック図 ゲート電極とＬＤＤ領域の位置関係を示す図。 ゲート電極とゲート配線の接続を示す図。 半導体装置の一例を示す図。 ＥＬ表示装置の構造を示す上面図及び断面図。 ＥＬ表示装置の画素部の断面図。 ＥＬ表示装置の画素部の上面図と回路図。 ＥＬ表示装置の画素部の回路図の例。 ゲート電極とゲート配線の重ね合わせ部における断面ＴＥＭ写真。 ゲート電極（Ｔａ）とゲート配線（Ａｌ−Ｎｄ）の界面付近における断面ＴＥＭ写真。 ＴＦＴのＶＧ−ＩＤ特性であり、バイアス−熱ストレス試験の結果を示すグラフ。 ゲート配線の入力部および末端部における信号波形の立ち上がり時間（Ａ）と立ち下がり時間（Ｂ）を示すグラフ。 ゲート電極とゲート配線のコンタクト抵抗の影響をシミュレーションで計算した結果を示すグラフ。
[実施形態１]
本発明の実施形態を図１〜図５を用いて説明する。ここでは表示領域の画素ＴＦＴと、表示領域の周辺に設けられる駆動回路のＴＦＴを同一基板上に作製する方法について工程に従って詳細に説明する。但し、説明を簡単にするために、制御回路ではシフトレジスタ回路、バッファ回路などの基本回路であるＣＭＯＳ回路と、サンプリング回路を形成するｎチャネル型ＴＦＴとを図示することにする。
図１（Ａ）において、基板１０１には低アルカリガラス基板や石英基板を用いることができる。本実施例では低アルカリガラス基板を用いた。この場合、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。この基板１０１のＴＦＴを形成する表面には、基板１０１からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの下地膜１０２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜を１００ｎｍ、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜を２００ｎｍの厚さに積層形成する。
次に、２０〜１５０ｎｍ（好ましくは３０〜８０ｎｍ）の厚さで非晶質構造を有する半導体膜１０３ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。本実施例では、プラズマＣＶＤ法で非晶質シリコン膜を５５ｎｍの厚さに形成した。非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜１０２と非晶質シリコン膜１０３ａとは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。
下地膜を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。（図１（Ａ））
そして、公知の結晶化技術を使用して非晶質シリコン膜１０３ａから結晶質シリコン膜１０３ｂを形成する。例えば、レーザー結晶化法や熱結晶化法（固相成長法）を適用すれば良いが、ここでは、特開平７−１３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質シリコン膜１０３ｂを形成した。結晶化の工程に先立って、非晶質シリコン膜の含有水素量にもよるが、４００〜５００℃で１時間程度の熱処理を行い、含有水素量を５atom％以下にしてから結晶化させることが望ましい。非晶質シリコン膜を結晶化させると原子の再配列が起こり緻密化するので、作製される結晶質シリコン膜の厚さは当初の非晶質シリコン膜の厚さ（本実施例では５５ｎｍ）よりも１〜１５％程度減少した。（図１（Ｂ））
そして、結晶質シリコン膜１０３ｂを島状に分割して、島状半導体層１０４〜１０７を形成する。その後、プラズマＣＶＤ法またはスパッタ法により５０〜１００ｎｍの厚さの酸化シリコン膜によるマスク層１０８を形成する。（図１（Ｃ））
そしてレジストマスク１０９を設け、ｎチャネル型ＴＦＴを形成する島状半導体層１０５〜１０７の全面にしきい値電圧を制御する目的で１×１０16〜５×１０17atoms／cm3程度の濃度でｐ型を付与する不純物元素としてボロン（Ｂ）を添加した。ボロン（Ｂ）の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。ここでのボロン（Ｂ）添加は必ずしも必要でないが、ボロン（Ｂ）を添加した半導体層１１０〜１１２はｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために形成することが好ましかった。（図１（Ｄ））
駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物元素を島状半導体層１１０、１１１に選択的に添加する。そのため、あらかじめレジストマスク１１３〜１１６を形成した。ｎ型を付与する不純物元素としては、リン（Ｐ）や砒素（Ａｓ）を用いれば良く、ここではリン（Ｐ）を添加すべく、フォスフィン（ＰＨ3）を用いたイオンドープ法を適用した。形成された不純物領域１１７、１１８のリン（Ｐ）濃度は２×１０16〜５×１０19atoms／cm3の範囲とすれば良い。本明細書中では、ここで形成された不純物領域１１７〜１１９に含まれるｎ型を付与する不純物元素の濃度を（ｎ-）と表す。また、不純物領域１１９は、画素マトリクス回路の保持容量を形成するための半導体層であり、この領域にも同じ濃度でリン（Ｐ）を添加した。（図２（Ａ））
次に、マスク層１０８をフッ酸などにより除去して、図１（Ｄ）と図２（Ａ）
で添加した不純物元素を活性化させる工程を行う。活性化は、窒素雰囲気中で５００〜６００℃で１〜４時間の熱処理や、レーザー活性化の方法により行うことができる。また、両者を併用して行っても良い。本実施例では、レーザー活性化の方法を用い、ＫｒＦエキシマレーザー光（波長２４８ｎｍ）を用い、線状ビームを形成して、発振周波数５〜５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／ｃｍ2として線状ビームのオーバーラップ割合を８０〜９８％として走査して、島状半導体層が形成された基板全面を処理した。尚、レーザー光の照射条件には何ら限定される事項はなく、実施者が適宣決定すれば良い。
そして、ゲート絶縁膜１２０をプラズマＣＶＤ法またはスパッタ法を用いて１０〜１５０ｎｍの厚さでシリコンを含む絶縁膜で形成する。例えば、１２０ｎｍの厚さで酸化窒化シリコン膜を形成する。ゲート絶縁膜には、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。（図２（Ｂ））
次に、ゲート電極を形成するために第１の導電層を成膜する。この第１の導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった積層構造としても良い。本実施例では、導電性の窒化物金属膜から成る導電層（Ａ）１２１と金属膜から成る導電層（Ｂ）１２２とを積層させた。導電層（Ｂ）１２２はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）
から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形成すれば良く、導電層（Ａ）１２１は窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）で形成する。また、導電層（Ａ）１２１は代替材料として、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層（Ｂ）は低抵抗化を図るために含有する不純物濃度を低減させると良く、特に酸素濃度に関しては３０ｐｐｍ以下とすると良かった。例えば、タングステン（Ｗ）は酸素濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現することができた。
導電層（Ａ）１２１は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）１２２は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。本実施例では、導電層（Ａ）１２１に３０ｎｍの厚さの窒化タンタル膜を、導電層（Ｂ）１２２には３５０ｎｍのＴａ膜を用い、いずれもスパッタ法で形成した。このスパッタ法による成膜では、スパッタ用のガスのＡｒに適量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。尚、図示しないが、導電層（Ａ）１２１の下に２〜２０ｎｍ程度の厚さでリン（Ｐ）をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層（Ａ）または導電層（Ｂ）が微量に含有するアルカリ金属元素がゲート絶縁膜１２０に拡散するのを防ぐことができる。（図２（Ｃ））
次に、レジストマスク１２３〜１２７を形成し、導電層（Ａ）１２１と導電層（Ｂ）１２２とを一括でエッチングしてゲート電極１２８〜１３１と容量配線１３２を形成する。ゲート電極１２８〜１３１と容量配線１３２は、導電層（Ａ）
から成る１２８ａ〜１３２ａと、導電層（Ｂ）から成る１２８ｂ〜１３２ｂとが一体として形成されている。この時、駆動回路に形成するゲート電極１２９、１３０は不純物領域１１７、１１８の一部と、ゲート絶縁膜１２０を介して重なるように形成する。（図２（Ｄ））
次いで、駆動回路のｐチャネル型ＴＦＴのソース領域およびドレイン領域を形成するために、ｐ型を付与する不純物元素を添加する工程を行う。ここでは、ゲート電極１２８をマスクとして、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴが形成される領域はレジストマスク１３３で被覆しておく。そして、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で不純物領域１３４を形成した。この領域のボロン（Ｂ）濃度は３×１０20〜３×１０21atoms／cm3となるようにする。本明細書中では、ここで形成された不純物領域１３４に含まれるｐ型を付与する不純物元素の濃度を（ｐ+）と表す。（図３（Ａ））
次に、ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を行った。レジストのマスク１３５〜１３７を形成し、ｎ型を付与する不純物元素が添加して不純物領域１３８〜１４２を形成した。これは、フォスフィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリン（Ｐ）濃度を１×１０20〜１×１０21atoms／cm3とした。本明細書中では、ここで形成された不純物領域１３８〜１４２に含まれるｎ型を付与する不純物元素の濃度を（ｎ+）と表す。（図３（Ｂ））
不純物領域１３８〜１４２には、既に前工程で添加されたリン（Ｐ）またはボロン（Ｂ）が含まれているが、それに比して十分に高い濃度でリン（Ｐ）が添加されるので、前工程で添加されたリン（Ｐ）またはボロン（Ｂ）の影響は考えなくても良い。また、不純物領域１３８に添加されたリン（Ｐ）濃度は図３（Ａ）
で添加されたボロン（Ｂ）濃度の１／２〜１／３なのでｐ型の導電性が確保され、ＴＦＴの特性に何ら影響を与えることはなかった。
そして、画素マトリクス回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成するためのｎ型を付与する不純物添加の工程を行った。ここではゲート電極１３１をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加した。添加するリン（Ｐ）の濃度は１×１０16〜５×１０18atoms／cm3であり、図２（Ａ）および図３（Ａ）と図３（Ｂ）で添加する不純物元素の濃度よりも低濃度で添加することで、実質的には不純物領域１４３、１４４のみが形成される。本明細書中では、この不純物領域１４３、１４４に含まれるｎ型を付与する不純物元素の濃度を（ｎ--）と表す。（図３（Ｃ））
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化するために熱処理工程を行う。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）で行うことができる。ここではファーネスアニール法で活性化工程を行った。熱処理は酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜８００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行った。また、基板１０１に石英基板のような耐熱性を有するものを使用した場合には、８００℃で１時間の熱処理としても良く、不純物元素の活性化と、該不純物元素が添加された不純物領域とチャネル形成領域との接合を良好に形成することができた。
この熱処理において、ゲート電極１２８〜１３１と容量配線１３２形成する金属膜１２８ｂ〜１３２ｂは、表面から５〜８０ｎｍの厚さで導電層（Ｃ）１２８ｃ〜１３２ｃが形成される。例えば、導電層（Ｂ）１２８ｂ〜１３２ｂがタングステン（Ｗ）の場合には窒化タングステン（ＷＮ）が形成され、タンタル（Ｔａ）の場合には窒化タンタル（ＴａＮ）を形成することができる。また、導電層（Ｃ）１２８ｃ〜１３２ｃは、窒素またはアンモニアなどを用いた窒素を含むプラズマ雰囲気にゲート電極１２８〜１３１を晒しても同様に形成すりことができる。さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。
水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
島状半導体層が、非晶質シリコン膜から触媒元素を用いる結晶化の方法で作製された場合、島状半導体層中には微量の触媒元素が残留した。勿論、そのような状態でもＴＦＴを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましかった。この触媒元素を除去する手段の一つにリン（Ｐ）によるゲッタリング作用を利用する手段があった。ゲッタリングに必要なリン（Ｐ）の濃度は図３（Ｂ）で形成した不純物領域（ｎ+）と同程度であり、ここで実施される活性化工程の熱処理により、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から触媒元素をゲッタリングをすることができた。（図３（Ｄ））
図６（Ａ）および図７（Ａ）はここまでの工程におけるＴＦＴの上面図であり、Ａ−Ａ'断面およびＣ−Ｃ'断面は図３（Ｄ）のＡ−Ａ'およびＣ−Ｃ'に対応している。また、Ｂ−Ｂ'断面およびＤ−Ｄ'断面は図８（Ａ）および図９（Ａ）の断面図に対応している。図６および図７の上面図はゲート絶縁膜を省略しているが、ここまでの工程で少なくとも島状半導体層１０４〜１０７上にゲート電極１２８〜１３１と容量配線１３２が図に示すように形成されている。
活性化および水素化の工程が終了したら、ゲート配線とする第２の導電膜を形成する。この第２の導電膜は低抵抗材料であるアルミニウム（Ａｌ）や銅（Ｃｕ）を主成分とする導電層（Ｄ）と、チタン（Ｔｉ）やタンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）から成る導電層（Ｅ）とで形成すると良い。
本実施例では、チタン（Ｔｉ）を０．１〜２重量％含むアルミニウム（Ａｌ）膜を導電層（Ｄ）１４５とし、チタン（Ｔｉ）膜を導電層（Ｅ）１４６として形成した。導電層（Ｄ）１４５は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良く、導電層（Ｅ）１４６は５０〜２００（好ましくは１００〜１５０ｎｍ）で形成すれば良い。（図４（Ａ））
そして、ゲート電極に接続するゲート配線を形成するために導電層（Ｅ）１４６と導電層（Ｄ）１４５とをエッチング処理して、ゲート配線１４７、１４８と容量配線１４９を形成た。エッチング処理は最初にＳｉＣｌ4とＣｌ2とＢＣｌ3との混合ガスを用いたドライエッチング法で導電層（Ｅ）の表面から導電層（Ｄ）の途中まで除去し、その後リン酸系のエッチング溶液によるウエットエッチングで導電層（Ｄ）を除去することにより、下地との選択加工性を保ってゲート配線を形成することができた。
図６（Ｂ）および図７（Ｂ）はこの状態の上面図を示し、Ａ−Ａ'断面およびＣ−Ｃ'断面は図４（Ｂ）のＡ−Ａ'およびＣ−Ｃ'に対応している。また、Ｂ−Ｂ'断面およびＤ−Ｄ'断面は図８（Ｂ）および図９（Ｂ）のＢ−Ｂ'およびＤ−Ｄ'に対応している。図６（Ｂ）および図７（Ｂ）において、ゲート配線１４７、１４８の一部は、ゲート電極１２８、１２９、１３１の一部と重なり電気的に接触している。この様子はＢ−Ｂ'断面およびＤ−Ｄ'断面に対応した図８（Ｂ）および図９（Ｂ）の断面構造図からも明らかで、第１の導電層を形成する導電層（Ｃ）と第２の導電層を形成する導電層（Ｄ）とが電気的に接触している。
第１の層間絶縁膜１５０は５００〜１５００ｎｍの厚さで酸化シリコン膜または酸化窒化シリコン膜で形成され、その後、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線１５１〜１５４と、ドレイン配線１５５〜１５８を形成する。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とした。
次に、パッシベーション膜１５９として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を５０〜５００ｎｍ（代表的には１００〜３００ｎｍ）の厚さで形成する。この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られた。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜１５９に開口部を形成しておいても良い。（図４（Ｃ））
図６（Ｃ）および図７（Ｃ）のはこの状態の上面図を示し、Ａ−Ａ'断面およびＣ−Ｃ'断面は図４（Ｃ）のＡ−Ａ'およびＣ−Ｃ'に対応している。また、Ｂ−Ｂ'断面およびＤ−Ｄ'断面は図８（Ｃ）および図９（Ｃ）のＢ−Ｂ'およびＤ−Ｄ'に対応している。図６（Ｃ）と図７（Ｃ）では第１の層間絶縁膜を省略して示すが、島状半導体層１０４、１０５、１０７の図示されていないソースおよびドレイン領域にソース配線１５１、１５２、１５４とドレイン配線１５５、１５６、１５８が第１の層間絶縁膜に形成されたコンタクトホールを介して接続している。
その後、有機樹脂からなる第２の層間絶縁膜１６０を１．０〜１．５μｍの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成した。そして、第２の層間絶縁膜１６０にドレイン配線１５８に達するコンタクトホールを形成し、画素電極１６１、１６２を形成する。画素電極は、透過型液晶表示装置とする場合には透明導電膜を用いれば良く、反射型の液晶表示装置とする場合には金属膜を用いれば良い。本実施例では透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１００ｎｍの厚さにスパッタ法で形成した。（図５）
こうして同一基板上に、駆動回路のＴＦＴと表示領域の画素ＴＦＴとを有した基板を完成させることができた。駆動回路にはｐチャネル型ＴＦＴ２０１、第１のｎチャネル型ＴＦＴ２０２、第２のｎチャネル型ＴＦＴ２０３、表示領域には画素ＴＦＴ２０４、保持容量２０５が形成した。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
駆動回路のｐチャネル型ＴＦＴ２０１には、島状半導体層１０４にチャネル形成領域２０６、ソース領域２０７ａ、２０７ｂ、ドレイン領域２０８ａ，２０８ｂを有している。第１のｎチャネル型ＴＦＴ２０２には、島状半導体層１０５にチャネル形成領域２０９、ゲート電極１２９と重なるＬＤＤ領域２１０（以降、このようなＬＤＤ領域をＬovと記す）、ソース領域２１１、ドレイン領域２１２を有している。このＬov領域のチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．０〜１．５μｍとした。第２のｎチャネル型ＴＦＴ２０３には、島状半導体層１０６にチャネル形成領域２１３、ＬＤＤ領域２１４，２１５、ソース領域２１６、ドレイン領域２１７を有している。このＬＤＤ領域はＬov領域とゲート電極１３０と重ならないＬＤＤ領域（以降、このようなＬＤＤ領域をＬoffと記す）とが形成され、このＬoff領域のチャネル長方向の長さは０．３〜２．０μｍ、好ましくは０．５〜１．５μｍである。画素ＴＦＴ２０４には、島状半導体層１０７にチャネル形成領域２１８、２１９、Ｌoff領域２２０〜２２３、ソースまたはドレイン領域２２４〜２２６を有している。Ｌoff領域のチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．５〜２．５μｍである。さらに、容量配線１３２、１４９と、ゲート絶縁膜と同じ材料から成る絶縁膜と、画素ＴＦＴ２０４のドレイン領域２２６に接続し、ｎ型を付与する不純物元素が添加された半導体層２２７とから保持容量２０５が形成されている。図５では画素ＴＦＴ２０４をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
以上の様に本発明は、画素ＴＦＴおよび駆動回路が要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能とすることができる。さらにゲート電極を耐熱性を有する導電性材料で形成することによりＬＤＤ領域やソース領域およびドレイン領域の活性化を容易とし、ゲート配線低抵抗材料で形成することにより、配線抵抗を十分低減できる。従って、表示領域（画面サイズ）が４インチクラス以上の表示装置に適用することができる。
[実施形態２]
図１６はゲート電極とゲート配線の他の実施形態を示す図である。図１６のゲート電極とゲート配線は実施形態１で示す工程と同様にして形成されるものであり、島状半導体層９０１とゲート絶縁膜９０２の上方に形成さている。
図１６（Ａ）において、ゲート電極とする第１の導電層には、導電層（Ａ）９０３は窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）で形成する。導電層（Ｂ）９０４はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜で形成し、その表面に実施形態１と同様にして導電層（Ｃ）９０５を形成する。導電層（Ａ）９０３は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）９０４は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。ゲート配線とする第２の導電層は低抵抗材料であるアルミニウム（Ａｌ）や銅（Ｃｕ）を主成分とする導電層（Ｄ）と、その上にチタン（Ｔｉ）やタンタル（Ｔａ）などで形成する導電層（Ｅ）とを積層形成する。アルミニウム（Ａｌ）や銅（Ｃｕ）はストレスマイグレーションやエレクトロマイグレーションで容易に拡散するため、第２の導電層を被覆するように窒化シリコン膜９０８を５０〜１５０ｎｍの厚さで形成することが必要である。
図１６（Ｂ）は実施形態１と同様に作製されるゲート電極とゲート配線であり、ゲート電極の下にリン（Ｐ）をドープしたシリコン膜９０９を形成してある。
リン（Ｐ）をドープしたシリコン膜９０９はゲート電極中に含まれる微量のアルカリ金属元素がゲート絶縁膜へ拡散することを防ぐ効果があり、ＴＦＴの信頼性を確保する目的で有用である。
図１６（Ｃ）は、ゲート電極を形成する第１の導電層にリン（Ｐ）をドープしたシリコン膜９１０で形成した例である。リン（Ｐ）をドープしたシリコン膜は他の導電性金属材料と比較して高抵抗材料であるが、ゲート配線を形成する第２の導電層をアルミニウム（Ａｌ）や銅（Ｃｕ）で形成することにより、大面積の液晶表示装置にも適用することができる。ここでは、ゲート配線を、Ｔｉ膜９１１を１００ｎｍ、Ｔｉを含むアルミニウム（Ａｌ）膜９１２を３００ｎｍ、Ｔｉ膜９１３を１５０ｎｍで形成した３層構造とし、アルミニウム（Ａｌ）膜とリン（Ｐ）をドープしたシリコン膜とを直接接触しないようにすることにより、耐熱性を持たせることができる。
[実施形態３]
図１５は本発明のＴＦＴの構造を説明するための図であり、半導体層のチャネル形成領域と、ＬＤＤ領域と、半導体層上のゲート絶縁膜と、ゲート絶縁膜上のゲート電極とを有するＴＦＴにおいて、ゲート電極とＬＤＤ領域の位置関係を説明している。
図１５（Ａ）において、チャネル形成領域２０９、ＬＤＤ領域２１０、ドレイン領域２１２を有する半導体層と、その上のゲート絶縁膜１２０とゲート電極１２９が設けられた構成を示している。ＬＤＤ領域２１０はゲート絶縁膜１２０を介してゲート電極１２９と重なるように設けられてたＬovとなっている。Ｌovはドレイン近傍で発生する高電界を緩和する作用があり、ホットキャリアによる劣化を防ぐことができ、制御回路のシフトレジスタ回路、レベルシフタ回路、バッファ回路などのｎチャネル型ＴＦＴに用いるのに適している。
図１５（Ｂ）において、チャネル形成領域２１３、ＬＤＤ領域２１５ａ、２１５ｂ、ドレイン領域２１７を有する半導体層と、半導体層の上にゲート絶縁膜１２０とゲート電極１３０が設けられた構成を示している。ＬＤＤ領域２１５ａはゲート絶縁膜１２０を介してゲート電極１３０と重なるように設けられている。
また、ＬＤＤ領域２１５ｂはゲート電極１３０と重ならないように設けられたＬoffとなっている。Ｌoffはオフ電流値を低減させる作用があり、ＬovとＬoffとを設けた構成にすることで、ホットキャリアによる劣化を防ぐと同時にオフ電流値を低減させることができ、制御回路のサンプリング回路のｎチャネル型ＴＦＴに用いるのに適している。
図１５（Ｃ）は、半導体層に、チャネル形成領域２１９、ＬＤＤ領域２２３、ドレイン領域２２６が設けられている。ＬＤＤ領域２２３は、ゲート電極１３１と重ならないように設けられたＬoffであり、オフ電流値を効果的に低減させることが可能となり、画素ＴＦＴに用いるのに適している。画素ＴＦＴのＬＤＤ領域２２３におけるｎ型を付与する不純物元素の濃度は、駆動回路のＬＤＤ領域２１０、２１５の濃度よりも１／２から１／１０にすることが望ましい。
[実施形態４]
本実施形態では、アクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図１１に示すように、実施形態１で作製した図５の状態のアクティブマトリクス基板に対し、配向膜６０１を形成する。
通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の対向基板６０２には、遮光膜６０３、透明導電膜６０４および配向膜６０５を形成した。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。そして、画素マトリクス回路と、ＣＭＯＳ回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。
その後、両基板の間に液晶材料６０６を注入し、封止剤（図示せず）によって完全に封止した。液晶材料には公知の液晶材料を用いれば良い。このようにして図１１に示すアクティブマトリクス型液晶表示装置が完成した。
次にこのアクティブマトリクス型液晶表示装置の構成を、図１２の斜視図および図１３の上面図を用いて説明する。尚、図１２と図１３は、図１〜図５と図１１の断面構造図と対応付けるため、共通の符号を用いている。また、図１３で示すＥ―Ｅ’に沿った断面構造は、図５に示す画素マトリクス回路の断面図に対応している。
図１２においてアクティブマトリクス基板は、ガラス基板１０１上に形成された、表示領域３０６と、走査信号駆動回路３０４と、画像信号駆動回路３０５で構成される。表示領域には画素ＴＦＴ２０４が設けられ、周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路３０４と、画像信号駆動回路３０５はそれぞれゲート配線１４８とソース配線１５４で画素ＴＦＴ２０４に接続している。また、ＦＰＣ７３１が外部入出力端子７３４に接続され、入力配線３０２、３０３でそれぞれの駆動回路に接続している。
図１３は表示領域３０６のほぼ一画素分を示す上面図である。ゲート配線１４８は、図示されていないゲート絶縁膜を介してその下の半導体層１０７と交差している。図示はしていないが、半導体層には、ソース領域、ドレイン領域、ｎ--領域でなるＬoff領域が形成されている。また、１６３はソース配線１５４とソース領域２２４とのコンタクト部、１６４はドレイン配線１５８とドレイン領域２２６とのコンタクト部、１６５はドレイン配線１５８と画素電極１６１のコンタクト部である。保持容量２０５は、画素ＴＦＴ２０４のドレイン領域２２６から延在する半導体層２２７とゲート絶縁膜を介して容量配線１３２、１４９が重なる領域で形成されている。
なお、本実施例のアクティブマトリクス型液晶表示装置は、実施形態１で説明した構造と照らし合わせて説明したが、実施形態２の構成とも自由に組み合わせてアクティブマトリクス型液晶表示装置を作製することができる。
[実施形態５]
図１０は液晶表示装置の入出力端子、表示領域、駆動回路の配置の一例を示す図である。表示領域３０６にはｍ本のゲート配線とｎ本のソース配線がマトリクス状に交差している。例えば、画素密度がＶＧＡの場合、４８０本のゲート配線と６４０本のソース配線が形成され、ＸＧＡの場合には７６８本のゲート配線と１０２４本のソース配線が形成される。表示領域の画面サイズは、１３インチクラスの場合対角線の長さは３４０ｍｍとなり、１８インチクラスの場合には４６０ｍｍとなる。このような液晶表示装置を実現するには、ゲート配線を実施形態１および実施形態２で示したような低抵抗材料で形成する必要がある。
表示領域３０６の周辺には走査信号駆動回路３０４と画像信号駆動回路３０５が設けられている。これらの駆動回路のゲート配線の長さも表示領域の画面サイズの大型化と共に必然的に長くなるので、大画面を実現するためには実施形態１および実施形態２で示したような低抵抗材料で形成することが好ましい。
また、本発明は入力端子３０１から各駆動回路までを接続する入力配線３０２、３０３をゲート配線と同じ材料で形成することができ、配線抵抗の低抵抗化に寄与することができる。
[実施形態６]
図１４は実施形態１または実施形態２で示したアクティブマトリクス基板の回路構成の一例であり、直視型の表示装置の回路構成を示す図である。本実施例のアクティブマトリクス基板は、画像信号駆動回路１００１、走査信号駆動回路（Ａ）１００７、走査信号駆動回路（Ｂ）１０１１、プリチャージ回路１０１２、表示領域１００６を有している。尚、本明細書中において記した駆動回路とは、画像信号駆動回路１００１、走査信号駆動回路（Ａ）１００７を含めた総称である。
画像信号駆動回路１００１は、シフトレジスタ回路１００２、レベルシフタ回路１００３、バッファ回路１００４、サンプリング回路１００５を備えている。
また、走査信号駆動回路（Ａ）１００７は、シフトレジスタ回路１００８、レベルシフタ回路１００９、バッファ回路１０１０を備えている。走査信号駆動回路（Ｂ）１０１１も同様な構成である。
シフトレジスタ回路１００２、１００８は駆動電圧が５〜１６Ｖ（代表的には１０Ｖ）であり、この回路を形成するＣＭＯＳ回路のｎチャネル型ＴＦＴは図５の２０２で示される構造が適している。また、レベルシフタ回路１００３、１００９やバッファ回路１００４、１０１０は駆動電圧が１４〜１６Ｖと高くなるが、シフトレジスタ回路と同様に、図５のｎチャネル型ＴＦＴ２０２を含むＣＭＯＳ回路が適している。これらの回路において、ゲートをマルチゲート構造で形成すると耐圧が高まり、回路の信頼性を向上させる上で有効である。
サンプリング回路１００５は駆動電圧が１４〜１６Ｖであるが、極性が交互に反転して駆動される上、オフ電流値を低減させる必要があるため、図５のｎチャネル型ＴＦＴ２０３を含むＣＭＯＳ回路が適している。図５では、ｎチャネル型ＴＦＴしか表示はされていないが、実際のサンプリング回路においてはｐチャネル型ＴＦＴも組み合わせて形成される。この時、ｐチャネル型ＴＦＴは同図の２０１で示される構造で十分である。
また、画素ＴＦＴ２０４は駆動電圧が１４〜１６Ｖであり、低消費電力化の観点からサンプリング回路よりもさらにオフ電流値を低減することが要求され、画素ＴＦＴ２０４のようにゲート電極に対して重ならないように設けられたＬＤＤ（Ｌoff）領域を有した構造とするのが望ましい。
尚、本実施形態の構成は、実施形態１に示した工程に従ってＴＦＴを作製することによって容易に実現することができる。本実施形態では、表示領域と駆動回路の構成のみを示しているが、実施形態１の工程に従えば、その他にも信号分割回路、分周波回路、Ｄ／Ａコンバータ、γ補正回路、オペアンプ回路、さらにメモリ回路や演算処理回路などの信号処理回路、あるいは論理回路を同一基板上に形成することが可能である。このように、本発明は同一基板上に表示領域とその駆動回路とを含む半導体装置、例えば信号駆動回路および表示領域を具備した半導体装置を実現することができる。
[実施形態７]
本発明を実施して作製されたアクティブマトリクス基板および液晶表示装置は様々な電気光学装置に用いることができる。そして、そのような電気光学装置を表示媒体として組み込んだ電子機器全てに本発明を適用することがでできる。電子機器としては、パーソナルコンピュータ、デジタルカメラ、ビデオカメラ、携帯情報端末（モバイルコンピュータ、携帯電話、電子書籍など）、ナビゲーションシステムなどが上げられる。それらの一例を図１７に示す。
図１７（Ａ）はパーソナルコンピュータであり、マイクロプロセッサやメモリーなどを備えた本体２００１、画像入力部２００２、表示装置２００３、キーボード２００４で構成される。本発明は表示装置２００３やその他の信号処理回路を形成することができる。
図１７（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本発明は表示装置２１０２やその他の信号制御回路に適用することができる。
図１７（Ｃ）は携帯情報端末であり、本体２２０１、画像入力部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本発明は表示装置２２０５やその他の信号制御回路に適用することができる。
図１７（Ｄ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示装置２４０２、スピーカー部２４０３、記録媒体２４０４、操作スイッチ２４０５で構成される。尚、記録媒体にはＤＶＤ（Digital Versatile Disc）やコンパクトディスク（ＣＤ）などを用い、音楽プログラムの再生や映像表示、ビデオゲーム（またはテレビゲーム）やインターネットを介した情報表示などを行うことができる。本発明は表示装置２４０２やその他の信号制御回路に好適に利用することができる。
図１７（Ｅ）はデジタルカメラであり、本体２５０１、表示装置２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）で構成される。本発明は表示装置２５０２やその他の信号制御回路に適用することができる。
このように、本願発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜６のどのような組み合わせから成る構成を用いても実現することができる。
[実施形態８]
本実施形態では、実施形態１と同様なアクティブマトリクス基板で、エレクトロルミネッセンス（ＥＬ：Electro Luminescence）材料を用いた自発光型の表示パネル（以下、ＥＬ表示装置と記す）を作製する例について説明する。図１８（Ａ）はそのＥＬ表示パネルの上面図を示す。図１８（Ａ）において、１０は基板、１１は画素部、１２はソース側駆動回路、１３はゲート側駆動回路であり、それぞれの駆動回路は配線１４〜１６を経てＦＰＣ１７に至り、外部機器へと接続される。
図１８（Ａ）のＡ−Ａ'線に対応する断面図を図１８（Ｂ）に示す。このとき少なくとも画素部の上方、好ましくは駆動回路及び画素部の上方に対向板８０を設ける。対向板８０はシール材１９でＴＦＴとＥＬ材料を用いた自発光層が形成されているアクティブマトリクス基板と貼り合わされている。シール剤１９にはフィラー（図示せず）が混入されていて、このフィラーによりほぼ均一な間隔を持って２枚の基板が貼り合わせられている。さらに、シール材１９の外側とＦＰＣ１７の上面及び周辺は封止剤８１で密封する構造とする。封止剤８１はシリコーン樹脂、エポキシ樹脂、フェノール樹脂、ブチルゴムなどの材料を用いる。
このように、シール剤１９によりアクティブマトリクス基板１０と対向基板８０とが貼り合わされると、その間には空間が形成される。その空間には充填剤８３が充填される。この充填剤８３は対向板８０を接着する効果も合わせ持つ。充填剤８３はＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、自発光層は水分をはじめ湿気に弱く劣化しやすいので、この充填剤８３の内部に酸化バリウムなどの乾燥剤を混入させておくと吸湿効果を保持できるので望ましい。また、自発光層上に窒化シリコン膜や酸化窒化シリコン膜などで形成するパッシベーション膜８２を形成し、充填剤８３に含まれるアルカリ元素などによる腐蝕を防ぐ構造としている。
対向板８０にはガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Fiberglass-Reinforced Plastics）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム（デュポン社の商品名）、ポリエステルフィルム、アクリルフィルムまたはアクリル板などを用いることができる。また、数十μｍのアルミニウム箔をＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用い、耐湿性を高めることもできる。このようにして、ＥＬ素子は密閉された状態となり外気から遮断されている。
また、図１８（Ｂ）において基板１０、下地膜２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）２２及び画素部用ＴＦＴ２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。これらのＴＦＴの内、特にｎチャネル型ＴＦＴにははホットキャリア効果によるオン電流の低下や、Ｖthシフトやバイアスストレスによる特性低下を防ぐため、本実施形態で示す構成のＬＤＤ領域が設けられている。
例えば、駆動回路用ＴＦＴ２２として、図５に示すｐチャネル型ＴＦＴ２０１とｎチャネル型ＴＦＴ２０２を用いれば良い。また、画素部のＴＦＴには、駆動電圧にもよるが、１０Ｖ以上であれば図５に示す第１のｎチャネル型ＴＦＴ２０４またはそれと同様な構造を有するｐチャネル型ＴＦＴを用いれば良い。第１のｎチャネル型ＴＦＴ２０２はドレイン側にゲート電極とオーバーラップするＬＤＤが設けられた構造であるが、駆動電圧が１０Ｖ以下であれば、ホットキャリア効果によるＴＦＴの劣化は殆ど無視できるので、あえて設ける必要はない。
図１の状態のアクティブマトリクス基板からＥＬ表示装置を作製するには、ソース配線、ドレイン配線上に樹脂材料でなる層間絶縁膜（平坦化膜）２６を形成し、その上に画素部用ＴＦＴ２３のドレインと電気的に接続する透明導電膜でなる画素電極２７を形成する。透明導電膜には酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極２７を形成したら、絶縁膜２８を形成し、画素電極２７上に開口部を形成する。
次に、自発光層２９を形成する。自発光層２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
自発光層はシャドーマスクを用いて蒸着法、またはインクジェット法、ディスペンサー法などで形成する。いずれにしても、画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のＥＬ表示装置とすることもできる。
自発光層２９を形成したら、その上に陰極３０を形成する。陰極３０と自発光層２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中で自発光層２９と陰極３０を連続して形成するか、自発光層２９を不活性雰囲気で形成し、大気解放しないで真空中で陰極３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
なお、本実施例では陰極３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的には自発光層２９上に蒸着法で１nm厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００nm厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極３０は３１で示される領域において配線１６に接続される。配線１６は陰極３０に所定の電圧を与えるための電源供給線であり、異方性導電性ペースト材料３２を介してＦＰＣ１７に接続される。ＦＰＣ１７上にはさらに樹脂層８０が形成され、この部分の接着強度を高めている。
３１に示された領域において陰極３０と配線１６とを電気的に接続するために、層間絶縁膜２６及び絶縁膜２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜２６のエッチング時（画素電極用コンタクトホールの形成時）
や絶縁膜２８のエッチング時（自発光層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜２８をエッチングする際に、層間絶縁膜２６まで一括でエッチングしても良い。この場合、層間絶縁膜２６と絶縁膜２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
また、配線１６はシール材１９と基板１０との間を隙間（但し封止剤８１で塞がれている。）を通ってＦＰＣ１７に電気的に接続される。なお、ここでは配線１６について説明したが、他の配線１４、１５も同様にしてシーリング材１８の下を通ってＦＰＣ１７に電気的に接続される。
ここで画素部のさらに詳細な断面構造を図１９に、上面構造を図２０（Ａ）に、回路図を図２０（Ｂ）に示す。図１９（Ａ）において、基板２４０１上に設けられたスイッチング用ＴＦＴ２４０２は実施形態１の図５の画素ＴＦＴ２０４と同じ構造で形成する。ダブルゲート構造とすることで実質的に二つのＴＦＴが直列された構造となり、ゲート電極と重ならないオフセット領域が設けられたＬＤＤを形成することでオフ電流値を低減することができるという利点がある。尚、本実施例ではダブルゲート構造としているがトリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも良い。
また、電流制御用ＴＦＴ２４０３は図５で示す第１のｎチャネル型ＴＦＴ２０２を用いて形成する。このＴＦＴ構造は、ドレイン側にのみゲート電極とオーバーラップするＬＤＤが設けられた構造であり、ゲートとドレイン間の寄生容量や直列抵抗を低減させて電流駆動能力を高める構造となっている。別な観点からも、構造であることは非常に重要な意味を持つ。電流制御用ＴＦＴはＥＬ素子を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用ＴＦＴにゲート電極と一部が重なるＬＤＤ領域を設けることでＴＦＴの劣化を防ぎ、動作の安定性を高めることができる。このとき、スイッチング用ＴＦＴ２４０２のドレイン線３５は配線３６によって電流制御用ＴＦＴのゲート電極３７に電気的に接続されている。また、３８で示される配線は、スイッチング用ＴＦＴ２４０２のゲート電極３９a、３９bを電気的に接続するゲート線である。
また、本実施例では電流制御用ＴＦＴ２４０３をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
また、図２０（Ａ）に示すように、電流制御用ＴＦＴ２４０３のゲート電極３７となる配線は２４０４で示される領域で、電流制御用ＴＦＴ２４０３のドレイン線４０と絶縁膜を介して重なる。このとき、２４０４で示される領域ではコンデンサが形成される。このコンデンサ２４０４は電流制御用ＴＦＴ２４０３のゲートにかかる電圧を保持するためのコンデンサとして機能する。なお、ドレイン線４０は電流供給線（電源線）２５０１に接続され、常に一定の電圧が加えられている。
スイッチング用ＴＦＴ２４０２及び電流制御用ＴＦＴ２４０３の上には第１パッシベーション膜４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２が形成される。平坦化膜４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成される自発光層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、自発光層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
また、４３は反射性の高い導電膜でなる画素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ２４０３のドレインに電気的に接続される。画素電極４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。また、絶縁膜（好ましくは樹脂）で形成されたバンク４４a、４４bにより形成された溝（画素に相当する）の中に発光層４４が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。尚、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０nm（好ましくは４０〜１００nm）とすれば良い。但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせて自発光層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
本実施例では発光層４５の上にＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）でなる正孔注入層４６を設けた積層構造の自発光層としている。そして、正孔注入層４６の上には透明導電膜でなる陽極４７が設けられる。本実施例の場合、発光層４５で生成された光は上面側に向かって（ＴＦＴの上方に向かって）放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
陽極４７まで形成された時点で自発光素子２４０５が完成する。なお、ここでいうＥＬ素子２４０５は、画素電極（陰極）４３、発光層４５、正孔注入層４６及び陽極４７で形成されたコンデンサを指す。図２０（Ａ）に示すように画素電極４３は画素の面積にほぼ一致するため、画素全体がＥＬ素子として機能する。
従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
ところで、本実施例では、陽極４７の上にさらに第２パッシベーション膜４８を設けている。第２パッシベーション膜４８としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ表示装置の信頼性が高められる。
以上のように本願発明のＥＬ表示パネルは図２０のような構造の画素からなる画素部を有し、オフ電流値の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強い電流制御用ＴＦＴとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なＥＬ表示パネルが得られる。
図１９（Ｂ）は自発光層の構造を反転させた例を示す。電流制御用ＴＦＴ２６０１は図５のｐチャネル型ＴＦＴ２０１と同じ構造て形成する。作製プロセスは実施形態１を参照すれば良い。本実施例では、画素電極（陽極）５０として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
そして、絶縁膜でなるバンク５１a、５１bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層５２が形成される。その上にはカリウムアセチルアセトネート（ａｃａｃＫと表記される）でなる電子注入層５３、アルミニウム合金でなる陰極５４が形成される。この場合、陰極５４がパッシベーション膜としても機能する。こうしてＥＬ素子２６０２が形成される。本実施例の場合、発光層５３で発生した光は、矢印で示されるようにＴＦＴが形成された基板の方に向かって放射される。本実施例のような構造とする場合、電流制御用ＴＦＴ２６０１はｐチャネル型ＴＦＴで形成することが好ましい。
以上のような、本実施例で示すＥＬ表示装置は、実施形態７の電子機器の表示部として用いることができる。
[実施形態９]
本実施形態では、図２０（Ｂ）に示した回路図とは異なる構造の画素とした場合の例について図２１に示す。なお、本実施例において、２７０１はスイッチング用ＴＦＴ２７０２のソース配線、２７０３はスイッチング用ＴＦＴ２７０２のゲート配線、２７０４は電流制御用ＴＦＴ、２７０５はコンデンサ、２７０６、２７０８は電流供給線、２７０７はＥＬ素子とする。
図２１（Ａ）は、二つの画素間で電流供給線２７０６を共通とした場合の例である。即ち、二つの画素が電流供給線２７０６を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
また、図２１（Ｂ）は、電流供給線２７０８をゲート配線２７０３と平行に設けた場合の例である。尚、図２１（Ｂ）では電流供給線２７０８とゲート配線２７０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線２７０８とゲート配線２７０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
また、図２１（Ｃ）は、図２１（Ｂ）の構造と同様に電流供給線２７０８をゲート配線２７０３と平行に設け、さらに、二つの画素を電流供給線２７０８を中心に線対称となるように形成する点に特徴がある。また、電流供給線２７０８をゲート配線２７０３のいずれか一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。図２１（Ａ）、図２１（Ｂ）では電流制御用ＴＦＴ２７０４のゲートにかかる電圧を保持するためにコンデンサ２７０５を設ける構造としているが、コンデンサ２７０５を省略することも可能である。
電流制御用ＴＦＴ２４０３として図１９（Ａ）に示すような本願発明のｎチャネル型ＴＦＴを用いているため、ゲート絶縁膜を介してゲート電極（と重なるように設けられたＬＤＤ領域を有している。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量をコンデンサ２４０４の代わりとして積極的に用いる点に特徴がある。この寄生容量のキャパシタンスは上記ゲート電極とＬＤＤ領域とが重なり合った面積で変化するため、その重なり合った領域に含まれるＬＤＤ領域の長さによって決まる。また、図２１（Ａ）、（Ｂ）、（Ｃ）の構造においても同様にコンデンサ２７０５を省略することは可能である。
尚、本実施形態で示すＥＬ表示装置の回路構成は、実施形態１で示すＴＦＴの構成から選択して図２１に示す回路を形成すれば良い。また、実施形態７の電子機器の表示部として本実施例のＥＬ表示パネルを用いることが可能である。
実施形態１で示すように、ＴＦＴのゲート電極とゲート配線は、島状半導体層の外側でコンタクトホールを介することなく重なり合って接触している。このような構造において、ゲート電極とゲート配線の抵抗を評価した結果を表１と表２に示す。表１はゲート電極およびゲート配線を形成する材料のシート抵抗値を示している。
Figure 2010219549
表２は、ゲート電極とゲート配線のコンタクト抵抗を評価するためにコンタクトチェーン（コンタクト数１００〜２００）を形成し、その測定値からコンタクト部一つ当たりの接触抵抗を求めた結果を示す。一つ当たりのコンタクト部の面積は、４μm×１０μmまたは６μm×１０μmとした。
Figure 2010219549
ゲート電極はＴａＮ膜とＴａ膜を積層した膜とＷ膜の２種類を作製した。ゲート配線はＡｌで形成した。但し、このＡｌにはＮｄが１重量％添加されている（以下、Ａｌ−Ｎｄ膜と表記する）。表２で示す値より、ゲート電極とゲート配線の重なり部の面積を４０μm2と仮定すると、ＴａＮ膜とＴａ膜を積層した膜では約２００Ω、Ｗ膜では約０．１Ωとなった。
図２２はＴａＮ膜とＴａ膜を積層して形成したゲート電極と、Ａｌ−Ｎｄ膜の重ね合わせ部を、透過型電子顕微鏡（ＴＥＭ:Transmission Electron Microscope）で観察した結果を示す。図２３はＴａ膜とＡｌ−Ｎｄ膜の界面を拡大して観察したものであり、図に示す＊１〜＊４の点においてエネルギー分散型Ｘ線分光分析（ＥＤＸ:Energy Dispersion X-ray Spectroscopy）で組成を調べた。その結果、＊１ではＡｌが、＊４ではＴａであることが確認されたものの、＊２ではＡｌと酸素が、＊３ではＴａと酸素がそれぞれ検出され、酸化物を含有する層が形成されていることが判明した。この原因は、ゲート電極としてＴａ膜を形成した後に、不純物元素を活性化するための熱処理工程が行われることにより、Ｔａ膜の表面が酸化されるためであると考えられる。さらに、Ａｌ−Ｎｄ膜を形成すると、Ｔａ膜の表面の酸素がＡｌ−Ｎｄ膜を酸化させるためであると考えられる。このような、コンタクト抵抗の増加はＴａを用いた時に特に顕著に現れる結果であった。
しかし、シミュレーションによりコンタクト抵抗が信号波形に与える影響を調べると、２００Ω程度ではあまり影響ないことを確認することができた。図２６（Ａ）、（Ｂ）は立ち上がり波形および立ち下がり波形の抵抗値による変化を示す。計算に用いた等価回路を図中に挿入して示す。ここでは、コンタクト抵抗に相当するＲ２を１Ωから１ＭΩまで変化させて計算したが、１０ｋΩ程度まではコンタクト抵抗の影響が殆どないことを確認することができた。
また、コンタクト部の信頼性試験として通電試験を行い、コンタクト抵抗の変化を調べた。コンタクト部の面積を４０μm2、コンタクト数２００のテストサンプルを作製し、１８０℃の雰囲気中で１mAの電流を１時間通電した。上記２種類のゲート電極材料について調べたが、コンタクト抵抗の変化は殆ど観測されなかった。
作製されるＴＦＴの信頼性はバイアス−熱ストレス試験（以下、ＢＴ試験と記す）で調べた。ＴＦＴのサイズはチャネル長８μm、チャネル幅８μmである。試験条件は、ｎチャネル型ＴＦＴに対してゲート電圧＋２０Ｖ、ドレイン電圧０Ｖとして１５０℃で１時間保持した。図２４（Ａ）、（Ｂ）はそれぞれｎチャネル型ＴＦＴとｐチャネル型ＴＦＴの結果を示すが、いずれにしても殆どバイアスストレスによる劣化は観測されていない。
ゲート配線の材料の違いによる信号遅延の影響を評価した。図２５は入力部と末端部における信号波形を示し、図２５（Ａ）は立ち上がり波形、図２５（Ｂ）
は立ち下がり波形を示している。入力部と末端部の間隔は８３mmである。図２５においてＪ２と表記された特性はＴａＮ膜とＴａ膜を積層してゲート配線を形成し、Ｊ４と表記されたサンプルはＡｌ−Ｎｄ膜でゲート配線を形成したサンプルである。ゲート配線の幅は１０μmである。前者のサンプルでは入力部と末端部の立ち上がりおよび立ち下がり時間に大きな差があるのに対し、後者のサンプルではその差が非常に小さくなっている。表３に遅延時間についてまとめた結果を示す。Ｊ２サンプルの遅延時間はＪ４サンプルの約十倍であり、表１で示すシート抵抗値から見て明らかなように、配線材料の抵抗が影響していると判断することができる。
Figure 2010219549
この結果より、画面サイズが４インチクラス以上の場合には、本発明のようにゲート電極に接続するゲート配線を低抵抗材料で形成する必要があることが示された。
１０１ 基板
１０２ 下地膜
１０３ｂ 結晶質半導体層
１０４〜１０７島状半導体層
１２８〜１３１ ゲート電極、１３２ 容量配線
１２８ａ〜１３２ａ 導電層（Ａ）
１２８ｂ〜１３２ｂ 導電層（Ｂ）
１２８ｃ〜１３２ｃ 導電層（Ｃ）
１４７、１４８ ゲート配線、１４９容量配線
１４７ａ〜１４９ａ 導電層（Ｄ）
１４７ｂ〜１４９ｂ 導電層（Ｅ）
１５０ 第１の層間絶縁膜
１５１〜１５４ ソース配線
１５５〜１５８ ドレイン電極
１５９ パッシベーション膜
１６０ 第２の層間絶縁膜
１６１、１６２ 画素電極

Claims (7)

  1. 同一基板上に表示領域と、前記表示領域の周辺に設けられた駆動回路と、を有し、
    前記表示領域は、第１の薄膜トランジスタを有し、
    前記駆動回路は、第２の薄膜トランジスタを有し、
    前記第１の薄膜トランジスタと前記第２の薄膜トランジスタは、リンがドープされたシリコンでなるゲート電極を有し、
    前記ゲート電極は、チャネル形成領域の外側に設けられた接続部でアルミニウムまたは銅を主成分とする層とタンタル、タングステン、チタン、モリブデンから選ばれた少なくとも１種を主成分とする層とを有する配線と電気的に接続することを特徴とする液晶表示装置。
  2. 請求項１において、
    前記ゲート電極は、前記配線のアルミニウムまたは銅を主成分とする層とは直接接触しないことを特徴とする液晶表示装置。
  3. 請求項１または２において、
    前記配線は、チタン膜、チタンを含むアルミニウム膜、チタン膜を順に積層した三層構造であることを特徴とする液晶表示装置。
  4. 同一基板上に表示領域と、前記表示領域の周辺に設けられた駆動回路と、を有し、
    前記表示領域は、ｎチャネル型の第１の薄膜トランジスタを有し、
    前記駆動回路は、ｎチャネル型の第２の薄膜トランジスタを有し、
    前記第１の薄膜トランジスタと前記第２の薄膜トランジスタは、タンタル、タングステン、チタン、モリブデンから選ばれた少なくとも１種を主成分とする導電層でなるゲート電極を有し、
    前記ゲート電極は、チャネル形成領域の外側に設けられた接続部でアルミニウムまたは銅を主成分とする層とタンタル、タングステン、チタン、モリブデンから選ばれた少なくとも１種を主成分とする層とを有する配線と電気的に接続することを特徴とする液晶表示装置。
  5. 請求項１乃至４のいずれか一において、
    前記第１の薄膜トランジスタが有する半導体層のＬＤＤ領域は、前記第１の薄膜トランジスタのゲート電極と重ならないように配置され、
    前記第２の薄膜トランジスタが有する半導体層のＬＤＤ領域は、前記第２の薄膜トランジスタのゲート電極と重なるように配置されていることを特徴とする液晶表示装置。
  6. 請求項１乃至５のいずれか一において、前記第２の薄膜トランジスタは、シフトレジスタ回路、レベルシフタ回路又はバッファ回路に用いられていることを特徴とする液晶表示装置。
  7. 請求項１乃至７のいずれか一に記載の液晶表示装置を用いた携帯情報端末。
JP2010116256A 1999-04-12 2010-05-20 液晶表示装置 Withdrawn JP2010219549A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010116256A JP2010219549A (ja) 1999-04-12 2010-05-20 液晶表示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10464699 1999-04-12
JP2010116256A JP2010219549A (ja) 1999-04-12 2010-05-20 液晶表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000110445A Division JP4536202B2 (ja) 1999-04-12 2000-04-12 半導体装置およびその作製方法、並びに電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011085976A Division JP5433618B2 (ja) 1999-04-12 2011-04-08 半導体装置

Publications (1)

Publication Number Publication Date
JP2010219549A true JP2010219549A (ja) 2010-09-30

Family

ID=14386237

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2010116256A Withdrawn JP2010219549A (ja) 1999-04-12 2010-05-20 液晶表示装置
JP2011085976A Expired - Lifetime JP5433618B2 (ja) 1999-04-12 2011-04-08 半導体装置
JP2012276399A Expired - Lifetime JP5674754B2 (ja) 1999-04-12 2012-12-19 表示装置
JP2013097406A Withdrawn JP2013201441A (ja) 1999-04-12 2013-05-07 半導体装置
JP2014176904A Expired - Lifetime JP6130339B2 (ja) 1999-04-12 2014-09-01 Ｅｌ表示装置
JP2015211686A Expired - Lifetime JP6022016B2 (ja) 1999-04-12 2015-10-28 Ｅｌ表示装置
JP2016193261A Withdrawn JP2017016154A (ja) 1999-04-12 2016-09-30 表示装置
JP2018024697A Expired - Lifetime JP6563051B2 (ja) 1999-04-12 2018-02-15 表示装置

Family Applications After (7)

Application Number Title Priority Date Filing Date
JP2011085976A Expired - Lifetime JP5433618B2 (ja) 1999-04-12 2011-04-08 半導体装置
JP2012276399A Expired - Lifetime JP5674754B2 (ja) 1999-04-12 2012-12-19 表示装置
JP2013097406A Withdrawn JP2013201441A (ja) 1999-04-12 2013-05-07 半導体装置
JP2014176904A Expired - Lifetime JP6130339B2 (ja) 1999-04-12 2014-09-01 Ｅｌ表示装置
JP2015211686A Expired - Lifetime JP6022016B2 (ja) 1999-04-12 2015-10-28 Ｅｌ表示装置
JP2016193261A Withdrawn JP2017016154A (ja) 1999-04-12 2016-09-30 表示装置
JP2018024697A Expired - Lifetime JP6563051B2 (ja) 1999-04-12 2018-02-15 表示装置

Country Status (6)

Country Link
US (5) US7456430B1 (ja)
EP (4) EP1780589A3 (ja)
JP (8) JP2010219549A (ja)
KR (1) KR100733892B1 (ja)
CN (4) CN1197157C (ja)
TW (1) TW444257B (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2284605A3 (en) * 1999-02-23 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and fabrication method thereof
US6531713B1 (en) * 1999-03-19 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
TW444257B (en) 1999-04-12 2001-07-01 Semiconductor Energy Lab Semiconductor device and method for fabricating the same
EP1049167A3 (en) 1999-04-30 2007-10-24 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4666723B2 (ja) 1999-07-06 2011-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
SG116443A1 (en) 2001-03-27 2005-11-28 Semiconductor Energy Lab Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same.
KR100507278B1 (ko) * 2001-05-31 2005-08-09 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정표시장치 제조방법
TWI338366B (en) 2002-09-20 2011-03-01 Semiconductor Energy Lab Display device and manufacturing method thereof
KR100493030B1 (ko) * 2002-11-08 2005-06-07 삼성전자주식회사 하드 디스크 드라이브의 액츄에이터 로킹 장치
JP4906051B2 (ja) 2002-12-19 2012-03-28 株式会社半導体エネルギー研究所 表示装置
CN101819984B (zh) * 2003-01-24 2014-04-30 株式会社半导体能源研究所 电子书
US7221095B2 (en) 2003-06-16 2007-05-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for fabricating light emitting device
US7161184B2 (en) 2003-06-16 2007-01-09 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US7224118B2 (en) 2003-06-17 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus having a wiring connected to a counter electrode via an opening portion in an insulating layer that surrounds a pixel electrode
SG142140A1 (en) 2003-06-27 2008-05-28 Semiconductor Energy Lab Display device and method of manufacturing thereof
US20070052021A1 (en) * 2005-08-23 2007-03-08 Semiconductor Energy Laboratory Co., Ltd. Transistor, and display device, electronic device, and semiconductor device using the same
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
US7851996B2 (en) * 2005-11-16 2010-12-14 Canon Kabushiki Kaisha Display apparatus
US8395746B2 (en) * 2006-01-31 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4321557B2 (ja) * 2006-07-06 2009-08-26 エプソンイメージングデバイス株式会社 電気光学装置、電気光学装置の製造方法及び電子機器
JP4991634B2 (ja) * 2008-06-09 2012-08-01 キヤノン株式会社 有機ｅｌ発光装置
KR101652693B1 (ko) 2008-10-03 2016-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5577646B2 (ja) * 2009-01-09 2014-08-27 セイコーエプソン株式会社 電気泳動表示装置、電子機器、電気泳動表示装置の製造方法
US20100224878A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103426935A (zh) 2009-11-27 2013-12-04 株式会社半导体能源研究所 半导体装置和及其制造方法
US8415677B2 (en) * 2010-01-20 2013-04-09 International Business Machines Corporation Field-effect transistor device having a metal gate stack with an oxygen barrier layer
US8304840B2 (en) * 2010-07-29 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer structures of a semiconductor device
WO2012042564A1 (ja) 2010-09-29 2012-04-05 パナソニック株式会社 表示装置用薄膜半導体装置、表示装置用薄膜半導体装置の製造方法、ｅｌ表示パネル及びｅｌ表示装置
JP5386643B2 (ja) 2010-09-29 2014-01-15 パナソニック株式会社 表示装置用薄膜半導体装置、表示装置用薄膜半導体装置の製造方法、ｅｌ表示パネル及びｅｌ表示装置
US9508904B2 (en) * 2011-01-31 2016-11-29 Cree, Inc. Structures and substrates for mounting optical elements and methods and devices for providing the same background
JP5626010B2 (ja) 2011-02-25 2014-11-19 富士通株式会社 半導体装置及びその製造方法、電源装置
TW201322341A (zh) * 2011-11-21 2013-06-01 Ind Tech Res Inst 半導體元件以及其製造方法
TWI491050B (zh) * 2011-11-25 2015-07-01 Sony Corp 電晶體，顯示器及電子裝置
TWI611567B (zh) * 2013-02-27 2018-01-11 半導體能源研究所股份有限公司 半導體裝置、驅動電路及顯示裝置
KR102086422B1 (ko) 2013-03-28 2020-03-10 삼성디스플레이 주식회사 표시패널 및 이의 제조방법
JP6867737B2 (ja) * 2016-08-30 2021-05-12 ソニーセミコンダクタソリューションズ株式会社 表示装置及び電子機器
CN107134474B (zh) * 2017-06-12 2020-07-24 武汉华星光电半导体显示技术有限公司 薄膜晶体管及其制作方法、有机电致发光显示器
US11049887B2 (en) 2017-11-10 2021-06-29 Applied Materials, Inc. Layer stack for display applications
US10692799B2 (en) * 2018-06-01 2020-06-23 Innolux Corporation Semiconductor electronic device
KR102600041B1 (ko) * 2018-06-07 2023-11-08 삼성디스플레이 주식회사 유기 발광 표시 장치
CN109686861B (zh) * 2018-12-26 2020-12-11 上海晶合光电科技有限公司 一种环套式分立控制图案化有机电致发光器件及其制备方法
JP2023144395A (ja) * 2022-03-28 2023-10-11 セイコーエプソン株式会社 電気光学装置および電子機器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111334A (ja) * 1993-08-20 1995-04-25 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH10326899A (ja) * 1997-05-23 1998-12-08 Semiconductor Energy Lab Co Ltd 半導体デバイス及びその作製方法及び半導体装置

Family Cites Families (134)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US699543A (en) * 1896-06-03 1902-05-06 Electric Vehicle Company Motor-vehicle.
US679749A (en) * 1901-03-12 1901-08-06 Louis J Hirt Coke-oven.
US710910A (en) * 1902-01-09 1902-10-07 John H Wescott Compound engine.
JP3437863B2 (ja) * 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
JPS5847461A (ja) 1981-09-16 1983-03-19 Takeda Chem Ind Ltd 高比容化学調味料顆粒およびその製造法
JPH0613612Y2 (ja) 1983-07-20 1994-04-13 ヤンマー農機株式会社 作業機の角度制御装置
JPS6096921A (ja) 1983-10-31 1985-05-30 Yamatake Honeywell Co Ltd 電子スイツチの過電流検出回路
JPH0613605Y2 (ja) 1986-03-03 1994-04-13 大介 藤井 整畦機
JPH0194664A (ja) * 1987-10-05 1989-04-13 Nec Corp 電界効果トランジスタ
JPH0827465B2 (ja) * 1988-04-06 1996-03-21 株式会社日立製作所 平面デイスプレイ
JPH01281434A (ja) * 1988-05-09 1989-11-13 Toshiba Corp 表示装置の電極形成方法
JP2720470B2 (ja) * 1988-08-26 1998-03-04 富士通株式会社 薄膜トランジスタマトリクスの製造方法
JPH06104433B2 (ja) 1988-11-04 1994-12-21 株式会社小糸製作所 車輌用コーナリングランプシステム
JPH07113726B2 (ja) * 1989-01-10 1995-12-06 富士通株式会社 薄膜トランジスタマトリクスの製造方法
JPH065852Y2 (ja) 1989-02-10 1994-02-16 駿河精機株式会社 発泡プラスチックの減容機
GB8909011D0 (en) 1989-04-20 1989-06-07 Friend Richard H Electroluminescent devices
US5245207A (en) 1989-04-21 1993-09-14 Nobuo Mikoshiba Integrated circuit
US5153690A (en) * 1989-10-18 1992-10-06 Hitachi, Ltd. Thin-film device
US5266825A (en) * 1989-10-18 1993-11-30 Hitachi, Ltd. Thin-film device
DE69032893T2 (de) * 1989-11-30 1999-07-22 Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa Werkstoff für elektrische Leiter, Elektronikagerät welches diesen verwendet und Flüssig-Kristall-Anzeige
JP3024620B2 (ja) 1990-04-11 2000-03-21 セイコーエプソン株式会社 液晶パネルの製造方法
GB2243948B (en) 1990-04-20 1994-06-08 Nobuo Mikoshiba Integrated circuit
JP2628928B2 (ja) 1990-05-22 1997-07-09 株式会社フロンテック 薄膜トランジスタアレイおよびその製造方法
US5402254B1 (en) * 1990-10-17 1998-09-22 Hitachi Ltd Liquid crystal display device with tfts in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films before the deposition of silicon
US5343063A (en) * 1990-12-18 1994-08-30 Sundisk Corporation Dense vertical programmable read only memory cell structure and processes for making them
JPH04364723A (ja) * 1991-06-12 1992-12-17 Kawasaki Steel Corp 半導体装置及びその製造方法
JPH07111334B2 (ja) 1991-07-15 1995-11-29 協同組合ブライト北九州 表面形状測定装置
JPH0613612A (ja) * 1991-12-03 1994-01-21 Nec Corp 薄膜トランジスタ
JPH05326960A (ja) * 1992-05-20 1993-12-10 Seiko Epson Corp 薄膜トランジスタを備えた固体装置およびその製造方法
JPH065852A (ja) * 1992-06-23 1994-01-14 Oki Electric Ind Co Ltd Ｍｏｓｆｅｔ及びその製造方法
WO1994000882A1 (fr) 1992-06-24 1994-01-06 Seiko Epson Corporation Transistor a couches minces, dispositif a semi-conducteurs, dispositif d'affichage et procede de fabrication d'un transistor a couches minces
JP3189399B2 (ja) 1992-06-26 2001-07-16 ソニー株式会社 半導体装置の製造方法
EP0582486A2 (en) 1992-08-07 1994-02-09 Sharp Kabushiki Kaisha A thin film transistor pair and a process for fabricating the same
JP2859784B2 (ja) 1992-09-03 1999-02-24 シャープ株式会社 アクティブマトリクス基板
TW232751B (en) 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
US6624477B1 (en) * 1992-10-09 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US5576556A (en) * 1993-08-20 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device with gate metal oxide and sidewall spacer
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JP3204764B2 (ja) * 1992-12-28 2001-09-04 日立金属株式会社 ロータリシート切断装置およびその製造方法
US5583067A (en) * 1993-01-22 1996-12-10 Intel Corporation Inverse T-gate semiconductor device with self-aligned punchthrough stops and method of fabrication
JPH06260499A (ja) 1993-03-02 1994-09-16 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US6150692A (en) * 1993-07-13 2000-11-21 Sony Corporation Thin film semiconductor device for active matrix panel
JP2789293B2 (ja) * 1993-07-14 1998-08-20 株式会社半導体エネルギー研究所 半導体装置作製方法
US5594569A (en) 1993-07-22 1997-01-14 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal electro-optical apparatus and method of manufacturing the same
JP3212060B2 (ja) 1993-09-20 2001-09-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW297142B (ja) * 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
US5719065A (en) * 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
JP2821347B2 (ja) * 1993-10-12 1998-11-05 日本電気株式会社 電流制御型発光素子アレイ
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW264575B (ja) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
EP0735152B1 (en) * 1993-12-14 2002-04-17 Kabushiki Kaisha Toshiba Molybdenum-tungsten material for wiring, molybdenum-tungsten target for wiring, process for producing the same, and molybdenum-tungsten wiring thin film
JPH07263705A (ja) 1994-03-24 1995-10-13 Sony Corp 薄膜トランジスタ
DE19500380C2 (de) * 1994-05-20 2001-05-17 Mitsubishi Electric Corp Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür
JPH07318975A (ja) 1994-05-25 1995-12-08 Sanyo Electric Co Ltd 液晶表示装置
JP3281756B2 (ja) 1994-05-31 2002-05-13 三洋電機株式会社 半導体装置及びそれを用いた液晶パネル
JP3232343B2 (ja) * 1994-05-31 2001-11-26 日本電信電話株式会社 横形ｍｏｓ電界効果トランジスタ
US5834827A (en) * 1994-06-15 1998-11-10 Seiko Epson Corporation Thin film semiconductor device, fabrication method thereof, electronic device and its fabrication method
JP3072000B2 (ja) * 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2692590B2 (ja) * 1994-06-29 1997-12-17 日本電気株式会社 半導体装置およびその製造方法
KR960009013A (ko) 1994-08-18 1996-03-22 김광호 타이타늄 나이트라이드(TiN) 게이트전극 형성방법
JPH0864838A (ja) 1994-08-26 1996-03-08 Casio Comput Co Ltd 薄膜トランジスタ
KR100213402B1 (ko) 1994-09-29 1999-08-02 니시무로 타이죠 전극배선재료 및 이를 이용한 전극배선기판
JP3488551B2 (ja) 1994-09-29 2004-01-19 株式会社東芝 電極配線材料およびこれを用いた電極配線基板
JPH08125193A (ja) 1994-10-20 1996-05-17 Semiconductor Energy Lab Co Ltd 半導体集積回路とその作製方法
AU4290396A (en) 1994-11-30 1996-06-19 Micron Technology, Inc. A method of depositing tungsten nitride using a source gas comprising silicon
US5550066A (en) * 1994-12-14 1996-08-27 Eastman Kodak Company Method of fabricating a TFT-EL pixel
JPH08179362A (ja) 1994-12-22 1996-07-12 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板
JPH08274336A (ja) * 1995-03-30 1996-10-18 Toshiba Corp 多結晶半導体薄膜トランジスタ及びその製造方法
KR960039434A (ko) 1995-04-21 1996-11-25 김광호 금속 게이트 전극을 갖는 트랜지스터 및 그 제조방법
JP3501874B2 (ja) 1995-05-24 2004-03-02 株式会社半導体エネルギー研究所 金属配線の作製方法
JPH0926600A (ja) 1995-07-13 1997-01-28 Sanyo Electric Co Ltd 液晶表示装置
JPH0945789A (ja) 1995-07-27 1997-02-14 Hitachi Ltd 半導体装置およびその製造方法
KR0156202B1 (ko) 1995-08-22 1998-11-16 구자홍 액정표시장치 및 그 제조방법
WO1997008752A1 (en) 1995-08-25 1997-03-06 Hitachi, Ltd. Mis semiconductor device
JP3369811B2 (ja) 1995-09-13 2003-01-20 株式会社東芝 半導体装置、およびその製造方法
JPH09153623A (ja) 1995-11-30 1997-06-10 Sony Corp 薄膜半導体装置
JP3239202B2 (ja) * 1995-12-01 2001-12-17 シャープ株式会社 Ｍｏｓトランジスタ及びその製造方法
JP2865039B2 (ja) * 1995-12-26 1999-03-08 日本電気株式会社 薄膜トランジスタ基板の製造方法
US5888858A (en) * 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JPH09260629A (ja) * 1996-03-26 1997-10-03 Sony Corp 増幅型固体撮像素子の製造方法
KR100193987B1 (ko) * 1996-05-11 1999-06-15 구자홍 구동회로 일체형 액정표시소자 및 제조방법
JPH09325358A (ja) * 1996-06-04 1997-12-16 Sharp Corp 液晶表示装置およびその製造方法
KR100207472B1 (ko) 1996-06-07 1999-07-15 윤종용 티타늄 질화막 적층 구조의 게이트 전극을 갖춘 반도체장치 및 그 제조 방법
US5721163A (en) * 1996-06-10 1998-02-24 Chartered Semiconductor Manufacturing Pte, Ltd. Method of manufacture of thin film transistor SRAM device with a titanium nitride or silicide gate
KR100209620B1 (ko) 1996-08-31 1999-07-15 구자홍 액정 표시 장치 및 그 제조방법
US6542137B2 (en) * 1996-09-26 2003-04-01 Seiko Epson Corporation Display device
JP4032443B2 (ja) 1996-10-09 2008-01-16 セイコーエプソン株式会社 薄膜トランジスタ、回路、アクティブマトリクス基板、液晶表示装置
JPH10135462A (ja) 1996-10-28 1998-05-22 Matsushita Electric Ind Co Ltd 薄膜トランジスタ
JP3457819B2 (ja) * 1996-11-28 2003-10-20 カシオ計算機株式会社 表示装置
JP2988399B2 (ja) * 1996-11-28 1999-12-13 日本電気株式会社 アクティブマトリクス基板
JP3463971B2 (ja) * 1996-12-26 2003-11-05 出光興産株式会社 有機アクティブｅｌ発光装置
JPH10319872A (ja) * 1997-01-17 1998-12-04 Xerox Corp アクティブマトリクス有機発光ダイオード表示装置
JP3864476B2 (ja) * 1997-01-24 2006-12-27 ソニー株式会社 薄膜半導体装置
JPH10319909A (ja) * 1997-05-22 1998-12-04 Casio Comput Co Ltd 表示装置及びその駆動方法
JPH10233505A (ja) 1997-02-21 1998-09-02 Hitachi Ltd 半導体装置の製造方法
JPH10335334A (ja) * 1997-03-31 1998-12-18 Seiko Epson Corp 半導体装置及びその製造方法、並びに液晶装置
JP3346217B2 (ja) * 1997-04-04 2002-11-18 カシオ計算機株式会社 配線の形成方法および表示装置の製造方法
JPH10319431A (ja) 1997-05-15 1998-12-04 Advanced Display:Kk 薄膜トランジスタアレイ基板
JPH10325963A (ja) 1997-05-26 1998-12-08 Sharp Corp アクティブマトリクス型表示装置の製造方法
JP3541625B2 (ja) * 1997-07-02 2004-07-14 セイコーエプソン株式会社 表示装置及びアクティブマトリクス基板
JP3830238B2 (ja) * 1997-08-29 2006-10-04 セイコーエプソン株式会社 アクティブマトリクス型装置
JP4159633B2 (ja) 1997-09-19 2008-10-01 株式会社半導体エネルギー研究所 半導体装置およびその作製方法並びに電子機器
JPH1197707A (ja) 1997-09-24 1999-04-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6218219B1 (en) * 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP3523093B2 (ja) 1997-11-28 2004-04-26 株式会社東芝 半導体装置およびその製造方法
JPH11194366A (ja) 1998-01-07 1999-07-21 Seiko Epson Corp アクティブマトリックス基板およびその製造方法、液晶装置および電子機器
JP4115586B2 (ja) * 1998-03-27 2008-07-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6482684B1 (en) * 1998-03-27 2002-11-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a TFT with Ge seeded amorphous Si layer
US6225168B1 (en) * 1998-06-04 2001-05-01 Advanced Micro Devices, Inc. Semiconductor device having metal gate electrode and titanium or tantalum nitride gate dielectric barrier layer and process of fabrication thereof
JP2000082817A (ja) 1998-09-04 2000-03-21 Sharp Corp アクティブマトリクス基板及びその製造方法
JP2000111945A (ja) * 1998-10-01 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
US6420758B1 (en) * 1998-11-17 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity region overlapping a gate electrode
CN1213390C (zh) 1998-11-26 2005-08-03 精工爱普生株式会社 电光装置及其制造方法和电子装置
US6420988B1 (en) * 1998-12-03 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Digital analog converter and electronic device using the same
US6259138B1 (en) * 1998-12-18 2001-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multilayered gate electrode and impurity regions overlapping therewith
US6469317B1 (en) * 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US7612020B2 (en) * 1998-12-28 2009-11-03 Illumina, Inc. Composite arrays utilizing microspheres with a hybridization chamber
US6593592B1 (en) * 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
US6777716B1 (en) * 1999-02-12 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of manufacturing therefor
EP2284605A3 (en) 1999-02-23 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and fabrication method thereof
JP3399432B2 (ja) * 1999-02-26 2003-04-21 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
US6614083B1 (en) * 1999-03-17 2003-09-02 Semiconductor Energy Laboratory Co., Ltd. Wiring material and a semiconductor device having wiring using the material, and the manufacturing method
US6531713B1 (en) 1999-03-19 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
US6399988B1 (en) 1999-03-26 2002-06-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having lightly doped regions
TW469484B (en) 1999-03-26 2001-12-21 Semiconductor Energy Lab A method for manufacturing an electrooptical device
JP4536202B2 (ja) * 1999-04-12 2010-09-01 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、並びに電子機器
TW444257B (en) 1999-04-12 2001-07-01 Semiconductor Energy Lab Semiconductor device and method for fabricating the same
EP1049167A3 (en) 1999-04-30 2007-10-24 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6661096B1 (en) 1999-06-29 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Wiring material semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US6171910B1 (en) 1999-07-21 2001-01-09 Motorola Inc. Method for forming a semiconductor device
CA2402834A1 (en) 2000-03-23 2001-09-27 Immusol Incorporated Brca-1 regulators and methods of use
CN1123465C (zh) * 2000-04-18 2003-10-08 李博良 防追尾的载货车后部防护装置
KR100846762B1 (ko) * 2001-09-11 2008-07-16 삼성전자주식회사 키보드유닛의 키스위치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111334A (ja) * 1993-08-20 1995-04-25 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH10326899A (ja) * 1997-05-23 1998-12-08 Semiconductor Energy Lab Co Ltd 半導体デバイス及びその作製方法及び半導体装置

Also Published As

Publication number Publication date
EP1045451A3 (en) 2006-08-02
EP1780589A2 (en) 2007-05-02
KR100733892B1 (ko) 2007-07-02
US20120168763A1 (en) 2012-07-05
JP5674754B2 (ja) 2015-02-25
US7855380B2 (en) 2010-12-21
CN100481506C (zh) 2009-04-22
CN1655038A (zh) 2005-08-17
JP2011199293A (ja) 2011-10-06
JP5433618B2 (ja) 2014-03-05
EP2256817A2 (en) 2010-12-01
EP1780589A3 (en) 2013-10-16
JP2015043087A (ja) 2015-03-05
JP6563051B2 (ja) 2019-08-21
KR20010006970A (ko) 2001-01-26
JP2013201441A (ja) 2013-10-03
EP1786037A2 (en) 2007-05-16
TW444257B (en) 2001-07-01
JP2013128119A (ja) 2013-06-27
US7456430B1 (en) 2008-11-25
US20060249733A1 (en) 2006-11-09
CN1917232A (zh) 2007-02-21
US8866143B2 (en) 2014-10-21
CN1870293A (zh) 2006-11-29
CN1655038B (zh) 2010-05-12
US8071981B2 (en) 2011-12-06
JP2016042190A (ja) 2016-03-31
JP6130339B2 (ja) 2017-05-17
CN1870293B (zh) 2013-01-16
US20060261338A1 (en) 2006-11-23
JP2017016154A (ja) 2017-01-19
EP1786037A3 (en) 2012-05-30
US20110012119A1 (en) 2011-01-20
JP6022016B2 (ja) 2016-11-09
CN1276628A (zh) 2000-12-13
US8129721B2 (en) 2012-03-06
EP1045451A2 (en) 2000-10-18
CN1197157C (zh) 2005-04-13
JP2018138994A (ja) 2018-09-06

Similar Documents

Publication Publication Date Title
JP6563051B2 (ja) 表示装置
US6579736B2 (en) Semiconductor device and method of manufacturing thereof
JP4801238B2 (ja) 半導体装置の作製方法
JP4536202B2 (ja) 半導体装置およびその作製方法、並びに電子機器
JP4850326B2 (ja) 半導体装置の作製方法
JP4527070B2 (ja) 半導体装置およびその作製方法、並びに電子機器
JP4463377B2 (ja) 半導体装置およびその作製方法
JP4527069B2 (ja) 表示装置
JP2001053286A (ja) 半導体膜およびその作製方法
KR100775130B1 (ko) 반도체장치
KR100775129B1 (ko) 반도체장치
JP4618842B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110825

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111031

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111121

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20111209

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20121204