[go: up one dir, main page]

TW201322341A - 半導體元件以及其製造方法 - Google Patents

半導體元件以及其製造方法 Download PDF

Info

Publication number
TW201322341A
TW201322341A TW100142527A TW100142527A TW201322341A TW 201322341 A TW201322341 A TW 201322341A TW 100142527 A TW100142527 A TW 100142527A TW 100142527 A TW100142527 A TW 100142527A TW 201322341 A TW201322341 A TW 201322341A
Authority
TW
Taiwan
Prior art keywords
layer
electrode
insulating layer
gate
semiconductor device
Prior art date
Application number
TW100142527A
Other languages
English (en)
Inventor
Yung-Hui Yeh
Chih-Ming Lai
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW100142527A priority Critical patent/TW201322341A/zh
Priority to US13/354,334 priority patent/US8759186B2/en
Publication of TW201322341A publication Critical patent/TW201322341A/zh
Priority to US14/287,077 priority patent/US20140312343A1/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Thin Film Transistor (AREA)

Abstract

一種半導體元件及其製造方法，此方法包括在基板上依序形成金屬氧化物半導體層以及第一絕緣層。在第一絕緣層上形成閘極。以閘極作為蝕刻罩幕以圖案化第一絕緣層，以使位於閘極兩側的金屬氧化物半導體層暴露出來以作為源極區以及汲極區。在基板上形成介電層以覆蓋閘極以及金屬氧化物半導體層，其中介電層中含有氫基或氫氧基至少其中之一。進行加熱處理程序，以使得介電層中之氫基或氫氧基至少其中之一與源極區以及汲極區反應。在介電層上形成源極電極以及汲極電極，其分別與源極區以及汲極區電性連接。

Description

半導體元件以及其製造方法
本發明是有關於一種半導體元件以及其製造方法，且特別是有關於一種自對準頂部閘極型薄膜電晶體及其製造方法。
近年來，由於半導體製程技術的進步，主動元件的製造越趨容易、快速。主動元件的應用廣泛，例如電腦晶片、手機晶片或是主動元件顯示器等。以主動元件顯示器為例，主動元件可作為充電或放電的開關。為了使主動元件顯示器具有高可靠度以及高顯示品質，所述主動元件在開啟狀態需具有高通過電流且於主動元件之開啟狀態需具有低漏電流。
此外，目前金屬氧化物半導體薄膜電晶體大多屬於底部閘極型薄膜電晶體，主要是因為製作底部閘極型薄膜電晶體所需要的製程設備與現有的非晶矽薄膜電晶體的設備相容，但是底部閘極型金屬氧化物半導體薄膜電晶體之抗水氧性質較差。而現有的頂部閘極型金屬氧化物半導體薄膜電晶體雖具有較佳的抗水氧性質，但其未採用自行對準製程，因此具有較大的元件寄生電容、需要較大的元件佈局面積不利於高解析度面板開發、較差的頻率響應、元件可靠度仍有待加強。
本發明提供一種半導體元件以及其製造方法，其可以解決傳統氧化物半導體薄膜電晶體所存在的種種問題。
本發明提出一種半導體元件及其製造方法，此方法包括依序形成金屬氧化物半導體層以及第一絕緣層於基板上。形成閘極於第一絕緣層上。以閘極作為蝕刻罩幕以圖案化第一絕緣層，以使位於閘極兩側的金屬氧化物半導體層暴露出來以作為源極區以及汲極區。形成介電層以覆蓋閘極以及金屬氧化物半導體層，其中介電層中含有氫基(-H)或氫氧基(-OH)至少其中之一。進行加熱處理程序，以使得介電層中之氫基或氫氧基至少其中之一與源極區以及汲極區反應。形成源極電極以及汲極電極於介電層上，其分別與源極區以及汲極區電性連接。
本發明提出一種半導體元件的製造方法，包括依序形成金屬氧化物半導體層以及第一絕緣層於基板上。形成閘極於第一絕緣層上。以閘極作為蝕刻罩幕以圖案化第一絕緣層，以使位於閘極兩側的該金屬氧化物半導體層暴露出來以作為源極區以及汲極區。形成摻雜層以覆蓋閘極以及金屬氧化物半導層，其中摻雜層含有氫基或氫氧基至少其中之一或是含有銦(In)、鋁(Al)、鎵(Ga)、錫(Sn)、鋅(Zn)或鉿(Hf)。進行加熱處理程序，以使得摻雜層中之氫基或氫氧基至少其中之一中與源極區以及汲極區反應，或是使摻雜層中之摻質擴散至源極區以及汲極區。移除摻雜層。形成介電層以覆蓋閘極、源極區、以及汲極區。形成源極電極以及汲極電極於介電層上，其中源極電極以及汲極電極分別與源極區以及汲極區電性連接。
本發明另提出一種半導體元件，其包括：金屬氧化物半導體層，具有一源極區以及一汲極區，其中該源極區以及該汲極區之表面具有氫基或氫氧基至少其中之一；第一絕緣層，位於該金屬氧化物半導體層上，其中該第一絕緣層不覆蓋該源極區與該汲極區；一閘極，位於該第一絕緣層上；一介電層，覆蓋該閘極以及該金屬氧化物半導體層之該源極區以及該汲極區；一源極金屬層以及一汲極金屬層，位於該介電層上，分別電性連接至該源極區以及該汲極區。
基於上述，本發明以閘極作為蝕刻罩幕以圖案化第一絕緣層，以使位於閘極兩側的金屬氧化物半導體層暴露出來以作為源極區以及汲極區。之後在基板上形成介電層以覆蓋閘極以及金屬氧化物半導層，其中介電層中含有氫基或氫氧基至少其中之一。因此後續進行處理程序以使得氫基或氫氧基至少其中之一中與源極區以及汲極區反應而增加源極區以及汲極區之導電性之後，所述源極區以汲極極區是與閘極自對準。因此，本發明可以減少元件寄生電容、減少元件佈局面積有利於高解析度面板開發、提高元件的頻率響應、提升薄膜電晶體的可靠性以及穩定性。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1E是依照本發明一實施例之薄膜電晶體的製造流程示意圖。請先參照圖1A，本實施例之薄膜電晶體的製造方法首先在基板100上依序形成金屬氧化物半導體層102以及第一絕緣層104。
基板100可為軟性基材(例如是有機聚合物基材或是金屬基材)或是硬質基材(例如玻璃基材或是石英基材)。若薄膜電晶體是應用於可撓式裝置，那麼基板100通常會選用軟性基材。
金屬氧化物半導體層102之材質包括摻雜有銦(In)、鋁(Al)、鎵(Ga)、錫(Sn)或鉿(Hf)之氧化鋅(ZnO)。舉例來說，金屬氧化物半導體層102為氧化銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)、氧化鋅(ZnO)氧化錫(SnO)、氧化銦鋅(Indium-Zinc Oxide,IZO)、氧化鎵鋅(Gallium-Zinc Oxide,GZO)、氧化鋅錫(Zinc-Tin Oxide,ZTO)、氧化銦鋁鋅(Indium-Aluminum-Tin Oxide,InAlZnO)、氧化銦錫鋅(Indium-Tin-Zinc Oxide,InSnZnO)、氧化銦鉿鋅(Indium-Hafnium-Zinc Oxide,InHfZnO)、或氧化銦錫(Indium-Tin Oxide,ITO)。
另外，在本實施例中，第一絕緣層104包括中間層104a以及阻隔層104b，此中間層104a是位於阻隔層104b以及金屬氧化物半導體層102之間。然而，本發明不限制第一絕緣層104為雙層結構(包含中間層104a以及阻隔層104b)，換言之，在其他的實施例中，第一絕緣層104也可以是單層結構，例如第一絕緣層104是為阻隔層104b。
承上所述，在本實施例中，第一絕緣層104包括中間層104a以及阻隔層104b。阻隔層104b是用來阻隔環境中的水氣以及氧氣，以避免環境中的水氣以及氧氣對金屬氧化物半導體層102造成不良的影響。在此，阻隔層104b的材料包括氮化矽、氧化鋁或是其他的阻水氧材料。另外，中間層104a是用來作為金屬氧化物半導體層102與阻隔層104b之間的界面層或是相容層，因此中間層104a所採用的材料與金屬氧化物半導體層102的材料以及阻隔層104b的材料有關。舉例來說，若阻隔層104b採用氮化矽，且金屬氧化物半導體層102採用摻雜有銦(In)、鋁(Al)、鎵(Ga)、錫(Sn)、鋅(Zn)或鉿(Hf)之氧化鋅(ZnO)，則中間層104a可選用氧化矽或金屬氧化物絕緣薄膜氧化釔Y2O3、氧化鉭Ta2O5或氧化鉿HfO2等，但本發明不限於此。
根據本實施例，在基板100上形成金屬氧化物半導體層102以及第一絕緣層104之方法例如是以沈積製程(例如是化學氣相沈積製程或是物理氣相沈積製程、濺鍍製程)、塗佈製程(例如是旋轉塗佈製程等等)或是其他合適的製程，而依序在基板100上形成金屬氧化物半導體材料(沒有繪示出)以及絕緣材料(沒有繪示出)。之後，利用微影製程以及蝕刻製程以圖案化上述金屬氧化物半導體材料以及絕緣材料，以形成平台狀的金屬氧化物半導體層102以及第一絕緣層104。
根據其他實施例，金屬氧化物半導體層102以及第一絕緣層104亦可以採用噴墨印刷程序、網板印刷程序或是其他合適的印刷程序，以直接形成平台狀的金屬氧化物半導體層102以及第一絕緣層104。
請參照圖1B，在第一絕緣層104上形成第二絕緣層106。第二絕緣層106之材質例如是無機絕緣材料(例如是氧化矽、氮化矽、氮氧化矽或是其他無機材料)或是有機絕緣材料例如是聚乙烯砒咯烷(polyvinyl pyrrolidone,PVP)、聚乙烯醇(polyvinyl alcohol,PVA)、聚丙烯酸酯(polyacrylates)、肉桂酸酯聚乙烯苯酚(Cinnamate-based polyvinylphenols(Ci-PVP))、聚對二甲苯(parylenes)或photoacryl(PC403 from JSR co.)。在第一絕緣層104上形成第二絕緣層106可以增加元件的可撓性。然而，第二絕緣層106並非必要的膜層，因此在其他實施例中可以考慮省略第二絕緣層106的製作。本實施例係以形成第二絕緣層106於第一絕緣層104與金屬氧化物半導體層102及基板100上為例說明。
之後，在第二絕緣層106上形成閘極G。在本實施例中，形成閘極G之方法例如是在第二絕緣層106上形成一導電層，之後利用微影以及蝕刻程序以圖案化所述導電層即可定義出閘極G。另一實施例中，也可以直接採用噴墨印刷或是網板印刷之方式以直接在第二絕緣層106上形成閘極G。基於導電性之考量，閘極G之材質一般是使用金屬材料。然而，本發明不限於此，根據其他實施例，閘極G也可以使用其他導電材料，例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物等等。
請參照圖1C，以閘極G作為蝕刻罩幕以圖案化第二絕緣層106以及第一絕緣層104，以使位於閘極G兩側的金屬氧化物半導體層102暴露出來，以作為源極區S以及汲極區D，且位於源極區S以及汲極區D之間的區域即是作為通道區CH。此時，閘極G、第二絕緣層106以及第一絕緣層104即形成堆疊結構，且所述堆疊結構中的閘極G、第二絕緣層106以及第一絕緣層104皆具有相同圖案。在本實施例中，位於閘極G下方的第二絕緣層106及第一絕緣層104是作為閘極絕緣層。
請參照圖1D，在基板100上形成介電層110以覆蓋閘極G以及金屬氧化物半導體層102。特別是，介電層110中含有氫基或氫氧基至少其中之一。上述之介電層110可包括有機絕緣材料或是無機絕緣材料。所述有機絕緣材料包括聚乙烯砒咯烷(polyvinyl pyrrolidone,PVP)、聚乙烯醇(polyvinyl alcohol,PVA)、聚丙烯酸酯(polyacrylates)、肉桂酸酯聚乙烯苯酚(Cinnamate-based polyvinylphenols(Ci-PVP))、或是其他的有機絕緣材料。所述無機絕緣材料包括氮化矽、氧化矽或是其他的無機絕緣材料。另外，根據本實施例，介電層110中之氫基或氫氧基至少其中之一的濃度至少為1E18 cm-3。介電層110中之氫基或氫氧基的濃度可藉由二次離子質譜儀(secondary ion mass spectrometry,SIMS)量測出。值得一提的是，由於先前圖案化程序已經將源極區S以汲極極區D上方的第一絕緣層104移除，因此介電層110可直接與源極區S以汲極極區D接觸。
接著，進行加熱處理程序，以使得介電層110中之氫基或氫氧基至少其中之一與源極區S以及汲極區D之金屬氧化物半導體層102反應而形成導電區102a。換言之，當金屬氧化物半導體層102之源極區S以及汲極區D與氫基或是氫氧基反應之後所形成導電區102a可以使得源極區S以及汲極區D的導電度提高。因此，此時源極區S以及汲極區D的導電度高於通道區CH的導電度。根據本實施例，上述加熱處理程序的溫度例如是100℃至500℃之間，加熱處理程序的環境可以為大氣環境、氮氣、氧氣、鈍氣(inert gas)，或者是在低壓10-3 torr至10-6 torr之間的環境下做熱處理，熱處理時間依溫度變化設定在為4小時至10分鐘之間，但本發明不限於此。根據其他實施例，加熱處理程序也可以是其他可以使得介電層110中之氫基或氫氧基至少其中之一與源極區S以及汲極區D之金屬氧化物半導體層102反應之處理程序。
值得一提的是，在進行上述之加熱處理程序時，因金屬氧化物半導體層102之通道區CH被閘極G、第二絕緣層106及第一絕緣層104所覆蓋，而第一絕緣層104中之阻擋層104b可以阻擋氫基或氫氧基，以使其不會與化物半導體層102之通道區CH反應。因此，通道區CH的電性質不會改變，因而可以維持薄膜電晶體的電性穩定性。
請參照圖1E，在介電層110上形成源極電極SE以及汲極電極DE，其分別與源極區S以及汲極區D電性連接。根據本實施例，上述之源極電極SE以及汲極電極DE分別透過位於介電層110中之接觸窗而與源極區S以及汲極區D電性連接。
圖2A至圖2C是依照本發明另一實施例之薄膜電晶體的製造流程示意圖。圖2A至圖2C之實施例與上述圖1A至圖1E之實施例相似，因此相同的元件以相同的符號表示，且不在重複說明。請參照圖2A，在本實施例中，在基板100上形成金屬氧化物半導體層102以及第一絕緣層104之後，即直接在第一絕緣層104上形成閘極G。換言之，本實施例省略了第二絕緣層的製作。而上述形成金屬氧化物半導層102之以及第一絕緣層104以及形成閘極G之方法皆與先前所述之實施例相同或是相似。
請參照圖2B，閘極G作為蝕刻罩幕以圖案化第一絕緣層104，以使位於閘極G兩側的金屬氧化物半導體層102暴露出來，以作為源極區S以及汲極區D。此時，閘極G以及第一絕緣層104即形成堆疊結構，且所述堆疊結構中的閘極G以及第一絕緣層104皆具有相同圖案。在本實施例中，位於閘極G下方的第一絕緣層104(阻擋層104b及中間層104a)是作為閘極絕緣層。
請參照圖2C，在基板100上形成介電層110以覆蓋閘極G以及金屬氧化物半導體層102。特別是，介電層110中含有氫基或氫氧基至少其中之一。接著，進行加熱處理程序，以使得介電層110中之氫基或氫氧基至少其中之一與源極區S以及汲極區D之金屬氧化物半導體層102反應，使得金屬氧化物半導體層102源極區S以及汲極區D具有導電區102a。換言之，當金屬氧化物半導體層102之源極區S以及汲極區D與氫基或氫氧基反應之後所形成的導電區102a可以使得源極區S以及汲極區D的導電度提高。因此，此時源極區S以及汲極區D的導電度高於通道區CH的導電度。之後，在介電層110上形成源極電極SE以及汲極電極DE，其分別與源極區S以及汲極區D電性連接。
圖3A至圖3G是依照本發明由一實施例之薄膜電晶體的製造流程示意圖。請參照圖3A，首先在基板100上依序形成金屬氧化物半導體層102以及第一絕緣層104。於基板100上形成金屬氧化物半導體層102之以及第一絕緣層104之方法與圖1A所述之方法相同或是相似。
請參照圖3B，在第一絕緣層104上形成第二絕緣層106，之後在第二絕緣層106上形成閘極G。形成第二絕緣層106以及閘極G之形成方法與圖1B所述之步驟相同或相似。
請參照圖3C，以閘極G作為蝕刻罩幕以圖案化第二絕緣層106以及第一絕緣層104，以使位於閘極G兩側的金屬氧化物半導體層102暴露出來，以作為源極區S以及汲極區D。此時，閘極G、第二絕緣層106以及第一絕緣層104即形成堆疊結構，且所述堆疊結構中的閘極G、第二絕緣層106以及第一絕緣層104皆具有相同圖案。本實施例係以形成第二絕緣層106於第一絕緣層104與金屬氧化物半導體層102及基板100上為例說明。
類似地，根據另一實施例，在上述圖3B以及圖3C之步驟中，也可以省略第二絕緣層106的製作，亦即閘極G是直接形成在第一絕緣層104上。因此當後續以閘極G作為蝕刻罩幕以圖案化第一絕緣層104之後，所形成的堆疊結構包含閘極G以及第一絕緣層104。
請參照圖3D，在基板100上形成摻雜層202以覆蓋閘極G以及金屬氧化物半導體層102，其中摻雜層202含有氫基以及或氫氧基至少其中之一或是含有銦(In)、鋁(Al)、鎵(Ga)、錫(Sn)、鋅(Zn)或鉿(Hf)。更詳細的說明是，上述之摻雜層202本身之主體材料為介電材料(例如是氧化矽、氮化矽、PVP等等)，且所述介電材料中具有氫基以及或氫氧基至少其中之一或是含有銦(In)、鋁(Al)、鎵(Ga)、錫(Sn)、鋅(Zn)或鉿(Hf)。根據本實施例，摻雜層202中之氫原子基或以及氫氧原子基至少其中之一的濃度至少為1E18 cm-3，或是摻雜層202中之銦(In)、鋁(Al)、鎵(Ga)、錫(Sn)、鋅(Zn)或鉿(Hf)的濃度至少為1E18 cm-3。摻雜層202中之氫基原子或氫氧基原子的濃度，或是銦(In)、鋁(Al)、鎵(Ga)、錫(Sn)、鋅(Zn)或鉿(Hf)的濃度可藉由二次離子質譜儀(secondary ion mass spectrometry,SIMS)量測出。值得一提的是，由於先前圖案化程序已經將源極區S以汲極極區D上方的第一絕緣層104移除，因此摻雜層202可直接與源極區S以汲極極區D接觸。
接著，進行一加熱處理程序，以使得摻雜層202中之氫基或氫氧基至少其中之一與源極區S以及汲極區D之金屬氧化物半導體層102反應，或是使銦(In)、鋁(Al)、鎵(Ga)、錫(Sn)、鋅(Zn)或鉿(Hf)擴散至源極區S以及汲極區D。當氫基或氫氧基與金屬氧化物半導體層102之源極區S以及汲極區D反應之後，或是銦(In)、鋁(Al)、鎵(Ga)、錫(Sn)、鋅(Zn)或鉿(Hf)擴散至金屬氧化物半導體層102之源極區S以及汲極區D之後，或是金屬氧化物半導體層102中之氧基擴散至摻雜層202與摻雜金屬結合使得金屬氧化物半導體層102之表面產生缺氧之現象，可使金屬氧化物半導體層102源極區S以及汲極區D具有導電區102a，其可使源極區S以及汲極區D的導電度提高。因此，此時源極區S以及汲極區D的導電度高於通道區CH的導電度，如圖3E所示。上述加熱處理程序，例如以100-500℃的環境進行4小時至10分鐘，氣體環境可以為大氣環境、氮氣、氧氣、鈍氣(inert gas)，或者是在低壓10-3 torr至10-6 torr之間的環境下。前述之溫度與時間可由本領域具通常知識者視需求進行設定，本發明不限於此。
值得一提的是，在進行上述加熱處理程序時，因金屬氧化物半導體層102之通道區CH被閘極G及第一絕緣層104所覆蓋，而第一絕緣層104中之阻擋層104b可以阻擋氫基或氫氧基，以使其不會與化物半導體層102之通道區CH反應。因此，通道區CH的性質不會改變，因而可以維持薄膜電晶體的電性穩定度。
在進行上述之處理程序之後，接著移除摻雜層202。移除摻雜層202之方法例如是採用濕式蝕刻之移除方式或是其他合適的移除方式。
請參照圖3F，在基板100上形成介電層112。根據本實施例，介電層112之材質可為無機絕緣材料(例如是氧化矽、氮化矽或是氧化鋁)或是有機絕緣材料(例如是PVP)。另外，介電層112中亦可含有少量的氫基(-H)或是氫氧基(-OH)。
請參照圖3F，在介電層112上形成源極電極SE以及汲極電極DE，其分別與源極區S以及汲極區D電性連接。根據本實施例，上述之源極電極SE以及汲極電極DE分別透過位於介電層112中之接觸窗而與源極區S以及汲極區D電性連接。
承上所述，以上述各實施例所形成的薄膜電晶體(如圖1E、圖2C或是圖3G所示)包括金屬氧化物半導體層102、閘極G、第二絕緣層106、第一絕緣層104、介電層110或112、源極電極SE以及汲極電極DE。金屬氧化物半導體層102包括通道區CH、源極區S以及汲極區D，其中金屬氧化物半導體層102之源極區S以及汲極區D之表面具有氫基或是氫氧基(即導電區102a)。閘極G位於金屬氧化物半導體層102之上方。第二絕緣層106及第一絕緣層104夾於金屬氧化物半導體層102與閘極G之間。介電層110或112覆蓋閘極G以及金屬氧化物半導體層102之源極區S以及汲極區D。源極電極SE以及汲極電極DE位於介電層110或112上，其中源極電極SE以及汲極電極DE分別與源極區S以及汲極區D電性連接。
上述之薄膜電晶體可以應用於顯示器的畫素結構。舉例來說，若上述之薄膜電晶體應用於液晶顯示器之畫素結構，那麼所述畫素結構的剖面圖如圖4所示，其包括薄膜電晶體T、儲存電容CS以及畫素電極PE。
薄膜電晶體T包括金屬氧化物半導體層102(包含源極區S、汲極區D以及通道區CH)、閘極G、源極電極SE以及汲極電極DE。金屬氧化物半導體層102(包含源極區S、汲極區D以及通道區CH)位於基板100上。特別是，金屬氧化物半導體層102之源極區S以及汲極區D具有導電區102a，所述導電區102a是由金屬氧化物半導體層與氫基或氫氧基反應所形成，或是含有銦(In)、鋁(Al)、鎵(Ga)、錫(Sn)、鋅(Zn)或鉿(Hf)。閘極G位於金屬氧化物半導體層102之通道區CH的上方，且閘極G與金屬氧化物半導體層102之間夾有第一絕緣層104以及第二絕緣層106。根據本實施例，由於第二絕緣層106是位於閘極G之下方，因此第二絕緣層106是作為閘極絕緣層。根據另一實施例，可以省略第二絕緣層106，此時位於閘極G下方之第一絕緣層104(阻擋層104b及中間層104a)是作為閘極絕緣層。介電層110覆蓋閘極G，且源極電極SE以及汲極電極DE位於介電層110上方並且分別與源極區S以及汲極區D電性連接。另外，在介電層110上更覆蓋有一層保護層120。保護層120的材質可為無機絕緣材料、有機絕緣材料或是兩者之疊層。
儲存電容CS由汲極下電極BE以及汲極上電極TE所形成。根據本實施例，金屬氧化物半導體層102的一部份是作為電容器之汲極下電極BE。由於先前於金屬氧化物半導體層102之源極區S以及汲極區D形成導電區102a時是以閘極G作為自對準遮罩，因此所述導電區102a同樣會形成於金屬氧化物半導體層102之下電極汲極BE。另外，儲存電容CS之汲極上電極TE是於形成源極電極SE以及汲極電極DE時所同時定義出，因此汲極上電極TE與源極電極SE以及汲極電極DE的材質相同且屬於同一膜層。而位於汲極上電極TE以及汲極下電極BE之間的介電層110則是作為儲存電容CS之電容介電層。同樣的，利用上述的方法，也可選擇性的在源極區製作源極上電極、或是同時於汲極與源極製作上電極，以產生儲存電容CS。
畫素電極PE是位於保護層120上，且畫素電極PE與汲極電極DE電性連接。根據本實施例，畫素電極PE是透過位於保護層120中之接觸窗而與汲極電極DE電性連接。上述之畫素電極PE可為透明電極材料或是反射電極材料。所述透明電極材料包括銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物或銦鍺鋅氧化物等等。上述之反射電極材料包括具有高反射性之金屬。
除此之外，先前於圖1E、圖2C以及圖3G所述之薄膜電晶體還可以應用於有機電致發光顯示器之畫素結構，如圖5所示，其包括薄膜電晶體T、T’、儲存電容CS、畫素電極PE、發光材料層OM以及陰極電極CA。
薄膜電晶體T包括金屬氧化物半導體層102(包含源極區S、汲極區D以及通道區CH)、閘極G、源極電極SE以及汲極電極DE。薄膜電晶體T’包括金屬氧化物半導體層102(包含源極區S’、汲極區D’以及通道區CH’)、閘極G’、源極電極SE’以及汲極電極DE’。上述之薄膜電晶體T是作為畫素結構的開關元件，且薄膜電晶體T’是作為畫素結構的驅動元件。另外，上述薄膜電晶體T以及薄膜電晶體T’可以以先前所述之1A至圖1E所述之方法、圖2A至圖2C所示之方法或是圖3A至圖3G所述之方法製造。值得一提的是，金屬氧化物半導體層102之源極區S、汲極區D、源極區S以及汲極區D’具有導電區102a，所述導電區102a是由金屬氧化物半導體層與氫基或氫氧基反應所形成，或是含有銦(In)、鋁(Al)、鎵(Ga)、錫(Sn)、鋅(Zn)或鉿(Hf)。
電容器CS包括下電極BE以及上電極TE。根據本實施例，金屬氧化物半導體層102的一部份是作為電容器之下電極BE。由於先前於金屬氧化物半導體層102之源極區S以及汲極區D形成導電區102a時是以閘極G作為自對準遮罩，因此所述導電區102a同樣會形成於金屬氧化物半導體層102之下電極BE。另外，儲存電容CS之上電極TE是於形成源極電極SE以及汲極電極DE時所同時定義出，因此上電極TE與源極電極SE以及汲極電極DE的材質相同且屬於同一膜層。而位於上電極TE以及下電極BE之間的介電層110則是作為儲存電容之電容介電層。
畫素電極PE是位於保護層120上，且畫素電極PE與薄膜電晶體T’之源極電極SE’電性連接。根據本實施例，畫素電極PE是透過位於保護層120中之接觸窗而與源極電極SE’電性連接。在畫素電極PE上方設置有一層第三絕緣層130，所述第三絕緣層130覆蓋保護層120且圖案化並裸露出畫素電極PE。第三絕緣層130可為有機絕緣層或是無機絕緣層。
發光材料層OM位於第三絕緣層130所裸露出的畫素電極PE上，且陰極電極CA覆蓋第三絕緣層130以及發光材料層OM。發光材料層OM可為有機發光材料，其可為紅色發光材料、綠色發光材料、藍色發光材料、白色發光材料搭配彩色濾光片或是其他顏色的發光材料。電極膜CA可全面性地覆蓋於第三絕緣層130以及發光材料層OM上。電極膜CA可為金屬材料或是透明導電材料。
為了證明在閘極之下方所設置的絕緣層可以阻擋水氣以及氧氣(即氫基或氫氧基)，以確保薄膜電晶體之通道區的電性穩定度，以下以一實例以及一比較例來說明。
在比較例中，此薄膜電晶體為頂部閘極型氧化物薄膜電晶體，其中金屬氧化物半導體層為50nm的氧化銦鎵鋅(InGaZnO)，且閘極與金屬氧化物半導體層之間是設置二氧化矽層以及PVP層，其中PVP層是作為閘極絕緣層。所述比較例之薄膜電晶體的電壓與電流的關係如圖6A所示。在圖6A中，曲線N為此薄膜電晶體剛製造完成時的電壓與電流關係曲線，且曲線M為此薄膜電晶體於1天之後的電壓與電流關係曲線。由圖6A可知，當此薄膜電晶體歷經一天的時間之後，此薄膜電晶體即呈現短路狀態。這主要是因為PVP層會吸收水氧分子，且PVP層中的氫氧基會擴散至金屬氧化物半導體層之通道區中，因而使得薄膜電晶體呈現短路現象。
在此實例中，所述薄膜電晶體為頂部閘極型氧化物薄膜電晶體，其中金屬氧化物半導體層為50nm的氧化銦鎵鋅(InGaZnO)，且閘極與金屬氧化物半導體層之間是設置二氧化矽層以及氮化矽阻擋層，其中氮化矽阻擋層是作為閘極絕緣層。所述實例之薄膜電晶體的電壓與電流的關係如圖6B所示。在圖6B中，曲線P為此薄膜電晶體剛製造完成時的電壓與電流關係曲線，且曲線Q為此薄膜電晶體於21天之後的電壓與電流關係曲線。由圖6B可知，當此薄膜電晶體歷經21天的時間之後，此薄膜電晶體不會有明顯的電特性變化。這主要是因為氮化矽阻擋層可以阻隔氫基或氫氧基擴散至金屬氧化物半導體層之通道區中，因而可使得薄膜電晶體具有一定的電性穩定度。
值得一提的是，由上述圖6A之結果亦可知，由於PVP層中的氫基或是氫氧基會擴散至金屬氧化物半導體層之通道區而使得元件短路，因此亦可同時證明在先前所述之實施例中所採用的具有氫基或是氫氧基之PVP膜，確實可使得氫基或是氫氧基擴散至源極區以及汲極區以提高源極區以及汲極區的導電度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．基板
102．．．金屬氧化物半導體層
102a．．．導電區
104．．．第一絕緣層
104a．．．中間層
104b．．．阻擋層
106．．．第二絕緣層
110、112．．．介電層
120．．．保護層
130．．．第三絕緣層
202．．．摻雜層
G、G’．．．閘極
S、S’．．．源極區
D、D’．．．汲極區
CH．．．通道區
SE、SE’．．．源極電極
DE、DE’．．．汲極電極
CS．．．儲存電容
BE．．．汲極下電極
TE．．．汲極上電極
T、T’．．．薄膜電晶體
OM．．．發光材料層
CA．．．陰極電極
圖1A至圖1E是依照本發明一實施例之薄膜電晶體的製造流程示意圖。
圖2A至圖2C是依照本發明另一實施例之薄膜電晶體的製造流程示意圖。
圖3A至圖3G是依照本發明由一實施例之薄膜電晶體的製造流程示意圖。
圖4是依照本發明一實施例之畫素結構的剖面示意圖。
圖5是依照本發明一實施例之有機發光顯示器之畫素結構的剖面示意圖。
圖6A以及圖6B是比較例以及實例之薄膜電晶體之電壓與電流的關係示意圖。
100．．．基板
102．．．金屬氧化物半導體層
104a．．．中間層
104b．．．阻擋層
104．．．第一絕緣層
106．．．第二絕緣層
G．．．閘極
110．．．介電層
S．．．源極區
D．．．汲極區
SE．．．源極電極
DE．．．汲極電極

Claims (30)

  1. 一種半導體元件的製造方法，包括：依序形成一金屬氧化物半導體層以及一第一絕緣層於一基板上；形成一閘極於該第一絕緣層上；以該閘極作為蝕刻罩幕以圖案化該絕緣層，以使位於該閘極兩側的該金屬氧化物半導體層暴露出來以作為一源極區以及一汲極區；形成一介電層以覆蓋該閘極以及該金屬氧化物半導體層，其中該介電層中含有氫基或氫氧基至少其中之一；進行一加熱處理程序，以使得該介電層中之氫基或氫氧基至少其中之一與該源極區以及該汲極區反應；以及形成一源極電極以及一汲極電極，該源極電極以及該汲極電極分別與該源極區以及該汲極區電性連接。
  2. 如申請專利範圍第1項所述之半導體元件的製造方法，其中該介電層為聚乙烯砒咯烷(polyvinylpyrrolidone,PVP)、聚乙烯醇(polyvinyl alcohol,PVA)、聚丙烯酸酯(polyacrylates)、肉桂酸酯聚乙烯苯酚(Cinnamate-based polyvinylphenols(Ci-PVP))、氮化矽(SiNX)、或二氧化矽(SiO2)。
  3. 如申請專利範圍第1項所述之半導體元件的製造方法，其中該介電層中之氫基或氫氧基至少其中之一的濃度為1E18 cm-3以上。
  4. 如申請專利範圍第1項所述之半導體元件的製造方法，其中該金屬氧化物半導體層為摻雜有銦(In)、鋁(Al)、鎵(Ga)、錫(Sn)、鋅(Zn)或鉿(Hf)之氧化鋅(ZnO)，或是銦錠鋅氧化物(IGZO,Ga and In co-doped ZnO)。
  5. 如申請專利範圍第1項所述之半導體元件的製造方法，其中該第一絕緣層包括一中間層以及一阻隔層，該中間層位於該阻隔層以及該金屬氧化物半導體層之間，該中間層為氧化矽、氧化釔(Y2O3)、氧化鉭(Ta2O5)或氧化鉿(HfO2)，該阻隔層為氮化矽或氧化鋁。
  6. 如申請專利範圍第1項所述之半導體元件的製造方法，其中該加熱處理程序為100-500℃。
  7. 如申請專利範圍第1項所述之半導體元件的製造方法，其中於形成該閘極之前，更包括形成一第二絕緣層於該第一絕緣層之上，且以該閘極作為蝕刻罩幕以圖案化該第一絕緣層時，更包括同時圖案化該第二絕緣層。
  8. 如申請專利範圍第7項所述之半導體元件的製造方法，其中該第二絕緣層為氧化矽、氮化矽、氮氧化矽、聚乙烯砒咯烷(polyvinyl pyrrolidone,PVP)、聚乙烯醇(polyvinyl alcohol,PVA)、聚丙烯酸酯(polyacrylates)、肉桂酸酯聚乙烯苯酚(Cinnamate-based polyvinylphenols(Ci-PVP))、聚對二甲苯parylenes、photoacryl。
  9. 如申請專利範圍第1項所述之半導體元件的製造方法，其中形成該源極電極以及該汲極電極時，更包含同時形成一源極上電極與一汲極上電極於該介電層上，其中該源極上電極與該汲極上電極分別與該源極區與該汲極區形成一儲存電容。
  10. 如申請專利範圍第1項所述之半導體元件的製造方法，更包括：形成一保護層以覆蓋該介電層、該源極電極、以及該汲極電極；以及形成一畫素電極於該保護層上，其中該畫素電極與該汲極電極或源極電極電性連接。
  11. 如申請專利範圍第10項所述之半導體元件的製造方法，更包括：形成一發光材料層於該畫素電極上；以及形成一陰極電極於該發光材料層上。
  12. 一種半導體元件的製造方法，包括：依序形成一金屬氧化物半導體層以及一第一絕緣層於一基板上；形成一閘極於該第一絕緣層上；以該閘極作為蝕刻罩幕以圖案化該絕緣層，以使位於該閘極兩側的該金屬氧化物半導體層暴露出來以作為一源極區以及一汲極區；形成一摻雜層以覆蓋該閘極以及該金屬氧化物半導體層，其中該摻雜層含有氫基或氫氧基至少其中之一或是含有銦(In)、鋁(Al)、鎵(Ga)、錫(Sn)、鋅(Zn)或鉿(Hf)；進行一加熱處理程序，以使得該摻雜層中之氫基或氫氧基至少其中之一中與該源極區以及該汲極區反應，或是使該摻雜層中之摻質擴散至該源極區以及該汲極區；移除該摻雜層；形成一介電層以覆蓋該閘極、該源極區以及該汲極區；以及形成一源極電極以及一汲極電極，該源極電極以及該汲極電極分別與該源極區以及該汲極區電性連接。
  13. 如申請專利範圍第12項所述之半導體元件的製造方法，其中該摻雜層中之氫基或氫氧基至少其中之一的濃度或是該摻雜層中之銦(In)、鋁(Al)、鎵(Ga)、錫(Sn)、鋅(Zn)或鉿(Hf)的濃度至少為1E18 cm-3。
  14. 如申請專利範圍第12項所述之半導體元件的製造方法，其中該金屬氧化物半導體層包括摻雜有銦(In)、鋁(Al)、鎵(Ga)、錫(Sn)、鋅(Zn)或鉿(Hf)之氧化鋅(ZnO)，或是銦錠鋅氧化物(IGZO,Ga and In co-doped ZnO)。
  15. 如申請專利範圍第12項所述之半導體元件的製造方法，其中該第一絕緣層包括一中間層以及一阻隔層，該中間層位於該阻隔層以及該金屬氧化物半導體層之間，該中間層為氧化矽、氧化釔(Y2O3)、氧化鉭(Ta2O5)或氧化鉿(HfO2)，該阻隔層為氮化矽或氧化鋁。
  16. 如申請專利範圍第12項所述之半導體元件的製造方法，其中該加熱處理程序為100-500℃。
  17. 如申請專利範圍第12項所述之半導體元件的製造方法，其中於形成該閘極之前，更包括形成一第二絕緣層於該第一絕緣層之上，且以該閘極作為蝕刻罩幕以圖案化該第一絕緣層時，更包括同時圖案化該第二絕緣層。
  18. 如申請專利範圍第17項所述之半導體元件的製造方法，其中該第二絕緣層為氧化矽、氮化矽、氮氧化矽、聚乙烯砒咯烷(polyvinyl pyrrolidone,PVP)、聚乙烯醇(polyvinyl alcohol,PVA)、聚丙烯酸酯(polyacrylates)、肉桂酸酯聚乙烯苯酚(Cinnamate-based polyvinylphenols(Ci-PVP))、聚對二甲苯(parylenes)或photoacryl。
  19. 如申請專利範圍第12項所述之半導體元件的製造方法，其中形成該源極電極以及該汲極電極時，更包含同時形成一源極上電極與一汲極上電極於該介電層上，其中該源極上電極與該汲極上電極分別與該源極區與該汲極區形成一儲存電容。
  20. 如申請專利範圍第12項所述之半導體元件的製造方法，更包括：形成一保護層以覆蓋該介電層、該源極電極、以及該汲極電極；以及形成一畫素電極於該保護層上，其中該畫素電極與該汲極電極或源極電極電性連接。
  21. 如申請專利範圍第20項所述之半導體元件的製造方法，更包括：形成一發光材料層於該畫素電極上；以及形成一電極膜於該發光材料層上。
  22. 一種半導體元件，包括：一金屬氧化物半導體層，包括一源極區以及一汲極區，其中該源極區以及該汲極區之表面具有氫基或氫氧基至少其中之一；一第一絕緣層，位於該金屬氧化物半導體層上，其中該第一絕緣層不覆蓋該源極區與該汲極區；一閘極，位於該第一絕緣層上；一介電層，覆蓋該閘極以及該金屬氧化物半導體層之該源極區以及該汲極區；一源極金屬層以及一汲極金屬層，位於該介電層上，分別電性連接至該源極區以及該汲極區。
  23. 如申請專利範圍第22項所述之半導體元件，其中該介電層中之氫基或氫氧基至少其中之一的濃度為1E18 cm-3以上。
  24. 如申請專利範圍第22項所述之半導體元件，其中該介電層為聚乙烯砒咯烷(polyvinylpyrrolidone,PVP)、聚乙烯醇(polyvinyl alcohol,PVA)、聚丙烯酸酯(polyacrylates)、肉桂酸酯聚乙烯苯酚(Cinnamate-based polyvinylphenols(Ci-PVP))、氮化矽(SiNX)、或二氧化矽(SiO2)。
  25. 如申請專利範圍第22項所述之半導體元件，其中該金屬氧化物半導體層包括摻雜有銦(In)、鋁(Al)、鎵(Ga)、錫(Sn)、鋅(Zn)或鉿(Hf)之氧化鋅(ZnO)，或是銦錠鋅氧化物(IGZO,Ga and In co-doped ZnO)。
  26. 如申請專利範圍第22項所述之半導體元件，其中該第一絕緣層包括一中間層以及一阻隔層，該中間層位於該阻隔層以及該金屬氧化物半導體層之間，該中間層為氧化矽、氧化釔(Y2O3)、氧化鉭(Ta2O5)或氧化鉿(HfO2)，該阻隔層為氮化矽或氧化鋁。
  27. 如申請專利範圍第22項所述之半導體元件，更包括一第二絕緣層，位於該閘極以及該第一絕緣層之間，其中該第二絕緣層為氧化矽、氮化矽、氮氧化矽、聚乙烯砒咯烷(polyvinyl pyrrolidone,PVP)、聚乙烯醇(polyvinyl alcohol,PVA)、聚丙烯酸酯(polyacrylates)、肉桂酸酯聚乙烯苯酚(Cinnamate-based polyvinylphenols(Ci-PVP))、聚對二甲苯(parylenes)、或photoacryl。
  28. 如申請專利範圍第22項所述之半導體元件，更包含一源極上電極與一汲極上電極位於該介電層上，其中該源極上電極與該汲極上電極分別與該源極區與該汲極區形成一儲存電容。
  29. 如申請專利範圍第22項所述之半導體元件，更包括：一保護層，覆蓋該介電層、該源極電極、以及該汲極電極；以及一畫素電極，位於該保護層上，其中該畫素電極與該汲極電極電性連接。
  30. 如申請專利範圍第29項所述之半導體元件，更包括：一發光材料層，位於該畫素電極上；以及一陰極電極，位於該發光材料層上。
TW100142527A 2011-11-21 2011-11-21 半導體元件以及其製造方法 TW201322341A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100142527A TW201322341A (zh) 2011-11-21 2011-11-21 半導體元件以及其製造方法
US13/354,334 US8759186B2 (en) 2011-11-21 2012-01-20 Semiconductor device and method for manufacturing the same
US14/287,077 US20140312343A1 (en) 2011-11-21 2014-05-26 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100142527A TW201322341A (zh) 2011-11-21 2011-11-21 半導體元件以及其製造方法

Publications (1)

Publication Number Publication Date
TW201322341A true TW201322341A (zh) 2013-06-01

Family

ID=48425934

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100142527A TW201322341A (zh) 2011-11-21 2011-11-21 半導體元件以及其製造方法

Country Status (2)

Country Link
US (2) US8759186B2 (zh)
TW (1) TW201322341A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104659210A (zh) * 2013-11-21 2015-05-27 元太科技工业股份有限公司 晶体管结构及其制作方法
TWI613706B (zh) * 2015-07-03 2018-02-01 友達光電股份有限公司 氧化物半導體薄膜電晶體及其製作方法
US11152512B2 (en) 2017-05-19 2021-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and method for manufacturing semiconductor device

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6111398B2 (ja) * 2011-12-20 2017-04-12 株式会社Ｊｏｌｅｄ 表示装置および電子機器
US9786793B2 (en) * 2012-03-29 2017-10-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor layer including regions with different concentrations of resistance-reducing elements
JP5965338B2 (ja) * 2012-07-17 2016-08-03 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
KR102086626B1 (ko) * 2012-11-23 2020-03-11 한국전자통신연구원 자기 정렬 박막 트랜지스터 및 그 제조 방법
WO2014121469A1 (zh) * 2013-02-06 2014-08-14 深圳市柔宇科技有限公司 一种薄膜晶体管及其像素单元的制造方法
US9190527B2 (en) * 2013-02-13 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
KR102107535B1 (ko) * 2013-04-18 2020-05-29 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 박막 트랜지스터와 유기 발광 표시 장치
KR102070952B1 (ko) * 2013-05-06 2020-01-30 삼성디스플레이 주식회사 커패시터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 유기 발광 표시 장치
KR102281300B1 (ko) * 2013-09-11 2021-07-26 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 포함하는 표시장치
TWI527201B (zh) 2013-11-06 2016-03-21 友達光電股份有限公司 畫素結構及其製造方法
TW201523738A (zh) 2013-12-06 2015-06-16 Chunghwa Picture Tubes Ltd 薄膜電晶體基板及其製造方法
US9577110B2 (en) * 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
JP6425508B2 (ja) * 2014-11-25 2018-11-21 株式会社ジャパンディスプレイ 薄膜トランジスタ
WO2016199680A1 (ja) * 2015-06-08 2016-12-15 シャープ株式会社 半導体装置およびその製造方法
TWI649875B (zh) 2015-08-28 2019-02-01 聯華電子股份有限公司 半導體元件及其製造方法
CN108122759B (zh) 2016-11-30 2021-01-26 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
TW201836020A (zh) * 2017-02-17 2018-10-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TW201901971A (zh) * 2017-05-12 2019-01-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US11183632B2 (en) 2019-12-19 2021-11-23 International Business Machines Corporation Self-aligned edge passivation for robust resistive random access memory connection
CN111584577A (zh) * 2020-05-14 2020-08-25 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN113437018B (zh) * 2021-06-02 2023-02-24 深圳市华星光电半导体显示技术有限公司 阵列基板的制造方法、阵列基板以及显示面板
CN115101543A (zh) * 2021-12-09 2022-09-23 友达光电股份有限公司 半导体装置及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW232751B (en) 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
US5817550A (en) * 1996-03-05 1998-10-06 Regents Of The University Of California Method for formation of thin film transistors on plastic substrates
JPH10135475A (ja) * 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US5918140A (en) * 1997-06-16 1999-06-29 The Regents Of The University Of California Deposition of dopant impurities and pulsed energy drive-in
US7022556B1 (en) * 1998-11-11 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Exposure device, exposure method and method of manufacturing semiconductor device
TW444257B (en) * 1999-04-12 2001-07-01 Semiconductor Energy Lab Semiconductor device and method for fabricating the same
JP2002050764A (ja) * 2000-08-02 2002-02-15 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、アレイ基板、液晶表示装置、有機ｅｌ表示装置およびその製造方法
US7427776B2 (en) * 2004-10-07 2008-09-23 Hewlett-Packard Development Company, L.P. Thin-film transistor and methods
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7767520B2 (en) * 2006-08-15 2010-08-03 Kovio, Inc. Printed dopant layers
KR100787464B1 (ko) * 2007-01-08 2007-12-26 삼성에스디아이 주식회사 박막 트랜지스터, 및 그 제조방법
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
JP4752925B2 (ja) * 2009-02-04 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104659210A (zh) * 2013-11-21 2015-05-27 元太科技工业股份有限公司 晶体管结构及其制作方法
TWI613706B (zh) * 2015-07-03 2018-02-01 友達光電股份有限公司 氧化物半導體薄膜電晶體及其製作方法
US11152512B2 (en) 2017-05-19 2021-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and method for manufacturing semiconductor device
US11705525B2 (en) 2017-05-19 2023-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US20130126859A1 (en) 2013-05-23
US8759186B2 (en) 2014-06-24
US20140312343A1 (en) 2014-10-23

Similar Documents

Publication Publication Date Title
TW201322341A (zh) 半導體元件以及其製造方法
US10283529B2 (en) Method of manufacturing thin-film transistor, thin-film transistor substrate, and flat panel display apparatus
TWI542014B (zh) 薄膜電晶體及其製造方法、具備薄膜電晶體之影像顯示裝置
KR101675114B1 (ko) 박막 트랜지스터 및 그 제조방법
KR101413655B1 (ko) 산화물 반도체 박막 트랜지스터의 제조 방법
US10707236B2 (en) Array substrate, manufacturing method therefor and display device
US8378353B2 (en) Organic light emitting diode display device and method of manufacturing the same
US10615266B2 (en) Thin-film transistor, manufacturing method thereof, and array substrate
US9246007B2 (en) Oxide thin film transistor and method for manufacturing the same, array substrate, and display apparatus
CN103730346B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
TWI405335B (zh) 半導體結構及其製造方法
JP2007220818A (ja) 薄膜トランジスタ及びその製法
JP2007194594A (ja) 薄膜トランジスタ
US9859391B2 (en) Thin film transistor, display device, and method for manufacturing thin film transistor
TWI497689B (zh) 半導體元件及其製造方法
US9224831B2 (en) Method of manufacturing an oxide semiconductor device and method of manufacturing a display device having the same
CN103745954B (zh) 显示装置、阵列基板及其制造方法
KR20150074825A (ko) 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 및 그 제조방법
CN112397573B (zh) 一种阵列基板及其制备方法、显示面板
WO2018214256A1 (zh) Toc型oled显示器的制作方法及toc型oled显示器
KR101472798B1 (ko) ＺｎＯ 계 박막 트랜지스터의 제조방법
CN111584575A (zh) Oled显示面板及制备方法
TWI549265B (zh) 畫素結構及其製造方法
KR101950834B1 (ko) 산화물 박막 트랜지스터 및 이의 제조 방법
CN101976650A (zh) 薄膜晶体管及其制造方法