[go: up one dir, main page]

TW201901971A - 半導體裝置及半導體裝置的製造方法 - Google Patents

半導體裝置及半導體裝置的製造方法 Download PDF

Info

Publication number
TW201901971A
TW201901971A TW107113779A TW107113779A TW201901971A TW 201901971 A TW201901971 A TW 201901971A TW 107113779 A TW107113779 A TW 107113779A TW 107113779 A TW107113779 A TW 107113779A TW 201901971 A TW201901971 A TW 201901971A
Authority
TW
Taiwan
Prior art keywords
insulator
oxide
region
transistor
conductor
Prior art date
Application number
TW107113779A
Other languages
English (en)
Inventor
山崎舜平
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201901971A publication Critical patent/TW201901971A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/08—Manufacture or treatment characterised by using material-based technologies using combinations of technologies, e.g. using both Si and SiC technologies or using both Si and Group III-V technologies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices

Landscapes

  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明的一個實施方式提供一種具有良好的電特性的半導體裝置。本發明的一個實施方式是一種包括電晶體的半導體裝置，其中，電晶體包括、氧化物、氧化物上的第一絕緣體、第一絕緣體上的導電體以及第一絕緣體的側面及導電體的側面上的第二絕緣體。氧化物包括第一區域、第二區域以及第一區域與第二區域之間的第三區域。第一絕緣體位於第一區域上。第三區域包括與第二絕緣體重疊的區域。第二區域的氧濃度比第一區域及第三區域小。第三區域包括具有第一區域的氧濃度與第二區域的氧濃度之間的氧濃度的區域。

Description

半導體裝置及半導體裝置的製造方法
本發明的一個實施方式係關於一種半導體裝置及半導體裝置的製造方法。此外，本發明的一個實施方式係關於一種半導體晶圓、模組以及電子裝置。
注意，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。除了電晶體等的半導體元件之外，半導體電路、運算裝置或記憶體裝置也是半導體裝置的一個實施方式。顯示裝置(液晶顯示裝置、發光顯示裝置等)、投影裝置、照明設備、電光裝置、蓄電裝置、記憶體裝置、半導體電路、拍攝裝置及電子裝置等有時包括半導體裝置。
注意，本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的一個實施方式係關於一種物體、方法或製造方法。另外，本發明的一個實施方式係關於一種製程(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。
近年來，已對半導體裝置進行開發，主要使用LSI、CPU、記憶體。CPU是包括從半導體晶圓分開的半導體積體電路(至少包括電晶體及記憶體)且形成有作為連接端子的電極的半導體元件的集合體。
LSI、CPU、記憶體等的半導體電路(IC晶片)安裝在電路基板例如印刷線路板上，並用作各種電子裝置的構件之一。
此外，藉由使用形成在具有絕緣表面的基板上的半導體薄膜構成電晶體的技術受到注目。該電晶體被廣泛地應用於積體電路(IC)、影像顯示裝置(也簡單地記載為顯示裝置)等電子裝置。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被廣泛地周知。另外，作為其他材料，氧化物半導體受到關注。
已知使用氧化物半導體的電晶體的非導通狀態下的洩漏電流極小。例如，應用了使用氧化物半導體的電晶體的洩漏電流小的特性的低功耗CPU等已被公開(參照專利文獻1)。
另外，作為使用氧化物半導體的電晶體，提出了自對準結構的電晶體。作為自對準結構的電晶體的製造方法，公開了如下方法：在源極區及汲極區上形成金屬膜，對該金屬膜進行熱處理，來在提高金屬膜的電阻的同時降低源極區及汲極區的電阻(參照專利文獻2)。
另外，作為使用氧化物半導體的電晶體的製造方法，公開了如下方法：在源極區及汲極區上形成金屬膜，然後進行熱處理，藉由該金屬膜引入摻雜物，來降低源極區及汲極區的電阻的方法(參照專利文獻3)。
另外，近年來，隨著電子裝置的小型化和輕量化，對高密度地集成有電晶體等的積體電路的要求提高。此外，有提高包含積體電路的半導體裝置的生產率的需求。
[專利文獻1]日本專利申請公開第2012-257187號公報 　　[專利文獻2]日本專利申請公開第2011-228622號公報 　　[專利文獻3]日本專利申請公開第2013-016782號公報
在專利文獻2中，在降低源極區及汲極區的電阻時，在源極區及汲極區上形成金屬膜，在氧氛圍下對該金屬膜進行熱處理。藉由進行熱處理，金屬膜的構成元素作為摻雜物引入到氧化物半導體膜的源極區及汲極區中，降低其電阻。另外，藉由在氧氛圍下進行熱處理，使導電膜氧化，提高該導電膜的電阻。另外，由於在氧氛圍下進行熱處理，因此金屬膜不容易從氧化物半導體膜中抽出氧。
另外，在專利文獻2中，雖然記載有通道形成區的氧濃度，但是不涉及到水或氫等雜質的濃度。換言之，由於不進行通道形成區的高度純化(降低水或氫等雜質，典型的是脫水化和脫氫化)，因此有容易具有常開啟的電晶體特性的問題。常開啟的電晶體特性是指不對閘極施加電壓也存在通道，電流流過電晶體的狀態。相對於此，常關閉的電晶體特性是指在不對閘極施加電壓的狀態下電流不流過電晶體的狀態。
鑒於上述問題，本發明的一個實施方式的目的之一是提供一種半導體裝置，其中在穩定地降低電晶體的源極區及汲極區的電阻的同時使通道形成區高度純化，由此實現良好的電特性。
另外，本發明的一個實施方式的目的之一是提供一種能夠實現微型化或高積體化的半導體裝置。本發明的一個實施方式的目的之一是提供一種具有良好的電特性的半導體裝置。本發明的一個實施方式的目的之一是提供一種生產率高的半導體裝置。
本發明的一個實施方式的目的之一是提供一種能夠長期間保持資料的半導體裝置。本發明的一個實施方式的目的之一是提供一種資料寫入速度快的半導體裝置。本發明的一個實施方式的目的之一是提供一種設計彈性高的半導體裝置。本發明的一個實施方式的目的之一是提供一種能夠抑制功耗的半導體裝置。本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置。
注意，上述目的的記載不妨礙其他目的的存在。此外，本發明的一個實施方式並不需要實現所有上述目的。另外，這些目的之外的目的根據說明書、圖式、申請專利範圍等的記載來看是自然明瞭的，可以從說明書、圖式、申請專利範圍等的記載得出上述以外的目的。
本發明的一個實施方式是一種包括電晶體的半導體裝置，其中，電晶體包括氧化物、氧化物上的第一絕緣體、第一絕緣體上的導電體以及第一絕緣體的側面及導電體的側面上的第二絕緣體，該氧化物包括第一區域、第二區域以及第一區域與第二區域之間的第三區域，第一絕緣體位於第一區域上，第三區域包括與第二絕緣體重疊的區域，第二區域的氧濃度比第一區域及第三區域低，第三區域包括具有第一區域的氧濃度與第二區域的氧濃度之間的氧濃度的區域。
本發明的一個實施方式是一種包括電晶體的半導體裝置，其中，電晶體包括氧化物、氧化物上的第一絕緣體和第一膜、第一絕緣體上的導電體以及第一絕緣體的側面及導電體的側面上的第二絕緣體，該氧化物包括第一區域、第二區域以及第一區域與第二區域之間的第三區域，第一膜與第二區域接觸，第一絕緣體位於第一區域上，第三區域包括與第二絕緣體重疊的區域，第二區域的氧濃度比第一區域及第三區域低，第三區域包括具有第一區域的氧濃度與第二區域的氧濃度之間的氧濃度的區域。
在上述方式中，較佳為氧化物包含In、元素M(M為Al、Ga、Y或Sn)及Zn。
在上述方式中，較佳為氧化物中的In的原子比例大於元素M的原子比例。
在上述方式中，較佳為第二區域包含鋁、釕、鈦、鉭、鉻和鎢中的至少一個。
在上述方式中，較佳為第二區域還包含氮。
在上述方式中，較佳為第一區域的氫濃度比第二區域低。
在上述方式中，較佳為第一區域的氫濃度比第二區域及第三區域低。
在上述方式中，較佳為電晶體為常關閉型電晶體。
在上述方式中，較佳為第一膜部分地與第二區域混合。
在上述方式中，較佳為第一膜包含鋁、釕、鈦、鉭、鉻和鎢中的至少一個。
在上述方式中，較佳為第一膜還包含氮。
在上述方式中，較佳為第一膜的厚度為0.5nm以上且小於5nm。
本發明的一個實施方式是一種包括電晶體的半導體裝置的製造方法，其中電晶體包括包含第一區域、第二區域及第一區域與第二區域之間的第三區域的氧化物、氧化物上的第一絕緣體、第一絕緣體上的導電體以及第一絕緣體的側面及導電體的側面上的第二絕緣體，半導體裝置的製造方法包括：以覆蓋氧化物、第一絕緣體、導電體及第二絕緣體且與第二區域接觸的方式形成包含金屬的第一膜；以及至少對氧化物及第一膜在包含氮的氛圍下進行第一熱處理，來使第二區域所包含的氧抽出到第一膜。
在上述方式中，較佳為第一膜使用氬及氮中的一個或兩個氣體利用濺射法形成。
在上述方式中，也可以在第一熱處理之後去除第一膜。
在上述方式中，也可以在第一熱處理之後進一步進行第二熱處理。
在上述方式中，也可以在第一熱處理之後形成至少覆蓋氧化物、第一絕緣體、導電體及第二絕緣體的第二膜。
藉由本發明的一個實施方式，可以提供一種具有良好的電特性的半導體裝置。另外，藉由本發明的一個實施方式，可以提供一種能夠實現微型化或高積體化的半導體裝置。藉由本發明的一個實施方式，可以提供一種生產率高的半導體裝置。
另外，可以提供一種能夠長期間保持資料的半導體裝置。另外，可以提供一種資料寫入速度快的半導體裝置。另外，可以提供一種設計彈性高的半導體裝置。另外，可以提供一種能夠抑制功耗的半導體裝置。另外，可以提供一種新穎的半導體裝置。
注意，這些效果的記載不妨礙其他效果的存在。此外，本發明的一個實施方式並不需要具有所有上述效果。另外，這些效果之外的效果根據說明書、圖式、申請專利範圍等的記載來看是自然明瞭的，可以從說明書、圖式、申請專利範圍等的記載得出上述以外的效果。
下面，參照圖式對實施方式進行說明。但是，所屬技術領域的通常知識者可以很容易地理解一個事實，就是實施方式可以以多個不同形式來實施，其方式和詳細內容可以在不脫離本發明的精神及其範圍的條件下被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在下面的實施方式所記載的內容中。
在圖式中，為便於清楚地說明，有時誇大表示大小、層的厚度或區域。因此，本發明並不一定限定於上述尺寸。此外，在圖式中，示意性地示出理想的例子，因此本發明不侷限於圖式所示的形狀或數值等。例如，在實際的製程中，有時由於蝕刻等處理而層或光阻遮罩等非意圖性地被減薄，但是為了便於理解有時省略圖示。另外，在圖式中，有時在不同的圖式之間共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。此外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加元件符號。
另外，尤其在俯視圖(也稱為平面圖)或立體圖等中，為了便於對發明的理解，有時省略部分組件的記載。另外，有時省略部分隱藏線等的記載。
此外，在本說明書等中，為了方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。因此，例如可以將“第一”適當地替換為“第二”或“第三”等來進行說明。此外，本說明書等所記載的序數詞與用於指定本發明的一個實施方式的序數詞有時不一致。
在本說明書等中，為方便起見，使用了“上”、“下”等表示配置的詞句，以參照圖式說明組件的位置關係。另外，組件的位置關係根據描述各組件的方向適當地改變。因此，不侷限於本說明書中所說明的詞句，可以根據情況適當地更換。
例如，在本說明書等中，當明確地記載為“X與Y連接”時，意味著如下情況：X與Y電連接；X與Y在功能上連接；X與Y直接連接。因此，不侷限於規定的連接關係(例如，圖式或文中所示的連接關係等)，圖式或文中所示的連接關係以外的連接關係也包含於圖式或文中所記載的內容中。
這裡，X和Y為物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜及層等)。
作為X與Y直接連接的情況的一個例子，可以舉出在X與Y之間沒有連接能夠電連接X與Y的元件(例如開關、電晶體、電容器、電感器、電阻器、二極體、顯示元件、發光元件及負載等)，並且X與Y沒有藉由能夠電連接X與Y的元件(例如開關、電晶體、電容器、電感器、電阻器、二極體、顯示元件、發光元件及負載等)連接的情況。
作為X與Y電連接的情況的一個例子，例如可以在X與Y之間連接一個以上的能夠電連接X與Y的元件(例如開關、電晶體、電容器、電感器、電阻器、二極體、顯示元件、發光元件及負載等)。另外，開關具有控制開啟和關閉的功能。換言之，藉由使開關處於導通狀態(開啟狀態)或非導通狀態(關閉狀態)來控制是否使電流流過。或者，開關具有選擇並切換電流路徑的功能。另外，X與Y電連接的情況包括X與Y直接連接的情況。
作為X與Y在功能上連接的情況的一個例子，例如可以在X與Y之間連接一個以上的能夠在功能上連接X與Y的電路(例如，邏輯電路(反相器、NAND電路、NOR電路等)、信號轉換電路(DA轉換電路、AD轉換電路、伽瑪校正電路等)、電位位準轉換電路(電源電路(升壓電路、降壓電路等)、改變信號的電位位準的位準轉移電路等)、電壓源、電流源、切換電路、放大電路(能夠增大信號振寬度或電流量等的電路、運算放大器、差動放大電路、源極隨耦電路、緩衝電路等)、信號生成電路、記憶體電路、控制電路等)。注意，例如，即使在X與Y之間夾有其他電路，當從X輸出的信號傳送到Y時，也可以說X與Y在功能上是連接著的。另外，X與Y在功能上連接的情況包括X與Y直接連接的情況及X與Y電連接的情況。
在本說明書等中，電晶體是指至少包括閘極、汲極以及源極這三個端子的元件。電晶體在汲極(汲極端子、汲極區或汲極電極)與源極(源極端子、源極區或源極電極)之間具有形成通道的區域，並且藉由形成通道的區域電流能夠流過源極和汲極之間。注意，在本說明書等中，形成通道的區域是指電流主要流過的區域。
另外，在使用極性不同的電晶體的情況或電路工作中的電流方向變化的情況等下，源極及汲極的功能有時相互調換。因此，在本說明書等中，有時源極和汲極可以相互調換。
注意，通道長度例如是指電晶體的俯視圖中的半導體(或在電晶體處於導通狀態時，在半導體中電流流過的部分)和閘極電極互相重疊的區域或者形成通道的區域中的源極(源極區或源極電極)和汲極(汲極區或汲極電極)之間的距離。另外，在一個電晶體中，通道長度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道長度有時不限於一個值。因此，在本說明書中，通道長度是形成通道的區域中的任一個值、最大值、最小值或平均值。
通道寬度例如是指半導體(或在電晶體處於導通狀態時，在半導體中電流流過的部分)和閘極電極互相重疊的區域或者其中形成通道的區域中的源極與汲極相對的部分的長度。另外，在一個電晶體中，通道寬度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道寬度有時不限於一個值。因此，在本說明書中，通道寬度是形成通道的區域中的任一個值、最大值、最小值或平均值。
另外，根據電晶體的結構，有時形成通道的區域中的實際上的通道寬度(以下，也稱為“實效通道寬度”)和電晶體的俯視圖所示的通道寬度(以下，也稱為“視在通道寬度”)不同。例如，在閘極電極覆蓋半導體的側面的情況下，有時因為實效通道寬度大於視在通道寬度，所以不能忽略其影響。例如，在閘極電極覆蓋半導體的側面的微型電晶體中，有時形成在半導體的側面的通道形成區的比例增高。在此情況下，實效通道寬度大於視在通道寬度。
在此情況下，有時難以藉由實測估計實效通道寬度。例如，要從設計值估算出實效通道寬度，需要假定半導體的形狀是已知的。因此，當半導體的形狀不清楚時，難以準確地測量實效通道寬度。
於是，在本說明書中，有時將視在通道寬度稱為“圍繞通道寬度(SCW：Surrounded Channel Width)”。此外，在本說明書中，在簡單地表示為“通道寬度”時，有時是指圍繞通道寬度或視在通道寬度。或者，在本說明書中，在簡單地表示“通道寬度”時，有時表示實效通道寬度。注意，藉由對剖面TEM影像等進行分析等，可以決定通道長度、通道寬度、實效通道寬度、視在通道寬度、圍繞通道寬度等的值。
注意，半導體的雜質例如是指半導體的主要成分之外的元素。例如，濃度小於0.1原子%的元素可以說是雜質。有時由於包含雜質，例如造成半導體的DOS(Density of States：態密度)變高，結晶性降低等。當半導體是氧化物半導體時，作為改變半導體的特性的雜質，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素以及除氧化物半導體的主要成分外的過渡金屬等。例如，有氫、鋰、鈉、矽、硼、磷、碳、氮等。在半導體是氧化物半導體的情況下，有時水也作為雜質起作用。另外，在半導體是氧化物半導體時，有時例如由於雜質的進入導致氧空位的產生。此外，在半導體是矽時，作為改變半導體特性的雜質，例如有氧、除氫之外的第1族元素、第2族元素、第13族元素、第15族元素等。
注意，在本說明書等中，氧氮化矽膜是指氧含量大於氮含量的膜。例如，較佳的是，氧的濃度為55原子%以上且65原子%以下，氮的濃度為1原子%以上且20原子%以下，矽的濃度為25原子%以上且35原子%以下，並且氫的濃度為0.1原子%以上且10原子%以下的範圍內。另外，氮氧化矽膜是指氮含量大於氧含量的膜。例如，較佳的是，氮的濃度為55原子%以上且65原子%以下，氧的濃度為1原子%以上且20原子%以下，矽的濃度為25原子%以上且35原子%以下，並且氫的濃度為0.1原子%以上且10原子%以下的範圍內。
另外，在本說明書等中，可以將“膜”和“層”相互調換。例如，有時可以將“導電層”變換為“導電膜”。此外，例如，有時可以將“絕緣膜”變換為“絕緣層”。
另外，在本說明書等中，可以將“絕緣體”換稱為“絕緣膜”或“絕緣層”。另外，可以將“導電體”換稱為“導電膜”或“導電層”。另外，可以將“半導體”換稱為“半導體膜”或“半導體層”。
另外，除非特別敘述，本說明書等所示的電晶體為場效應電晶體。此外，除非特別敘述，本說明書等所示的電晶體為n通道電晶體。由此，除非特別敘述，其臨界電壓(也稱為“Vth”)大於0V。
在本說明書等中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。另外，“垂直”是指兩條直線的角度為80°以上且100°以下的狀態。因此，也包括該角度為85°以上且95°以下的狀態。“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。
另外，在本說明書中，六方晶系包括三方晶系和菱方晶系。
注意，在本說明書中，障壁膜是指具有抑制氫等雜質及氧的透過的功能的膜，在該障壁膜具有導電性的情況下，有時被稱為導電障壁膜。
在本說明書等中，金屬氧化物(metal oxide)是指廣義上的金屬的氧化物。金屬氧化物被分類為氧化物絕緣體、氧化物導電體(包括透明氧化物導電體)和氧化物半導體(Oxide Semiconductor，也可以簡稱為OS)等。例如，在將金屬氧化物用於電晶體的活性層的情況下，有時將該金屬氧化物稱為氧化物半導體。換言之，可以將OS FET稱為包含氧化物或氧化物半導體的電晶體。
注意，在本說明書等中，常關閉是指：在不對閘極施加電壓或者對閘極施加接地電位時流過電晶體的每通道寬度1mm的電流在室溫下為1×10-20 A以下，在85℃下為1×10-18 A以下，或在125℃下為1×10-16 A以下。
實施方式1 　　下面說明包括本發明的一個實施方式的電晶體200的半導體裝置的一個例子。
＜半導體裝置的結構實例＞ 　　圖1A至圖1D是本發明的一個實施方式的電晶體200及電晶體200的周圍的俯視圖及剖面圖。
圖1A是包括電晶體200的半導體裝置的俯視圖。圖1B和圖1C是該半導體裝置的剖面圖。在此，圖1B是沿著圖1A中的點劃線A1-A2的部分的剖面圖，該剖面圖相當於電晶體200的通道長度方向上的剖面圖。圖1C是沿著圖1A中的點劃線A3-A4的部分的剖面圖，該剖面圖相當於電晶體200的通道寬度方向上的剖面圖。圖1D是沿著圖1A中的點劃線A5-A6的部分的剖面圖，該剖面圖相當於電晶體200的源極區或汲極區的剖面圖。為了明確起見，在圖1A的俯視圖中省略部分組件。
本發明的一個實施方式的半導體裝置包括電晶體200、被用作層間膜的絕緣體210、絕緣體212及絕緣體280。另外，該半導體裝置還包括與電晶體200電連接且被用作佈線的導電體203及被用作插頭的導電體240。
另外，在導電體203中，導電體203的第一導電體以與絕緣體212的開口的內壁接觸的方式形成，其內側形成有導電體203的第二導電體。在此，導電體203的頂面的高度與絕緣體212的頂面的高度可以大致相同。另外，在電晶體200中，疊層有導電體203的第一導電體與導電體203的第二導電體，但是本發明不侷限於此。例如，導電體203也可以具有單層結構或者三層以上的疊層結構。另外，在結構體具有疊層結構的情況下，有時按形成順序賦予序數以進行區別。
另外，導電體240以與絕緣體280的開口的內壁接觸的方式形成。在此，導電體240的頂面的高度與絕緣體280的頂面的高度可以大致相同。另外，在電晶體200中，導電體240具有兩層結構，但是本發明不侷限於此。例如，導電體240可以具有單層或三層以上的疊層結構。
[電晶體200] 　　如圖1A至圖1D所示，電晶體200包括：基板(未圖示)上的絕緣體214及絕緣體216；填埋於絕緣體214及絕緣體216中的導電體205；絕緣體216及導電體205上的絕緣體220；絕緣體220上的絕緣體222；絕緣體222上的絕緣體224；絕緣體224上的氧化物230(氧化物230a、氧化物230b及氧化物230c)；氧化物230上的絕緣體250；絕緣體250上的金屬氧化物252；金屬氧化物252上的導電體260(導電體260a及導電體260b)；導電體260上的絕緣體270；絕緣體270上的絕緣體271；至少與絕緣體250及導電體260的側面接觸且與氧化物230c的頂面的一部分接觸的絕緣體272；隔著絕緣體272設置在導電體260的側面上且設置在絕緣體224、氧化物230a及氧化物230b的側面上的絕緣體275；絕緣體275的側面及氧化物230上的絕緣體273。
在電晶體200中，層疊有氧化物230a、氧化物230b及氧化物230c的三層，但是本發明不侷限於此。例如，可以設置氧化物230b的單層、氧化物230b與氧化物230a的兩層結構、氧化物230b與氧化物230c的兩層結構或者四層以上的疊層結構。另外，在電晶體200中，層疊有導電體260a及導電體260b，但是本發明不侷限於此。
另外，較佳為在電晶體200中將被用作氧化物半導體的金屬氧化物(以下，有時稱為氧化物半導體)用於包含形成通道的區域(以下，有時稱為通道形成區)的氧化物230(氧化物230a、氧化物230b及氧化物230c)。
由於將氧化物半導體用於通道形成區的電晶體200在非導通狀態下的洩漏電流極小，所以可以提供功耗低的半導體裝置。此外，由於氧化物半導體可以利用濺射法等形成，所以可以用於構成高集成型半導體裝置的電晶體200。
作為氧化物230較佳為使用In-M-Zn氧化物(元素M為選自鋁、鎵、釔、銅、釩、鈹、硼、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種)等金屬氧化物。此外，作為氧化物230也可以使用In-Ga氧化物、In-Zn氧化物。
在此，當氧化物半導體除了構成氧化物半導體的元素以外還被添加鋁、釕、鈦、鉭、鉻或鎢等金屬元素時，該氧化物半導體成為金屬化合物，其電阻降低。另外，較佳為使用鋁、鈦、鉭或鎢等。當對氧化物半導體添加金屬元素時，例如，較佳為在氧化物半導體上形成包含該金屬元素的金屬膜、包含該金屬元素的氮化膜或氧化膜。另外，當形成該膜時，有時該膜與氧化物半導體的介面或者該介面附近的氧化物半導體中的氧的一部分吸收到該膜等，形成氧空位，而降低該介面附近的氧化物半導體的電阻。
另外，較佳為在氧化物半導體上形成金屬膜或者包含金屬元素的氮化膜或氧化膜之後在包含氮的氛圍下進行熱處理。藉由在包含氮的氛圍下進行熱處理，金屬元素從金屬膜或者包含金屬元素的氮化膜或氧化膜擴散到氧化物半導體，可以對氧化物半導體添加金屬元素。此時，氧化物半導體與金屬元素可以形成合金。當氧化物半導體與金屬元素形成合金時，添加到氧化物半導體的金屬元素變成比較穩定的狀態，所以可以提供可靠性高的半導體裝置。
另外，當氧化物半導體中的氫擴散到氧化物半導體的低電阻區域而進入低電阻區域中的氧空位中時，變成比較穩定的狀態。另外，已知氧化物半導體的氧空位中的氫藉由250℃以上的熱處理從氧空位脫離而擴散到氧化物半導體的低電阻區域，進入低電阻區域的氧空位中，變成比較穩定的狀態。因此，藉由進行熱處理，氧化物半導體的低電阻化了的區域或者形成有金屬化合物的區域的電阻進一步降低，氧化物半導體的沒被低電阻化的區域成為高度純化(水或氫等雜質減少)，其電阻進一步增加。
另外，在氧化物半導體中存在氫或氮等雜質元素的情況下，載子密度增加。有時氧化物半導體中的氫與鍵合於金屬原子的氧起反應而生成水，而形成氧空位。在氫進入該氧空位的情況下，載子密度增加。另外，有時氫的一部分與鍵合於金屬原子的氧鍵合，生成作為載子的電子。換言之，包含氮或氫的氧化物半導體其電阻下降。
因此，藉由對氧化物半導體選擇性地添加金屬元素以及氫和氮等雜質元素，可以在氧化物半導體中形成高電阻區及低電阻區。換言之，藉由選擇性地降低氧化物230的電阻，可以在加工為島狀的氧化物230中形成被用作載子密度低的半導體的區域及被用作源極區或汲極區的低電阻區域。
圖2A和圖2B示出圖1B中由虛線圍繞的區域239的放大圖。
如圖2A所示，氧化物230包括被用作電晶體的通道形成區的區域234、被用作源極區或汲極區的區域231(區域231a及區域231b)以及區域234與區域231之間的區域232(區域232a及區域232b)。
被用作源極區或汲極區的區域231為氧濃度低的低電阻區域。另外，被用作通道形成區的區域234為與被用作源極區或汲極區的區域231相比氧濃度高且載子密度低的高電阻區。另外，區域232為與被用作源極區或汲極區的區域231相比氧濃度高且載子密度低，並且，與被用作通道形成區的區域234相比氧濃度低且載子密度高的區域。
另外，區域231的金屬元素和氫及氮等雜質元素中的至少一個的濃度較佳為比區域232及區域234高。
例如，區域231較佳為除了氧化物230所包含的金屬元素以外還包含選自鋁、釕、鈦、鉭、鎢和鉻等金屬元素中的一個或多個。藉由對氧化物230添加金屬元素，可以降低區域231的電阻。另外，區域231也可以具有氧化物230中的金屬元素與被添加的金屬元素形成合金的區域。
區域232具有與絕緣體272重疊的區域。區域232的鋁、釕、鈦、鉭、鎢和鉻等金屬元素以及氫和氮等雜質元素中的至少一個的濃度較佳為比區域234高。為了形成區域232，例如，以與氧化物230的區域231接觸的方式形成金屬膜或者包含金屬元素的氧化膜或氮化膜即可。由此，有時該膜中的金屬元素被添加到氧化物半導體而在氧化物半導體中形成金屬化合物。該金屬化合物有時吸引氧化物230所包含的氫。由此，區域231附近的區域232的氫濃度有時變高。
另外，區域232a和區域232b中的一個或兩個也可以具有與導電體260重疊的區域。
在圖1A至圖1D和圖2A和圖2B中，區域234、區域231及區域232形成在氧化物230b中，但是不侷限於此。例如這些區域可以形成在氧化物230a或氧化物230c中。另外，雖然在圖1A至圖1D和圖2A和圖2B中各區域的邊界以大致垂直於氧化物230的頂面的方式表示，但是本實施方式不侷限於此。例如，區域232有時具有如下形狀：在氧化物230b的表面附近向導電體260一側突出，在氧化物230b的底面附近向導電體240a一側或導電體240b一側縮退。
在氧化物230中，有時難以明確地觀察各區域的邊界。在各區域中檢測出的金屬元素和氫及氮等雜質元素的濃度不需要必須按每區域分階段地變化，也可以在各區域中逐漸地變化(也稱為漸變(gradation))。就是說，越接近通道形成區，金屬元素和氫及氮等雜質元素的濃度越小即可。
為了選擇性地降低氧化物230的電阻，例如將鋁、釕、鈦、鉭、鎢和鉻等提高導電性的金屬元素及雜質中的至少一個添加到所希望的區域。作為雜質，可以使用形成氧空位的元素或者被氧空位俘獲的元素等。例如，作為該元素，可以舉出氫、硼、碳、氮、氟、磷、硫、氯、鈦和稀有氣體元素等。另外，作為稀有氣體元素的典型例子，可以舉出氦、氖、氬、氪及氙等。
因此，藉由提高區域231中的上述提高導電性的金屬元素、形成氧空位的元素或者被氧空位俘獲的元素的含量，可以提高載子密度，由此可以降低電阻。
為了降低區域231的電阻，例如，較佳為以與氧化物230的區域231接觸的方式形成金屬膜或者包含金屬元素的氧化膜或氮化膜等。金屬膜或者包含金屬元素的氧化膜或氮化膜較佳為至少藉由絕緣體250、金屬氧化物252、導電體260、絕緣體270、絕緣體271、絕緣體272及絕緣體275設置在氧化物230上。
當以與氧化物230的區域231接觸的方式形成金屬膜或者包含金屬元素的氧化膜或氮化膜時，金屬元素從該膜擴散到氧化物230的區域231，在區域231中形成金屬化合物，其電阻降低。另外，有時區域231與金屬膜或者包含金屬元素的氧化膜或氮化膜的介面或者該介面附近的氧化物230中的氧的一部分吸收到該膜，在區域231中形成氧空位，其電阻降低。
另外，在圖2A中，作為一個例子，由斜線示出氧化物230的低電阻區域。另外，在本說明書等中，由斜線示出的範圍不侷限於圖2A的範圍。例如，如圖2B所示，上述低電阻區域(或者範圍)有時形成在氧化物230與導電體240的介面附近的區域或者區域231中的從氧化物230的頂面到氧化物230的底面的區域。另外，這同樣適用於其他的圖式。
另外，較佳為在區域231接觸於金屬膜或者包含金屬元素的氮化膜或氧化膜的狀態下在包含氮的氛圍下進行熱處理。藉由進行該熱處理，金屬元素從金屬膜或者包含金屬元素的氮化膜或氧化膜擴散到氧化物230的區域231，可以對區域231添加金屬元素。此時，氧化物230的區域231與金屬元素可以形成合金。當氧化物230的區域231與金屬元素形成合金時，添加到氧化物半導體的金屬元素變成比較穩定的狀態，因此可以提供可靠性高的半導體裝置。
另外，當氧化物230中的氫擴散到區域231而進入區域231中的氧空位中時，變成比較穩定的狀態。另外，區域234的氧空位中的氫藉由250℃以上的熱處理從氧空位脫離而擴散到區域231，進入區域231的氧空位中，變成比較穩定的狀態。因此，藉由進行熱處理，區域231的電阻進一步降低，區域234成為高度純化(水或氫等雜質減少)，其電阻進一步增加。
另外，氧化物230的一部分的區域(區域234及區域232)重疊於導電體260及絕緣體272，因此可以抑制金屬元素的添加。另外，在氧化物230的區域234及區域232中，可以抑制氧化物230中的氧吸收到上述金屬膜或者包含金屬元素的氮化膜或氧化膜。
另外，在氧化物230的區域231及與區域231相鄰的區域232中的氧吸收到金屬膜或者包含金屬元素的氧化膜或氮化膜的情況下，有時在區域231及區域232中產生氧空位。當氧化物230中的氫進入該氧空位時，區域231及區域232的載子密度增加。因此，氧化物230的區域231及區域232的電阻降低。
在此，在金屬膜或者包含金屬元素的氧化膜或氮化膜具有吸收氫的特性的情況下，氧化物230中的氫被吸收到該膜。因此，可以降低氧化物230中的作為雜質的氫。另外，金屬膜或者包含金屬元素的氧化膜或氮化膜也可以在後面的製程中與從氧化物230吸收的氫一起去除。
另外，不需要必須去除金屬膜或者包含金屬元素的氧化膜或氮化膜。例如，在金屬膜或者包含金屬元素的氧化膜或氮化膜因從氧化物230吸收的氧而氧化，成為絕緣體，其電阻增加的情況下，也可以殘留該膜。在此情況下，該膜有時被用作層間膜。
另外，例如，在金屬膜或者包含金屬元素的氧化膜或氮化膜中殘留具有導電性的區域的情況下，藉由在氧化性氛圍下進行熱處理，使該區域氧化，成為絕緣體，其電阻增加。當作為絕緣體殘留金屬膜或者包含金屬元素的氧化膜或氮化膜時，可以將其用作層間膜。
因此，金屬膜或者包含金屬元素的氧化膜或氮化膜的厚度較佳為0.5nm以上且5nm以下，較佳為1nm以上且2nm以下。例如，在對0.5nm以上且5nm以下的鋁進行熱處理使其氧化的情況下，有時成為0.7nm以上且8nm以下的氧化鋁。
在此，在使用氧化物半導體的電晶體中，如果氧化物半導體中的形成通道的區域存在雜質及氧空位，電特性則容易變動，有時降低可靠性。另外，在氧化物半導體中的形成通道的區域包含氧空位的情況下，電晶體趨於具有常開啟特性。因此，儘可能降低形成通道的區域234中的氧空位。
因此，如圖1A至圖1D及圖2A所示，較佳為以與絕緣體224、絕緣體272及氧化物230c接觸的方式設置包含超過化學計量組成的氧(也稱為過量氧)的絕緣體275。換言之，當絕緣體275所包含的過量氧擴散到氧化物230的區域234時，可以降低氧化物230的區域234的氧空位。
另外，作為絕緣體275，較佳為使用氧化矽、氧氮化矽、氮氧化矽或具有空孔的氧化矽。在氧氮化矽等的材料中容易形成過量氧區域。另一方面，與上述氧氮化矽等的材料相比，在氧化物230中不容易形成過量氧區域。因此，藉由將包含過量氧區域的絕緣體275設置在氧化物230的區域234的周圍，可以將絕緣體275的過量氧高效地供應到氧化物230的區域234。
另外，為了在絕緣體275中形成過量氧區域，較佳為作為與絕緣體275接觸的絕緣體273藉由濺射法形成氧化物。藉由利用濺射法形成氧化物，可以形成水或氫等雜質少的絕緣體。在利用濺射法的情況下，例如，較佳為利用對向靶材式濺射裝置進行成膜。對向靶材式濺射裝置可以在被成膜面不暴露於對向的靶材之間的高電場區域的狀態下進行成膜，因此被成膜面不容易受到電漿損傷，所以可以減輕在形成將成為絕緣體273的絕緣體時對氧化物230造成的成膜損傷，所以是較佳的。可以將使用對向靶材式濺射裝置的成膜法稱為VDSP(Vapor Deposition SP)(註冊商標)。
在利用濺射法進行成膜時，在靶材與基板之間存在離子和被濺射的粒子。例如，靶材與電源連接，被供應電位E0。另外，基板被供應接地電位等電位E1。注意，基板也可以處於電浮動狀態。另外，在靶材與基板之間存在成為電位E2的區域。各電位的大小關係為E2＞E1＞E0。
藉由使電漿中的離子由於電位差E2-E0加速而該離子碰撞到靶材，被濺射的粒子從靶材被彈出。該被濺射的粒子附著於成膜表面上而沉積，來形成膜。另外，有時離子的一部分由靶材反沖，並且作為反沖離子經過所形成的膜被吸收到與被形成面接觸的絕緣體275。此外，有時電漿中的離子由於電位差E2-E1而加速，衝擊到成膜表面。此時，離子的一部分到達絕緣體275的內部。藉由離子被吸收到絕緣體275，在絕緣體275中形成離子被吸收的區域。換言之，在離子是包含氧的離子的情況下，在絕緣體275中形成過量氧區域。
藉由對絕緣體275引入過量氧，可以在絕緣體275中形成過量氧區域。絕緣體275中的過量氧被供應到氧化物230的區域234中，可以填補氧化物230中的氧空位。
另外，作為絕緣體273，較佳為使用氧化鋁。當在氧化鋁與氧化物230接觸的狀態下進行熱處理，氧化鋁有時抽出氧化物230中的氫。因此，可以降低氧化物230中的氫濃度。
藉由組合上述結構或上述製程，可以選擇性地降低氧化物230的電阻。
換言之，當在氧化物230中形成低電阻區時，藉由將具有閘極電極的功能的導電體260或者絕緣體272用作遮罩，可以自對準地降低氧化物230的電阻。因此，在同時形成多個電晶體200的情況下，可以減少電晶體之間的電特性不均。另外，電晶體200的通道長度取決於導電體260的寬度及絕緣體272的成膜厚度，因此，藉由將導電體260的寬度設定為最小特徵尺寸，可以進行電晶體200的微型化。
如上所述，藉由適當地選擇各區域的範圍，可以根據電路設計容易提供具有符合要求的電特性的電晶體。
此外，氧化物半導體可以利用濺射法等形成，所以可以用於構成高集成型半導體裝置的電晶體。另外，由於將氧化物半導體用於通道形成區的電晶體的非導通狀態下的洩漏電流(關態電流：off-state current)極小，所以可以提供功耗低的半導體裝置。
如上所述，可以提供包括通態電流(on-state current)大的電晶體的半導體裝置。或者，可以提供包括關態電流小的電晶體的半導體裝置。或者，可以抑制電特性變動而實現具有穩定的電特性及高可靠性的半導體裝置。
下面，說明包括本發明的一個實施方式的電晶體200的半導體裝置的詳細結構。
如圖1A及圖1C所示，導電體203在通道寬度方向上延伸，被用作對導電體205施加電位的佈線。另外，導電體203較佳為填埋於絕緣體212中。
導電體205以與氧化物230及導電體260重疊的方式配置。另外，較佳為導電體205以與導電體203的頂面接觸的方式設置。另外，導電體205較佳為填埋於絕緣體214及絕緣體216中。
在此，導電體260有時被用作第一閘極(也稱為頂閘極)電極。導電體205有時被用作第二閘極(也稱為底閘極)電極。在此情況下，藉由獨立地改變供應到導電體205的電位而不使其與供應到導電體260的電位聯動，可以控制電晶體200的臨界電壓。尤其是，藉由對導電體205供應負電位，可以使電晶體200的臨界電壓大於0V且可以減小關態電流。因此，與不對導電體205施加負電位時相比，在對導電體205施加負電位的情況下，可以減小對導電體260供應的電位為0V時的汲極電流。
另外，藉由在導電體203上設置導電體205，可以適當地設定被用作第一閘極電極及佈線的導電體260與導電體203之間的距離。就是說，當在導電體203和導電體260之間設置絕緣體214及絕緣體216等時，可以降低導電體203和導電體260之間的寄生電容，可以提高導電體203和導電體260之間的絕緣耐壓。
藉由降低導電體203和導電體260之間的寄生電容，可以提高電晶體200的切換速度，而可以實現具有高頻率特性的電晶體。此外，藉由提高導電體203和導電體260之間的絕緣耐壓，可以提高電晶體200的可靠性。因此，絕緣體214及絕緣體216的厚度較佳為大。此外，導電體203的延伸方向不侷限於此，例如也可以在電晶體200的通道長度方向上延伸。
如圖1A所示，導電體205與氧化物230及導電體260重疊。另外，導電體205較佳為比氧化物230中的區域234大。尤其是，如圖1C所示，導電體205較佳為延伸到與通道寬度方向交叉的氧化物230中的區域234的端部的外側的區域。就是說，較佳為在氧化物230的通道寬度方向的側面，導電體205和導電體260隔著絕緣體重疊。
當具有上述結構時，在對導電體260及導電體205供應電位的情況下，從導電體260產生的電場和從導電體205產生的電場連接，可以覆蓋形成在氧化物230中的通道形成區。
就是說，可以由被用作第一閘極電極的導電體260的電場和被用作第二閘極電極的導電體205的電場電圍繞區域234的通道形成區。在本說明書中，將由第一閘極電極的電場和第二閘極電極的電場電圍繞通道形成區的電晶體的結構稱為surrounded channel(S-channel：圍繞通道)結構。
在導電體205中，以與絕緣體214及絕緣體216的開口的內壁接觸的方式形成有第一導電體，其內側形成有第二導電體。在此，第一導電體及第二導電體的頂面的高度與絕緣體216的頂面的高度可以大致相同。注意，在電晶體200中層疊有第一導電體和第二導電體，但是本發明不侷限於此。例如，導電體205可以具有單層結構，也可以具有三層以上的疊層結構。
在此，作為導電體205或者導電體203的第一導電體較佳為使用具有抑制氫原子、氫分子、水分子、氮原子、氮分子、氧化氮分子(N2 O、NO、NO2 等)、銅原子等雜質的擴散的功能(不容易使上述雜質透過)的導電材料。另外，較佳為使用具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散的功能(不容易使上述氧透過)的導電材料。在本說明書中，“抑制雜質或氧的擴散的功能”是指抑制上述雜質和上述氧中的至少一個或全部的擴散的功能。
藉由使導電體205或導電體203的第一導電體具有抑制氧的擴散的功能，可以防止因導電體205或導電體203的第二導電體氧化而導致導電率的下降。作為具有抑制氧的擴散的功能的導電材料，較佳為使用鉭、氮化鉭、釕或氧化釕等。因此，導電體205或導電體203的第一導電體可以為上述導電材料的單層或疊層。由此，可以抑制氫、水等雜質經過導電體203及導電體205擴散到電晶體200一側。
作為導電體205的第二導電體，較佳為使用以鎢、銅或鋁為主要成分的導電材料。在圖式中，導電體205的第二導電體具有單層結構，但是也可以具有疊層結構，例如，可以採用鈦、氮化鈦和上述導電材料的疊層結構。
導電體203的第二導電體因為被用作佈線所以較佳為使用具有比導電體205的第二導電體高的導電性的導電體。例如，可以使用以銅或鋁為主要成分的導電材料。導電體203的第二導電體也可以具有疊層結構，例如，可以採用鈦、氮化鈦和上述導電材料的疊層結構。
尤其是，作為導電體203較佳為使用銅。因為銅的電阻低，所以較佳為用於佈線等。另一方面，銅容易擴散，因此有時銅擴散到氧化物230而導致電晶體200的電特性降低。於是，例如，作為絕緣體214使用銅透過性低的氧化鋁或氧化鉿等材料，可以抑制銅擴散。
不需要必須設置導電體205、絕緣體214及絕緣體216。在此情況下，導電體203的一部分可以被用作第二閘極電極。
絕緣體210及絕緣體214較佳為被用作抑制水或氫等雜質從基板一側進入電晶體200的阻擋絕緣膜。因此，作為絕緣體210及絕緣體214較佳為使用具有抑制氫原子、氫分子、水分子、氮原子、氮分子、氧化氮分子(N2 O、NO、NO2 等)、銅原子等雜質的擴散的功能(不容易使上述雜質透過)的絕緣材料。另外，較佳為使用具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散的功能(不容易使上述氧透過)的絕緣材料。
例如，較佳的是，作為絕緣體210使用氧化鋁等，作為絕緣體214使用氮化矽等。由此，可以抑制氫、水等雜質從與絕緣體210及絕緣體214相比更靠近基板一側擴散到電晶體200一側。此外，可以抑制絕緣體224等中的氧擴散到與絕緣體210及絕緣體214相比更靠近基板一側。
此外，藉由在導電體203上層疊導電體205，可以在導電體203與導電體205之間設置絕緣體214。在此，即使作為導電體203的第二導電體使用銅等容易擴散的金屬，藉由作為絕緣體214設置氮化矽等也可以抑制該金屬擴散到絕緣體214上方的層。
被用作層間膜的絕緣體212、絕緣體216及絕緣體280的介電常數較佳為比絕緣體210或絕緣體214低。藉由將介電常數較低的材料用於層間膜，可以減少產生在佈線之間的寄生電容。
作為絕緣體212、絕緣體216及絕緣體280，例如可以使用氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧化鉿、氧化鉭、氧化鋯、鋯鈦酸鉛(PZT)、鈦酸鍶(SrTiO3 )或(Ba,Sr)TiO3 (BST)等絕緣體的單層或疊層。或者，例如也可以對這些絕緣體添加氧化鋁、氧化鉍、氧化鍺、氧化鈮、氧化矽、氧化鈦、氧化鎢、氧化釔、氧化鋯。此外，也可以對這些絕緣體進行氮化處理。還可以在上述絕緣體上層疊氧化矽、氧氮化矽或氮化矽。
絕緣體220、絕緣體222及絕緣體224被用作閘極絕緣體。
另外，作為接觸於氧化物230的絕緣體224較佳為使用包含超過化學計量組成的氧的絕緣體。換言之，較佳為在絕緣體224中形成有過量氧區域。藉由以與氧化物230接觸的方式設置上述包含過量氧的絕緣體，可以減少氧化物230中的氧空位，從而可以提高電晶體200的可靠性。
明確而言，作為具有過量氧區域的絕緣體，較佳為使用藉由加熱使一部分的氧脫離的氧化物材料。藉由加熱使氧脫離的氧化物是指在TDS(Thermal Desorption Spectroscopy：熱脫附譜)分析中換算為氧分子的氧的脫離量為1.0×1018 molecules/cm3 以上，較佳為1.0×1019 molecules/cm3 以上，進一步較佳為2.0×1019 molecules/cm3 以上，或者3.0×1020 molecules/cm3 以上的氧化物膜。另外，進行上述TDS分析時的膜的表面溫度較佳為在100℃以上且700℃以下，或者100℃以上且400℃以下的範圍內。
當絕緣體224具有過量氧區域時，絕緣體222較佳為具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散的功能(不容易使上述氧透過)。
藉由使絕緣體222具有抑制氧的擴散的功能，絕緣體224所包括的過量氧區域的氧可以高效地供應給氧化物230而不擴散到絕緣體220一側。另外，可以抑制導電體205與絕緣體224所包括的過量氧區域的氧起反應。
作為絕緣體222，例如較佳為使用包含氧化鋁、氧化鉿、氧化鉭、氧化鋯、鋯鈦酸鉛(PZT)、鈦酸鍶(SrTiO3 )或(Ba,Sr)TiO3 (BST)等所謂的high-k材料的絕緣體的單層或疊層。當進行電晶體的微型化及高積體化時，由於閘極絕緣體的薄膜化，有時發生洩漏電流等的問題。藉由作為被用作閘極絕緣體的絕緣體使用high-k材料，可以在保持物理厚度的同時降低電晶體工作時的閘極電位。
尤其是，較佳為使用具有抑制雜質及氧等的擴散的功能(不容易使上述氧透過)的絕緣材料的包含鋁和鉿中的一者或兩者的氧化物的絕緣體。作為包含鋁和鉿中的一者或兩者的氧化物的絕緣體，較佳為使用氧化鋁、氧化鉿、包含鋁及鉿的氧化物(鋁酸鉿)等。當使用這種材料形成絕緣體222時，絕緣體222被用作抑制氧從氧化物230釋放或氫等雜質從電晶體200的周圍部進入氧化物230的層。
或者，例如也可以對上述絕緣體添加氧化鋁、氧化鉍、氧化鍺、氧化鈮、氧化矽、氧化鈦、氧化鎢、氧化釔、氧化鋯。此外，也可以對上述絕緣體進行氮化處理。還可以在上述絕緣體上層疊氧化矽、氧氮化矽或氮化矽。
絕緣體220較佳為具有熱穩定性。例如，因為氧化矽及氧氮化矽具有熱穩定性，所以藉由與high-k材料的絕緣體組合，可以使閘極絕緣體為具有熱穩定性且相對介電常數高的疊層結構。
絕緣體220、絕緣體222及絕緣體224也可以具有兩層以上的疊層結構。此時，不侷限於使用相同材料構成的疊層結構，也可以是使用不同材料形成的疊層結構。
氧化物230包括氧化物230a、氧化物230a上的氧化物230b及氧化物230b上的氧化物230c。當在氧化物230b之下設置有氧化物230a時，可以防止雜質從形成在氧化物230a下的結構物擴散到氧化物230b。當在氧化物230b之上設置有氧化物230c時，可以防止雜質從形成在氧化物230c的上方的結構物擴散到氧化物230b。
另外，氧化物230較佳為具有各金屬原子的原子個數比互不相同的氧化物的疊層結構。明確而言，用於氧化物230a的金屬氧化物的構成元素中的元素M的原子個數比較佳為大於用於氧化物230b的金屬氧化物的構成元素中的元素M的原子個數比。另外，用於氧化物230a的金屬氧化物中的相對於In元素的M的原子個數比較佳為大於用於氧化物230b的金屬氧化物中的相對於In元素的M的原子個數比。另外，用於氧化物230b的金屬氧化物中的相對於元素M的In的原子個數比較佳為大於用於氧化物230a的金屬氧化物中的相對於元素M的In的原子個數比。另外，氧化物230c可以使用可用於氧化物230a或氧化物230b的金屬氧化物。
較佳的是，使氧化物230a及氧化物230c的導帶底的能量高於氧化物230b的導帶底的能量。換言之，氧化物230a及氧化物230c的電子親和力較佳為小於氧化物230b的電子親和力。
在此，在氧化物230a、氧化物230b及氧化物230c的接合部中，導帶底平緩地變化。換言之，也可以將上述情況表達為氧化物230a、氧化物230b及氧化物230c的接合部的導帶底連續地變化或者連續地接合。為此，較佳為降低形成在氧化物230a與氧化物230b的介面以及氧化物230b與氧化物230c的介面的混合層的缺陷態密度。
明確而言，藉由使氧化物230a與氧化物230b、以及氧化物230b與氧化物230c包含氧之外的共同元素(為主要成分)，可以形成缺陷態密度低的混合層。例如，在氧化物230b為In-Ga-Zn氧化物的情況下，作為氧化物230a及氧化物230c較佳為使用In-Ga-Zn氧化物、Ga-Zn氧化物及氧化鎵等。
此時，載子的主要路徑為氧化物230b。藉由使氧化物230a及氧化物230c具有上述結構，可以降低氧化物230a與氧化物230b的介面及氧化物230b與氧化物230c的介面的缺陷態密度。因此，介面散射對載子傳導的影響減少，可以提高電晶體200的通態電流。
氧化物230包括區域231、區域232及區域234。較佳的是，區域231的至少一部分包括與絕緣體273接觸的區域。另外，區域232至少包括與絕緣體272重疊的區域。
當電晶體200成為導通狀態時，區域231a或區域231b被用作源極區或汲極區。另一方面，區域234的至少一部分被用作通道形成區。當在區域231與區域234之間設置有區域232時，可以增大電晶體200的通態電流且可以減小電晶體200的非導通時的洩漏電流(關態電流)。
藉由在電晶體200中設置區域232可以防止在被用作源極區及汲極區的區域231與形成通道的區域234之間形成高電阻區域，而可以增高電晶體的通態電流並提高電晶體的載子移動率。當包括區域232時，在通道長度方向上源極區及汲極區不與第一閘極電極(導電體260)重疊，由此可以抑制在兩者之間形成不需要的電容。另外，當包括區域232時，可以減小非導通時的洩漏電流。
因此，藉由適當地選擇各區域的範圍，可以根據電路設計容易提供具有符合要求的電特性的電晶體。
作為氧化物230較佳為使用被用作氧化物半導體的金屬氧化物(以下也稱為氧化物半導體)。例如，作為成為區域234的金屬氧化物，較佳為使用其能帶間隙為2eV以上，較佳為2.5eV以上的金屬氧化物。如此，藉由使用能帶間隙較寬的金屬氧化物，可以減小電晶體的關態電流。
由於使用氧化物半導體的電晶體在非導通狀態下的洩漏電流極小，所以可以提供一種功耗低的半導體裝置。此外，由於氧化物半導體可以利用濺射法等形成，所以可以用於構成高集成型半導體裝置的電晶體。
絕緣體250被用作閘極絕緣體。絕緣體250較佳為以與氧化物230c的頂面接觸的方式配置。絕緣體250較佳為使用藉由加熱釋放氧的絕緣體形成。例如，在熱脫附譜分析(TDS分析)中，該絕緣體的換算為氧分子的氧的脫離量為1.0×1018 molecules/cm3 以上，較佳為1.0×1019 molecules/cm3 以上，進一步較佳為2.0×1019 molecules/cm3 以上，或者3.0×1020 molecules/cm3 以上。另外，進行上述TDS分析時的膜的表面溫度較佳為在100℃以上且700℃以下的範圍內。
明確而言，可以使用包含過量氧的氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽。尤其是，氧化矽及氧氮化矽具有熱穩定性，所以是較佳的。
藉由作為絕緣體250以與氧化物230c的頂面接觸的方式設置因加熱而釋放氧的絕緣體，可以高效地從絕緣體250對氧化物230b的區域234供應氧。與絕緣體224同樣，較佳為絕緣體250中的水或氫等雜質的濃度得到降低。絕緣體250的厚度較佳為1nm以上且20nm以下。
另外，為了將絕緣體250所包含的過量氧高效地供應到氧化物230，也可以設置金屬氧化物252。因此，金屬氧化物252較佳為抑制從絕緣體250的氧擴散。藉由設置抑制氧的擴散的金屬氧化物252，從絕緣體250到導電體260的過量氧的擴散得到抑制。換言之，可以抑制供應到氧化物230的過量氧的減少。另外，可以抑制因過量氧導致的導電體260的氧化。
另外，金屬氧化物252有時被用作閘極絕緣體的一部分。因此，在將氧化矽或氧氮化矽等用於絕緣體250的情況下，作為金屬氧化物252較佳為使用作為相對介電常數高的high-k材料的金屬氧化物。藉由採用該疊層結構，可以形成具有熱穩定性且相對介電常數高的疊層結構。因此，可以在保持物理厚度的同時降低在電晶體工作時施加的閘極電位。另外，可以減少被用作閘極絕緣體的絕緣體的等效氧化物厚度(EOT)。
另外，金屬氧化物252也可以被用作第一閘極的一部分。例如，可以將可用作氧化物230的氧化物半導體用於金屬氧化物252。在此情況下，藉由利用濺射法形成導電體260，可以降低金屬氧化物252的電阻率而使其成為導電體。將該導電體稱為OC(Oxide Conductor)電極。
藉由設置金屬氧化物252，可以提高電晶體200的通態電流，而無需減少來自導電體260的電場的影響。另外，藉由利用絕緣體250及金屬氧化物252的物理厚度保持導電體260與氧化物230之間的距離，可以抑制導電體260與氧化物230之間的洩漏電流。另外，藉由設置絕緣體250及金屬氧化物252的疊層結構，可以容易調節導電體260與氧化物230之間的物理距離及從導電體260施加到氧化物230的電場強度。
明確而言，作為金屬氧化物252，可以使用包含選自鉿、鋁、鎵、釔、鋯、鎢、鈦、鉭、鎳、鍺和鎂等中的一種或兩種以上的金屬氧化物。另外，藉由降低可用於氧化物230的氧化物半導體的電阻，可以將其用作金屬氧化物252。
尤其是，較佳為使用作為包含鋁和鉿中的一者或兩者的氧化物的絕緣體的氧化鋁、氧化鉿、包含鋁及鉿的氧化物(鋁酸鉿)等。尤其是，鋁酸鉿的耐熱性比氧化鉿膜高。因此，在後面的製程的熱履歷中不容易晶化，所以是較佳的。
被用作第一閘極電極的導電體260包括導電體260a及導電體260a上的導電體260b。與導電體205的第一導電體同樣，導電體260a較佳為使用具有抑制氫原子、氫分子、水分子、氮原子、氮分子、氧化氮分子(N2 O、NO、NO2 等)、銅原子等雜質的擴散的功能的導電材料。另外，較佳為使用具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散的功能的導電材料。
當導電體260a具有抑制氧的擴散的功能時，可以抑制絕緣體250及金屬氧化物252所包含的過量氧使導電體260b氧化而導致導電率的下降。作為具有抑制氧的擴散的功能的導電材料，例如，較佳為使用鉭、氮化鉭、釕或氧化釕等。
另外，由於導電體260被用作佈線，所以較佳為使用導電性高的導電體。例如，作為導電體260b可以使用以鎢、銅或鋁為主要成分的導電材料。另外，導電體260b可以具有疊層結構，例如可以具有鈦、氮化鈦與上述導電材料的疊層。
當如圖1C所示，導電體205延伸到氧化物230的與通道寬度交叉的端部的外側的區域時，導電體260較佳為在該區域隔著絕緣體250與導電體205重疊。就是說，在氧化物230的側面的外側，較佳為由導電體205、絕緣體250和導電體260形成疊層結構。
當具有上述結構時，在對導電體260及導電體205供應電位的情況下，從導電體260產生的電場和從導電體205產生的電場連接，可以覆蓋形成在氧化物230中的通道形成區。
就是說，可以由被用作第一閘極電極的導電體260的電場和被用作第二閘極電極的導電體205的電場電圍繞區域234的通道形成區。
另外，可以在導電體260b上設置被用作障壁膜的絕緣體270。作為絕緣體270較佳為使用具有抑制水或氫等雜質及氧的透過的功能的絕緣材料。例如較佳為使用氧化鋁或氧化鉿等。由此，可以防止導電體260因來自絕緣體270的上方的氧而氧化。另外，可以抑制來自絕緣體270的上方的水或氫等雜質藉由導電體260及絕緣體250進入氧化物230中。
較佳為在絕緣體270上配置被用作硬遮罩的絕緣體271。藉由設置絕緣體271，可以以其側面與基板表面大致垂直的方式對導電體260進行加工，明確而言，可以使導電體260的側面與基板表面所形成的角度為75度以上且100度以下，較佳為80度以上且95度以下。藉由將導電體260加工為上述形狀，可以將隨後形成的絕緣體272形成為所希望的形狀。
另外，也可以藉由作為絕緣體271使用抑制水或氫等雜質及氧的透過的功能的絕緣材料，來將絕緣體271兼作用障壁膜。在此情況下，也可以不設置絕緣體270。
被用作障壁膜及緩衝層的絕緣體272以與絕緣體250的側面、金屬氧化物252的側面、導電體260的側面及絕緣體270的側面接觸的方式設置。
被用作緩衝層的絕緣體272以與氧化物230c的側面、絕緣體250的側面、金屬氧化物252的側面、導電體260的側面及絕緣體270的側面接觸的方式設置。另外，作為絕緣體272，也可以使用具有抑制水或氫等雜質及氧的透過的功能的絕緣材料。在此情況下，絕緣體272還被用作障壁層。
例如，絕緣體272較佳為利用ALD法形成。藉由利用ALD法可以形成緻密的薄膜。作為絕緣體272，例如，較佳為使用氧化鋁或氧化鉿等。在作為絕緣體272利用ALD法形成氧化鋁的情況下，絕緣體272的厚度較佳為0.5nm以上且3.0nm以下。
藉由設置絕緣體272，可以由具有抑制水或氫等雜質及氧的透過的功能的絕緣體覆蓋絕緣體250、金屬氧化物252及導電體260的側面。因此，可以抑制氫或水等雜質從絕緣體250及金屬氧化物252的端部等混入氧化物230。因此，可以抑制氧化物230與絕緣體250的介面的氧空位的形成，而可以提高電晶體200的可靠性。換言之，絕緣體272可以被用作保護閘極電極及閘極絕緣體的側面的側面阻擋物。
藉由採用該結構，可以在抑制導電體260的氧化的同時將絕緣體275所包含的過量氧供應到絕緣體250。
另外，在金屬氧化物252、絕緣體250及導電體260的側面隔著絕緣體272設置絕緣體275。絕緣體275較佳為包含過量氧區域。在此，在絕緣體224被加工為島狀的情況下，絕緣體224與絕緣體275在絕緣體224的外側接觸即可。藉由採用該結構，可以將絕緣體275的過量氧藉由絕緣體224供應到氧化物230。
絕緣體273至少設置在氧化物230的區域231及絕緣體275上。藉由利用濺射法形成絕緣體273，可以在絕緣體275中形成過量氧區域。由此可以將氧從該過量氧區域供應到氧化物230。另外，藉由在氧化物230的區域231上形成絕緣體273，可以將氧化物230中的氫抽出到絕緣體273。
例如，作為絕緣體273，可以使用包含選自鉿、鋁、鎵、釔、鋯、鎢、鈦、鉭、鎳、鍺和鎂等中的一種或兩種以上的金屬氧化物。
尤其是，氧化鋁具有高阻擋性，即使是0.5nm以上且3.0nm以下的薄膜，也可以抑制氫及氮的擴散。
較佳為在絕緣體273上形成被用作層間膜的絕緣體280。與絕緣體224等同樣，較佳為絕緣體280中的水或氫等雜質的濃度得到降低。此外，也可以在絕緣體280上形成與絕緣體210同樣的絕緣體。
另外，在絕緣體280及絕緣體273的開口形成導電體240a及導電體240b。導電體240a及導電體240b以隔著導電體260彼此對置的方式設置。另外，導電體240a及導電體240b的頂面與絕緣體280的頂面可以位於同一平面上。
在此，導電體240a與被用作電晶體200的源極區和汲極區中的一個的區域231a接觸，導電體240b與被用作電晶體200的源極區和汲極區中的另一個的區域231b接觸。因此，導電體240a可以被用作源極電極和汲極電極中的一個，導電體240b可以被用作源極電極和汲極電極中的另一個。
另外，以與絕緣體280及絕緣體273的開口的內壁接觸的方式形成有導電體240。氧化物230的區域231a位於該開口的底部的至少一部分，導電體240a與區域231a接觸。同樣，以與絕緣體280及絕緣體273的開口的內壁接觸的方式形成有導電體240b。氧化物230的區域231b位於該開口的底部的至少一部分，導電體240b與區域231b接觸。
在此，如圖1D所示，導電體240a及導電體240b至少與氧化物230的頂面接觸，較佳為其還與氧化物230的側面接觸。尤其較佳的是導電體240a及導電體240b接觸於氧化物230的與通道寬度方向交叉的側面(A5一側的側面和A6一側的側面)中的一個或兩個。另外，也可以採用導電體240a及導電體240b接觸於氧化物230的與通道長度方向交叉的側面(A1一側或A2一側)的結構。如此，藉由使導電體240a及導電體240b接觸於氧化物230的頂面及氧化物230的側面，可以在不增加導電體240a及導電體240b與氧化物230的接觸部的頂面面積的情況下增大接觸部的接觸面積，而降低導電體240a及導電體240b與氧化物230的接觸電阻。由此，可以在實現電晶體的源極電極及汲極電極的微型化的同時增高通態電流。
導電體240a及導電體240b較佳為使用以鎢、銅或鋁為主要成分的導電材料。此外，導電體240a及導電體240b也可以具有疊層結構。
在此，如圖2B所示，例如，在絕緣體280及絕緣體273中形成開口時，氧化物230中的區域231的低電阻區域也可以被去除。在此情況下，作為用於導電體240的第一導電體的導電體，較佳為使用金屬膜或者包含金屬元素的氮化膜或氧化膜。換言之，當氧化物230與導電體240的第一導電體接觸時，形成金屬化合物或氧空位，而降低氧化物230的區域231的電阻。因此，藉由降低與導電體240的第一導電體接觸的氧化物230的電阻，可以降低氧化物230與導電體240的接觸電阻。導電體240的第一導電體例如較佳為包含鋁、釕、鈦、鉭和鎢等金屬元素。
當作為導電體240採用疊層結構時，作為與絕緣體273及絕緣體280接觸的導電體較佳為與導電體205的第一導電體等同樣地使用具有抑制水或氫等雜質的透過的功能的導電材料。例如，較佳為使用鉭、氮化鉭、鈦、氮化鈦、釕或氧化釕等。具有抑制水或氫等雜質的透過的功能的導電材料可以是單層或疊層。藉由使用該導電材料，可以防止水或氫等雜質從絕緣體280的上方的層藉由導電體240a及導電體240b進入氧化物230。
雖然未圖示，但是可以以與導電體240a及導電體240b的頂面接觸的方式配置被用作佈線的導電體。被用作佈線的導電體較佳為使用以鎢、銅或鋁為主要成分的導電材料。另外，該導電體可以具有疊層結構，例如，可以具有鈦、氮化鈦與上述導電材料的疊層結構。另外，與導電體203等同樣，該導電體可以填埋於絕緣體的開口中。
＜半導體裝置的構成材料＞ 　　以下，說明可用於半導體裝置的構成材料。
＜＜基板＞＞ 　　作為形成電晶體200的基板例如可以使用絕緣體基板、半導體基板或導電體基板。作為絕緣體基板，例如可以舉出玻璃基板、石英基板、藍寶石基板、穩定氧化鋯基板(釔安定氧化鋯基板等)、樹脂基板等。另外，作為半導體基板，例如可以舉出由矽或鍺等構成的半導體基板、或者由碳化矽、矽鍺、砷化鎵、磷化銦、氧化鋅或氧化鎵等構成的化合物半導體基板等。再者，還可以舉出在上述半導體基板內部具有絕緣體區域的半導體基板，例如有SOI(Silicon On Insulator；絕緣層上覆矽)基板等。作為導電體基板，可以舉出石墨基板、金屬基板、合金基板、導電樹脂基板等。或者，可以舉出包含金屬氮化物的基板、包含金屬氧化物的基板等。再者，還可以舉出設置有導電體或半導體的絕緣體基板、設置有導電體或絕緣體的半導體基板、設置有半導體或絕緣體的導電體基板等。或者，也可以使用在這些基板上設置有元件的基板。作為設置在基板上的元件，可以舉出電容器、電阻器、切換元件、發光元件、記憶元件等。
此外，作為基板也可以使用撓性基板。作為在撓性基板上設置電晶體的方法，也可以舉出如下方法：在非撓性基板上形成電晶體之後，剝離電晶體而將該電晶體轉置到撓性基板上。在此情況下，較佳為在非撓性基板與電晶體之間設置剝離層。另外，基板也可以具有伸縮性。此外，基板可以具有在停止彎曲或拉伸時恢復為原來的形狀的性質。或者，也可以具有不恢復為原來的形狀的性質。基板例如包括具有如下厚度的區域：5mm以上且700mm以下，較佳為10mm以上且500mm以下，更佳為15mm以上且300mm以下。藉由將基板形成得薄，可以實現包括電晶體的半導體裝置的輕量化。另外，藉由將基板形成得薄，即便在使用玻璃等的情況下也有時會具有伸縮性或在停止彎曲或拉伸時恢復為原來的形狀的性質。因此，可以緩和因掉落等而基板上的半導體裝置受到的衝擊等。亦即，可以提供一種耐久性高的半導體裝置。
作為撓性基板，例如可以使用金屬、合金、樹脂或玻璃或者其纖維等。此外，作為基板，也可以使用包含纖維的薄片、薄膜或箔等。撓性基板的線性膨脹係數越低，因環境而發生的變形越得到抑制，所以是較佳的。作為撓性基板，例如使用線性膨脹係數為1×10-3 /K以下、5×10-5 /K以下或1×10-5 /K以下的材料即可。作為樹脂，例如可以舉出聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、聚醯亞胺、聚碳酸酯、丙烯酸等。尤其是芳族聚醯胺的線性膨脹係數較低，因此適用於撓性基板。
＜＜絕緣體＞＞ 　　作為絕緣體，有具有絕緣性的氧化物、氮化物、氧氮化物、氮氧化物、金屬氧化物、金屬氧氮化物以及金屬氮氧化物等。
例如，當進行電晶體的微型化及高積體化時，由於閘極絕緣體的薄膜化，有時發生洩漏電流等的問題。藉由作為被用作閘極絕緣體的絕緣體使用high-k材料，可以在保持物理厚度的同時實現電晶體工作時的低電壓化。另一方面，藉由將相對介電常數較低的材料用於被用作層間膜的絕緣體，可以減少產生在佈線之間的寄生電容。因此，較佳為根據絕緣體的功能選擇材料。
作為相對介電常數較高的絕緣體，可以舉出氧化鎵、氧化鉿、氧化鋯、含有鋁及鉿的氧化物、含有鋁及鉿的氧氮化物、含有矽及鉿的氧化物、含有矽及鉿的氧氮化物或者含有矽及鉿的氮化物等。
作為相對介電常數較低的絕緣體，可以舉出氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽或樹脂等。
另外，尤其是，氧化矽及氧氮化矽具有熱穩定性。因此，例如藉由與樹脂組合，可以實現具有熱穩定性且相對介電常數低的疊層結構。作為樹脂，例如可以舉出聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、聚醯亞胺、聚碳酸酯或丙烯酸等。例如，藉由組合氧化矽及氧氮化矽與相對介電常數較高的絕緣體，可以實現具有熱穩定性且相對介電常數高的疊層結構。
藉由使用具有抑制氫等雜質及氧的透過的功能的絕緣體圍繞使用氧化物半導體的電晶體，能夠使電晶體的電特性穩定。
作為具有抑制氫等雜質及氧的透過的功能的絕緣體，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。明確而言，作為具有抑制氫等雜質及氧的透過的功能的絕緣體，可以使用氧化鋁、氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭等金屬氧化物、氮氧化矽或氮化矽等。
例如，作為絕緣體273，可以使用包含選自鉿、鋁、鎵、釔、鋯、鎢、鈦、鉭、鎳、鍺和鎂等中的一種或兩種以上的金屬氧化物。
尤其是，氧化鋁具有高阻擋性，即使是0.5nm以上且3.0nm以下的薄膜，也可以抑制氫及氮的擴散。另外，氧化鉿的阻擋性比氧化鋁低，但是藉由增加其厚度，可以提高阻擋性。因此，藉由調節氧化鉿的厚度，可以適當地調節氫及氮的添加量。
例如，被用作閘極絕緣體的一部分的絕緣體224及絕緣體250較佳為包含過量氧區域的絕緣體。例如，藉由將包含過量氧區域的氧化矽或者氧氮化矽接觸於氧化物230，可以填補氧化物230所包含的氧空位。
另外，例如，作為被用作閘極絕緣體的一部分的絕緣體222及金屬氧化物252，可以使用包含鋁、鉿及鎵中的一個或多個的氧化物的絕緣體。尤其是，作為包含鋁和鉿中的一者或兩者的氧化物的絕緣體，較佳為使用氧化鋁、氧化鉿、包含鋁及鉿的氧化物(鋁酸鉿)等。
例如，作為絕緣體220，較佳為使用具有熱穩定性的氧化矽或氧氮化矽。藉由使閘極絕緣體為具有熱穩定性的膜與相對介電常數高的膜的疊層結構，可以在保持物理厚度的同時減少閘極絕緣體的等效氧化物厚度(EOT)。
藉由採用上述疊層結構，可以提高通態電流，而無需減少來自閘極電極的電場的影響。另外，藉由利用閘極絕緣體的物理厚度，來保持閘極電極與形成通道的區域之間的距離，由此可以抑制閘極電極與通道形成區之間的洩漏電流。
絕緣體212、絕緣體216、絕緣體271、絕緣體275及絕緣體280較佳為包括相對介電常數低的絕緣體。例如，絕緣體212、絕緣體216、絕緣體271、絕緣體275及絕緣體280較佳為包含氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽或樹脂等。或者，絕緣體212、絕緣體216、絕緣體271、絕緣體275及絕緣體280較佳為具有氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽或具有空孔的氧化矽與樹脂的疊層結構。因為氧化矽及氧氮化矽具有熱穩定性，所以藉由與樹脂組合，可以實現具有熱穩定性且相對介電常數低的疊層結構。作為樹脂，例如可以舉出聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、聚醯亞胺、聚碳酸酯或丙烯酸等。
作為絕緣體210、絕緣體214、絕緣體270及絕緣體273，可以使用具有抑制氫等雜質及氧的透過的功能的絕緣體。作為絕緣體210、絕緣體214、絕緣體270及絕緣體273，例如可以使用氧化鋁、氧化鉿、氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹或氧化鉭等金屬氧化物、氮氧化矽或氮化矽等。
＜＜導電體＞＞ 　　作為導電體較佳為使用包含選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦和釕等的金屬元素中的一種以上的材料。另外，也可以使用以包含磷等雜質元素的多晶矽為代表的導電率高的半導體以及鎳矽化物等矽化物。
另外，也可以層疊多個由上述材料形成的導電層。例如，也可以採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。另外，也可以採用組合包含上述金屬元素的材料和包含氮的導電材料的疊層結構。另外，也可以採用組合包含上述金屬元素的材料、包含氧的導電材料和包含氮的導電材料的疊層結構。
此外，在將氧化物用於電晶體的通道形成區的情況下，作為被用作閘極電極的導電體較佳為採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。在此情況下，較佳為將包含氧的導電材料設置在通道形成區一側。藉由將包含氧的導電材料設置在通道形成區一側，從該導電材料脫離的氧容易被供應到通道形成區。
尤其是，作為被用作閘極電極的導電體，較佳為使用包含氧及包含在形成通道的金屬氧化物中的金屬元素的導電材料。或者，也可以使用包含上述金屬元素及氮的導電材料。例如，也可以使用氮化鈦、氮化鉭等包含氮的導電材料。或者，可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有矽的銦錫氧化物。或者，也可以使用包含氮的銦鎵鋅氧化物。藉由使用上述材料，有時可以俘獲形成通道的金屬氧化物所包含的氫。或者，有時可以俘獲從外方的絕緣體等進入的氫。
作為導電體260、導電體203、導電體205及導電體240較佳為使用包含選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦和釕等的金屬元素中的一種以上的材料。另外，也可以使用以包含磷等雜質元素的多晶矽為代表的導電率高的半導體以及鎳矽化物等矽化物。
＜金屬氧化物＞ 　　作為氧化物230，較佳為使用被用作氧化物半導體的金屬氧化物(以下，也稱為氧化物半導體)。以下，將說明可用於本發明的氧化物230的金屬氧化物。
金屬氧化物較佳為至少包含銦或鋅。尤其較佳為包含銦及鋅。另外，除此之外，較佳為還包含鋁、鎵、釔或錫等。或者，也可以包含硼、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢或鎂等中的一種或多種。
在此，考慮金屬氧化物是包含銦、元素M及鋅的In-M-Zn氧化物的情況。注意，元素M為鋁、鎵、釔或錫等。作為可用作元素M的其他元素，有硼、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢、鎂等。注意，作為元素M有時也可以組合多個上述元素。
在本說明書等中，有時將包含氮的金屬氧化物也稱為金屬氧化物(metal oxide)。此外，也可以將包含氮的金屬氧化物稱為金屬氧氮化物(metal oxynitride)。
[金屬氧化物的構成] 　　以下，對可用於在本發明的一個實施方式中公開的電晶體的CAC(Cloud-Aligned Composite)-OS的構成進行說明。
在本說明書等中，有時記載為CAAC(c-axis aligned crystal)或CAC(Cloud-Aligned Composite)。注意，CAAC是指結晶結構的一個例子，CAC是指功能或材料構成的一個例子。
CAC-OS或CAC-metal oxide在材料的一部分中具有導電性的功能，在材料的另一部分中具有絕緣性的功能，作為材料的整體具有半導體的功能。此外，在將CAC-OS或CAC-metal oxide用於電晶體的活性層的情況下，導電性的功能是使被用作載子的電子(或電洞)流過的功能，絕緣性的功能是不使被用作載子的電子流過的功能。藉由導電性的功能和絕緣性的功能的互補作用，可以使CAC-OS或CAC-metal oxide具有開關功能(控制開啟/關閉的功能)。藉由在CAC-OS或CAC-metal oxide中使各功能分離，可以最大限度地提高各功能。
此外，CAC-OS或CAC-metal oxide包括導電性區域及絕緣性區域。導電性區域具有上述導電性的功能，絕緣性區域具有上述絕緣性的功能。此外，在材料中，導電性區域和絕緣性區域有時以奈米粒子級分離。另外，導電性區域和絕緣性區域有時在材料中不均勻地分佈。此外，有時觀察到其邊緣模糊而以雲狀連接的導電性區域。
此外，在CAC-OS或CAC-metal oxide中，導電性區域和絕緣性區域有時以0.5nm以上且10nm以下，較佳為0.5nm以上且3nm以下的尺寸分散在材料中。
此外，CAC-OS或CAC-metal oxide由具有不同能帶間隙的成分構成。例如，CAC-OS或CAC-metal oxide由具有起因於絕緣性區域的寬隙的成分及具有起因於導電性區域的窄隙的成分構成。在該構成中，當使載子流過時，載子主要在具有窄隙的成分中流過。此外，具有窄隙的成分藉由與具有寬隙的成分的互補作用，與具有窄隙的成分聯動而使載子流過具有寬隙的成分。因此，在將上述CAC-OS或CAC-metal oxide用於電晶體的通道形成區時，在電晶體的導通狀態中可以得到高電流驅動力，亦即大通態電流及高場效移動率。
就是說，也可以將CAC-OS或CAC-metal oxide稱為基質複合材料(matrix composite)或金屬基質複合材料(metal matrix composite)。
[金屬氧化物的結構] 　　氧化物半導體(金屬氧化物)被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體例如有CAAC-OS(c-axis aligned crystalline oxide semiconductor)、多晶氧化物半導體、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半導體等。
CAAC-OS具有c軸配向性，其多個奈米晶在a-b面方向上連結而結晶結構具有畸變。注意，畸變是指在多個奈米晶連結的區域中晶格排列一致的區域與其他晶格排列一致的區域之間的晶格排列的方向變化的部分。
雖然奈米晶基本上是六角形，但是並不侷限於正六角形，有不是正六角形的情況。此外，在畸變中有時具有五角形或七角形等晶格排列。另外，在CAAC-OS中，即使在畸變附近也觀察不到明確的晶界(grain boundary)。亦即，可知由於晶格排列畸變，可抑制晶界的形成。這是由於CAAC-OS因為a-b面方向上的氧原子排列的低密度或因金屬元素被取代而使原子間的鍵合距離產生變化等而能夠包容畸變。
CAAC-OS有具有層狀結晶結構(也稱為層狀結構)的傾向，在該層狀結晶結構中層疊有包含銦及氧的層(下面稱為In層)和包含元素M、鋅及氧的層(下面稱為(M,Zn)層)。另外，銦和元素M彼此可以取代，在用銦取代(M,Zn)層中的元素M的情況下，也可以將該層表示為(In,M,Zn)層。另外，在用元素M取代In層中的銦的情況下，也可以將該層表示為(In,M)層。
CAAC-OS是結晶性高的金屬氧化物。另一方面，在CAAC-OS中不容易觀察明確的晶界，因此不容易發生起因於晶界的電子移動率的下降。此外，金屬氧化物的結晶性有時因雜質的進入或缺陷的生成等而降低，因此可以說CAAC-OS是雜質或缺陷(氧空位等)少的金屬氧化物。因此，包含CAAC-OS的金屬氧化物的物理性質穩定。因此，包含CAAC-OS的金屬氧化物具有高耐熱性及高可靠性。
在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS在不同的奈米晶之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。
a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的金屬氧化物。a-like OS包含空洞或低密度區域。也就是說，a-like OS的結晶性比nc-OS及CAAC-OS的結晶性低。
氧化物半導體(金屬氧化物)具有各種結構及各種特性。能夠用於本發明的一個實施方式的氧化物半導體也可以包括非晶氧化物半導體、多晶氧化物半導體、a-like OS、nc-OS、CAAC-OS中的兩種以上。
[具有金屬氧化物的電晶體] 　　接著，說明將上述金屬氧化物用於電晶體的通道形成區的情況。
藉由將上述金屬氧化物用於電晶體的通道形成區，可以實現場效移動率高的電晶體。另外，可以實現可靠性高的電晶體。
另外，較佳為將載子密度低的金屬氧化物用於電晶體。在要降低金屬氧化物膜的載子密度的情況下，可以降低金屬氧化物膜中的雜質濃度以降低缺陷態密度。在本說明書等中，將雜質濃度低且缺陷態密度低的狀態稱為“高純度本質”或“實質上高純度本質”。例如，金屬氧化物中的載子密度可以低於8×1011 /cm3 ，較佳為低於1×1011 /cm3 ，更佳為低於1×1010 /cm3 ，且為1×10-9 /cm3 以上。
此外，高純度本質或實質上高純度本質的金屬氧化物膜具有較低的缺陷態密度，因此有時具有較低的陷阱態密度。
此外，被金屬氧化物的陷阱能階俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，在陷阱態密度高的金屬氧化物中具有通道形成區的電晶體的電特性有時不穩定。
因此，為了使電晶體的電特性穩定，減少金屬氧化物中的雜質濃度是有效的。為了減少金屬氧化物中的雜質濃度，較佳為還減少附近膜中的雜質濃度。作為雜質有氫、氮、鹼金屬、鹼土金屬、鐵、鎳、矽等。
[雜質] 　　在此，說明金屬氧化物中的各雜質的影響。
在金屬氧化物包含第14族元素之一的矽或碳時，在金屬氧化物中形成缺陷能階。因此，將金屬氧化物中或金屬氧化物的介面附近的矽或碳的濃度(藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測得的濃度)設定為2×1018 atoms/cm3 以下，較佳為2×1017 atoms/cm3 以下。
另外，當金屬氧化物包含鹼金屬或鹼土金屬時，有時形成缺陷能階而形成載子。因此，作為通道形成區使用包含鹼金屬或鹼土金屬的金屬氧化物的電晶體容易具有常開啟特性。由此，較佳為減少金屬氧化物中的鹼金屬或鹼土金屬的濃度。明確而言，使藉由SIMS測得的金屬氧化物中的鹼金屬或鹼土金屬的濃度為1×1018 atoms/cm3 以下，較佳為2×1016 atoms/cm3 以下。
當金屬氧化物包含氮時，容易產生作為載子的電子，使載子密度增高，而n型化。其結果是，在將包含氮的金屬氧化物用於通道形成區的電晶體容易具有常開啟特性。因此，在該金屬氧化物中，較佳為儘可能地減少通道形成區中的氮。例如，利用SIMS測得的金屬氧化物中的氮濃度低於5×1019 atoms/cm3 ，較佳為5×1018 atoms/cm3 以下，更佳為1×1018 atoms/cm3 以下，進一步較佳為5×1017 atoms/cm3 以下。
包含在金屬氧化物中的氫與鍵合於金屬原子的氧起反應生成水，因此有時形成氧空位。當氫進入該氧空位時，有時產生作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，作為通道形成區使用包含氫的金屬氧化物的電晶體容易具有常開啟特性。由此，較佳為儘可能減少金屬氧化物中的氫。明確而言，在金屬氧化物中，將利用SIMS測得的氫濃度設定為低於1×1020 atoms/cm3 ，較佳為低於1×1019 atoms/cm3 ，更佳為低於5×1018 atoms/cm3 ，進一步較佳為低於1×1018 atoms/cm3 。
藉由將雜質被充分降低的金屬氧化物用於電晶體的通道形成區，可以使電晶體具有穩定的電特性。
＜半導體裝置的製造方法＞ 　　接著，參照圖3A至圖14D說明包括本發明的電晶體200的半導體裝置的製造方法。圖3A、圖4A、圖5A、圖6A、圖7A、圖8A、圖9A、圖10A、圖11A、圖12A、圖13A及圖14A是俯視圖。另外，圖3B、圖4B、圖5B、圖6B、圖7B、圖8B、圖9B、圖10B、圖11B、圖12B、圖13B及圖14B是沿著圖3A、圖4A、圖5A、圖6A、圖7A、圖8A、圖9A、圖10A、圖11A、圖12A、圖13A及圖14A中的點劃線A1-A2的部分的剖面圖，該剖面圖相當於電晶體200的通道長度方向上的剖面圖。圖3C、圖4C、圖5C、圖6C、圖7C、圖8C、圖9C、圖10C、圖11C、圖12C、圖13C及圖14C是沿著圖3A、圖4A、圖5A、圖6A、圖7A、圖8A、圖9A、圖10A、圖11A、圖12A、圖13A及圖14A中的點劃線A3-A4的部分的剖面圖，該剖面圖相當於電晶體200的通道寬度方向上的剖面圖。圖3D、圖4D、圖5D、圖6D、圖7D、圖8D、圖9D、圖10D、圖11D、圖12D、圖13D及圖14D是沿著圖3A、圖4A、圖5A、圖6A、圖7A、圖8A、圖9A、圖10A、圖11A、圖12A、圖13A及圖14A中的點劃線A5-A6的部分的剖面圖，該剖面圖相當於電晶體200的源極區或汲極區的剖面圖。為了明確起見，在圖3A、圖4A、圖5A、圖6A、圖7A、圖8A、圖9A、圖10A、圖11A、圖12A、圖13A及圖14A的俯視圖中省略部分組件。
首先，準備基板(未圖示)，在該基板上形成絕緣體210。絕緣體210可以利用濺射法、化學氣相沉積(CVD：Chemical Vapor Deposition)法、分子束磊晶(MBE：Molecular Beam Epitaxy)法、脈衝雷射沉積(PLD：Pulsed Laser Deposition)法或原子層沉積(ALD：Atomic Layer Deposition)法等形成。
注意，CVD法可以分為利用電漿的電漿增強CVD(PECVD：Plasma Enhanced CVD)法、利用熱的熱CVD(TCVD：Thermal CVD)法、利用光的光CVD(Photo CVD)法等。再者，CVD法可以根據使用的源氣體分為金屬CVD(MCVD：Metal CVD)法及有機金屬CVD(MOCVD：Metal Organic CVD)法。
藉由利用電漿CVD法，可以以較低的溫度得到高品質的膜。另外，因為不使用電漿，熱CVD法是能夠減少對被處理物造成的電漿損傷的成膜方法。例如，包括在半導體裝置中的佈線、電極、元件(電晶體、電容器等)等有時因從電漿接收電荷而會產生電荷積聚(charge up)。此時，有時由於所累積的電荷而使包括在半導體裝置中的佈線、電極、元件等受損傷。另一方面，因為在不使用電漿的熱CVD法的情況下不產生上述電漿損傷，所以能夠提高半導體裝置的良率。另外，在熱CVD法中，不產生成膜時的電漿損傷，因此能夠得到缺陷較少的膜。
另外，ALD法也是能夠減少對被處理物造成的電漿損傷的成膜方法。此外，在利用ALD法的成膜時不產生電漿損傷，所以能夠得到缺陷較少的膜。ALD法中使用的前驅物有時包含碳等雜質。因此，利用ALD法形成的膜有時與利用其它的成膜方法形成的膜相比包含更多的碳等雜質。另外，雜質的定量可以利用X射線光電子能譜(XPS：X-ray Photoelectron Spectroscopy)進行。
不同於使從靶材等中被釋放的粒子沉積的成膜方法，CVD法及ALD法是因被處理物表面的反應而形成膜的形成方法。因此，藉由CVD法及ALD法形成的膜不易受被處理物的形狀的影響而具有良好的步階覆蓋性。尤其是，利用ALD法形成的膜具有良好的步階覆蓋性和厚度均勻性，所以ALD法適合用於要覆蓋縱橫比高的開口的表面的情況。但是，ALD法的沉積速度比較慢，所以有時較佳為與CVD法等沉積速度快的其他成膜方法組合而使用。
CVD法及ALD法可以藉由調整源氣體的流量比控制所得到的膜的組成。例如，當使用CVD法或ALD法時，可以藉由調整源氣體的流量比形成任意組成的膜。此外，例如，當使用CVD法及ALD法時，可以藉由一邊形成膜一邊改變源氣體的流量比來形成其組成連續變化的膜。在一邊改變源氣體的流量比一邊形成膜時，因為不需要傳送及調整壓力所需的時間，所以與使用多個成膜室進行成膜的情況相比可以縮短成膜時間。因此，有時可以提高半導體裝置的生產率。
在本實施方式中，作為絕緣體210，利用濺射法形成氧化鋁。絕緣體210也可以採用多層結構。例如可以採用利用濺射法形成氧化鋁，然後利用ALD法在該氧化鋁上形成另一氧化鋁的結構。或者，也可以採用利用ALD法形成氧化鋁，然後利用濺射法在該氧化鋁上形成另一氧化鋁的結構。
接著，在絕緣體210上形成絕緣體212。絕緣體212可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。在本實施方式中，作為絕緣體212，藉由CVD法形成氧化矽。
接著，在絕緣體212中形成到達絕緣體210的開口。開口例如包括槽或狹縫等。有時將形成有開口的區域稱為開口部。在形成該開口時，可以使用濕蝕刻法，但是對微型加工來說乾蝕刻法是較佳的。作為絕緣體210，較佳為選擇在對絕緣體212進行蝕刻以形成開口時用作蝕刻障壁膜的絕緣體。例如，當作為形成開口的絕緣體212使用氧化矽膜時，作為絕緣體210可以使用氮化矽膜、氧化鋁膜、氧化鉿膜。藉由使用具有與氧化矽膜不同的蝕刻速率的膜，可以將絕緣體210用作蝕刻障壁膜。
在形成開口後，形成將成為導電體203的第一導電體的導電膜。該導電膜較佳為包含具有抑制氧的透過的功能的導電體。例如，可以使用氮化鉭、氮化鎢、氮化鈦等。或者，可以使用該導電體與鉭、鎢、鈦、鉬、鋁、銅或鉬鎢合金的疊層膜。將成為導電體203的第一導電體的導電膜可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
在本實施方式中，作為將成為導電體203的第一導電體的導電膜，利用濺射法形成氮化鉭膜或者在氮化鉭上層疊氮化鈦而成的膜。藉由作為導電體203的第一導電體使用這種金屬氮化物，即使作為後面說明的導電體203的第二導電體使用銅等容易擴散的金屬，也可以抑制該金屬從導電體203的第一導電體擴散到外部。
接著，在將成為導電體203的第一導電體的導電膜上形成將成為導電體203的第二導電體的導電膜。該導電膜可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。在本實施方式中，作為將成為導電體203的第二導電體的導電膜，形成銅等低電阻導電材料。
接著，藉由進行CMP處理，去除將成為導電體203的第一導電體的導電膜以及將成為導電體203的第二導電體的導電膜的一部分，使絕緣體212露出。其結果是，只在開口殘留將成為導電體203的第一導電體的導電膜以及將成為導電體203的第二導電體的導電膜。由此，可以形成其頂面平坦的包括導電體203的第一導電體及導電體203的第二導電體的導電體203(參照圖3A至圖3D)。注意，有時由於該CMP處理而絕緣體212的一部分被去除。
接著，在絕緣體212及導電體203上形成絕緣體214。絕緣體214可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。在本實施方式中，作為絕緣體214利用CVD法形成氮化矽。如此，藉由作為絕緣體214使用氮化矽等不容易透過銅的絕緣體，即使作為導電體203的第二導電體使用銅等容易擴散的金屬，也可以抑制該金屬擴散到絕緣體214的上方的層。
接著，在絕緣體214上形成絕緣體216。絕緣體216可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。在本實施方式中，作為絕緣體216利用CVD法形成氧化矽。
接著，在絕緣體214及絕緣體216中形成到達導電體203的開口。在形成開口時，可以使用濕蝕刻法，但是對微型加工來說乾蝕刻法是較佳的。
在形成開口後，形成將成為導電體205的第一導電體的導電膜。將成為導電體205的第一導電體的導電膜較佳為包含具有抑制氧的透過的功能的導電材料。例如，可以使用氮化鉭、氮化鎢、氮化鈦等。或者，可以使用該導電體與鉭、鎢、鈦、鉬、鋁、銅或鉬鎢合金的疊層膜。將成為導電體205的第一導電體的導電膜可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
在本實施方式中，作為將成為導電體205的第一導電體的導電膜，利用濺射法形成氮化鉭。
接著，在將成為導電體205的第一導電體的導電膜上形成將成為導電體205的第二導電體的導電膜。該導電膜可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
在本實施方式中，作為將成為導電體205的第二導電體的導電膜，利用CVD法形成氮化鈦，在該氮化鈦上利用CVD法形成鎢。
接著，藉由進行CMP處理，去除將成為導電體205的第一導電體的導電膜以及將成為導電體205的第二導電體的導電膜的一部分，使絕緣體216露出。其結果是，只在開口殘留將成為導電體205的第一導電體及導電體205的第二導電體的導電膜。由此，可以形成其頂面平坦的包括導電體205的第一導電體及導電體205的第二導電體的導電體205(參照圖3A至圖3D)。注意，有時由於該CMP處理而絕緣體216的一部分被去除。
接著，在絕緣體216及導電體205上形成絕緣體220。絕緣體220可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。在本實施方式中，作為絕緣體220利用CVD法形成氧化矽。
接著，在絕緣體220上形成絕緣體222。作為絕緣體222，較佳為形成包含鋁和鉿中的一者或兩者的氧化物的絕緣體。另外，作為包含鋁和鉿中的一者或兩者的氧化物的絕緣體，較佳為使用氧化鋁、氧化鉿、包含鋁及鉿的氧化物(鋁酸鉿)等。包含鋁和鉿中的一者或兩者的氧化物的絕緣體對氧、氫及水具有阻擋性。當絕緣體222對氫及水具有阻擋性時，可以抑制電晶體200的周圍的結構體所包含的氫及水藉由絕緣體222擴散到電晶體200的內側，從而可以抑制氧化物230中的氧空位的生成。
絕緣體222可以藉由濺射法、CVD法、MBE法、PLD法或ALD法等形成。
接著，在絕緣體222上形成絕緣膜224A。絕緣膜224A可以藉由濺射法、CVD法、MBE法、PLD法或ALD法等形成(參照圖3A至圖3D)。在本實施方式中，作為絕緣膜224A，利用CVD法形成氧化矽。
接著，較佳為進行熱處理。熱處理以250℃以上且650℃以下的溫度，較佳為以300℃以上且500℃以下的溫度，更佳為以320℃以上且450℃以下的溫度進行即可。熱處理在氮或惰性氣體氛圍或者包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行。熱處理也可以在減壓狀態下進行。或者，熱處理也可以在氮或惰性氣體氛圍下進行熱處理，然後為了填補脫離了的氧在包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行熱處理。
在本實施方式中，作為熱處理，在形成絕緣膜224A之後在氮氛圍下以400℃的溫度進行1小時的處理。藉由進行該熱處理，可以去除絕緣膜224A所包含的氫或水等雜質。
另外，也可以在形成絕緣體220之後及形成絕緣體222之後進行熱處理。作為該熱處理的條件，可以採用上述熱處理的條件，但是形成絕緣體220之後的熱處理較佳為在包含氮的氛圍下進行。
在此，為了在絕緣膜224A中形成過量氧區域，也可以在減壓狀態下進行包含氧的電漿處理。包含氧的電漿處理例如較佳為採用包括用來產生使用微波的高密度電漿的電源的裝置。或者，也可以包括對基板一側施加RF(Radio Frequency：射頻)的電源。藉由使用高密度電漿可以生成高密度氧自由基，且藉由對基板一側施加RF可以將由高密度電漿生成的氧自由基高效地導入絕緣膜224A中。或者，也可以在使用這種裝置進行包含惰性氣體的電漿處理之後，為填補脫離的氧而進行包含氧的電漿處理。另外，藉由適當地選擇該電漿處理的條件，可以去除絕緣膜224A所包含的氫或水等雜質。此時，也可以不進行熱處理。
接著，在絕緣膜224A上依次形成將成為氧化物230a的氧化膜230A以及將成為氧化物230b的氧化膜230B(參照圖3A至圖3D)。較佳為在不暴露於大氣環境的情況下連續地形成上述氧化膜。藉由以不暴露於大氣的方式形成氧化膜，可以防止來自大氣環境的雜質或水分附著於氧化膜230A及氧化膜230B上，所以可以保持氧化膜230A與氧化膜230B的介面附近的清潔。
氧化膜230A以及氧化膜230B可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
例如，在利用濺射法形成氧化膜230A以及氧化膜230B的情況下，作為濺射氣體使用氧或者氧和稀有氣體的混合氣體。藉由增高濺射氣體所包含的氧的比率，可以增加在形成的氧化膜中的過量氧。另外，在利用濺射法形成上述氧化膜的情況下，可以使用上述In-M-Zn氧化物靶材。
尤其是，在形成氧化膜230A時，有時濺射氣體所包含的氧的一部分供應給絕緣膜224A。因此，氧化膜230A的濺射氣體所包含的氧的比率可以為70%以上，較佳為80%以上，更佳為100%。
此外，在利用濺射法形成氧化膜230B的情況下，當在濺射氣體所包含的氧的比率設定為1%以上且30%以下、較佳為5%以上且20%以下的狀態下進行成膜時，形成氧缺乏型氧化物半導體。將氧缺乏型氧化物半導體用於通道形成區的電晶體可以具有較高的場效移動率。
在本實施方式中，利用濺射法使用In：Ga：Zn=1：3：4[原子個數比]的靶材形成氧化膜230A。另外，利用濺射法使用In：Ga：Zn=4：2：4.1[原子個數比]的靶材形成氧化膜230B。上述氧化膜可以根據氧化物230所需的特性適當地選擇成膜條件及原子個數比來形成。
接著，也可以進行熱處理。作為熱處理的條件，可以利用上述熱處理條件。藉由進行熱處理，可以去除氧化膜230A以及氧化膜230B中的水或氫等雜質。在本實施方式中，在氮氛圍下以400℃的溫度進行1小時的處理，接下來連續地在氧氛圍下以400℃的溫度進行1小時的處理。
接著，將氧化膜230A及氧化膜230B加工為島狀來形成氧化物230a及氧化物230b(參照圖4A至圖4D)。
在此，以其至少一部分與導電體205重疊的方式形成氧化物230a及氧化物230b。氧化物230a及氧化物230b的側面較佳為與絕緣體222的頂面大致垂直。當氧化物230a及氧化物230b的側面與絕緣體222的頂面大致垂直時，在設置多個電晶體200時可以實現小面積化和高密度化。可以採用氧化物230a及氧化物230b的側面和絕緣體222的頂面所形成的角度為銳角的結構。此時，氧化物230a及氧化物230b的側面和絕緣體222的頂面所形成的角度越大越好。
在氧化物230a及氧化物230b的側面與氧化物230b的頂面之間具有彎曲面。就是說，側面的端部和頂面的端部較佳為彎曲(以下，也稱為圓形)。例如，在氧化物230b的端部，彎曲面的曲率半徑為3nm以上且10nm以下，更佳為5nm以上且6nm以下。當端部不具有角部時，可以提高後面的成膜製程中的膜的覆蓋性。
該氧化膜的加工可以利用光微影法進行。另外，該加工可以利用乾蝕刻法或濕蝕刻法進行。利用乾蝕刻法的加工適合於微細加工。
在光微影法中，首先藉由遮罩對光阻劑進行曝光。接著，使用顯影液去除或留下所曝光的區域而形成光阻遮罩。接著，隔著該光阻遮罩進行蝕刻處理來將導電體、半導體或絕緣體等加工為所希望的形狀。例如，使用KrF準分子雷射、ArF準分子雷射、EUV(Extreme Ultraviolet：極紫外)光等對光阻劑進行曝光來形成光阻遮罩，即可。此外，也可以利用在基板和投影透鏡之間填滿液體(例如，水)的狀態下進行曝光的液浸技術。另外，也可以使用電子束或離子束代替上述光。注意，當使用電子束或離子束時，在光阻劑上直接進行寫入，所以不需要上述光阻劑曝光用遮罩。另外，作為去除光阻遮罩的方法，可以進行灰化處理等乾蝕刻處理或濕蝕刻處理，也可以在進行乾蝕刻處理之後進行濕蝕刻處理，又可以在進行濕蝕刻處理之後進行乾蝕刻處理。
可以使用由絕緣體或導電體構成的硬遮罩代替光阻遮罩。當使用硬遮罩時，可以在氧化膜230B上形成成為硬遮罩材料的絕緣膜或導電膜且在其上形成光阻遮罩，然後對硬遮罩材料進行蝕刻來形成所希望的形狀的硬遮罩。氧化膜230A及氧化膜230B的蝕刻可以在去除光阻遮罩後進行，也可以在不去除光阻遮罩的狀態下進行。在採用後者的情況下，進行蝕刻時有時光阻遮罩消失。可以在對上述氧化膜進行蝕刻後藉由蝕刻去除硬遮罩。另一方面，在硬遮罩材料沒有影響到後面的製程或者可以在後面的製程中使用的情況下，不需要必須去除硬遮罩。
作為乾蝕刻裝置，可以使用包括平行平板型電極的電容耦合型電漿(CCP：Capacitively Coupled Plasma)蝕刻裝置。包括平行平板型電極的電容耦合型電漿蝕刻裝置也可以採用對平行平板型電極中的一個施加高頻電源的結構。或者，也可以採用對平行平板型電極中的一個施加不同的多個高頻電源的結構。或者，也可以採用對平行平板型電極的各個施加頻率相同的高頻電源的結構。或者，也可以採用對平行平板型電極的各個施加頻率不同的高頻電源的結構。或者，也可以利用具有高密度電漿源的乾蝕刻裝置。例如，作為具有高密度電漿源的乾蝕刻裝置，可以使用感應耦合電漿(ICP：Inductively Coupled Plasma)蝕刻裝置等。
藉由進行上述乾蝕刻等的處理，有時起因於蝕刻氣體等的雜質附著於或擴散於氧化物230a及氧化物230b等的表面或內部。作為雜質，例如有氟或氯等。
為了去除上述雜質等，進行洗滌。作為洗滌方法，有使用洗滌液等的濕式清潔、使用電漿的等離子處理以及使用熱處理的洗滌等，可以適當地組合上述洗滌。
作為濕式清潔，可以使用用碳酸水或純水稀釋草酸、磷酸或氫氟酸等的水溶液進行洗滌處理。或者，可以使用純水或碳酸水進行超聲波洗滌。在本實施方式中，使用純水或碳酸水進行超聲波洗滌。
接著，也可以進行熱處理。作為熱處理的條件，可以利用上述熱處理條件。
接著，在絕緣膜224A、氧化物230a及氧化物230b上形成氧化膜230C(參照圖5A至圖5D)。
氧化膜230C可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。氧化膜230C可以根據氧化物230c所需的特性利用與氧化膜230A或氧化膜230B相同的形成方法形成。在本實施方式中，利用濺射法使用In：Ga：Zn=1：3：4[原子個數比]的靶材形成氧化膜230C。
接著，在氧化膜230C上依次形成絕緣膜250A、金屬氧化膜252A、導電膜260A、導電膜260B、絕緣膜270A及絕緣膜271A(參照圖5A至圖5D)。
首先，形成絕緣膜250A。絕緣膜250A可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。作為絕緣膜250A，較佳為利用CVD法形成氧氮化矽。絕緣膜250A的成膜溫度較佳為350℃以上且低於450℃，尤其較佳為400℃左右。藉由以400℃的溫度形成絕緣膜250A，可以形成雜質少的絕緣體。
另外，藉由使用微波激發氧，產生高密度氧電漿，將絕緣膜250A暴露於該氧電漿，可以對絕緣膜250A引入氧。
另外，也可以進行熱處理。作為熱處理的條件，可以利用上述熱處理條件。藉由該熱處理，可以降低絕緣膜250A的水分濃度及氫濃度。
接著，形成金屬氧化膜252A、導電膜260A及導電膜260B。作為金屬氧化膜252A，利用濺射法形成In-Ga-Zn氧化物。金屬氧化膜252A較佳為利用濺射法在包含氧氣體的氛圍下形成。藉由在包含氧氣體的氛圍下形成金屬氧化膜252A，可以在絕緣膜250A中形成過量氧區域。藉由將添加到絕緣膜250A中的過量氧供應到氧化物230，可以填補氧化物230中的氧空位。
在此，當利用濺射裝置在氧氣體氛圍下形成金屬氧化膜252A時，可以在形成金屬氧化膜252A的同時對絕緣膜250A及絕緣膜224A引入氧。另外，藉由作為金屬氧化膜252A使用具有阻擋性的鋁和鉿中的一者或兩者的氧化物，可以有效地封鎖引入到絕緣膜250A的過量氧。
另外，導電膜260A及導電膜260B可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。例如，作為導電膜260A，較佳為形成氮化鈦，作為導電膜260B，較佳為形成鎢。
例如，作為導電膜260A，較佳為利用濺射法形成金屬氮化物。例如，在作為金屬氧化膜252A使用以In-Ga-Zn氧化物為代表的氧化物半導體的情況下，藉由對金屬氧化膜252A供應氮或氫，可以提高載子密度。換言之，起到氧化物導電體(OC：Oxide Conductor)的作用。因此，當作為導電膜260A利用濺射法形成金屬氮化物時，金屬氮化物中的構成元素(尤其是氮)擴散到金屬氧化膜252A，降低金屬氧化膜252A的電阻。另外，由於導電膜260A的成膜時的損傷(例如，濺射損傷等)，金屬氧化膜252A的電阻降低。因此，金屬氧化膜252A的載子密度得到提高，從而金屬氧化膜252A的導電性得到提高。
此外，藉由作為導電膜260B層疊低電阻的金屬膜，可以提供驅動電壓小的電晶體。
接著，可以進行熱處理。作為熱處理的條件，可以利用上述熱處理條件。注意，有時也可以不進行熱處理。藉由進行該熱處理，過量氧從金屬氧化膜252A添加到絕緣膜250A，在絕緣膜250A中可以容易形成過量氧區域。
絕緣膜270A可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。因為絕緣膜270A被用作障壁膜，所以作為絕緣膜270A較佳為使用具有抑制水或氫等雜質及氧的透過的功能的絕緣材料。例如較佳為使用氧化鋁或氧化鉿等。由此，可以抑制導電體260的氧化。另外，可以抑制水或氫等雜質藉由導電體260及絕緣體250進入氧化物230中。在本實施方式中，作為絕緣膜270A，利用ALD法形成氧化鋁。
絕緣膜271A可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。在此，絕緣膜271A的厚度較佳為比在後面的製程中形成的絕緣膜272A的厚度大。由此，在後面的製程中形成絕緣體272時，可以容易在導電體260上殘留絕緣體271。在本實施方式中，作為絕緣膜271A，利用CVD法形成氧化矽。
接著，對絕緣膜271A進行蝕刻來形成絕緣體271。在此，絕緣體271被用作硬遮罩。藉由設置絕緣體271，可以使絕緣體250的側面、導電體260a的側面、導電體260b的側面及絕緣體270的側面大致垂直於基板的頂面。
接著，將絕緣體271用作遮罩，對絕緣膜250A、金屬氧化膜252A、導電膜260A、導電膜260B及絕緣膜270A進行蝕刻來形成絕緣體250、金屬氧化物252、導電體260(導電體260a及導電體260b)及絕緣體270(參照圖6A至圖6D)。
另外，在氧化膜230C與絕緣體250不重疊的區域中，氧化膜230C的一部分也可以因該蝕刻而被去除。在此情況下，有時氧化膜230C中的與絕緣體250重疊的區域的膜的厚度比氧化膜230C中的不與絕緣體250重疊的區域大。
絕緣體250、金屬氧化物252、導電體260、絕緣體270及絕緣體271以其至少一部分與導電體205及氧化物230重疊的方式形成。
絕緣體250的側面、金屬氧化物252的側面、導電體260的側面及絕緣體270的側面較佳為在同一面內。
由絕緣體250的側面、金屬氧化物252的側面、導電體260的側面及絕緣體270的側面所共用的面較佳為大致垂直於基板的頂面。就是說，在剖面形狀中，絕緣體250、金屬氧化物252、導電體260及絕緣體270的側面與氧化物230的頂面之間的角度較佳為銳角且越大越好。在剖面形狀中，絕緣體250、金屬氧化物252、導電體260及絕緣體270的側面與氧化物230的頂面所形成的角度也可以為銳角。此時，絕緣體250、金屬氧化物252、導電體260及絕緣體270的側面與氧化物230的頂面所形成的角度越大越好。
另外，在進行上述加工之後，也可以在不去除該硬遮罩(絕緣體271)的狀態下進行後面的製程。
接著，以覆蓋氧化物230、絕緣體250、金屬氧化物252、導電體260、絕緣體270及絕緣體271的方式形成絕緣膜272A(參照圖7A至圖7D)。絕緣膜272A可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
絕緣膜272A較佳為利用覆蓋性良好的ALD法形成。藉由利用ALD法，在因導電體260等而形成的步階部上也對絕緣體250、金屬氧化物252、導電體260及絕緣體270的側面形成厚度均勻的絕緣膜272A。另外，藉由利用ALD法，可以形成緻密的薄膜。
絕緣膜272A較佳為包含氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽或者樹脂等。尤其是，由於氧化矽及氧氮化矽具有熱穩定性，所以是較佳的。尤其是，氧化矽和具有空孔的氧化矽容易在後面的製程中形成過量氧區域，所以是較佳的。
另外，作為絕緣膜272A，也可以形成具有阻擋性的氧化鋁等。例如，在導電體260是容易氧化的金屬膜的情況下，藉由設置具有阻擋性的絕緣體，可以抑制導電體260因來自絕緣膜272A的上方的氧而氧化。由此，可以抑制導電體260的電阻值的增高。
在作為絕緣膜272A利用ALD法形成氧化鋁的情況下，絕緣膜272A的厚度較佳為0.5nm以上且3.0nm以下。藉由採用該結構，可以在後面的製程中在抑制導電體260的氧化的同時將絕緣體275所包含的過量氧供應到絕緣體250。
接著，對絕緣膜272A進行各向異性蝕刻處理，來在絕緣體250、金屬氧化物252、導電體260及絕緣體270的側面形成絕緣體272。另外，藉由去除氧化膜230C的露出的部分，來形成氧化物230c，從而形成氧化物230(氧化物230a、氧化物230b及氧化物230c)(參照圖8A至圖8D)。
作為各向異性蝕刻處理，較佳為進行乾蝕刻處理。由此，去除在大致平行於基板的表面上形成的絕緣膜，而可以自對準地形成絕緣體272。
另外，在該製程中，也可以將絕緣膜224A加工為島狀(絕緣體224)。在此情況下，可以將絕緣體222用作蝕刻停止膜。
接著，隔著絕緣體250、金屬氧化物252、導電體260、絕緣體270及絕緣體272在絕緣體222、絕緣體224及氧化物230上形成膜242A(參照圖9A至圖9D)。膜242A的厚度為0.5nm以上且5nm以下，較佳為1nm以上且3nm以下。作為膜242A，使用金屬膜或者包含金屬元素的氮化膜或氧化膜。膜242A例如包含鋁、釕、鈦、鉭、鎢和鉻等金屬元素。另外，膜242A可以藉由濺射法、CVD法、MBE法、PLD法或ALD法等形成。
接著，進行熱處理(參照圖10A至圖10D)。熱處理以250℃以上且650℃以下的溫度，較佳為以300℃以上且500℃以下的溫度，更佳為以320℃以上且450℃以下的溫度進行即可。熱處理在氮或惰性氣體氛圍下進行。熱處理也可以在減壓狀態下進行。例如，作為熱處理，在形成膜242A之後在氮氛圍下以400℃的溫度進行1小時的處理。
藉由在包含氮的氛圍下進行熱處理，上述金屬元素從膜242A擴散到氧化物230，由此可以對氧化物230添加金屬元素。另外，有時氧化物230的與膜242A之間的介面附近的氧吸收到膜242A。其結果是，氧化物230的與膜242A之間的介面附近成為金屬化合物，其電阻降低(參照圖10A至圖10D)。此時，氧化物230的一部分與上述金屬元素可以形成合金。當氧化物230的一部分與金屬元素形成合金時，添加到氧化物230的金屬元素變成比較穩定的狀態，所以可以提供可靠性高的半導體裝置。
另外，當氧化物230中的氫擴散到區域231而進入區域231中的氧空位中時，變成比較穩定的狀態。另外，區域234的氧空位中的氫藉由250℃以上的熱處理從氧空位脫離而擴散到區域231，進入區域231的氧空位中，變成比較穩定的狀態。因此，藉由進行熱處理，區域231的電阻進一步降低，區域234成為高度純化(水或氫等雜質減少)其電阻進一步增加。
另外，也可以先在氮或惰性氣體氛圍下進行熱處理，再在包含10ppm以上、1％以上或者10％以上的氧化性氣體的氛圍下進行熱處理。熱處理以250℃以上且650℃以下的溫度，較佳為以300℃以上且500℃以下的溫度，更佳為以320℃以上且450℃以下的溫度進行即可。
另外，在膜242A中殘留具有導電性的區域的情況下，藉由在氧化性氛圍下進行熱處理，使該區域氧化，成為絕緣體，其電阻增加。藉由以絕緣體的狀態下殘留膜242A，可以將其用作層間膜。
另外，在膜242A的形成製程或加熱製程中，在氧化物230的區域231及與區域231相鄰的區域232中的氧吸收到膜242A的情況下，有時在區域231及區域232中產生氧空位。當氧化物230中的氫進入該氧空位時，區域231及區域232的載子密度增加。因此，氧化物230的區域231及區域232成為n型，其電阻降低。
接著，去除膜242A。另外，不需要必須去除膜242A。例如，在金屬膜或者包含金屬元素的氧化膜或氮化膜因從氧化物230吸收的氧而氧化，成為絕緣體，其電阻增加的情況下，也可以殘留該膜。在此情況下，該膜有時被用作層間膜。在本製程中，可以利用乾蝕刻法或濕蝕刻法。當去除膜242A時，可以同時去除從氧化物230吸收到膜242A的氫。因此，可以降低電晶體200中的雜質的氫。
接著，形成絕緣膜275A(參照圖11A至圖11D)。絕緣膜275A較佳為包含相對介電常數低的絕緣體。例如，較佳為包含氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽或者樹脂等。尤其是，當將氧化矽、氧氮化矽、氮氧化矽或具有空孔的氧化矽用於絕緣膜275A時，在後面的製程中可在絕緣體275中容易形成過量氧區域，所以是較佳的。另外，氧化矽及氧氮化矽具有熱穩定性，所以是較佳的。
接著，對絕緣膜275A進行各向異性蝕刻處理，在絕緣體272的側面及氧化物230的側面形成絕緣體275(參照圖12A至圖12D)。接著，在絕緣體275及氧化物230上形成將成為絕緣體273的絕緣膜(參照圖13A至圖13D)。
另外，將成為絕緣體273的絕緣膜較佳為利用濺射法形成。藉由利用濺射法，可以形成水或氫等雜質少的絕緣體。
另外，在利用濺射裝置在氧氣體氛圍下形成將成為絕緣體273的絕緣膜，可以在進行成膜的同時對絕緣體275引入氧。尤其是，當作為絕緣體275，使用氧化矽、氧氮化矽、氮氧化矽或具有空孔的氧化矽時，容易在絕緣體275中形成過量氧區域。另一方面，與上述氧化矽相比，即使在氧化物230上利用濺射法形成氧化膜，也不容易在氧化物230中形成過量氧區域。因此，例如，在作為將成為絕緣體273的絕緣膜利用濺射法形成氧化膜的情況下，可以在絕緣體275中選擇性地形成過量氧區域。此時，不容易在氧化物230中形成過量氧區域，所以可以抑制上述氧化物230中低電阻化區域的電阻增高。
藉由以上述步驟在絕緣體275中形成過量氧區域，可以將氧有效地從該過量氧區域供應到氧化物230的區域234。
藉由採用上述結構，可以自對準地形成氧化物230的各區域。因此，可以以高良率製造微型化或高積體化的半導體裝置。
因此，藉由適當地選擇各區域的範圍，可以根據電路設計容易提供具有符合要求的電特性的電晶體。
接著，可以進行熱處理。作為熱處理的條件，可以利用上述熱處理條件。藉由進行熱處理，被氧化物230的區域231中的氧空位俘獲的氫吸收到絕緣體273，由此可以降低氧化物230中的氫。
接著，在絕緣體273上形成絕緣體280(參照圖13A至圖13D)。絕緣體280可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。或者，可以使用旋塗法、浸漬法、液滴噴射法(噴墨法等)、印刷法(網版印刷、平板印刷等)、刮刀(doctor knife)法、輥塗(roll coater)法或簾式塗佈(curtain coater)法等形成。在本實施方式中，作為絕緣體280使用氧氮化矽。
接著，去除絕緣體280的一部分。較佳為以其頂面具有平坦性的方式形成絕緣體280。例如，可以使絕緣體280的頂面在成膜之後就具有平坦性。或者，例如，在成膜後，也可以從頂面去除絕緣體等以使絕緣體280的頂面平行於基板背面等基準面，而使絕緣體280的頂面具有平坦性。將這種處理稱為平坦化處理。作為平坦化處理，有CMP處理、乾蝕刻處理等。在本實施方式中，作為平坦化處理使用CMP處理。但是，絕緣體280的頂面不一定必須具有平坦性。
接著，在絕緣體280及絕緣體273中形成到達氧化物230的開口(參照圖14A至圖14D)。該開口可以利用光微影法形成。另外，以在到達氧化物230的開口中露出氧化物230的側面的方式形成該開口，以使導電體240a及導電體240b接觸於氧化物230的側面。
接著，形成將成為導電體240的第一導電體及導電體240的第二導電體的導電膜。該導電膜可以藉由濺射法、CVD法、MBE法、PLD法或ALD法等形成。
在此，例如，當在絕緣體280及絕緣體273中形成開口時，可以去除氧化物230中的區域231的低電阻區域。另外，作為導電體240的第一導電體，也可以使用金屬膜或者包含金屬元素的氮化膜或氧化膜。由此，形成氧化物230與導電體240的第一導電體接觸的區域，所以在該區域中形成金屬化合物或氧空位，從而可以降低氧化物230與導電體240的接觸區域的電阻。藉由降低與導電體240的第一導電體接觸的氧化物230的電阻，可以確保氧化物230與導電體240的足夠的歐姆接觸。因此，導電體240的第一導電體例如較佳為包含鋁、釕、鈦、鉭、鎢和鉻等金屬元素。
接著，藉由CMP處理，去除將成為導電體240a及導電體240b的導電膜的一部分，使絕緣體280露出。其結果是，上述導電膜只殘留在上述開口中，由此可以形成其頂面平坦的導電體240a及導電體240b(參照圖1A至圖1D)。
藉由上述製程，可以製造包括電晶體200的半導體裝置。如圖3A至圖14D所示，藉由使用本實施方式所示的半導體裝置的製造方法可以形成電晶體200。
根據本發明的一個實施方式，可以提供一種具有良好的電特性的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種關態電流小的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種通態電流大的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種可靠性高的半導體裝置。根據本發明的一個實施方式可以提供一種能夠實現微型化或高積體化的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種功耗降低的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種生產率高的半導體裝置。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
＜半導體裝置的變形例子＞ 　　下面，參照圖15A至圖15D對包括本發明的一個實施方式的電晶體200的半導體裝置的一個例子進行說明。
圖15A是包括電晶體200的半導體裝置的俯視圖。圖15B和圖15C是該半導體裝置的剖面圖。在此，圖15B是沿著圖15A中的點劃線A1-A2的部分的剖面圖，該剖面圖相當於電晶體200的通道長度方向上的剖面圖。圖15C是沿著圖15A中的點劃線A3-A4的部分的剖面圖，該剖面圖相當於電晶體200的通道寬度方向上的剖面圖。圖15D示出圖15B所示的由虛線圍繞區域277的放大圖。為了明確起見，在圖15A的俯視圖中省略部分組件。
在圖15A至圖15D所示的半導體裝置中，對具有與＜半導體裝置的結構實例＞所示的半導體裝置的組件相同的功能的組件附加相同的元件符號。
下面，參照圖15A至圖15D對電晶體200的各組件進行說明。在本節中，作為電晶體200的構成材料可以使用在＜半導體裝置的結構實例＞中進行了詳細說明的材料。
圖15A至圖15D所示的電晶體200至少在包括絕緣體274這一點上與＜半導體裝置的結構實例＞所示的半導體裝置不同。另外，其他的不同之處是絕緣體272殘留在絕緣體224的側面上。
明確而言，如圖15D所示，絕緣體272也可以殘留在絕緣體224的側面。例如，當對絕緣體272進行加工時，由於被用作硬遮罩的絕緣體271的厚度的影響，有時殘留絕緣體272(參照圖7A至圖8D)。此時，至少氧化物230的側面上的絕緣體272被去除即可。換言之，如圖9A至圖9D所示，較佳為在形成膜242A時氧化物230的側面與膜242A接觸。
當絕緣體272殘留在絕緣體224的側面時，可以提高絕緣體275的覆蓋性。
另外，也可以在電晶體200上設置絕緣體274。作為絕緣體274，可以使用其中氫得到降低的氮化矽等。
藉由由絕緣體274覆蓋電晶體200，可以抑制氫等雜質從電晶體200的外部的組件混入電晶體200。
本實施方式所示的構成、結構和方法等可以與其他實施方式所示的構成、結構和方法等適當地組合而實施。
實施方式2 　　下面，說明在本發明的一個實施方式的電晶體200中可用作氧化物半導體的IGZO中的氫。
＜1.氫原子的移動＞ 　　在此，從氫原子的移動路徑上的活化能障的觀點對IGZO結晶中的氫原子的移動容易性進行評價。另外，作為氫原子的移動方式，假設從一個氧到另一個氧的跳動及一個氧上的移動。
圖16示出探討氫原子的移動路徑的InGaZnO4 結晶中的區域劃分的示意圖。在此，探討圖16所示的InO2 區域、(Ga, Zn)O區域及InO2 面與(Ga, Zn)O面之間的區域的各路徑(ab面內方向)及橫跨各區域的路徑(c軸方向)。
在活化能障的評價中，使用第一原理電子狀態/分子動力學計算程式VASP(Vienna ab initio simulation package)，援用作為化學反應路徑尋找方法的NEB(Nudged Elastic Band)法。NEB法是指如下方法：從初始狀態及最終狀態尋找連接該兩個狀態的狀態中所需要的能量最低的狀態的方法。活化能障是路徑內的最大能量與路徑上最穩定的結構的能量之差。
＜＜InO2 面與(Ga, Zn)O面之間的區域＞＞ 　　圖17A至圖17D示出InO2 面與(Ga, Zn)O面之間的區域中的氫原子的移動路徑及該路徑上的活化能障。注意，以路徑上最穩定的結構為基準，將該結構的能量作為能量的原點。圖17A及圖17C示出氫原子的移動路徑，將該路徑分別稱為路徑A和路徑B。另外，在圖17A至圖17D中，數字示出氫原子的移動順序。在路徑A中，氫原子從3移動到4的路徑為直線性的路徑。另一方面，在路徑B中，氫原子從3經由5移動到4。
另外，圖17B示出路徑A(氫原子從1移動到4的路徑)上的活化能障的計算結果，圖17D示出路徑B(氫原子從1經由5移動到4的路徑)上的活化能障的計算結果。
圖17B所示的路徑A上的活化能障為1.12eV，圖17D所示的路徑B上的活化能障為0.23eV。路徑B上的活化能障比路徑A小，因此可認為在氫原子從3移動到4的情況下容易經過路徑上的能障低的路徑B。換言之，可推測在氫原子在InO2 面與(Ga, Zn)O面之間的區域移動的情況下容易經過路徑上的能障低的路徑B。
＜＜(Ga, Zn)O區域＞＞ 　　接著，圖18A和圖18B示出(Ga, Zn)O區域中的氫原子的移動路徑及該路徑上的活化能障。注意，以路徑上最穩定的結構為基準，將該結構的能量作為能量的原點。圖18A示出(Ga, Zn)O區域中的氫原子的移動路徑。在圖18A中，數字示出氫原子的移動順序。圖18B示出在圖18A中氫原子從1移動到4的路徑上的活化能障的計算結果。
從圖18B可知(Ga, Zn)O區域中的氫原子的移動路徑上的活化能障為0.16eV，比圖17D所示的活化能障小。只從能障的高度來看，可以預想在氫原子存在於(Ga, Zn)O區域的情況下，與氫原子存在於InO2 面與(Ga, Zn)O面之間的區域的情況相比，容易發生氫原子的移動。
＜＜InO2 區域＞＞ 　　接著，圖19A和圖19B示出InO2 區域中的氫原子的移動路徑及該路徑上的活化能障。注意，以路徑上最穩定的結構為基準，將該結構的能量作為能量的原點。圖19A示出InO2 區域中的氫原子的移動路徑。在圖19A中，數字示出氫原子的移動順序。圖19B示出在圖19A中氫原子從1移動到4的路徑上的活化能障的計算結果。
如圖19B所示，在InO2 區域中氫原子從一個氧移動到另一個氧時的活化能障為1.2eV以上。換言之，與圖17D及圖18B所示的活化能障相比，InO2 區域中的氫原子的移動路徑上的活化能障大得多。因此，與其他的區域相比，在InO2 區域中不容易發生氫原子的移動。
接著，圖20A和圖20B示出沿著c軸方向的氫原子的移動路徑及該路徑上的活化能障。注意，以路徑上最穩定的結構為基準，將該結構的能量作為能量的原點。圖20A示出沿著c軸方向的氫原子的移動路徑。在圖20A中，數字示出氫原子的移動順序。圖20B示出在圖20A中氫原子從1移動到8的路徑上的活化能障的計算結果。
如圖20B所示，氫原子從2移動到5的路徑上的活化能障為0.9eV。換言之，在氫原子進入(Ga, Zn)O區域時或者從(Ga, Zn)O區域脫離時存在較大的活化能障。這可認為是因為氫原子的移動路徑被金屬原子與氧原子的鍵合阻擋。另外，如圖20B所示，氫原子從7移動到8的路徑上的活化能障大約為1.5eV。換言之，InO2 區域中的氫原子的移動中也存在較大的活化能障。因此，不容易發生在c軸方向上連續的氫原子的移動。另外，活化能障大的原因之一是In的離子半徑大。
在此，從藉由計算獲得的活化能障及以下公式1算出移動頻率(G)。
[公式1]
在此，Ea 表示活化能障，kB 表示波茲曼常數，T表示絕對溫度，n表示頻率因數。
最後，表1示出從各路徑上的活化能障的極大值(最大能障)估計的移動頻率。
可知有如下傾向：在27℃及450℃下，InO2 面與(Ga, Zn)O面之間的區域及(Ga, Zn)O區域中的ab面方向上的移動頻率最高，另外，InO2 區域中的c軸方向上的移動頻率較低。這表示在完全的結晶系統中氫優先在ab面上擴散。注意，在450℃的熱處理中，氫在IGZO膜中充分擴散。
＜2.容易發生氧空位VO 的位點＞ 　　金屬原子與氧原子的鍵合強度根據金屬的種類或化合價而不同，因此可推測IGZO中的氧空位VO 的發生容易性取決於根據氧原子的鍵合對方的金屬的種類、個數或距離等。因此，計算InGaZnO4 結晶模型中的氧空位的發生容易性。
在計算中，使用InGaZnO4 結晶模型(112原子)。圖21示出該模型。在(Ga, Zn)O區域中，以能量上穩定的方式配置Ga及Zn。根據鍵合對方的種類及個數，有四種氧位點(圖21所示的1至4)。表2表示各氧位點。
藉由從上述模型的氧位點抽出一個氧原子，形成氧空位模型，對結構最佳化之後的全能量進行比較。表3示出計算條件。
對最佳化結構的全能量進行比較。圖22示出以氧位點4的氧空位模型的全能量為基準(0.0eV)的全能量的相對值。從圖22可推測，容易形成氧空位的氧位點為氧位點4，氧位點2也比較容易形成氧空位。另一方面，與氧位點2和氧位點4相比，在氧位點1及氧位點3中不容易形成氧空位。
＜3.HO 的形成容易性及穩定性＞ 　　在＜1.氫原子的移動＞中，說明在IGZO中特別在熱處理時發生氫擴散的計算結果。因此，計算在存在氧空位VO 的情況下氧空位VO 中的氫是否從氧空位VO 脫離。在此，將氧空位VO 中存在氫原子的狀態稱為HO (有時也稱為VO H)。
在計算中，使用圖21所示的InGaZnO4 結晶模型。在此，藉由NEB法計算氧空位VO 中的氫原子從VO 脫離而與氧原子鍵合的氫原子的移動路徑上的活化能障(Ea )。表4示出計算條件。
在＜2.容易發生氧空位VO 的位點＞中說明最容易形成氧空位VO 的氧位點為圖21所示的氧位點4的計算結果。因此，計算在氧空位VO 存在於與一個Ga及兩個Zn鍵合的氧位點(圖21所示的3)的情況下氧空位VO 中的氫原子是否從氧空位VO 脫離。
圖23A示出初始狀態的模型，圖23B示出最終狀態的模型。在此，初始狀態是氧空位VO 中存在氫原子的狀態(HO )，最終狀態是包括氧空位VO 及鍵合於一個Ga及兩個Zn的氧原子與氫原子鍵合的狀態(H-O)的結構。另外，圖24示出氫原子從初始狀態移動到最終狀態的路徑上的活化能障。在此，以初始狀態的全能量為基準(0.0eV)。
藉由計算，可知氧空位VO 中的氫原子從VO 脫離時的活化能障(Ea )大約為1.70eV。
接著，根據藉由計算獲得的活化能障(Ea )與上述公式1，算出每1小時氧空位VO 中的氫原子從氧空位VO 脫離的平均次數。
假設頻率因數n=1013 [1/秒]，算出室溫及250℃下的氧空位VO 中的氫原子從氧空位VO 脫離的平均次數。氫原子從圖23A所示的模型移動到圖23B所示的模型的平均次數在室溫下大約為1×10-12 [次]。這表示在室溫下氧空位VO 中的氫原子從氧空位VO 脫離的概率極低，HO 處於穩定狀態。另一方面，氫原子從圖23A所示的模型移動到圖23B所示的模型的平均次數在250℃下大約為2[次]。這表示在以250℃以上的溫度進行1小時的熱處理的情況下，氧空位VO 中的氫原子可能從氧空位VO 脫離。
從上述結果可知存在於通道形成區的氧空位VO 中的氫藉由熱處理從氧空位VO 脫離。另外，可知從氧空位脫離的氫擴散到低電阻區域，進入低電阻區域中的氧空位VO ，容易形成HO 。因此，藉由進行熱處理，通道形成區高度純化(水或氫等雜質減少)，可以獲得常關閉的電晶體特性。
本實施方式所示的構成、結構和方法等可以與其他實施方式所示的構成、結構和方法等適當地組合而實施。
實施方式3 　　下面，對包括本發明的一個實施方式的電晶體200的半導體裝置的一個例子進行說明。
＜半導體裝置的結構實例＞ 　　圖25A、圖25B及圖25C是本發明的一個實施方式的電晶體200、電容器100及電晶體200的周圍的俯視圖及剖面圖。另外，在本說明書中，將具有一個電容器及至少一個電晶體的記憶體裝置稱為單元。
圖25A是具有電晶體200及電容器100的單元600的俯視圖。另外，圖25B及圖25C是單元600的剖面圖。在此，圖25B是沿著圖25A中的點劃線A1-A2的部分的剖面圖，該剖面圖相當於電晶體200的通道長度方向上的剖面圖。另外，圖25C是沿著圖25A中的點劃線A3-A4的部分的剖面圖，該剖面圖相當於電晶體200的通道寬度方向上的剖面圖。為了明確起見，在圖25A的俯視圖中省略部分組件。
[單元600] 　　本發明的一個實施方式的半導體裝置包括電晶體200、電容器100以及被用作層間膜的絕緣體280。另外，還包括與電晶體200電連接的被用作插頭的導電體240(導電體240a、導電體240b及導電體240c)。
在圖25A至圖25C所示的單元600中，藉由將電晶體200與電容器100設置在同一層中，可以將電晶體200的部分組件兼用作電容器100的部分組件。也就是說，電晶體200的部分組件有時用作電容器100的部分組件。
另外，藉由使電晶體200與電容器100的一部分或全部重疊，可以縮小電晶體200的投影面積及電容器100的投影面積的總面積。
藉由將與電晶體200電連接的插頭或者被用作佈線的導電體240b及導電體207設置在電容器100和電晶體200重疊的區域之下，單元600的微型化或高積體化變容易。另外，導電體207可以與作為電晶體200的組件之一的導電體205以同一製程形成，所以可以縮短製程。另外，在電容器100中，與電晶體200同樣，可以以與導電體207的底面接觸的方式設置被用作佈線的導電體。
根據所需要的電容器100的電容值，可以適當地設計電晶體200及電容器100的佈局。
例如，電容器100的面積取決於氧化物230的區域231b與導電體120隔著絕緣體130彼此重疊的區域的面積。因此，在圖25A及圖25B所示的電容器100中不能獲得單元600所需要的電容值的情況下，藉由使氧化物230a及氧化物230b的區域231b的A3-A4方向上的寬度大於氧化物230a及氧化物230b的區域234的A3-A4方向上的寬度，可以增加電容值。
另外，例如，也可以使氧化物230的區域231b的A1-A2方向上的長度長於導電體120的A1-A2方向上的長度。在此情況下，可以將導電體240b填埋於絕緣體280。換言之，氧化物230的區域231b與導電體240b可以在氧化物230的區域231b不與導電體120重疊的區域中接觸。由此，可以以同一製程形成導電體240a、導電體240b及導電體240c，從而可以縮短製程。
藉由具有上述結構可以實現微型化或高積體化。另外，可以提高設計彈性。另外，電晶體200與電容器100可以藉由同一製程形成。由此，可以縮短製程，從而可以提高生產率。
[電晶體200] 　　作為電晶體200的結構，可以採用在上述實施方式中說明的半導體裝置所包括的電晶體的結構。注意，圖25A至圖25C所示的電晶體200的結構只是一個例子，不侷限於上述結構，根據電路結構或驅動方法使用適當的電晶體即可。
[電容器100] 　　如圖25A至圖25C所示，電容器100與電晶體200共同使用部分組件。在本實施方式中，例示出電容器100，其中將設置在電晶體200的氧化物230中的區域231b用作電容器100的電極中的一個。
電容器100包括氧化物230的區域231b、區域231b上的絕緣體273、絕緣體273上的絕緣體130以及絕緣體130上的導電體120。並且，較佳的是，在絕緣體130上以其至少一部分與氧化物230的區域231b重疊的方式配置導電體120。另外，較佳為在導電體120上以與其接觸的方式設置導電體240c。
氧化物230的區域231b被用作電容器100的電極中的一個，導電體120被用作電容器100的電極中的另一個。絕緣體130及絕緣體273被用作電容器100的電介質。氧化物230的區域231b是其電阻得到降低的導電氧化物。因此，氧化物230的區域231b可以被用作電容器100的電極中的一個。
作為絕緣體130較佳為使用相對介電常數大的絕緣體，可以使用可用於絕緣體222等的絕緣體。例如，可以使用包含鋁和鉿中的一者或兩者的氧化物的絕緣體。作為包含鋁和鉿中的一者或兩者的氧化物的絕緣體，較佳為使用氧化鋁、氧化鉿、包含鋁及鉿的氧化物(鋁酸鉿)等。另外，絕緣體130可以具有疊層結構，例如，可以具有從氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧化鉿和包含鋁及鉿的氧化物(鋁酸鉿)等中選擇兩個以上的疊層結構。例如，較佳為利用ALD法依次形成氧化鉿、氧化鋁及氧化鉿來形成疊層結構。將氧化鉿及氧化鋁的厚度分別設定為0.5nm以上且5nm以下。藉由採用這種疊層結構，可以形成電容值大且洩漏電流小的電容器100。
如圖25A所示，在俯視圖中絕緣體130的側面與導電體120的側面對齊，但是不侷限於此。例如，也可以不對絕緣體130進行圖案化並由絕緣體130覆蓋電晶體200。
另外，在圖25A至圖25C中，示出作為電容器100的介電質設置絕緣體130及絕緣體273的結構，但是不侷限於此。例如，也可以去除絕緣體273的與電容器100重疊的區域並將絕緣體130用作電容器100的介電質。另外，例如，也可以不設置絕緣體130而將絕緣體273用作電容器100的介電質。
另外，當在電晶體200中設置絕緣體274時，可以去除絕緣體274的與電容器100重疊的區域，也可以將絕緣體274用作電容器100的介電質。
作為導電體120較佳為使用以鎢、銅或鋁為主要成分的導電材料。另外，雖然未圖示，但是導電體120可以具有疊層結構，例如，可以具有鈦、氮化鈦與上述導電材料的疊層。
＜單元陣列的結構＞ 　　圖26A和圖26B以及圖27A和圖27B示出本實施方式的單元陣列的一個例子。例如，藉由將圖25A至圖25C所示的包括電晶體200及電容器100的單元600以矩陣狀配置可以構成單元陣列。
圖26A示出將圖25A至圖25C所示的單元600以矩陣狀配置的一個實施方式的電路圖。在圖26A中，在行方向上相鄰的單元600中的電晶體的源極和汲極中的一個電連接到共同的BL(BL01、BL02及BL03)。另外，該BL還與在列方向上配置的單元600中的電晶體的源極和汲極中的一個電連接。另外，在行方向上相鄰的單元600中的電晶體的第一閘極電連接到不同的WL(WL01至WL06)。另外，可以在各單元600中的電晶體中設置第二閘極BG。可以根據對BG施加的電位控制電晶體的臨界值。另外，單元600中的電容器的第一電極與電晶體的源極和汲極中的另一個電連接。此時，電容器的第一電極有時由電晶體的部分組件構成。另外，單元600中的電容器的第二電極與PL電連接。
圖26B是作為圖26A中的行的一部分抽出包括與WL04和BL02電連接的單元600a以及與WL03和BL02電連接的單元600b的電路610的剖面圖。圖26B示出單元600a及單元600b的剖面圖。
單元600a包括電晶體200a及電容器100a。單元600b包括電晶體200b及電容器100b。
電晶體200a的源極和汲極中的一個及電晶體200b的源極和汲極中的一個都電連接到BL02。
藉由採用上述結構，使與源極和汲極中的一個電連接的佈線共同化，由此可以進一步減小單元陣列的佔有面積。
圖27A示出將圖25A至圖25C所示的單元600以矩陣狀配置的電路的與圖26A不同的方式的電路圖。在圖27A中，在行方向上配置的單元600中的電晶體的第一閘極電連接到共同的WL(WL01、WL02及WL03)。另外，在列方向上配置的單元600中的電晶體的源極和汲極中的一個電連接到共同的BL(BL01至BL06)。另外，可以在各單元600中的電晶體中設置第二閘極BG。可以根據對BG施加的電位控制電晶體的臨界值。另外，單元600中的電容器的第一電極與電晶體的源極和汲極中的另一個電連接。此時，電容器的第一電極有時由電晶體的部分組件構成。另外，單元600中的電容器的第二電極與PL電連接。在此，如圖27A所示，單元600的電容器的第二電極及與該單元600相鄰的單元600的電容器的第二電極也可以電連接到共同的PL。
圖27B是作為圖27A中的行的一部分抽出包括與WL02和BL03電連接的單元600a以及與WL02和BL04電連接的單元600b的電路620的剖面圖。圖27B示出單元600a及單元600b的剖面圖。
單元600a包括電晶體200a及電容器100a。單元600b包括電晶體200b及電容器100b。
電容器100a的第二電極及電容器100b的第二電極使用共同的導電體，該導電體與PL電連接。
另外，不僅將單元600配置在平面上，而且可以層疊單元600。圖28示出層疊n+1層的包括電路610的單元陣列的結構的剖面圖。如圖28所示，藉由層疊多個單元陣列，可以在不增加單元陣列的佔有面積的狀態下集成單元。換言之，可以構成3D單元陣列。
本實施方式所示的構成、結構和方法等可以與其他實施方式所示的構成、結構和方法等適當地組合而實施。
實施方式4 　　在本實施方式中，參照圖29至圖34說明半導體裝置的一個實施方式。
＜記憶體裝置1＞ 　　圖29、圖30及圖31所示的記憶體裝置包括電晶體300、電晶體200及電容器100。圖29及圖31為電晶體200及電晶體300的通道長度方向的剖面圖。圖30示出電晶體300附近的電晶體300的通道寬度方向的剖面圖。
電晶體200是其通道形成在包含氧化物半導體的半導體層中的電晶體。因為電晶體200的關態電流小，所以藉由將該電晶體用於記憶體裝置，可以長期保持存儲內容。換言之，由於不需要更新工作或更新工作的頻率極低，所以可以充分降低記憶體裝置的功耗。
在圖29及圖31所示的記憶體裝置中，佈線1001與電晶體300的源極電連接，佈線1002與電晶體300的汲極電連接。另外，佈線1003與電晶體200的源極和汲極中的一個電連接，佈線1004與電晶體200的頂閘極電連接，佈線1006與電晶體200的底閘極電連接。再者，電晶體300的閘極及電晶體200的源極和汲極中的另一個與電容器100的電極中的一個電連接，佈線1005與電容器100的電極中的另一個電連接。
藉由使圖29及圖31所示的記憶體裝置具有能夠保持電晶體300的閘極的電位的特徵，可以如下所示那樣進行資料的寫入、保持以及讀出。
對資料的寫入及保持進行說明。首先，將佈線1004的電位設定為使電晶體200處於導通狀態的電位而使電晶體200處於導通狀態。由此，佈線1003的電位施加到與電晶體300的閘極及電容器100的電極中的一個電連接的節點SN。換言之，對電晶體300的閘極施加規定的電荷(寫入)。這裡，施加賦予兩種不同電位位準的電荷(以下，稱為低位準電荷、高位準電荷)中的任一個。然後，藉由將佈線1004的電位設定為使電晶體200成為非導通狀態的電位而使電晶體200處於非導通狀態，使電荷保持在節點SN(保持)。
在電晶體200的關態電流較小時，節點SN的電荷被長期間保持。
接著，對資料的讀出進行說明。當在對佈線1001施加規定的電位(恆電位)的狀態下對佈線1005施加適當的電位(讀出電位)時，佈線1002具有對應於保持在節點SN中的電荷量的電位。這是因為：在電晶體300為n通道電晶體的情況下，對電晶體300的閘極施加高位準電荷時的外觀上的臨界電壓Vth_H 低於對電晶體300的閘極施加低位準電荷時的外觀上的臨界電壓Vth_L 。在此，外觀上的臨界電壓是指為了使電晶體300成為“導通狀態”所需要的佈線1005的電位。由此，藉由將佈線1005的電位設定為Vth_H 與Vth_L 之間的電位V0 ，可以辨別施加到節點SN的電荷。例如，在寫入時節點SN被供應高位準電荷的情況下，若佈線1005的電位為V0 (＞Vth_H )，電晶體300則成為“導通狀態”。另一方面，當節點SN被供應低位準電荷時，即便佈線1005的電位為V0 (＜Vth_L )，電晶體300也保持“非導通狀態”。因此，藉由辨別佈線1002的電位，可以讀出節點SN所保持的資料。
＜記憶體裝置1的結構＞ 　　如圖29所示，本發明的一個實施方式的記憶體裝置包括電晶體300、電晶體200及電容器100。電晶體200設置在電晶體300的上方，電容器100設置在電晶體300及電晶體200的上方。
電晶體300設置在基板311上，並包括：導電體316、絕緣體315、由基板311的一部分構成的半導體區域313；以及被用作源極區或汲極區的低電阻區域314a及低電阻區域314b。
如圖30所示，在電晶體300中，導電體316隔著絕緣體315覆蓋半導體區域313的頂面及通道寬度方向的側面。如此，藉由使電晶體300具有Fin型結構，實效上的通道寬度增加，所以可以改善電晶體300的通態特性。另外，由於可以增加閘極電極的電場的影響，所以可以改善電晶體300的關態特性。
電晶體300可以為p通道電晶體或n通道電晶體。
半導體區域313的通道形成區或其附近的區域、被用作源極區或汲極區的低電阻區域314a及低電阻區域314b等較佳為包含矽類半導體等半導體，更佳為包含單晶矽。另外，也可以使用包含Ge(鍺)、SiGe(矽鍺)、GaAs(砷化鎵)、GaAlAs(鎵鋁砷)等的材料形成。可以使用對晶格施加應力，改變晶面間距而控制有效質量的矽。此外，電晶體300也可以是使用GaAs和GaAlAs等的HEMT(High Electron Mobility Transistor：高電子移動率電晶體)。
在低電阻區域314a及低電阻區域314b中，除了應用於半導體區域313的半導體材料之外，還包含砷、磷等賦予n型導電性的元素或硼等賦予p型導電性的元素。
作為被用作閘極電極的導電體316，可以使用包含砷、磷等賦予n型導電性的元素或硼等賦予p型導電性的元素的矽等半導體材料、金屬材料、合金材料或金屬氧化物材料等導電材料。
另外，由於導電體的材料決定功函數，所以藉由改變導電體的材料，可以調整臨界電壓。明確而言，作為導電體較佳為使用氮化鈦或氮化鉭等材料。為了兼具導電性和埋入性，作為導電體較佳為使用鎢或鋁等金屬材料的疊層，尤其在耐熱性方面上較佳為使用鎢。
注意，圖29所示的電晶體300的結構只是一個例子，不侷限於上述結構，根據電路結構或驅動方法使用適當的電晶體即可。
以覆蓋電晶體300的方式依次層疊有絕緣體320、絕緣體322、絕緣體324及絕緣體326。
作為絕緣體320、絕緣體322、絕緣體324及絕緣體326，例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧氮化鋁、氮氧化鋁及氮化鋁等。
絕緣體322也可以被用作使因設置在其下方的電晶體300等而產生的步階平坦化的平坦化膜。例如，為了提高絕緣體322的頂面的平坦性，其頂面也可以藉由利用化學機械拋光(CMP)法等的平坦化處理被平坦化。
作為絕緣體324，較佳為使用能夠防止氫或雜質從基板311或電晶體300等擴散到設置有電晶體200的區域中的具有阻擋性的膜。
作為對氫具有阻擋性的膜的一個例子，例如可以使用藉由CVD法形成的氮化矽。在此，有時氫擴散到電晶體200等具有氧化物半導體的半導體元件中，導致該半導體元件的特性下降。因此，較佳為在電晶體200與電晶體300之間設置抑制氫的擴散的膜。明確而言，抑制氫的擴散的膜是指氫的脫離量少的膜。
氫的脫離量例如可以利用熱脫附譜分析法(TDS)等測量。例如，在TDS分析中的膜表面溫度為50℃至500℃的範圍內，當將換算為氫原子的脫離量換算為絕緣體324的每單位面積的量時，絕緣體324中的氫的脫離量為10×1015 atoms/cm2 以下，較佳為5×1015 atoms/cm2 以下，即可。
注意，絕緣體326的介電常數較佳為比絕緣體324低。例如，絕緣體326的相對介電常數較佳為低於4，更佳為低於3。例如，絕緣體326的相對介電常數較佳為絕緣體324的相對介電常數的0.7倍以下，更佳為0.6倍以下。藉由將介電常數低的材料用於層間膜，可以減少產生在佈線之間的寄生電容。
另外，在絕緣體320、絕緣體322、絕緣體324及絕緣體326中埋入與電容器100或電晶體200電連接的導電體328、導電體330等。另外，導電體328及導電體330被用作插頭或佈線。注意，有時使用同一元件符號表示被用作插頭或佈線的多個導電體。此外，在本說明書等中，佈線、與佈線電連接的插頭也可以是一個組件。就是說，導電體的一部分有時被用作佈線，並且導電體的一部分有時被用作插頭。
作為各插頭及佈線(導電體328及導電體330等)的材料，可以使用金屬材料、合金材料、金屬氮化物材料或金屬氧化物材料等導電材料的單層或疊層。較佳為使用兼具耐熱性和導電性的鎢或鉬等高熔點材料，尤其較佳為使用鎢。或者，較佳為使用鋁或銅等低電阻導電材料。藉由使用低電阻導電材料可以降低佈線電阻。
也可以在絕緣體326及導電體330上形成佈線層。例如，在圖29中，依次層疊有絕緣體350、絕緣體352及絕緣體354。另外，在絕緣體350、絕緣體352及絕緣體354中形成有導電體356。導電體356被用作插頭或佈線。此外，導電體356可以使用與導電體328及導電體330同樣的材料形成。
另外，與絕緣體324同樣，絕緣體350例如較佳為使用對氫具有阻擋性的絕緣體。此外，導電體356較佳為包含對氫具有阻擋性的導電體。尤其是，在對氫具有阻擋性的絕緣體350所具有的開口中形成對氫具有阻擋性的導電體。藉由採用該結構，可以使用障壁層將電晶體300與電晶體200分離，從而可以抑制氫從電晶體300擴散到電晶體200中。
注意，作為對氫具有阻擋性的導電體，例如較佳為使用氮化鉭等。另外，藉由層疊氮化鉭和導電性高的鎢，不但可以保持作為佈線的導電性而且可以抑制氫從電晶體300擴散。此時，對氫具有阻擋性的氮化鉭層較佳為與對氫具有阻擋性的絕緣體350接觸。
另外，也可以在絕緣體354及導電體356上形成佈線層。例如，在圖29中，依次層疊有絕緣體360、絕緣體362及絕緣體364。另外，在絕緣體360、絕緣體362及絕緣體364中形成有導電體366。導電體366被用作插頭或佈線。此外，導電體366可以使用與導電體328及導電體330同樣的材料形成。
另外，與絕緣體324同樣，絕緣體360例如較佳為使用對氫具有阻擋性的絕緣體。此外，導電體366較佳為包含對氫具有阻擋性的導電體。尤其是，在對氫具有阻擋性的絕緣體360所具有的開口中形成對氫具有阻擋性的導電體。藉由採用該結構，可以使用障壁層將電晶體300與電晶體200分離，從而可以抑制氫從電晶體300擴散到電晶體200中。
另外，也可以在絕緣體364及導電體366上形成佈線層。例如，在圖29中，依次層疊有絕緣體370、絕緣體372及絕緣體374。另外，在絕緣體370、絕緣體372及絕緣體374中形成有導電體376。導電體376被用作插頭或佈線。此外，導電體376可以使用與導電體328及導電體330同樣的材料形成。
另外，與絕緣體324同樣，絕緣體370例如較佳為使用對氫具有阻擋性的絕緣體。此外，導電體376較佳為包含對氫具有阻擋性的導電體。尤其是，在對氫具有阻擋性的絕緣體370所具有的開口中形成對氫具有阻擋性的導電體。藉由採用該結構，可以使用障壁層將電晶體300與電晶體200分離，從而可以抑制氫從電晶體300擴散到電晶體200中。
另外，也可以在絕緣體374及導電體376上形成佈線層。例如，在圖29中，依次層疊有絕緣體380、絕緣體382及絕緣體384。另外，在絕緣體380、絕緣體382及絕緣體384中形成有導電體386。導電體386被用作插頭或佈線。此外，導電體386可以使用與導電體328及導電體330同樣的材料形成。
另外，與絕緣體324同樣，絕緣體380例如較佳為使用對氫具有阻擋性的絕緣體。此外，導電體386較佳為包含對氫具有阻擋性的導電體。尤其是，在對氫具有阻擋性的絕緣體380所具有的開口中形成對氫具有阻擋性的導電體。藉由採用該結構，可以使用障壁層將電晶體300與電晶體200分離，從而可以抑制氫從電晶體300擴散到電晶體200中。
在上面說明包括導電體356的佈線層、包括導電體366的佈線層、包括導電體376的佈線層及包括導電體386的佈線層，但是本實施方式的記憶體裝置不侷限於此。與包括導電體356的佈線層同樣的佈線層可以為三層以下，與包括導電體356的佈線層同樣的佈線層可以為五層以上。
在絕緣體384上依次層疊有絕緣體210、絕緣體212、絕緣體214及絕緣體216。作為絕緣體210、絕緣體212、絕緣體214及絕緣體216中的任何一個，較佳為使用對氧或氫具有阻擋性的物質。
例如，作為絕緣體210及絕緣體214，例如較佳為使用能夠防止氫或雜質從基板311或設置有電晶體300的區域等擴散到設置有電晶體200的區域中的具有阻擋性的膜。因此，絕緣體210及絕緣體214可以使用與絕緣體324同樣的材料。
作為對氫具有阻擋性的膜的一個例子，可以使用藉由CVD法形成的氮化矽。在此，有時氫擴散到電晶體200等具有氧化物半導體的半導體元件中，導致該半導體元件的特性下降。因此，較佳為在電晶體300與電晶體200之間設置抑制氫的擴散的膜。明確而言，抑制氫的擴散的膜是指氫的脫離量少的膜。
例如，作為對氫具有阻擋性的膜，絕緣體210及絕緣體214較佳為使用氧化鋁、氧化鉿、氧化鉭等金屬氧化物。
尤其是，氧化鋁的不使氧及導致電晶體的電特性變動的氫、水分等雜質透過的阻擋效果高。因此，在電晶體的製程中及製程之後，氧化鋁可以防止氫、水分等雜質進入電晶體200中。另外，氧化鋁可以抑制氧從構成電晶體200的氧化物釋放。因此，氧化鋁適合用作電晶體200的保護膜。
例如，作為絕緣體212及絕緣體216，可以使用與絕緣體320同樣的材料。此外，藉由由介電常數較低的材料形成層間膜，可以減少產生在佈線之間的寄生電容。例如，作為絕緣體212及絕緣體216，可以使用氧化矽膜和氧氮化矽膜等。
另外，在絕緣體210、絕緣體212、絕緣體214及絕緣體216中埋入有導電體218、構成電晶體200的導電體(導電體205)等。此外，導電體218被用作與電容器100或電晶體300電連接的插頭或佈線。導電體218可以使用與導電體328及導電體330同樣的材料形成。
尤其是，與絕緣體210及絕緣體214接觸的區域的導電體218較佳為對氧、氫及水具有阻擋性的導電體。藉由採用該結構，可以利用對氧、氫及水具有阻擋性的層將電晶體300與電晶體200分離，從而可以抑制氫從電晶體300擴散到電晶體200中。
在絕緣體216的上方設置有電晶體200。另外，作為電晶體200，可以使用包括上述實施方式中說明的半導體裝置所包括的電晶體。注意，圖29所示的電晶體200的結構只是一個例子而不侷限於上述結構，可以根據電路結構或驅動方法使用適當的電晶體。
在電晶體200的上方設置絕緣體280。
在絕緣體280上設置有絕緣體282。絕緣體282較佳為使用對氧或氫具有阻擋性的物質。因此，作為絕緣體282可以使用與絕緣體214同樣的材料。例如，作為絕緣體282較佳為使用氧化鋁、氧化鉿、氧化鉭等金屬氧化物。
尤其是，氧化鋁的不使氧及導致電晶體的電特性變動的氫、水分等雜質透過的阻擋效果高。因此，在電晶體的製程中及製程之後，氧化鋁可以防止氫、水分等雜質進入電晶體200中。另外，氧化鋁可以抑制氧從構成電晶體200的氧化物釋放。因此，氧化鋁適合用作電晶體200的保護膜。
此外，在絕緣體282上設置有絕緣體286。作為絕緣體286可以使用與絕緣體320同樣的材料。此外，藉由由介電常數較低的材料形成層間膜，可以減少產生在佈線之間的寄生電容。例如，作為絕緣體286，可以使用氧化矽膜及氧氮化矽膜等。
此外，在絕緣體220、絕緣體222、絕緣體280、絕緣體282及絕緣體286中埋入導電體246及導電體248等。
導電體246及導電體248被用作與電容器100、電晶體200或電晶體300電連接的插頭或佈線。導電體246及導電體248可以使用與導電體328及導電體330同樣的材料形成。
接著，在電晶體200的上方設置有電容器100。電容器100包括導電體110、導電體120及絕緣體130。
此外，也可以在導電體246及導電體248上設置導電體112。導電體112被用作與電容器100、電晶體200或電晶體300電連接的插頭或者佈線。導電體110被用作電容器100的電極。此外，可以同時形成導電體112及導電體110。
作為導電體112及導電體110可以使用包含選自鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鉭膜、氮化鈦膜、氮化鉬膜、氮化鎢膜)等。或者，也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等導電材料。
在圖29中，導電體112及導電體110具有單層結構，但是不侷限於此，也可以具有兩層以上的疊層結構。例如，也可以在具有阻擋性的導電體與導電性高的導電體之間形成與具有阻擋性的導電體以及導電性高的導電體緊密性高的導電體。
此外，在導電體112及導電體110上作為電容器100的介電質設置絕緣體130。絕緣體130例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧氮化鋁、氮氧化鋁、氮化鋁、氧化鉿、氧氮化鉿、氮氧化鉿、氮化鉿等的疊層或單層。
例如，絕緣體130可以使用氧氮化矽等絕緣強度高的材料。藉由採用該結構，電容器100由於包括絕緣體130，所以可以提高絕緣強度，並可以抑制電容器100的靜電破壞。
在絕緣體130上以與導電體110重疊的方式設置導電體120。作為導電體120可以使用金屬材料、合金材料、金屬氧化物材料等導電材料。較佳為使用兼具耐熱性和導電性的鎢或鉬等高熔點材料，尤其較佳為使用鎢。當與導電體等其他組件同時形成導電體120時，使用低電阻金屬材料的Cu(銅)或Al(鋁)等即可。
在導電體120及絕緣體130上設置有絕緣體150。絕緣體150可以使用與絕緣體320同樣的材料形成。另外，絕緣體150可以被用作覆蓋其下方的凹凸形狀的平坦化膜。
藉由採用本結構，可以在抑制使用包含氧化物半導體的電晶體的半導體裝置的電特性變動的同時提高可靠性。另外，可以提供一種通態電流大的包含氧化物半導體的電晶體。另外，可以提供一種關態電流小的包含氧化物半導體的電晶體。另外，可以提供一種功耗得到減少的半導體裝置。
＜記憶體裝置1的變形例子＞ 　　下面，參照圖31對本發明的一個實施方式的記憶體裝置的一個例子進行說明。
圖31是包括電容器100、電晶體200及電晶體300的記憶體裝置的剖面圖。另外，在圖31所示的記憶體裝置中，對具有與上述實施方式及＜記憶體裝置1的結構＞所示的半導體裝置及記憶體裝置的組件相同的功能的組件附加相同的元件符號。
圖31所示的記憶體裝置在包括上述實施方式中說明的單元600這一點上與＜記憶體裝置1的結構＞所示的記憶體裝置不同。
明確而言，圖31所示的記憶體裝置包括其一部分的組件由電容器100及電晶體200共用的單元600。
在上述結構中，由於單元600與電晶體300的一部分或全部重疊，所以可以減小記憶體裝置的投影面積的總面積。因此，容易進行單元600的微型化或者高積體化。另外，可以縮短製程。
＜記憶體裝置2＞ 　　圖32A和圖32B所示的半導體裝置為包括電晶體400、電晶體200及電容器100的記憶體裝置。下面，參照圖32A和圖32B對記憶體裝置的一個實施方式進行說明。
圖32A是示出本實施方式所示的半導體裝置中的電晶體200、電晶體400及電容器100的連接關係的一個例子的電路圖。另外，圖32B示出半導體裝置的剖面圖，其中佈線1004至佈線1010等對應於圖32A所示的佈線。
形成在基板(未圖示)上的電晶體200及電晶體400具有彼此不同的結構。例如，電晶體400的底閘極電壓及頂閘極電壓為0V時的汲極電流比電晶體200小即可。藉由使用電晶體400作為切換元件，來控制電晶體200的底閘極的電位。由此，藉由在將與電晶體200的底閘極連接的節點設定為所希望的電位之後使電晶體400成為關閉狀態，可以抑制與電晶體200的底閘極連接的節點的電荷消失。
如圖32A和圖32B所示，在電晶體200中，閘極與佈線1004電連接，源極和汲極中的一個與佈線1003電連接，源極和汲極中的另一個與電容器100的電極中的一個電連接。此外，電容器100的電極中的另一個與佈線1005電連接。此外，電晶體400的汲極與佈線1010電連接。另外，如圖32B所示，電晶體200的底閘極、電晶體400的源極、頂閘極及底閘極藉由佈線1006、佈線1007、佈線1008及佈線1009電連接。
在此，藉由向佈線1004供應電位，可以控制電晶體200的導通狀態、關閉狀態。藉由使電晶體200成為導通狀態並向佈線1003供應電位，可以將電荷藉由電晶體200供應到電容器100。此時，藉由使電晶體200成為關閉狀態，可以保持供應到電容器100的電荷。此外，藉由向佈線1005供應任意的電位，可以因電容耦合而控制電晶體200與電容器100的連接部分的電位。例如，當向佈線1005供應接地電位時，容易保持上述電荷。另外，當向佈線1010供應負電位時，可以藉由電晶體400向電晶體200的底閘極供應負電位，使電晶體200的臨界電壓大於0V，減少關態電流，使Icut極小。在此，Icut是指對頂閘極施加的電壓為0V時的汲極電流。
藉由採用使電晶體400的頂閘極及底閘極與源極進行二極體連接並使電晶體400的源極與電晶體200的底閘極連接的結構，可以由佈線1010控制電晶體200的底閘極電壓。當保持電晶體200的底閘極的負電位時，電晶體400的頂閘極與源極之間的電壓以及背閘極與源極之間的電壓成為0V。因為電晶體400的Icut極小且電晶體400的臨界電壓大於電晶體200，所以藉由採用該結構，即使不向電晶體400供電也可以長時間保持電晶體200的底閘極的負電位。
再者，藉由保持電晶體200的底閘極的負電位，即使不向電晶體200供電也可以使電晶體200的Icut極小。也就是說，即使不向電晶體200及電晶體400供電也可以在電容器100中長時間保持電荷。例如，藉由將這種半導體裝置用作記憶元件，可以在不供電的狀態下長時間保持存儲內容。由此，可以提供一種更新工作的頻率少或者不需要更新工作的記憶體裝置。
注意，電晶體200、電晶體400及電容器100的連接關係不侷限於圖32A和圖32B所示的連接關係。可以根據所需要的電路結構適當地改變連接關係。
＜記憶體裝置2的結構＞ 　　圖32B是包括電容器100、電晶體200及電晶體400的記憶體裝置的剖面圖。另外，在圖32A和圖32B所示的記憶體裝置中，對具有與上述實施方式及＜記憶體裝置1的結構＞所示的半導體裝置及記憶體裝置的組件相同的功能的組件附加相同的元件符號。
如圖32A和圖32B所示，本發明的一個實施方式的記憶體裝置包括電晶體200、電晶體400及電容器100。電晶體200及電晶體400形成在同一層中，電容器100設置在電晶體200及電晶體400的上方。
作為電容器100及電晶體200，可以使用上述實施方式及圖29及圖31中說明的半導體裝置及記憶體裝置所包括的電容器及電晶體。另外，圖32A和圖32B所示的電容器100、電晶體300、電晶體200及電晶體400的結構只是一個例子，不侷限於上述結構，根據電路結構或驅動方法使用適當的電晶體即可。
電晶體400形成在與電晶體200相同的層中，由此可以同時製造它們。電晶體400包括：被用作頂閘極電極的導電體460(導電體460a及導電體460b)；被用作底閘極電極的導電體405；與導電體460接觸的絕緣體470及絕緣體472；隔著絕緣體472設置在導電體460的側面上的絕緣體475；被用作閘極絕緣層的絕緣體220、絕緣體222、絕緣體224及絕緣體450；包括形成通道的區域的氧化物430c；被用作源極和汲極中的一個的氧化物431a及氧化物431b；以及被用作源極和汲極中的另一個的氧化物432a及氧化物432b。另外，被用作底閘極電極的導電體405與被用作佈線的導電體403電連接。
在電晶體400中，導電體405與導電體205形成在相同的層中。氧化物431a及氧化物432a與氧化物230a形成在相同的層中，氧化物431b及氧化物432b與氧化物230b形成在相同的層中。氧化物430c及氧化物230c形成在相同的層中。絕緣體450與絕緣體250形成在相同的層中。金屬氧化物452與金屬氧化物252形成在相同的層中。導電體460與導電體260形成在相同的層中。另外，絕緣體470與絕緣體270形成在相同的層中。另外，絕緣體472與絕緣體272形成在相同的層中。另外，絕緣體475與絕緣體275形成在相同的層中。
與氧化物230等同樣，在被用作電晶體400的活性層的氧化物430c中，氧空位和氫或水等雜質得到降低。因此，可以使電晶體400的臨界電壓大於0V，減少關態電流，使底閘極電壓及頂閘極電壓為0V時的汲極電流非常小。
另外，如上所述，氧化物431a及氧化物432a與氧化物230a形成在相同的層中，氧化物431b及氧化物432b與氧化物230b形成在相同的層中。因此，氧化物431a、氧化物432a、氧化物431b及氧化物432b中形成有相當於區域231a及區域231b的低電阻區。
藉由採用本結構，可以在抑制使用包含氧化物半導體的電晶體的半導體裝置的電特性變動的同時提高可靠性。另外，可以降低使用包含氧化物半導體的電晶體的半導體裝置的功耗。另外，可以實現使用包含氧化物半導體的電晶體的半導體裝置的微型化或高積體化。另外，可以以較高的生產率提供微型化或高積體化的半導體裝置。
＜記憶體裝置3＞ 　　圖33所示的半導體裝置是包括電晶體300、電晶體200及電容器100的記憶體裝置。以下，使用圖33說明記憶體裝置的一個實施方式。
電晶體200是其通道形成在包含氧化物半導體的半導體層中的電晶體，並且可以使用上述實施方式所示的電晶體。上述實施方式所示的電晶體即使進行微型化也可以以高產品率形成，所以可以使電晶體200微型化。藉由將上述電晶體用於記憶體裝置，可以使記憶體裝置微型化或高積體化。因為上述實施方式所示的電晶體的關態電流小，所以藉由將該電晶體用於記憶體裝置，可以長期保持存儲內容。換言之，由於不需要更新工作或更新工作的頻率極低，所以可以充分降低記憶體裝置的功耗。
在圖33中，佈線1001與電晶體300的源極電連接，佈線1002與電晶體300的汲極電連接。另外，佈線1003與電晶體200的源極和汲極中的一個電連接，佈線1004與電晶體200的頂閘極電連接，佈線1006與電晶體200的底閘極電連接。再者，電晶體300的閘極及電晶體200的源極和汲極中的另一個與電容器100的電極中的一個電連接，佈線1005與電容器100的電極中的另一個電連接。
佈線1007與電晶體400的源極電連接，佈線1008與電晶體400的閘極電連接，佈線1009與電晶體400的背閘極電連接，佈線1010與電晶體400的漏級電連接。在此，佈線1006、佈線1007、佈線1008及佈線1009電連接。
藉由使圖33所示的半導體裝置具有能夠保持電晶體300的閘極的電位的特徵，可以如下所示那樣進行資料的寫入、保持以及讀出。
對資料的寫入及保持進行說明。首先，將佈線1004的電位設定為使電晶體200處於導通狀態的電位而使電晶體200處於導通狀態。由此，佈線1003的電位施加到與電晶體300的閘極及電容器100的電極中的一個電連接的節點SN。換言之，對電晶體300的閘極施加規定的電荷(寫入)。這裡，施加賦予兩種不同電位位準的電荷(以下，稱為低位準電荷、高位準電荷)中的任一個。然後，藉由將佈線1004的電位設定為使電晶體200成為非導通狀態的電位而使電晶體200處於非導通狀態，使電荷保持在節點SN(保持)。
在電晶體200的關態電流較小時，節點SN的電荷被長期間保持。
接著，對資料的讀出進行說明。當在對佈線1001施加規定的電位(恆電位)的狀態下對佈線1005施加適當的電位(讀出電位)時，佈線1002具有對應於保持在節點SN中的電荷量的電位。這是因為：在電晶體300為n通道電晶體的情況下，對電晶體300的閘極施加高位準電荷時的外觀上的臨界電壓Vth_H 低於對電晶體300的閘極施加低位準電荷時的外觀上的臨界電壓Vth_L 。在此，外觀上的臨界電壓是指為了使電晶體300成為“導通狀態”所需要的佈線1005的電位。由此，藉由將佈線1005的電位設定為Vth_H 與Vth_L 之間的電位V0 ，可以辨別施加到節點SN的電荷。例如，在寫入時節點SN被供應高位準電荷的情況下，若佈線1005的電位為V0 (＞Vth_H )，電晶體300則成為“導通狀態”。另一方面，當節點SN被供應低位準電荷時，即便佈線1005的電位為V0 (＜Vth_L )，電晶體300也保持“非導通狀態”。因此，藉由辨別佈線1002的電位，可以讀出節點SN所保持的資料。
＜記憶體裝置3的結構＞ 　　圖33是包括電容器100、電晶體200、電晶體300及電晶體400的記憶體裝置的剖面圖。另外，在圖33所示的記憶體裝置中，對具有與上述實施方式、＜記憶體裝置1的結構＞及＜記憶體裝置2的結構＞所示的半導體裝置及記憶體裝置的組件相同的功能的組件附加相同的元件符號。
如圖33所示，本發明的一個實施方式的記憶體裝置包括電晶體200、電晶體300、電晶體400及電容器100。電晶體200及電晶體400形成在電晶體300的上方，電容器100設置在電晶體200、電晶體300及電晶體400的上方。
作為電容器100、電晶體200、電晶體300及電晶體400，可以使用上述實施方式及圖29至圖32B中說明的半導體裝置及記憶體裝置所包括的電容器及電晶體。另外，圖33所示的電容器100、電晶體300、電晶體200及電晶體400的結構只是一個例子，不侷限於上述結構，根據電路結構或驅動方法使用適當的電晶體即可。
藉由採用本結構，可以在抑制使用包含氧化物半導體的電晶體的半導體裝置的電特性變動的同時提高可靠性。另外，可以降低使用包含氧化物半導體的電晶體的半導體裝置的功耗。另外，可以實現使用包含氧化物半導體的電晶體的半導體裝置的微型化或高積體化。另外，可以以較高的生產率提供微型化或高積體化的半導體裝置。
＜記憶單元陣列的結構＞ 　　圖34示出本實施方式的記憶單元陣列的一個例子。藉由將電晶體200用作記憶單元並該記憶單元配置為矩陣狀，可以構成記憶單元陣列。
圖34所示的記憶體裝置是將圖29及圖33所示的記憶體裝置配置為矩陣狀來構成記憶單元的半導體裝置。一個電晶體400可以控制多個電晶體200中的背閘極電壓。因此，較佳為使電晶體400的個數少於電晶體200。
注意，在圖34中省略圖33所示的電晶體400。圖34是示出將圖29及圖33所示的記憶體裝置配置為矩陣狀的情況下的行的一部分的剖面圖。
另外，圖34與圖33的不同之處在於電晶體300的結構。在圖34所示的電晶體300中，形成通道的半導體區域313(基板311的一部分)具有凸形狀。另外，隔著絕緣體315以覆蓋半導體區域313的側面及頂面的方式設置導電體316。另外，導電體316可以使用調整功函數的材料。因為利用半導體基板的凸部，所以這種電晶體300也被稱為Fin型電晶體。另外，也可以以與凸部的上部接觸的方式具有被用作用來形成凸部的遮罩的絕緣體。此外，雖然在此示出對半導體基板的一部分進行加工來形成凸部的情況，但是也可以對SOI基板進行加工來形成具有凸形狀的半導體膜。
在圖34所示的記憶體裝置中，記憶單元650a與記憶單元650b鄰接地設置。記憶單元650a及記憶單元650b包括電晶體300、電晶體200以及電容器100，並且與佈線1001、佈線1002、佈線1003、佈線1004、佈線1005以及佈線1006電連接。另外，在記憶單元650a及記憶單元650b中，同樣地將電晶體300的閘極和電容器100的電極中的一個電連接的節點稱為節點SN。注意，佈線1002是相鄰的記憶單元650a和記憶單元650b共用的佈線。
當將記憶單元設置為矩陣狀時，在讀出時必須讀出所希望的記憶單元的資料。例如，在記憶單元陣列具有NOR型結構的情況下，藉由使不讀出資料的記憶單元的電晶體300成為非導通狀態，能夠僅讀出所希望的記憶單元中的資料。在此情況下，可以採用對與不讀出資料的記憶單元連接的佈線1005供應不管施加到節點SN的電荷如何都使電晶體300處於“非導通狀態”的電位，亦即低於Vth_H 的電位，來僅讀出所希望的記憶單元的資料的結構。或者，例如，在記憶單元陣列具有NAND型結構的情況下，藉由使不讀出資料的記憶單元的電晶體300成為導通狀態，能夠僅讀出所希望的記憶單元中的資料。在此情況下，可以採用對與不讀出資料的記憶單元連接的佈線1005供應不管施加到節點SN的電荷如何都使電晶體300處於“導通狀態”的電位，亦即高於Vth_L 的電位，來僅讀出所希望的記憶單元的資料的結構。
藉由採用本結構，可以在抑制使用包含氧化物半導體的電晶體的半導體裝置的電特性變動的同時提高可靠性。另外，可以降低使用包含氧化物半導體的電晶體的半導體裝置的功耗。另外，可以實現使用包含氧化物半導體的電晶體的半導體裝置的微型化或高積體化。另外，可以以較高的生產率提供微型化或高積體化的半導體裝置。
本實施方式所示的構成、結構和方法等可以與其他實施方式所示的構成、結構和方法等適當地組合而實施。
實施方式5 　　在本實施方式中，參照圖35至圖37，作為本發明的一個實施方式的使用將氧化物用於半導體的電晶體(以下稱為OS電晶體)及電容器的記憶體裝置的一個例子，對NOSRAM進行說明。NOSRAM(註冊商標)是“Nonvolatile Oxide Semiconductor RAM(氧化物半導體非揮發性隨機存取記憶體)”的簡稱，指具有增益單元型(2T型、3T型)記憶單元的RAM。以下有時將NOSRAM這樣的採用OS電晶體的記憶體裝置稱作OS記憶體。
在NOSRAM中，可以使用記憶單元中使用OS電晶體的記憶體裝置(以下稱為“OS記憶體”)。OS記憶體是至少包括電容器和控制該電容器的充放電的OS電晶體的記憶體。OS電晶體的關態電流極小，因此OS記憶體具有良好的保持特性而可以被用作非揮發性記憶體。
＜＜NOSRAM＞＞ 　　圖35示出NOSRAM的結構實例。圖35所示的NOSRAM1600包括記憶單元陣列1610、控制器1640、行驅動器1650、列驅動器1660、輸出驅動器1670。另外，NOSRAM1600是以一個記憶單元儲存多值資料的多值NOSRAM。
記憶單元陣列1610包括多個記憶單元1611、多個字線WWL、RWL、位元線BL及源極線SL。字線WWL是寫入字線，字線RWL是讀出字線。在NOSRAM1600中，以一個記憶單元1611儲存3位元(8值)的資料。
控制器1640控制整個NOSRAM1600，並進行資料WDA[31：0]的寫入及資料RDA[31：0]的讀出。控制器1640對來自外部的指令信號(例如，晶片賦能信號、寫入賦能信號等)進行處理而生成行驅動器1650、列驅動器1660及輸出驅動器1670的控制信號。
行驅動器1650具有選擇要存取的行的功能。行驅動器1650包括行解碼器1651及字線驅動器1652。
列驅動器1660驅動源極線SL及位元線BL。列驅動器1660包括列解碼器1661、寫入驅動器1662以及DAC(數位-類比轉換電路)1663。
DAC1663將3位元的數位資料轉換為類比電壓。DAC1663將32位元的資料WDA[31：0]每隔3位元轉換為類比電壓。
寫入驅動器1662具有如下功能：對源極線SL進行預充電；使源極線SL變為電浮動狀態；選擇源極線SL；對被選擇的源極線SL輸入由DAC1663生成的寫入電壓；對位元線BL進行預充電；使位元線BL變為電浮動狀態；等等。
輸出驅動器1670包括選擇器1671、ADC(類比-數位轉換電路)1672、輸出緩衝器1673。選擇器1671選擇要存取的源極線SL並將被選擇的源極線SL的電壓發送至ADC1672。ADC1672具有將類比電壓轉換為3位元的數位資料的功能。源極線SL的電壓在ADC1672中被轉換為3位元的資料，輸出緩衝器1673保持從ADC1672輸出的資料。
注意，本實施方式所示的行驅動器1650、列驅動器1660及輸出驅動器1670的結構不侷限於上述結構。根據記憶單元陣列1610的結構或驅動方法等，可以改變這些驅動器及連接到該驅動器的佈線的配置，也可以改變或增加這些驅動器及連接到該驅動器的佈線的功能。例如，可以使位元線BL具有上述源極線SL的功能的一部分。
另外，在上述結構中，各記憶單元1611所保持的資料量為3位元，但是本實施方式所示的記憶體裝置的結構不侷限於此。各記憶單元1611所保持的資料量可以為2位元以下，也可以為4位元以上。例如，在各記憶單元1611所保持的資料量為1位元的情況下，也可以不設置DAC1663及ADC1672。
＜記憶單元＞ 　　圖36A是示出記憶單元1611的結構實例的電路圖。記憶單元1611是2T型增益單元，記憶單元1611與字線WWL、RWL、位元線BL、源極線SL、佈線BGL電連接。記憶單元1611包括節點SN、OS電晶體MO61、電晶體MP61以及電容器C61。OS電晶體MO61是寫入電晶體。電晶體MP61是讀出電晶體，例如由p通道型Si電晶體構成。電容器C61是用來保持節點SN的電壓的儲存電容器。節點SN是用來保持資料的節點，在此相當於電晶體MP61的閘極。
由於記憶單元1611的寫入電晶體由OS電晶體MO61構成，所以NOSRAM1600可以長時間地保持資料。
雖然圖36A的例子中寫入位元線及讀出位元線是共同的，但是也可以如圖36B所示地分別設置被用作寫入位元線的位元線WBL和被用作讀出位元線的位元線RBL。
圖36C至圖36E示出記憶單元的其他結構實例。雖然圖36C至圖36E中示出設置寫入用位元線WBL和讀出用位元線RBL的例子，但是如圖36A那樣，寫入位元線及讀出位元線也可以是共同的。
圖36C所示的記憶單元1612是記憶單元1611的變形例子，其中使用n通道電晶體(MN61)代替讀出電晶體。電晶體MN61可以為OS電晶體或Si電晶體。
在記憶單元1611和記憶單元1612中，OS電晶體MO61可以為無背閘極的OS電晶體。
圖36D所示的記憶單元1613是3T型增益單元並與字線WWL、RWL、位元線WBL、RBL、源極線SL、佈線BGL以及佈線PCL電連接。記憶單元1613包括節點SN、OS電晶體MO62、電晶體MP62、電晶體MP63以及電容器C62。OS電晶體MO62是寫入電晶體。電晶體MP62是讀出電晶體，電晶體MP63是選擇電晶體。
圖36E所示的記憶單元1614是記憶單元1613的變形例子，其中使用n通道電晶體(MN62、MN63)代替讀出電晶體及選擇電晶體。電晶體MN62、MN63可以為OS電晶體或Si電晶體。
設置於記憶單元1611至記憶單元1614中的OS電晶體可以為無背閘極的電晶體或有背閘極的電晶體。
在上面說明記憶單元1611等並聯連接的所謂的NOR型記憶體裝置，但是本實施方式所示的記憶體裝置不侷限於此。例如，也可以採用以下所示的記憶單元1615串聯連接的所謂的NAND型記憶體裝置。
圖37是示出NAND型記憶單元陣列1610的結構實例的電路圖。圖37所示的記憶單元陣列1610包括源極線SL、位元線RBL、位元線WBL、字線WWL、字線RWL、佈線BGL及記憶單元1615。記憶單元1615包括節點SN、OS電晶體MO63、電晶體MN64及電容器C63。在此，電晶體MN64例如為n通道Si電晶體。但是，不侷限於此，電晶體MN64可以為p通道Si電晶體或OS電晶體。
下面，以圖37所示的記憶單元1615a及記憶單元1615b為例子進行說明。在此，對與記憶單元1615a和記憶單元1615b連接的佈線或電路元件分別附加a和b的符號。
在記憶單元1615a中，電晶體MN64a的閘極、OS電晶體MO63a的源極和汲極中的一個及電容器C63a的電極中的一個電連接。另外，位元線WBL與OS電晶體MO63a的源極和汲極中的另一個電連接。另外，字線WWLa與OS電晶體MO63a的閘極電連接。另外，佈線BGLa與OS電晶體MO63a的背閘極電連接。另外，字線RWLa與電容器C63a的電極中的另一個電連接。
記憶單元1615b可以以與位元線WBL的接觸部為軸與記憶單元1615a對稱地設置。因此，記憶單元1615b所包括的電路元件也與上述記憶單元1615a同樣地連接到佈線。
另外，記憶單元1615a所包括的電晶體MN64a的源極與記憶單元1615b的電晶體MN64b的汲極電連接。記憶單元1615a所包括的電晶體MN64a的汲極與位元線RBL電連接。記憶單元1615b所包括的電晶體MN64b的源極藉由多個記憶單元1615所包括的電晶體MN64與源極線SL電連接。如此，在NAND型記憶單元陣列1610中，在位元線RBL與源極線SL之間串聯連接有多個電晶體MN64。
在包括圖37所示的記憶單元陣列1610的記憶體裝置中，按與同一字線WWL(或字線RWL)連接的多個記憶單元(以下，稱為記憶單元列)進行寫入工作及讀出工作。例如，可以以如下方式進行寫入工作。對與寫入對象的記憶單元列連接的字線WWL施加使OS電晶體MO63導通的電位，來使寫入對象的記憶單元列的OS電晶體MO63導通。由此，對指定的記憶單元列的電晶體MN64的閘極及電容器C63的電極中的一個施加位元線WBL的電位，對該閘極供應指定的電荷。然後，藉由使該記憶單元列的OS電晶體MO63關閉，來保持供應到該閘極的指定的電荷。由此，可以在指定的記憶單元列的記憶單元1615寫入資料。
此外，例如，可以以如下方法進行讀出工作。首先，對不與讀出對象的記憶單元列連接的字線RWL施加不管供應到電晶體MN64的閘極的電荷如何都使電晶體MN64導通的電位，使讀出對象的記憶單元列以外的電晶體MN64導通。然後，對與讀出對象的記憶單元列連接的字線RWL施加根據電晶體MN64的閘極所具有的電荷選擇電晶體MN64的導通狀態或關閉狀態的電位(讀出電位)。並且，對源極線SL施加恆電位，使連接到位元線RBL的讀出電路成為工作狀態。這裡，因為源極線SL與位元線RBL之間的多個電晶體MN64中讀出對象的記憶單元列以外的電晶體MN64處於導通狀態，所以源極線SL與位元線RBL之間的導電率取決於讀出對象的記憶單元列的電晶體MN64的狀態(導通狀態或關閉狀態)。因為電晶體的導電率根據讀出對象的記憶單元列的電晶體MN64的閘極所具有的電荷而變化，所以根據該導電率，位元線RBL取不同的電位。藉由使用讀出電路讀出位元線RBL的電位，能夠從指定的記憶單元列的記憶單元1615中讀出資訊。
由於藉由電容器C61、電容器C62或電容器C63的充放電來改寫資料，所以理論上對NOSRAM1600的改寫次數沒有限制，而且可以以低能量進行資料的寫入以及讀出。另外，由於可以長時間地保持資料，由此可以降低更新頻率。
當將上述實施方式所示的半導體裝置用於記憶單元1611、1612、1613、1614及1615時，作為OS電晶體MO61、MO62及MO63可以使用電晶體200，作為電容器C61、C62及C63可以使用電容器100，作為電晶體MP61、MP62、MP63、MN61、MN62、MN63、MN64可以使用電晶體300。由此，可以縮小由一個電晶體和一個電容器組成的各組的俯視時的佔有面積，從而可以使本實施方式的記憶體裝置進一步高積體化。由此，可以增加本實施方式的記憶體裝置的每單位面積的記憶容量。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而使用。
實施方式6 　　在本實施方式中，使用圖38以及圖39A和圖39B作為使用OS電晶體及電容器的本發明的一個實施方式的記憶體裝置的一個例子，說明DOSRAM。DOSRAM(註冊商標)是“Dynamic Oxide Semiconductor RAM(氧化物半導體動態隨機存取記憶體)”的簡稱，並是指包括1T(電晶體)1C(電容器)型記憶單元的RAM。與NOSRAM同樣，DOSRAM也使用OS記憶體。
＜＜DOSRAM1400＞＞ 　　圖38示出DOSRAM的結構實例。如圖38所示，DOSRAM1400包括控制器1405、行電路1410、列電路1415、記憶單元以及感測放大器陣列1420(以下稱為“MC-SA陣列1420”)。
行電路1410包括解碼器1411、字線驅動器電路1412、列選擇器1413、感測放大器驅動電路1414。列電路1415包括全局感測放大器陣列1416、輸入輸出電路1417。全局感測放大器陣列1416包括多個全局感測放大器1447。MC-SA陣列1420包括記憶單元陣列1422、感測放大器陣列1423、全局位元線GBLL、GBLR。
(MC-SA陣列1420) 　　MC-SA陣列1420具有記憶單元陣列1422層疊於感測放大器陣列1423上的疊層結構。全局位元線GBLL、GBLR層疊於記憶單元陣列1422上。在DOSRAM1400中，作為位元線結構採用局部位元線和全局位元線被分層化的分層位元線結構。
記憶單元陣列1422包括N個(N為2以上的整數)局部記憶單元陣列1425＜0＞至1425＜N-1＞。圖39A示出局部記憶單元陣列1425的結構實例。局部記憶單元陣列1425包括多個記憶單元1445、多個字線WL、多個位元線BLL、BLR。在圖39A的例子中，局部記憶單元陣列1425的結構為開位元線型，但是也可以為折疊位元線型。
圖39B示出與共同的位元線BLL(BLR)連接的一對記憶單元1445a及記憶單元1445b的電路結構實例。記憶單元1445a包括電晶體MW1a、電容器CS1a、端子B1a、B2a，與字線WLa及位元線BLL(BLR)連接。另外，記憶單元1445b包括電晶體MW1b、電容器CS1b、端子B1b、B2b，與字線WLb及位元線BLL(BLR)連接。下面，在對關於記憶單元1445a和記憶單元1445b兩者的內容進行說明的情況下有時不對記憶單元1445及附隨的組件附加a或b的符號。
電晶體MW1a具有控制電容器CS1a的充放電的功能，電晶體MW1b具有控制電容器CS1b的充放電的功能。電晶體MW1a的閘極與字線WLa電連接，第一端子與位元線BLL(BLR)電連接，第二端子與電容器CS1a的第一端子電連接。另外，電晶體MW1b的閘極與字線WLb電連接，第一端子與位元線BLL(BLR)電連接，第二端子與電容器CS1b的第一端子電連接。如此，電晶體MW1a的第一端子和電晶體MW1b的第一端子都連接到位元線BLL(BLR)。
電晶體MW1具有控制電容器CS1的充放電的功能。電容器CS1的第二端子電連接於端子B2。端子B2被輸入恆電壓(例如，低電源電壓)。
當將上述實施方式所示的半導體裝置用於記憶單元1445a、1445b時，作為電晶體MW1a可以使用電晶體200a，作為電晶體MW1b可以使用電晶體200b，作為電容器CS1a可以使用電容器100a，作為電容器CS1b可以使用電容器100b。由此，可以縮小由一個電晶體和一個電容器組成的各組的俯視時的佔有面積，因此可以實現本實施方式的記憶體裝置的高積體化。因此，可以增加本實施方式的記憶體裝置的每單位面積的記憶容量。
電晶體MW1包括背閘極，背閘極電連接於端子B1。因此，可以根據端子B1的電壓改變電晶體MW1的臨界電壓。例如，端子B1的電壓可以是固定電壓(例如，負的恆電壓)，也可以根據DOSRAM1400的工作，改變端子B1的電壓。
另外，也可以將電晶體MW1的背閘極電連接於電晶體MW1的閘極、源極或者汲極。或者，也可以在電晶體MW1中不設置背閘極。
感測放大器陣列1423包括N個局部感測放大器陣列1426＜0＞至1426＜N-1＞。局部感測放大器陣列1426包括一個開關陣列1444和多個感測放大器1446。位元線對電連接到感測放大器1446。感測放大器1446具有對位元線對進行預充電的功能、放大位元線對的電壓差的功能、保持該電壓差的功能。開關陣列1444具有選擇位元線對，並使選擇的位元線對和全局位元線對之間成為導通狀態的功能。
在此，位元線對是指被感測放大器同時比較的兩個位元線。全局位元線對是指被全局感測放大器同時比較的兩個全局位元線。可以將位元線對稱為一對位元線，將全局位元線對稱為一對全局位元線。在此，位元線BLL和位元線BLR構成1組位元線對。全局位元線GBLL和全局位元線GBLR構成1組全局位元線對。以下也表示為位元線對(BLL、BLR)、全局位元線對(GBLL、GBLR)。
(控制器1405) 　　控制器1405具有控制DOSRAM1400的全部工作的功能。控制器1405具有：對從外部輸入的指令信號進行邏輯運算並決定工作模式的功能；生成行電路1410和列電路1415的控制信號以使決定的工作模式被執行的功能；保持從外部輸入的位址信號的功能；以及生成內部位址信號的功能。
(行電路1410) 　　行電路1410具有驅動MC-SA陣列1420的功能。解碼器1411具有對位址信號進行解碼的功能。字線驅動器電路1412生成選擇存取對象行的字線WL的選擇信號。
列選擇器1413、感測放大器驅動電路1414是用來驅動感測放大器陣列1423的電路。列選擇器1413具有生成選擇存取對象列的位元線的選擇信號的功能。藉由列選擇器1413的選擇信號控制各局部感測放大器陣列1426的開關陣列1444。藉由感測放大器驅動電路1414的控制信號，多個局部感測放大器陣列1426被獨立驅動。
(列電路1415) 　　列電路1415具有控制資料信號WDA[31：0]的輸入的功能以及控制資料信號RDA[31：0]的輸出的功能。資料信號WDA[31：0]是寫入資料信號，資料信號RDA[31：0]是讀出資料信號。
全局感測放大器1447電連接於全局位元線對(GBLL、GBLR)。全局感測放大器1447具有放大全局位元線對(GBLL、GBLR)之間的電壓差的功能以及保持該電壓差的功能。對全局位元線對(GBLL、GBLR)的資料的寫入以及讀出由輸入輸出電路1417執行。
對DOSRAM1400的寫入工作的概要進行說明。藉由輸入輸出電路1417，資料被寫入到全局位元線對。全局位元線對的資料由全局感測放大器陣列1416保持。藉由位址信號所指定的局部感測放大器陣列1426的開關陣列1444，全局位元線對的資料被寫入到對象列的位元線對。局部感測放大器陣列1426放大並保持被寫入的資料。在被指定的局部記憶單元陣列1425中，由行電路1410選擇對象行的字線WL，對選擇行的記憶單元1445寫入局部感測放大器陣列1426的保持資料。
對DOSRAM1400的讀出工作的概要進行說明。由位址信號指定局部記憶單元陣列1425的1行。在被指定的局部記憶單元陣列1425中，對象行的字線WL成為選擇狀態，記憶單元1445的資料被寫入到位元線。由局部感測放大器陣列1426將各列的位元線對的電壓差作為資料檢測出並保持。由開關陣列1444將局部感測放大器陣列1426的保持資料中位址信號所指定的列的資料被寫入到全局位元線對。全局感測放大器陣列1416檢測出並保持全局位元線對的資料。將全局感測放大器陣列1416的保持資料輸出到輸入輸出電路1417。藉由上述步驟完成讀出工作。
由於是藉由電容器CS1的充放電來改寫資料，所以理論上對DOSRAM1400的改寫次數沒有限制，而且可以以低能量進行資料的寫入以及讀出。另外，記憶單元1445的電路結構簡單，容易實現大容量化。
電晶體MW1是OS電晶體。因為OS電晶體的關態電流極小，所以可以抑制電容器CS1的電荷洩漏。因此，DOSRAM1400的保持時間比DRAM長很多。由此可以減少更新頻率，而可以降低更新工作所需要的功耗。因此，DOSRAM1400適合於以高頻率改寫大容量資料的記憶體裝置，例如適合於用於影像處理的圖框記憶體。
由於MC-SA陣列1420是疊層結構，所以可以將位元線長度減短為與局部感測放大器陣列1426的長度相同程度。藉由減短位元線，位元線電容減小，由此可以降低記憶單元1445的儲存電容。另外，藉由在局部感測放大器陣列1426設置開關陣列1444，可以減少長位元線的個數。綜上理由可以降低DOSRAM1400的存取時驅動的負載，而可以降低功耗。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式7 　　在本實施方式中，使用圖40A至圖43B作為使用OS電晶體及電容器的本發明的一個實施方式的半導體裝置的一個例子，對FPGA(現場可程式邏輯閘陣列)進行說明。在本實施方式的FPGA中，將OS記憶體用於組態記憶體及暫存器。在此，將上述FPGA稱為“OS-FPGA”。
＜＜OS-FPGA＞＞ 　　圖40A示出OS-FPGA的結構實例。圖40A所示的OS-FPGA3110能夠實現進行利用多上下文結構的上下文切換以及根據每個PLE的細粒電源閘控的NOFF(常關閉)運算。OS-FPGA3110包括控制器3111、字線驅動器3112、資料驅動器3113和可程式區域3115。
可程式區域3115包括兩個輸入輸出塊(IOB)3117和核心3119。IOB3117包括多個可程式輸入輸出電路。核心3119包括多個邏輯陣列塊(LAB)3120和多個開關陣列塊(SAB)3130。LAB3120包括多個PLE3121。圖40B示出使用五個PLE3121構成LAB3120的例子。如圖40C所示，SAB3130包括排列為陣列狀的多個開關塊(SB)3131。LAB3120藉由其輸入端子及SAB3130與四個方向(上下左右)上的LAB3120連接。
參照圖41A至圖41C對SB3131進行說明。圖41A所示的SB3131被輸入data、datab、信號context[1：0]、信號word[1：0]。data、datab是組態資料，data和datab的邏輯處於互補關係。OS-FPGA3110的上下文數為2，信號context[1：0]是上下文選擇信號。信號word[1：0]是字線選擇信號，被輸入信號word[1：0]的佈線都是字線。
SB3131包括PRS(可程式選路開關)3133[0]和3133[1]。PRS3133[0]和3133[1]包括能夠儲存互補資料的組態記憶體(CM)。注意，在不區別PRS3133[0]和PRS3133[1]的情況下，表示為PRS3133。這同樣適用於其他組件。
圖41B示出PRS3133[0]的電路結構實例。PRS3133[0]和PRS3133[1]具有相同的電路結構。在PRS3133[0]與PRS3133[1]之間，被輸入的上下文選擇信號和字線選擇信號不同。信號context[0]、word[0]輸入到PRS3133[0]，信號context[1]、word[1]輸入到PRS3133[1]。例如，在SB3131中，當信號context[0]成為“H”時，PRS3133[0]成為活動狀態。
PRS3133[0]包括CM3135、Si電晶體M31。Si電晶體M31是由CM3135控制的傳輸電晶體(pass transistor)。CM3135包括記憶體電路3137和3137B。記憶體電路3137和3137B具有相同的電路結構。記憶體電路3137包括電容器C31、OS電晶體MO31和MO32。記憶體電路3137B包括電容器CB31、OS電晶體MOB31和MOB32。
當將上述實施方式所示的半導體裝置用於SAB3130時，作為OS電晶體M031及OS電晶體MOB31可以使用電晶體200，作為電容器C31及電容器CB31可以使用電容器100。由此，可以縮小由一個電晶體和一個電容器組成的各組的俯視時的佔有面積，因此可以實現本實施方式的半導體裝置的高積體化。
OS電晶體MO31、MO32、MOB31和MOB32包括背閘極，這些背閘極與分別供應固定電壓的電源線電連接。
Si電晶體M31的閘極相當於節點N31，OS電晶體MO32的閘極相當於節點N32，OS電晶體MOB32的閘極相當於節點NB32。節點N32和NB32是CM3135的電荷保持節點。OS電晶體MO32控制節點N31與信號context[0]用信號線之間的導通狀態。OS電晶體MOB32控制節點N31與低電位電源線VSS之間的導通狀態。
記憶體電路3137和3137B所保持的資料處於互補關係。因此，OS電晶體MO32和MOB32中的任一個成為導通狀態。
參照圖41C對PRS3133[0]的工作實例進行說明。PRS3133[0]已寫入有組態資料，PRS3133[0]的節點N32為“H”，節點NB32為“L”。
在信號context[0]為“L”的期間，PRS3133　[0]處於非活動狀態。在該期間，即使PRS3133[0]的輸入端子轉移為“H”，Si電晶體M31的閘極也維持“L”，PRS3133[0]的輸出端子也維持“L”。
在信號context[0]為“H”的期間，PRS3133　[0]處於活動狀態。當信號context[0]轉移為“H”時，根據CM3135所儲存的組態資料，Si電晶體M31的閘極轉移為“H”。
在PRS3133[0]處於活動狀態的期間，當輸入端子的電位轉移為“H”時，由於記憶體電路3137的OS電晶體MO32是源極隨耦器，所以藉由升壓Si電晶體M31的閘極電壓上升。其結果是，記憶體電路3137的OS電晶體MO32丟失驅動能力，Si電晶體M31的閘極成為浮動狀態。
在具有多上下文的功能(multi context function)的PRS3133中，CM3135還被用作多工器。
圖42示出PLE3121的結構實例。PLE3121包括LUT(查找表)塊3123、暫存器塊3124、選擇器3125和CM3126。LUT塊3123根據輸入inA至inD選擇其內部的資料，並將其輸出。選擇器3125根據CM3126所儲存的組態資料選擇LUT塊3123的輸出或暫存器塊3124的輸出。
PLE3121藉由功率開關3127與電壓VDD用電源線電連接。功率開關3127的開閉根據CM3128所儲存的組態資料而決定。藉由根據各PLE3121設置功率開關3127，可以進行細粒電源閘控。由於細粒電源閘控功能，可以對在切換上下文之後不使用的PLE3121進行電源閘控，所以可以有效地降低待機功率。
為了實現NOFF運算，暫存器塊3124使用非揮發性暫存器構成。PLE3121中的非揮發性暫存器是包括OS記憶體的正反器(以下，稱為“OS-FF”)。
暫存器塊3124包括OS-FF3140[1]和3140[2]。信號user_res、load、store輸入到OS-FF3140[1]和3140　[2]。時脈信號CLK1輸入到OS-FF3140[1]，時脈信號CLK2輸入到OS-FF3140[2]。圖43A示出OS-FF3140的結構實例。
OS-FF3140包括FF3141和影子暫存器3142。FF3141包括節點CK、R、D、Q和QB。節點CK被輸入時脈信號。節點R被輸入信號user_res。信號user_res是重設信號。節點D是資料輸入節點，節點Q是資料輸出節點。節點Q和節點QB的邏輯處於互補關係。
影子暫存器3142被用作FF3141的備份電路。影子暫存器3142根據信號store對節點Q和QB的資料進行備份，並且根據信號load將所備份的資料返回到節點Q、QB。
影子暫存器3142包括反相器電路3188和3189、Si電晶體M37和MB37以及記憶體電路3143和3143B。記憶體電路3143和3143B具有與PRS3133的記憶體電路3137相同的電路結構。記憶體電路3143包括電容器C36、OS電晶體MO35和OS電晶體MO36。記憶體電路3143B包括電容器CB36、OS電晶體MOB35和OS電晶體MOB36。節點N36和NB36分別相當於OS電晶體MO36和OS電晶體MOB36的閘極，並它們都是電荷保持節點。節點N37和NB37相當於Si電晶體M37和Si電晶體MB37的閘極。
當將上述實施方式所示的半導體裝置用於LAB3120時，作為OS電晶體M035及OS電晶體MOB35可以使用電晶體200，作為電容器C36及電容器CB36可以使用電容器100。由此，可以縮小由一個電晶體和一個電容器組成的各組的俯視時的佔有面積，因此可以實現本實施方式的半導體裝置的高積體化。
OS電晶體MO35、MO36、MOB35和MOB36包括背閘極，這些背閘極與分別供應固定電壓的電源線電連接。
參照圖43B對OS-FF3140的工作方法的例子進行說明。
(備份) 　　當“H”的信號store輸入到OS-FF3140時，影子暫存器3142對FF3141的資料進行備份。藉由被輸入節點Q的資料，節點N36成為“L”，藉由被寫入節點QB的資料，節點NB36成為“H”。然後，進行電源閘控，使功率開關3127成為關閉狀態。雖然FF3141的節點Q和QB的資料被消失，但是即使在停止供電的狀態下，影子暫存器3142也保持所備份的資料。
(恢復) 　　使功率開關3127成為導通狀態，對PLE3121供電。然後，當“H”的信號load輸入到OS-FF3140時，影子暫存器3142將所備份的資料返回到FF3141。因為節點N36為“L”，所以節點N37維持“L”，而因為節點NB36為“H”，所以節點NB37為“H”。因此，節點Q成為“H”，節點QB成為“L”。換言之，OS-FF3140恢復到備份工作時的狀態。
藉由組合細粒電源閘控與OS-FF3140的備份/恢復工作，可以有效地減少OS-FPGA3110的功耗。
作為可能在記憶體電路中發生的錯誤，可以舉出因輻射入射而產生的軟錯誤。軟錯誤是如下現象：從構成記憶體或封裝的材料等釋放的a線或從宇宙入射到大氣的一次宇宙射線與存在於大氣中的原子的原子核產生核反應而產生的二次宇宙射線中性子等照射到電晶體以生成電子電洞對，由此產生保持在記憶體中的資料反轉等的故障。使用OS電晶體的OS記憶體的軟錯誤耐性高。因此，藉由安裝OS記憶體，可以提供可靠性高的OS-FPGA3110。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式8 　　在本實施方式中，參照圖44對採用上述實施方式所示的半導體裝置的AI系統進行說明。
圖44是示出AI系統4041的結構實例的方塊圖。AI系統4041包括運算部4010、控制部4020以及輸入輸出部4030。
運算部4010包括類比運算電路4011、DOSRAM4012、NOSRAM4013及FPGA4014。作為DOSRAM4012、NOSRAM4013及FPGA4014，可以使用上述實施方式所示的DOSRAM1400、NOSRAM1600及OS-FPGA3110。
控制部4020包括CPU(Central Processing Unit：中央處理器)4021、GPU(Graphics Processing Unit：圖形處理器)4022、PLL(Phase Locked Loop：鎖相環)4023、SRAM(Static Random Access Memory：靜態隨機存取記憶體)4024、PROM(Programmable Read Only Memory：可程式唯讀記憶體)4025、記憶體控制器 4026、電源電路4027以及PMU(Power Management Unit：電源管理單元)4028。
輸入輸出部4030包括外部記憶體控制電路4031、音訊編解碼器4032、視頻編解碼器4033、通用輸入輸出模組4034及通訊模組4035。
運算部4010可以進行神經網路學習或神經網路推論。
類比運算電路4011包括A/D(類比/數位)轉換電路、D/A(數位/類比)轉換電路及積和運算電路。
類比運算電路4011較佳為使用OS電晶體形成。使用OS電晶體的類比運算電路4011具有類比記憶體並能夠以低功耗進行學習或推論時所需的積和演算。
DOSRAM4012是使用OS電晶體形成的DRAM，DOSRAM4012是暫時儲存從CPU4021發送的數位資料的記憶體。DOSRAM4012包括具有OS電晶體的記憶單元以及具有Si電晶體的讀出電路部。由於上述記憶單元和讀出電路部可以設置在被層疊的不同層上，所以可以縮小DOSRAM4012的整體電路面積。
在利用神經網路的計算中，有時輸入資料超過1000。當將上述輸入資料儲存至SRAM時，由於SRAM的電路面積有限記憶容量較小而不得不一點點地儲存上述輸入資料。DOSRAM4012即便在有限的電路面積中也可以將記憶單元高集成地配置，與SRAM相比記憶容量更大。因此，DOSRAM4012可以高效地儲存上述輸入資料。
NOSRAM4013是採用OS電晶體的非揮發性記憶體。與快閃記憶體、ReRAM(Resistive Random Access Memory：電阻隨機存取記憶體)、MRAM(Magnetoresistive Random Access Memory：磁阻隨機存取記憶體)等其他的非揮發性記憶體相比，NOSRAM4013寫入資料時的功耗小。另外，NOSRAM4013不會像快閃記憶體或ReRAM那樣在寫入資料時發生元件劣化，在資料寫入次數上沒有限制。
另外，NOSRAM4013不僅可以儲存1位元的2值資料還可以儲存2位元以上的多值資料。NOSRAM4013藉由儲存多值資料可以縮小每1位元的記憶單元面積。
另外，NOSRAM4013除了可以儲存數位資料之外還可以儲存類比資料。因此，類比運算電路4011可以將NOSRAM4013作為類比記憶體使用。由於NOSRAM4013可以以類比資料的方式進行儲存，所以不需要D/A轉換電路或A/D轉換電路。因此，可以縮小NOSRAM4013用週邊電路的面積。另外，本說明書中的類比資料是指具有3位元(8值)以上解析度的資料。上述多值資料也可以包含在類比資料內。
神經網路的計算所使用的資料及參數可以暫時儲存在NOSRAM4013中。雖然也可以將上述資料和參數藉由CPU4021儲存至設置在AI系統4041的外部的記憶體中，但是儲存在設置於內部的NOSRAM4013可以更高速並更低功耗地儲存上述資料和參數。另外，NOSRAM4013可以使位元線長於DOSRAM4012的位元線，由此可以增大記憶容量。
FPGA4014是使用OS電晶體的FPGA。AI系統4041藉由利用FPGA4014可以由硬體構成後述的深度神經網路(DNN)、卷積神經網路(CNN)、遞迴神經網路(RNN)、自編碼器、深度波茲曼機(DBM)、深度置信網路(DBN)等神經網路的連接。藉由以硬體構成上述神經網路的連接可以進行更高速的執行。
FPGA4014是包括OS電晶體的FPGA。OS-FPGA的記憶體面積可以比由SRAM構成的FPGA更小。因此，即便對其附加上下文切換功能，面積增加也較少。另外，OS-FPGA藉由升壓(boosting)可以高速地傳送資料和參數。
AI系統4041可以將類比運算電路4011、DOSRAM4012、NOSRAM4013及FPGA4014設置在一個裸晶(晶片)上。因此，AI系統4041可以高速且低功耗地進行神經網路計算。另外，類比運算電路4011、DOSRAM4012、NOSRAM4013及FPGA4014可以以相同製程製造。因此，AI系統4041可以以低成本製造。
注意，運算部4010沒有必要具有DOSRAM4012、NOSRAM4013及FPGA4014中的全部。根據AI系統4041想要解決的課題選擇DOSRAM4012、NOSRAM4013和FPGA4014中的一個或多個即可。
AI系統4041可以根據想要解決的問題執行深度神經網路(DNN)、卷積神經網路(CNN)、遞迴神經網路(RNN)、自編碼器、深度波茲曼機(DBM)、深度置信網路(DBN)等方法。PROM4025可以儲存用來執行上述方法中的至少一個的程式。另外，可以將部分上述程式或所有程式儲存至NOSRAM4013。
作為程式庫存在的既存的程式多是在以GPU進行處理為前提而設計的。為此，較佳為AI系統4041具有GPU4022。AI系統4041可以利用運算部4010進行學習及推論所使用的積和演算中比較費時的積和演算並利用GPU4022進行其餘的積和演算。由此，可以高速地進行學習及推論。
電源電路4027不僅生成邏輯電路用低電源電位還生成類比演算用電位。電源電路4027也可以使用OS記憶體。藉由將參考電位儲存至OS記憶體可以降低電源電路4027的功耗。
PMU4028具有暫時停止AI系統4041的電力供給的功能。
CPU4021及GPU4022較佳為作為暫存器包括OS記憶體。藉由使CPU4021及GPU4022包括OS記憶體時，即使電力供給停止也可以在OS記憶體中繼續保持資料(邏輯值)。由此，AI系統4041可以節省電力。
PLL4023具有生成時脈的功能。AI系統4041以PLL4023生成的時脈為基準進行工作。PLL4023較佳為具有OS記憶體。藉由使PLL4023包括OS記憶體，可以利用其保持控制時脈的振盪頻率的類比電位。
AI系統4041可以利用DRAM等外部記憶體儲存資料。為此，AI系統4041較佳為具有被用作與外部的DRAM之間的介面的記憶體控制器 4026。另外，記憶體控制器 4026較佳為配置在CPU4021或GPU4022的附近。由此，可以高速地進行資料通訊。
控制部4020所示的電路的一部分或全部可以形成在與運算部4010相同的裸晶上。由此，AI系統4041可以高速且低功耗地執行神經網路的計算。
神經網路的計算所使用的資料多儲存於外部記憶體裝置(HDD(Hard Disk Drive：硬式磁碟機)、SSD(Solid State Drive：固體狀態驅動機)等)。為此，AI系統4041較佳為具有被用作與外部記憶體裝置之間的介面的外部記憶體控制電路4031。
使用神經網路的學習及推論多利用聲音或視頻，AI系統4041包括音訊編解碼器4032及視頻編解碼器4033。音訊編解碼器4032進行聲音資料的編碼處理(符號化)及解碼(復號)，視頻編解碼器4033進行視頻資料的編碼處理及解碼。
AI系統4041可以利用由外部感測器獲得的資料進行學習或推論。為此，AI系統4041包括通用輸入輸出模組4034。通用輸入輸出模組4034例如包含USB(Universal Serial Bus：通用序列匯流排)或I2C(Inter-Integrated Circuit：內置積體電路)等。
AI系統4041可以利用藉由網際網路獲得的資料進行學習或推論。為此，AI系統4041較佳為包括通訊模組4035。
類比運算電路4011可以將多值的快閃記憶體用作類比記憶體。但是，快閃記憶體的改寫可能次數有限。另外，多值的快閃記憶體很難以嵌入的方式形成(亦即，很難將運算電路與記憶體形成在同一裸晶上)。
另外，類比運算電路4011可以將ReRAM用作類比記憶體。但是，ReRAM的改寫可能次數有限，在存儲精度上也有問題。並且，由於是由2端子構成的元件，所以分開資料的寫入與讀出的電路設計比較複雜。
另外，類比運算電路4011可以將MRAM用作類比記憶體。但是，MRAM電阻變化率低且在存儲精度上也有問題。
鑒於上述理由，類比運算電路4011較佳為將OS記憶體用作類比記憶體。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而使用。
實施方式9 ＜AI系統的應用實例＞ 　　在本實施方式中，參照圖45A和圖45B對上述實施方式所示的AI系統的應用實例進行說明。
圖45A是將圖44說明的AI系統4041並列配置藉由匯流排進行系統間的信號的發送和接收的AI系統4041A。
圖45A所示的AI系統4041A包括多個AI系統4041_1至AI系統4041_n(n為自然數)。AI系統4041_1至AI系統4041_n藉由匯流排4098彼此連接。
圖45B是將圖44說明的AI系統4041與圖45A同樣地並列配置藉由網路進行系統間的信號的發送和接收的AI系統4041B。
圖45B所示的AI系統4041B包括多個AI系統4041_1至AI系統4041_n。AI系統4041_1至AI系統4041_n藉由網路4099彼此連接。
網路4099可以採用分別在AI系統4041_1至AI系統4041_n設置通訊模組來進行無線或有線通訊的結構。通訊模組能夠藉由天線進行通訊。例如，可以使各電子裝置與World Wide Web(WWW：環球網)的基礎的網際網路、內聯網、外聯網、PAN(Personal Area Network：個人網)、LAN(Local Area Network：局域網)、CAN(Campus Area Network：校園網)、MAN(Metropolitan Area Network：都會區網路)、WAN(Wide Area Network：廣域網路)、GAN(Global Area Network：全球網)等電腦網路連接，來進行通訊。當進行無線通訊時，作為通訊協定或通訊技術可以使用：通訊標準諸如LTE(Long Term Evolution：長期演進)、GSM(Global System for Mobile Communication：全球移動通訊系統)(註冊商標)、EDGE(Enhanced Data Rates for GSM Evolution：GSM增強資料率演進)、CDMA2000(Code Division Multiple Access 2000：碼分多址2000)、W-CDMA(註冊商標)；或者由IEEE(電氣電子工程師學會)通訊標準化的規格諸如Wi-Fi(註冊商標)、Bluetooth(註冊商標)、ZigBee(註冊商標)等。
藉由採用圖45A和圖45B的結構，可以將從外部的感測器等得到的類比信號利用不同的AI系統進行處理。例如，可以利用腦波感測器、脈波感測器、血壓感測器、溫度感測器等各種感測器取得腦波、脈搏、血壓、體溫等生物資訊並利用不同的AI系統處理類比信號。藉由利用不同的AI系統分別進行信號的處理或學習可以減少各AI系統的資訊處理量。由此，可以藉由較少的運算量進行信號的處理或學習。由此，可以提高識別精度。藉由由不同的AI系統得到的資訊，由此可以期待能夠立刻把握不規則變化的生物資訊的變化。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而使用。
實施方式10 　　本實施方式示出安裝了上述實施方式所示的AI系統的IC的一個例子。
上述實施方式所示的AI系統可以將CPU等的由Si電晶體構成的數位處理電路、使用OS電晶體的類比運算電路、OS-FPGA及DOSRAM、NOSRAM等OS記憶體集成在一個裸晶上。
圖46示出安裝有AI系統的IC的一個例子。圖46所示的AI系統IC7000包括引線7001及電路部7003。AI系統IC7000例如安裝於印刷電路板7002上。藉由組合多個這樣的IC晶片並使其在印刷電路板7002上彼此電連接，完成安裝有電子構件的基板(安裝基板7004)。在電路部7003中，上述實施方式所示的各種電路設置在一個裸晶上。如上述實施方式所示，電路部7003具有疊層結構，大致分為Si電晶體層7031、佈線層7032、OS電晶體層7033。由於可以將OS電晶體層7033層疊在Si電晶體層7031上，可以容易地實現AI系統IC7000的小型化。
雖然在圖46中作為AI系統IC7000的封裝採用QFP(Quad Flat Package：四面扁平封裝)，但是封裝的方式不侷限於此。
可以將CPU等數位處理電路、使用OS電晶體的類比運算電路、OS-FPGA及DOSRAM、NOSRAM等OS記憶體都形成在Si電晶體層7031、佈線層7032及OS電晶體層7033中。也就是說，構成上述AI系統的元件可以利用同一製程形成。由此，本實施方式所示的IC即便增加構成元件也不需要增加製程，由此可以以低成本安裝上述AI系統。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而使用。
實施方式11 ＜電子裝置＞ 　　本發明的一個實施方式的半導體裝置可用於各種電子裝置。圖47A至圖49示出使用本發明的一個實施方式的半導體裝置的電子裝置的具體例子。
圖47A所示的機器人2100包括運算裝置2110、照度感測器2101、麥克風2102、上部照相機2103、揚聲器2104、顯示器2105、下部照相機2106、障礙物感測器2107及移動機構2108。
麥克風2102具有檢測使用者的聲音及周圍的聲音等的功能。另外，揚聲器2104具有發出聲音的功能。機器人2100可以使用麥克風2102及揚聲器2104與使用者交流。
顯示器2105具有顯示各種資訊的功能。機器人2100可以將使用者所希望的資訊顯示在顯示器2105上。顯示器2105可以安裝有觸控面板。
上部照相機2103及下部照相機2106具有對機器人2100的周圍環境進行攝像的功能。另外，障礙物感測器2107可以檢測機器人2100使用移動機構2108移動時的前方的障礙物的有無。機器人2100可以使用上部照相機2103、下部照相機2106及障礙物感測器2107認知周囲環境而安全地移動。
圖47B所示的飛行物2120包括運算裝置2121、螺旋槳2123及照相機2122，具有自主飛行功能。
在飛行物2120中可以將上述電子構件用於運算裝置2121及照相機2122。
圖47C是示出汽車的例子的外觀圖。汽車2980包括照相機2981等。另外，汽車2980包括紅外線雷達、毫米波雷達、雷射雷達等各種感測器等。汽車2980對照相機2981所拍攝的影像進行分析，判斷行人的有無等周囲的交通狀況，由此可以進行自動駕駛。
圖47D示出在用彼此不同的語言說話的多個人之間交流時使用可攜式電子裝置2130進行同聲傳譯的情況。
可攜式電子裝置2130包括麥克風及揚聲器等，具有識別使用者的聲音並將其翻譯成對方的語言的功能。
另外，在圖47D中，使用者戴可攜式型麥克風2131。可攜式型麥克風2131具有無線通訊功能，可以將所檢測的聲音發送到可攜式電子裝置2130。
圖48A是示出起搏器的例子的剖面示意圖。
起搏器主體5300至少包括電池5301a、5301b、調節器、控制電路、天線5304、到達右心房的導線5302及到達右心室的導線5303。
起搏器主體5300藉由手術植入體內，兩個導線藉由人體的鎖骨下靜脈5305及上腔靜脈5306，一個導線的頂端到達右心室，另一個導線的頂端到達右心房。
另外，可以利用天線5304接收電力，該電力充電至電池5301a、5301b，可以降低起搏器的更換頻率。由於起搏器主體5300包括多個電池，所以安全性得到提高。即使一個電池發生故障，另一個電池也可以工作。如此，這些電池可以被用作輔助電源。
另外，除了能夠接收電力的天線5304以外，還可以包括能夠發送生理信號的天線，例如，可以構成能夠在外部的監視器裝置確認脈搏、呼吸頻率、心率、體溫等生理信號的監視心臟活動的系統。
圖48B所示的感測器5900利用黏貼墊等貼合到人體。感測器5900藉由佈線5932對安裝在人體上的電極5931等供應信號來取得心率或心電圖等生體資訊等。所取得的資訊作為無線信號發送到讀取器等終端。
圖49為示出掃地機器人的例子的示意圖。
掃地機器人5100包括頂面上的顯示器5101及側面上的多個照相機5102、刷子5103及操作按鈕5104。雖然未圖示，但是掃地機器人5100的底面設置有輪胎和吸入口等。此外，掃地機器人5100還包括紅外線感測器、超音波感測器、加速度感測器、壓電感測器、光感測器、陀螺儀感測器等各種感測器。另外，掃地機器人5100包括無線通訊單元。
掃地機器人5100可以自動行走，檢測垃圾5120，可以從底面的吸入口吸引垃圾。
另外，掃地機器人5100對照相機5102所拍攝的影像進行分析，可以判斷牆壁、家具或步階等障礙物的有無。另外，在藉由影像分析檢測佈線等可能會繞在刷子5103上的物體的情況下，可以停止刷子5103的旋轉。
可以在顯示器5101上顯示電池的剩餘電量和所吸引的垃圾的量等。另外，也可以在顯示器5101上顯示掃地機器人5100的行走路徑。另外，顯示器5101可以是觸控面板，可以將操作按鈕5104顯示在顯示器5101上。
掃地機器人5100可以與智慧手機等可攜式電子裝置5140互相通訊。照相機5102所拍攝的影像可以顯示在可攜式電子裝置5140上。因此，掃地機器人5100的擁有者在出門時也可以知道房間的情況。另外，可以使用智慧手機等可攜式電子裝置5140確認顯示器5101的顯示內容。
例如，使用本發明的一個實施方式的半導體裝置的記憶體裝置可以長期間保持上述電子裝置的控制資料或控制程式等。藉由使用本發明的一個實施方式的半導體裝置，可以實現可靠性高的電子裝置。
另外，例如，可以將安裝有上述AI系統的IC用於上述電子裝置的運算裝置等。由此，本實施方式所示的電子裝置可以利用AI系統以低功耗進行適合狀況的適當的工作。
本實施方式可以與其他的實施方式或實施例等所示的結構適當地組合而實施。 實施例
在本實施例中，對氧化物與設置在其上的金屬或者金屬化合物的介面進行評價。在評價中，使用兩個樣本：在氧化物上形成金屬或者金屬化合物的樣本1；與樣本1同樣，在氧化物上形成金屬或者金屬化合物之後在氮氛圍下進行熱處理的樣本2。
對樣本1的製造方法進行說明。作為氧化物，在基板上利用濺射法使用In：Ga：Zn=4：2：4.1[原子個數比]的靶材形成氧化物。接著，對所形成的氧化物在氮氛圍下以400℃的溫度進行1小時的熱處理，連續地在氧氛圍下以400℃的溫度進行1小時的熱處理。在進行熱處理後，在氧化物上作為金屬化合物利用濺射法使用Ti：Al=1：1[原子個數比]的靶材在包含氮的氛圍下形成20nm厚的金屬化合物。所得到的金屬化合物包含鈦、鋁及氮，可以表示為TiAlN或者TiAlNx。
接著，對樣本2的製造方法進行說明。作為氧化物，在基板上利用濺射法使用In：Ga：Zn=4：2：4.1[原子個數比]的靶材形成氧化物。接著，對所形成的氧化物在氮氛圍下以400℃的溫度進行1小時的熱處理，連續地在氧氛圍下以400℃的溫度進行1小時的熱處理。在進行熱處理後，在氧化物上作為金屬化合物利用濺射法使用Ti：Al=1：1[原子個數比]的靶材在包含氮的氛圍下形成20nm厚的金屬化合物。所得到的金屬化合物包含鈦、鋁及氮，可以表示為TiAlN或者TiAlNx。在形成金屬化合物之後，在氮氛圍下以400℃的溫度進行1小時的熱處理。
對樣本1及樣本2中的氧化物與金屬化合物的介面進行剖面觀察。剖面觀察藉由掃描穿透式電子顯微鏡(STEM：Scanning Transmission Electron Microscope)進行。作為觀察用裝置使用株式會社日立高新技術(Hitachi High-Technologies Corporation)製造的HD-2700。圖50A示出樣本1的剖面STEM觀察結果。圖50B示出樣本2的剖面STEM觀察結果。
從圖50A與圖50B的對比可知，在圖50B中在氧化物與金屬化合物之間形成有層。該層可認為是因形成金屬化合物之後的熱處理而形成的層。
接著，對氧化物的片電阻進行測定。作為片電阻測定器，使用測定上限為6×106 W/平方的測定器。在片電阻的測定中，使用在形成金屬化合物之前的樣本3(亦即，與樣本1及樣本2同樣地形成氧化物並進行熱處理的樣本)以及樣本4(亦即，與樣本2同樣地形成金屬化合物並進行熱處理，然後去除金屬化合物，使層露出的樣本)。
樣本3的片電阻的測定結果超過測定上限，氧化物的片電阻為6×106 W/平方以上。另一方面，樣本4的片電阻為402W/平方。由此可知，藉由在氧化物上形成金屬化合物並進行熱處理，至少在氧化物的表面上形成低電阻區域(參照圖51)。
[比較例子] 　　另外，作為降低氧化物的電阻的技術，已知以與氧化物接觸的方式形成包含氫的氮化矽的方法。與樣本1及樣本2同樣地形成氧化物，在氧化物上利用電漿CVD法形成氮化矽，然後去除氮化矽，由此準備樣本5，對氧化物的片電阻進行測定。樣本5的片電阻值為833W/平方。由此可知，藉由以與氧化物接觸的方式形成氮化矽，也可以降低氧化物的片電阻值。另一方面，在本實施例中示出的樣本4的電阻比樣本5低(參照圖51)。
本實施例可以與其他實施方式或實施例等所記載的結構適當地組合而實施。
100‧‧‧電容器
100a‧‧‧電容器
100b‧‧‧電容器
110‧‧‧導電體
112‧‧‧導電體
120‧‧‧導電體
130‧‧‧絕緣體
150‧‧‧絕緣體
200‧‧‧電晶體
200a‧‧‧電晶體
200b‧‧‧電晶體
203‧‧‧導電體
205‧‧‧導電體
207‧‧‧導電體
210‧‧‧絕緣體
212‧‧‧絕緣體
214‧‧‧絕緣體
216‧‧‧絕緣體
218‧‧‧導電體
220‧‧‧絕緣體
222‧‧‧絕緣體
224‧‧‧絕緣體
224A‧‧‧絕緣膜
230‧‧‧氧化物
230a‧‧‧氧化物
230A‧‧‧氧化膜
230b‧‧‧氧化物
230B‧‧‧氧化膜
230c‧‧‧氧化物
230C‧‧‧氧化膜
231‧‧‧區域
231a‧‧‧區域
231b‧‧‧區域
232‧‧‧區域
232a‧‧‧區域
232b‧‧‧區域
234‧‧‧區域
239‧‧‧區域
240‧‧‧導電體
240a‧‧‧導電體
240b‧‧‧導電體
240c‧‧‧導電體
242A‧‧‧膜
246‧‧‧導電體
248‧‧‧導電體
250‧‧‧絕緣體
250A‧‧‧絕緣膜
252‧‧‧金屬氧化物
252A‧‧‧金屬氧化膜
260‧‧‧導電體
260a‧‧‧導電體
260A‧‧‧導電膜
260b‧‧‧導電體
260B‧‧‧導電膜
270‧‧‧絕緣體
270A‧‧‧絕緣膜
271‧‧‧絕緣體
271A‧‧‧絕緣膜
272‧‧‧絕緣體
272A‧‧‧絕緣膜
273‧‧‧絕緣體
274‧‧‧絕緣體
275‧‧‧絕緣體
275A‧‧‧絕緣膜
277‧‧‧區域
280‧‧‧絕緣體
282‧‧‧絕緣體
286‧‧‧絕緣體
300‧‧‧電晶體
311‧‧‧基板
313‧‧‧半導體區域
314a‧‧‧低電阻區
314b‧‧‧低電阻區
315‧‧‧絕緣體
316‧‧‧導電體
320‧‧‧絕緣體
322‧‧‧絕緣體
324‧‧‧絕緣體
326‧‧‧絕緣體
328‧‧‧導電體
330‧‧‧導電體
350‧‧‧絕緣體
352‧‧‧絕緣體
354‧‧‧絕緣體
356‧‧‧導電體
360‧‧‧絕緣體
362‧‧‧絕緣體
364‧‧‧絕緣體
366‧‧‧導電體
370‧‧‧絕緣體
372‧‧‧絕緣體
374‧‧‧絕緣體
376‧‧‧導電體
380‧‧‧絕緣體
382‧‧‧絕緣體
384‧‧‧絕緣體
386‧‧‧導電體
400‧‧‧電晶體
403‧‧‧導電體
405‧‧‧導電體
430c‧‧‧氧化物
431a‧‧‧氧化物
431b‧‧‧氧化物
432a‧‧‧氧化物
432b‧‧‧氧化物
450‧‧‧絕緣體
452‧‧‧金屬氧化物
460‧‧‧導電體
460a‧‧‧導電體
460b‧‧‧導電體
470‧‧‧絕緣體
472‧‧‧絕緣體
475‧‧‧絕緣體
600‧‧‧單元
600a‧‧‧單元
600b‧‧‧單元
610‧‧‧電路
620‧‧‧電路
650a‧‧‧記憶單元
650b‧‧‧記憶單元
1001‧‧‧佈線
1002‧‧‧佈線
1003‧‧‧佈線
1004‧‧‧佈線
1005‧‧‧佈線
1006‧‧‧佈線
1007‧‧‧佈線
1008‧‧‧佈線
1009‧‧‧佈線
1010‧‧‧佈線
在圖式中： 　　圖1A至圖1D是本發明的一個實施方式的半導體裝置的俯視圖及剖面圖； 　　圖2A和圖2B是本發明的一個實施方式的半導體裝置的剖面圖； 　　圖3A至圖3D是示出本發明的一個實施方式的半導體裝置的製造方法的俯視圖及剖面圖； 　　圖4A至圖4D是示出本發明的一個實施方式的半導體裝置的製造方法的俯視圖及剖面圖； 　　圖5A至圖5D是示出本發明的一個實施方式的半導體裝置的製造方法的俯視圖及剖面圖； 　　圖6A至圖6D是示出本發明的一個實施方式的半導體裝置的製造方法的俯視圖及剖面圖； 　　圖7A至圖7D是示出本發明的一個實施方式的半導體裝置的製造方法的俯視圖及剖面圖； 　　圖8A至圖8D是示出本發明的一個實施方式的半導體裝置的製造方法的俯視圖及剖面圖； 　　圖9A至圖9D是示出本發明的一個實施方式的半導體裝置的製造方法的俯視圖及剖面圖； 　　圖10A至圖10D是示出本發明的一個實施方式的半導體裝置的製造方法的俯視圖及剖面圖； 　　圖11A至圖11D是示出本發明的一個實施方式的半導體裝置的製造方法的俯視圖及剖面圖； 　　圖12A至圖12D是示出本發明的一個實施方式的半導體裝置的製造方法的俯視圖及剖面圖； 　　圖13A至圖13D是示出本發明的一個實施方式的半導體裝置的製造方法的俯視圖及剖面圖； 　　圖14A至圖14D是示出本發明的一個實施方式的半導體裝置的製造方法的俯視圖及剖面圖； 　　圖15A至圖15D是本發明的一個實施方式的半導體裝置的俯視圖及剖面圖； 　　圖16是說明InGaZnO4 結晶中的區域劃分的示意圖； 　　圖17A至圖17D是說明InO2 面與(Ga, Zn)O面之間的區域的氫原子的移動路徑和該路徑上的活化能障的圖； 　　圖18A和圖18B是說明(Ga, Zn)O區域的氫原子的移動路徑和該路徑上的活化能障的圖； 　　圖19A和圖19B是說明InO2 區域的氫原子的移動路徑和該路徑上的活化能障的圖； 　　圖20A和圖20B是說明沿著c軸方向的氫原子的移動路徑和該路徑上的活化能障的圖； 　　圖21是說明計算模型的圖； 　　圖22是說明氧空位模型的全能量的相對值的圖； 　　圖23A和圖23B是說明初始狀態的模型和最終狀態的模型的圖； 　　圖24是說明活化能障的圖； 　　圖25A至圖25C是本發明的一個實施方式的半導體裝置的俯視圖及剖面圖； 　　圖26A和圖26B是本發明的一個實施方式的半導體裝置的電路圖及剖面圖； 　　圖27A和圖27B是本發明的一個實施方式的半導體裝置的電路圖及剖面圖； 　　圖28是示出本發明的一個實施方式的記憶體裝置的結構的剖面圖； 　　圖29是示出本發明的一個實施方式的記憶體裝置的結構的剖面圖； 　　圖30是示出本發明的一個實施方式的記憶體裝置的結構的剖面圖； 　　圖31是示出本發明的一個實施方式的記憶體裝置的結構的剖面圖； 　　圖32A和圖32B是本發明的一個實施方式的記憶體裝置的電路圖及剖面圖； 　　圖33是示出本發明的一個實施方式的記憶體裝置的結構的剖面圖； 　　圖34是示出本發明的一個實施方式的記憶體裝置的結構的剖面圖； 　　圖35是示出本發明的一個實施方式的記憶體裝置的結構實例的方塊圖； 　　圖36A至圖36E是示出本發明的一個實施方式的記憶體裝置的結構實例的電路圖； 　　圖37是示出本發明的一個實施方式的記憶體裝置的結構實例的電路圖； 　　圖38是示出本發明的一個實施方式的記憶體裝置的結構實例的方塊圖； 　　圖39A和圖39B是示出本發明的一個實施方式的記憶體裝置的結構實例的方塊圖及電路圖； 　　圖40A至圖40C是示出本發明的一個實施方式的半導體裝置的結構實例的方塊圖； 　　圖41A和圖41B是示出本發明的一個實施方式的半導體裝置的結構實例的方塊圖和電路圖，圖41C是示出半導體裝置的工作實例的時序圖； 　　圖42是示出本發明的一個實施方式的半導體裝置的結構實例的方塊圖； 　　圖43A是示出本發明的一個實施方式的半導體裝置的結構實例的電路圖，圖43B是示出半導體裝置的工作實例的時序圖； 　　圖44是示出本發明的一個實施方式的AI系統的結構實例的方塊圖； 　　圖45A和圖45B是說明本發明的一個實施方式的AI系統的應用實例的方塊圖； 　　圖46是示出安裝有本發明的一個實施方式的AI系統的IC的結構實例的立體示意圖； 　　圖47A至圖47D是示出本發明的一個實施方式的電子裝置的圖， 　　圖48A和圖48B是示出本發明的一個實施方式的電子裝置的圖； 　　圖49是示出本發明的一個實施方式的電子裝置的圖； 　　圖50A和圖50B是實施例的樣本的剖面的STEM像； 　　圖51是說明實施例的樣本的片電阻的圖。

Claims (13)

  1. 一種半導體裝置，包括： 　　電晶體，包括： 　　　　具有第一區域、第二區域及其間的第三區域的氧化物； 　　　　該第一區域上的第一絕緣體； 　　　　該第一絕緣體上的導電體；以及 　　　　與該第一絕緣體的側面及該導電體的側面接觸的第二絕緣體， 　　其中： 　　該第一區域被用作該電晶體的通道形成區， 　　該第三區域部分地重疊於該第二絕緣體， 　　該第二區域具有比該第一區域及該第三區域低的氧濃度，以及 　　該第三區域包括具有該第一區域與該第二區域之間的氧濃度的區域。
  2. 根據申請專利範圍第1項之半導體裝置，其中該電晶體還包括與該第二區域接觸且位於該氧化物上的第一膜。
  3. 根據申請專利範圍第1或2項之半導體裝置，其中該氧化物包含In、元素M及Zn(M為Al、Ga、Y或Sn)。
  4. 根據申請專利範圍第3項之半導體裝置，其中In的原子比例高於該元素M的原子比例。
  5. 根據申請專利範圍第1或2項之半導體裝置，其中該第二區域包含Al、Ru、Ti、Ta、Cr和W中的至少一個和氮。
  6. 根據申請專利範圍第1或2項之半導體裝置，其中該第一區域的氫濃度低於該第二區域及該第三區域的氫濃度。
  7. 根據申請專利範圍第1或2項之半導體裝置，其中該電晶體是常關閉型電晶體。
  8. 根據申請專利範圍第2項之半導體裝置，其中該第一膜部分地與該第二區域混合。
  9. 根據申請專利範圍第2項之半導體裝置，其中該第一膜包含Al、Ru、Ti、Ta、Cr和W中的至少一個和氮。
  10. 根據申請專利範圍第2項之半導體裝置，其中該第一膜的厚度為0.5nm以上且小於5nm。
  11. 一種半導體裝置的製造方法，包括： 　　形成電晶體，該電晶體包括： 　　　　具有第一區域、第二區域及其間的第三區域的氧化物； 　　　　該氧化物上的第一絕緣體； 　　　　該第一絕緣體上的導電體；以及 　　　　與該第一絕緣體的側面及該導電體的側面接觸的第二絕緣體； 　　以覆蓋該氧化物、該第一絕緣體、該導電體及該第二絕緣體且與該第二區域接觸的方式形成包含金屬的第一膜；以及 　　在包含氮的氛圍下對該氧化物以及該第一膜進行第一熱處理來使該第二區域中的氧抽出到該第一膜， 　　其中，該第一區域被用作該電晶體的通道形成區。
  12. 根據申請專利範圍第11項之方法，其中該第一膜利用濺射法使用氬氣體和氮氣體中的至少一個形成。
  13. 根據申請專利範圍第11項之方法，還包括： 　　在該第一熱處理之後去除該第一膜； 　　進行第二熱處理；以及 　　形成至少覆蓋該氧化物、該第一絕緣體、該導電體和該第二絕緣體的第二膜。
TW107113779A 2017-05-12 2018-04-24 半導體裝置及半導體裝置的製造方法 TW201901971A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017096084 2017-05-12
JP2017-096084 2017-05-12

Publications (1)

Publication Number Publication Date
TW201901971A true TW201901971A (zh) 2019-01-01

Family

ID=64104446

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107113779A TW201901971A (zh) 2017-05-12 2018-04-24 半導體裝置及半導體裝置的製造方法

Country Status (4)

Country Link
US (1) US20200227561A1 (zh)
JP (1) JP2018195814A (zh)
TW (1) TW201901971A (zh)
WO (1) WO2018207048A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11935964B2 (en) 2018-10-12 2024-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2020141100A (ja) * 2019-03-01 2020-09-03 キオクシア株式会社 半導体装置およびその製造方法
WO2020208457A1 (ja) * 2019-04-10 2020-10-15 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2020245925A1 (ja) * 2019-06-04 2020-12-10 堺ディスプレイプロダクト株式会社 薄膜トランジスタおよびその製造方法、ならびに表示装置
JP7550759B2 (ja) 2019-07-12 2024-09-13 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
KR20210084835A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 박막트랜지스터 및 이를 포함하는 표시장치
WO2021144648A1 (ja) * 2020-01-16 2021-07-22 株式会社半導体エネルギー研究所 記憶装置およびその作製方法
KR20220076870A (ko) 2020-12-01 2022-06-08 삼성전자주식회사 반도체 장치 및 이의 제조 방법
JPWO2023161754A1 (zh) * 2022-02-25 2023-08-31
TW202437517A (zh) * 2022-09-30 2024-09-16 日商半導體能源研究所股份有限公司 記憶體裝置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5708910B2 (ja) * 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
JP6013685B2 (ja) * 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
TW201322341A (zh) * 2011-11-21 2013-06-01 Ind Tech Res Inst 半導體元件以及其製造方法
JP6111458B2 (ja) * 2013-03-28 2017-04-12 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
JP2015135896A (ja) * 2014-01-17 2015-07-27 株式会社Ｊｏｌｅｄ 半導体装置、表示装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20200227561A1 (en) 2020-07-16
JP2018195814A (ja) 2018-12-06
WO2018207048A1 (en) 2018-11-15

Similar Documents

Publication Publication Date Title
TW201901971A (zh) 半導體裝置及半導體裝置的製造方法
JP7549688B2 (ja) 半導体装置
CN110998809B (zh) 半导体装置及半导体装置的制造方法
US20200266289A1 (en) Semiconductor device and method for manufacturing semiconductor device
TW201836020A (zh) 半導體裝置及半導體裝置的製造方法
JP2024161138A (ja) 半導体装置
JP2018201011A (ja) 半導体装置、および半導体装置の作製方法
JP2018181890A (ja) 半導体装置
TW201834149A (zh) 半導體裝置以及半導體裝置的製造方法
JP7258754B2 (ja) 半導体装置、および半導体装置の作製方法
JP2018206828A (ja) 半導体装置、および半導体装置の作製方法
WO2018215878A1 (ja) 半導体装置、および半導体装置の作製方法
JP2018206841A (ja) 半導体装置、および半導体装置の作製方法
JPWO2018178806A1 (ja) 半導体装置、および半導体装置の作製方法
JP7237822B2 (ja) 半導体装置
JPWO2018167601A1 (ja) 半導体装置、および半導体装置の作製方法
JP2018152399A (ja) 半導体装置、および半導体装置の作製方法
WO2018163013A1 (ja) 半導体装置、および半導体装置の作製方法
WO2018163012A1 (ja) 半導体装置、および半導体装置の作製方法