[go: up one dir, main page]

KR101413655B1 - 산화물 반도체 박막 트랜지스터의 제조 방법 - Google Patents

산화물 반도체 박막 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR101413655B1
KR101413655B1 KR1020070123809A KR20070123809A KR101413655B1 KR 101413655 B1 KR101413655 B1 KR 101413655B1 KR 1020070123809 A KR1020070123809 A KR 1020070123809A KR 20070123809 A KR20070123809 A KR 20070123809A KR 101413655 B1 KR101413655 B1 KR 101413655B1
Authority
KR
South Korea
Prior art keywords
channel layer
drain electrode
source electrode
layer
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020070123809A
Other languages
English (en)
Other versions
KR20090056590A (ko
Inventor
김태상
이상윤
류명관
권장연
박경배
손경석
정지심
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070123809A priority Critical patent/KR101413655B1/ko
Priority to US12/219,661 priority patent/US7943985B2/en
Publication of KR20090056590A publication Critical patent/KR20090056590A/ko
Application granted granted Critical
Publication of KR101413655B1 publication Critical patent/KR101413655B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

산화물 반도체 박막 트랜지스터의 제조 방법에 관해 개시된다. 채널 층과 소스 전극 및 드레인 전극이 형성한 후 채널 층의 표면을 습식 산화제로 처리하여 채널 층 표면의 캐리어를 감소시킨다. 이러한 채널 층의 표면 산화처리에 따르면 자연적으로 발생하거나 공정 중에 발생한 채널 층 표면의 과잉 캐리어를 효과적으로 조절할 수 있다.
산화물, 반도체, 트랜지스터, 습식, 산화, 캐리어, 감소

Description

산화물 반도체 박막 트랜지스터의 제조 방법{Fabrication method of oxide semiconductor thin film transistor}
본 발명은 산화물 반도체 박막 트랜지스터의 제조방법에 관한 것으로, 보다 상세하게는 ZnO 계 반도체 박막 트랜지스터의 제조방법에 관한 것이다.
반도체 박막을 이용하는 박막 트랜지스터(Thin film transistor)는 다양한 응용 분야에 적용되며, 특히 평판 표시 장치의 능동소자로 많이 사용된다. 산화물 반도체 예를 들어 ZnO계 반도체 필름은 저온 공정이 가능하고 특히 GIZO(GaInZnO) 반도체는 비정질 상이기 때문에 대면적화가 용이한 장점을 가진다. 또한 ZnO 계 반도체 필름은 고이동도의 물질로서 다결정 실리콘과 같은 매우 양호한 전기적 특성을 갖는다.
ZnO 계 반도체 필름의 캐리어 농도는 산소 함량 변화에 민감하며, 특히 그 전기적 성질은 열, 화학적 충격에 크게 변화한다. ZnO 계 박막 트랜지스터의 제조 과정 중 채널이 플라즈마에 노출됨으로써 채널이 손상을 입게 된다. 채널의 손상은 소스와 드레인을 패터닝할 때 이용되는 고 에너지의 플라즈마에 의해 발생한다. 이러한 손상에 따르면, 채널의 표면에서 캐리어의 농도가 원하지 않게 증가한다. 캐 리어 농도의 비정상적 증가는 박막 트랜지스터의 문턱 전압의 변화(shift)를 유발하는데, 변화된 문턱 전압은 큰 음(陰)의 값을 가지게 됨으로써 게이트 전압이 0V 인 상태에서도 소스-드레인 간의 누설 전류가 발생한다.
따라서 제조 공정 중 캐리어 농도를 적절히 조절하여 양질의 전기적 특성을 가지는 ZnO 계 TFT 제조방법의 연구가 필요하다.
본 발명은 채널층 표면의 과잉 캐리어를 제어할 수 있는 산화물 반도체 박막 트랜지스터의 제조방법을 제공한다.
본 발명은 공정을 단순화하고 제조 비용을 절감할 수 있는 산화물 반도체 박막 트랜지스터의 제조방법을 제공한다.
본 발명의 한 실시예에 따르면,
산화물 반도체 채널과 채널 양측에 연결되는 소스와 드레인을 제조하는 단계;
상기 채널의 표면에 산화물질을 접촉시켜 채널의 표면을 산화시키는 단계;를 포함하는 산화물 반도체 박막 트랜지스터의 제조방법이 제공된다.
본 발명의 다른 실시예들에 따르면, 상기 산화물질은 액상 산화제 또는 상기 채널 표면에 형성되는 산소 함유 SAM(Self Assembled monolayer)이다.
본 발명의 다른 실시예에 따른 산화물 반도체 박막 트랜지스터의 제조방법은 상기 채널을 산화시킬 수 있는 작용기를 포함하는 물질로 상기 채널과 소스 드레인을 덮는 패시베이션 층을 형성하는 단계를 포함한다.
본 발명의 또 다른 실시예에 따르면, 상기 소스와 드레인은 도전성 물질막의 증착 단계 및 습식 에천트를 이용한 도전성 물질막의 패터닝에 의해 형성될 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 소스와 드레인은 상기 산화물 반도체 채널 보다 먼저 형성된다.
본 발명의 구체적인 실시예에 따른 제조 방법은: 상기 채널층을 스퍼터링(sputtering) 법 및 증발(evaporation) 법을 포함하는 물리 기상 증착(Physical Vapor Deposition, PVD) 방법으로 형성될 수 있다. 상기 게이트 절연층은 SiNx로 형성될 수 있다. 본 발명의 바람직한 실시예들에 따르면, 상기 채널 층은 GIZO로 형성될 수 있다.
본 발명의 구체적인 다른 실시예에 따르면, 상기 도전성 물질층은 Mo, Ti, Pt, Cu, Al, W, MoW, AlNd, Ni, Ag, Au, IZO, ITO 로 구성되는 그룹 중의 선택된 어느 하나 또는 선택된 어느 하나의 실리사이드로 된 적층을 하나 또는 복수 구비하며, 바람직하게 Cu, Mo, Al 을 함유한다.
한편, 본 발명의 실시예에 따르면 채널 층은 ZnO 계열 채널 층은 a(In2O3)·b(Ga2O3)·c(ZnO) 층(여기서, a, b, c는 각각 a≥0, b≥0, c＞0의 조건을 만족시키는 실수)일 수 있다.
본 발명이 다른 실시예에 따르면, 상기 채널 층은 a(In2O3)·b(Ga2O3)·c(ZnO) 층(여기서, a, b, c는 각각 a≥1, b≥1, 0＜c≤1의 조건을 만족시키는 실수)일 수 있다.
이하, 첨부된 도면을 참조하면서, 본 발명에 실시예들에 따른 산화물 반도체 박막 트랜지스터의 제조방법을 상세히 설명한다.
도 1a, 1b은 본 발명에 의해 제조될 수 있는 바텀 게이트 산화물 반도체 박막 트랜지스터의 개략적 구조를 보인다. 도 1a는 소스와 드레인이 채널의 양측 하부에서 접촉되는 바텀 컨택 구조의 트랜지스터를 도시하며, 도 1b는 소스 드레인이 채널의 양측 상부에서 접촉되는 탑 컨택 구조의 트랜지스터를 도시한다.
도 1a를 참조하면, 기판(10) 상에 게이트(20)와 이를 덮는 게이트 절연층(21)이 형성되어 있다. 게이트 절연층(21) 위에는 상기 게이트(20)에 대응하는 채널 층(22a)이 형성되어 있다. 채널 층(22a)의 양측 하부에는 소스 전극(23a)와 드레인 전극(23b)이 각각 마련되어 있다. 상기 채널층(22) 위에는 패시베이션 층(24)이 마련되어 있다.
도 1b를 참조하면, 기판(10) 상에 게이트(20)와 이를 덮는 게이트 절연층(21)이 형성되어 있다. 게이트 절연층(21) 위에는 상기 게이트(20)에 대응하는 채널 층(22b)이 형성되어 있다. 채널 층(22b)의 양측 상부에는 소스 전극(23c)와 드레인 전극(23d)이 각각 마련되어 있다. 상기 채널층(22) 위에는 역시 패시베이션 층(24)이 마련되어 있다.
상기 기판(10)은 투명하거나 불투명한 재료로서 실리콘, 유리, 금속 포일, 또는 플라스틱으로 형성된다. 채널 층(22a, 22b)은 예컨대 Zn0 계열의 물질로서 구체적으로 GIZO(Ga-In-Zn-O) 로 형성될 수 있다. 상기 GIZO는 a(In2O3)·b(Ga2O3)·c(ZnO)로 형성될 수 있다. 상기 GIZO 채널 층(22)은 스퍼터링(sputtering) 법 또 는 증발(evaporation) 법을 포함하는 물리 기상 증착(Physical Vapor Deposition)(PVD) 방법으로 형성된 것일 수 있다. 상기 채널 층(22a, 22b)의 표면은 산화제에 의한 산화 처리에 의해 캐리어 농도가 조절되어 있다. 사용가능한 산화제에는 [MnO4]-permanganate, [ClO4]- perchlorate, peroxide compounds 등이 있다. 한편, 산화제는 채널 층(22a, 22b)의 표면에 형성되는 산소 함유 SAM에 의해 공급될 수 있으며, SAM은 채널의 표면에 매우 얇은 두께로 존재할 것이다.
상기 소스 전극(23a, 23c) 및 드레인 전극(23b, 23d)은 금속으로 형성될 수 있다. 이때 사용되는 물질에는 Mo, Ti, Pt, Cu, Al, W, MoW, AlNd, Ni, Ag, Au, IZO, ITO 등이 있다. 바람직하게 상기 소스 전극(23a, 23c) 및 드레인 전극(23b, 23d)은 Cu 또는 Mo 단일 금속층, Mo층을 포함하는 다중 금속층, Ti를 포함하는 금속층 및 Cr을 포함하는 금속층 중 어느 하나일 수 있다.
상기 채널 층(22a, 22b), 소스 전극(23a) 및 드레인 전극(23b) 위에는 두터운 패시베이션 층(24)이 형성된다. 패시베이션 층(24)은 Si 질화물(SiNx) 또는 Si 산화물(SiOx)로 형성될 수 있으며, PECVD(Plasma Enhanced Chemical Vapor Deposition) 법에 의해 형성되는 경우, 상기 패시베이션 층(24)은 SiO2로 형성되는 것이 PECVD에 의한 채널 층(22a) 표면 손상의 보상에 유리하다. 본 발명의 다른 실시예에 따르면, 상기 패시베이션 층(25)은 상기 채널 층(22a, 22b)을 산화시킬 수 있는 작용기를 가지는 Poly acrylic acid, Poly Ethylene Oxide, Poly Propylene Oxide 등의 유기 물질로 형성될 수 있다.
상기 채널 층(22), 소스 전극(23a), 드레인 전극(23b), 게이트 절연층(21) 및 게이트(20)의 두께는 각각 30∼200nm, 10∼200nm, 10∼200nm, 100∼500nm 및 100∼300nm 정도일 수 있다.
채널 층(22)과 소스 전극(23a) 사이 및 채널 층(20)과 드레인 전극(23b) 사이에 각각 오믹 콘택층(미도시)이 더 구비될 수 있다. 상기 오믹 콘택층은 채널 층(22)보다 산소 함량이 적은 전도성 산화물 층일 수 있다. 이러한 오믹 콘택층은 채널 층(22)과 소스 전극(23a, 23c) 및 드레인 전극(23b, 23d) 간의 접촉 저항을 낮추고, 홀(hole)이 채널 층(22) 외부로 빠져나가는 것을 방지한다.
상기 채널 층(22a, 22b)을 형성하는 단계에서 스퍼터링(sputtering) 법 및 증발(evaporation) 법 등에 의해 형성될 수 있으며, RF 스퍼터링(Sputtering)법의 경우, RF 파워가 100~1000 W, 스퍼터링 시 챔버에 유입되는 가스로 Ar과 O2를 이용한다. Ar유량이 100 sccm일 때, O2 유량이 0~100 sccm범위의 공정으로 진행한다.
이하, 첨부된 도면을 참조하면서, 본 발명의 실시예들에 따른 산화물 박막 트랜지스터의 제조방법을 설명한다.
도 2a 내지 도 2d는 바텀 컨택 방식의 바텀 게이트 산화물 박막 트랜지스터의 제조방법을 보이는 공정도이다. 도 1a 및 도 2a 내지 도 2d에서 동일한 참조 번호(부호)는 동일한 구성 요소를 나타낸다.
도 2a를 참조하면, 기판(10) 상에 게이트(20)를 형성하고, 기판(10) 상에 게이트(20)를 덮는 SiO2 또는 SiNx 게이트 절연층(21)을 형성한다. 게이트 절연층(21) 형성 후, 게이트 절연층(21) 상면에 존재하는 불순물들을 제거하기 위한 습식 세정을 수행할 수 있다. 상기 습식 세정에서 세정액으로는 IPA(isopropyl alcohol)와 탈이온수(deionized water) 및 아세톤(aceton) 중 적어도 어느 하나를 사용할 수 있다.
도 2b를 참조하면, 게이트 절연층(21) 상에 도전 물질막을 형성한 후 이를 패터닝하여 소정 간격을 둔 소스 전극(23a)과 드레인 전극(23b)를 형성한다. 소스 전극(23a)과 드레인 전극(23b)의 패터닝에는 통상의 건식 또는 습식 방법이 모두 사용될 수 있다. 습식 방법의 경우, 인산, 질산, 아세트 산을 주성분으로하는 에쳔트를 이용할 수 있다. 상기 도전 물질층 또는 이로 부터 얻은 소스 전극(23a)과 드레인 전극(23b)은 Mo 단일 금속층, Mo층을 포함하는 다중 금속층, Ti를 포함하는 금속층 및 Cr을 포함하는 금속층 중 어느 하나일 수 있다. 그 외에 Pt, Cu, Al, W, MoW, AlNd, Ni, Ag, Au, IZO, ITO 또는 이들 중 하나를 함유하는 실리사이드가 사용될 수 있으며, 바람직하게 Cu, Mo, Al 중의 적어도 어느 하나를 함유할 수 있다. 상기 재료들에 의한 도전 물질막은 PVD 방법으로 형성할 수 있다.
도 2c에 도시된 바와 같이 상기 소스 전극(23a)과 드레인 전극(23b) 사이의 위에 상기 게이트(20)에 대응하는 채널 층(22a)을 형성한다. 채널 층(22a)은 일반적인 스퍼터링(sputtering) 법 및 증발(evaporation) 법을 포함하는 물리 기상 증착(Physical Vapor Deposition)(PVD) 방법으로 형성될 수 있다. PVD 방법을 이용한 채널 층(22a)의 형성에 In2O3, Ga2O3 및 ZnO 중 적어도 하나의 타겟을 포함할 수 있 다.
도 2d에 도시된 바와 같이 산화제를 이용해 상기 채널 층(22a)의 표면에 형성되는 캐리어를 감소시킨다. 채널 층(22a) 표면의 캐리어는 선행 과정 중 발생된 자연 캐리어로서 표면 아래의 부분에 비해 그 농도가 높을 수 있다. 따라서, 산화제를 이용한 채널 층(22a) 표면의 산화 처리가 필요하다. 산화 처리는 액상 산화제를 채널 표면에 접촉시키거나 아니면 별도의 공정을 통해 채널 층(22a)의 표면에 채널 층(22a)에 SAM(22e)을 형성함으로써 산화제 처리(Oxdizing Agent Treatment)를 수행할 수 있다. SAM은 채널 층(22a)의 표면을 산화시킬 수 있는 산화제 성분을 포함한다. 액상 산화제에는 [MnO4]-permanganate, [ClO4]- perchlorate, peroxide compounds 등이 있다. 그리고, SAM은 예를 들어 trichloro or trialkoxy silane group containing SAM, phosphonic acid group containing SAM, Hexa Methyl Di Silazane (HMDS) 등으로 형성될 수 있다.
도 2e에 도시된 바와 같이 상기 채널 층(22a) 위에 패시베이션 층(24)을 PECVD 법등에 의해 형성한다. 이때에 패시베이션 층(24)은 SiOx 또는 SiOx로 형성할 수 있으며, SiOx를 사용하는 경우 패시베이션 층(24) 형성시 플라즈마 손상에 의해 증가된 채널 층(22a)의 캐리어 농도의 조절에 유리하다. 한편, 패시베이션 층(24)은 위와 같은 무기물질 외에 공지의 유기 절연물질로도 형성될 수 있는데, 이 경우 유기 절연물질에 채널 층(22a)을 산화시킬 수 있는 작용기가 포함되면 채널층(22a)의 표면 캐리어 조절에 도움이 된다. 이러한 작용기가 포함된 유기물질을 패시베이션 층(24)의 재료로 사용하는 경우, 본 발명의 다른 실시예에 따르면, 위에서 언급된 별도의 산화제처리 및 SAM 형성을 배제할 수 있고, 따라서, 채널층(22a)을 형성한 후 곧 바로 작용기가 포함된 유기 절연물질에 의한 패시베이션 층(24) 형성 공정으로 넘어 갈 수 있다. 유기 절연물질에 의한 패시베이션 층(24)은 소정 온도의 큐어링, 예를 들어 약 200℃ 정도의 온도에서 큐어링하는 것이 필요하며, 이 과정에서 유기절연물질의 경화 및 상기 채널 표면의 산화 처리가 완료된다.
도 3a 내지 도 3d는 바텀 컨택 방식의 바텀 게이트 산화물 박막 트랜지스터의 제조방법을 보이는 공정도이다. 도 2a 및 도 3a 내지 도 3d에서 동일한 참조 번호(부호)는 동일한 구성 요소를 나타낸다.
도 3a를 참조하면, 기판(10) 상에 게이트(20)를 형성하고, 기판(10) 상에 게이트(20)를 덮는 SiO2 또는 SiNx 게이트 절연층(21)을 형성한다. 게이트 절연층(21) 형성 후, 게이트 절연층(21) 상면에 존재하는 불순물들을 제거하기 위한 습식 세정을 수행할 수 있다. 상기 습식 세정에서 세정액으로는 IPA(isopropyl alcohol)와 탈이온수(deionized water) 및 아세톤(aceton) 중 적어도 어느 하나를 사용할 수 있다.
도 3b를 참조하면, 게이트 절연층(21) 상에 게이트(20)에 대응하는 채널 층(22b)을 형성한다. 채널 층(22b)은 전술한 실시예와 동일하다. 즉, 채널 층(22b)은 일반적인 스퍼터링(sputtering) 법 및 증발(evaporation) 법을 포함하는 PVD 방 법으로 형성될 수 있다. PVD 방법을 이용한 채널 층(22)의 형성에 In2O3, Ga2O3 및 ZnO 중 적어도 하나의 타겟을 포함할 수 있다. 따라서 채널 층(22)은 GIZO 를 주재료로 형성된다.
도 3c를 참조하면, 채널 층(22b)을 포함한 게이트 절연층(21) 상에 상기 채널 층(22b) 양측에 소스 전극(23a)과 드레인 전극(23b)를 형성하기 위한 도전 물질막(23)을 형성하고 그 위에 소스 전극(23a)과 드레인 전극(23b)을 형성하기 위한 포토레지스트 등에 의한 마스크(25)를 형성한다. 소스 전극(23a)과 드레인 전극(23b)의 패터닝에는 통상의 건식 또는 습식 방법이 모두 사용될 수 있다. 그러나, 채널 층(22b)에 대한 손상을 고려했을 때 건식 에칭법에 비해 습식 에칭법이 유리하다. 습식 에칭 방법의 경우, 인산, 질산, 아세트 산을 주성분으로하는 에쳔트를 이용할 수 있다. 상기 도전 물질층 또는 이로 부터 얻은 소스 전극(23a)과 드레인 전극(23b)은 Mo 단일 금속층, Mo층을 포함하는 다중 금속층, Ti를 포함하는 금속층 및 Cr을 포함하는 금속층 중 어느 하나일 수 있다. 그 외에 Pt, Cu, Al, W, MoW, AlNd, Ni, Ag, Au, IZO, ITO 또는 이들 중 하나를 함유하는 실리사이드가 사용될 수 있으며, 바람직하게 Cu, Mo, Al 중의 적어도 어느 하나를 함유할 수 있다. 상기 재료들에 의한 도전 물질막은 PVD 방법으로 형성할 수 있다.
도 3d를 참조하면, 상기 과정을 통해 얻어진 소스 전극(23a)과 드레인 전극(23b) 사이에 노출된 채널 층(22b)의 표면에 산화제를 접촉시켜 채널 층(22b)의 표면에 형성되는 캐리어를 감소시킨다. 채널 층(22b) 표면의 캐리어는 선행 과 정 중 발생된 열적 손상에 따라 형성되는 것이다. 따라서, 산화제를 이용한 채널 층(22a) 표면의 산화 처리가 필요하다. 산화 처리는 액상 산화제를 채널 표면에 접촉시켜 산화제처리(Oxdizing Agent Treatment)를 행하거나, 아니면 별도의 공정을 통해 채널 층(22b)의 표면에 전순할 바와 같은 SAM를 형성함으로써 이루어 질 수 있다. 액상 산화제에는 ([MnO4]-permanganate, [ClO4]- perchlorate, peroxide compounds 등이 있다. 그리고, SAM은 예를 들어 trichloro or trialkoxy silane group containing SAM, phosphonic acid group containing SAM, HMDS 등으로 형성될 수 있다.
도 3e에 도시된 바와 같이 상기 채널 층(22b) 위에 패시베이션 층(24)을 PECVD 법등에 의해 형성한다. 이때에 패시베이션 층(24)은 SiOx 또는 SiOx로 형성할 수 있으며, SiOx를 사용하는 경우 패시베이션 층(24) 형성시 플라즈마 손상에 의해 증가된 채널 층(22b)의 캐리어 농도의 조절할 수 있다. 한편 패시베이션 층(24)은 위와 같은 무기물질 외에 공지의 유기 절연물질로도 형성될 수 있는데, 이 경우 유기 절연물질에 채널 층(22b)을 산화시킬 수 있는 작용기가 포함되면 채널 층(22b)의 표면 캐리어 조절에 도움이 된다. 이러한 작용기가 포함된 유기물질을 패시베이션 층(24)의 재료로 사용하는 경우, 본 발명의 다른 실시예에 따르면, 위에서 언급된 별도의 산화제 처리 및 SAM 형성을 배제할 수 있고, 따라서, 채널층(22b)을 형성한 후 곧 바로 작용기가 포함된 유기 절연물질에 의한 패시베이션 층(24) 형성 공정으로 넘어 갈 수 있다. 유기 절연물질에 의한 패시베이션 층(24)은 소정 온도의 큐어링 또는 어닐링, 예를 들어 약 200℃ 정도의 온도에서 열처리하는 것이 필요하며, 이 과정에서 유기절연 물질의 경화 및 상기 채널 표면의 산화 처리가 완료된다. 어닐링 공정은 퍼니스 어닐링(furnace annealing) 또는 급속 가열 어닐링(rapid thermal annealing : RTA)일 수 있는데, 산소 또는 질소 분위기에서 200～400℃의 온도로 10분～2시간 동안 수행할 수 있다. 바람직하게는 200℃에서 1 시간 정도 수행한다. 이러한 어닐링 과정을 통해서 채널 층(22b)의 캐리어 농도가 감소하여 적정한 전기적 특성 및 문턱 전압을 갖는 목적하는 박막 트랜지스터를 얻을 수 있게 된다.
이러한 본 발명은 대면적의 스위칭 소자를 요구하는 LCD, OLED 디스플레이 등에 적용될 수 있다. 즉, 본 발명은 기존 비정질 실리콘 박막트랜지스터(a-Si TFT)나 다결정질 실리콘 박막트랜지스터(poly-Si TFT)를 대체할 수 있는 산화물 반도체 박막트랜지스터 (oxide TFT)소자 제작에 응용될 수 있다. 또한, 상기 박막트랜지스터를 기반으로 한 스위칭 및 구동소자가 요구되는 평판디스플레이 특히, 액정디스플레이(LCD)와 유기발광디스플레이(OLED)에 적용될 수 있다. 최종적으로 LCD나 OLED를 채용한 평판디스플레이 제품, 핸드폰 및 모바일기기, 노트북, 모니터, TV제품에 적용된다. 상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 본 발명의 박막 트랜지스터의 구성 요소는 다양화할 수 있을 것이고, 구조 또한 다양한 형태로 변형할 수 있을 것이다. 또한, 본 발명의 박막 트랜지스터는 액정표시장치나 유기발광표시장치뿐만 아니라 메모리 소자 및 논리 소자 분야에도 적용될 수 있음을 알 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
도 1a는 본 발명에 일 실시예에 따른 제조방법에 의해 제조되는 바텀 컨택 방식의 바텀 게이트 트랜지스터의 개략적 단면도이다.
도 1b는 본 발명에 일 실시예에 따른 제조방법에 의해 제조되는 탑 컨택 방식의 바텀 게이트 트랜지스터의 개략적 단면도이다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 트랜지스터의 제조방법을 보이는 공정도이다.
도 3a 내지 도 3e는 본 발명의 다른 실시예에 따른 트랜지스터의 제조방법을 보이는 공정도이다.

Claims (9)

  1. 기판 상에, 산화물 반도체 채널 층과 상기 채널 층 양측에 연결되는 소스 전극과 드레인 전극을 제조하는 단계;
    상기 채널 층의 표면의 캐리어의 농도를 감소시키도록 상기 채널 층의 표면에 산화 물질을 접촉시켜 채널 층의 표면을 산화시키는 단계;를 포함하며,
    상기 산화 물질은 액상 산화제와 상기 채널 층의 표면에 형성되는 산소 함유 SAM(Self Assembled monolayer) 중의 어느 하나 인 것을 특징으로 하는 산화물 반도체 박막 트랜지스터의 제조방법.
  2. 기판 상에, 산화물 반도체 채널 층과 상기 채널 층 양측에 연결되는 소스 전극과 드레인 전극을 제조하는 단계;
    상기 채널 층의 표면의 캐리어의 농도를 감소시키도록 상기 채널 층의 표면에 산화 물질을 접촉시켜 채널 층의 표면을 산화시키는 단계;를 포함하며,
    상기 산화 물질에 의한 채널 층의 표면의 산화는, 상기 채널 층을 산화시킬 수 있는 작용기를 가지는 유기 패시베이션 층 제조용 유기 절연 물질에 의해 수행하는 것을 특징으로 산화물 반도체 박막 트랜지스터의 제조방법.
  3. 제 1 항에 있어서,
    상기 액상 산화제는 [MnO4]-permanganate, [ClO4]-perchlorate, peroxide compounds로 이루어지는 그룹에서 선택된 어느 하나인 것을 특징으로 하는 산화물 반도체 박막 트랜지스터의 제조방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 소스 전극과 드레인 전극은 상기 채널 층보다 먼저 형성하여, 상기 채널 층의 하부 양측에 상기 소스 전극과 드레인 전극이 접촉되도록 하는 것을 특징으로 하는 산화물 반도체 박막 트랜지스터의 제조방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 소스 전극과 드레인 전극은 상기 채널 층을 제조한 후에 형성하여, 상기 채널 층의 상부 양측에 상기 소스 전극과 드레인 전극이 접촉되도록 하는 것을 특징으로 하는 산화물 반도체 박막 트랜지스터의 제조방법.
  6. 제 5 항에 있어서,
    상기 소스 전극과 드레인 전극을 제조하는 단계는:
    도전성 물질막을 형성하는 단계와;
    상기 도전성 물질막을 패터닝하는 습식 에칭 단계를; 더 포함하는 것을 특징으로 하는 산화물 반도체 박막 트랜지스터의 제조방법.
  7. 제 4 항에 있어서,
    상기 소스 전극과 드레인 전극을 제조하는 단계는:
    도전성 물질막을 형성하는 단계와;
    상기 도전성 물질막을 패터닝하는 습식 에칭 단계를; 더 포함하는 것을 특징으로 하는 산화물 반도체 박막 트랜지스터의 제조방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 소스 전극과 드레인 전극을 제조하는 단계는:
    도전성 물질막을 형성하는 단계와;
    상기 도전성 물질막을 패터닝하는 습식 에칭 단계를; 더 포함하는 것을 특징으로 하는 산화물 반도체 박막 트랜지스터의 제조방법.
  9. 제2항에 있어서,
    상기 유기 패시베이션 층 제조용 유기 절연 물질은, 폴리 아크릴산(Poly acrylic acid), 폴리 에틸렌 옥사이드(Poly Ethylene Oxide), 폴리 프로필렌 옥사이드(Poly Propylene Oxide) 중 어느 하나인 것을 특징으로 하는 산화물 반도체 박막 트랜지스터의 제조방법.
KR1020070123809A 2007-11-30 2007-11-30 산화물 반도체 박막 트랜지스터의 제조 방법 Active KR101413655B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070123809A KR101413655B1 (ko) 2007-11-30 2007-11-30 산화물 반도체 박막 트랜지스터의 제조 방법
US12/219,661 US7943985B2 (en) 2007-11-30 2008-07-25 Oxide semiconductor thin film transistors and fabrication methods thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070123809A KR101413655B1 (ko) 2007-11-30 2007-11-30 산화물 반도체 박막 트랜지스터의 제조 방법

Publications (2)

Publication Number Publication Date
KR20090056590A KR20090056590A (ko) 2009-06-03
KR101413655B1 true KR101413655B1 (ko) 2014-08-07

Family

ID=40674796

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070123809A Active KR101413655B1 (ko) 2007-11-30 2007-11-30 산화물 반도체 박막 트랜지스터의 제조 방법

Country Status (2)

Country Link
US (1) US7943985B2 (ko)
KR (1) KR101413655B1 (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI585955B (zh) * 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
CN103456794B (zh) * 2008-12-19 2016-08-10 株式会社半导体能源研究所 晶体管的制造方法
KR102458127B1 (ko) * 2009-06-30 2022-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR102386147B1 (ko) 2009-07-31 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
JP4763858B2 (ja) * 2009-08-03 2011-08-31 パナソニック株式会社 半導体メモリの製造方法
JP5663231B2 (ja) * 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
US8115883B2 (en) 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
WO2011027701A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011027676A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN105810753A (zh) * 2009-09-04 2016-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
WO2011027702A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US8211782B2 (en) 2009-10-23 2012-07-03 Palo Alto Research Center Incorporated Printed material constrained by well structures
KR101022141B1 (ko) 2009-10-27 2011-03-17 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
KR102111309B1 (ko) * 2009-12-25 2020-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR101913657B1 (ko) 2010-02-26 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
KR101611418B1 (ko) * 2010-05-06 2016-04-12 삼성전자주식회사 광터치 패널 및 그 제조 방법
WO2011146744A1 (en) * 2010-05-19 2011-11-24 Northwestern University Organic-inorganic hybrid multilayer gate dielectrics for thin-film transistors
CN102986034A (zh) 2010-07-02 2013-03-20 惠普发展公司，有限责任合伙企业 薄膜晶体管
TWI562285B (en) * 2010-08-06 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
CN102097324B (zh) * 2010-10-22 2012-12-12 友达光电股份有限公司 半导体元件及其制造方法
JP5275523B2 (ja) 2010-11-04 2013-08-28 シャープ株式会社 表示装置、ならびに半導体装置および表示装置の製造方法
KR101713994B1 (ko) * 2010-12-29 2017-03-09 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
TWI416737B (zh) 2010-12-30 2013-11-21 Au Optronics Corp 薄膜電晶體及其製造方法
CN102655165B (zh) * 2011-03-28 2015-04-29 京东方科技集团股份有限公司 一种非晶氧化物薄膜晶体管及其制作方法、显示面板
WO2012169388A1 (ja) * 2011-06-06 2012-12-13 シャープ株式会社 Ｔｆｔ基板およびその製造方法
EP2535939A1 (en) 2011-06-14 2012-12-19 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Thin film transistor
TWI661553B (zh) * 2012-11-16 2019-06-01 日商半導體能源研究所股份有限公司 半導體裝置
US9356156B2 (en) * 2013-05-24 2016-05-31 Cbrite Inc. Stable high mobility MOTFT and fabrication at low temperature
CN103311313B (zh) * 2013-06-21 2017-02-08 华南理工大学 氧化物薄膜晶体管及其制备方法
KR101433857B1 (ko) * 2013-07-05 2014-08-26 연세대학교 산학협력단 과산화수소를 이용한 산화물 박막 형성 방법 및 산화물 박막 트랜지스터 제조 방법
EP2874187B1 (en) * 2013-11-15 2020-01-01 Evonik Operations GmbH Low contact resistance thin film transistor
WO2020229911A1 (ja) 2019-05-10 2020-11-19 株式会社半導体エネルギー研究所 表示装置および電子機器
CN110416087A (zh) * 2019-07-29 2019-11-05 北方民族大学 具有钝化增强层的金属氧化物薄膜晶体管及其制作方法
KR102396208B1 (ko) * 2020-09-29 2022-05-11 인하대학교 산학협력단 박막 트랜지스터의 저온 패시베이션 방법 및 이를 이용한 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060133834A (ko) * 2005-06-21 2006-12-27 엘지.필립스 엘시디 주식회사 산화아연을 박막트랜지스터의 액티브층으로 사용하는액정표시소자의 제조방법
JP2007073558A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP2007158146A (ja) 2005-12-07 2007-06-21 Toppan Printing Co Ltd 半導体デバイスおよびその製造方法
US20070152219A1 (en) 2005-12-30 2007-07-05 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and manufacturing method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335906A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
ATE492912T1 (de) * 2003-04-01 2011-01-15 Canon Kk Organische halbleiteranordnung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060133834A (ko) * 2005-06-21 2006-12-27 엘지.필립스 엘시디 주식회사 산화아연을 박막트랜지스터의 액티브층으로 사용하는액정표시소자의 제조방법
JP2007073558A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP2007158146A (ja) 2005-12-07 2007-06-21 Toppan Printing Co Ltd 半導体デバイスおよびその製造方法
US20070152219A1 (en) 2005-12-30 2007-07-05 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and manufacturing method thereof

Also Published As

Publication number Publication date
US7943985B2 (en) 2011-05-17
KR20090056590A (ko) 2009-06-03
US20090140243A1 (en) 2009-06-04

Similar Documents

Publication Publication Date Title
KR101413655B1 (ko) 산화물 반도체 박막 트랜지스터의 제조 방법
US8614442B2 (en) Thin film transistor and method of forming the same
US8735229B2 (en) Method of manufacturing ZnO-based thin film transistor
JP5546733B2 (ja) 薄膜トランジスタ及びその製造方法
JP5015472B2 (ja) 薄膜トランジスタ及びその製法
JP5015471B2 (ja) 薄膜トランジスタ及びその製法
US8895376B2 (en) Thin film transistor, method for manufacturing same, display device, and method for manufacturing same
US11177293B2 (en) Array substrate and fabricating method thereof, and display device
US8778722B2 (en) TFT substrate and method for producing TFT substrate
KR101345378B1 (ko) ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US9246007B2 (en) Oxide thin film transistor and method for manufacturing the same, array substrate, and display apparatus
US20110095288A1 (en) Thin film transistor and display device
CN102077356A (zh) 用以制造高效能金属氧化物和金属氮氧化物薄膜晶体管的栅极介电层处理
JP2011071476A (ja) 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
US20130122649A1 (en) Method for manufacturing thin film transistor
CN106128963A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板
KR101472798B1 (ko) ＺｎＯ 계 박막 트랜지스터의 제조방법
WO2015083303A1 (ja) 薄膜トランジスタ及びその製造方法
CN112018168A (zh) 氧化物半导体薄膜、薄膜晶体管及溅镀靶材
CN113348562A (zh) 氧化物半导体薄膜、薄膜晶体管及溅射靶
KR102145978B1 (ko) 어레이기판 및 이의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20071130

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20120327

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20071130

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130520

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20131127

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20130520

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20131227

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20131127

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Appeal identifier: 2013101009023

Request date: 20131227

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20131227

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20131227

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20130718

Patent event code: PB09011R02I

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140206

Patent event code: PE09021S01D

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20140618

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20140128

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140624

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140625

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20170518

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20170518

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20180517

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20190520

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20190520

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20200518

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20210513

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20240516

Start annual number: 11

End annual number: 11