JP2001053286A - 半導体膜およびその作製方法 - Google Patents
半導体膜およびその作製方法Info
- Publication number
- JP2001053286A JP2001053286A JP2000165332A JP2000165332A JP2001053286A JP 2001053286 A JP2001053286 A JP 2001053286A JP 2000165332 A JP2000165332 A JP 2000165332A JP 2000165332 A JP2000165332 A JP 2000165332A JP 2001053286 A JP2001053286 A JP 2001053286A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- tft
- atomic
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 ＴＦＴに代表される半導体装置に適した絶縁
膜およびその作製方法を提供することを目的とする。そ
のような絶縁膜をゲート絶縁膜や下地膜、および保護絶
縁膜または層間絶縁膜に用いた半導体装置およびその作
製方法を提供する。 【解決手段】 酸化窒化水素化シリコン膜による絶縁膜
材料を、ＳｉＨ4、Ｎ2Ｏ、Ｈ2を原料ガスとしてプラズ
マＣＶＤ法で作製する。その膜の組成を、酸素濃度を５
５atomic％以上７０atomic％以下、窒素濃度を０．１at
omic％以上６atomic％以下、好ましくは０．１atomic％
以上２atomic％以下とし、水素濃度を０．１atomic％以
上３atomic％以下とする。このような組成の膜とするた
めに、基板温度を３５０〜５００℃、好ましくは４００
〜４５０℃として、放電電力密度０．１〜１W/cm2とす
る。
膜およびその作製方法を提供することを目的とする。そ
のような絶縁膜をゲート絶縁膜や下地膜、および保護絶
縁膜または層間絶縁膜に用いた半導体装置およびその作
製方法を提供する。 【解決手段】 酸化窒化水素化シリコン膜による絶縁膜
材料を、ＳｉＨ4、Ｎ2Ｏ、Ｈ2を原料ガスとしてプラズ
マＣＶＤ法で作製する。その膜の組成を、酸素濃度を５
５atomic％以上７０atomic％以下、窒素濃度を０．１at
omic％以上６atomic％以下、好ましくは０．１atomic％
以上２atomic％以下とし、水素濃度を０．１atomic％以
上３atomic％以下とする。このような組成の膜とするた
めに、基板温度を３５０〜５００℃、好ましくは４００
〜４５０℃として、放電電力密度０．１〜１W/cm2とす
る。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタお
よびその作製方法に関し、薄膜トランジスタを形成する
のに必要な絶縁膜材料およびその作製方法に関する。
よびその作製方法に関し、薄膜トランジスタを形成する
のに必要な絶縁膜材料およびその作製方法に関する。
【０００２】
【従来の技術】ガラスなどの透光性を有する絶縁基板上
に非晶質半導体膜を形成し、レーザーアニール法や熱ア
ニール法などで結晶化させた結晶質半導体膜を活性層と
する薄膜トランジスタ（Thin Film Transistor:以下、
ＴＦＴと記す）が開発されている。このＴＦＴを作製す
るために主として使用される基板は、バリウムホウケイ
酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板
である。このようなガラス基板は石英基板と比べ耐熱性
は劣るものの市販価格は安価であり、大面積基板を容易
に製造できる利点を有している。
に非晶質半導体膜を形成し、レーザーアニール法や熱ア
ニール法などで結晶化させた結晶質半導体膜を活性層と
する薄膜トランジスタ（Thin Film Transistor:以下、
ＴＦＴと記す）が開発されている。このＴＦＴを作製す
るために主として使用される基板は、バリウムホウケイ
酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板
である。このようなガラス基板は石英基板と比べ耐熱性
は劣るものの市販価格は安価であり、大面積基板を容易
に製造できる利点を有している。
【０００３】ＴＦＴの構造はゲート電極の配置から大別
してトップゲート型とボトムゲート型に分類できる。ト
ップゲート型はガラスなどの絶縁基板上に活性層を形成
し、その上にゲート絶縁膜、ゲート電極の順に形成され
ている。また、基板と活性層の間には下地膜が設ける場
合が多い。一方、ボトムゲート型は同様な基板上にゲー
ト電極を設け、その上にゲート絶縁膜、活性層の順に形
成されている。さらにその活性層上には保護絶縁膜或い
は層間絶縁膜が形成されている。
してトップゲート型とボトムゲート型に分類できる。ト
ップゲート型はガラスなどの絶縁基板上に活性層を形成
し、その上にゲート絶縁膜、ゲート電極の順に形成され
ている。また、基板と活性層の間には下地膜が設ける場
合が多い。一方、ボトムゲート型は同様な基板上にゲー
ト電極を設け、その上にゲート絶縁膜、活性層の順に形
成されている。さらにその活性層上には保護絶縁膜或い
は層間絶縁膜が形成されている。
【０００４】上記ゲート絶縁膜、下地膜、および保護絶
縁膜或いは層間絶縁膜は、酸化シリコン膜や窒化シリコ
ン膜、または酸化窒化シリコン膜などで作製される。こ
のような材料が用いられる理由は、活性層を形成する非
晶質シリコン膜または結晶質シリコン膜に対して良好な
界面を形成するには、シリコンを主成分の一つとする絶
縁膜で形成することが好ましいためであった。
縁膜或いは層間絶縁膜は、酸化シリコン膜や窒化シリコ
ン膜、または酸化窒化シリコン膜などで作製される。こ
のような材料が用いられる理由は、活性層を形成する非
晶質シリコン膜または結晶質シリコン膜に対して良好な
界面を形成するには、シリコンを主成分の一つとする絶
縁膜で形成することが好ましいためであった。
【０００５】上記絶縁膜はプラズマＣＶＤ法や減圧ＣＶ
Ｄ法で作製することが良いとされている。プラズマＣＶ
Ｄ法は原料ガスをグロー放電中で分解し、プラズマ化す
ることによりラジカル（ここでは化学的活性種を意味す
る）を形成し、基板上に堆積させる技術であり、通常４
００℃以下の低温で高速な膜の堆積を可能としている。
しかし、プラズマ中にはイオン種も存在するのでシース
領域における電界によって加速されたイオン種による基
板へのダメージを上手く抑制する必要がある。一方、減
圧ＣＶＤ法は原料ガスを熱分解して基板上に膜を堆積す
る方法であり、プラズマＣＶＤ法のようにイオン種によ
る基板へのダメージはないものの、堆積速度が遅いとい
う欠点を有している。
Ｄ法で作製することが良いとされている。プラズマＣＶ
Ｄ法は原料ガスをグロー放電中で分解し、プラズマ化す
ることによりラジカル（ここでは化学的活性種を意味す
る）を形成し、基板上に堆積させる技術であり、通常４
００℃以下の低温で高速な膜の堆積を可能としている。
しかし、プラズマ中にはイオン種も存在するのでシース
領域における電界によって加速されたイオン種による基
板へのダメージを上手く抑制する必要がある。一方、減
圧ＣＶＤ法は原料ガスを熱分解して基板上に膜を堆積す
る方法であり、プラズマＣＶＤ法のようにイオン種によ
る基板へのダメージはないものの、堆積速度が遅いとい
う欠点を有している。
【０００６】いずれにしても、ＴＦＴのゲート絶縁膜や
下地膜、或いは保護絶縁膜または層間絶縁膜とするため
には、界面準位密度や膜中の欠陥準位密度（バルク欠陥
密度）を十分低減する必要があった。さらに内部応力や
その熱処理による変化量も考慮する必要があった。
下地膜、或いは保護絶縁膜または層間絶縁膜とするため
には、界面準位密度や膜中の欠陥準位密度（バルク欠陥
密度）を十分低減する必要があった。さらに内部応力や
その熱処理による変化量も考慮する必要があった。
【０００７】
【発明が解決しようとする課題】良質な絶縁膜を形成す
るためには、膜の堆積過程で欠陥を導入しないことや、
形成した膜の欠陥準位密度が小さくなる組成とすること
が重要である。そのために分解効率が高い原料ガスを用
いる手段が考えられている。例えば、ＴＥＯＳ（オルト
ケイ酸テトラエチル：Tetraethyl Ortho Silicate、化
学式：Si(OC2H5)4）と酸素（Ｏ2）の混合ガスによりプ
ラズマＣＶＤ法で作製された酸化シリコン膜は良質な絶
縁膜を形成できる方法の一つである。この酸化シリコン
膜を用いてＭＯＳ構造を作製し、ＢＴＳ（バイアス・熱
・ストレス）試験を行うと、フラットバンド電圧（以
下、Ｖfbと略して記す）の変動を実用的な範囲に低減で
きることが知られている。
るためには、膜の堆積過程で欠陥を導入しないことや、
形成した膜の欠陥準位密度が小さくなる組成とすること
が重要である。そのために分解効率が高い原料ガスを用
いる手段が考えられている。例えば、ＴＥＯＳ（オルト
ケイ酸テトラエチル：Tetraethyl Ortho Silicate、化
学式：Si(OC2H5)4）と酸素（Ｏ2）の混合ガスによりプ
ラズマＣＶＤ法で作製された酸化シリコン膜は良質な絶
縁膜を形成できる方法の一つである。この酸化シリコン
膜を用いてＭＯＳ構造を作製し、ＢＴＳ（バイアス・熱
・ストレス）試験を行うと、フラットバンド電圧（以
下、Ｖfbと略して記す）の変動を実用的な範囲に低減で
きることが知られている。
【０００８】しかし、ＴＥＯＳをグロー放電分解する過
程で水分（Ｈ2Ｏ）が生成されやすく、これが容易に膜
中に取り込まれるため、上記のような良質な膜とするた
めには成膜後に４００〜６００℃で熱アニールを施す必
要があった。ＴＦＴの製造工程において、このような高
温のアニール工程を組み込むことは、製造コストの増加
要因として不適切なものであった。
程で水分（Ｈ2Ｏ）が生成されやすく、これが容易に膜
中に取り込まれるため、上記のような良質な膜とするた
めには成膜後に４００〜６００℃で熱アニールを施す必
要があった。ＴＦＴの製造工程において、このような高
温のアニール工程を組み込むことは、製造コストの増加
要因として不適切なものであった。
【０００９】一方、ＳｉＨ4とＮ2Ｏとの混合ガスを用い
たプラズマＣＶＤ法による酸化窒化シリコン膜は、膜中
に数atomic％の窒素を含有させることで緻密化させ、熱
アニールを施す必要がない良質な膜を作製することがで
きる。しかし、作製条件によってＳｉ−Ｎ結合による欠
陥準位が形成され、ＢＴＳ試験でＶfbの変動が大きくな
ったり、ＴＦＴ特性でしきい値電圧（以下、Ｖthと略し
て記す）のシフトを起こす場合がある。同様に、プラズ
マＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2などから作製される
窒化シリコン膜は緻密で硬い膜を作製できるが、欠陥準
位密度が大きく、また内部応力が大きいので活性層に直
接接して形成すると歪みを与え、ＴＦＴの特性に対して
Ｖthのシフトやサブスレッショルド係数（以下、Ｓ値と
略して記す）を大きくする悪影響があった。
たプラズマＣＶＤ法による酸化窒化シリコン膜は、膜中
に数atomic％の窒素を含有させることで緻密化させ、熱
アニールを施す必要がない良質な膜を作製することがで
きる。しかし、作製条件によってＳｉ−Ｎ結合による欠
陥準位が形成され、ＢＴＳ試験でＶfbの変動が大きくな
ったり、ＴＦＴ特性でしきい値電圧（以下、Ｖthと略し
て記す）のシフトを起こす場合がある。同様に、プラズ
マＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2などから作製される
窒化シリコン膜は緻密で硬い膜を作製できるが、欠陥準
位密度が大きく、また内部応力が大きいので活性層に直
接接して形成すると歪みを与え、ＴＦＴの特性に対して
Ｖthのシフトやサブスレッショルド係数（以下、Ｓ値と
略して記す）を大きくする悪影響があった。
【００１０】本発明は上記問題点を解決するための技術
であり、ＴＦＴに代表される半導体装置に適した絶縁膜
およびその作製方法を提供することを目的とする。ま
た、本発明は、そのような絶縁膜をゲート絶縁膜や下地
膜、および保護絶縁膜または層間絶縁膜に用いた半導体
装置およびその作製方法を提供することを目的としてい
る。
であり、ＴＦＴに代表される半導体装置に適した絶縁膜
およびその作製方法を提供することを目的とする。ま
た、本発明は、そのような絶縁膜をゲート絶縁膜や下地
膜、および保護絶縁膜または層間絶縁膜に用いた半導体
装置およびその作製方法を提供することを目的としてい
る。
【００１１】
【課題を解決するための手段】上記問題点を解決するた
めに本発明は、ＳｉＨ4、Ｎ2Ｏ、Ｈ2を原料ガスとして
プラズマＣＶＤ法で作製される酸化窒化水素化シリコン
膜をＴＦＴに代表される半導体装置の絶縁膜材料として
用いる。このような酸化窒化水素化シリコン膜をゲート
絶縁膜や下地膜、および保護絶縁膜或いは層間絶縁膜に
用いることによりＶthシフトがなくＢＴＳに対して安定
なＴＦＴを作製することができる。
めに本発明は、ＳｉＨ4、Ｎ2Ｏ、Ｈ2を原料ガスとして
プラズマＣＶＤ法で作製される酸化窒化水素化シリコン
膜をＴＦＴに代表される半導体装置の絶縁膜材料として
用いる。このような酸化窒化水素化シリコン膜をゲート
絶縁膜や下地膜、および保護絶縁膜或いは層間絶縁膜に
用いることによりＶthシフトがなくＢＴＳに対して安定
なＴＦＴを作製することができる。
【００１２】ＳｉＨ4、Ｎ2Ｏ、Ｈ2を原料ガスとしてプ
ラズマＣＶＤ法で作製される酸化窒化水素化シリコン膜
に関する報告は、例えば、「"Structural and optical
properties of amorphous silicon oxynitride", Jiun-
lin Yeh and Si-ChenLee, Journal of Applied Physics
vol.79, No.2, pp656-663,1996」には、プラズマＣＶ
Ｄ法で分解温度を２５０℃として水素（Ｈ2）対ＳｉＨ4
＋Ｎ2Ｏの混合比を０．９対１．０で一定として、Ｓｉ
Ｈ4とＮ2Ｏの混合比をＸｇ＝［Ｎ2Ｏ］／（［ＳｉＨ4］
＋［Ｎ2Ｏ］）で表し、Ｘｇの値を０．０５〜０．９７
５まで変化させて作製された酸化窒化水素化シリコン膜
について述べられている。しかしながら、ここで作製さ
れた酸化窒化水素化シリコン膜には、ＨＳｉ−Ｏ3結合
やＨ2Ｓｉ−Ｏ2結合の存在がフーリエ変換赤外分光法
（ＦＴ−ＩＲ）により明瞭にその存在が観測されてい
る。このような結合は熱的安定性に劣るばかりか、配位
数の変動によりその結合が存在する周辺に欠陥準位密度
を形成してしまう懸念がある。従って、同じ酸化窒化水
素化シリコン膜としても、その組成、或いは不純物元素
までを含めた成分まで詳細に吟味しないと、容易にはゲ
ート絶縁膜などＴＦＴの特性に重大な影響を与える絶縁
膜に使用することはできない。
ラズマＣＶＤ法で作製される酸化窒化水素化シリコン膜
に関する報告は、例えば、「"Structural and optical
properties of amorphous silicon oxynitride", Jiun-
lin Yeh and Si-ChenLee, Journal of Applied Physics
vol.79, No.2, pp656-663,1996」には、プラズマＣＶ
Ｄ法で分解温度を２５０℃として水素（Ｈ2）対ＳｉＨ4
＋Ｎ2Ｏの混合比を０．９対１．０で一定として、Ｓｉ
Ｈ4とＮ2Ｏの混合比をＸｇ＝［Ｎ2Ｏ］／（［ＳｉＨ4］
＋［Ｎ2Ｏ］）で表し、Ｘｇの値を０．０５〜０．９７
５まで変化させて作製された酸化窒化水素化シリコン膜
について述べられている。しかしながら、ここで作製さ
れた酸化窒化水素化シリコン膜には、ＨＳｉ−Ｏ3結合
やＨ2Ｓｉ−Ｏ2結合の存在がフーリエ変換赤外分光法
（ＦＴ−ＩＲ）により明瞭にその存在が観測されてい
る。このような結合は熱的安定性に劣るばかりか、配位
数の変動によりその結合が存在する周辺に欠陥準位密度
を形成してしまう懸念がある。従って、同じ酸化窒化水
素化シリコン膜としても、その組成、或いは不純物元素
までを含めた成分まで詳細に吟味しないと、容易にはゲ
ート絶縁膜などＴＦＴの特性に重大な影響を与える絶縁
膜に使用することはできない。
【００１３】従って、本発明の酸化窒化水素化シリコン
膜による絶縁膜材料は、ＳｉＨ4、Ｎ2Ｏ、Ｈ2を原料ガ
スとしてプラズマＣＶＤ法で作製される膜であり、その
組成において、酸素濃度を５５atomic％以上７０atomic
％以下、窒素濃度を０．１atomic％以上６atomic％以
下、好ましくは０．１atomic％以上２atomic％以下と
し、水素濃度を０．１atomic％以上３atomic％以下とす
る。このような組成の膜とするために、基板温度を３５
０〜５００℃、好ましくは４００〜４５０℃として、放
電電力密度０．１〜１W/cm2とする。
膜による絶縁膜材料は、ＳｉＨ4、Ｎ2Ｏ、Ｈ2を原料ガ
スとしてプラズマＣＶＤ法で作製される膜であり、その
組成において、酸素濃度を５５atomic％以上７０atomic
％以下、窒素濃度を０．１atomic％以上６atomic％以
下、好ましくは０．１atomic％以上２atomic％以下と
し、水素濃度を０．１atomic％以上３atomic％以下とす
る。このような組成の膜とするために、基板温度を３５
０〜５００℃、好ましくは４００〜４５０℃として、放
電電力密度０．１〜１W/cm2とする。
【００１４】プラズマＣＶＤ法で酸化窒化水素化シリコ
ン膜を作製する時に、従来用いられてきたＳｉＨ4とＮ2
Ｏの混合ガスに水素を添加することで、ＳｉＨ4から分
解して生成されたラジカルが気相中（反応空間中）でポ
リマー化をするのを防ぎ、パーティクルの生成を無くす
ことができる。また、膜の成長表面において、水素ラジ
カルによる表面吸着水素の引き抜き反応により過剰な水
素が膜中へ取り込まれるのを防止することができる。こ
のような作用は膜堆積時の基板温度と密接な相関があ
り、基板温度を本発明の範囲とすることにより初めてそ
の作用を得ることができる。その結果、欠陥密度の少な
い緻密な膜を形成することを可能とし、膜中に含まれる
微量の水素は格子歪みを緩和する作用として有効に働
く。水素を分解して水素ラジカルの発生密度を高めるに
は、グロー放電を発生させるための高周波電源周波数１
３．５６〜１２０MHz、好ましくは２７〜７０MHzにする
と良い。
ン膜を作製する時に、従来用いられてきたＳｉＨ4とＮ2
Ｏの混合ガスに水素を添加することで、ＳｉＨ4から分
解して生成されたラジカルが気相中（反応空間中）でポ
リマー化をするのを防ぎ、パーティクルの生成を無くす
ことができる。また、膜の成長表面において、水素ラジ
カルによる表面吸着水素の引き抜き反応により過剰な水
素が膜中へ取り込まれるのを防止することができる。こ
のような作用は膜堆積時の基板温度と密接な相関があ
り、基板温度を本発明の範囲とすることにより初めてそ
の作用を得ることができる。その結果、欠陥密度の少な
い緻密な膜を形成することを可能とし、膜中に含まれる
微量の水素は格子歪みを緩和する作用として有効に働
く。水素を分解して水素ラジカルの発生密度を高めるに
は、グロー放電を発生させるための高周波電源周波数１
３．５６〜１２０MHz、好ましくは２７〜７０MHzにする
と良い。
【００１５】このように本発明は、酸化窒化水素化シリ
コン膜における酸素、窒素、水素の量を最適なものとす
ることにより初めて得られる効果を有効に利用するもの
である。同じ作製法で形成される酸化窒化水素化シリコ
ン膜であってもその作製方法や作製条件により異なる組
成の膜が形成され、例えば、水素が過剰に含まれること
により、上述のように膜の不安定さを増大させる結果を
もたらすことになる。
コン膜における酸素、窒素、水素の量を最適なものとす
ることにより初めて得られる効果を有効に利用するもの
である。同じ作製法で形成される酸化窒化水素化シリコ
ン膜であってもその作製方法や作製条件により異なる組
成の膜が形成され、例えば、水素が過剰に含まれること
により、上述のように膜の不安定さを増大させる結果を
もたらすことになる。
【００１６】さらに、このような酸化窒化水素化シリコ
ン膜で、ＴＦＴのゲート絶縁膜、下地膜、保護絶縁膜ま
たは層間絶縁膜を形成し、その後、３００℃以上５００
℃以下の温度で熱処理をすることにより、酸化窒化水素
化シリコン膜が含有する水素が放出され、これを活性層
に拡散させることにより、活性層の水素化を効果的に行
うこともできる。以下に本発明の実施形態を詳細に記述
する。
ン膜で、ＴＦＴのゲート絶縁膜、下地膜、保護絶縁膜ま
たは層間絶縁膜を形成し、その後、３００℃以上５００
℃以下の温度で熱処理をすることにより、酸化窒化水素
化シリコン膜が含有する水素が放出され、これを活性層
に拡散させることにより、活性層の水素化を効果的に行
うこともできる。以下に本発明の実施形態を詳細に記述
する。
【００１７】
【発明の実施の形態】本実施形態では、ＴＦＴに代表さ
れる半導体装置に適した絶縁膜の作製方法について説明
する。そのような絶縁膜として酸化窒化水素化シリコン
膜は有用であり、本発明の酸化窒化水素化シリコン膜は
プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、Ｈ2を原料ガスと
して作製されるものである。ここでは、その酸化窒化水
素化シリコン膜を用いてＭＯＳ構造の試料を作製したと
きに得られる容量―電圧特性（以下、Ｃ−Ｖ特性と略し
て記す）を示す。
れる半導体装置に適した絶縁膜の作製方法について説明
する。そのような絶縁膜として酸化窒化水素化シリコン
膜は有用であり、本発明の酸化窒化水素化シリコン膜は
プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、Ｈ2を原料ガスと
して作製されるものである。ここでは、その酸化窒化水
素化シリコン膜を用いてＭＯＳ構造の試料を作製したと
きに得られる容量―電圧特性（以下、Ｃ−Ｖ特性と略し
て記す）を示す。
【００１８】酸化窒化水素化シリコン膜の作製に用いる
プラズマＣＶＤ装置は、容量結合型の方式を採用すれば
良い。その時の代表的な作製条件を表１に示す。表１に
は3種類の作製条件が記載されているが、本発明に係わ
る作製条件は＃１８８３と＃１８８４である。＃１８７
６は従来の酸化窒化シリコン膜の作製条件であり、対比
するために記載した。表１には、酸化窒化水素化シリコ
ン膜の成膜条件と、その成膜前に実施する前処理条件に
ついて記載されている。この前処理は必須なものではな
いが、酸化窒化水素化シリコン膜特性の再現性やＴＦＴ
に応用した場合におけるその特性の再現性を高めるため
に有用であった。
プラズマＣＶＤ装置は、容量結合型の方式を採用すれば
良い。その時の代表的な作製条件を表１に示す。表１に
は3種類の作製条件が記載されているが、本発明に係わ
る作製条件は＃１８８３と＃１８８４である。＃１８７
６は従来の酸化窒化シリコン膜の作製条件であり、対比
するために記載した。表１には、酸化窒化水素化シリコ
ン膜の成膜条件と、その成膜前に実施する前処理条件に
ついて記載されている。この前処理は必須なものではな
いが、酸化窒化水素化シリコン膜特性の再現性やＴＦＴ
に応用した場合におけるその特性の再現性を高めるため
に有用であった。
【００１９】
【表１】
【００２０】表1を参照すると前処理条件は、水素を３
３８Pa・l/sec導入し、圧力２０Pa、高周波電力０．２W/
cm2でプラズマを生成して2分間処理する。また、水素を
１６９Pa・l/secと酸素を１６９Pa・l/sec導入して、圧力
４０Paで同様にプラズマを生成して処理しても良い。ま
た、表には記載しないが、Ｎ2Ｏと水素を導入して圧力
１０〜７０Pa、高周波電力密度０．１〜０．５W/cm2で
数分間処理しても良い。このような前処理のとき基板温
度は３００〜４５０℃、好ましくは４００℃とすれば良
い。前処理の効果は、基板上の被堆積表面をクリーニン
グする作用や、被堆積表面に水素を吸着させ一時的に不
活性化させることで、その後堆積される酸化窒化水素化
シリコン膜の界面特性を安定化させる作用がある。ま
た、酸素やＮ2Ｏを同時に導入することにより、被堆積
表面の最表面およびその近傍を酸化させ、界面準位密度
を低減させるなどの好ましい作用がある。
３８Pa・l/sec導入し、圧力２０Pa、高周波電力０．２W/
cm2でプラズマを生成して2分間処理する。また、水素を
１６９Pa・l/secと酸素を１６９Pa・l/sec導入して、圧力
４０Paで同様にプラズマを生成して処理しても良い。ま
た、表には記載しないが、Ｎ2Ｏと水素を導入して圧力
１０〜７０Pa、高周波電力密度０．１〜０．５W/cm2で
数分間処理しても良い。このような前処理のとき基板温
度は３００〜４５０℃、好ましくは４００℃とすれば良
い。前処理の効果は、基板上の被堆積表面をクリーニン
グする作用や、被堆積表面に水素を吸着させ一時的に不
活性化させることで、その後堆積される酸化窒化水素化
シリコン膜の界面特性を安定化させる作用がある。ま
た、酸素やＮ2Ｏを同時に導入することにより、被堆積
表面の最表面およびその近傍を酸化させ、界面準位密度
を低減させるなどの好ましい作用がある。
【００２１】本発明の酸化窒化水素化シリコン膜の成膜
条件は、ＳｉＨ4を１〜１７Pa・l/sec、Ｎ2Ｏを１６９〜
５０６Pa・l/sec、水素を１６９〜１２６６Pa・l/sec、反
応圧力１０〜７０Pa、高周波電力密度０．１〜１．０W/
cm2とし、基板温度は３００〜４５０℃、好ましくは４
００℃で成膜する。＃１８８３の条件では、ＳｉＨ4を
８．４４Pa・l/sec、Ｎ2Ｏを２０３Pa・l/sec、水素を８
４４Pa・l/sec、反応圧力２０Pa、高周波電力密度０．４
W/cm2とし、基板温度４００℃で作製した。高周波電源
周波数は１３．５６〜１２０MHz、好ましくは２７〜６
０MHzが適用され得るが、ここでは６０MHzとした。ま
た、＃１８８４の条件では、＃１８８３の条件において
水素の流量を２１１Pa・l/secとして作製した。このよう
なそれぞれのガスの流量は、その絶対値を限定するもの
ではなく本来はその流量比に意味を持っている。Ｘｈ＝
［Ｈ2］／（［ＳｉＨ4］＋［Ｎ2Ｏ］）とすると、Ｘｈ
は０．１〜７の範囲とすれば良い。また、前述のよう
に、Ｘｇ＝［Ｎ2Ｏ］／（［ＳｉＨ4］＋［Ｎ2Ｏ］）と
すると、Ｘｇは０．９０〜０．９９６の範囲とすれば良
い。また、表1に記載した＃１８７６の条件は従来の条
件であり、水素を添加しないで作製する酸化窒化水素化
シリコン膜の代表的な作製条件である。
条件は、ＳｉＨ4を１〜１７Pa・l/sec、Ｎ2Ｏを１６９〜
５０６Pa・l/sec、水素を１６９〜１２６６Pa・l/sec、反
応圧力１０〜７０Pa、高周波電力密度０．１〜１．０W/
cm2とし、基板温度は３００〜４５０℃、好ましくは４
００℃で成膜する。＃１８８３の条件では、ＳｉＨ4を
８．４４Pa・l/sec、Ｎ2Ｏを２０３Pa・l/sec、水素を８
４４Pa・l/sec、反応圧力２０Pa、高周波電力密度０．４
W/cm2とし、基板温度４００℃で作製した。高周波電源
周波数は１３．５６〜１２０MHz、好ましくは２７〜６
０MHzが適用され得るが、ここでは６０MHzとした。ま
た、＃１８８４の条件では、＃１８８３の条件において
水素の流量を２１１Pa・l/secとして作製した。このよう
なそれぞれのガスの流量は、その絶対値を限定するもの
ではなく本来はその流量比に意味を持っている。Ｘｈ＝
［Ｈ2］／（［ＳｉＨ4］＋［Ｎ2Ｏ］）とすると、Ｘｈ
は０．１〜７の範囲とすれば良い。また、前述のよう
に、Ｘｇ＝［Ｎ2Ｏ］／（［ＳｉＨ4］＋［Ｎ2Ｏ］）と
すると、Ｘｇは０．９０〜０．９９６の範囲とすれば良
い。また、表1に記載した＃１８７６の条件は従来の条
件であり、水素を添加しないで作製する酸化窒化水素化
シリコン膜の代表的な作製条件である。
【００２２】このようにして作製した酸化窒化水素化シ
リコン膜の特性について、まずＭＯＳ構造の試料を作製
してＣ−Ｖ特性と、そのＢＴＳ試験によるＶfbの変動に
ついて調べた。Ｃ−Ｖ特性においてはＶfbが０Ｖとなり
ＢＴＳ試験においてもその変動がないことが最も望まし
く、この値が０Ｖからずれることは、界面や絶縁膜中に
欠陥準位密度が多いことを意味する。試料は、単結晶シ
リコン基板（CZ−P型、＜１００＞、抵抗率３〜７Ωｃ
ｍ）の上に表１に示す条件で酸化窒化水素化シリコン膜
を１５５nmの厚さに形成した。電極はアルミニウム（Ａ
ｌ）をスパッタ法で４００nmの厚さに形成し、電極面積
は７８．５mm2とした。また、単結晶シリコン基板の裏
面にも同じ厚さでＡｌ電極を形成し、水素雰囲気中にお
いて３５０℃で３０分熱処理を施しシンタリングを行っ
た。ＢＴＳ試験は酸化窒化水素化シリコン膜上の電極に
ー１．７ＭＶの電圧を印加して、１５０℃で1時間放置
した。
リコン膜の特性について、まずＭＯＳ構造の試料を作製
してＣ−Ｖ特性と、そのＢＴＳ試験によるＶfbの変動に
ついて調べた。Ｃ−Ｖ特性においてはＶfbが０Ｖとなり
ＢＴＳ試験においてもその変動がないことが最も望まし
く、この値が０Ｖからずれることは、界面や絶縁膜中に
欠陥準位密度が多いことを意味する。試料は、単結晶シ
リコン基板（CZ−P型、＜１００＞、抵抗率３〜７Ωｃ
ｍ）の上に表１に示す条件で酸化窒化水素化シリコン膜
を１５５nmの厚さに形成した。電極はアルミニウム（Ａ
ｌ）をスパッタ法で４００nmの厚さに形成し、電極面積
は７８．５mm2とした。また、単結晶シリコン基板の裏
面にも同じ厚さでＡｌ電極を形成し、水素雰囲気中にお
いて３５０℃で３０分熱処理を施しシンタリングを行っ
た。ＢＴＳ試験は酸化窒化水素化シリコン膜上の電極に
ー１．７ＭＶの電圧を印加して、１５０℃で1時間放置
した。
【００２３】図３はこのような試料のＣ−Ｖ特性を示
す。測定には横川ヒューレット・パッカード社製のＹＨ
Ｐ−４１９２Ａを用いた。図３（ａ）は＃１８７６の条
件で酸化窒化水素化シリコン膜を作製したもので、ＢＴ
Ｓ試験前後で特性が大幅に変動している。一方、図３
（ｂ）は＃１８８３の条件で作製したものであり、図３
（ｃ）は＃１８８４の条件で作製した試料の特性であ
る。図３（ｂ）、（ｃ）においてはＢＴＳ試験前後にお
ける特性の変動は少ないことが確認された。表２はこの
Ｃ−Ｖ特性から得られるＶfbの値をまとめたものであ
り、初期値と１回目のＢＴＳ試験後の値であり、Ｖfbの
変動量をΔＶfbで表している。Ｖfbの初期値は、＃１８
８３の条件による試料でー２．２５Ｖ、＃１８８４の条
件による試料でー０．６６Ｖ、＃１８７６の条件による
試料でー２．８４Ｖであり、ΔＶfbはそれぞれ−０．５
５Ｖ、−０．１５Ｖ、−１．３５Ｖであった。即ち、＃
１８８４の条件で作製した試料のものが、Ｖfbの初期値
およびΔＶfbの値とも最も小さかった。
す。測定には横川ヒューレット・パッカード社製のＹＨ
Ｐ−４１９２Ａを用いた。図３（ａ）は＃１８７６の条
件で酸化窒化水素化シリコン膜を作製したもので、ＢＴ
Ｓ試験前後で特性が大幅に変動している。一方、図３
（ｂ）は＃１８８３の条件で作製したものであり、図３
（ｃ）は＃１８８４の条件で作製した試料の特性であ
る。図３（ｂ）、（ｃ）においてはＢＴＳ試験前後にお
ける特性の変動は少ないことが確認された。表２はこの
Ｃ−Ｖ特性から得られるＶfbの値をまとめたものであ
り、初期値と１回目のＢＴＳ試験後の値であり、Ｖfbの
変動量をΔＶfbで表している。Ｖfbの初期値は、＃１８
８３の条件による試料でー２．２５Ｖ、＃１８８４の条
件による試料でー０．６６Ｖ、＃１８７６の条件による
試料でー２．８４Ｖであり、ΔＶfbはそれぞれ−０．５
５Ｖ、−０．１５Ｖ、−１．３５Ｖであった。即ち、＃
１８８４の条件で作製した試料のものが、Ｖfbの初期値
およびΔＶfbの値とも最も小さかった。
【００２４】
【表２】
【００２５】このようなＣ−Ｖ特性の結果は、酸化窒化
水素化シリコン膜の作製条件において、ＳｉＨ4とＮ2Ｏ
に対し混合する水素の割合に最適な範囲があることを示
唆している。図３および表２の結果からは、Ｘｈ＝１、
Ｘｇ＝０．９６の場合に良好な結果が得られることが判
明した。
水素化シリコン膜の作製条件において、ＳｉＨ4とＮ2Ｏ
に対し混合する水素の割合に最適な範囲があることを示
唆している。図３および表２の結果からは、Ｘｈ＝１、
Ｘｇ＝０．９６の場合に良好な結果が得られることが判
明した。
【００２６】図４はこれらの試料の含有水素量をＦＴ−
ＩＲ分光器（使用装置：Nicolet Magna-IR 760）で測定
した赤外吸収分光特性から調べた。測定に用いた試料は
単結晶シリコン基板（FZ−N型、＜１００＞、抵抗率１
０００Ωcm以上）に成膜したものを用いた。いずれの試
料においてもＳｉ−Ｏ−Ｓｉ結合による１０８０〜１０
５０cm-1にピークをもつstretchingモードの吸収と８１
０cm-1にピークをもつbendingモードの吸収が観測され
ている。しかし、２３００〜２０００cm-1付近に観測さ
れるＳｉ−Ｈに関連する吸収や、ＨＳｉ−Ｏに関連する
吸収は相対的に弱く観測されている。２０００cm-1にst
retchingモードの吸収ピークをもつＳｉ−Ｈ結合を前提
として、それぞれの試料の含有水素量を定量すると、＃
１８７６、＃１８８４の条件により作製した試料では定
量することができず、この結合は１×１０19cm-3以下の
濃度であることが判明した。＃１８８３の条件で作製し
た試料からはＳｉ−Ｈ結合を４×１０19cm-3の濃度を定
量することができた。一方、３４００〜３２５０cm-1を
積分して得られるＮ−Ｈ結合の濃度を評価すると、＃１
８８３の条件で作製した試料からは６×１０20cm-3の濃
度が定量された。また、＃１８８４の条件で作製した試
料からは４×１０20cm-3の濃度が定量された。しかし、
＃１８７６の従来条件による試料では定量化することが
できなかった。
ＩＲ分光器（使用装置：Nicolet Magna-IR 760）で測定
した赤外吸収分光特性から調べた。測定に用いた試料は
単結晶シリコン基板（FZ−N型、＜１００＞、抵抗率１
０００Ωcm以上）に成膜したものを用いた。いずれの試
料においてもＳｉ−Ｏ−Ｓｉ結合による１０８０〜１０
５０cm-1にピークをもつstretchingモードの吸収と８１
０cm-1にピークをもつbendingモードの吸収が観測され
ている。しかし、２３００〜２０００cm-1付近に観測さ
れるＳｉ−Ｈに関連する吸収や、ＨＳｉ−Ｏに関連する
吸収は相対的に弱く観測されている。２０００cm-1にst
retchingモードの吸収ピークをもつＳｉ−Ｈ結合を前提
として、それぞれの試料の含有水素量を定量すると、＃
１８７６、＃１８８４の条件により作製した試料では定
量することができず、この結合は１×１０19cm-3以下の
濃度であることが判明した。＃１８８３の条件で作製し
た試料からはＳｉ−Ｈ結合を４×１０19cm-3の濃度を定
量することができた。一方、３４００〜３２５０cm-1を
積分して得られるＮ−Ｈ結合の濃度を評価すると、＃１
８８３の条件で作製した試料からは６×１０20cm-3の濃
度が定量された。また、＃１８８４の条件で作製した試
料からは４×１０20cm-3の濃度が定量された。しかし、
＃１８７６の従来条件による試料では定量化することが
できなかった。
【００２７】このように、表１に示す３つの条件で作製
した酸化窒化水素化シリコン膜を用いたＭＯＳ構造の試
料のＣ−Ｖ特性には明確な差が認められ、Ｖfbの初期値
およびＢＴＳ試験後の変動値の両者を小さくできる作製
条件があることが認められた。そして、それぞれの膜の
含有水素濃度に違いがあり、Ｃ−Ｖ特性との関連から最
適な組成があることを確認することができた。
した酸化窒化水素化シリコン膜を用いたＭＯＳ構造の試
料のＣ−Ｖ特性には明確な差が認められ、Ｖfbの初期値
およびＢＴＳ試験後の変動値の両者を小さくできる作製
条件があることが認められた。そして、それぞれの膜の
含有水素濃度に違いがあり、Ｃ−Ｖ特性との関連から最
適な組成があることを確認することができた。
【００２８】表１および表２では代表的な例を示した
が、ＴＦＴに代表される半導体装置に適した絶縁膜とし
て適した絶縁膜の組成は、酸素濃度を５５atomic％以上
７０atomic％以下、窒素濃度を０．１atomic％以上６at
omic％以下、好ましくは０．１atomic％以上２atomic％
以下とし、水素濃度を０．１atomic％以上３atomic％以
下とすれば良かった。
が、ＴＦＴに代表される半導体装置に適した絶縁膜とし
て適した絶縁膜の組成は、酸素濃度を５５atomic％以上
７０atomic％以下、窒素濃度を０．１atomic％以上６at
omic％以下、好ましくは０．１atomic％以上２atomic％
以下とし、水素濃度を０．１atomic％以上３atomic％以
下とすれば良かった。
【００２９】
【実施例】［実施例１］本実施例では、ＣＭＯＳ回路を
形成するのに必要なｎチャネル型ＴＦＴとｐチャネル型
ＴＦＴを同一基板上に作製する方法について、工程に従
って図１と図２を用いて説明する。ここでは、本発明の
酸化窒化水素化シリコン膜から成る絶縁膜を、ＴＦＴの
下地膜、ゲート絶縁膜、および層間絶縁膜に適用した。
形成するのに必要なｎチャネル型ＴＦＴとｐチャネル型
ＴＦＴを同一基板上に作製する方法について、工程に従
って図１と図２を用いて説明する。ここでは、本発明の
酸化窒化水素化シリコン膜から成る絶縁膜を、ＴＦＴの
下地膜、ゲート絶縁膜、および層間絶縁膜に適用した。
【００３０】図１（Ａ）において、基板１０１にはコー
ニング社の#７０５９ガラスや#１７３７ガラス基などに
代表されるバリウムホウケイ酸ガラスやアルミノホウケ
イ酸ガラスなどを用いる。このようなガラス基板には微
量ではあるがナトリウムなどのアルカリ金属元素が含ま
れていた。このようなガラス基板は熱処理時の温度によ
り数ｐｐｍ〜数十ｐｐｍ程度収縮するので、ガラス歪み
点よりも１０〜２０℃程度低い温度であらかじめ熱処理
しておいても良い。この基板１０１のＴＦＴを形成する
表面には、基板１０１から前記アルカリ金属元素やその
他の不純物の汚染を防ぐために下地膜１０２を形成す
る。下地膜１０２は、ＳｉＨ4、ＮＨ3、Ｎ 2Ｏから作製
する酸化窒化シリコン膜１０２ａと、ＳｉＨ4、Ｎ2Ｏ、
Ｈ2から作製する酸化窒化水素化シリコン膜１０２ｂで
形成する。酸化窒化シリコン膜１０２ａは１０〜１００
nm（好ましくは２０〜６０nm）の厚さで形成し、酸化窒
化水素化シリコン膜１０２ｂは１０〜２００nm（好まし
くは２０〜１００nm）の厚さで形成する。
ニング社の#７０５９ガラスや#１７３７ガラス基などに
代表されるバリウムホウケイ酸ガラスやアルミノホウケ
イ酸ガラスなどを用いる。このようなガラス基板には微
量ではあるがナトリウムなどのアルカリ金属元素が含ま
れていた。このようなガラス基板は熱処理時の温度によ
り数ｐｐｍ〜数十ｐｐｍ程度収縮するので、ガラス歪み
点よりも１０〜２０℃程度低い温度であらかじめ熱処理
しておいても良い。この基板１０１のＴＦＴを形成する
表面には、基板１０１から前記アルカリ金属元素やその
他の不純物の汚染を防ぐために下地膜１０２を形成す
る。下地膜１０２は、ＳｉＨ4、ＮＨ3、Ｎ 2Ｏから作製
する酸化窒化シリコン膜１０２ａと、ＳｉＨ4、Ｎ2Ｏ、
Ｈ2から作製する酸化窒化水素化シリコン膜１０２ｂで
形成する。酸化窒化シリコン膜１０２ａは１０〜１００
nm（好ましくは２０〜６０nm）の厚さで形成し、酸化窒
化水素化シリコン膜１０２ｂは１０〜２００nm（好まし
くは２０〜１００nm）の厚さで形成する。
【００３１】これらの膜は従来の平行平板型のプラズマ
ＣＶＤ法を用いて形成する。酸化窒化シリコン膜１０２
ａは、ＳｉＨ4を１６．９Pa・l/sec、ＮＨ3を１６９Pa・l
/sec、Ｎ2Ｏを３３．８Pa・l/secとして反応室に導入
し、基板温度３２５℃、反応圧力４０Pa、放電電力密度
０．４１W/cm2、放電周波数６０MHzとした。一方、酸化
窒化水素化シリコン膜１０２ｂは、ＳｉＨ4を８．４Pa・
l/sec、Ｎ2Ｏを２０３Pa・l/sec、Ｈ2を２１１Pa・l/sec
として反応室に導入し、基板温度４００℃、反応圧力２
０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHz
とした。これらの膜は、基板温度を変化させ、反応ガス
の切り替えのみで連続して形成することもできる。
ＣＶＤ法を用いて形成する。酸化窒化シリコン膜１０２
ａは、ＳｉＨ4を１６．９Pa・l/sec、ＮＨ3を１６９Pa・l
/sec、Ｎ2Ｏを３３．８Pa・l/secとして反応室に導入
し、基板温度３２５℃、反応圧力４０Pa、放電電力密度
０．４１W/cm2、放電周波数６０MHzとした。一方、酸化
窒化水素化シリコン膜１０２ｂは、ＳｉＨ4を８．４Pa・
l/sec、Ｎ2Ｏを２０３Pa・l/sec、Ｈ2を２１１Pa・l/sec
として反応室に導入し、基板温度４００℃、反応圧力２
０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHz
とした。これらの膜は、基板温度を変化させ、反応ガス
の切り替えのみで連続して形成することもできる。
【００３２】ここで作製した酸化窒化シリコン膜１０２
ａは、密度が９．２８×１０22/cm3であり、フッ化水素
アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフッ化アン
モニウム（ＮＨ4Ｆ）を１５．４％含む混合溶液（ステ
ラケミファ社製、商品名ＬＡＬ５００）の２０℃におけ
るエッチング速度が６３nm/minと遅く、緻密で硬い膜で
ある。このような膜を下地膜に用いると、この上に形成
する半導体層にガラス基板からのアルカリ金属元素が拡
散するのを防ぐのに有効である。
ａは、密度が９．２８×１０22/cm3であり、フッ化水素
アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフッ化アン
モニウム（ＮＨ4Ｆ）を１５．４％含む混合溶液（ステ
ラケミファ社製、商品名ＬＡＬ５００）の２０℃におけ
るエッチング速度が６３nm/minと遅く、緻密で硬い膜で
ある。このような膜を下地膜に用いると、この上に形成
する半導体層にガラス基板からのアルカリ金属元素が拡
散するのを防ぐのに有効である。
【００３３】次に、２５〜８０nm（好ましくは３０〜６
０nm）の厚さで非晶質構造を有する半導体層１０３ａ
を、プラズマＣＶＤ法やスパッタ法などの公知の方法で
形成する。本実施形態では、プラズマＣＶＤ法で非晶質
シリコン膜を５５nmの厚さに形成した。非晶質構造を有
する半導体膜としては、非晶質半導体膜や微結晶半導体
膜があり、非晶質シリコンゲルマニウム膜などの非晶質
構造を有する化合物半導体膜を適用しても良い。また、
下地膜１０２と非晶質半導体層１０３ａとは両者を連続
形成しても良い。例えば、前述のように酸化窒化シリコ
ン膜１０２ａと酸化窒化水素化シリコン膜１０２ｂをプ
ラズマＣＶＤ法で連続して成膜後、反応ガスをＳｉ
Ｈ4、Ｎ2Ｏ、Ｈ2からＳｉＨ4とＨ2或いはＳｉＨ4のみに
切り替えれば、一旦大気雰囲気に晒すことなく連続形成
できる。その結果、酸化窒化水素化シリコン膜１０２ｂ
の表面の汚染を防ぐことが可能となり、作製するＴＦＴ
の特性バラツキやしきい値電圧の変動を低減させること
ができる。
０nm）の厚さで非晶質構造を有する半導体層１０３ａ
を、プラズマＣＶＤ法やスパッタ法などの公知の方法で
形成する。本実施形態では、プラズマＣＶＤ法で非晶質
シリコン膜を５５nmの厚さに形成した。非晶質構造を有
する半導体膜としては、非晶質半導体膜や微結晶半導体
膜があり、非晶質シリコンゲルマニウム膜などの非晶質
構造を有する化合物半導体膜を適用しても良い。また、
下地膜１０２と非晶質半導体層１０３ａとは両者を連続
形成しても良い。例えば、前述のように酸化窒化シリコ
ン膜１０２ａと酸化窒化水素化シリコン膜１０２ｂをプ
ラズマＣＶＤ法で連続して成膜後、反応ガスをＳｉ
Ｈ4、Ｎ2Ｏ、Ｈ2からＳｉＨ4とＨ2或いはＳｉＨ4のみに
切り替えれば、一旦大気雰囲気に晒すことなく連続形成
できる。その結果、酸化窒化水素化シリコン膜１０２ｂ
の表面の汚染を防ぐことが可能となり、作製するＴＦＴ
の特性バラツキやしきい値電圧の変動を低減させること
ができる。
【００３４】そして、結晶化の工程を行い非晶質半導体
層１０３ａから結晶質半導体層１０３ｂを形成する。例
えば、レーザーアニール法や熱アニール法（固相成長
法）、またはラピットサーマルアニール法（ＲＴＡ法）
を適用すれば良い。ＲＴＡ法では、赤外線ランプ、ハロ
ゲンランプ、メタルハライドランプ、キセノンランプな
どを光源に用いる。或いは特開平７−１３０６５２号公
報で開示された技術に従って、触媒元素を用いる結晶化
法で結晶質半導体層１０３ｂを形成することもできる。
結晶化の工程ではまず、非晶質半導体層が含有する水素
を放出させておくことが肝要であり、４００〜５００℃
で１時間程度の熱処理を行い含有する水素量を５atom％
以下にしてから結晶化させることが望ましい。
層１０３ａから結晶質半導体層１０３ｂを形成する。例
えば、レーザーアニール法や熱アニール法（固相成長
法）、またはラピットサーマルアニール法（ＲＴＡ法）
を適用すれば良い。ＲＴＡ法では、赤外線ランプ、ハロ
ゲンランプ、メタルハライドランプ、キセノンランプな
どを光源に用いる。或いは特開平７−１３０６５２号公
報で開示された技術に従って、触媒元素を用いる結晶化
法で結晶質半導体層１０３ｂを形成することもできる。
結晶化の工程ではまず、非晶質半導体層が含有する水素
を放出させておくことが肝要であり、４００〜５００℃
で１時間程度の熱処理を行い含有する水素量を５atom％
以下にしてから結晶化させることが望ましい。
【００３５】結晶化をレーザーアニール法にて行う場合
には、パルス発振型または連続発光型のエキシマレーザ
ーやアルゴンレーザーをその光源とする。パルス発振型
のエキシマレーザーを用いる場合には、レーザー光を線
状に加工してレーザーアニールを行う。レーザーアニー
ル条件は実施者が適宣選択するものであるが、例えば、
レーザーパルス発振周波数３０Ｈｚとし、レーザーエネ
ルギー密度を１００〜５００mJ/cm2(代表的には３００
〜４００mJ/cm2)とする。そして線状ビームを基板全面
に渡って照射し、この時の線状ビームの重ね合わせ率
（オーバーラップ率）を８０〜９８％として行う。この
ようにして結晶質半導体層を形成することができる。
には、パルス発振型または連続発光型のエキシマレーザ
ーやアルゴンレーザーをその光源とする。パルス発振型
のエキシマレーザーを用いる場合には、レーザー光を線
状に加工してレーザーアニールを行う。レーザーアニー
ル条件は実施者が適宣選択するものであるが、例えば、
レーザーパルス発振周波数３０Ｈｚとし、レーザーエネ
ルギー密度を１００〜５００mJ/cm2(代表的には３００
〜４００mJ/cm2)とする。そして線状ビームを基板全面
に渡って照射し、この時の線状ビームの重ね合わせ率
（オーバーラップ率）を８０〜９８％として行う。この
ようにして結晶質半導体層を形成することができる。
【００３６】熱アニール法による場合にはファーネスア
ニール炉を用い、窒素雰囲気中で６００〜６６０℃程度
の温度でアニールを行う。いずれにしても非晶質半導体
層を結晶化させると原子の再配列が起こり緻密化するの
で、作製される結晶質半導体層の厚さは当初の非晶質半
導体層の厚さ（本実施例では５５nm）よりも１〜１５％
程度減少した。
ニール炉を用い、窒素雰囲気中で６００〜６６０℃程度
の温度でアニールを行う。いずれにしても非晶質半導体
層を結晶化させると原子の再配列が起こり緻密化するの
で、作製される結晶質半導体層の厚さは当初の非晶質半
導体層の厚さ（本実施例では５５nm）よりも１〜１５％
程度減少した。
【００３７】そして、結晶質半導体層１０３ｂ上にフォ
トレジストパターンを形成し、ドライエッチングによっ
て結晶質半導体層を島状に分割して島状半導体層１０
４、１０５ａを形成し活性層とする。ドライエッチング
にはＣＦ4とＯ2の混合ガスを用いた。その後、プラズマ
ＣＶＤ法や減圧ＣＶＤ法、またはスパッタ法により５０
〜１００nmの厚さの酸化シリコン膜によるマスク層１０
６を形成する。例えば、プラズマＣＶＤ法による場合、
ＴＥＯＳとＯ2とを混合し、反応圧力４０Pa、基板温度
３００〜４００℃とし、高周波（１３．５６MHz）電力
密度０．５〜０．８W/cm2で放電させ、１００〜１５０n
m代表的には１３０nmの厚さに形成する。
トレジストパターンを形成し、ドライエッチングによっ
て結晶質半導体層を島状に分割して島状半導体層１０
４、１０５ａを形成し活性層とする。ドライエッチング
にはＣＦ4とＯ2の混合ガスを用いた。その後、プラズマ
ＣＶＤ法や減圧ＣＶＤ法、またはスパッタ法により５０
〜１００nmの厚さの酸化シリコン膜によるマスク層１０
６を形成する。例えば、プラズマＣＶＤ法による場合、
ＴＥＯＳとＯ2とを混合し、反応圧力４０Pa、基板温度
３００〜４００℃とし、高周波（１３．５６MHz）電力
密度０．５〜０．８W/cm2で放電させ、１００〜１５０n
m代表的には１３０nmの厚さに形成する。
【００３８】そしてフォトレジストマスク１０７を設
け、ｎチャネル型ＴＦＴを形成する島状半導体層１０５
ａにしきい値電圧を制御する目的で１×１０16〜５×１
０17atoms/cm3程度の濃度でｐ型を付与する不純物元素
を添加する。半導体に対してｐ型を付与する不純物元素
には、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム
（Ｇａ）など周期律表第１３族の元素が知られている。
ここではイオンドープ法でジボラン（Ｂ2Ｈ6）を用いホ
ウ素（Ｂ）を添加した。ホウ素（Ｂ）添加は必ずしも必
要でなく省略しても差し支えないが、ホウ素（Ｂ）を添
加した半導体層１０５ｂはｎチャネル型ＴＦＴのしきい
値電圧を所定の範囲内に収めるために形成することがで
きた。
け、ｎチャネル型ＴＦＴを形成する島状半導体層１０５
ａにしきい値電圧を制御する目的で１×１０16〜５×１
０17atoms/cm3程度の濃度でｐ型を付与する不純物元素
を添加する。半導体に対してｐ型を付与する不純物元素
には、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム
（Ｇａ）など周期律表第１３族の元素が知られている。
ここではイオンドープ法でジボラン（Ｂ2Ｈ6）を用いホ
ウ素（Ｂ）を添加した。ホウ素（Ｂ）添加は必ずしも必
要でなく省略しても差し支えないが、ホウ素（Ｂ）を添
加した半導体層１０５ｂはｎチャネル型ＴＦＴのしきい
値電圧を所定の範囲内に収めるために形成することがで
きた。
【００３９】ｎチャネル型ＴＦＴのＬＤＤ領域を形成す
るために、ｎ型を付与する不純物元素を島状半導体層１
０５ｂに選択的に添加する。半導体に対してｎ型を付与
する不純物元素には、リン（Ｐ）、砒素（Ａｓ）、アン
チモン（Ｓｂ）など周期律表第１５族の元素が知られて
いる。フォトレジストマスク１０８を形成し、ここでは
リン（Ｐ）を添加すべく、フォスフィン（ＰＨ3）を用
いたイオンドープ法を適用した。形成される不純物領域
１０９におけるリン（Ｐ）濃度は２×１０16〜５×１０
19atoms/cm3の範囲とする。本明細書中では、不純物領
域１０９に含まれるｎ型を付与する不純物元素の濃度を
（ｎ-）と表す。
るために、ｎ型を付与する不純物元素を島状半導体層１
０５ｂに選択的に添加する。半導体に対してｎ型を付与
する不純物元素には、リン（Ｐ）、砒素（Ａｓ）、アン
チモン（Ｓｂ）など周期律表第１５族の元素が知られて
いる。フォトレジストマスク１０８を形成し、ここでは
リン（Ｐ）を添加すべく、フォスフィン（ＰＨ3）を用
いたイオンドープ法を適用した。形成される不純物領域
１０９におけるリン（Ｐ）濃度は２×１０16〜５×１０
19atoms/cm3の範囲とする。本明細書中では、不純物領
域１０９に含まれるｎ型を付与する不純物元素の濃度を
（ｎ-）と表す。
【００４０】次に、マスク層１０６を純水で希釈したフ
ッ酸などのエッチング液により除去する。そして、図１
（Ｄ）と図１（Ｅ）で島状半導体層１０５ｂに添加した
不純物元素を活性化させる工程を行う。活性化は窒素雰
囲気中で５００〜６００℃で１〜４時間の熱アニール
や、レーザーアニールなどの方法により行うことができ
る。また、両方の方法を併用して行っても良い。本実施
例では、レーザー活性化の方法を用い、ＫｒＦエキシマ
レーザー光（波長２４８nm）を用い、線状ビームを形成
して、発振周波数５〜５０Ｈｚ、エネルギー密度１００
〜５００mJ/cm2として線状ビームのオーバーラップ割合
を８０〜９８％として走査して、島状半導体層が形成さ
れた基板全面を処理した。尚、レーザー光の照射条件に
は何ら限定される事項はなく、実施者が適宣決定すれば
良い。
ッ酸などのエッチング液により除去する。そして、図１
（Ｄ）と図１（Ｅ）で島状半導体層１０５ｂに添加した
不純物元素を活性化させる工程を行う。活性化は窒素雰
囲気中で５００〜６００℃で１〜４時間の熱アニール
や、レーザーアニールなどの方法により行うことができ
る。また、両方の方法を併用して行っても良い。本実施
例では、レーザー活性化の方法を用い、ＫｒＦエキシマ
レーザー光（波長２４８nm）を用い、線状ビームを形成
して、発振周波数５〜５０Ｈｚ、エネルギー密度１００
〜５００mJ/cm2として線状ビームのオーバーラップ割合
を８０〜９８％として走査して、島状半導体層が形成さ
れた基板全面を処理した。尚、レーザー光の照射条件に
は何ら限定される事項はなく、実施者が適宣決定すれば
良い。
【００４１】次に、ゲート絶縁膜１１０をプラズマＣＶ
Ｄ法を用いて４０〜１５０nmの厚さでシリコンを含む絶
縁膜で形成する。まず、ゲート絶縁膜の成膜に先立っ
て、プラズマクリーニング処理を行う。プラズマクリー
ニング処理は、水素を３３８Pa・l/sec導入し、圧力２０
Pa、高周波電力０．２W/cm2でプラズマを生成して2分間
処理する。或いは、水素を１６９Pa・l/secと酸素を１６
９Pa・l/sec導入して、圧力４０Paで同様にプラズマを生
成して処理しても良い。基板温度は３００〜４５０℃、
好ましくは４００℃とする。この段階で、島状半導体層
１０４、１０５ｂの表面をプラズマクリーニング処理す
ることで、吸着しているボロンやリン、および有機物な
どの汚染物質をとり省くことができる。また、酸素やＮ
2Ｏを同時に導入することにより、被堆積表面の最表面
およびその近傍を酸化させ、ゲート絶縁膜との界面準位
密度を低減させるなどの好ましい作用がある。ゲート絶
縁膜１１０はこのプラズマクリーニングと連続して行
い、前述の酸化窒化水素化シリコン膜１０２ｂと同様
に、ＳｉＨ4を８．４Pa・l/sec、Ｎ2Ｏを２０３Pa・l/se
c、Ｈ2を２１１Pa・l/secとして反応室に導入し、基板温
度４００℃、反応圧力２０Pa、放電電力密度０．４１W/
cm2、放電周波数６０MHzとして形成した。
Ｄ法を用いて４０〜１５０nmの厚さでシリコンを含む絶
縁膜で形成する。まず、ゲート絶縁膜の成膜に先立っ
て、プラズマクリーニング処理を行う。プラズマクリー
ニング処理は、水素を３３８Pa・l/sec導入し、圧力２０
Pa、高周波電力０．２W/cm2でプラズマを生成して2分間
処理する。或いは、水素を１６９Pa・l/secと酸素を１６
９Pa・l/sec導入して、圧力４０Paで同様にプラズマを生
成して処理しても良い。基板温度は３００〜４５０℃、
好ましくは４００℃とする。この段階で、島状半導体層
１０４、１０５ｂの表面をプラズマクリーニング処理す
ることで、吸着しているボロンやリン、および有機物な
どの汚染物質をとり省くことができる。また、酸素やＮ
2Ｏを同時に導入することにより、被堆積表面の最表面
およびその近傍を酸化させ、ゲート絶縁膜との界面準位
密度を低減させるなどの好ましい作用がある。ゲート絶
縁膜１１０はこのプラズマクリーニングと連続して行
い、前述の酸化窒化水素化シリコン膜１０２ｂと同様
に、ＳｉＨ4を８．４Pa・l/sec、Ｎ2Ｏを２０３Pa・l/se
c、Ｈ2を２１１Pa・l/secとして反応室に導入し、基板温
度４００℃、反応圧力２０Pa、放電電力密度０．４１W/
cm2、放電周波数６０MHzとして形成した。
【００４２】ゲート絶縁膜１１０上には、ゲート電極を
形成するために導電層を成膜する。この導電層は単層で
形成しても良いが、必要に応じて二層あるいは三層とい
った積層構造とすることもできる。本実施例では、導電
性の窒化物金属膜から成る導電層（Ａ）１１１と金属膜
から成る導電層（Ｂ）１１２とを積層させた。導電層
（Ｂ）１１２はタンタル（Ｔａ）、チタン（Ｔｉ）、モ
リブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元
素、または前記元素を主成分とする合金か、前記元素を
組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ
−Ｔａ合金膜）で形成すれば良く、導電層（Ａ）１１１
は窒化タンタル（ＴａＮ）、窒化タングステン（Ｗ
Ｎ）、窒化チタン（ＴｉＮ）膜、窒化モリブデン（Ｍｏ
Ｎ）などで形成する。また、導電層（Ａ）１１１はタン
グステンシリサイド、チタンシリサイド、モリブデンシ
リサイドを適用しても良い。導電層（Ｂ）１１２は低抵
抗化を図るために含有する不純物濃度を低減させると良
く、特に酸素濃度に関しては３０ppm以下とすると良か
った。例えば、タングステン（Ｗ）は酸素濃度を３０pp
m以下とすることで２０μΩcm以下の比抵抗値を実現す
ることができた。
形成するために導電層を成膜する。この導電層は単層で
形成しても良いが、必要に応じて二層あるいは三層とい
った積層構造とすることもできる。本実施例では、導電
性の窒化物金属膜から成る導電層（Ａ）１１１と金属膜
から成る導電層（Ｂ）１１２とを積層させた。導電層
（Ｂ）１１２はタンタル（Ｔａ）、チタン（Ｔｉ）、モ
リブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元
素、または前記元素を主成分とする合金か、前記元素を
組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ
−Ｔａ合金膜）で形成すれば良く、導電層（Ａ）１１１
は窒化タンタル（ＴａＮ）、窒化タングステン（Ｗ
Ｎ）、窒化チタン（ＴｉＮ）膜、窒化モリブデン（Ｍｏ
Ｎ）などで形成する。また、導電層（Ａ）１１１はタン
グステンシリサイド、チタンシリサイド、モリブデンシ
リサイドを適用しても良い。導電層（Ｂ）１１２は低抵
抗化を図るために含有する不純物濃度を低減させると良
く、特に酸素濃度に関しては３０ppm以下とすると良か
った。例えば、タングステン（Ｗ）は酸素濃度を３０pp
m以下とすることで２０μΩcm以下の比抵抗値を実現す
ることができた。
【００４３】導電層（Ａ）１１１は１０〜５０nm（好ま
しくは２０〜３０nm）とし、導電層（Ｂ）１１２は２０
０〜４００nm（好ましくは２５０〜３５０nm）とすれば
良い。本実施例では、導電層（Ａ）１１１に３０nmの厚
さのＴａＮ膜を、導電層（Ｂ）１１２には３５０nmのＴ
ａ膜を用い、いずれもスパッタ法で形成した。ＴａＮ膜
はＴａをターゲットとしてスパッタガスにＡｒと窒素と
の混合ガスを用いて成膜した。ＴａはスパッタガスにＡ
ｒを用いた。また、これらのスパッタガス中に適量のＸ
ｅやＫｒを加えておくと、膜の内部応力を緩和して膜の
剥離を防止することができる。α相のＴａ膜の抵抗率は
２０μΩcm程度でありゲート電極に使用するのに適して
いるが、β相のＴａ膜の抵抗率は１８０μΩcm程度であ
りゲート電極とするには不向きであった。ＴａＮ膜はα
相に近い結晶構造を持つので、この上にＴａ膜を形成す
ればα相のＴａ膜が容易に得ることができる。尚、図示
しないが、導電層（Ａ）１１１の下に２〜２０nm程度の
厚さでリン（Ｐ）をドープしたシリコン膜を形成してお
くことは有効である。これにより、その上に形成される
導電膜の密着性向上と酸化防止を図ると同時に、導電層
（Ａ）または導電層（Ｂ）が微量に含有するアルカリ金
属元素がゲート絶縁膜１１０に拡散するのを防ぐことが
できる。いずれにしても、導電層（Ｂ）は抵抗率を１０
〜５００μΩcmの範囲ですることが好ましい。
しくは２０〜３０nm）とし、導電層（Ｂ）１１２は２０
０〜４００nm（好ましくは２５０〜３５０nm）とすれば
良い。本実施例では、導電層（Ａ）１１１に３０nmの厚
さのＴａＮ膜を、導電層（Ｂ）１１２には３５０nmのＴ
ａ膜を用い、いずれもスパッタ法で形成した。ＴａＮ膜
はＴａをターゲットとしてスパッタガスにＡｒと窒素と
の混合ガスを用いて成膜した。ＴａはスパッタガスにＡ
ｒを用いた。また、これらのスパッタガス中に適量のＸ
ｅやＫｒを加えておくと、膜の内部応力を緩和して膜の
剥離を防止することができる。α相のＴａ膜の抵抗率は
２０μΩcm程度でありゲート電極に使用するのに適して
いるが、β相のＴａ膜の抵抗率は１８０μΩcm程度であ
りゲート電極とするには不向きであった。ＴａＮ膜はα
相に近い結晶構造を持つので、この上にＴａ膜を形成す
ればα相のＴａ膜が容易に得ることができる。尚、図示
しないが、導電層（Ａ）１１１の下に２〜２０nm程度の
厚さでリン（Ｐ）をドープしたシリコン膜を形成してお
くことは有効である。これにより、その上に形成される
導電膜の密着性向上と酸化防止を図ると同時に、導電層
（Ａ）または導電層（Ｂ）が微量に含有するアルカリ金
属元素がゲート絶縁膜１１０に拡散するのを防ぐことが
できる。いずれにしても、導電層（Ｂ）は抵抗率を１０
〜５００μΩcmの範囲ですることが好ましい。
【００４４】次に、フォトレジストマスク１１３を形成
し、導電層（Ａ）１１１と導電層（Ｂ）１１２とを一括
でエッチングしてゲート電極１１４、１１５を形成す
る。例えば、ドライエッチング法によりＣＦ4とＯ2の混
合ガス、またはＣｌ2を用いて１〜２０Paの反応圧力で
行うことができる。ゲート電極１１４、１１５は、導電
層（Ａ）から成る１１４ａ、１１５ａと、導電層（Ｂ）
から成る１１４ｂ、１１５ｂとが一体として形成されて
いる。この時、ｎチャネル型ＴＦＴのゲート電極１１５
は不純物領域１０９の一部と、ゲート絶縁膜１１０を介
して重なるように形成する。また、ゲート電極は導電層
（Ｂ）のみで形成することも可能である。
し、導電層（Ａ）１１１と導電層（Ｂ）１１２とを一括
でエッチングしてゲート電極１１４、１１５を形成す
る。例えば、ドライエッチング法によりＣＦ4とＯ2の混
合ガス、またはＣｌ2を用いて１〜２０Paの反応圧力で
行うことができる。ゲート電極１１４、１１５は、導電
層（Ａ）から成る１１４ａ、１１５ａと、導電層（Ｂ）
から成る１１４ｂ、１１５ｂとが一体として形成されて
いる。この時、ｎチャネル型ＴＦＴのゲート電極１１５
は不純物領域１０９の一部と、ゲート絶縁膜１１０を介
して重なるように形成する。また、ゲート電極は導電層
（Ｂ）のみで形成することも可能である。
【００４５】次いで、ｐチャネル型ＴＦＴのソース領域
およびドレイン領域とする不純物領域１１７を形成す
る。ここでは、ゲート電極１１４をマスクとしてｐ型を
付与する不純物元素を添加し、自己整合的に不純物領域
を形成する。このとき、ｎチャネル型ＴＦＴを形成する
島状半導体層はフォトレジストマスク１１６で被覆して
おく。そして、不純物領域１１７はジボラン（Ｂ2Ｈ6）
を用いたイオンドープ法で形成する。この領域のボロン
（Ｂ）濃度は３×１０20〜３×１０21atoms/cm3となる
ようにする。本明細書中では、ここで形成された不純物
領域１１７に含まれるｐ型を付与する不純物元素の濃度
を（ｐ+）と表す。
およびドレイン領域とする不純物領域１１７を形成す
る。ここでは、ゲート電極１１４をマスクとしてｐ型を
付与する不純物元素を添加し、自己整合的に不純物領域
を形成する。このとき、ｎチャネル型ＴＦＴを形成する
島状半導体層はフォトレジストマスク１１６で被覆して
おく。そして、不純物領域１１７はジボラン（Ｂ2Ｈ6）
を用いたイオンドープ法で形成する。この領域のボロン
（Ｂ）濃度は３×１０20〜３×１０21atoms/cm3となる
ようにする。本明細書中では、ここで形成された不純物
領域１１７に含まれるｐ型を付与する不純物元素の濃度
を（ｐ+）と表す。
【００４６】次に、ｎチャネル型ＴＦＴのソース領域ま
たはドレイン領域を形成する不純物領域１１８の形成を
行った。ここでは、フォスフィン（ＰＨ3）を用いたイ
オンドープ法で行い、この領域のリン（Ｐ）濃度を１×
１０20〜１×１０21atoms/cm 3とした。本明細書中で
は、ここで形成された不純物領域１１８に含まれるｎ型
を付与する不純物元素の濃度を（ｎ+）と表す。不純物
領域１１７にも同時にリン（Ｐ）が添加されるが、既に
前の工程で添加されたボロン（Ｂ）濃度と比較して不純
物領域１１７に添加されたリン（Ｐ）濃度はその１／２
〜１／３程度なのでｐ型の導電性が確保され、ＴＦＴの
特性に何ら影響を与えることはなかった。
たはドレイン領域を形成する不純物領域１１８の形成を
行った。ここでは、フォスフィン（ＰＨ3）を用いたイ
オンドープ法で行い、この領域のリン（Ｐ）濃度を１×
１０20〜１×１０21atoms/cm 3とした。本明細書中で
は、ここで形成された不純物領域１１８に含まれるｎ型
を付与する不純物元素の濃度を（ｎ+）と表す。不純物
領域１１７にも同時にリン（Ｐ）が添加されるが、既に
前の工程で添加されたボロン（Ｂ）濃度と比較して不純
物領域１１７に添加されたリン（Ｐ）濃度はその１／２
〜１／３程度なのでｐ型の導電性が確保され、ＴＦＴの
特性に何ら影響を与えることはなかった。
【００４７】その後、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化する工程を熱
アニール法で行う。この工程はファーネスアニール炉を
用いれば良い。その他に、レーザーアニール法、または
ラピッドサーマルアニール法（ＲＴＡ法）で行うことが
できる。アニール処理は酸素濃度が１ppm以下、好まし
くは０．１ppm以下の窒素雰囲気中で４００〜７００
℃、代表的には５００〜６００℃で行うものであり、本
実施例では５５０℃で４時間の熱処理を行った。また、
アニール処理の前に、５０〜２００nmの厚さの保護絶縁
層１１９を酸化窒化シリコン膜や酸化シリコン膜などで
形成すると良い。好ましくは、酸化窒化水素化シリコン
膜を表１の＃１８８３または＃１８８４の条件で形成す
れば良いが、＃１８７６の条件で作製してもこの場合は
問題ない。
またはｐ型を付与する不純物元素を活性化する工程を熱
アニール法で行う。この工程はファーネスアニール炉を
用いれば良い。その他に、レーザーアニール法、または
ラピッドサーマルアニール法（ＲＴＡ法）で行うことが
できる。アニール処理は酸素濃度が１ppm以下、好まし
くは０．１ppm以下の窒素雰囲気中で４００〜７００
℃、代表的には５００〜６００℃で行うものであり、本
実施例では５５０℃で４時間の熱処理を行った。また、
アニール処理の前に、５０〜２００nmの厚さの保護絶縁
層１１９を酸化窒化シリコン膜や酸化シリコン膜などで
形成すると良い。好ましくは、酸化窒化水素化シリコン
膜を表１の＃１８８３または＃１８８４の条件で形成す
れば良いが、＃１８７６の条件で作製してもこの場合は
問題ない。
【００４８】活性化の工程の後、さらに、３〜１００％
の水素を含む雰囲気中で、３００〜５００℃で１〜１２
時間の熱処理を行い、島状半導体層を水素化する工程を
行った。この工程は熱的に励起された水素により半導体
層のダングリングボンドを終端する工程である。水素化
の他の手段として、プラズマ水素化（プラズマにより励
起された水素を用いる）を行っても良い。
の水素を含む雰囲気中で、３００〜５００℃で１〜１２
時間の熱処理を行い、島状半導体層を水素化する工程を
行った。この工程は熱的に励起された水素により半導体
層のダングリングボンドを終端する工程である。水素化
の他の手段として、プラズマ水素化（プラズマにより励
起された水素を用いる）を行っても良い。
【００４９】その後、保護絶縁層上にさらに表１に示す
＃１８８３または＃１８８４の条件で酸化窒化水素化シ
リコン膜を成膜して層間絶縁層１２０を形成する。本実
施例では酸化窒化水素化シリコン膜を、ＳｉＨ4を８．
４Pa・l/sec、Ｎ2Ｏを２００Pa・l/sec、Ｈ2を８４４Pa・l
/sec導入して反応圧力４０Pa、基板温度４００℃とし、
放電電力密度を０．４W/cm2として、５００〜１５００n
m（好ましくは６００〜８００nm）の厚さで形成する。
＃１８８３または＃１８８４の条件で酸化窒化水素化シ
リコン膜を成膜して層間絶縁層１２０を形成する。本実
施例では酸化窒化水素化シリコン膜を、ＳｉＨ4を８．
４Pa・l/sec、Ｎ2Ｏを２００Pa・l/sec、Ｈ2を８４４Pa・l
/sec導入して反応圧力４０Pa、基板温度４００℃とし、
放電電力密度を０．４W/cm2として、５００〜１５００n
m（好ましくは６００〜８００nm）の厚さで形成する。
【００５０】そして、層間絶縁層１２０および保護絶縁
層１１９ＴＦＴのソース領域またはドレイン領域に達す
るコンタクトホールを形成し、ソース配線１２１、１２
４と、ドレイン配線１２２、１２３を形成する。図示し
ていないが、本実施例ではこの電極を、Ｔｉ膜を１００
nm、Ｔｉを含むアルミニウム膜３００nm、Ｔｉ膜１５０
nmをスパッタ法で連続して形成した３層構造の積層膜と
した。
層１１９ＴＦＴのソース領域またはドレイン領域に達す
るコンタクトホールを形成し、ソース配線１２１、１２
４と、ドレイン配線１２２、１２３を形成する。図示し
ていないが、本実施例ではこの電極を、Ｔｉ膜を１００
nm、Ｔｉを含むアルミニウム膜３００nm、Ｔｉ膜１５０
nmをスパッタ法で連続して形成した３層構造の積層膜と
した。
【００５１】次に、パッシベーション膜１２５として、
窒化シリコン膜または酸化窒化シリコン膜を５０〜５０
０nm（代表的には１００〜３００nm）の厚さで形成す
る。この状態で水素化処理を行うとＴＦＴの特性向上に
対して好ましい結果が得られる。例えば、３〜１００％
の水素を含む雰囲気中で、３００〜５００℃で１〜１２
時間の熱処理を行うと良い。パッシベーション膜１２５
を緻密な窒化シリコン膜で形成し、このような温度で熱
処理を行うと、層間絶縁層１２０を形成する酸化窒化水
素化シリコン膜の含有水素が放出され、上層側は緻密な
窒化シリコン膜でキャップされることになり水素の拡散
が阻止されるので、放出される水素は下層側に優先的に
拡散し、島状半導体層１０４、１０５ｂの水素化を酸化
窒化水素化シリコン膜から放出される水素で行うことが
できる。同様に、下地膜に用いた酸化窒化水素化シリコ
ン膜からも水素が放出されるので、島状半導体層１０
４、１０５ｂは上層側および下層側の両側より水素化さ
れる。また、この水素化処理はプラズマ水素化法を用い
ても同様の効果が得ることができる。
窒化シリコン膜または酸化窒化シリコン膜を５０〜５０
０nm（代表的には１００〜３００nm）の厚さで形成す
る。この状態で水素化処理を行うとＴＦＴの特性向上に
対して好ましい結果が得られる。例えば、３〜１００％
の水素を含む雰囲気中で、３００〜５００℃で１〜１２
時間の熱処理を行うと良い。パッシベーション膜１２５
を緻密な窒化シリコン膜で形成し、このような温度で熱
処理を行うと、層間絶縁層１２０を形成する酸化窒化水
素化シリコン膜の含有水素が放出され、上層側は緻密な
窒化シリコン膜でキャップされることになり水素の拡散
が阻止されるので、放出される水素は下層側に優先的に
拡散し、島状半導体層１０４、１０５ｂの水素化を酸化
窒化水素化シリコン膜から放出される水素で行うことが
できる。同様に、下地膜に用いた酸化窒化水素化シリコ
ン膜からも水素が放出されるので、島状半導体層１０
４、１０５ｂは上層側および下層側の両側より水素化さ
れる。また、この水素化処理はプラズマ水素化法を用い
ても同様の効果が得ることができる。
【００５２】こうして基板１０１上に、ｎチャネル型Ｔ
ＦＴ１３４とｐチャネル型ＴＦＴ１３３とを完成させる
ことができた。ｐチャネル型ＴＦＴ１３３には、島状半
導体層１０４にチャネル形成領域１２６、ソース領域１
２７、ドレイン領域１２８を有している。ｎチャネル型
ＴＦＴ１３４には、島状半導体層１０５にチャネル形成
領域１２９、ゲート電極１１５と重なるＬＤＤ領域１３
０（以降、このようなＬＤＤ領域をＬovと記す）、ソー
ス領域１３２、ドレイン領域１３１を有している。この
Ｌov領域のチャネル長方向の長さは、チャネル長３〜８
μmに対して、０．５〜３．０μm（好ましくは１．０〜
１．５μm）とした。図２ではそれぞれのＴＦＴをシン
グルゲート構造としたが、ダブルゲート構造でも良い
し、複数のゲート電極を設けたマルチゲート構造として
も差し支えない。
ＦＴ１３４とｐチャネル型ＴＦＴ１３３とを完成させる
ことができた。ｐチャネル型ＴＦＴ１３３には、島状半
導体層１０４にチャネル形成領域１２６、ソース領域１
２７、ドレイン領域１２８を有している。ｎチャネル型
ＴＦＴ１３４には、島状半導体層１０５にチャネル形成
領域１２９、ゲート電極１１５と重なるＬＤＤ領域１３
０（以降、このようなＬＤＤ領域をＬovと記す）、ソー
ス領域１３２、ドレイン領域１３１を有している。この
Ｌov領域のチャネル長方向の長さは、チャネル長３〜８
μmに対して、０．５〜３．０μm（好ましくは１．０〜
１．５μm）とした。図２ではそれぞれのＴＦＴをシン
グルゲート構造としたが、ダブルゲート構造でも良い
し、複数のゲート電極を設けたマルチゲート構造として
も差し支えない。
【００５３】このように作製したＴＦＴの特性を評価し
た。ＴＦＴで形成した回路を所望の駆動電圧で正常に動
作させるために着目する特性は、Ｖth、Ｓ値、電界効果
移動度などであり、ここでは特にＶthとＳ値について着
目した。ＴＦＴのサイズはpチャネル型およびｎチャネ
ル型ＴＦＴ共にチャネル長Ｌ＝８μm、チャネル幅Ｗ＝
８μmであり、ｎチャネル型ＴＦＴにはＬＤＤとしてＬo
v＝２μmを設けてある。
た。ＴＦＴで形成した回路を所望の駆動電圧で正常に動
作させるために着目する特性は、Ｖth、Ｓ値、電界効果
移動度などであり、ここでは特にＶthとＳ値について着
目した。ＴＦＴのサイズはpチャネル型およびｎチャネ
ル型ＴＦＴ共にチャネル長Ｌ＝８μm、チャネル幅Ｗ＝
８μmであり、ｎチャネル型ＴＦＴにはＬＤＤとしてＬo
v＝２μmを設けてある。
【００５４】その結果、完成したＴＦＴにおいてｎチャ
ネル型ＴＦＴでは、Ｓ値を０．１０V/dec以上０．３０V
/dec以下、Ｖｔｈを０．５Ｖ以上２．５Ｖ以下、電界効
果移動度は１２０cm2/V・sec以上２５０cm2/V・sec以下と
することができる。また、ｐチャネル型ＴＦＴでは、Ｓ
値を０．１０V/dec以上０．３０V/dec以下、Ｖｔｈを−
２．５Ｖ以上−０．５Ｖ以下、電界効果移動度は８０cm
2/V・sec以上１５０cm2/V・sec以下とすることができる。
このような特性は、ＴＦＴの下地膜やゲート絶縁膜、さ
らに保護絶縁膜または層間絶縁膜にＳｉＨ4、Ｎ2Ｏ、Ｈ
2から作製される酸化窒化水素化シリコン膜で形成し、
その含有水素量をはじめとする組成を適したものとする
ことにより、再現性良く得ることができる。
ネル型ＴＦＴでは、Ｓ値を０．１０V/dec以上０．３０V
/dec以下、Ｖｔｈを０．５Ｖ以上２．５Ｖ以下、電界効
果移動度は１２０cm2/V・sec以上２５０cm2/V・sec以下と
することができる。また、ｐチャネル型ＴＦＴでは、Ｓ
値を０．１０V/dec以上０．３０V/dec以下、Ｖｔｈを−
２．５Ｖ以上−０．５Ｖ以下、電界効果移動度は８０cm
2/V・sec以上１５０cm2/V・sec以下とすることができる。
このような特性は、ＴＦＴの下地膜やゲート絶縁膜、さ
らに保護絶縁膜または層間絶縁膜にＳｉＨ4、Ｎ2Ｏ、Ｈ
2から作製される酸化窒化水素化シリコン膜で形成し、
その含有水素量をはじめとする組成を適したものとする
ことにより、再現性良く得ることができる。
【００５５】［実施例２］ＴＦＴの活性層とする結晶質
半導体膜の作製方法は、レーザーアニール法のみに限定
されるものでなく、レーザーアニール法と熱アニール法
を併用しても良い。また、熱アニール法による結晶化
は、特開平７−１３０６５２号公報で開示される触媒元
素を用いる結晶化法にも応用することができる。その方
法を図５を用いて説明する。
半導体膜の作製方法は、レーザーアニール法のみに限定
されるものでなく、レーザーアニール法と熱アニール法
を併用しても良い。また、熱アニール法による結晶化
は、特開平７−１３０６５２号公報で開示される触媒元
素を用いる結晶化法にも応用することができる。その方
法を図５を用いて説明する。
【００５６】図５（Ａ）で示すように、実施例１と同様
にして、基板１０１上に酸化窒化シリコン膜１０２ａ、
酸化窒化水素化シリコン膜１０２ｂを形成する。そして
プラズマＣＶＤ法やスパッタ法などで非晶質半導体膜１
０３ａを２５〜８０nmの厚さで形成する。例えば、非晶
質シリコン膜を５５nmの厚さで形成する。そして、重量
換算で１０ｐｐｍの触媒元素を含む水溶液をスピンコー
ト法で塗布して触媒元素を含有する層１５０を形成す
る。触媒元素にはニッケル（Ｎｉ）、ゲルマニウム（Ｇ
ｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓ
ｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、
銅（Ｃｕ）、金（Ａｕ）などである。この触媒元素を含
有する層１５０は、スピンコート法の他にスパッタ法や
真空蒸着法によって上記触媒元素の層を１〜５nmの厚さ
に形成しても良い。
にして、基板１０１上に酸化窒化シリコン膜１０２ａ、
酸化窒化水素化シリコン膜１０２ｂを形成する。そして
プラズマＣＶＤ法やスパッタ法などで非晶質半導体膜１
０３ａを２５〜８０nmの厚さで形成する。例えば、非晶
質シリコン膜を５５nmの厚さで形成する。そして、重量
換算で１０ｐｐｍの触媒元素を含む水溶液をスピンコー
ト法で塗布して触媒元素を含有する層１５０を形成す
る。触媒元素にはニッケル（Ｎｉ）、ゲルマニウム（Ｇ
ｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓ
ｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、
銅（Ｃｕ）、金（Ａｕ）などである。この触媒元素を含
有する層１５０は、スピンコート法の他にスパッタ法や
真空蒸着法によって上記触媒元素の層を１〜５nmの厚さ
に形成しても良い。
【００５７】そして、図５（Ｂ）に示す結晶化の工程で
は、まず４００〜５００℃で１時間程度の熱処理を行
い、非晶質シリコン膜の含有水素量を５atomic％以下に
する。そして、ファーネスアニール炉を用い、窒素雰囲
気中で５５０〜６００℃で１〜８時間の熱アニールを行
う。以上の工程により結晶質半導体膜（結晶質シリコン
膜）１０３ｃを得ることができる。しかし、ここまでの
工程で熱アニールによって作製された結晶質半導体膜１
０３ｃは、透過型電子顕微鏡などで微視的に観察すると
複数の結晶粒から成り、その結晶粒の大きさとその配置
は一様ではなくランダムなものである。また、ラマン分
光法からスペクトルや、光学顕微鏡観察により巨視的に
観察すると局所的に非晶質領域が残存していることが観
察されることがある。
は、まず４００〜５００℃で１時間程度の熱処理を行
い、非晶質シリコン膜の含有水素量を５atomic％以下に
する。そして、ファーネスアニール炉を用い、窒素雰囲
気中で５５０〜６００℃で１〜８時間の熱アニールを行
う。以上の工程により結晶質半導体膜（結晶質シリコン
膜）１０３ｃを得ることができる。しかし、ここまでの
工程で熱アニールによって作製された結晶質半導体膜１
０３ｃは、透過型電子顕微鏡などで微視的に観察すると
複数の結晶粒から成り、その結晶粒の大きさとその配置
は一様ではなくランダムなものである。また、ラマン分
光法からスペクトルや、光学顕微鏡観察により巨視的に
観察すると局所的に非晶質領域が残存していることが観
察されることがある。
【００５８】このような結晶質半導体膜１０３ｃの結晶
性をより高めるために、レーザーアニール法をこの段階
で実施すると有効である。レーザーアニール法では結晶
質半導体膜１０３ｃを一旦溶融状態にしてから再結晶化
させるため、上記目的を達成することができる。例え
ば、ＸｅＣｌエキシマレーザー（波長３０８nm）を用
い、光学系で線状ビームを形成して、発振周波数５〜５
０Hz、エネルギー密度１００〜５００mJ/cm2として線状
ビームのオーバーラップ割合を８０〜９８％として照射
する。このようにして、結晶質半導体膜１０３ｃの結晶
性をより高めことができる。しかし、この状態で結晶質
半導体膜１０３ｃの表面に残存する触媒元素の濃度は３
×１０10〜２×１０11atoms/cm2であった。
性をより高めるために、レーザーアニール法をこの段階
で実施すると有効である。レーザーアニール法では結晶
質半導体膜１０３ｃを一旦溶融状態にしてから再結晶化
させるため、上記目的を達成することができる。例え
ば、ＸｅＣｌエキシマレーザー（波長３０８nm）を用
い、光学系で線状ビームを形成して、発振周波数５〜５
０Hz、エネルギー密度１００〜５００mJ/cm2として線状
ビームのオーバーラップ割合を８０〜９８％として照射
する。このようにして、結晶質半導体膜１０３ｃの結晶
性をより高めことができる。しかし、この状態で結晶質
半導体膜１０３ｃの表面に残存する触媒元素の濃度は３
×１０10〜２×１０11atoms/cm2であった。
【００５９】そこで、特開平１０−２４７７３５号公報
で開示されているゲッタリングの工程を続いて行うこと
は有効な手段の一つである。このゲッタリングの工程に
より結晶質半導体膜１０３ｃの触媒元素の濃度を１×１
０17atoms/cm3以下、好ましくは１×１０16atoms/cm3に
まで低減させることができる。まず、図５（Ｃ）に示す
ように、結晶質半導体膜１０３ｃの表面にマスク絶縁膜
膜１５１を１５０nmの厚さに形成し、パターニングによ
り開口部１５２を形成し、結晶質半導体膜の一部を露出
させる。そして、リンを添加する工程を実施して、結晶
質半導体膜１０３ｃにリン含有領域１５３を設ける。こ
の状態で、図５（Ｄ）に示すように、窒素雰囲気中で５
００〜８００℃（好ましくは５００〜５５０℃）、５〜
２４時間、例えば５２５℃、１２時間の熱処理を行う
と、リン含有領域１５３がゲッタリングサイトとして働
き、結晶質シリコン膜１０３ｃに残存している触媒元素
をリン含有領域１５３に偏析させることができる。そし
て、マスク絶縁膜膜１５２とリン含有領域１５３を除去
し、図５（Ｅ）に示すように島状半導体層１０４'、１
０５'を形成することにより、結晶化の工程で使用した
触媒元素の濃度を１×１０17atoms/cm3以下にまで低減
された結晶質シリコン膜を得ることができる。
で開示されているゲッタリングの工程を続いて行うこと
は有効な手段の一つである。このゲッタリングの工程に
より結晶質半導体膜１０３ｃの触媒元素の濃度を１×１
０17atoms/cm3以下、好ましくは１×１０16atoms/cm3に
まで低減させることができる。まず、図５（Ｃ）に示す
ように、結晶質半導体膜１０３ｃの表面にマスク絶縁膜
膜１５１を１５０nmの厚さに形成し、パターニングによ
り開口部１５２を形成し、結晶質半導体膜の一部を露出
させる。そして、リンを添加する工程を実施して、結晶
質半導体膜１０３ｃにリン含有領域１５３を設ける。こ
の状態で、図５（Ｄ）に示すように、窒素雰囲気中で５
００〜８００℃（好ましくは５００〜５５０℃）、５〜
２４時間、例えば５２５℃、１２時間の熱処理を行う
と、リン含有領域１５３がゲッタリングサイトとして働
き、結晶質シリコン膜１０３ｃに残存している触媒元素
をリン含有領域１５３に偏析させることができる。そし
て、マスク絶縁膜膜１５２とリン含有領域１５３を除去
し、図５（Ｅ）に示すように島状半導体層１０４'、１
０５'を形成することにより、結晶化の工程で使用した
触媒元素の濃度を１×１０17atoms/cm3以下にまで低減
された結晶質シリコン膜を得ることができる。
【００６０】以降、実施例１における図１（Ｃ）からの
工程に従えば、このような島状半導体層１０４'、１０
５'を用いてＴＦＴを完成させることができる。また、
ゲッタリングの工程は、本実施例の方法に限定されるも
のではなく、後述するようにソース領域およびドレイン
領域の活性化の工程において同時に行う方法もある。
工程に従えば、このような島状半導体層１０４'、１０
５'を用いてＴＦＴを完成させることができる。また、
ゲッタリングの工程は、本実施例の方法に限定されるも
のではなく、後述するようにソース領域およびドレイン
領域の活性化の工程において同時に行う方法もある。
【００６１】［実施例３］図６〜図８を用いて本実施例
を説明する。まず、基板６０１としてガラス基板、例え
ばコーニング社の＃１７３７基板を用意した。そして、
基板６０１上にゲート電極６０２を形成した。ここで
は、スパッタ法を用いて、タンタル（Ｔａ）膜を２００
nmの厚さに形成した。また、ゲート電極６０２を、窒化
タンタル（ＴａＮ）膜（膜厚５０nm）とＴａ膜（膜厚２
５０nm）の2層構造としても良い。Ｔａ膜はスパッタ法
でＡｒガスを用い、Ｔａをターゲットとして形成する
が、ＡｒガスにＸｅガスを加えた混合ガスでスパッタす
ると内部応力の絶対値を２×108Pa以下にすることがで
きる（図６（Ａ））。
を説明する。まず、基板６０１としてガラス基板、例え
ばコーニング社の＃１７３７基板を用意した。そして、
基板６０１上にゲート電極６０２を形成した。ここで
は、スパッタ法を用いて、タンタル（Ｔａ）膜を２００
nmの厚さに形成した。また、ゲート電極６０２を、窒化
タンタル（ＴａＮ）膜（膜厚５０nm）とＴａ膜（膜厚２
５０nm）の2層構造としても良い。Ｔａ膜はスパッタ法
でＡｒガスを用い、Ｔａをターゲットとして形成する
が、ＡｒガスにＸｅガスを加えた混合ガスでスパッタす
ると内部応力の絶対値を２×108Pa以下にすることがで
きる（図６（Ａ））。
【００６２】そして、ゲート絶縁膜６０３、非晶質半導
体層６０４を順次大気開放しないで連続形成した。ゲー
ト絶縁膜６０３は、プラズマＣＶＤ法を用い窒素リッチ
な窒酸化シリコン膜６０３ａを２５nmの厚さに形成し、
その上に表１に記載した＃１８８４の条件で作製する酸
化窒化水素化シリコン膜６０３ｂを１２５nmの厚さに形
成する。また、非晶質半導体層６０４もプラズマＣＶＤ
法を用い、２０〜１００nm、好ましくは４０〜７５nmの
厚さに形成した（図６（Ｂ））。
体層６０４を順次大気開放しないで連続形成した。ゲー
ト絶縁膜６０３は、プラズマＣＶＤ法を用い窒素リッチ
な窒酸化シリコン膜６０３ａを２５nmの厚さに形成し、
その上に表１に記載した＃１８８４の条件で作製する酸
化窒化水素化シリコン膜６０３ｂを１２５nmの厚さに形
成する。また、非晶質半導体層６０４もプラズマＣＶＤ
法を用い、２０〜１００nm、好ましくは４０〜７５nmの
厚さに形成した（図６（Ｂ））。
【００６３】そして、ファーネスアニール炉を用い、４
５０〜５５０℃で1時間の熱処理を行った。この熱処理
により非晶質半導体層６０４から水素を放出させ、残存
する水素量を５atomic％以下とする。その後、非晶質半
導体層６０４を結晶化させる工程を行い、結晶質半導体
層６０５を形成する。ここでの結晶化の工程は、レーザ
ーアニール法や熱アニール法を用いれば良い。レーザー
アニール法では、例えばＫｒＦエキシマレーザー光（波
長２４８nm）を用い、線状ビームを形成して、発振パル
ス周波数３０Ｈｚ、レーザーエネルギー密度１００〜５
００mJ/cm2、線状ビームのオーバーラップ率を９６％と
して非晶質半導体層の結晶化を行った（図６（Ｃ））。
また、実施例２で説明した結晶化の方法を適用すること
もできる。
５０〜５５０℃で1時間の熱処理を行った。この熱処理
により非晶質半導体層６０４から水素を放出させ、残存
する水素量を５atomic％以下とする。その後、非晶質半
導体層６０４を結晶化させる工程を行い、結晶質半導体
層６０５を形成する。ここでの結晶化の工程は、レーザ
ーアニール法や熱アニール法を用いれば良い。レーザー
アニール法では、例えばＫｒＦエキシマレーザー光（波
長２４８nm）を用い、線状ビームを形成して、発振パル
ス周波数３０Ｈｚ、レーザーエネルギー密度１００〜５
００mJ/cm2、線状ビームのオーバーラップ率を９６％と
して非晶質半導体層の結晶化を行った（図６（Ｃ））。
また、実施例２で説明した結晶化の方法を適用すること
もできる。
【００６４】次に、こうして形成された結晶質半導体層
６０５に密接してチャネル形成領域を保護する酸化窒化
水素化シリコン膜６０６を形成した。この酸化窒化水素
化シリコン膜も表１に記載した＃１８８４の条件で作製
し２００nmの厚さに形成する。この酸化窒化水素化シリ
コン膜６０６の成膜の前にプラズマＣＶＤ装置の反応室
内で実施例１で記載したプラズマクリーニング処理を行
い、結晶質半導体層６０５の表面を処理するとＴＦＴ特
性のＶthのバラツキを減らすことができた。その後、裏
面からの露光を用いたパターニング法により、酸化窒化
水素化シリコン膜６０６に接したレジストマスク６０７
を形成する。ここでは、ゲート電極６０２がマスクとな
り、自己整合的にレジストマスク６０７を形成すること
ができる。これは図示したようにレジストマスクの大き
さは、光の回り込みによって、わずかにゲート電極の幅
より小さくなった（図６（Ｄ））。
６０５に密接してチャネル形成領域を保護する酸化窒化
水素化シリコン膜６０６を形成した。この酸化窒化水素
化シリコン膜も表１に記載した＃１８８４の条件で作製
し２００nmの厚さに形成する。この酸化窒化水素化シリ
コン膜６０６の成膜の前にプラズマＣＶＤ装置の反応室
内で実施例１で記載したプラズマクリーニング処理を行
い、結晶質半導体層６０５の表面を処理するとＴＦＴ特
性のＶthのバラツキを減らすことができた。その後、裏
面からの露光を用いたパターニング法により、酸化窒化
水素化シリコン膜６０６に接したレジストマスク６０７
を形成する。ここでは、ゲート電極６０２がマスクとな
り、自己整合的にレジストマスク６０７を形成すること
ができる。これは図示したようにレジストマスクの大き
さは、光の回り込みによって、わずかにゲート電極の幅
より小さくなった（図６（Ｄ））。
【００６５】このレジストマスク６０７を用いて酸化窒
化水素化シリコン膜６０６をエッチングして、チャネル
保護膜６０８を形成した後、レジストマスク６０７は除
去した。この工程により、チャネル保護膜６０８と接す
る領域以外の結晶質半導体層６０５の表面を露呈させ
た。このチャネル保護膜６０８は、後の不純物添加の工
程でチャネル領域に不純物が添加されることを防ぐ役目
を果すと共に、結晶質半導体層の界面準位密度を低減す
る効果があった（図６（Ｅ））。
化水素化シリコン膜６０６をエッチングして、チャネル
保護膜６０８を形成した後、レジストマスク６０７は除
去した。この工程により、チャネル保護膜６０８と接す
る領域以外の結晶質半導体層６０５の表面を露呈させ
た。このチャネル保護膜６０８は、後の不純物添加の工
程でチャネル領域に不純物が添加されることを防ぐ役目
を果すと共に、結晶質半導体層の界面準位密度を低減す
る効果があった（図６（Ｅ））。
【００６６】次いで、フォトマスクを用いたパターニン
グによって、ｎチャネル型ＴＦＴの一部とｐチャネル型
ＴＦＴの領域を覆うレジストマスク６０９を形成し、結
晶質半導体層６０５の表面が露呈している領域にｎ型を
付与する不純物元素を添加する工程を行った。そして、
ｎ+領域６１０ａを形成した。ここではイオンドープ法
でフォスフィン（ＰＨ3）を用い、ドーズ量５×１０14a
toms/cm2、加速電圧１０keVとしてリン（Ｐ）を添加し
た。また、上記レジストマスク６０９のパターンは実施
者が適宣設定することによりｎ+領域の幅が決定され、
所望の幅を有するｎ-型領域、およびチャネル形成領域
を形成することを可能としている（図７（Ａ））。
グによって、ｎチャネル型ＴＦＴの一部とｐチャネル型
ＴＦＴの領域を覆うレジストマスク６０９を形成し、結
晶質半導体層６０５の表面が露呈している領域にｎ型を
付与する不純物元素を添加する工程を行った。そして、
ｎ+領域６１０ａを形成した。ここではイオンドープ法
でフォスフィン（ＰＨ3）を用い、ドーズ量５×１０14a
toms/cm2、加速電圧１０keVとしてリン（Ｐ）を添加し
た。また、上記レジストマスク６０９のパターンは実施
者が適宣設定することによりｎ+領域の幅が決定され、
所望の幅を有するｎ-型領域、およびチャネル形成領域
を形成することを可能としている（図７（Ａ））。
【００６７】レジストマスク６０９を除去した後、保護
絶縁膜６１１ａを形成した。この膜も表１に記載した＃
１８８４の条件による酸化窒化水素化シリコン膜で５０
nmの厚さに形成した（図７（Ｂ））。次いで、保護絶縁
膜６１１ａが表面に設けられた結晶質半導体層にｎ型を
付与する不純物元素を添加する工程を行い、ｎ-型領域
６１２を形成した。但し、保護絶縁膜６１１ａを介して
その下の結晶質半導体層に不純物を添加するために、保
護絶縁膜６１１ａの厚さを考慮に入れ、適宣条件を設定
する必要があった。ここでは、ドーズ量３×１０13atom
s/nm2、加速電圧６０keVとした。こうして形成されるｎ
-領域６１２はＬＤＤ領域として機能させる（図７
（Ｃ））。
絶縁膜６１１ａを形成した。この膜も表１に記載した＃
１８８４の条件による酸化窒化水素化シリコン膜で５０
nmの厚さに形成した（図７（Ｂ））。次いで、保護絶縁
膜６１１ａが表面に設けられた結晶質半導体層にｎ型を
付与する不純物元素を添加する工程を行い、ｎ-型領域
６１２を形成した。但し、保護絶縁膜６１１ａを介して
その下の結晶質半導体層に不純物を添加するために、保
護絶縁膜６１１ａの厚さを考慮に入れ、適宣条件を設定
する必要があった。ここでは、ドーズ量３×１０13atom
s/nm2、加速電圧６０keVとした。こうして形成されるｎ
-領域６１２はＬＤＤ領域として機能させる（図７
（Ｃ））。
【００６８】次いで、ｎチャネル型ＴＦＴを覆うレジス
トマスク６１４を形成し、ｐチャネル型ＴＦＴが形成さ
れる領域にｐ型を付与する不純物元素を添加する工程を
行った。ここでは、イオンドープ法でジボラン（Ｂ
2Ｈ6）を用い、ボロン（Ｂ）を添加した。ドーズ量は４
×１０15atoms/cm2、加速電圧３０keVとしてｐ+領域６
１３を形成した（図７（Ｄ））。そして、レーザーアニ
ールまたは熱アニールによる不純物元素の活性化の工程
を行った。（図７（Ｅ））。その後、チャネル保護膜６
０８と保護絶縁膜６１１ａをそのまま残し、公知のパタ
ーニング技術により結晶性半導体層を所望の形状にエッ
チングした（図８（Ａ））。
トマスク６１４を形成し、ｐチャネル型ＴＦＴが形成さ
れる領域にｐ型を付与する不純物元素を添加する工程を
行った。ここでは、イオンドープ法でジボラン（Ｂ
2Ｈ6）を用い、ボロン（Ｂ）を添加した。ドーズ量は４
×１０15atoms/cm2、加速電圧３０keVとしてｐ+領域６
１３を形成した（図７（Ｄ））。そして、レーザーアニ
ールまたは熱アニールによる不純物元素の活性化の工程
を行った。（図７（Ｅ））。その後、チャネル保護膜６
０８と保護絶縁膜６１１ａをそのまま残し、公知のパタ
ーニング技術により結晶性半導体層を所望の形状にエッ
チングした（図８（Ａ））。
【００６９】以上の工程を経て、ｎチャネル型ＴＦＴの
ソース領域６１５、ドレイン領域６１６、ＬＤＤ領域６
１７、６１８、チャネル形成領域６１９が形成され、ｐ
チャネル型ＴＦＴのソース領域６２１、ドレイン領域６
２２、チャネル形成領域６２０が形成された。次いで、
ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴを覆って
第１の層間絶縁膜６２３を形成した。第１の層間絶縁膜
６２３は表１に記載した＃１８８３の条件で作製される
酸化窒化水素化シリコン膜を用い、１００〜５００nmの
厚さに形成した（図８（Ｂ））。そして、第２の層間絶
縁膜６２４を表１に記載した＃１８７６の条件で作製さ
れる酸化窒化水素化シリコン膜で同様に１００〜５００
nmの厚さに形成した（図８（Ｃ））。
ソース領域６１５、ドレイン領域６１６、ＬＤＤ領域６
１７、６１８、チャネル形成領域６１９が形成され、ｐ
チャネル型ＴＦＴのソース領域６２１、ドレイン領域６
２２、チャネル形成領域６２０が形成された。次いで、
ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴを覆って
第１の層間絶縁膜６２３を形成した。第１の層間絶縁膜
６２３は表１に記載した＃１８８３の条件で作製される
酸化窒化水素化シリコン膜を用い、１００〜５００nmの
厚さに形成した（図８（Ｂ））。そして、第２の層間絶
縁膜６２４を表１に記載した＃１８７６の条件で作製さ
れる酸化窒化水素化シリコン膜で同様に１００〜５００
nmの厚さに形成した（図８（Ｃ））。
【００７０】この状態で１回目の水素化の工程を行なっ
た。この工程は、例えば、３〜１００％の水素雰囲気中
で３００〜５５０℃、好ましくは３５０〜５００℃の熱
処理を１〜１２時間行なえば良い。または、プラズマ化
された水素を含む雰囲気中で同様の温度で１０〜６０分
の処理を行なっても良い。この熱処理により第１の層間
絶縁膜に含まれる水素や、上記熱処理雰囲気によって気
相中から第２の層間絶縁膜に供給された水素は拡散し、
その一部は半導体層にも達するので、結晶質半導体層の
水素化を効果的に行うことができる。
た。この工程は、例えば、３〜１００％の水素雰囲気中
で３００〜５５０℃、好ましくは３５０〜５００℃の熱
処理を１〜１２時間行なえば良い。または、プラズマ化
された水素を含む雰囲気中で同様の温度で１０〜６０分
の処理を行なっても良い。この熱処理により第１の層間
絶縁膜に含まれる水素や、上記熱処理雰囲気によって気
相中から第２の層間絶縁膜に供給された水素は拡散し、
その一部は半導体層にも達するので、結晶質半導体層の
水素化を効果的に行うことができる。
【００７１】第１の層間絶縁膜６２３と第２の層間絶縁
膜６２４はその後、所定のレジストマスクを形成して、
エッチング処理によりそれぞれのＴＦＴのソース領域
と、ドレイン領域に達するコンタクトホールが形成し
た。そして、ソース電極６２５、６２７とドレイン電極
６２６を形成した。図示していないが、本実施例ではこ
の電極を、Ｔｉ膜を１００nm、Ｔｉを含むＡｌ膜３００
nm、Ｔｉ膜１５０nmをスパッタ法で連続して形成した３
層構造の電極として用いた（図８（Ｄ））。
膜６２４はその後、所定のレジストマスクを形成して、
エッチング処理によりそれぞれのＴＦＴのソース領域
と、ドレイン領域に達するコンタクトホールが形成し
た。そして、ソース電極６２５、６２７とドレイン電極
６２６を形成した。図示していないが、本実施例ではこ
の電極を、Ｔｉ膜を１００nm、Ｔｉを含むＡｌ膜３００
nm、Ｔｉ膜１５０nmをスパッタ法で連続して形成した３
層構造の電極として用いた（図８（Ｄ））。
【００７２】さらに、パッシベーション膜６２８を形成
する工程を行なった。パッシベーション膜はプラズマＣ
ＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から形成される窒酸化
シリコン膜、またはＳｉＨ4、Ｎ2、ＮＨ3から作製され
る窒化シリコン膜で形成する。まず、膜の形成に先立っ
てＮ2Ｏ、Ｎ2、ＮＨ3等を導入してプラズマ水素化処理
を実施した。ここでプラズマ化されることにより気相中
で生成された水素は第２の層間絶縁膜中にも供給され、
基板を２００〜５００℃に加熱しておけば、水素を第１
の層間絶縁膜やさらにその下層側にも拡散させることが
でき、２回目の水素化の工程とすることができた。パッ
シベーション膜の作製条件は特に限定されるものではな
いが、緻密な膜とすることが望ましい。最後に３回目の
水素化の工程を水素または窒素を含む雰囲気中で３００
〜５５０℃の加熱処理を１〜１２時間の加熱処理により
行うことにより行なった。このとき水素は、パッシベー
ション膜６２８から第２の層間絶縁膜６２４へ、第２の
層間絶縁膜６２４から第１の層間絶縁膜６２３へ、そし
て第１の層間絶縁膜６２３から結晶質半導体層へと水素
が拡散して結晶質半導体層の水素化を効果的に実現させ
ることができる。水素は膜中から気相中へも放出される
が、パッシベーション膜を緻密な膜で形成しておけばあ
る程度それを防止できたし、雰囲気中に水素を供給して
おけばそれを補うこともできた。
する工程を行なった。パッシベーション膜はプラズマＣ
ＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から形成される窒酸化
シリコン膜、またはＳｉＨ4、Ｎ2、ＮＨ3から作製され
る窒化シリコン膜で形成する。まず、膜の形成に先立っ
てＮ2Ｏ、Ｎ2、ＮＨ3等を導入してプラズマ水素化処理
を実施した。ここでプラズマ化されることにより気相中
で生成された水素は第２の層間絶縁膜中にも供給され、
基板を２００〜５００℃に加熱しておけば、水素を第１
の層間絶縁膜やさらにその下層側にも拡散させることが
でき、２回目の水素化の工程とすることができた。パッ
シベーション膜の作製条件は特に限定されるものではな
いが、緻密な膜とすることが望ましい。最後に３回目の
水素化の工程を水素または窒素を含む雰囲気中で３００
〜５５０℃の加熱処理を１〜１２時間の加熱処理により
行うことにより行なった。このとき水素は、パッシベー
ション膜６２８から第２の層間絶縁膜６２４へ、第２の
層間絶縁膜６２４から第１の層間絶縁膜６２３へ、そし
て第１の層間絶縁膜６２３から結晶質半導体層へと水素
が拡散して結晶質半導体層の水素化を効果的に実現させ
ることができる。水素は膜中から気相中へも放出される
が、パッシベーション膜を緻密な膜で形成しておけばあ
る程度それを防止できたし、雰囲気中に水素を供給して
おけばそれを補うこともできた。
【００７３】以上の工程により、ｐチャネル型ＴＦＴと
ｎチャネル型ＴＦＴを同一基板上に逆スタガ型の構造で
形成することができた。そして、逆スタガ型のＴＦＴに
おいても、ゲート絶縁膜６０３ｂやチャネル保護膜６０
８、保護絶縁膜６１１などに本発明の酸化窒化水素化シ
リコン膜を適用することにより、完成したＴＦＴにおい
てｎチャネル型ＴＦＴでは、Ｓ値を０．１０V/dec以上
０．３０V/dec以下、Ｖｔｈを０．５Ｖ以上２．５Ｖ以
下、電界効果移動度は１２０cm2/V・sec以上２５０cm2/V
・sec以下とすることができる。また、ｐチャネル型ＴＦ
Ｔでは、Ｓ値を０．１０V/dec以上０．３０V/dec以下、
Ｖｔｈを−２．５Ｖ以上−０．５Ｖ以下、電界効果移動
度は８０cm2/V・sec以上１５０cm2/V・sec以下とすること
ができる。このような特性は、本発明の酸化窒化水素化
シリコン膜の中性欠陥や荷電欠陥をはじめとする欠陥準
位密度が低く、また半導体層との界面準位密度が低いこ
とに起因している。
ｎチャネル型ＴＦＴを同一基板上に逆スタガ型の構造で
形成することができた。そして、逆スタガ型のＴＦＴに
おいても、ゲート絶縁膜６０３ｂやチャネル保護膜６０
８、保護絶縁膜６１１などに本発明の酸化窒化水素化シ
リコン膜を適用することにより、完成したＴＦＴにおい
てｎチャネル型ＴＦＴでは、Ｓ値を０．１０V/dec以上
０．３０V/dec以下、Ｖｔｈを０．５Ｖ以上２．５Ｖ以
下、電界効果移動度は１２０cm2/V・sec以上２５０cm2/V
・sec以下とすることができる。また、ｐチャネル型ＴＦ
Ｔでは、Ｓ値を０．１０V/dec以上０．３０V/dec以下、
Ｖｔｈを−２．５Ｖ以上−０．５Ｖ以下、電界効果移動
度は８０cm2/V・sec以上１５０cm2/V・sec以下とすること
ができる。このような特性は、本発明の酸化窒化水素化
シリコン膜の中性欠陥や荷電欠陥をはじめとする欠陥準
位密度が低く、また半導体層との界面準位密度が低いこ
とに起因している。
【００７４】［実施例４］本実施例を図９〜図１３を参
照して説明する。ここでは画素部の画素ＴＦＴと、画素
部の周辺に設けられる駆動回路のＴＦＴを同一基板上に
作製する方法について工程に従って詳細に説明する。但
し、説明を簡単にするために、制御回路ではシフトレジ
スタ回路、バッファ回路などの基本回路であるＣＭＯＳ
回路と、サンプリング回路を形成するｎチャネル型ＴＦ
Ｔとを図示することにする。
照して説明する。ここでは画素部の画素ＴＦＴと、画素
部の周辺に設けられる駆動回路のＴＦＴを同一基板上に
作製する方法について工程に従って詳細に説明する。但
し、説明を簡単にするために、制御回路ではシフトレジ
スタ回路、バッファ回路などの基本回路であるＣＭＯＳ
回路と、サンプリング回路を形成するｎチャネル型ＴＦ
Ｔとを図示することにする。
【００７５】図９（Ａ）において、基板２０１にはバリ
ウムホウケイ酸ガラス基板やアルミノホウケイ酸ガラス
基板を用いる。本実施例ではアルミノホウケイ酸ガラス
基板を用いた。この基板２０１のＴＦＴを形成する表面
に下地膜２０２を形成する。下地膜２０２は、基板２０
１からのアルカリ金属元素をはじめとする不純物拡散を
防ぐために、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ
3から作製される酸化窒化シリコン膜２０２ａを５０nm
の厚さに形成した。さらにその上に、半導体層との界面
を良好に保つために、表１で記載した＃１８８４の作製
条件に従い、ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化
窒化水素化シリコン膜２０２ｂを１００nmを積層させて
下地膜２０２とする。
ウムホウケイ酸ガラス基板やアルミノホウケイ酸ガラス
基板を用いる。本実施例ではアルミノホウケイ酸ガラス
基板を用いた。この基板２０１のＴＦＴを形成する表面
に下地膜２０２を形成する。下地膜２０２は、基板２０
１からのアルカリ金属元素をはじめとする不純物拡散を
防ぐために、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ
3から作製される酸化窒化シリコン膜２０２ａを５０nm
の厚さに形成した。さらにその上に、半導体層との界面
を良好に保つために、表１で記載した＃１８８４の作製
条件に従い、ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化
窒化水素化シリコン膜２０２ｂを１００nmを積層させて
下地膜２０２とする。
【００７６】次に、２５〜８０nm（好ましくは３０〜６
０nm）の厚さで非晶質構造を有する半導体層２０３ａ
を、プラズマＣＶＤ法やスパッタ法などの公知の方法で
形成する。本実施例では、プラズマＣＶＤ法で非晶質シ
リコン膜を５５nmの厚さに形成した。また、下地膜２０
２と非晶質構造を有する半導体層２０３ａとは同じ成膜
法で形成することが可能であるので、両者を連続形成し
ても良い。下地膜２０２を形成した後、一旦大気雰囲気
に晒さないことでその表面の汚染を防ぐことが可能とな
り、作製するＴＦＴの特性バラツキやしきい値電圧の変
動を低減させることができる（図９（Ａ））。
０nm）の厚さで非晶質構造を有する半導体層２０３ａ
を、プラズマＣＶＤ法やスパッタ法などの公知の方法で
形成する。本実施例では、プラズマＣＶＤ法で非晶質シ
リコン膜を５５nmの厚さに形成した。また、下地膜２０
２と非晶質構造を有する半導体層２０３ａとは同じ成膜
法で形成することが可能であるので、両者を連続形成し
ても良い。下地膜２０２を形成した後、一旦大気雰囲気
に晒さないことでその表面の汚染を防ぐことが可能とな
り、作製するＴＦＴの特性バラツキやしきい値電圧の変
動を低減させることができる（図９（Ａ））。
【００７７】そして、公知の結晶化技術を使用して非晶
質構造を有する半導体層２０３ａから結晶質半導体層２
０３ｂを形成する。ここでは、非晶質構造を有する半導
体層２０３ａに非晶質シリコン膜を用いたので、この膜
から結晶質シリコン膜を形成する。その方法は、レーザ
ーアニール法や熱アニール法（固相成長法）を適用すれ
ば良いが、ここでは実施例２で述べた特開平７−１３０
６５２号公報で開示された技術に従って、触媒元素を用
いる結晶化法で結晶質半導体層２０３ｂを形成した。ま
ず、重量換算で１０ｐｐｍの触媒元素を含む水溶液をス
ピンコート法で塗布して触媒元素を含有する層を形成し
た（図示せず）。触媒元素にはニッケル（Ｎｉ）、ゲル
マニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、
スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金
（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などである。結晶化
の工程では、まず４００〜５００℃で１時間程度の熱処
理を行い、非晶質シリコン膜の含有水素量を５atomic％
以下にする。そして、ファーネスアニール炉を用い、窒
素雰囲気中で５５０〜６００℃で１〜８時間の熱アニー
ルを行う。以上の工程までで結晶質シリコン膜を得るこ
とができる。この状態で表面に残存する触媒元素の濃度
は３×１０10〜２×１０11atoms/cm2であった。その
後、結晶化率を高めるためにレーザーアニール法を併用
しても良い。例えば、ＸｅＣｌエキシマレーザー（波長
３０８nm）を用い、光学系で線状ビームを形成して、発
振周波数５〜５０Hz、エネルギー密度１００〜５００mJ
/cm2として線状ビームのオーバーラップ割合を８０〜９
８％として照射する。このようにして、結晶性半導体層
２０３ｂを得る（図９（Ｂ））。
質構造を有する半導体層２０３ａから結晶質半導体層２
０３ｂを形成する。ここでは、非晶質構造を有する半導
体層２０３ａに非晶質シリコン膜を用いたので、この膜
から結晶質シリコン膜を形成する。その方法は、レーザ
ーアニール法や熱アニール法（固相成長法）を適用すれ
ば良いが、ここでは実施例２で述べた特開平７−１３０
６５２号公報で開示された技術に従って、触媒元素を用
いる結晶化法で結晶質半導体層２０３ｂを形成した。ま
ず、重量換算で１０ｐｐｍの触媒元素を含む水溶液をス
ピンコート法で塗布して触媒元素を含有する層を形成し
た（図示せず）。触媒元素にはニッケル（Ｎｉ）、ゲル
マニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、
スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金
（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などである。結晶化
の工程では、まず４００〜５００℃で１時間程度の熱処
理を行い、非晶質シリコン膜の含有水素量を５atomic％
以下にする。そして、ファーネスアニール炉を用い、窒
素雰囲気中で５５０〜６００℃で１〜８時間の熱アニー
ルを行う。以上の工程までで結晶質シリコン膜を得るこ
とができる。この状態で表面に残存する触媒元素の濃度
は３×１０10〜２×１０11atoms/cm2であった。その
後、結晶化率を高めるためにレーザーアニール法を併用
しても良い。例えば、ＸｅＣｌエキシマレーザー（波長
３０８nm）を用い、光学系で線状ビームを形成して、発
振周波数５〜５０Hz、エネルギー密度１００〜５００mJ
/cm2として線状ビームのオーバーラップ割合を８０〜９
８％として照射する。このようにして、結晶性半導体層
２０３ｂを得る（図９（Ｂ））。
【００７８】そして、結晶質半導体層２０３ｂをエッチ
ング処理して島状に分割し、島状半導体層２０４〜２０
７を形成し活性層とする。その後、プラズマＣＶＤ法や
減圧ＣＶＤ法、またはスパッタ法により５０〜１００nm
の厚さの酸化シリコン膜によるマスク層２０８を形成す
る。例えば、減圧ＣＶＤ法でＳｉＨ4とＯ2との混合ガス
を用い、２６６Paにおいて４００℃に加熱して酸化シリ
コン膜を形成する（図９（Ｃ））。
ング処理して島状に分割し、島状半導体層２０４〜２０
７を形成し活性層とする。その後、プラズマＣＶＤ法や
減圧ＣＶＤ法、またはスパッタ法により５０〜１００nm
の厚さの酸化シリコン膜によるマスク層２０８を形成す
る。例えば、減圧ＣＶＤ法でＳｉＨ4とＯ2との混合ガス
を用い、２６６Paにおいて４００℃に加熱して酸化シリ
コン膜を形成する（図９（Ｃ））。
【００７９】そしてチャネルドープ工程を行う。まず、
フォトレジストマスク２０９を設け、ｎチャネル型ＴＦ
Ｔを形成する島状半導体層２０５〜２０７の全面にしき
い値電圧を制御する目的で１×１０16〜５×１０17atom
s/cm3程度の濃度でｐ型を付与する不純物元素としてボ
ロン（Ｂ）を添加した。ボロン（Ｂ）の添加はイオンド
ープ法で実施しても良いし、非晶質シリコン膜を成膜す
るときに同時に添加しておくこともできる。ここでのボ
ロン（Ｂ）添加は必ずしも必要でないが、ボロン（Ｂ）
を添加した半導体層２１０〜２１２はｎチャネル型ＴＦ
Ｔのしきい値電圧を所定の範囲内に収めるために形成す
ることが好ましかった。このチャネルドープ工程は、実
施例２または実施例３で示した方法で行っても良い（図
９（Ｄ））。
フォトレジストマスク２０９を設け、ｎチャネル型ＴＦ
Ｔを形成する島状半導体層２０５〜２０７の全面にしき
い値電圧を制御する目的で１×１０16〜５×１０17atom
s/cm3程度の濃度でｐ型を付与する不純物元素としてボ
ロン（Ｂ）を添加した。ボロン（Ｂ）の添加はイオンド
ープ法で実施しても良いし、非晶質シリコン膜を成膜す
るときに同時に添加しておくこともできる。ここでのボ
ロン（Ｂ）添加は必ずしも必要でないが、ボロン（Ｂ）
を添加した半導体層２１０〜２１２はｎチャネル型ＴＦ
Ｔのしきい値電圧を所定の範囲内に収めるために形成す
ることが好ましかった。このチャネルドープ工程は、実
施例２または実施例３で示した方法で行っても良い（図
９（Ｄ））。
【００８０】駆動回路のｎチャネル型ＴＦＴのＬＤＤ領
域を形成するために、ｎ型を付与する不純物元素を島状
半導体層２１０、２１１に選択的に添加する。そのた
め、あらかじめフォトレジストマスク２１３〜２１６を
形成した。ここではリン（Ｐ）を添加すべく、フォスフ
ィン（ＰＨ3）を用いたイオンドープ法を適用した。形
成されたｎ-不純物領域２１７、２１８のリン（Ｐ）濃
度は１×１０17〜５×１０17atoms/cm3のとする。ま
た、不純物領域２１９は、画素部の保持容量を形成する
ための半導体層であり、この領域にも同じ濃度でリン
（Ｐ）を添加した。（図１０（Ａ））
域を形成するために、ｎ型を付与する不純物元素を島状
半導体層２１０、２１１に選択的に添加する。そのた
め、あらかじめフォトレジストマスク２１３〜２１６を
形成した。ここではリン（Ｐ）を添加すべく、フォスフ
ィン（ＰＨ3）を用いたイオンドープ法を適用した。形
成されたｎ-不純物領域２１７、２１８のリン（Ｐ）濃
度は１×１０17〜５×１０17atoms/cm3のとする。ま
た、不純物領域２１９は、画素部の保持容量を形成する
ための半導体層であり、この領域にも同じ濃度でリン
（Ｐ）を添加した。（図１０（Ａ））
【００８１】次に、マスク層２０８をフッ酸などにより
除去して、図９（Ｄ）と図１０（Ａ）の工程で添加した
不純物元素を活性化させる工程を行う。活性化は、窒素
雰囲気中で５００〜６００℃で１〜４時間の熱アニール
や、レーザーアニールの方法により行うことができる。
また、両者を併用して行っても良い。本実施例では、レ
ーザー活性化の方法を用い、ＫｒＦエキシマレーザー光
（波長２４８nm）を用い、線状ビームを形成して、発振
周波数５〜５０Ｈｚ、エネルギー密度１００〜５００mJ
/cm2として線状ビームのオーバーラップ割合を８０〜９
８％として走査して、島状半導体層が形成された基板全
面を処理した。尚、レーザー光の照射条件には何ら限定
される事項はなく、実施者が適宣決定すれば良い。
除去して、図９（Ｄ）と図１０（Ａ）の工程で添加した
不純物元素を活性化させる工程を行う。活性化は、窒素
雰囲気中で５００〜６００℃で１〜４時間の熱アニール
や、レーザーアニールの方法により行うことができる。
また、両者を併用して行っても良い。本実施例では、レ
ーザー活性化の方法を用い、ＫｒＦエキシマレーザー光
（波長２４８nm）を用い、線状ビームを形成して、発振
周波数５〜５０Ｈｚ、エネルギー密度１００〜５００mJ
/cm2として線状ビームのオーバーラップ割合を８０〜９
８％として走査して、島状半導体層が形成された基板全
面を処理した。尚、レーザー光の照射条件には何ら限定
される事項はなく、実施者が適宣決定すれば良い。
【００８２】そして、ゲート絶縁膜２２０をプラズマＣ
ＶＤ法を用いて４０〜１５０nmの厚さで形成する。ここ
では、多室分離型のプラズマＣＶＤ装置を用い、ゲート
絶縁膜を形成する同じ反応室内で、或いはプラズマクリ
ーニング用の専用の反応室内で、ゲート絶縁膜の成膜に
先立って、島状半導体層が形成された基板に対しプラズ
マクリーニング処理を行う。プラズマクリーニング処理
は、水素を３３８Pa・l/sec導入し、圧力２０Pa、高周波
電力０．２W/cm2でプラズマを生成して2分間処理する。
或いは、水素を１６９Pa・l/secと酸素を１６９Pa・l/sec
導入して、圧力４０Paで同様にプラズマを生成して処理
しても良い。基板温度は３００〜５００℃、好ましくは
４００℃とする。この段階で、島状半導体層２０４、２
１０〜２１２の表面をプラズマクリーニング処理するこ
とで、吸着しているボロンやリン、および有機物などの
汚染物質をとり除き、表面に水素を吸着させ不活性化さ
せる。また、酸素やＮ2Ｏを同時に導入することによ
り、被堆積表面の最表面およびその近傍を酸化させ、ゲ
ート絶縁膜との界面準位密度を低減させるなどの好まし
い作用がある。ゲート絶縁膜２２０は基板２０１を大気
に晒すことなくプラズマクリーニングと連続して行うこ
とが望ましく、酸化窒化水素化シリコン膜２０２ｂと同
様に、ＳｉＨ4を８．４Pa・l/sec、Ｎ2Ｏを２０３Pa・l/s
ec、Ｈ2を２１１Pa・l/secの割合で反応室に導入し、基
板温度４００℃、反応圧力２０Pa、放電電力密度０．４
１W/cm2、放電周波数６０MHzとして形成する（図１０
（Ｂ））。
ＶＤ法を用いて４０〜１５０nmの厚さで形成する。ここ
では、多室分離型のプラズマＣＶＤ装置を用い、ゲート
絶縁膜を形成する同じ反応室内で、或いはプラズマクリ
ーニング用の専用の反応室内で、ゲート絶縁膜の成膜に
先立って、島状半導体層が形成された基板に対しプラズ
マクリーニング処理を行う。プラズマクリーニング処理
は、水素を３３８Pa・l/sec導入し、圧力２０Pa、高周波
電力０．２W/cm2でプラズマを生成して2分間処理する。
或いは、水素を１６９Pa・l/secと酸素を１６９Pa・l/sec
導入して、圧力４０Paで同様にプラズマを生成して処理
しても良い。基板温度は３００〜５００℃、好ましくは
４００℃とする。この段階で、島状半導体層２０４、２
１０〜２１２の表面をプラズマクリーニング処理するこ
とで、吸着しているボロンやリン、および有機物などの
汚染物質をとり除き、表面に水素を吸着させ不活性化さ
せる。また、酸素やＮ2Ｏを同時に導入することによ
り、被堆積表面の最表面およびその近傍を酸化させ、ゲ
ート絶縁膜との界面準位密度を低減させるなどの好まし
い作用がある。ゲート絶縁膜２２０は基板２０１を大気
に晒すことなくプラズマクリーニングと連続して行うこ
とが望ましく、酸化窒化水素化シリコン膜２０２ｂと同
様に、ＳｉＨ4を８．４Pa・l/sec、Ｎ2Ｏを２０３Pa・l/s
ec、Ｈ2を２１１Pa・l/secの割合で反応室に導入し、基
板温度４００℃、反応圧力２０Pa、放電電力密度０．４
１W/cm2、放電周波数６０MHzとして形成する（図１０
（Ｂ））。
【００８３】次に、ゲート電極を形成するために第１の
導電層を成膜する。本実施例では導電性の窒化物金属膜
から成る導電層（Ａ）２２１と金属膜から成る導電層
（Ｂ）２２２とを積層させた。ここでは、Ｔａをターゲ
ットとしたスパッタ法で導電層（Ｂ）２２２をタンタル
（Ｔａ）で２５０nmの厚さに形成し、導電層（Ａ）２２
１は窒化タンタル（ＴａＮ）で５０nmの厚さに形成した
（図１０（Ｃ））。
導電層を成膜する。本実施例では導電性の窒化物金属膜
から成る導電層（Ａ）２２１と金属膜から成る導電層
（Ｂ）２２２とを積層させた。ここでは、Ｔａをターゲ
ットとしたスパッタ法で導電層（Ｂ）２２２をタンタル
（Ｔａ）で２５０nmの厚さに形成し、導電層（Ａ）２２
１は窒化タンタル（ＴａＮ）で５０nmの厚さに形成した
（図１０（Ｃ））。
【００８４】次に、フォトレジストマスク２２３〜２２
７を形成し、導電層（Ａ）２２１と導電層（Ｂ）２２２
とを一括でエッチングしてゲート電極２２８〜２３１と
容量配線２３２を形成する。ゲート電極２２８〜２３１
と容量配線２３２は、導電層（Ａ）から成る２２８ａ〜
２３２ａと、導電層（Ｂ）から成る２２８ｂ〜２３２ｂ
とが一体として形成されている。この時、駆動回路に形
成するゲート電極２２９、２３０は不純物領域２１７、
２１８の一部と、ゲート絶縁膜２２０を介して重なるよ
うに形成する（図１０（Ｄ））。
７を形成し、導電層（Ａ）２２１と導電層（Ｂ）２２２
とを一括でエッチングしてゲート電極２２８〜２３１と
容量配線２３２を形成する。ゲート電極２２８〜２３１
と容量配線２３２は、導電層（Ａ）から成る２２８ａ〜
２３２ａと、導電層（Ｂ）から成る２２８ｂ〜２３２ｂ
とが一体として形成されている。この時、駆動回路に形
成するゲート電極２２９、２３０は不純物領域２１７、
２１８の一部と、ゲート絶縁膜２２０を介して重なるよ
うに形成する（図１０（Ｄ））。
【００８５】次いで、駆動回路のｐチャネル型ＴＦＴの
ソース領域およびドレイン領域を形成するために、ｐ型
を付与する不純物元素を添加する工程を行う。ここで
は、ゲート電極２２８をマスクとして、自己整合的に不
純物領域を形成する。ｎチャネル型ＴＦＴが形成される
領域はフォトレジストマスク２３３で被覆しておく。そ
して、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法でｐ
+不純物領域２３４を１×１０21atoms/cm3の濃度で形成
した（図１１（Ａ））。
ソース領域およびドレイン領域を形成するために、ｐ型
を付与する不純物元素を添加する工程を行う。ここで
は、ゲート電極２２８をマスクとして、自己整合的に不
純物領域を形成する。ｎチャネル型ＴＦＴが形成される
領域はフォトレジストマスク２３３で被覆しておく。そ
して、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法でｐ
+不純物領域２３４を１×１０21atoms/cm3の濃度で形成
した（図１１（Ａ））。
【００８６】次に、ｎチャネル型ＴＦＴにおいて、ソー
ス領域またはドレイン領域として機能する不純物領域の
形成を行った。レジストのマスク２３５〜２３７を形成
し、ｎ型を付与する不純物元素が添加して不純物領域２
３８〜２４２を形成した。これは、フォスフィン（ＰＨ
3）を用いたイオンドープ法で行い、ｎ+不純物領域２３
８〜２４２の（Ｐ）濃度を５×１０20atoms/cm3とし
た。不純物領域２３８には、既に前工程で添加されたボ
ロン（Ｂ）が含まれているが、それに比して１／２〜１
／３の濃度でリン（Ｐ）が添加されるので、添加された
リン（Ｐ）の影響は考えなくても良く、ＴＦＴの特性に
何ら影響を与えることはなかった（図１１（Ｂ））。
ス領域またはドレイン領域として機能する不純物領域の
形成を行った。レジストのマスク２３５〜２３７を形成
し、ｎ型を付与する不純物元素が添加して不純物領域２
３８〜２４２を形成した。これは、フォスフィン（ＰＨ
3）を用いたイオンドープ法で行い、ｎ+不純物領域２３
８〜２４２の（Ｐ）濃度を５×１０20atoms/cm3とし
た。不純物領域２３８には、既に前工程で添加されたボ
ロン（Ｂ）が含まれているが、それに比して１／２〜１
／３の濃度でリン（Ｐ）が添加されるので、添加された
リン（Ｐ）の影響は考えなくても良く、ＴＦＴの特性に
何ら影響を与えることはなかった（図１１（Ｂ））。
【００８７】そして、画素部のｎチャネル型ＴＦＴのＬ
ＤＤ領域を形成するために、ｎ型を付与する不純物添加
の工程を行った。ここではゲート電極２３１をマスクと
して自己整合的にｎ型を付与する不純物元素をイオンド
ープ法で添加した。添加するリン（Ｐ）の濃度は５×１
０16atoms/cm3とし、図１０（Ａ）および図１１（Ａ）
と図１１（Ｂ）で添加する不純物元素の濃度よりも低濃
度で添加することで、実質的にはｎ--不純物領域２４
３、２４４のみが形成される。（図１１（Ｃ））
ＤＤ領域を形成するために、ｎ型を付与する不純物添加
の工程を行った。ここではゲート電極２３１をマスクと
して自己整合的にｎ型を付与する不純物元素をイオンド
ープ法で添加した。添加するリン（Ｐ）の濃度は５×１
０16atoms/cm3とし、図１０（Ａ）および図１１（Ａ）
と図１１（Ｂ）で添加する不純物元素の濃度よりも低濃
度で添加することで、実質的にはｎ--不純物領域２４
３、２４４のみが形成される。（図１１（Ｃ））
【００８８】その後、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化するために熱
処理工程を行う。この工程はファーネスアニール炉を用
いた熱アニール法、レーザーアニール法、またはラピッ
ドサーマルアニール法（ＲＴＡ法）で行うことができ
る。ここではファーネスアニール法で活性化工程を行っ
た。熱処理は酸素濃度が１ppm以下、好ましくは０．１p
pm以下の窒素雰囲気中で４００〜７００℃、代表的には
５００〜６００℃で行うものであり、本実施例では５５
０℃で４時間の熱処理を行った。
またはｐ型を付与する不純物元素を活性化するために熱
処理工程を行う。この工程はファーネスアニール炉を用
いた熱アニール法、レーザーアニール法、またはラピッ
ドサーマルアニール法（ＲＴＡ法）で行うことができ
る。ここではファーネスアニール法で活性化工程を行っ
た。熱処理は酸素濃度が１ppm以下、好ましくは０．１p
pm以下の窒素雰囲気中で４００〜７００℃、代表的には
５００〜６００℃で行うものであり、本実施例では５５
０℃で４時間の熱処理を行った。
【００８９】この熱アニールにおいて、ゲート電極２２
８〜２３１と容量配線２３２を形成するＴａ膜２２８ｂ
〜２３２ｂは、表面から５〜８０nmの厚さでＴａＮから
成る導電層（Ｃ）２２８ｃ〜２３２ｃが形成される。そ
の他に導電層（Ｂ）２２８ｂ〜２３２ｂがタングステン
（Ｗ）の場合には窒化タングステン（ＷＮ）が形成さ
れ、チタン（Ｔｉ）の場合には窒化チタン（ＴｉＮ）を
形成することができる。また、窒素またはアンモニアな
どを用いた窒素を含むプラズマ雰囲気にゲート電極２２
８〜２３１を晒しても同様に形成することができる。さ
らに、３〜１００％の水素を含む雰囲気中で、３００〜
５００℃で１〜１２時間の熱アニールを行い、島状半導
体層を水素化する工程を行った。この工程は熱的に励起
された水素により半導体層のダングリングボンドを終端
する工程である。水素化の他の手段として、プラズマ水
素化（プラズマにより励起された水素を用いる）を行っ
ても良い。
８〜２３１と容量配線２３２を形成するＴａ膜２２８ｂ
〜２３２ｂは、表面から５〜８０nmの厚さでＴａＮから
成る導電層（Ｃ）２２８ｃ〜２３２ｃが形成される。そ
の他に導電層（Ｂ）２２８ｂ〜２３２ｂがタングステン
（Ｗ）の場合には窒化タングステン（ＷＮ）が形成さ
れ、チタン（Ｔｉ）の場合には窒化チタン（ＴｉＮ）を
形成することができる。また、窒素またはアンモニアな
どを用いた窒素を含むプラズマ雰囲気にゲート電極２２
８〜２３１を晒しても同様に形成することができる。さ
らに、３〜１００％の水素を含む雰囲気中で、３００〜
５００℃で１〜１２時間の熱アニールを行い、島状半導
体層を水素化する工程を行った。この工程は熱的に励起
された水素により半導体層のダングリングボンドを終端
する工程である。水素化の他の手段として、プラズマ水
素化（プラズマにより励起された水素を用いる）を行っ
ても良い。
【００９０】本実施例のように、島状半導体層を非晶質
シリコン膜から触媒元素を用いる結晶化の方法で作製し
た場合、島状半導体層中には微量（１×１０17〜１×１
０19atoms/cm3程度）の触媒元素が残留した。勿論、そ
のような状態でもＴＦＴを完成させることが可能である
が、残留する触媒元素を少なくともチャネル形成領域か
ら除去する方がより好ましかった。この触媒元素を除去
する手段の一つにリン（Ｐ）によるゲッタリング作用を
利用する手段があった。ゲッタリングに必要なリン
（Ｐ）の濃度は図１１（Ｂ）で形成したｎ+不純物領域
と同程度であれば良く、ここで実施される活性化工程の
熱アニールにより、ｎチャネル型ＴＦＴおよびｐチャネ
ル型ＴＦＴのチャネル形成領域から触媒元素を不純物領
域２３８〜２４２に偏析させゲッタリングをすることが
できた。その結果不純物領域２３８〜２４２には１×１
０17〜１×１０19atoms/cm3程度の触媒元素が偏析した
（図１１（Ｄ））。
シリコン膜から触媒元素を用いる結晶化の方法で作製し
た場合、島状半導体層中には微量（１×１０17〜１×１
０19atoms/cm3程度）の触媒元素が残留した。勿論、そ
のような状態でもＴＦＴを完成させることが可能である
が、残留する触媒元素を少なくともチャネル形成領域か
ら除去する方がより好ましかった。この触媒元素を除去
する手段の一つにリン（Ｐ）によるゲッタリング作用を
利用する手段があった。ゲッタリングに必要なリン
（Ｐ）の濃度は図１１（Ｂ）で形成したｎ+不純物領域
と同程度であれば良く、ここで実施される活性化工程の
熱アニールにより、ｎチャネル型ＴＦＴおよびｐチャネ
ル型ＴＦＴのチャネル形成領域から触媒元素を不純物領
域２３８〜２４２に偏析させゲッタリングをすることが
できた。その結果不純物領域２３８〜２４２には１×１
０17〜１×１０19atoms/cm3程度の触媒元素が偏析した
（図１１（Ｄ））。
【００９１】図１４（Ａ）および図１５（Ａ）はここま
での工程におけるＴＦＴの上面図であり、Ａ−Ａ'断面
およびＣ−Ｃ'断面は図１１（Ｄ）のＡ−Ａ'およびＣ−
Ｃ'に対応している。また、Ｂ−Ｂ'断面およびＤ−Ｄ'
断面は図１６（Ａ）および図１７（Ａ）の断面図に対応
している。図１４および図１５の上面図はゲート絶縁膜
を省略しているが、ここまでの工程で少なくとも島状半
導体層２０４〜２０７上にゲート電極２２８〜２３１と
容量配線２３２が図に示すように形成されている。
での工程におけるＴＦＴの上面図であり、Ａ−Ａ'断面
およびＣ−Ｃ'断面は図１１（Ｄ）のＡ−Ａ'およびＣ−
Ｃ'に対応している。また、Ｂ−Ｂ'断面およびＤ−Ｄ'
断面は図１６（Ａ）および図１７（Ａ）の断面図に対応
している。図１４および図１５の上面図はゲート絶縁膜
を省略しているが、ここまでの工程で少なくとも島状半
導体層２０４〜２０７上にゲート電極２２８〜２３１と
容量配線２３２が図に示すように形成されている。
【００９２】活性化および水素化の工程が終了したら、
ゲート配線とする第２の導電層を形成する。この第２の
導電層は低抵抗材料であるアルミニウム（Ａｌ）や銅
（Ｃｕ）を主成分とする導電層（Ｄ）で形成する。いず
れにしても、第２の導電層の抵抗率は０．１〜１０μΩ
cm程度とする。さらに、チタン（Ｔｉ）やタンタル（Ｔ
ａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）から成
る導電層（Ｅ）を積層形成すると良い。本実施例では、
チタン（Ｔｉ）を０．１〜２重量％含むアルミニウム
（Ａｌ）膜を導電層（Ｄ）２４５とし、チタン（Ｔｉ）
膜を導電層（Ｅ）２４６として形成した。導電層（Ｄ）
２４５は２００〜４００nm（好ましくは２５０〜３５０
nm）とすれば良く、導電層（Ｅ）２４６は５０〜２００
（好ましくは１００〜１５０nm）で形成すれば良い（図
１２（Ａ））。
ゲート配線とする第２の導電層を形成する。この第２の
導電層は低抵抗材料であるアルミニウム（Ａｌ）や銅
（Ｃｕ）を主成分とする導電層（Ｄ）で形成する。いず
れにしても、第２の導電層の抵抗率は０．１〜１０μΩ
cm程度とする。さらに、チタン（Ｔｉ）やタンタル（Ｔ
ａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）から成
る導電層（Ｅ）を積層形成すると良い。本実施例では、
チタン（Ｔｉ）を０．１〜２重量％含むアルミニウム
（Ａｌ）膜を導電層（Ｄ）２４５とし、チタン（Ｔｉ）
膜を導電層（Ｅ）２４６として形成した。導電層（Ｄ）
２４５は２００〜４００nm（好ましくは２５０〜３５０
nm）とすれば良く、導電層（Ｅ）２４６は５０〜２００
（好ましくは１００〜１５０nm）で形成すれば良い（図
１２（Ａ））。
【００９３】そして、ゲート電極に接続するゲート配線
を形成するために導電層（Ｅ）２４６と導電層（Ｄ）２
４５とをエッチング処理して、ゲート配線２４７、２４
８と容量配線２４９を形成た。エッチング処理は最初に
ＳｉＣｌ4とＣｌ2とＢＣｌ3との混合ガスを用いたドラ
イエッチング法で導電層（Ｅ）の表面から導電層（Ｄ）
の途中まで除去し、その後リン酸系のエッチング溶液に
よるウエットエッチングで導電層（Ｄ）を除去すること
により、下地との選択加工性を保ってゲート配線を形成
することができた。
を形成するために導電層（Ｅ）２４６と導電層（Ｄ）２
４５とをエッチング処理して、ゲート配線２４７、２４
８と容量配線２４９を形成た。エッチング処理は最初に
ＳｉＣｌ4とＣｌ2とＢＣｌ3との混合ガスを用いたドラ
イエッチング法で導電層（Ｅ）の表面から導電層（Ｄ）
の途中まで除去し、その後リン酸系のエッチング溶液に
よるウエットエッチングで導電層（Ｄ）を除去すること
により、下地との選択加工性を保ってゲート配線を形成
することができた。
【００９４】図１４（Ｂ）および図１５（Ｂ）はこの状
態の上面図を示し、Ａ−Ａ'断面およびＣ−Ｃ'断面は図
１２（Ｂ）のＡ−Ａ'およびＣ−Ｃ'に対応している。ま
た、Ｂ−Ｂ'断面およびＤ−Ｄ'断面は図１６（Ｂ）およ
び図１７（Ｂ）のＢ−Ｂ'およびＤ−Ｄ'に対応してい
る。図１４（Ｂ）および図１５（Ｂ）において、ゲート
配線２４７、２４８の一部は、ゲート電極２２８、２２
９、２３１の一部と重なり電気的に接触している。この
様子はＢ−Ｂ'断面およびＤ−Ｄ'断面に対応した図１６
（Ｂ）および図１７（Ｂ）の断面構造図からも明らか
で、第１の導電層を形成する導電層（Ｃ）と第２の導電
層を形成する導電層（Ｄ）とが電気的に接触している。
態の上面図を示し、Ａ−Ａ'断面およびＣ−Ｃ'断面は図
１２（Ｂ）のＡ−Ａ'およびＣ−Ｃ'に対応している。ま
た、Ｂ−Ｂ'断面およびＤ−Ｄ'断面は図１６（Ｂ）およ
び図１７（Ｂ）のＢ−Ｂ'およびＤ−Ｄ'に対応してい
る。図１４（Ｂ）および図１５（Ｂ）において、ゲート
配線２４７、２４８の一部は、ゲート電極２２８、２２
９、２３１の一部と重なり電気的に接触している。この
様子はＢ−Ｂ'断面およびＤ−Ｄ'断面に対応した図１６
（Ｂ）および図１７（Ｂ）の断面構造図からも明らか
で、第１の導電層を形成する導電層（Ｃ）と第２の導電
層を形成する導電層（Ｄ）とが電気的に接触している。
【００９５】第１の層間絶縁膜２５０は５００〜１５０
０nmの厚さとして表１で示す＃１８８３または＃１８８
４の条件で酸化窒化水素化シリコン膜を成膜して層間絶
縁層１２０を形成する。ここでは、酸化窒化水素化シリ
コン膜をＳｉＨ4を８．４Pa・l/sec、Ｎ2Ｏを２０３Pa・l
/sec、Ｈ2を８４４Pa・l/sec導入して反応圧力４０Pa、
基板温度４００℃とし、放電電力密度を０．４W/cm2と
して１０００nmの厚さで形成する。その後、それぞれの
島状半導体層に形成されたソース領域またはドレイン領
域に達するコンタクトホールを形成し、ソース配線２５
１〜２５４と、ドレイン配線２５５〜２５８を形成す
る。図示していないが、本実施例ではこの電極を、Ｔｉ
膜を１００nm、Ｔｉを含むアルミニウム膜３００nm、Ｔ
ｉ膜１５０nmをスパッタ法で連続して形成した３層構造
の積層膜とした。
０nmの厚さとして表１で示す＃１８８３または＃１８８
４の条件で酸化窒化水素化シリコン膜を成膜して層間絶
縁層１２０を形成する。ここでは、酸化窒化水素化シリ
コン膜をＳｉＨ4を８．４Pa・l/sec、Ｎ2Ｏを２０３Pa・l
/sec、Ｈ2を８４４Pa・l/sec導入して反応圧力４０Pa、
基板温度４００℃とし、放電電力密度を０．４W/cm2と
して１０００nmの厚さで形成する。その後、それぞれの
島状半導体層に形成されたソース領域またはドレイン領
域に達するコンタクトホールを形成し、ソース配線２５
１〜２５４と、ドレイン配線２５５〜２５８を形成す
る。図示していないが、本実施例ではこの電極を、Ｔｉ
膜を１００nm、Ｔｉを含むアルミニウム膜３００nm、Ｔ
ｉ膜１５０nmをスパッタ法で連続して形成した３層構造
の積層膜とした。
【００９６】次に、パッシベーション膜２５９として、
窒化シリコン膜、酸化シリコン膜、または酸化窒化シリ
コン膜を５０〜５００nm（代表的には１００〜３００n
m）の厚さで形成する。いずれにしてもパッシベーショ
ン膜は緻密な膜となるように形成して外部からの水分を
遮断したり、また、この後行う２回目の水素化の工程に
おいてキャップ層としての機能を付加させておく。例え
ば、パッシベーション膜２５９を緻密な窒化シリコン膜
で２００nmの厚さに形成し、この状態で水素化処理を行
うとＴＦＴの特性向上に対して好ましい結果が得られ
る。これは、３〜１００％の水素を含む雰囲気中、或い
は窒素雰囲気中で、３００〜５００℃で１〜１２時間の
熱処理を行うと良い。このような温度で熱処理を行う
と、第１の層間絶縁膜２５０やゲート絶縁膜２２０を形
成する酸化窒化水素化シリコン膜の含有水素が放出さ
る。しかし、上層側には緻密な窒化シリコン膜でキャッ
プされているので水素の拡散が制限されるので、放出さ
れる水素は下層側に優先的に拡散する。そして、第１の
層間絶縁膜２５０からその下層にあるゲート絶縁膜２２
０へ、ゲート絶縁膜２２０から島状半導体層２０４、２
１０〜２１２へと拡散して水素化が進行する。同様に、
下地膜２０２に用いた酸化窒化水素化シリコン膜からも
水素が放出されるので、島状半導体層は上層側および下
層側の両側より水素化される。勿論、水素化処理はこの
ような方法の他に、前述の窒化シリコン膜を成膜する前
に行うあるいはプラズマ水素化法を用いても同様の効果
が得らる。さらに、このプラズマ水素化と、上述の水素
化を併用しても良い。なお、ここで後に画素電極とドレ
イン配線を接続するためのコンタクトホールを形成する
位置において、パッシベーション膜２５９に開口部を形
成しておいても良い。（図１２（Ｃ））
窒化シリコン膜、酸化シリコン膜、または酸化窒化シリ
コン膜を５０〜５００nm（代表的には１００〜３００n
m）の厚さで形成する。いずれにしてもパッシベーショ
ン膜は緻密な膜となるように形成して外部からの水分を
遮断したり、また、この後行う２回目の水素化の工程に
おいてキャップ層としての機能を付加させておく。例え
ば、パッシベーション膜２５９を緻密な窒化シリコン膜
で２００nmの厚さに形成し、この状態で水素化処理を行
うとＴＦＴの特性向上に対して好ましい結果が得られ
る。これは、３〜１００％の水素を含む雰囲気中、或い
は窒素雰囲気中で、３００〜５００℃で１〜１２時間の
熱処理を行うと良い。このような温度で熱処理を行う
と、第１の層間絶縁膜２５０やゲート絶縁膜２２０を形
成する酸化窒化水素化シリコン膜の含有水素が放出さ
る。しかし、上層側には緻密な窒化シリコン膜でキャッ
プされているので水素の拡散が制限されるので、放出さ
れる水素は下層側に優先的に拡散する。そして、第１の
層間絶縁膜２５０からその下層にあるゲート絶縁膜２２
０へ、ゲート絶縁膜２２０から島状半導体層２０４、２
１０〜２１２へと拡散して水素化が進行する。同様に、
下地膜２０２に用いた酸化窒化水素化シリコン膜からも
水素が放出されるので、島状半導体層は上層側および下
層側の両側より水素化される。勿論、水素化処理はこの
ような方法の他に、前述の窒化シリコン膜を成膜する前
に行うあるいはプラズマ水素化法を用いても同様の効果
が得らる。さらに、このプラズマ水素化と、上述の水素
化を併用しても良い。なお、ここで後に画素電極とドレ
イン配線を接続するためのコンタクトホールを形成する
位置において、パッシベーション膜２５９に開口部を形
成しておいても良い。（図１２（Ｃ））
【００９７】図１４（Ｃ）および図１５（Ｃ）のはこの
状態の上面図を示し、Ａ−Ａ'断面およびＣ−Ｃ'断面は
図１２（Ｃ）のＡ−Ａ'およびＣ−Ｃ'に対応している。
また、Ｂ−Ｂ'断面およびＤ−Ｄ'断面は図１６（Ｃ）お
よび図１７（Ｃ）のＢ−Ｂ'およびＤ−Ｄ'に対応してい
る。図１４（Ｃ）と図１５（Ｃ）では第１の層間絶縁膜
を省略して示すが、島状半導体層２０４、２０５、２０
７の図示されていないソースおよびドレイン領域にソー
ス配線２５１、２５２、２５４とドレイン配線２５５、
２５６、２５８が第１の層間絶縁膜に形成されたコンタ
クトホールを介して接続している。
状態の上面図を示し、Ａ−Ａ'断面およびＣ−Ｃ'断面は
図１２（Ｃ）のＡ−Ａ'およびＣ−Ｃ'に対応している。
また、Ｂ−Ｂ'断面およびＤ−Ｄ'断面は図１６（Ｃ）お
よび図１７（Ｃ）のＢ−Ｂ'およびＤ−Ｄ'に対応してい
る。図１４（Ｃ）と図１５（Ｃ）では第１の層間絶縁膜
を省略して示すが、島状半導体層２０４、２０５、２０
７の図示されていないソースおよびドレイン領域にソー
ス配線２５１、２５２、２５４とドレイン配線２５５、
２５６、２５８が第１の層間絶縁膜に形成されたコンタ
クトホールを介して接続している。
【００９８】その後、有機樹脂からなる第２の層間絶縁
膜２６０を１．０〜１．５μmの厚さに形成する。有機
樹脂としては、ポリイミド、アクリル、ポリアミド、ポ
リイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使
用することができる。ここでは、基板に塗布後、熱重合
するタイプのポリイミドを用い、３００℃で焼成して形
成した。そして、第２の層間絶縁膜２６０にドレイン配
線２５８に達するコンタクトホールを形成し、画素電極
２６１、２６２を形成する。画素電極は、透過型液晶表
示装置とする場合には透明導電膜を用いれば良く、反射
型の液晶表示装置とする場合には金属膜を用いれば良
い。本実施例では透過型の液晶表示装置とするために、
酸化インジウム・スズ（ＩＴＯ）膜を１００nmの厚さに
スパッタ法で形成した。（図１３）
膜２６０を１．０〜１．５μmの厚さに形成する。有機
樹脂としては、ポリイミド、アクリル、ポリアミド、ポ
リイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使
用することができる。ここでは、基板に塗布後、熱重合
するタイプのポリイミドを用い、３００℃で焼成して形
成した。そして、第２の層間絶縁膜２６０にドレイン配
線２５８に達するコンタクトホールを形成し、画素電極
２６１、２６２を形成する。画素電極は、透過型液晶表
示装置とする場合には透明導電膜を用いれば良く、反射
型の液晶表示装置とする場合には金属膜を用いれば良
い。本実施例では透過型の液晶表示装置とするために、
酸化インジウム・スズ（ＩＴＯ）膜を１００nmの厚さに
スパッタ法で形成した。（図１３）
【００９９】こうして同一基板上に、駆動回路のＴＦＴ
と画素部の画素ＴＦＴとを有した基板を完成させること
ができた。駆動回路にはｐチャネル型ＴＦＴ３０１、第
１のｎチャネル型ＴＦＴ３０２、第２のｎチャネル型Ｔ
ＦＴ３０３、画素部には画素ＴＦＴ３０４、保持容量３
０５が形成した。本明細書では便宜上このような基板を
アクティブマトリクス基板と呼ぶ。
と画素部の画素ＴＦＴとを有した基板を完成させること
ができた。駆動回路にはｐチャネル型ＴＦＴ３０１、第
１のｎチャネル型ＴＦＴ３０２、第２のｎチャネル型Ｔ
ＦＴ３０３、画素部には画素ＴＦＴ３０４、保持容量３
０５が形成した。本明細書では便宜上このような基板を
アクティブマトリクス基板と呼ぶ。
【０１００】駆動回路のｐチャネル型ＴＦＴ３０１に
は、島状半導体層２０４にチャネル形成領域３０６、ソ
ース領域３０７ａ、３０７ｂ、ドレイン領域３０８ａ，
３０８ｂを有している。第１のｎチャネル型ＴＦＴ３０
２には、島状半導体層２０５にチャネル形成領域３０
９、ゲート電極２２９と重なるＬＤＤ領域（Ｌov）３１
０、ソース領域３１１、ドレイン領域３１２を有してい
る。このＬov領域のチャネル長方向の長さは０．５〜
３．０μm、好ましくは１．０〜１．５μmとした。第２
のｎチャネル型ＴＦＴ３０３には、島状半導体層２０６
にチャネル形成領域３１３、Ｌov領域とＬoff領域（ゲ
ート電極と重ならないＬＤＤ領域であり、以降Ｌoff領
域と記す）とが形成され、このＬoff領域のチャネル長
方向の長さは０．３〜２．０μm、好ましくは０．５〜
１．５μmである。画素ＴＦＴ３０４には、島状半導体
層２０７にチャネル形成領域３１８、３１９、Ｌoff領
域３２０〜３２３、ソースまたはドレイン領域３２４〜
３２６を有している。Ｌoff領域のチャネル長方向の長
さは０．５〜３．０μm、好ましくは１．５〜２．５μm
である。さらに、容量配線２３２、２４９と、ゲート絶
縁膜と同じ材料から成る絶縁膜と、画素ＴＦＴ３０４の
ドレイン領域３２６に接続し、ｎ型を付与する不純物元
素が添加された半導体層３２７とから保持容量３０５が
形成されている。図１３では画素ＴＦＴ３０４をダブル
ゲート構造としたが、シングルゲート構造でも良いし、
複数のゲート電極を設けたマルチゲート構造としても差
し支えない。
は、島状半導体層２０４にチャネル形成領域３０６、ソ
ース領域３０７ａ、３０７ｂ、ドレイン領域３０８ａ，
３０８ｂを有している。第１のｎチャネル型ＴＦＴ３０
２には、島状半導体層２０５にチャネル形成領域３０
９、ゲート電極２２９と重なるＬＤＤ領域（Ｌov）３１
０、ソース領域３１１、ドレイン領域３１２を有してい
る。このＬov領域のチャネル長方向の長さは０．５〜
３．０μm、好ましくは１．０〜１．５μmとした。第２
のｎチャネル型ＴＦＴ３０３には、島状半導体層２０６
にチャネル形成領域３１３、Ｌov領域とＬoff領域（ゲ
ート電極と重ならないＬＤＤ領域であり、以降Ｌoff領
域と記す）とが形成され、このＬoff領域のチャネル長
方向の長さは０．３〜２．０μm、好ましくは０．５〜
１．５μmである。画素ＴＦＴ３０４には、島状半導体
層２０７にチャネル形成領域３１８、３１９、Ｌoff領
域３２０〜３２３、ソースまたはドレイン領域３２４〜
３２６を有している。Ｌoff領域のチャネル長方向の長
さは０．５〜３．０μm、好ましくは１．５〜２．５μm
である。さらに、容量配線２３２、２４９と、ゲート絶
縁膜と同じ材料から成る絶縁膜と、画素ＴＦＴ３０４の
ドレイン領域３２６に接続し、ｎ型を付与する不純物元
素が添加された半導体層３２７とから保持容量３０５が
形成されている。図１３では画素ＴＦＴ３０４をダブル
ゲート構造としたが、シングルゲート構造でも良いし、
複数のゲート電極を設けたマルチゲート構造としても差
し支えない。
【０１０１】以上のように本発明は、ＴＦＴを形成する
下地膜、ゲート絶縁膜、層間絶縁膜などの絶縁膜に、Ｓ
ｉＨ4、Ｎ2Ｏ、Ｈ2の混合ガスから作製される酸化窒化
水素化シリコン膜を用いることに特徴がある。この酸化
窒化水素化シリコン膜は中性欠陥や荷電欠陥などの欠陥
準位密度が低く、また、半導体層との界面において界面
準位密度も低い。その結果、作製されるＴＦＴの特性は
ｎチャネル型ＴＦＴでは、Ｓ値を０．１０V/dec以上
０．３０V/dec以下、Ｖthを０．５Ｖ以上２．５Ｖ以
下、電界効果移動度は１２０cm2/V・sec以上２５０cm2/V
・sec以下とすることができる。また、ｐチャネル型ＴＦ
Ｔでは、Ｓ値を０．１０V/dec以上０．３０V/dec以下、
Ｖthを−２．５Ｖ以上−０．５Ｖ以下、電界効果移動度
は８０cm2/V・sec以上１５０cm2/V・sec以下とすることが
できる。その結果、駆動電圧を低くすることができ消費
電力を低くすることができる。このようなアクティブマ
トリクス基板で高品質な表示装置を実現することができ
る。
下地膜、ゲート絶縁膜、層間絶縁膜などの絶縁膜に、Ｓ
ｉＨ4、Ｎ2Ｏ、Ｈ2の混合ガスから作製される酸化窒化
水素化シリコン膜を用いることに特徴がある。この酸化
窒化水素化シリコン膜は中性欠陥や荷電欠陥などの欠陥
準位密度が低く、また、半導体層との界面において界面
準位密度も低い。その結果、作製されるＴＦＴの特性は
ｎチャネル型ＴＦＴでは、Ｓ値を０．１０V/dec以上
０．３０V/dec以下、Ｖthを０．５Ｖ以上２．５Ｖ以
下、電界効果移動度は１２０cm2/V・sec以上２５０cm2/V
・sec以下とすることができる。また、ｐチャネル型ＴＦ
Ｔでは、Ｓ値を０．１０V/dec以上０．３０V/dec以下、
Ｖthを−２．５Ｖ以上−０．５Ｖ以下、電界効果移動度
は８０cm2/V・sec以上１５０cm2/V・sec以下とすることが
できる。その結果、駆動電圧を低くすることができ消費
電力を低くすることができる。このようなアクティブマ
トリクス基板で高品質な表示装置を実現することができ
る。
【０１０２】［実施例５］本実施例では、実施例４で作
製したアクティブマトリクス基板から、アクティブマト
リクス型液晶表示装置を作製する工程を説明する。図１
９に示すように、図１３の状態のアクティブマトリクス
基板に対し、配向膜６０１を形成する。通常液晶表示素
子の配向膜にはポリイミド樹脂が多く用いられている。
対向側の対向基板６０２には、遮光膜６０３、透明導電
膜６０４および配向膜６０５を形成した。配向膜を形成
した後、ラビング処理を施して液晶分子がある一定のプ
レチルト角を持って配向するようにした。そして、画素
部と、ＣＭＯＳ回路が形成されたアクティブマトリクス
基板と対向基板とを、公知のセル組み工程によってシー
ル材やスペーサ（共に図示せず）などを介して貼りあわ
せる。その後、両基板の間に液晶材料６０６を注入し、
封止剤（図示せず）によって完全に封止した。液晶材料
には公知の液晶材料を用いれば良い。このようにして図
１９に示すアクティブマトリクス型液晶表示装置が完成
する。
製したアクティブマトリクス基板から、アクティブマト
リクス型液晶表示装置を作製する工程を説明する。図１
９に示すように、図１３の状態のアクティブマトリクス
基板に対し、配向膜６０１を形成する。通常液晶表示素
子の配向膜にはポリイミド樹脂が多く用いられている。
対向側の対向基板６０２には、遮光膜６０３、透明導電
膜６０４および配向膜６０５を形成した。配向膜を形成
した後、ラビング処理を施して液晶分子がある一定のプ
レチルト角を持って配向するようにした。そして、画素
部と、ＣＭＯＳ回路が形成されたアクティブマトリクス
基板と対向基板とを、公知のセル組み工程によってシー
ル材やスペーサ（共に図示せず）などを介して貼りあわ
せる。その後、両基板の間に液晶材料６０６を注入し、
封止剤（図示せず）によって完全に封止した。液晶材料
には公知の液晶材料を用いれば良い。このようにして図
１９に示すアクティブマトリクス型液晶表示装置が完成
する。
【０１０３】次に、このアクティブマトリクス型液晶表
示装置の構成を、図２０の斜視図および図２１の上面図
を用いて説明する。尚、図２０と図２１は、図９〜図１
３と図１９の断面構造図と対応付けるため、共通の符号
を用いている。また、図２１で示すＥ―Ｅ’に沿った断
面構造は、図１３に示す画素マトリクス回路の断面図に
対応している。
示装置の構成を、図２０の斜視図および図２１の上面図
を用いて説明する。尚、図２０と図２１は、図９〜図１
３と図１９の断面構造図と対応付けるため、共通の符号
を用いている。また、図２１で示すＥ―Ｅ’に沿った断
面構造は、図１３に示す画素マトリクス回路の断面図に
対応している。
【０１０４】図２０においてアクティブマトリクス基板
は、ガラス基板２０１上に形成された、画素部４０６
と、走査信号駆動回路４０４と、画像信号駆動回路４０
５で構成される。表示領域には画素ＴＦＴ３０４が設け
られ、周辺に設けられる駆動回路はＣＭＯＳ回路を基本
として構成されている。走査信号駆動回路４０４と、画
像信号駆動回路４０５はそれぞれゲート配線２４８とソ
ース配線２５４で画素ＴＦＴ３０４に接続している。ま
た、ＦＰＣ（Flexible Print Circuit）７３１が外部入
力端子７３４に接続され、入力配線４０２、４０３でそ
れぞれの駆動回路に接続している。
は、ガラス基板２０１上に形成された、画素部４０６
と、走査信号駆動回路４０４と、画像信号駆動回路４０
５で構成される。表示領域には画素ＴＦＴ３０４が設け
られ、周辺に設けられる駆動回路はＣＭＯＳ回路を基本
として構成されている。走査信号駆動回路４０４と、画
像信号駆動回路４０５はそれぞれゲート配線２４８とソ
ース配線２５４で画素ＴＦＴ３０４に接続している。ま
た、ＦＰＣ（Flexible Print Circuit）７３１が外部入
力端子７３４に接続され、入力配線４０２、４０３でそ
れぞれの駆動回路に接続している。
【０１０５】図２１は表示領域４０６のほぼ一画素分を
示す上面図である。ゲート配線２４８は、図示されてい
ないゲート絶縁膜を介してその下の半導体層２１２と交
差している。図示はしていないが、半導体層には、ソー
ス領域、ドレイン領域、ｎ--領域でなるＬoff領域が形
成されている。また、２６３はソース配線２５４とソー
ス領域３２４とのコンタクト部、２６４はドレイン配線
２５８とドレイン領域３２６とのコンタクト部、２６５
はドレイン配線２５８と画素電極２６１のコンタクト部
である。保持容量３０５は、画素ＴＦＴ３０４のドレイ
ン領域３２６から延在する半導体層３２７とゲート絶縁
膜を介して容量配線２３２、２４９が重なる領域で形成
されている。
示す上面図である。ゲート配線２４８は、図示されてい
ないゲート絶縁膜を介してその下の半導体層２１２と交
差している。図示はしていないが、半導体層には、ソー
ス領域、ドレイン領域、ｎ--領域でなるＬoff領域が形
成されている。また、２６３はソース配線２５４とソー
ス領域３２４とのコンタクト部、２６４はドレイン配線
２５８とドレイン領域３２６とのコンタクト部、２６５
はドレイン配線２５８と画素電極２６１のコンタクト部
である。保持容量３０５は、画素ＴＦＴ３０４のドレイ
ン領域３２６から延在する半導体層３２７とゲート絶縁
膜を介して容量配線２３２、２４９が重なる領域で形成
されている。
【０１０６】なお、本実施例のアクティブマトリクス型
液晶表示装置は、実施例４で説明した構造と照らし合わ
せて説明したが、実施例４の構成に限定されるものでな
く、実施例３で示した構成を実施例４に応用して完成さ
せたアクティブマトリクス基板を用いても良い。いずれ
にしても、本発明の酸化窒化水素化シリコン膜による絶
縁膜を用いたＴＦＴにより完成したアクティブマトリク
ス基板であれば、ＴＦＴの構造や回路配置などは設計上
の課題として実施者が適宣設定すれば良い。
液晶表示装置は、実施例４で説明した構造と照らし合わ
せて説明したが、実施例４の構成に限定されるものでな
く、実施例３で示した構成を実施例４に応用して完成さ
せたアクティブマトリクス基板を用いても良い。いずれ
にしても、本発明の酸化窒化水素化シリコン膜による絶
縁膜を用いたＴＦＴにより完成したアクティブマトリク
ス基板であれば、ＴＦＴの構造や回路配置などは設計上
の課題として実施者が適宣設定すれば良い。
【０１０７】［実施例６］図１８は液晶表示装置の入出
力端子、表示領域、駆動回路の配置の一例を示す図であ
る。画素部４０６にはｍ本のゲート配線とｎ本のソース
配線がマトリクス状に交差している。例えば、画素密度
がＶＧＡの場合、４８０本のゲート配線４０７と６４０
本のソース配線４０８が形成され、ＸＧＡの場合には７
６８本のゲート配線４０７と１０２４本のソース配線４
０８が形成される。表示領域の画面サイズは、１３イン
チクラスの場合対角線の長さは３４０mmとなり、１８イ
ンチクラスの場合には４６０mmとなる。このような液晶
表示装置を実現するには、ゲート配線を実施例３で示し
たような低抵抗材料で形成する必要がある。ゲート配線
の時定数（抵抗×容量）が大きくなると走査信号の応答
速度が遅くなり、液晶を高速で駆動できなくなる。例え
ば、ゲート配線を形成する材料の比抵抗が１００μΩcm
である場合には６インチクラスの画面サイズがほぼ限界
となるが、３μΩcmである場合には２７インチクラスの
画面サイズまで対応できる。
力端子、表示領域、駆動回路の配置の一例を示す図であ
る。画素部４０６にはｍ本のゲート配線とｎ本のソース
配線がマトリクス状に交差している。例えば、画素密度
がＶＧＡの場合、４８０本のゲート配線４０７と６４０
本のソース配線４０８が形成され、ＸＧＡの場合には７
６８本のゲート配線４０７と１０２４本のソース配線４
０８が形成される。表示領域の画面サイズは、１３イン
チクラスの場合対角線の長さは３４０mmとなり、１８イ
ンチクラスの場合には４６０mmとなる。このような液晶
表示装置を実現するには、ゲート配線を実施例３で示し
たような低抵抗材料で形成する必要がある。ゲート配線
の時定数（抵抗×容量）が大きくなると走査信号の応答
速度が遅くなり、液晶を高速で駆動できなくなる。例え
ば、ゲート配線を形成する材料の比抵抗が１００μΩcm
である場合には６インチクラスの画面サイズがほぼ限界
となるが、３μΩcmである場合には２７インチクラスの
画面サイズまで対応できる。
【０１０８】表示領域４０６の周辺には走査信号駆動回
路４０４と画像信号駆動回路４０５が設けられている。
これらの駆動回路のゲート配線の長さも表示領域の画面
サイズの大型化と共に必然的に長くなるので、大画面を
実現するためには実施例４で示したようなアルミニウム
（Ａｌ）や銅（Ｃｕ）などの低抵抗材料でゲート配線を
形成することが好ましい。また、本発明は入力端子４０
１から各駆動回路までを接続する入力配線４０２、４０
３をゲート配線と同じ材料で形成することができ、配線
抵抗の低抵抗化に寄与することができる。
路４０４と画像信号駆動回路４０５が設けられている。
これらの駆動回路のゲート配線の長さも表示領域の画面
サイズの大型化と共に必然的に長くなるので、大画面を
実現するためには実施例４で示したようなアルミニウム
（Ａｌ）や銅（Ｃｕ）などの低抵抗材料でゲート配線を
形成することが好ましい。また、本発明は入力端子４０
１から各駆動回路までを接続する入力配線４０２、４０
３をゲート配線と同じ材料で形成することができ、配線
抵抗の低抵抗化に寄与することができる。
【０１０９】一方、表示領域の画面サイズが２インチク
ラスの場合には、対角線の長さが４５mm程度となり、Ｔ
ＦＴを作製すると周辺に設ける駆動回路を含めても５０
×５０mm2以内に収まる。このような場合には、実施例
４で示したような低抵抗材料でゲート配線を形成するこ
とは必ずしも必要でなく、ＴａやＷなどのゲート電極を
形成する材料と同じ材料でゲート配線を形成することも
可能である。
ラスの場合には、対角線の長さが４５mm程度となり、Ｔ
ＦＴを作製すると周辺に設ける駆動回路を含めても５０
×５０mm2以内に収まる。このような場合には、実施例
４で示したような低抵抗材料でゲート配線を形成するこ
とは必ずしも必要でなく、ＴａやＷなどのゲート電極を
形成する材料と同じ材料でゲート配線を形成することも
可能である。
【０１１０】このような構成の液晶表示装置は、実施例
４で完成させたアクティブマトリクス基板を用いて完成
させることができる。また、実施例３で示した構成を実
施例４に応用しても実施することができる。ここで示し
た回路配置のレイアウトは一例であり、走査信号駆動回
路４０４を表示領域４０６の両側に設けても良い。いず
れにしても、本発明の酸化窒化水素化シリコン膜による
絶縁膜を用いたＴＦＴで完成したアクティブマトリクス
基板であれば、ＴＦＴの構造や回路配置などは設計上の
課題として実施者が適宣設定すれば良い。
４で完成させたアクティブマトリクス基板を用いて完成
させることができる。また、実施例３で示した構成を実
施例４に応用しても実施することができる。ここで示し
た回路配置のレイアウトは一例であり、走査信号駆動回
路４０４を表示領域４０６の両側に設けても良い。いず
れにしても、本発明の酸化窒化水素化シリコン膜による
絶縁膜を用いたＴＦＴで完成したアクティブマトリクス
基板であれば、ＴＦＴの構造や回路配置などは設計上の
課題として実施者が適宣設定すれば良い。
【０１１１】［実施例７］実施例１〜４では、ＴＦＴの
活性層を非晶質半導体膜をレーザーアニール法や熱アニ
ール法で結晶化させた結晶質半導体膜を用いる例を示し
た。しかし、活性層を非晶質シリコン膜に代表される非
晶質半導体膜で代用して、本発明の酸化窒化水素化シリ
コン膜を下地膜やゲート絶縁膜、または層間絶縁膜に適
用することも可能である。
活性層を非晶質半導体膜をレーザーアニール法や熱アニ
ール法で結晶化させた結晶質半導体膜を用いる例を示し
た。しかし、活性層を非晶質シリコン膜に代表される非
晶質半導体膜で代用して、本発明の酸化窒化水素化シリ
コン膜を下地膜やゲート絶縁膜、または層間絶縁膜に適
用することも可能である。
【０１１２】［実施例８］本実施例では、本発明をアク
ティブマトリクス型有機エレクトロルミネッセンス（有
機ＥＬ）材料を用いた表示装置（有機ＥＬ表示装置）に
適用した例を図２２で説明する。図２２（Ａ）はガラス
基板上に表示領域とその周辺に駆動回路を設けたアクテ
ィブマトリクス型有機ＥＬ表示装置の回路図を示す。こ
の有機ＥＬ表示装置は、基板上に設けられた表示領域２
２１１、Ｘ方向周辺駆動回路２２１２、Ｙ方向周辺駆動
回路２２１３から成る。この表示領域２２１１は、スイ
ッチ用ＴＦＴ２２３０、保持容量２２３２、電流制御用
ＴＦＴ２２３１、有機ＥＬ素子３３３、Ｘ方向信号線２
２１８ａ、２２１８ｂ、電源線２２１９ａ、２２１９
ｂ、Ｙ方向信号線２２２０ａ、２２２０ｂ、２２２０ｃ
などにより構成される。
ティブマトリクス型有機エレクトロルミネッセンス（有
機ＥＬ）材料を用いた表示装置（有機ＥＬ表示装置）に
適用した例を図２２で説明する。図２２（Ａ）はガラス
基板上に表示領域とその周辺に駆動回路を設けたアクテ
ィブマトリクス型有機ＥＬ表示装置の回路図を示す。こ
の有機ＥＬ表示装置は、基板上に設けられた表示領域２
２１１、Ｘ方向周辺駆動回路２２１２、Ｙ方向周辺駆動
回路２２１３から成る。この表示領域２２１１は、スイ
ッチ用ＴＦＴ２２３０、保持容量２２３２、電流制御用
ＴＦＴ２２３１、有機ＥＬ素子３３３、Ｘ方向信号線２
２１８ａ、２２１８ｂ、電源線２２１９ａ、２２１９
ｂ、Ｙ方向信号線２２２０ａ、２２２０ｂ、２２２０ｃ
などにより構成される。
【０１１３】図２２（Ｂ）はほぼ一画素分の上面図を示
している。スイッチ用ＴＦＴ２２３０は図１３に示すｐ
チャネル型ＴＦＴ３０１と同様にして形成し、電流制御
用ＴＦＴ２２３１はｎチャネル型ＴＦＴ３０３と同様に
して形成すると良い。
している。スイッチ用ＴＦＴ２２３０は図１３に示すｐ
チャネル型ＴＦＴ３０１と同様にして形成し、電流制御
用ＴＦＴ２２３１はｎチャネル型ＴＦＴ３０３と同様に
して形成すると良い。
【０１１４】ところで、ＴＦＴの上方に向かって光を発
光させる動作モードの有機ＥＬ表示装置の場合、画素電
極をＡｌなどの反射性の電極で形成することになる。こ
こでは、有機ＥＬ表示装置の画素領域の構成について示
したが、実施例１と同様に画素領域の周辺に駆動回路を
設けた周辺回路一体型のアクティブマトリクス型表示装
置とすることもできる。そして、図示しないがカラーフ
ィルターを設ければカラー表示をすることも可能であ
る。いずれにしても、実施形態１で示した下地層を設け
たアクティブマトリクス基板であれば自由に組み合わせ
てアクティブマトリクス型有機ＥＬ表示装置を作製する
ことができる。
光させる動作モードの有機ＥＬ表示装置の場合、画素電
極をＡｌなどの反射性の電極で形成することになる。こ
こでは、有機ＥＬ表示装置の画素領域の構成について示
したが、実施例１と同様に画素領域の周辺に駆動回路を
設けた周辺回路一体型のアクティブマトリクス型表示装
置とすることもできる。そして、図示しないがカラーフ
ィルターを設ければカラー表示をすることも可能であ
る。いずれにしても、実施形態１で示した下地層を設け
たアクティブマトリクス基板であれば自由に組み合わせ
てアクティブマトリクス型有機ＥＬ表示装置を作製する
ことができる。
【０１１５】［実施例９］本発明を実施して作製された
アクティブマトリクス基板および液晶表示装置並びにＥ
Ｌ型表示装置は様々な電気光学装置に用いることができ
る。そして、そのような電気光学装置を表示媒体として
組み込んだ電子機器全てに本発明を適用することがでで
きる。電子機器としては、パーソナルコンピュータ、デ
ジタルカメラ、ビデオカメラ、携帯情報端末（モバイル
コンピュータ、携帯電話、電子書籍など）、ナビゲーシ
ョンシステムなどが上げられる。それらの一例を図２３
に示す。
アクティブマトリクス基板および液晶表示装置並びにＥ
Ｌ型表示装置は様々な電気光学装置に用いることができ
る。そして、そのような電気光学装置を表示媒体として
組み込んだ電子機器全てに本発明を適用することがでで
きる。電子機器としては、パーソナルコンピュータ、デ
ジタルカメラ、ビデオカメラ、携帯情報端末（モバイル
コンピュータ、携帯電話、電子書籍など）、ナビゲーシ
ョンシステムなどが上げられる。それらの一例を図２３
に示す。
【０１１６】図２３（Ａ）はパーソナルコンピュータで
あり、マイクロプロセッサやメモリーなどを備えた本体
２００１、画像入力部２００２、表示装置２００３、キ
ーボード２００４で構成される。本発明の液晶表示装置
や有機ＥＬ表示装置は表示装置２００３に適用できる。
あり、マイクロプロセッサやメモリーなどを備えた本体
２００１、画像入力部２００２、表示装置２００３、キ
ーボード２００４で構成される。本発明の液晶表示装置
や有機ＥＬ表示装置は表示装置２００３に適用できる。
【０１１７】図２３（Ｂ）はビデオカメラであり、本体
２１０１、表示装置２１０２、音声入力部２１０３、操
作スイッチ２１０４、バッテリー２１０５、受像部２１
０６で構成される。本発明液晶表示装置や有機ＥＬ表示
装置は表示装置２１０２に適用することができる。
２１０１、表示装置２１０２、音声入力部２１０３、操
作スイッチ２１０４、バッテリー２１０５、受像部２１
０６で構成される。本発明液晶表示装置や有機ＥＬ表示
装置は表示装置２１０２に適用することができる。
【０１１８】図２３（Ｃ）は携帯情報端末であり、本体
２２０１、画像入力部２２０２、受像部２２０３、操作
スイッチ２２０４、表示装置２２０５で構成される。本
発明液晶表示装置や有機ＥＬ表示装置は表示装置２２０
５に適用することができる。
２２０１、画像入力部２２０２、受像部２２０３、操作
スイッチ２２０４、表示装置２２０５で構成される。本
発明液晶表示装置や有機ＥＬ表示装置は表示装置２２０
５に適用することができる。
【０１１９】図２３（Ｄ）はテレビゲームまたはビデオ
ゲームなどの電子遊技機器であり、ＣＰＵ等の電子回路
２３０８、記録媒体２３０４などが搭載された本体２３
０１、コントローラ２３０５、表示装置２３０３、本体
２３０１に組み込まれた表示装置２３０２で構成され
る。表示装置２３０３と本体２３０１に組み込まれた表
示装置２３０２とは、同じ情報を表示しても良いし、前
者を主表示装置とし、後者を副表示装置として記録媒体
２３０４の情報を表示したり、機器の動作状態を表示し
たり、或いはタッチセンサーの機能を付加して操作盤と
することもできる。また、本体２３０１とコントローラ
２３０５と表示装置２３０３とは、相互に信号を伝達す
るために有線通信としても良いし、センサ部２３０６、
２３０７を設けて無線通信または光通信としても良い。
本発明液晶表示装置や有機ＥＬ表示装置は表示装置２３
０２、２３０３に適用することができる。表示装置２３
０３は従来のＣＲＴを用いることもできる。
ゲームなどの電子遊技機器であり、ＣＰＵ等の電子回路
２３０８、記録媒体２３０４などが搭載された本体２３
０１、コントローラ２３０５、表示装置２３０３、本体
２３０１に組み込まれた表示装置２３０２で構成され
る。表示装置２３０３と本体２３０１に組み込まれた表
示装置２３０２とは、同じ情報を表示しても良いし、前
者を主表示装置とし、後者を副表示装置として記録媒体
２３０４の情報を表示したり、機器の動作状態を表示し
たり、或いはタッチセンサーの機能を付加して操作盤と
することもできる。また、本体２３０１とコントローラ
２３０５と表示装置２３０３とは、相互に信号を伝達す
るために有線通信としても良いし、センサ部２３０６、
２３０７を設けて無線通信または光通信としても良い。
本発明液晶表示装置や有機ＥＬ表示装置は表示装置２３
０２、２３０３に適用することができる。表示装置２３
０３は従来のＣＲＴを用いることもできる。
【０１２０】図２３（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２９０１、表示装置２９０２、スピーカー部２
９０３、記録媒体２９０４、操作スイッチ２９０５で構
成される。尚、記録媒体にはＤＶＤ（Digital Versatil
e Disc）やコンパクトディスク（ＣＤ）などを用い、音
楽プログラムの再生や映像表示、ビデオゲーム（または
テレビゲーム）やインターネットを介した情報表示など
を行うことができる。本発明液晶表示装置や有機ＥＬ表
示装置は表示装置２９０２に好適に利用することができ
る。
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２９０１、表示装置２９０２、スピーカー部２
９０３、記録媒体２９０４、操作スイッチ２９０５で構
成される。尚、記録媒体にはＤＶＤ（Digital Versatil
e Disc）やコンパクトディスク（ＣＤ）などを用い、音
楽プログラムの再生や映像表示、ビデオゲーム（または
テレビゲーム）やインターネットを介した情報表示など
を行うことができる。本発明液晶表示装置や有機ＥＬ表
示装置は表示装置２９０２に好適に利用することができ
る。
【０１２１】図２３（Ｆ）はデジタルカメラであり、本
体２５０１、表示装置２５０２、接眼部２５０３、操作
スイッチ２５０４、受像部（図示しない）で構成され
る。本発明液晶表示装置や有機ＥＬ表示装置は表示装置
２５０２に適用することができる。
体２５０１、表示装置２５０２、接眼部２５０３、操作
スイッチ２５０４、受像部（図示しない）で構成され
る。本発明液晶表示装置や有機ＥＬ表示装置は表示装置
２５０２に適用することができる。
【０１２２】図２４（Ａ）はフロント型プロジェクター
であり、光源光学系および表示装置２６０１、スクリー
ン２６０２で構成される。本発明は表示装置やその他の
信号制御回路に適用することができる。図２４（Ｂ）は
リア型プロジェクターであり、本体２７０１、光源光学
系および表示装置２７０２、ミラー２７０３、スクリー
ン２７０４で構成される。本発明は表示装置やその他の
信号制御回路に適用することができる。
であり、光源光学系および表示装置２６０１、スクリー
ン２６０２で構成される。本発明は表示装置やその他の
信号制御回路に適用することができる。図２４（Ｂ）は
リア型プロジェクターであり、本体２７０１、光源光学
系および表示装置２７０２、ミラー２７０３、スクリー
ン２７０４で構成される。本発明は表示装置やその他の
信号制御回路に適用することができる。
【０１２３】なお、図２４（Ｃ）に、図２４（Ａ）およ
び図２４（Ｂ）における光源光学系および表示装置２６
０１、２７０２の構造の一例を示す。光源光学系および
表示装置２６０１、２７０２は光源光学系２８０１、ミ
ラー２８０２、２８０４〜２８０６、ダイクロイックミ
ラー２８０３、ビームスプリッター２８０７、液晶表示
装置２８０８、位相差板２８０９、投射光学系２８１０
で構成される。投射光学系２８１０は複数の光学レンズ
で構成される。図２４（Ｃ）では液晶表示装置２８０８
を三つ使用する三板式の例を示したが、このような方式
に限定されず、単板式の光学系で構成しても良い。ま
た、図２４（Ｃ）中で矢印で示した光路には適宣光学レ
ンズや偏光機能を有するフィルムや位相を調節するため
のフィルムや、ＩＲフィルムなどを設けても良い。ま
た、図２４（Ｄ）は図２４（Ｃ）における光源光学系２
８０１の構造の一例を示した図である。本実施例では、
光源光学系２８０１はリフレクター２８１１、光源２８
１２、レンズアレイ２８１３、２８１４、偏光変換素子
２８１５、集光レンズ２８１６で構成される。尚、図２
４（Ｄ）に示した光源光学系は一例であって図示した構
成に限定されるものではない。
び図２４（Ｂ）における光源光学系および表示装置２６
０１、２７０２の構造の一例を示す。光源光学系および
表示装置２６０１、２７０２は光源光学系２８０１、ミ
ラー２８０２、２８０４〜２８０６、ダイクロイックミ
ラー２８０３、ビームスプリッター２８０７、液晶表示
装置２８０８、位相差板２８０９、投射光学系２８１０
で構成される。投射光学系２８１０は複数の光学レンズ
で構成される。図２４（Ｃ）では液晶表示装置２８０８
を三つ使用する三板式の例を示したが、このような方式
に限定されず、単板式の光学系で構成しても良い。ま
た、図２４（Ｃ）中で矢印で示した光路には適宣光学レ
ンズや偏光機能を有するフィルムや位相を調節するため
のフィルムや、ＩＲフィルムなどを設けても良い。ま
た、図２４（Ｄ）は図２４（Ｃ）における光源光学系２
８０１の構造の一例を示した図である。本実施例では、
光源光学系２８０１はリフレクター２８１１、光源２８
１２、レンズアレイ２８１３、２８１４、偏光変換素子
２８１５、集光レンズ２８１６で構成される。尚、図２
４（Ｄ）に示した光源光学系は一例であって図示した構
成に限定されるものではない。
【０１２４】また、ここでは図示しなかったが、本発明
はその他にも、ナビゲーションシステムやイメージセン
サの読み取り回路などに適用することも可能である。こ
のように本願発明の適用範囲はきわめて広く、あらゆる
分野の電子機器に適用することが可能である。また、本
実施例の電子機器は実施形態１〜３の結晶化技術を用
い、実施例１〜６のどのような組み合わせから成る構成
を用いても実現することができる。
はその他にも、ナビゲーションシステムやイメージセン
サの読み取り回路などに適用することも可能である。こ
のように本願発明の適用範囲はきわめて広く、あらゆる
分野の電子機器に適用することが可能である。また、本
実施例の電子機器は実施形態１〜３の結晶化技術を用
い、実施例１〜６のどのような組み合わせから成る構成
を用いても実現することができる。
【０１２５】[実施例１０]本実施例では、アクティブマ
トリクス基板からエレクトロルミネッセンス（ＥＬ：El
ectro Luminescence）材料を用いた自発光型の表示パネ
ル（以下、ＥＬ表示装置と記す）を作製する例について
説明する。図２５（Ａ）はそのＥＬ表示パネルの上面図
を示す。図２５（Ａ）において、１０は基板、１１は画
素部、１２はソース側駆動回路、１３はゲート側駆動回
路であり、それぞれの駆動回路は配線１４〜１６を経て
ＦＰＣ１７に至り、外部機器へと接続される。
トリクス基板からエレクトロルミネッセンス（ＥＬ：El
ectro Luminescence）材料を用いた自発光型の表示パネ
ル（以下、ＥＬ表示装置と記す）を作製する例について
説明する。図２５（Ａ）はそのＥＬ表示パネルの上面図
を示す。図２５（Ａ）において、１０は基板、１１は画
素部、１２はソース側駆動回路、１３はゲート側駆動回
路であり、それぞれの駆動回路は配線１４〜１６を経て
ＦＰＣ１７に至り、外部機器へと接続される。
【０１２６】図２５（Ａ）のＡ−Ａ'線に対応する断面
図を図２５（Ｂ）に示す。このとき少なくとも画素部の
上方、好ましくは駆動回路及び画素部の上方に対向板８
０を設ける。対向板８０はシール材１９でＴＦＴとＥＬ
材料を用いた自発光層が形成されているアクティブマト
リクス基板と貼り合わされている。シール剤１９にはフ
ィラー（図示せず）が混入されていて、このフィラーに
よりほぼ均一な間隔を持って２枚の基板が貼り合わせら
れている。さらに、シール材１９の外側とＦＰＣ１７の
上面及び周辺は封止剤８１で密封する構造とする。封止
剤８１はシリコーン樹脂、エポキシ樹脂、フェノール樹
脂、ブチルゴムなどの材料を用いる。
図を図２５（Ｂ）に示す。このとき少なくとも画素部の
上方、好ましくは駆動回路及び画素部の上方に対向板８
０を設ける。対向板８０はシール材１９でＴＦＴとＥＬ
材料を用いた自発光層が形成されているアクティブマト
リクス基板と貼り合わされている。シール剤１９にはフ
ィラー（図示せず）が混入されていて、このフィラーに
よりほぼ均一な間隔を持って２枚の基板が貼り合わせら
れている。さらに、シール材１９の外側とＦＰＣ１７の
上面及び周辺は封止剤８１で密封する構造とする。封止
剤８１はシリコーン樹脂、エポキシ樹脂、フェノール樹
脂、ブチルゴムなどの材料を用いる。
【０１２７】このように、シール材１９によりアクティ
ブマトリクス基板１０と対向基板８０とが貼り合わされ
ると、その間には空間が形成される。その空間には充填
剤８３が充填される。この充填剤８３は対向板８０を接
着する効果も合わせ持つ。充填剤８３はＰＶＣ（ポリビ
ニルクロライド）、エポキシ樹脂、シリコーン樹脂、Ｐ
ＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビ
ニルアセテート）などを用いることができる。また、自
発光層は水分をはじめ湿気に弱く劣化しやすいので、こ
の充填剤８３の内部に酸化バリウムなどの乾燥剤を混入
させておくと吸湿効果を保持できるので望ましい。ま
た、自発光層上に窒化シリコン膜や酸化窒化シリコン膜
などで形成するパッシベーション膜８２を形成し、充填
剤８３に含まれるアルカリ元素などによる腐蝕を防ぐ構
造としている。
ブマトリクス基板１０と対向基板８０とが貼り合わされ
ると、その間には空間が形成される。その空間には充填
剤８３が充填される。この充填剤８３は対向板８０を接
着する効果も合わせ持つ。充填剤８３はＰＶＣ（ポリビ
ニルクロライド）、エポキシ樹脂、シリコーン樹脂、Ｐ
ＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビ
ニルアセテート）などを用いることができる。また、自
発光層は水分をはじめ湿気に弱く劣化しやすいので、こ
の充填剤８３の内部に酸化バリウムなどの乾燥剤を混入
させておくと吸湿効果を保持できるので望ましい。ま
た、自発光層上に窒化シリコン膜や酸化窒化シリコン膜
などで形成するパッシベーション膜８２を形成し、充填
剤８３に含まれるアルカリ元素などによる腐蝕を防ぐ構
造としている。
【０１２８】対向板８０にはガラス板、アルミニウム
板、ステンレス板、ＦＲＰ（Fiberglass-Reinforced Pl
astics）板、ＰＶＦ（ポリビニルフルオライド）フィル
ム、マイラーフィルム（デュポン社の商品名）、ポリエ
ステルフィルム、アクリルフィルムまたはアクリル板な
どを用いることができる。また、数十μｍのアルミニウ
ム箔をＰＶＦフィルムやマイラーフィルムで挟んだ構造
のシートを用い、耐湿性を高めることもできる。このよ
うにして、ＥＬ素子は密閉された状態となり外気から遮
断されている。
板、ステンレス板、ＦＲＰ（Fiberglass-Reinforced Pl
astics）板、ＰＶＦ（ポリビニルフルオライド）フィル
ム、マイラーフィルム（デュポン社の商品名）、ポリエ
ステルフィルム、アクリルフィルムまたはアクリル板な
どを用いることができる。また、数十μｍのアルミニウ
ム箔をＰＶＦフィルムやマイラーフィルムで挟んだ構造
のシートを用い、耐湿性を高めることもできる。このよ
うにして、ＥＬ素子は密閉された状態となり外気から遮
断されている。
【０１２９】また、図２５（Ｂ）において基板１０、下
地膜２１の上に駆動回路用ＴＦＴ（但し、ここではｎチ
ャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣ
ＭＯＳ回路を図示している。）２２及び画素部用ＴＦＴ
２３（但し、ここではＥＬ素子への電流を制御するＴＦ
Ｔだけ図示している。）が形成されている。これらのＴ
ＦＴの内、特にｎチャネル型ＴＦＴにははホットキャリ
ア効果によるオン電流の低下や、Ｖthシフトやバイアス
ストレスによる特性低下を防ぐため、本実施形態で示す
構成のＬＤＤ領域が設けられている。
地膜２１の上に駆動回路用ＴＦＴ（但し、ここではｎチ
ャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣ
ＭＯＳ回路を図示している。）２２及び画素部用ＴＦＴ
２３（但し、ここではＥＬ素子への電流を制御するＴＦ
Ｔだけ図示している。）が形成されている。これらのＴ
ＦＴの内、特にｎチャネル型ＴＦＴにははホットキャリ
ア効果によるオン電流の低下や、Ｖthシフトやバイアス
ストレスによる特性低下を防ぐため、本実施形態で示す
構成のＬＤＤ領域が設けられている。
【０１３０】例えば、駆動回路用ＴＦＴ２２として、図
１３に示すｐチャネル型ＴＦＴ３０１とｎチャネル型Ｔ
ＦＴ３０２を用いれば良い。また、画素部のＴＦＴに
は、駆動電圧にもよるが、１０Ｖ以上であれば図５に示
す第１のｎチャネル型ＴＦＴ２０４またはそれと同様な
構造を有するｐチャネル型ＴＦＴを用いれば良い。第１
のｎチャネル型ＴＦＴ２０２はドレイン側にゲート電極
とオーバーラップするＬＤＤが設けられた構造である
が、駆動電圧が１０Ｖ以下であれば、ホットキャリア効
果によるＴＦＴの劣化は殆ど無視できるので、あえて設
ける必要はない。
１３に示すｐチャネル型ＴＦＴ３０１とｎチャネル型Ｔ
ＦＴ３０２を用いれば良い。また、画素部のＴＦＴに
は、駆動電圧にもよるが、１０Ｖ以上であれば図５に示
す第１のｎチャネル型ＴＦＴ２０４またはそれと同様な
構造を有するｐチャネル型ＴＦＴを用いれば良い。第１
のｎチャネル型ＴＦＴ２０２はドレイン側にゲート電極
とオーバーラップするＬＤＤが設けられた構造である
が、駆動電圧が１０Ｖ以下であれば、ホットキャリア効
果によるＴＦＴの劣化は殆ど無視できるので、あえて設
ける必要はない。
【０１３１】図１３の状態のアクティブマトリクス基板
からＥＬ表示装置を作製するには、ソース配線、ドレイ
ン配線上に樹脂材料でなる層間絶縁膜（平坦化膜）２６
を形成し、その上に画素部用ＴＦＴ２３のドレインと電
気的に接続する透明導電膜でなる画素電極２７を形成す
る。透明導電膜には酸化インジウムと酸化スズとの化合
物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜
鉛との化合物を用いることができる。そして、画素電極
２７を形成したら、絶縁膜２８を形成し、画素電極２７
上に開口部を形成する。
からＥＬ表示装置を作製するには、ソース配線、ドレイ
ン配線上に樹脂材料でなる層間絶縁膜（平坦化膜）２６
を形成し、その上に画素部用ＴＦＴ２３のドレインと電
気的に接続する透明導電膜でなる画素電極２７を形成す
る。透明導電膜には酸化インジウムと酸化スズとの化合
物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜
鉛との化合物を用いることができる。そして、画素電極
２７を形成したら、絶縁膜２８を形成し、画素電極２７
上に開口部を形成する。
【０１３２】次に、自発光層２９を形成する。自発光層
２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光
層、電子輸送層または電子注入層）の組合せによる積層
構造または単層構造とすれば良い。また、ＥＬ材料には
低分子系材料と高分子系（ポリマー系）材料がある。低
分子系材料を用いる場合は蒸着法を用いるが、高分子系
材料を用いる場合には、スピンコート法、印刷法または
インクジェット法等の簡易な方法を用いることが可能で
ある。
２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光
層、電子輸送層または電子注入層）の組合せによる積層
構造または単層構造とすれば良い。また、ＥＬ材料には
低分子系材料と高分子系（ポリマー系）材料がある。低
分子系材料を用いる場合は蒸着法を用いるが、高分子系
材料を用いる場合には、スピンコート法、印刷法または
インクジェット法等の簡易な方法を用いることが可能で
ある。
【０１３３】自発光層はシャドーマスクを用いて蒸着
法、またはインクジェット法、ディスペンサー法などで
形成する。いずれにしても、画素毎に波長の異なる発光
が可能な発光層（赤色発光層、緑色発光層及び青色発光
層）を形成することで、カラー表示が可能となる。その
他にも、色変換層（ＣＣＭ）とカラーフィルターを組み
合わせた方式、白色発光層とカラーフィルターを組み合
わせた方式があるがいずれの方法を用いても良い。勿
論、単色発光のＥＬ表示装置とすることもできる。
法、またはインクジェット法、ディスペンサー法などで
形成する。いずれにしても、画素毎に波長の異なる発光
が可能な発光層（赤色発光層、緑色発光層及び青色発光
層）を形成することで、カラー表示が可能となる。その
他にも、色変換層（ＣＣＭ）とカラーフィルターを組み
合わせた方式、白色発光層とカラーフィルターを組み合
わせた方式があるがいずれの方法を用いても良い。勿
論、単色発光のＥＬ表示装置とすることもできる。
【０１３４】自発光層２９を形成したら、その上に陰極
３０を形成する。陰極３０と自発光層２９の界面に存在
する水分や酸素は極力排除しておくことが望ましい。従
って、真空中で自発光層２９と陰極３０を連続して形成
するか、自発光層２９を不活性雰囲気で形成し、大気解
放しないで真空中で陰極３０を形成するといった工夫が
必要である。本実施例ではマルチチャンバー方式（クラ
スターツール方式）の成膜装置を用いることで上述のよ
うな成膜を可能とする。
３０を形成する。陰極３０と自発光層２９の界面に存在
する水分や酸素は極力排除しておくことが望ましい。従
って、真空中で自発光層２９と陰極３０を連続して形成
するか、自発光層２９を不活性雰囲気で形成し、大気解
放しないで真空中で陰極３０を形成するといった工夫が
必要である。本実施例ではマルチチャンバー方式（クラ
スターツール方式）の成膜装置を用いることで上述のよ
うな成膜を可能とする。
【０１３５】なお、本実施例では陰極３０として、Ｌｉ
Ｆ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積
層構造を用いる。具体的には自発光層２９上に蒸着法で
１nm厚のＬｉＦ（フッ化リチウム）膜を形成し、その上
に３００nm厚のアルミニウム膜を形成する。勿論、公知
の陰極材料であるＭｇＡｇ電極を用いても良い。そして
陰極３０は３１で示される領域において配線１６に接続
される。配線１６は陰極３０に所定の電圧を与えるため
の電源供給線であり、異方性導電性ペースト材料３２を
介してＦＰＣ１７に接続される。ＦＰＣ１７上にはさら
に樹脂層８０が形成され、この部分の接着強度を高めて
いる。
Ｆ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積
層構造を用いる。具体的には自発光層２９上に蒸着法で
１nm厚のＬｉＦ（フッ化リチウム）膜を形成し、その上
に３００nm厚のアルミニウム膜を形成する。勿論、公知
の陰極材料であるＭｇＡｇ電極を用いても良い。そして
陰極３０は３１で示される領域において配線１６に接続
される。配線１６は陰極３０に所定の電圧を与えるため
の電源供給線であり、異方性導電性ペースト材料３２を
介してＦＰＣ１７に接続される。ＦＰＣ１７上にはさら
に樹脂層８０が形成され、この部分の接着強度を高めて
いる。
【０１３６】３１に示された領域において陰極３０と配
線１６とを電気的に接続するために、層間絶縁膜２６及
び絶縁膜２８にコンタクトホールを形成する必要があ
る。これらは層間絶縁膜２６のエッチング時（画素電極
用コンタクトホールの形成時）や絶縁膜２８のエッチン
グ時（自発光層形成前の開口部の形成時）に形成してお
けば良い。また、絶縁膜２８をエッチングする際に、層
間絶縁膜２６まで一括でエッチングしても良い。この場
合、層間絶縁膜２６と絶縁膜２８が同じ樹脂材料であれ
ば、コンタクトホールの形状を良好なものとすることが
できる。
線１６とを電気的に接続するために、層間絶縁膜２６及
び絶縁膜２８にコンタクトホールを形成する必要があ
る。これらは層間絶縁膜２６のエッチング時（画素電極
用コンタクトホールの形成時）や絶縁膜２８のエッチン
グ時（自発光層形成前の開口部の形成時）に形成してお
けば良い。また、絶縁膜２８をエッチングする際に、層
間絶縁膜２６まで一括でエッチングしても良い。この場
合、層間絶縁膜２６と絶縁膜２８が同じ樹脂材料であれ
ば、コンタクトホールの形状を良好なものとすることが
できる。
【０１３７】また、配線１６はシール材１９と基板１０
との間を隙間（但し封止剤８１で塞がれている。）を通
ってＦＰＣ１７に電気的に接続される。なお、ここでは
配線１６について説明したが、他の配線１４、１５も同
様にしてシーリング材１９の下を通ってＦＰＣ１７に電
気的に接続される。
との間を隙間（但し封止剤８１で塞がれている。）を通
ってＦＰＣ１７に電気的に接続される。なお、ここでは
配線１６について説明したが、他の配線１４、１５も同
様にしてシーリング材１９の下を通ってＦＰＣ１７に電
気的に接続される。
【０１３８】ここで画素部のさらに詳細な断面構造を図
２６に、上面構造を図２７（Ａ）に、回路図を図２７
（Ｂ）に示す。図２６（Ａ）において、基板２４０１上
に設けられたスイッチング用ＴＦＴ２４０２は図１３の
画素ＴＦＴ３０４と同じ構造で形成する。ダブルゲート
構造とすることで実質的に二つのＴＦＴが直列された構
造となり、ＬＤＤを形成することでオフ電流値を低減す
ることができるという利点がある。尚、本実施例ではダ
ブルゲート構造としているがトリプルゲート構造やそれ
以上のゲート本数を持つマルチゲート構造でも良い。
２６に、上面構造を図２７（Ａ）に、回路図を図２７
（Ｂ）に示す。図２６（Ａ）において、基板２４０１上
に設けられたスイッチング用ＴＦＴ２４０２は図１３の
画素ＴＦＴ３０４と同じ構造で形成する。ダブルゲート
構造とすることで実質的に二つのＴＦＴが直列された構
造となり、ＬＤＤを形成することでオフ電流値を低減す
ることができるという利点がある。尚、本実施例ではダ
ブルゲート構造としているがトリプルゲート構造やそれ
以上のゲート本数を持つマルチゲート構造でも良い。
【０１３９】また、電流制御用ＴＦＴ２４０３は図１３
で示す第１のｎチャネル型ＴＦＴ３０２を用いて形成す
る。このＴＦＴ構造は、ドレイン側にのみゲート電極と
オーバーラップするＬＤＤが設けられた構造であり、ゲ
ートとドレイン間の寄生容量や直列抵抗を低減させて電
流駆動能力を高める構造となっている。別な観点から
も、構造であることは非常に重要な意味を持つ。電流制
御用ＴＦＴはＥＬ素子を流れる電流量を制御するための
素子であるため、多くの電流が流れ、熱による劣化やホ
ットキャリアによる劣化の危険性が高い素子でもある。
そのため、電流制御用ＴＦＴにゲート電極と一部が重な
るＬＤＤ領域を設けることでＴＦＴの劣化を防ぎ、動作
の安定性を高めることができる。このとき、スイッチン
グ用ＴＦＴ２４０２のドレイン線３５は配線３６によっ
て電流制御用ＴＦＴのゲート電極３７に電気的に接続さ
れている。また、３８で示される配線は、スイッチング
用ＴＦＴ２４０２のゲート電極３９a、３９bを電気的に
接続するゲート線である。
で示す第１のｎチャネル型ＴＦＴ３０２を用いて形成す
る。このＴＦＴ構造は、ドレイン側にのみゲート電極と
オーバーラップするＬＤＤが設けられた構造であり、ゲ
ートとドレイン間の寄生容量や直列抵抗を低減させて電
流駆動能力を高める構造となっている。別な観点から
も、構造であることは非常に重要な意味を持つ。電流制
御用ＴＦＴはＥＬ素子を流れる電流量を制御するための
素子であるため、多くの電流が流れ、熱による劣化やホ
ットキャリアによる劣化の危険性が高い素子でもある。
そのため、電流制御用ＴＦＴにゲート電極と一部が重な
るＬＤＤ領域を設けることでＴＦＴの劣化を防ぎ、動作
の安定性を高めることができる。このとき、スイッチン
グ用ＴＦＴ２４０２のドレイン線３５は配線３６によっ
て電流制御用ＴＦＴのゲート電極３７に電気的に接続さ
れている。また、３８で示される配線は、スイッチング
用ＴＦＴ２４０２のゲート電極３９a、３９bを電気的に
接続するゲート線である。
【０１４０】また、本実施例では電流制御用ＴＦＴ２４
０３をシングルゲート構造で図示しているが、複数のＴ
ＦＴを直列につなげたマルチゲート構造としても良い。
さらに、複数のＴＦＴを並列につなげて実質的にチャネ
ル形成領域を複数に分割し、熱の放射を高い効率で行え
るようにした構造としても良い。このような構造は熱に
よる劣化対策として有効である。
０３をシングルゲート構造で図示しているが、複数のＴ
ＦＴを直列につなげたマルチゲート構造としても良い。
さらに、複数のＴＦＴを並列につなげて実質的にチャネ
ル形成領域を複数に分割し、熱の放射を高い効率で行え
るようにした構造としても良い。このような構造は熱に
よる劣化対策として有効である。
【０１４１】また、図２７（Ａ）に示すように、電流制
御用ＴＦＴ２４０３のゲート電極３７となる配線は２４
０４で示される領域で、電流制御用ＴＦＴ２４０３のド
レイン線４０と絶縁膜を介して重なる。このとき、２４
０４で示される領域ではコンデンサが形成される。この
コンデンサ２４０４は電流制御用ＴＦＴ２４０３のゲー
トにかかる電圧を保持するためのコンデンサとして機能
する。なお、ドレイン線４０は電流供給線（電源線）２
５０１に接続され、常に一定の電圧が加えられている。
御用ＴＦＴ２４０３のゲート電極３７となる配線は２４
０４で示される領域で、電流制御用ＴＦＴ２４０３のド
レイン線４０と絶縁膜を介して重なる。このとき、２４
０４で示される領域ではコンデンサが形成される。この
コンデンサ２４０４は電流制御用ＴＦＴ２４０３のゲー
トにかかる電圧を保持するためのコンデンサとして機能
する。なお、ドレイン線４０は電流供給線（電源線）２
５０１に接続され、常に一定の電圧が加えられている。
【０１４２】スイッチング用ＴＦＴ２４０２及び電流制
御用ＴＦＴ２４０３の上には第１パッシベーション膜４
１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２
が形成される。平坦化膜４２を用いてＴＦＴによる段差
を平坦化することは非常に重要である。後に形成される
自発光層は非常に薄いため、段差が存在することによっ
て発光不良を起こす場合がある。従って、自発光層をで
きるだけ平坦面に形成しうるように画素電極を形成する
前に平坦化しておくことが望ましい。
御用ＴＦＴ２４０３の上には第１パッシベーション膜４
１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２
が形成される。平坦化膜４２を用いてＴＦＴによる段差
を平坦化することは非常に重要である。後に形成される
自発光層は非常に薄いため、段差が存在することによっ
て発光不良を起こす場合がある。従って、自発光層をで
きるだけ平坦面に形成しうるように画素電極を形成する
前に平坦化しておくことが望ましい。
【０１４３】また、４３は反射性の高い導電膜でなる画
素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ２
４０３のドレインに電気的に接続される。画素電極４３
としてはアルミニウム合金膜、銅合金膜または銀合金膜
など低抵抗な導電膜またはそれらの積層膜を用いること
が好ましい。勿論、他の導電膜との積層構造としても良
い。また、絶縁膜（好ましくは樹脂）で形成されたバン
ク４４a、４４bにより形成された溝（画素に相当する）
の中に発光層４５が形成される。なお、ここでは一画素
しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）
の各色に対応した発光層を作り分けても良い。発光層と
する有機ＥＬ材料としてはπ共役ポリマー系材料を用い
る。代表的なポリマー系材料としては、ポリパラフェニ
レンビニレン（ＰＰＶ）系、ポリビニルカルバゾール
（ＰＶＫ）系、ポリフルオレン系などが挙げられる。
尚、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあ
るが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,
W.Kreuder,and H.Spreitzer,“Polymers for Light Emi
tting Diodes”,Euro Display,Proceedings,1999,p.33-
37」や特開平１０−９２５７６号公報に記載されたよう
な材料を用いれば良い。
素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ２
４０３のドレインに電気的に接続される。画素電極４３
としてはアルミニウム合金膜、銅合金膜または銀合金膜
など低抵抗な導電膜またはそれらの積層膜を用いること
が好ましい。勿論、他の導電膜との積層構造としても良
い。また、絶縁膜（好ましくは樹脂）で形成されたバン
ク４４a、４４bにより形成された溝（画素に相当する）
の中に発光層４５が形成される。なお、ここでは一画素
しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）
の各色に対応した発光層を作り分けても良い。発光層と
する有機ＥＬ材料としてはπ共役ポリマー系材料を用い
る。代表的なポリマー系材料としては、ポリパラフェニ
レンビニレン（ＰＰＶ）系、ポリビニルカルバゾール
（ＰＶＫ）系、ポリフルオレン系などが挙げられる。
尚、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあ
るが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,
W.Kreuder,and H.Spreitzer,“Polymers for Light Emi
tting Diodes”,Euro Display,Proceedings,1999,p.33-
37」や特開平１０−９２５７６号公報に記載されたよう
な材料を用いれば良い。
【０１４４】具体的な発光層としては、赤色に発光する
発光層にはシアノポリフェニレンビニレン、緑色に発光
する発光層にはポリフェニレンビニレン、青色に発光す
る発光層にはポリフェニレンビニレン若しくはポリアル
キルフェニレンを用いれば良い。膜厚は３０〜１５０nm
（好ましくは４０〜１００nm）とすれば良い。但し、以
上の例は発光層として用いることのできる有機ＥＬ材料
の一例であって、これに限定する必要はまったくない。
発光層、電荷輸送層または電荷注入層を自由に組み合わ
せて自発光層（発光及びそのためのキャリアの移動を行
わせるための層）を形成すれば良い。例えば、本実施例
ではポリマー系材料を発光層として用いる例を示した
が、低分子系有機ＥＬ材料を用いても良い。また、電荷
輸送層や電荷注入層として炭化珪素等の無機材料を用い
ることも可能である。これらの有機ＥＬ材料や無機材料
は公知の材料を用いることができる。
発光層にはシアノポリフェニレンビニレン、緑色に発光
する発光層にはポリフェニレンビニレン、青色に発光す
る発光層にはポリフェニレンビニレン若しくはポリアル
キルフェニレンを用いれば良い。膜厚は３０〜１５０nm
（好ましくは４０〜１００nm）とすれば良い。但し、以
上の例は発光層として用いることのできる有機ＥＬ材料
の一例であって、これに限定する必要はまったくない。
発光層、電荷輸送層または電荷注入層を自由に組み合わ
せて自発光層（発光及びそのためのキャリアの移動を行
わせるための層）を形成すれば良い。例えば、本実施例
ではポリマー系材料を発光層として用いる例を示した
が、低分子系有機ＥＬ材料を用いても良い。また、電荷
輸送層や電荷注入層として炭化珪素等の無機材料を用い
ることも可能である。これらの有機ＥＬ材料や無機材料
は公知の材料を用いることができる。
【０１４５】本実施例では発光層４５の上にＰＥＤＯＴ
（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）で
なる正孔注入層４６を設けた積層構造の自発光層として
いる。そして、正孔注入層４６の上には透明導電膜でな
る陽極４７が設けられる。本実施例の場合、発光層４５
で生成された光は上面側に向かって（ＴＦＴの上方に向
かって）放射されるため、陽極は透光性でなければなら
ない。透明導電膜としては酸化インジウムと酸化スズと
の化合物や酸化インジウムと酸化亜鉛との化合物を用い
ることができるが、耐熱性の低い発光層や正孔注入層を
形成した後で形成するため、可能な限り低温で成膜でき
るものが好ましい。
（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）で
なる正孔注入層４６を設けた積層構造の自発光層として
いる。そして、正孔注入層４６の上には透明導電膜でな
る陽極４７が設けられる。本実施例の場合、発光層４５
で生成された光は上面側に向かって（ＴＦＴの上方に向
かって）放射されるため、陽極は透光性でなければなら
ない。透明導電膜としては酸化インジウムと酸化スズと
の化合物や酸化インジウムと酸化亜鉛との化合物を用い
ることができるが、耐熱性の低い発光層や正孔注入層を
形成した後で形成するため、可能な限り低温で成膜でき
るものが好ましい。
【０１４６】陽極４７まで形成された時点で自発光素子
２４０５が完成する。なお、ここでいうＥＬ素子２４０
５は、画素電極（陰極）４３、発光層４５、正孔注入層
４６及び陽極４７で形成されたコンデンサを指す。図２
７（Ａ）に示すように画素電極４３は画素の面積にほぼ
一致するため、画素全体がＥＬ素子として機能する。従
って、発光の利用効率が非常に高く、明るい画像表示が
可能となる。
２４０５が完成する。なお、ここでいうＥＬ素子２４０
５は、画素電極（陰極）４３、発光層４５、正孔注入層
４６及び陽極４７で形成されたコンデンサを指す。図２
７（Ａ）に示すように画素電極４３は画素の面積にほぼ
一致するため、画素全体がＥＬ素子として機能する。従
って、発光の利用効率が非常に高く、明るい画像表示が
可能となる。
【０１４７】ところで、本実施例では、陽極４７の上に
さらに第２パッシベーション膜４８を設けている。第２
パッシベーション膜４８としては窒化珪素膜または窒化
酸化珪素膜が好ましい。この目的は、外部とＥＬ素子と
を遮断することであり、有機ＥＬ材料の酸化による劣化
を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味
との両方を併せ持つ。これによりＥＬ表示装置の信頼性
が高められる。
さらに第２パッシベーション膜４８を設けている。第２
パッシベーション膜４８としては窒化珪素膜または窒化
酸化珪素膜が好ましい。この目的は、外部とＥＬ素子と
を遮断することであり、有機ＥＬ材料の酸化による劣化
を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味
との両方を併せ持つ。これによりＥＬ表示装置の信頼性
が高められる。
【０１４８】以上のように本願発明のＥＬ表示パネルは
図２７のような構造の画素からなる画素部を有し、オフ
電流値の十分に低いスイッチング用ＴＦＴと、ホットキ
ャリア注入に強い電流制御用ＴＦＴとを有する。従っ
て、高い信頼性を有し、且つ、良好な画像表示が可能な
ＥＬ表示パネルが得られる。
図２７のような構造の画素からなる画素部を有し、オフ
電流値の十分に低いスイッチング用ＴＦＴと、ホットキ
ャリア注入に強い電流制御用ＴＦＴとを有する。従っ
て、高い信頼性を有し、且つ、良好な画像表示が可能な
ＥＬ表示パネルが得られる。
【０１４９】図２６（Ｂ）は自発光層の構造を反転させ
た例を示す。電流制御用ＴＦＴ２６０１は図１３のｐチ
ャネル型ＴＦＴ３０１と同じ構造で形成する。作製プロ
セスは実施例１を参照すれば良い。本実施例では、画素
電極（陽極）５０として透明導電膜を用いる。具体的に
は酸化インジウムと酸化亜鉛との化合物でなる導電膜を
用いる。勿論、酸化インジウムと酸化スズとの化合物で
なる導電膜を用いても良い。
た例を示す。電流制御用ＴＦＴ２６０１は図１３のｐチ
ャネル型ＴＦＴ３０１と同じ構造で形成する。作製プロ
セスは実施例１を参照すれば良い。本実施例では、画素
電極（陽極）５０として透明導電膜を用いる。具体的に
は酸化インジウムと酸化亜鉛との化合物でなる導電膜を
用いる。勿論、酸化インジウムと酸化スズとの化合物で
なる導電膜を用いても良い。
【０１５０】そして、絶縁膜でなるバンク５１a、５１b
が形成された後、溶液塗布によりポリビニルカルバゾー
ルでなる発光層５２が形成される。その上にはカリウム
アセチルアセトネート（ａｃａｃＫと表記される）でな
る電子注入層５３、アルミニウム合金でなる陰極５４が
形成される。この場合、陰極５４がパッシベーション膜
としても機能する。こうしてＥＬ素子２６０２が形成さ
れる。本実施例の場合、発光層５２で発生した光は、矢
印で示されるようにＴＦＴが形成された基板の方に向か
って放射される。本実施例のような構造とする場合、電
流制御用ＴＦＴ２６０１はｐチャネル型ＴＦＴで形成す
ることが好ましい。
が形成された後、溶液塗布によりポリビニルカルバゾー
ルでなる発光層５２が形成される。その上にはカリウム
アセチルアセトネート（ａｃａｃＫと表記される）でな
る電子注入層５３、アルミニウム合金でなる陰極５４が
形成される。この場合、陰極５４がパッシベーション膜
としても機能する。こうしてＥＬ素子２６０２が形成さ
れる。本実施例の場合、発光層５２で発生した光は、矢
印で示されるようにＴＦＴが形成された基板の方に向か
って放射される。本実施例のような構造とする場合、電
流制御用ＴＦＴ２６０１はｐチャネル型ＴＦＴで形成す
ることが好ましい。
【０１５１】以上のような、本実施例で示すＥＬ表示装
置は、実施例９の電子機器の表示部として用いることが
できる。
置は、実施例９の電子機器の表示部として用いることが
できる。
【０１５２】図２７（Ｂ）に示した回路図とは異なる構
造の画素とした場合の例について図２８に示す。なお、
本実施例において、２７０１はスイッチング用ＴＦＴ２
７０２のソース配線、２７０３はスイッチング用ＴＦＴ
２７０２のゲート配線、２７０４は電流制御用ＴＦＴ、
２７０５はコンデンサ、２７０６、２７０８は電流供給
線、２７０７はＥＬ素子とする。
造の画素とした場合の例について図２８に示す。なお、
本実施例において、２７０１はスイッチング用ＴＦＴ２
７０２のソース配線、２７０３はスイッチング用ＴＦＴ
２７０２のゲート配線、２７０４は電流制御用ＴＦＴ、
２７０５はコンデンサ、２７０６、２７０８は電流供給
線、２７０７はＥＬ素子とする。
【０１５３】図２８（Ａ）は、二つの画素間で電流供給
線２７０６を共通とした場合の例である。即ち、二つの
画素が電流供給線２７０６を中心に線対称となるように
形成されている点に特徴がある。この場合、電源供給線
の本数を減らすことができるため、画素部をさらに高精
細化することができる。
線２７０６を共通とした場合の例である。即ち、二つの
画素が電流供給線２７０６を中心に線対称となるように
形成されている点に特徴がある。この場合、電源供給線
の本数を減らすことができるため、画素部をさらに高精
細化することができる。
【０１５４】また、図２８（Ｂ）は、電流供給線２７０
８をゲート配線２７０３と平行に設けた場合の例であ
る。尚、図２８（Ｂ）では電流供給線２７０８とゲート
配線２７０３とが重ならないように設けた構造となって
いるが、両者が異なる層に形成される配線であれば、絶
縁膜を介して重なるように設けることもできる。この場
合、電源供給線２７０８とゲート配線２７０３とで専有
面積を共有させることができるため、画素部をさらに高
精細化することができる。
８をゲート配線２７０３と平行に設けた場合の例であ
る。尚、図２８（Ｂ）では電流供給線２７０８とゲート
配線２７０３とが重ならないように設けた構造となって
いるが、両者が異なる層に形成される配線であれば、絶
縁膜を介して重なるように設けることもできる。この場
合、電源供給線２７０８とゲート配線２７０３とで専有
面積を共有させることができるため、画素部をさらに高
精細化することができる。
【０１５５】また、図２８（Ｃ）は、図２８（Ｂ）の構
造と同様に電流供給線２７０８をゲート配線２７０３と
平行に設け、さらに、二つの画素を電流供給線２７０８
を中心に線対称となるように形成する点に特徴がある。
また、電流供給線２７０８をゲート配線２７０３のいず
れか一方と重なるように設けることも有効である。この
場合、電源供給線の本数を減らすことができるため、画
素部をさらに高精細化することができる。図２８
（Ａ）、図２８（Ｂ）では電流制御用ＴＦＴ２４０３の
ゲートにかかる電圧を保持するためにコンデンサ２４０
４を設ける構造としているが、コンデンサ２４０４を省
略することも可能である。
造と同様に電流供給線２７０８をゲート配線２７０３と
平行に設け、さらに、二つの画素を電流供給線２７０８
を中心に線対称となるように形成する点に特徴がある。
また、電流供給線２７０８をゲート配線２７０３のいず
れか一方と重なるように設けることも有効である。この
場合、電源供給線の本数を減らすことができるため、画
素部をさらに高精細化することができる。図２８
（Ａ）、図２８（Ｂ）では電流制御用ＴＦＴ２４０３の
ゲートにかかる電圧を保持するためにコンデンサ２４０
４を設ける構造としているが、コンデンサ２４０４を省
略することも可能である。
【０１５６】電流制御用ＴＦＴ２４０３として図２６
（Ａ）に示すような本願発明のｎチャネル型ＴＦＴを用
いているため、ゲート絶縁膜を介してゲート電極と重な
るように設けられたＬＤＤ領域を有している。この重な
り合った領域には一般的にゲート容量と呼ばれる寄生容
量が形成されるが、本実施例ではこの寄生容量をコンデ
ンサ２４０４の代わりとして積極的に用いる点に特徴が
ある。この寄生容量のキャパシタンスは上記ゲート電極
とＬＤＤ領域とが重なり合った面積で変化するため、そ
の重なり合った領域に含まれるＬＤＤ領域の長さによっ
て決まる。また、図２８（Ａ）、（Ｂ）、（Ｃ）の構造
においても同様にコンデンサ２７０５を省略することは
可能である。
（Ａ）に示すような本願発明のｎチャネル型ＴＦＴを用
いているため、ゲート絶縁膜を介してゲート電極と重な
るように設けられたＬＤＤ領域を有している。この重な
り合った領域には一般的にゲート容量と呼ばれる寄生容
量が形成されるが、本実施例ではこの寄生容量をコンデ
ンサ２４０４の代わりとして積極的に用いる点に特徴が
ある。この寄生容量のキャパシタンスは上記ゲート電極
とＬＤＤ領域とが重なり合った面積で変化するため、そ
の重なり合った領域に含まれるＬＤＤ領域の長さによっ
て決まる。また、図２８（Ａ）、（Ｂ）、（Ｃ）の構造
においても同様にコンデンサ２７０５を省略することは
可能である。
【０１５７】尚、本実施形態で示すＥＬ表示装置の回路
構成は、実施例１で示すＴＦＴの構成から選択して図２
８に示す回路を形成すれば良い。また、実施例９の電子
機器の表示部として本実施例のＥＬ表示パネルを用いる
ことが可能である。
構成は、実施例１で示すＴＦＴの構成から選択して図２
８に示す回路を形成すれば良い。また、実施例９の電子
機器の表示部として本実施例のＥＬ表示パネルを用いる
ことが可能である。
【０１５８】
【発明の効果】以上、ＴＦＴに代表される半導体装置に
適した絶縁膜として本発明によるＳｉＨ4、Ｎ2Ｏ、Ｈ2
を原料ガスとしてプラズマＣＶＤ法で作製される酸化窒
化水素化シリコン膜を適用して、ゲート絶縁膜や下地
膜、および保護絶縁膜或いは層間絶縁膜に用いることに
よりＶthシフトがなくＢＴＳストレスに対して安定なＴ
ＦＴを作製することができる。また、このような絶縁膜
を用いることにより、ガラス基板上にＴＦＴを作製し、
液晶表示装置や有機ＥＬ表示装置に代表される半導体装
置の高品質化を実現することがえきる。
適した絶縁膜として本発明によるＳｉＨ4、Ｎ2Ｏ、Ｈ2
を原料ガスとしてプラズマＣＶＤ法で作製される酸化窒
化水素化シリコン膜を適用して、ゲート絶縁膜や下地
膜、および保護絶縁膜或いは層間絶縁膜に用いることに
よりＶthシフトがなくＢＴＳストレスに対して安定なＴ
ＦＴを作製することができる。また、このような絶縁膜
を用いることにより、ガラス基板上にＴＦＴを作製し、
液晶表示装置や有機ＥＬ表示装置に代表される半導体装
置の高品質化を実現することがえきる。
【図１】 ＴＦＴの作製工程を示す断面図。
【図２】 ＴＦＴの作製工程を示す断面図。
【図３】 酸化窒化水素化シリコン膜を用いたＭＯＳ構
造のＣ−Ｖ特性を示す図。
造のＣ−Ｖ特性を示す図。
【図４】 酸化窒化水素化シリコン膜の赤外分光特性を
示す図。
示す図。
【図５】 結晶質半導体膜の作製工程を示す図。
【図６】 ＴＦＴの作製工程を示す断面図。
【図７】 ＴＦＴの作製工程を示す断面図。
【図８】 ＴＦＴの作製工程を示す断面図。
【図９】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
示す断面図。
示す断面図。
【図１０】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程
を示す断面図。
を示す断面図。
【図１１】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程
を示す断面図。
を示す断面図。
【図１２】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程
を示す断面図。
を示す断面図。
【図１３】 画素ＴＦＴ、駆動回路のＴＦＴの断面図。
【図１４】 駆動回路のＴＦＴの作製工程を示す上面
図。
図。
【図１５】 画素ＴＦＴの作製工程を示す上面図。
【図１６】 駆動回路のＴＦＴの作製工程を示す断面
図。
図。
【図１７】 画素ＴＦＴの作製工程を示す断面図。
【図１８】 液晶表示装置の入出力端子、配線、回路配
置を示す上面図。
置を示す上面図。
【図１９】 液晶表示装置の構造を示す断面図。
【図２０】 液晶表示装置の構造を示す斜視図。
【図２１】 表示領域の画素を示す上面図。
【図２２】 アクティブマトリクス型有機ＥＬ表示装置
の構造を示す図。
の構造を示す図。
【図２３】 半導体装置の一例を示す図。
【図２４】 プロジェクターの一例を示す図。
【図２５】 ＥＬ表示装置の構造を示す上面図及び断面
図。
図。
【図２６】 ＥＬ表示装置の画素部の断面図。
【図２７】 ＥＬ表示装置の画素部の上面図と回路図。
【図２８】 ＥＬ表示装置の画素部の回路図の例。
１０１ 基板 １０２ａ、１０２ｂ 酸化窒化シリコン膜 １０３ｂ 結晶質半導体膜 １０４、１０５ 島状半導体層 １１０ ゲート絶縁膜 １１４、１１５ ゲート電極 １２０ 層間絶縁層 １２１、１２４ ソース電極 １２２、１２３ ドレイン電極 １２５ パッシベーション膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/092 Ｈ０１Ｌ 27/08 ３２１Ａ 27/08 ３３１ 29/78 ６１９Ａ 21/336 ６２６Ｃ ６２７Ｅ (72)発明者 山崎 舜平 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内
Claims (14)
- 【請求項１】基板上に形成されたＴＦＴであって、 前記ＴＦＴの活性層の一方の表面に密接して設けられた
下地膜と、 前記活性層の他方の表面に密接して設けられたゲート絶
縁膜と、該ゲート絶縁膜に接して設けられたゲート電極
と、該ゲート電極上に設けられた層間絶縁膜とを有し、 前記下地膜、前記ゲート絶縁膜、前記層間絶縁膜の少な
くとも一つは、酸素濃度が５５atomic％以上７０atomic
％以下であり、窒素濃度が０．１atomic％以上６atomic
％以下であり、かつ、水素濃度が０．１atomic％以上３
atomic％以下である酸化窒化水素化シリコン膜で形成さ
れていることを特徴とする半導体装置。 - 【請求項２】基板上に形成されたＴＦＴであって、 前記ＴＦＴの活性層の一方の表面に密接して設けられた
下地膜と、 前記活性層の他方の表面に密接して設けられたゲート絶
縁膜と、該ゲート絶縁膜に接して設けられたゲート電極
と、該ゲート電極上に設けられた層間絶縁膜とを有し、 前記下地膜、前記ゲート絶縁膜、前記層間絶縁膜を形成
する少なくとも一層の絶縁膜は、酸素濃度が５５atomic
％以上７０atomic％以下であり、窒素濃度が０．１atom
ic％以上６atomic％以下であり、かつ、水素濃度が０．
１atomic％以上３atomic％以下である酸化窒化水素化シ
リコン膜であることを特徴とする半導体装置。 - 【請求項３】基板上に形成されたＴＦＴであって、 前記ＴＦＴの活性層の一方の表面に密接して設けられた
ゲート絶縁膜と、該ゲート絶縁膜に接して設けられたゲ
ート電極と、 前記活性層の他方の表面に設けられた保護絶縁膜または
層間絶縁膜とを有し、 前記ゲート絶縁膜、前記保護絶縁膜または層間絶縁膜の
少なくとも一つは、酸素濃度が５５atomic％以上７０at
omic％以下であり、窒素濃度が０．１atomic％以上６at
omic％以下であり、かつ、水素濃度が０．１atomic％以
上３atomic％以下である酸化窒化水素化シリコン膜で形
成されていることを特徴とする半導体装置。 - 【請求項４】基板上に形成されたＴＦＴであって、 前記ＴＦＴの活性層の一方の表面に密接して設けられた
ゲート絶縁膜と、該ゲート絶縁膜に接して設けられたゲ
ート電極と、 前記活性層の他方の表面に設けられた保護絶縁膜または
層間絶縁膜とを有し、 前記ゲート絶縁膜、前記保護絶縁膜または層間絶縁膜を
形成する少なくとも一層の絶縁膜は、酸素濃度が５５at
omic％以上７０atomic％以下であり、窒素濃度が０．１
atomic％以上６atomic％以下であり、かつ、水素濃度が
０．１atomic％以上３atomic％以下である酸化窒化水素
化シリコン膜であることを特徴とする半導体装置。 - 【請求項５】請求項１乃至請求項４のいずれか一項にお
いて、 前記半導体装置は、パーソナルコンピュータ、ビデオカ
メラ、携帯型情報端末、デジタルカメラ、デジタルビデ
オディスクプレーヤー、電子遊技機器、プロジェクタ
ー、有機エレクトロルミネッセンス材料を用いた表示装
置であることを特徴とする半導体装置。 - 【請求項６】基板上にＴＦＴを設けた半導体装置の作製
方法であって、 前記ＴＦＴの活性層の一方の表面に密接して下地膜を形
成する第１の工程と、 前記活性層の他方の表面に密接してゲート絶縁膜を形成
する第２の工程と、該ゲート絶縁膜に接して設けられた
ゲート電極を形成する第３の工程と、該ゲート電極上に
層間絶縁膜を形成する第４の工程とを有し、 前記第１の工程乃至第４の工程の少なくとも一つは、Ｓ
ｉＨ4、Ｎ2Ｏ、Ｈ2から酸化窒化水素化シリコン膜を形
成することを特徴とする半導体装置の作製方法。 - 【請求項７】基板上にＴＦＴを設けた半導体装置の作製
方法であって、 前記ＴＦＴの活性層の一方の表面に密接して下地膜を形
成する第１の工程と、 前記活性層の他方の表面に密接してゲート絶縁膜を形成
する第２の工程と、該ゲート絶縁膜に接して設けられた
ゲート電極を形成する第３の工程と、該ゲート電極上に
層間絶縁膜を形成する第４の工程とを有し、 前記第１の工程乃至第4の工程において形成される少な
くとも一層の絶縁膜は、ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製
される酸化窒化水素化シリコン膜であることを特徴とす
る半導体装置の作製方法。 - 【請求項８】基板上にＴＦＴを設けた半導体装置の作製
方法であって、 前記ＴＦＴの活性層の一方の表面に密接してゲート絶縁
膜を形成する第１の工程と、該ゲート絶縁膜に密接して
ゲート電極を形成する第２の工程と、 前記活性層の他方の表面に密接して保護絶縁膜または層
間絶縁膜を形成する第３の工程とを有し、 前記第１の工程乃至第３の工程の少なくとも一つは、Ｓ
ｉＨ4、Ｎ2Ｏ、Ｈ2から酸化窒化水素化シリコン膜を形
成することを特徴とする半導体装置の作製方法。 - 【請求項９】基板上にＴＦＴを設けた半導体装置の作製
方法であって、 前記ＴＦＴの活性層の一方の表面に密接してゲート絶縁
膜を形成する第１の工程と、該ゲート絶縁膜に密接して
ゲート電極を形成する第２の工程と、 前記活性層の他方の表面に密接して保護絶縁膜または層
間絶縁膜を形成する第３の工程とを有し、 前記第１の工程乃至第３の工程において形成される少な
くとも一層の絶縁膜は、ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製
される酸化窒化水素化シリコン膜であることを特徴とす
る半導体装置の作製方法。 - 【請求項１０】請求項６または請求項７において、 前記第１の工程乃至第4の工程の後に、熱処理により、
少なくとも前記酸化窒化水素化シリコン膜が含有する水
素を前記活性層に拡散させ、該活性層を水素化すること
を特徴とする半導体装置の作製方法。 - 【請求項１１】請求項８または請求項９において、 前記第１の工程乃至第３の工程の後に、熱処理により、
少なくとも前記酸化窒化水素化シリコン膜が含有する水
素を前記活性層に拡散させ、該活性層を水素化すること
を特徴とする半導体装置の作製方法。 - 【請求項１２】請求項１０または請求項１１において、 前記熱処理の温度が、３００℃以上５００℃以下である
ことを特徴とする半導体装置の作製方法。 - 【請求項１３】請求項６乃至請求項９のいずれか一項に
おいて、 前記酸化窒化水素化シリコン膜は、ＳｉＨ4とＮ2Ｏとの
合計の流量に対してＨ 2の流量を０．１〜７倍の範囲と
することを特徴とする半導体装置の作製方法。 - 【請求項１４】請求項６乃至請求項１３のいずれか一項
において、 前記半導体装置は、パーソナルコンピュータ、ビデオカ
メラ、携帯型情報端末、デジタルカメラ、デジタルビデ
オディスクプレーヤー、電子遊技機器、プロジェクタ
ー、有機エレクトロルミネッセンス材料を用いた表示装
置であることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000165332A JP4663063B2 (ja) | 1999-06-02 | 2000-06-02 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15442999 | 1999-06-02 | ||
| JP11-154429 | 1999-06-02 | ||
| JP2000165332A JP4663063B2 (ja) | 1999-06-02 | 2000-06-02 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001053286A true JP2001053286A (ja) | 2001-02-23 |
| JP2001053286A5 JP2001053286A5 (ja) | 2007-08-23 |
| JP4663063B2 JP4663063B2 (ja) | 2011-03-30 |
Family
ID=26482709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000165332A Expired - Fee Related JP4663063B2 (ja) | 1999-06-02 | 2000-06-02 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4663063B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004265933A (ja) * | 2003-02-14 | 2004-09-24 | Canon Inc | 放射線検出装置 |
| KR100685395B1 (ko) | 2004-06-30 | 2007-02-22 | 삼성에스디아이 주식회사 | 유기전계발광표시장치의 제조방법 |
| KR100731745B1 (ko) | 2005-06-22 | 2007-06-22 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 및 그 제조방법 |
| US7541617B2 (en) | 2003-02-14 | 2009-06-02 | Canon Kabushiki Kaisha | Radiation image pickup device |
| JP2015165309A (ja) * | 2015-03-26 | 2015-09-17 | 株式会社半導体エネルギー研究所 | 表示装置、表示モジュール及び電子機器 |
| US9917107B2 (en) | 2001-07-27 | 2018-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
-
2000
- 2000-06-02 JP JP2000165332A patent/JP4663063B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9917107B2 (en) | 2001-07-27 | 2018-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
| US10854636B2 (en) | 2001-07-27 | 2020-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
| JP2004265933A (ja) * | 2003-02-14 | 2004-09-24 | Canon Inc | 放射線検出装置 |
| US7541617B2 (en) | 2003-02-14 | 2009-06-02 | Canon Kabushiki Kaisha | Radiation image pickup device |
| KR100685395B1 (ko) | 2004-06-30 | 2007-02-22 | 삼성에스디아이 주식회사 | 유기전계발광표시장치의 제조방법 |
| KR100731745B1 (ko) | 2005-06-22 | 2007-06-22 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 및 그 제조방법 |
| US8044576B2 (en) | 2005-06-22 | 2011-10-25 | Samsung Mobile Display Co., Ltd. | Organic light emitting display and method of fabricating the same |
| JP2015165309A (ja) * | 2015-03-26 | 2015-09-17 | 株式会社半導体エネルギー研究所 | 表示装置、表示モジュール及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4663063B2 (ja) | 2011-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100592523C (zh) | 半导体器件及其制造方法 | |
| JP4562835B2 (ja) | 半導体装置の作製方法 | |
| JP6022016B2 (ja) | Ｅｌ表示装置 | |
| JP5132714B2 (ja) | 透過型液晶表示装置、プロジェクター及びデジタルカメラ | |
| US6380007B1 (en) | Semiconductor device and manufacturing method of the same | |
| KR100794154B1 (ko) | 반도체 장치의 제작방법 | |
| JP4549475B2 (ja) | 半導体装置、電子機器、および半導体装置の作製方法 | |
| US20040053451A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2001175198A (ja) | 半導体装置およびその作製方法 | |
| JP2000312007A (ja) | 半導体装置およびその作製方法 | |
| JP2006293385A (ja) | 表示装置 | |
| JP4494369B2 (ja) | 液晶表示装置 | |
| JP2006313363A (ja) | 表示装置 | |
| JP4801249B2 (ja) | 半導体装置の作製方法 | |
| JP4939689B2 (ja) | 半導体装置およびその作製方法 | |
| JP4493778B2 (ja) | 半導体装置の作製方法 | |
| JP4663063B2 (ja) | 半導体装置の作製方法 | |
| JP2006126855A (ja) | 表示装置 | |
| JP4850326B2 (ja) | 半導体装置の作製方法 | |
| JP4896286B2 (ja) | 半導体装置の作製方法 | |
| JP4463377B2 (ja) | 半導体装置およびその作製方法 | |
| JP2000357799A (ja) | 半導体装置およびその作製方法 | |
| JP4472082B2 (ja) | 半導体装置の作製方法 | |
| JP5159005B2 (ja) | 半導体装置の作製方法 | |
| JP4527070B2 (ja) | 半導体装置およびその作製方法、並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070601 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100520 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100621 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100922 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101221 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110105 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4663063 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |