JP4472082B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4472082B2 JP4472082B2 JP2000002028A JP2000002028A JP4472082B2 JP 4472082 B2 JP4472082 B2 JP 4472082B2 JP 2000002028 A JP2000002028 A JP 2000002028A JP 2000002028 A JP2000002028 A JP 2000002028A JP 4472082 B2 JP4472082 B2 JP 4472082B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor film
- insulating film
- silicon
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は結晶構造を有する半導体膜及びその半導体膜を用いて作製される半導体装置の作製方法に関する。尚、本明細書において半導体装置とは、液晶表示装置やエレクトロルミネッセンス（ＥＬ）材料を用いたＥＬ表示装置等の電気光学装置及び該電気光学装置を部品として含む電子装置を含むものとする。
【０００２】
【従来の技術】
薄膜トランジスタ（以下、ＴＦＴと記す）は、基板上に形成した半導体膜を用いて作製することができる。ＴＦＴは能動素子として各種集積回路を形成することが可能であるが、特にアクティブマトリックス型の液晶表示装置の画素部に設けるスイッチング素子として、或いは画素部の周辺に設けられる駆動回路を形成する素子として利用することができる。
【０００３】
半導体膜として非晶質シリコン膜を用いたＴＦＴはプロセス温度が低く生産が容易であるが、電気的特性が低いという欠点がある。そのために各画素に設けるスイッチング素子としての利用形態はあるが、画素部の駆動回路を形成することは出来なかった。一方、結晶構造を有する半導体膜（以下、結晶質半導体膜と記す）でＴＦＴを形成すると電気的特性を高めることができることが知られている。半導体膜としては代表的にはシリコン膜が利用されているが、結晶構造を有するシリコン膜は多結晶シリコン膜、ポリシリコン膜、微結晶シリコン膜などとしても知られている。ＴＦＴの技術分野では非晶質シリコン膜を光や熱エネルギーによって結晶化させた結晶質シリコン膜が用いられている。
【０００４】
しかし、熱エネルギーを用いる熱結晶法は６００℃以上の温度での熱処理が必要であり、処理時間も１０時間程度を要するものである。従って、アクティブマトリックス型液晶表示装置などＴＦＴを用いた製品を量産する場合には、その生産性を低下させてしまう問題がある。一方、光エネルギーを用いる結晶化技術はエキシマレーザー光やＹＡＧレーザー光を用いたレーザー結晶化法が知られているが、熱結晶化法で作製したＴＦＴと比較して電気的特性が劣るという問題がある。
【０００５】
その他に、結晶質半導体膜を触媒元素を用いた熱結晶化法により形成する技術が知られている。例えば、特開平７−１３０６５２号公報、特開平８−７８３２９号公報などで開示された技術を用いることができる。触媒元素を用いた熱結晶化法によれば非晶質シリコン膜にニッケルなどの触媒元素を導入し、５５０℃、４時間の熱処理により結晶質シリコン膜を形成することができる。
【０００６】
【発明が解決しようとする課題】
ガラスなどの基板上に酸化シリコン、窒化シリコン、酸化窒化シリコンなどから成る下地膜を形成し、その上に堆積した非晶質半導体膜を熱結晶化法やレーザー結晶化法で結晶化して得られる結晶質半導体膜は、下地膜と半導体膜との界面エネルギーの大小関係の兼ね合いで＜１１１＞に優先的に配向し、その他の方向にもランダムな方位を持った結晶粒が多数存在してしまうことが電子線回折の解析から知られている。一方、ニッケルなどの触媒元素を用いた熱結晶化法で作製される結晶質半導体膜は、その結晶粒の大部分は＜１１０＞に配向している。しかしながら前述のように下地膜と半導体膜との界面エネルギーとの兼ね合いで＜１１１＞などのその他の配向が若干混在してしまう。
【０００７】
複数の結晶粒から成る結晶質半導体膜において配向性が低いと結晶粒界で不対結合手が多く形成され、結晶質半導体膜中のキャリア（電子・ホール）の輸送特性を低下させる。即ち、キャリアが散乱されたりトラップされたりするため、このような結晶質半導体膜でＴＦＴを作製しても高い電界効果移動度を有するＴＦＴを作製することができない。また、結晶粒界はランダムに存在するため、個々のＴＦＴの電気的特性のバラツキの要因ともなる。
【０００８】
本発明はこのような問題点を解決する手段を提供することを目的とし、非晶質半導体膜を熱結晶化法やレーザー結晶化法を用いて作製される結晶質半導体膜の配向性を高めることを目的とする。さらに、そのような結晶質半導体膜を用いることでＴＦＴの特性を向上させ、特性バラツキを低減させることを目的とする。
【０００９】
【課題を解決するための手段】
上記問題点を解決するために本発明の構成は、基板上に第１の絶縁膜を形成する第１の工程と、第1の絶縁膜上に非晶質半導体膜を形成する第２の工程と、非晶質半導体膜の表面からフッ素を注入する第３の工程と、非晶質半導体膜中または非晶質半導体膜に接して該非晶質半導体膜の結晶化を助長する触媒元素を付加する第４の工程と、非晶質半導体膜を第１の加熱処理を行い結晶質半導体膜を形成する第５の工程とを有し、さらに結晶質半導体膜にレーザー光を照射して前記結晶質半導体膜の結晶性を高める第６の工程を付加しても良い。
【００１０】
また、他の発明の構成は、基板上に第１の絶縁膜を形成する第１の工程と、第１の絶縁膜の表面をフッ素化する第２の工程と、第1の絶縁膜上に非晶質半導体膜を形成する第３の工程と、非晶質半導体膜中または前記非晶質半導体膜に接して該非晶質半導体膜の結晶化を助長する触媒元素を付加する第４の工程と、非晶質半導体膜に第１の加熱処理を行い結晶質半導体膜を形成する第５の工程とを有し、さらに結晶質半導体膜にレーザー光を照射して前記結晶質半導体膜の結晶性を高める第６の工程を行うことも効果的である。
【００１１】
また、他の発明の構成は、基板上に第１の絶縁膜を形成する第１の工程と、第１の絶縁膜の表面をフッ素化する第２の工程と、第1の絶縁膜上に少なくともフッ素と水素とを含む反応ガスから非晶質半導体膜を形成する第３の工程と、非晶質半導体膜中または前記非晶質半導体膜に接して該非晶質半導体膜の結晶化を助長する触媒元素を付加する第４の工程と、非晶質半導体膜を加熱処理して結晶質半導体膜を形成する第５の工程とを有し、さらに結晶質半導体膜にレーザー光を照射して前記結晶質半導体膜の結晶性を高める第６の工程を行うことも可能である。
【００１２】
また、他の発明の構成は、基板上に第１の絶縁膜を形成する第１の工程と、第１の絶縁膜の表面をフッ素化する第２の工程と、第1の絶縁膜上に非晶質半導体膜を形成する第３の工程と、非晶質半導体膜中または非晶質半導体膜に接して該非晶質半導体膜の結晶化を助長する触媒元素を付加する第４の工程と、非晶質半導体膜に第１の加熱処理をして結晶質半導体膜を形成する第５の工程と、結晶質半導体膜の選択された領域にリンが添加された領域を形成する第６の工程と、
前記第６の工程の後に第２の加熱処理を行う第７の工程とを有することを特徴としている。
【００１３】
また、他の発明の構成は、基板上に第１の絶縁膜を形成する第１の工程と、第１の絶縁膜の表面をフッ素化する第２の工程と、第1の絶縁膜上に少なくともフッ素と水素とを含む反応ガスから非晶質半導体膜を形成する第３の工程と、非晶質半導体膜中または前記非晶質半導体膜に接して該非晶質半導体膜の結晶化を助長する触媒元素を付加する第４の工程と、非晶質半導体膜を加熱処理して結晶質半導体膜を形成する第５の工程と、結晶質半導体膜の選択された領域にリンが添加された領域を形成する第６の工程と、第６の工程の後に第２の加熱処理を行う第７の工程とを有することを特徴としている。
【００１４】
上記本発明の構成において、第１の絶縁膜の表面をフッ素化する工程は、フッ素原子またはフッ素ラジカルを含むプラズマに晒すことで行っても良いし、四フッ化珪素または三フッ化窒素をプラズマ化した雰囲気中に晒すことで行っても良い。
【００１５】
【発明の実施の形態】
[実施形態１]
図１（Ａ）において基板１００１にはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどの無アルカリガラス基板を用いる。例えば、コーニング社の#７０５９ガラスや#１７３７ガラス基などを好適に用いることができる。その他に、石英基板をはじめ、表面に酸化シリコン膜や窒化シリコン膜などの絶縁膜を形成したセラミック基板やステンレス基板を適用することができる。
【００１６】
基板１１０１の半導体膜を形成する側の表面には、基板１１０１からのアルカリ金属元素などの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン（ＳｉＯｘＮｙ）膜などのシリコンを含む絶縁膜を形成する。このような絶縁膜を本明細書では下地膜と呼ぶ。
【００１７】
下地膜１１０２は上記材料の１層で形成しても良いし、２層以上の積層構造としても良い。いずれにしてもその厚さが１００〜３００nm程度になるように形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される第１の酸化窒化シリコン膜１１０２ａを１０〜１００nmの厚さに形成し、ＳｉＨ4、Ｎ2Ｏから作製される第２の酸化窒化シリコン膜１１０２ｂを１００〜２００ｎｍの厚さに積層形成した２層構造として下地膜１１０２を形成する。
【００１８】
第１の酸化窒化シリコン膜１１０２ａは従来の平行平板型のプラズマＣＶＤ法を用いて形成する。その作製条件の一例は、ＳｉＨ4を１０SCCM、ＮＨ3を１００SCCM、Ｎ2Ｏを２０SCCMとして反応室に導入し、基板温度３２５℃、反応圧力４０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとする。一方、第２の酸化窒化シリコン膜１１０２ｂの作製条件の一例は、ＳｉＨ4を４SCCM、Ｎ2Ｏを４００SCCM、として反応室に導入し、基板温度４００℃、反応圧力４０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとする。これらの膜は、基板温度を変化させ、反応ガスの切り替えのみで連続して形成することもできる。また、第１の酸化窒化シリコン膜は基板を中心に考えて、その内部応力が引張り応力となるように形成する。第２の酸化窒化シリコン膜も同様な方向に内部応力を持たせるが、第１の酸化窒化シリコン膜よりも絶対値で比較して小さい応力となるようにする。
【００１９】
下地膜１１０２を形成した後その表面処理を行う。これはハロゲン元素を用いた表面処理であり、特にフッ素またはフッ素ラジカルの雰囲気中に下地膜１１０２の表面を晒し、表面をフッ素でコーティングすることを目的としている。ハロゲン元素としてはその他に塩素や臭素などを用いることも可能である。
【００２０】
具体的には、四フッ化珪素（ＳｉＦ4）または三フッ化窒素（ＮＦ3）を導入しプラズマ化してフッ素原子またはフッ素ラジカルを生成させる。その手段として、例えばプラズマＣＶＤ装置を適用することができる。プラズマＣＶＤ装置には、容量結合型または誘導結合型のものをはじめ、ＥＣＲ（電子サイクロトン共鳴）プラズマＣＶＤ装置やマイクロ波ＣＶＤ装置などいずれの形式の装置を適用しても良い。特に、ＥＣＲプラズマやマイクロ波プラズマはガスの分解効率が高いので、フッ素ラジカルを効率良く生成することができる。
【００２１】
図１（Ａ）の例では下地膜１１０２として第１の酸化窒化シリコン膜１１０２ａと第２の酸化窒化シリコン膜１１０２ｂとを形成してあるので、その場合には第２の酸化窒化シリコン膜の表面をフッ素で表面処理することになる。第２の酸化窒化シリコン膜の最表面ではフッ素の電気陰性度が酸素よりも大きいので、酸素と置換してフッ素で表面の不対結合手（ダングリングボンド）を終端させることができる。このような効果は酸化窒化シリコン膜に限らず、酸化シリコン膜や窒化シリコン膜などでも同様に実現することができる。
【００２２】
そして、図１（Ｂ）で示すように非晶質構造を有する半導体膜１１０３を２５〜１００nmの厚さで形成する。非晶質構造を有する半導体膜の代表例としては非晶質シリコン（ａ−Ｓｉ）膜、非晶質シリコン・ゲルマニウム（ａ−ＳｉＧｅ）膜、非晶質炭化シリコン（ａ−ＳｉＣ）膜，非晶質シリコン・スズ（ａ−ＳｉＳｎ）膜などが適用できる。これらの非晶質半導体膜は水素を０．１〜４０atomic%程度含有するようにして形成すると良い。これらの非晶質構造を有する半導体膜はプラズマＣＶＤ法やスパッタ法、或いは減圧ＣＶＤ法などにより作製する。例えば、プラズマＣＶＤ法でＳｉＨ4またはＳｉＨ4とＨ2から作製される非晶質シリコン膜を５５nmの厚さで形成する。尚、ＳｉＨ4の代わりにＳｉ2Ｈ6を使用しても良い。
【００２３】
そして、重量換算で１０ｐｐｍの触媒元素を含む水溶液をスピナーで基板を回転させて塗布するスピンコート法で触媒元素を含有する層１１０４を形成する。触媒元素にはニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などである。この触媒元素を含有する層１１０４は、スピンコート法の他に印刷法やスプレー法、バーコーター法、或いはスパッタ法や真空蒸着法によって上記触媒元素の層を１〜５nmの厚さに形成しても良い。
【００２４】
図１（Ｃ）で示す結晶化の工程では、まず４００〜５００℃で１時間程度の熱処理を行い、非晶質シリコン膜の含有水素量を５atom％以下にする。非晶質シリコン膜の含有水素量が成膜後において最初からこの値である場合にはこの熱処理は必ずしも必要でない。そして、ファーネスアニール炉を用い、窒素雰囲気中で５５０〜６００℃で１〜８時間の熱結晶化を行う。好適には、５５０℃で４時間の熱処理を行う。こうして結晶質シリコン膜から成る結晶質半導体膜１１０５を得ることができる。
【００２５】
しかし、この熱結晶化によって作製された結晶質半導体膜１１０５は、光学顕微鏡観察により観察すると局所的に非晶質領域が残存していることが観察されることがある。このような場合、同様にラマン分光法では４８０ｃｍ-1にブロードなピークを持つ非晶質成分が観測される。レーザー結晶化法はこのように残存する非晶質領域を結晶化させる目的において適した方法である。
【００２６】
レーザー結晶化法において用いるレーザー光源にはエキシマレーザー、ＹＡＧレーザー、ＹＶＯ4レーザー、ＹＡｌＯ3レーザー、ＹＬＦレーザーなどを用いることができる。エキシマレーザーでは４００nm以下の波長の光を高出力で放射させることができるので半導体膜の結晶化に好適に用いることができる。一方、ＹＡＧレーザー、ＹＶＯ4レーザー、ＹＡｌＯ3レーザー、ＹＬＦレーザーなどの固体レーザーではその第２高調波（５３２nm）、第３高調波（３５５nm）、第４高調波（２６６nm）を用いる。光の侵入長により、第２高調波（５３２nm）を用いる場合には半導体膜の表面及び内部から、第３高調波（３５５nm）や第４高調波（２６６nm）の場合にはエキシマレーザーと同様に半導体膜の表面から加熱して結晶化を行うことができる。
【００２７】
図１（Ｄ）はその様子を示すものであり、例えば、Ｎｄ：ＹＡＧレーザーを用い、そのパルス発振周波数を１〜１０kHzとし、レーザーエネルギー密度を１００〜５００mJ/cm2(代表的には１００〜４００mJ/cm2)として、シリンドリカルレンズなどを含む光学系にて形成した線状レーザー光１１０７をその長手方向に対し垂直な方向に走査して（或いは、相対的に基板を移動させて）する。線状レーザー光１１０７の線幅は１００〜１０００μm、例えば４００μmとする。このようにして熱結晶化法とレーザー結晶化法を併用することにより、結晶性の高い結晶質半導体膜１１０８を形成することができる。
【００２８】
熱結晶化法やレーザー結晶化法で作製される結晶質半導体膜は、下地膜として形成した酸化シリコンや酸化窒化シリコンとシリコンとの界面エネルギーが低いため、このような下地膜上に形成した非晶質シリコン膜を熱結晶化法やレーザー結晶化法で結晶化させると＜１１１＞に優先的に配向し、その他にランダムな方位を持った結晶粒が多数存在することが電子線回折の解析から知られている。一方、ニッケルなどの触媒元素を用いた熱結晶化法で作製される結晶質シリコン膜は、微視的に見れば複数の針状または棒状の結晶が集合した構造を有している。しかし、隣接する結晶粒の連続性が高く不対結合手（ダングリングボンド）が殆ど形成されないことが見込まれている。また、その結晶粒の大部分は＜１１０＞に配向している。その理由の一つとして、ニッケルなどの触媒元素を用いた場合の結晶成長過程は、触媒元素のシリサイド化物が関与しているものと考えられ、半導体膜の膜厚が２５〜１００nmと薄いのでその初期核のうち（１１１）面が基板表面とほぼ垂直なものが優先的に成長するため実質的に＜１１０＞の配向性が高くなると考えられる。しかしながら前述のように酸化シリコンとシリコンとの界面エネルギーが低いので＜１１１＞晶帯に含まれる他の面方位をとることも可能となる。従って、その他の配向が若干混在してしまう。
【００２９】
しかし、触媒元素を用いた熱結晶化法において、下地膜として形成した酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜などの表面をフッ素で終端させておくことにより、下地との界面の影響を低減させることができ、実質的にその影響を無視することができる。その結果、結晶の配向性は表面エネルギーのみに影響されることになるが、触媒元素を用いた結晶成長では＜１１０＞の配向性が高まる。このような効果は通常の熱結晶化法やレーザー結晶化法などでも実現することができるが、触媒元素を用いた熱結晶化法においてより顕著に得ることができる。
【００３０】
以上のようにして作製された結晶質半導体膜１１０８を用いてＴＦＴを作製することができる。結晶質半導体膜１１０８はチャネル形成領域をはじめ、ソース領域、ドレイン領域、ＬＤＤ領域などを形成するのに好適に用いることができる。必要であれば図１（Ｅ）に示すように結晶質半導体膜１１０８を所定の形状にエッチングして島状半導体層１１０９を形成しても良い。いずれにしても、本発明を用いることにより配向性が揃った結晶質半導体膜を使用することにより電気的特性及びそのバラツキの少ないＴＦＴを作製することを可能とする。
【００３１】
[実施形態２]
実施形態１で作製した結晶質半導体膜中には熱結晶化で用いた触媒元素が１×１０17〜１×１０20atoms/cm3程度の濃度で膜中に残存してしまう。勿論、その状態でもＴＦＴなどの素子を作製して動作させることはできるが、さらに好ましくは触媒元素を膜中から除去することが望ましい。本実施形態は、実施形態１で示した触媒元素を用いた熱結晶化法において、結晶質半導体膜を形成した後でその触媒元素を結晶質半導体膜から除去する工程を行う一例を示す。その方法として特開平１０−２４７７３５、特開平１０−１３５４６８号公報または特開平１０−１３５４６９号公報などに記載された技術を用いることができる。
【００３２】
特開平１０−２４７７３５号公報に記載された技術は、非晶質半導体膜の結晶化に用いた触媒元素を結晶化後にリンのゲッタリング作用を用いて除去する技術である。この技術を用いることで、結晶質半導体膜中の触媒元素の濃度を１×１０17atoms/cm3以下、好ましくは１×１０16atoms/cm3にまで低減することができる。
【００３３】
まず、実施形態１と同様にして図１（Ａ）〜（Ｄ）までに示す工程を行い結晶質半導体膜１１０８を形成する。以降の工程は図２を用いて説明する。そして、結晶質半導体膜１１０８の表面にマスク用の絶縁膜（例えば酸化シリコン膜）１１１０を５０〜２００nm、例えば１５０ｎｍの厚さに形成する。そしてエッチング処理により開孔１１１１を絶縁膜１１１０に形成してその部分の結晶質半導体膜１１０８の表面を露呈させる。
【００３４】
そして、イオンドープ法などによりリンドープの工程を行い結晶質半導体膜１１０８にリンが添加された領域１１１２を形成する。この領域のリン濃度は特に限定されるものではないが、１×１０18〜１×１０20atoms/cm3程度にすると良い。
【００３５】
この状態で、窒素雰囲気中で５５０〜８００℃、５〜２４時間、例えば６００℃、１２時間の熱処理を行うと、結晶質半導体膜１１０８にリンが添加された領域１１１２がゲッタリングサイトとして働き、結晶質半導体膜１１０８に残存していた触媒元素をリンが添加された領域１１１２に偏析させることができる。
【００３６】
そして、マスク用の絶縁膜１１１０はエッチングして除去しする。さらにリンが添加された領域１１１２をエッチングして除去することにより、熱結晶化法で使用した触媒元素の濃度を１×１０17atoms/cm3以下にまで低減させるれたれた結晶質半導体膜１１１３を形成することができる。
【００３７】
[実施形態３]
実施形態１では非晶質構造を有する半導体膜１１０３をプラズマＣＶＤ法でＳｉＨ4またはＳｉＨ4とＨ2から作製する例について示した。本実施形態では他のガスを用いて作製する場合について示す。
【００３８】
本実施形態の作製方法の特徴は、非晶質構造を有する半導体膜１１０３はハロゲン元素と水素を含む反応ガスで形成することにある。具体的には、非晶質構造を有する半導体膜として例えば非晶質シリコン膜を作製する時にハロゲン元素と水素とを混合させる。ハロゲン元素としては特にフッ素を用いると良く、フッ素はシリコンに対しエッチングする作用があり、膜の堆積過程において結合の弱い部分を優先的にエッチングすることができる。また、水素を供給することにより膜中に残存してしまうフッ素濃度を低減させることができる。そして、フッ素と水素の作用を利用してボイドや空孔の少ない緻密な非晶質シリコン膜を作製することができる。このような効果は非晶質シリコン膜の他に非晶質シリコン・ゲルマニウム（ａ−ＳｉＧｅ）膜、非晶質炭化シリコン（ａ−ＳｉＣ）膜，非晶質シリコン・スズ（ａ−ＳｉＳｎ）膜などにも適用することができる。
【００３９】
フッ素と水素の供給方法は、非晶質半導体膜として非晶質シリコン膜を作製する場合には、反応ガスとして四フッ化珪素（ＳｉＦ4）と水素（Ｈ2）、またはＳｉＦ4とＳｉＨ4、またはＳｉＦ4とＳｉＨ4とＨ2の組み合わせを選択することができる。ＳｉＦ4の代わりにトリフロロシラン（ＳｉＨＦ3）、ジフロロシラン（ＳｉＨ2Ｆ2）、モノフロロシラン（ＳｉＨ3Ｆ）を適用することもできる。また、ＳｉＨ4とＦ2を直接反応させても良い。さらに、非晶質シリコン・ゲルマニウム膜を作製する場合にはゲルマン（ＧｅＨ4）や四フッ化ゲルマニウム（ＧｅＦ4）を、非晶質炭化シリコンを作製する場合にはメタン（ＣＨ4）や四フッ化メタン（ＣＦ4）などを、非晶質シリコン・スズ膜を形成する場合には水素化スズ（ＳｎＨ4）を適宣添加すれば良い。
【００４０】
非晶質構造を有する半導体膜１１０３の厚さは２５〜１００nmの厚さで形成する。膜の堆積初期の段階ではフッ素の効果により下地膜１１０２の表面をフッ素化することができる。
【００４１】
このようにフッ素と水素とを含む反応ガスで作製された非晶質構造を有する半導体膜１１０３には、成膜時の基板温度にも依存するが、膜中に水素が０．１〜２０atomic%、フッ素が０．１〜１０atomic%含有するように形成する。膜中に残存するフッ素や水素はその後の熱結晶化の工程で膜中から放出されて膜中に残存する濃度はさらに低下するが、緻密化した非晶質半導体膜と、最表面をフッ素で終端した下地膜との相互作用により＜１１０＞の配向性をより高めることができる。
【００４２】
[実施形態４]
下地膜の表面または下地膜と非晶質半導体膜との界面をフッ素化する方法として、図１で示すように基板１１０１上に下地膜１１０２を形成し、そのまま非晶質半導体膜１１０３を形成した後で非晶質半導体膜１１０３の表面からフッ素を注入しても良い。その手法としてイオンドープ法やイオン注入法を用いる。
【００４３】
イオンドープ法ではイオン原としてＳｉＦ4やヘリウム（Ｈｅ）希釈のＦ2を用いイオン化して非晶質半導体膜の表面から注入する。加速電圧は高めに設定して、非晶質半導体膜１１０３と下地膜１１０２との界面またはその近傍に注入されたフッ素の濃度分布のピークが存在するようにする。その場合、ピーク濃度は１×１０19〜１×１０21atoms/cm3となるようにする。イオンドープ法では質量分離されないのでフッ素以外の元素も同時に注入されてしまうが、液晶表示装置などの大面積基板を処理するのに適している。また、イオン注入法でも同様な濃度でフッ素を非晶質半導体膜１１０３と下地膜１１０２との界面またはその近傍に注入することができる。
【００４４】
このようにフッ素を注入した状態で実施形態１と同様にして非晶質半導体膜１１０３に接して触媒元素を含有する層を設けて結晶化させると同様の効果を得ることができる。
【００４５】
【実施例】
[実施例１]
本実施例では、本発明で作製される結晶化半導体膜を用いてＴＦＴを作製する方法の一例について示す。図３〜図５に示すのは表示装置の一例であり、画素部の画素ＴＦＴおよび保持容量と、表示領域の周辺に設けられる駆動回路のＴＦＴを同時に作製する方法について図３〜図５を用い工程に従って詳細に説明する。
【００４６】
図３（Ａ）において、基板１０１にはコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板などを用いる。ガラス基板は、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。そして、基板１０１のＴＦＴを形成する表面に基板１０１からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜１０２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜１０２ａを１０〜２００nm（好ましくは５０〜１００nm）、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜１０２ｂを５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成する。
【００４７】
その後、下地膜として形成した酸化窒化水素化シリコン膜１０２ｂの表面処理を行いその表面をフッ素化する。例えば、下地膜１０２を形成したプラズマＣＶＤ装置を用い、ＳｉＦ4ガスまたはＮＦ3ガスを導入し、高周波電力を印加して前記ガスをプラズマ化してフッ素原子またはフッ素ラジカルを生成させる。こうして形成したプラズマに酸化窒化水素化シリコン膜１０２ｂの表面を晒すことにより、表面にフッ素またはフッ素ラジカルが供給され、フッ素の電気陰性度が酸素よりも大きいので酸素を置換してフッ素で表面の結合手を終端させることができる。
【００４８】
そして、実施形態１または３に従って、下地膜１０２上に非晶質半導体膜を形成し、それを結晶化させて結晶質半導体膜を形成する。その結晶質半導体膜から図１（Ａ）に示すように島状半導体膜１０４〜１０８を形成する。本実施例では、プラズマＣＶＤ法で非晶質シリコン膜を５５ｎｍの厚さに形成したものから、結晶質シリコン膜を形成する。非晶質シリコン膜はＳｉＨ4またはＳｉＨ4とＨ2を反応ガスとして用いプラズマＣＶＤ法を用いて形成する。或いは、反応ガスとしてＳｉＦ4と水Ｈ2、またはＳｉＦ4とＳｉＨ4、またはＳｉＦ4とＳｉＨ4とＨ2の組み合わせを選択することもできる。また、下地膜１０２と表面処理と非晶質半導体膜との形成はプラズマＣＶＤ装置を用いて連続的に処理することもできる。さらにこの連続的な処理を同一の反応室で行うこともできる。このようにして一旦大気雰囲気に晒すことなく連続的に処理することにより、酸化窒化水素化シリコン膜１０２ｂの表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることが可能となる。
【００４９】
島状半導体膜を形成した後、プラズマＣＶＤ法またはスパッタ法により５０〜１００ｎｍの厚さの酸化シリコン膜によるマスク層１９４を形成する。
【００５０】
この状態で島状半導体膜に対し、ＴＦＴのしきい値電圧（Ｖth）を制御する目的でｐ型を付与する不純物元素を１×１０16〜５×１０17atoms／cm3程度の濃度で島状半導体膜の全面に添加しても良い。半導体に対してｐ型を付与する不純物元素には、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律表第１３族の元素が知られている。その方法として、イオン注入法やイオンドープ法を用いることができるが、大面積基板を処理するにはイオンドープ法が適している。イオンドープ法ではジボラン（Ｂ2Ｈ6）をソースガスとして用いホウ素（Ｂ）を添加する。このような不純物元素の注入は必ずしも必要でなく省略しても差し支えないが、特にｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために好適に用いる手法である。
【００５１】
次に、駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物元素を島状半導体膜１０５、１０７に選択的に添加する。あらかじめレジストマスク１９５ａ〜１９５ｅを形成する。ｎ型を付与する不純物元素としては、リン（Ｐ）や砒素（Ａｓ）を用いれば良く、ここではリン（Ｐ）を添加すべく、フォスフィン（ＰＨ3）を用いたイオンドープ法を適用する。形成された不純物領域は低濃度ｎ型不純物領域１９６、１９７として、このリン（Ｐ）濃度は２×１０16〜５×１０19atoms／cm3の範囲とすれば良い。本明細書中では、ここで形成された不純物領域１９６、１９７に含まれるｎ型を付与する不純物元素の濃度を（ｎ-）と表す。また、不純物領域１９８は、画素部の保持容量を形成するための半導体膜であり、この領域にも同じ濃度でリン（Ｐ）を添加する（図３（Ｂ））。
【００５２】
その後、添加した不純物元素を活性化させる処理を行う。活性化の処理は実施形態７で説明したレーザーアニール法により行う。その条件の一例は、レーザーパルス発振周波数１kHzとし、レーザーエネルギー密度を１００〜３００mJ/cm2(代表的には１５０〜２５０mJ/cm2)とする。そして線状ビームを基板全面に渡って照射し、この時の線状ビームの重ね合わせ率（オーバーラップ率）を８０〜９９％（好ましくは、９５〜９９％）として行う。レーザーアニール法に用いるレーザー発振器には、ガスレーザーであるエキシマレーザーや固体レーザーであるＹＡＧレーザー、ＹＶＯ4レーザー、ＹＡｌＯ3レーザー、ＹＬＦレーザーなどを用いることができる。前記ＹＡＧレーザーなどの固体レーザーの場合には、その基本波（１０６４nm）の他にその第２高調波（５３２nm）、第３高調波（３５５nm）を用いることができる。
【００５３】
ゲート絶縁膜１０９はプラズマＣＶＤ法またはスパッタ法を用い、膜厚を４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。例えば、１２０ｎｍの厚さで酸化窒化シリコン膜から形成すると良い。また、ＳｉＨ4とＮ2ＯにＯ2を添加させて作製された酸化窒化シリコン膜は、膜中の固定電荷密度が低減されているのでこの用途に対して好ましい材料となる。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【００５４】
そして、図３（Ｅ）に示すように、ゲート絶縁膜１０９上にゲート電極を形成するための耐熱性導電層を形成する。耐熱性導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった複数の層から成る積層構造としても良い。このような耐熱性導電性材料を用い、導電層１１１を形成する。導電層１１１はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形成すれば良い。このような材料から成る導電層１１１の下には窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）などの窒化物、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドなどのシリサイドを形成しておいても良い。導電層１１１は低抵抗化を図るために含有する不純物濃度を低減させることが好ましく、特に酸素濃度に関しては３０ｐｐｍ以下とすると良かった。例えば、タングステン（Ｗ）は酸素濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現することができる。
【００５５】
導電層１１１は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）の厚さに形成する。例えば、導電層１１１をＷで形成するには、Ｗをターゲットとしたスパッタ法で、アルゴン（Ａｒ）ガスを導入して２５０nmの厚さに形成する。その他の方法として、Ｗ膜は６フッ化タングステン（ＷＦ6）を用いて熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９％のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができる（図３（Ａ））。
【００５６】
次に、フォトリソグラフィーの技術を使用してレジストマスク１１２〜１１７を形成し、導電層１１１をエッチングしてゲート電極１１８〜１２２と容量配線１２３を形成する（図４（Ａ））。
【００５７】
導電層１１１をエッチングする方法は実施者が適宣選択すれば良いが、前述のようにＷを主成分とする材料で形成されている場合には、高速でかつ精度良くエッチングを実施するために高密度プラズマを用いたドライエッチング法を適用することが望ましい。高密度プラズマを得る手法の一つとして、誘導結合プラズマ（Inductively Coupled Plasma：ＩＣＰ）エッチング装置を用いると良い。ＩＣＰエッチング装置を用いたＷのエッチング法は、エッチングガスにＣＦ4とＣｌ2の２種のガスを反応室に導入し、圧力０．５〜１．５Ｐａ（好ましくは１Ｐａ）とし、誘導結合部に２００〜１０００Ｗの高周波（１３．５６ＭＨｚ）電力を印加する。この時、基板が置かれたステージには２０Ｗの高周波電力が印加され、自己バイアスで負電位に帯電することにより、正イオンが加速されて異方性のエッチングを行うことができる。ＩＣＰエッチング装置を使用することにより、Ｗなどの硬い金属膜も２〜５nm／秒のエッチング速度を得ることができる。また、残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増しオーバーエッチングをすると良い。しかし、この時に下地とのエッチングの選択比に注意する必要がある。例えば、Ｗ膜に対する酸化窒化シリコン膜（ゲート絶縁膜１０９）の選択比は２．５〜３であるので、このようなオーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０nm程度エッチングされて実質的に薄くなる。
【００５８】
そして、画素ＴＦＴのｎチャネル型ＴＦＴにＬＤＤ領域を形成するために、ｎ型を付与する不純物元素添加の工程（ｎ--ドープ工程）を行う。ゲート電極１１８〜１２２をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加した。ｎ型を付与する不純物元素として添加するリン（Ｐ）の濃度は１×１０16〜５×１０19atoms／cm3の濃度範囲で添加する。このようにして、図４（Ｂ）に示すように島状半導体膜に低濃度ｎ型不純物領域１２４〜１２９を形成する。
【００５９】
次に、ｎチャネル型ＴＦＴに対して、ソース領域またはドレイン領域として機能する高濃度ｎ型不純物領域の形成を行う（ｎ+ドープ工程）。まず、レジストのマスク１３０〜１３４を形成し、ｎ型を付与する不純物元素を添加して高濃度ｎ型不純物領域１３５〜１４０を形成する。ｎ型を付与する不純物元素にはリン（Ｐ）を用い、その濃度が１×１０20〜１×１０21atoms／cm3の濃度範囲となるようにフォスフィン（ＰＨ3）を用いたイオンドープ法で行う（図４（Ｃ））。
【００６０】
そして、ｐチャネル型ＴＦＴを形成する島状半導体膜１０４、１０６にソース領域およびドレイン領域とする高濃度ｐ型不純物領域１４４、１４５を形成する。ここでは、ゲート電極１１８、１２０をマスクとしてｐ型を付与する不純物元素を添加し、自己整合的に高濃度ｐ型不純物領域を形成する。このときｎチャネル型ＴＦＴを形成する島状半導体膜１０５、１０７、１０８はレジストマスク１４１〜１４３を形成し全面を被覆しておく。高濃度ｐ型不純物領域１４４、１４５はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。この領域のボロン（Ｂ）濃度は３×１０20〜３×１０21atoms／cm3となるようにする（図４（Ｄ））。
【００６１】
この高濃度ｐ型不純物領域１４４、１４５には、前工程においてリン（Ｐ）が添加されていて、高濃度ｐ型不純物領域１４４ａ、１４５ａには１×１０20〜１×１０21atoms／cm3の濃度で、高濃度ｐ型不純物領域１４４ｂ、１４５ｂには１×１０16〜５×１０19atoms／cm3の濃度で含有しているが、この工程で添加するボロン（Ｂ）の濃度を１．５から３倍とすることにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能する上で何ら問題は生じない。
【００６２】
その後、図５（Ａ）に示すように、ゲート電極およびゲート絶縁膜上から保護絶縁膜１４６を形成する。保護絶縁膜は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても保護絶縁膜１４６は無機絶縁物材料から形成する。保護絶縁膜１４６の膜厚は１００〜２００ｎｍとする。ここで、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法で、ＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成する。酸化窒化シリコン膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒化シリコン膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力２０〜２００Pa、基板温度３００〜４００℃とし、高周波（６０MHz）電力密度０．１〜１．０W/cm2で形成することができる。また、ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマＣＶＤ法でＳｉＨ4、ＮＨ3から作製することが可能である。
【００６３】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行うこともできるが、実施形態７で説明したレーザー光を用いた熱処理方法で活性化させても良い。この場合の熱処理条件は前述のものと同様なものとする。一方、熱アニール法で行う場合には酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行った。また、基板１０１に耐熱温度が低いプラスチック基板を用いる場合には、本発明のレーザー光を用いた熱処理方法を適用することが好ましい（図５（Ｂ））。
【００６４】
熱処理を行った後、さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体膜を水素化する工程を行った。この工程は熱的に励起された水素により島状半導体膜にある１０16〜１０18/cm3のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００６５】
そして、有機絶縁物材料からなる層間絶縁膜１４７を１．０〜２．０μｍの平均膜厚で形成する。有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。例えば、基板に塗布後、熱重合するタイプのポリイミドを用いる場合には、クリーンオーブンで３００℃で焼成して形成する。また、アクリルを用いる場合には、２液性のものを用い、主材と硬化剤を混合した後、スピナーを用いて基板全面に塗布した後、ホットプレートで８０℃で６０秒の予備加熱を行い、さらにクリーンオーブンで２５０℃で６０分焼成して形成することができる。
【００６６】
このように、層間絶縁膜を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減するできる。しかし、吸湿性があり保護膜としては適さないので、本実施例のように、保護絶縁膜１４６として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用いる必要がある。
【００６７】
その後、所定のパターンのレジストマスクを形成し、それぞれの島状半導体膜に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成する。コンタクトホールの形成はドライエッチング法により行う。この場合、エッチングガスにＣＦ4、Ｏ2、Ｈｅの混合ガスを用い有機樹脂材料から成る層間絶縁膜をまずエッチングし、その後、続いてエッチングガスをＣＦ4、Ｏ2として保護絶縁膜１４６をエッチングする。さらに、島状半導体膜との選択比を高めるために、エッチングガスをＣＨＦ3に切り替えてゲート絶縁膜をエッチングすることにより、良好にコンタクトホールを形成することができる。
【００６８】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、レジストマスクパターンを形成し、エッチングによってソース配線１４８〜１５２とドレイン配線１５３〜１５７を形成する。ここで、ドレイン配線１５７は画素電極として機能するものである。図示していないが、本実施例ではこの電極を、Ｔｉ膜を５０〜１５０nmの厚さで形成し、島状半導体膜のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成し、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）を３００〜４００nmの厚さで形成して配線とする。
【００６９】
この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られる。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られる。また、このような熱処理により保護絶縁膜１４６や、下地膜１０２にに存在する水素を島状半導体膜１０４〜１０８に拡散させ水素化をすることもできる。いずれにしても、島状半導体膜１０４〜１０８中の欠陥密度を１０16/cm3以下とすることが望ましく、そのために水素を０．０１〜０．１atomic％程度付与すれば良い（図５（Ｃ））。
【００７０】
こうして同一の基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができる。駆動回路には第１のｐチャネル型ＴＦＴ２００、第１のｎチャネル型ＴＦＴ２０１、第２のｐチャネル型ＴＦＴ２０２、第２のｎチャネル型ＴＦＴ２０３、画素部には画素ＴＦＴ２０４、保持容量２０５が形成されている。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【００７１】
駆動回路の第１のｐチャネル型ＴＦＴ２００には、島状半導体膜１０４にチャネル形成領域２０６、高濃度ｐ型不純物領域から成るソース領域２０７ａ、２０７ｂ、ドレイン領域２０８ａ，２０８ｂを有したシングルドレインの構造を有している。第１のｎチャネル型ＴＦＴ２０１には、島状半導体膜１０５にチャネル形成領域２０９、ゲート電極１１９と重なるＬＤＤ領域２１０、ソース領域２１２、ドレイン領域２１１を有している。このＬＤＤ領域において、ゲート電極１１９と重なるＬＤＤ領域をＬovとするとそのチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．０〜２．０μｍとした。ｎチャネル型ＴＦＴにおけるＬＤＤ領域の長さをこのようにすることにより、ドレイン領域近傍に発生する高電界を緩和して、ホットキャリアの発生を防ぎ、ＴＦＴの劣化を防止することができる。駆動回路の第２のｐチャネル型ＴＦＴ２０２は同様に、島状半導体膜１０６にチャネル形成領域２１３、高濃度ｐ型不純物領域から成るソース領域２１４ａ、２１４ｂ、ドレイン領域２１５ａ，２１５ｂを有したシングルドレインの構造を有している。第２のｎチャネル型ＴＦＴ２０３には、島状半導体膜１０７にチャネル形成領域２１６、ゲート電極１２１と一部が重なるＬＤＤ領域２１７、２１８、ソース領域２２０、ドレイン領域２１９が形成されている。このＴＦＴのゲート電極と重なるＬovの長さも０．５〜３．０μｍ、好ましくは１．０〜２．０μｍとした。また、ゲート電極と重ならないＬＤＤ領域をＬoffとして、このチャネル長方向の長さは０．５〜４．０μｍ、好ましくは１．０〜２．０μｍとした。画素ＴＦＴ２０４には、島状半導体膜１０８にチャネル形成領域２２１、２２２、ＬＤＤ領域２２３〜２２５、ソースまたはドレイン領域２２６〜２２８を有している。ＬＤＤ領域（Ｌoff）のチャネル長方向の長さは０．５〜４．０μｍ、好ましくは１．５〜２．５μｍである。さらに、容量配線１２３と、ゲート絶縁膜と同じ材料から成る絶縁膜と、画素ＴＦＴ２０４のドレイン領域２２８に接続する半導体膜２２９とから保持容量２０５が形成されている。図５（Ｃ）では画素ＴＦＴ２０４をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【００７２】
図１５は画素部のほぼ一画素分を示す上面図である。図中に示すＡ−Ａ'断面が図５（Ｃ）に示す画素部の断面図に対応している。画素ＴＦＴ２０４のゲート電極１２２は、図示されていないゲート絶縁膜を介してその下の島状半導体膜１０８と交差している。また、ゲート電極１２２はＡｌやＣｕなどの材料を用いて形成される低抵抗導電性材料から成るゲート配線９００と島状半導体膜１０８の外側でコンタクトホールを介さず接触している。図示はしていないが、島状半導体膜１０８には、ソース領域、ドレイン領域、ＬＤＤ領域が形成されている。また、２５６はソース配線１５２とソース領域２２６とのコンタクト部、２５７はドレイン配線１５７とドレイン領域２２８とのコンタクト部である。保持容量２０５は、画素ＴＦＴ２０４のドレイン領域２２８から延在する半導体膜２２９とゲート絶縁膜を介して容量配線１２３が重なる領域で形成されている。この構成におて半導体膜２２９には価電子制御を目的とした不純物元素は添加されていない。
【００７３】
以上の様な構成は、画素ＴＦＴおよび駆動回路が要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能としている。さらにゲート電極を耐熱性を有する導電性材料で形成することによりＬＤＤ領域やソース領域およびドレイン領域の活性化を容易としている。このようなＴＦＴを設けたアクティブマトリクス基板を作製するために、本発明の結晶化法を用いて＜１１０＞の配向性が高い結晶質シリコン膜を用いてＴＦＴを作製することにより、電界効果移動度などの電気的特性を向上させることができる。また、個々のＴＦＴの特性のバラツキを小さくすることができる。このようなアクティブマトリクス基板を用いて液晶表示装置やＥＬ表示装置を作製することができる。
【００７４】
[実施例２]
実施例１ではＴＦＴのゲート電極の材料にＷやＴａなどの耐熱性導電性材料を用いる例を示した。このような材料を用いる理由は、ゲート電極形成後に価電子制御を目的として半導体膜に添加した不純物元素を４００〜７００℃の熱アニールによって活性化させること、エレクトロマイグレーションの防止、耐腐蝕性の向上など複数の要因に起因している。しかしながら、このような耐熱性導電性材料は面積抵抗で１０Ω程度あり、画面サイズが４インチクラスかそれ以上の液晶表示装置やＥＬ表示装置には適していない。ゲート電極に接続するゲート配線を同じ材料で形成すると、基板面上における引回し長さが必然的に大きくなり、配線抵抗の影響による遅延時間を無視することができなくなるためである。
【００７５】
例えば、画素密度がＶＧＡの場合、４８０本のゲート配線と６４０本のソース配線が形成され、ＸＧＡの場合には７６８本のゲート配線と１０２４本のソース配線が形成される。表示領域の画面サイズは、１３インチクラスの場合対角線の長さは３４０ｍｍとなり、１８インチクラスの場合には４６０ｍｍとなる。本実施例ではこのような液晶表示装置を実現する手段として、ゲート配線をＡｌや銅（Ｃｕ）などの低抵抗導電性材料で形成する方法について図６を用いて説明する。
【００７６】
まず、実施例１と同様にして図３（Ａ）〜図４（Ｄ）に示す工程を行う。そして、価電子制御を目的としてそれぞれの島状半導体膜に添加された不純物元素を活性化する処理を行う。この活性化の処理は実施形態７で示すレーザー光を用いた熱処理方法を用いることが最も好ましい。さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体膜を水素化する処理を行う。この工程は熱的に励起された水素により半導体膜のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い（図６（Ａ））。
【００７７】
活性化および水素化の処理が終了したら、ゲート配線を低抵抗導電性材料で形成する。この低抵抗導電性層はＡｌやＣｕを主成分とする導電膜で形成する。例えば、Ｔｉを０．１〜２重量％含むＡｌ膜を導電膜として全面に形成する（図示せず）。導電膜は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。そして、フォトマスクを用いて所定のレジストパターンを形成し、エッチング処理して、ゲート配線１６３、１６４と容量配線１６５を形成する。エッチング処理はリン酸系のエッチング溶液によるウエットエッチングで導電膜を除去することにより、下地との選択加工性を保ってゲート配線を形成することができる。そして保護絶縁膜１４６を形成する（図６（Ｂ））。
【００７８】
その後、実施例１と同様にして有機絶縁物材料から成る層間絶縁膜１４７、ソース配線１４８〜１５１、１６７、ドレイン配線１５３〜１５６、１６８を形成してアクティブマトリクス基板を完成させることができる。図７（Ａ）、（Ｂ）はこの状態の上面図を示し、図７（Ａ）のＢ−Ｂ'断面および図７（Ｂ）のＣ−Ｃ'断面は図６（Ｃ）のＡ−Ａ'およびＣ−Ｃ'に対応している。図７（Ａ）、（Ｂ）ではゲート絶縁膜、保護絶縁膜、層間絶縁膜を省略して示しているが、島状半導体膜１０４、１０５、１０８の図示されていないソースおよびドレイン領域にソース配線１４８、１４９、１６７とドレイン配線１５３、１５４、１６８がコンタクトホールを介して接続している。また、図７（Ａ）のＤ−Ｄ'断面および図７（Ｂ）のＥ−Ｅ'断面を図８（Ａ）と（Ｂ）にそれぞれ示す。ゲート配線１６３はゲート電極１１８、１１９と、またゲート配線１６４はゲート電極１２２と島状半導体膜１０４、１０５、１０８の外側で重なるように形成され、ゲート電極とゲート配線が接触して電気的に導通している。このようにゲート配線低抵抗導電性材料で形成することにより、配線抵抗を十分低減できる。従って、画素部（画面サイズ）が４インチクラス以上の液晶表示装置やＥＬ表示装置に適用することができる。
【００７９】
[実施例３]
実施例１で作製したアクティブマトリクス基板はそのまま反射型の液晶表示装置に適用することができる。一方、透過型の液晶表示装置とする場合には画素部の各画素に設ける画素電極を透明電極で形成すれば良い。本実施例では透過型の液晶表示装置に対応するアクティブマトリクス基板の作製方法について図１０を用いて説明する。
【００８０】
アクティブマトリクス基板は実施例１と同様に作製する。図１０（Ａ）では、ソース配線とドレイン配線は導電性の金属膜をスパッタ法や真空蒸着法で形成する。これは、Ｔｉ膜を５０〜１５０nmの厚さで形成し、島状半導体膜のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成し、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）を３００〜４００nmの厚さで形成し、さらにＴｉ膜または窒化チタン（ＴｉＮ）膜を１００〜２００nmの厚さで形成して３層構造とした。その後、透明導電膜を全面に形成し、フォトマスクを用いたパターニング処理およびエッチング処理により画素電極１７１を形成する。画素電極１７１は、層間絶縁膜１４７上に形成され、画素ＴＦＴのドレイン配線１６９と重なる部分を設け、接続構造を形成している。
【００８１】
図１０（Ｂ）では最初に層間絶縁膜１４７上に透明導電膜を形成し、パターニング処理およびエッチング処理をして画素電極１９３を形成した後、ドレイン配線１６９を画素電極１９３と重なる部分を設けて形成した例である。ドレイン配線１６９はＴｉ膜を５０〜１５０nmの厚さで形成し、島状半導体膜のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成し、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）を３００〜４００nmの厚さで形成して設ける。この構成にすると、画素電極１７１はドレイン配線１６９を形成するＴｉ膜のみと接触することになる。その結果、透明導電膜材料とＡｌとが反応するのを防止できる。
【００８２】
透明導電膜の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2；ＩＴＯ）などをスパッタ法や真空蒸着法などを用いて形成して用いることができる。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）を用いても良い。酸化インジウム酸化亜鉛合金は表面平滑性に優れ、ＩＴＯに対して熱安定性にも優れているので、ドレイン配線１６９の端面で接触するＡｌとの腐蝕反応を防止できる。同様に、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを用いることができる。
【００８３】
このようにして、透過型の液晶表示装置に対応したアクティブマトリクス基板を完成させることができる。本実施例では、実施例１と同様な工程として説明したが、このような構成は実施例２や実施例３で示すアクティブマトリクス基板に適用することができる。
【００８４】
[実施例４]
実施形態１または実施形態３で示したように非晶質半導体膜の結晶化を助長する触媒元素を用いて結晶質半導体膜を得る方法は、電界効果移動度が高いＴＦＴを作製する目的に対し有効である。しかしこの場合、結晶質半導体膜中には微量（１×１０17〜１×１０19atoms/cm3程度）の触媒元素が残留してしまう。勿論、そのような状態でもＴＦＴを完成させることが可能であるが、オフ電流を下げる為に残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましい。この触媒元素を除去する手段の一つに実施形態２で示したようにリン（Ｐ）によるゲッタリング作用を利用する手段がある。
【００８５】
リン（Ｐ）によるゲッタリング処理は、図５（Ｂ）で説明した活性化工程で同時に行うことができる。この様子を図９で説明する。ゲッタリングに必要なリン（Ｐ）の濃度は高濃度ｎ型不純物領域の不純物濃度と同程度でよく、活性化工程の熱アニールにより、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から触媒元素をその濃度でリン（Ｐ）を含有する不純物領域へ偏析させることができる（図９で示す矢印の方向）。その結果その不純物領域には１×１０17〜１×１０19atoms/cm3程度の触媒元素が偏析した。このようにして作製したＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【００８６】
[実施例５]
本実施例では実施例１で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。まず、図１１（Ａ）に示すように、図５（Ｃ）の状態のアクティブマトリクス基板に柱状スペーサから成るスペーサを形成する。スペーサは数μｍの粒子を散布して設ける方法でも良いが、ここでは基板全面に樹脂膜を形成した後これをパターニングして形成する方法を採用する。このようなスペーサの材料に限定はないが、例えば、ＪＳＲ社製のＮＮ７００を用い、スピナーで塗布した後、露光と現像処理によって所定のパターンに形成する。さらにクリーンオーブンなどで１５０〜２００℃で加熱して硬化させる。このようにして作製されるスペーサは露光と現像処理の条件によって形状を異ならせることができるが、好ましくは、柱状スペーサ１７３の形状は柱状で頂部が平坦な形状となるようにすると、対向側の基板を合わせたときに液晶表示パネルとしての機械的な強度を確保することができる。形状は円錐状、角錐状など特別の限定はないが、例えば円錐状としたときに具体的には、その高さを１．２〜５μｍとし、平均半径を５〜７μｍ、平均半径と底部の半径との比を１対１．５程度とする。このとき断面から見たテーパー角は±１５°以下とすると良い。
【００８７】
柱状スペーサの配置は任意に決定すれば良いが、好ましくは、図１１（Ａ）で示すように、画素部においてはドレイン配線１６１（画素電極）のコンタクト部２３５と重ねてその部分を覆うように柱状スペーサ１６８を形成すると良い。コンタクト部２３５は平坦性が損なわれこの部分では液晶がうまく配向しなくなるので、このようにしてコンタクト部２３５にスペーサ用の樹脂を充填する形で柱状スペーサ１６８を形成することでディスクリネーションなどを防止することができる。
【００８８】
その後、配向膜１７４を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂を用る。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。画素部に設けた柱状スペーサ１７３の端部からラビング方向に対してラビングされない領域が２μｍ以下となるようにした。また、ラビング処理では静電気の発生がしばしば問題となるが、駆動回路のＴＦＴ上にもスペーサ１７２を形成しておくと、スペーサとしての本来の役割と、静電気からＴＦＴを保護する効果を得ることができる。
【００８９】
対向側の対向基板１７５には、遮光膜１７６、透明導電膜１７７および配向膜１７８を形成する。遮光膜１７６はＴｉ、Ｃｒ、Ａｌなどを１５０〜３００nmの厚さで形成する。そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤１７９で貼り合わせる。シール剤１７９にはフィラー１８０が混入されていて、このフィラー１８０とスペーサ１７２、１７３によって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料６０６を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにして図１１（Ｂ）に示すアクティブマトリクス型の液晶表示装置が完成する。
【００９０】
図１１ではスペーサ１７２を駆動回路のＴＦＴ上の全面に形成する例を示したが、図１２に示すようにこのスペーサを複数個に分割してスペーサ１７２ａ〜１７２ｅとして形成しても良い。駆動回路が形成されている部分に設けるスペーサは、このように少なくとも駆動回路のソース配線およびドレイン配線を覆うように形成すれば良い。このような構成とすることによって、駆動回路の各ＴＦＴは、保護絶縁膜１４６と層間絶縁膜１４７とスペーサ１７２またはスペーサ１７２ａ〜１７２ｅによって完全に覆われ保護されることになる。
【００９１】
図１３はスペーサとシール剤を形成したアクティブマトリクス基板の上面図を示し、画素部および駆動回路部とスペーサおよびシール剤の位置関係を示す上面図である。画素部１８８の周辺に駆動回路として走査信号駆動回路１８５と画像信号駆動回路１８６が設けられている。さらに、その他ＣＰＵやメモリなどの信号処理回路１８７も付加されていても良い。そして、これらの駆動回路は接続配線１８３によって外部入出力端子１８２と接続されている。画素部１８８では走査信号駆動回路１８５から延在するゲート配線群１８９と画像信号駆動回路１８６から延在するソース配線群１９０がマトリクス状に交差して画素を形成し、各画素にはそれぞれ画素ＴＦＴ２０４と保持容量２０５が設けられている。
【００９２】
画素部において設けられる柱状スペーサ１７３は、すべての画素に対して設けても良いが、マトリクス状に配列した画素の数個から数十個おきに設けても良い。即ち、画素部を構成する画素の全数に対するスペーサの数の割合は２０〜１００％とすると良い。また、駆動回路部に設けるスペーサ１７２、１７２'、１７２''はその全面を覆うように設けても良いし、図２２で示したように各ＴＦＴのソースおよびドレイン配線の位置にあわせて複数個に分割して設けても良い。シール剤１７９は、基板１０１上の画素部１８８および走査信号制御回路１８５、画像信号制御回路１８６、その他の信号処理回路１８７の外側であって、外部入出力端子１８２よりも内側に形成する。
【００９３】
このようなアクティブマトリクス型液晶表示装置の構成を図１４の斜視図を用いて説明する。図１４においてアクティブマトリクス基板は、ガラス基板１０１上に形成された、画素部１８８と、走査信号駆動回路１８５と、画像信号駆動回路１８６とその他の信号処理回路１８７とで構成される。画素部１８８には画素ＴＦＴ２０４と保持容量２０５が設けられ、画素部の周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路１８５と、画像信号駆動回路１８６はそれぞれゲート配線１２２とソース配線１５２で画素ＴＦＴ２０４に接続している。また、フレキシブルプリント配線板（Flexible Printed Circuit：ＦＰＣ）１９１が外部入力端子１８２に接続していて画像信号などを入力するのに用いる。そして接続配線１８３でそれぞれの駆動回路に接続している。また、対向基板１７５には図示していないが、遮光膜や透明電極が設けられている。
【００９４】
このような構成の液晶表示装置は、実施例１〜４で示すアクティブマトリクス基板を用いて形成することができる。実施例１〜３で示すアクティブマトリクス基板を用いれば反射型の液晶表示装置が得られ、実施例４で示すアクティブマトリクス基板を用いると透過型の液晶表示装置を得ることができる。
【００９５】
[実施例６]
本実施例では、実施例１で示したアクティブマトリクス基板を用いてエレクトロルミネッセンス（ＥＬ：Electro Luminescence）材料を用いた自発光型の表示パネル（以下、ＥＬ表示装置と記す）を作製する例について説明する。図１６（Ａ）は本発明を用いたＥＬ表示パネルの上面図である。図１６（Ａ）において、１０は基板、１１は画素部、１２はソース側駆動回路、１３はゲート側駆動回路であり、それぞれの駆動回路は配線１４〜１６を経てＦＰＣ１７に至り、外部機器へと接続される。
【００９６】
図１６（Ｂ）は図１６（Ａ）のＡ−Ａ'断面を表す図であり、このとき少なくとも画素部上、好ましくは駆動回路及び画素部上に対向板８０を設ける。対向板８０はシール材１９でＴＦＴとＥＬ材料を用いた自発光層が形成されているアクティブマトリクス基板と貼り合わされている。シール剤１９にはフィラー（図示せず）が混入されていて、このフィラーによりほぼ均一な間隔を持って２枚の基板が貼り合わせられている。さらに、シール材１９の外側とＦＰＣ１７の上面及び周辺は封止剤８１で密封する構造とする。封止剤８１はシリコーン樹脂、エポキシ樹脂、フェノール樹脂、ブチルゴムなどの材料を用いる。
【００９７】
このように、シール剤１９によりアクティブマトリクス基板１０と対向基板８０とが貼り合わされると、その間には空間が形成される。その空間には充填剤８３が充填される。この充填剤８３は対向板８０を接着する効果も合わせ持つ。充填剤８３はＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、自発光層は水分をはじめ湿気に弱く劣化しやすいので、この充填剤８３の内部に酸化バリウムなどの乾燥剤を混入させておくと吸湿効果を保持できるので望ましい。また、自発光層上に窒化シリコン膜や酸化窒化シリコン膜などで形成するパッシベーション膜８２を形成し、充填剤８３に含まれるアルカリ元素などによる腐蝕を防ぐ構造としていある。
【００９８】
対向板８０にはガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Fiberglass-Reinforced Plastics）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム（デュポン社の商品名）、ポリエステルフィルム、アクリルフィルムまたはアクリル板などを用いることができる。また、数十μｍのアルミニウム箔をＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用い、耐湿性を高めることもできる。このようにして、ＥＬ素子は密閉された状態となり外気から遮断されている。
【００９９】
また、図１６（Ｂ）において基板１０、下地膜２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）２２及び画素部用ＴＦＴ２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。これらのＴＦＴの内特にｎチャネル型ＴＦＴにははホットキャリア効果によるオン電流の低下や、Ｖthシフトやバイアスストレスによる特性低下を防ぐため、本実施形態で示す構成のＬＤＤ領域が設けられている。
【０１００】
例えば、駆動回路用ＴＦＴ２２とし、図５（Ｃ）に示すｐチャネル型ＴＦＴ２００、２０２とｎチャネル型ＴＦＴ２０１、２０３を用いれば良い。また、画素部用ＴＦＴ２３には図５（Ｂ）に示す画素ＴＦＴ２０４またはそれと同様な構造を有するｐチャネル型ＴＦＴを用いれば良い。
【０１０１】
図５（Ｃ）または図６（Ｃ）の状態のアクティブマトリクス基板からＥＬ表示装置を作製するには、ソース配線、ドレイン配線上に樹脂材料でなる層間絶縁膜（平坦化膜）２６を形成し、その上に画素部用ＴＦＴ２３のドレインと電気的に接続する透明導電膜でなる画素電極２７を形成する。透明導電膜には酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極２７を形成したら、絶縁膜２８を形成し、画素電極２７上に開口部を形成する。
【０１０２】
次に、自発光層２９を形成する。自発光層２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【０１０３】
自発光層はシャドーマスクを用いて蒸着法、またはインクジェット法、ディスペンサー法などで形成する。いずれにしても、画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のＥＬ表示装置とすることもできる。
【０１０４】
自発光層２９を形成したら、その上に陰極３０を形成する。陰極３０と自発光層２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中で自発光層２９と陰極３０を連続して形成するか、自発光層２９を不活性雰囲気で形成し、大気解放しないで真空中で陰極３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１０５】
なお、本実施例では陰極３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的には自発光層２９上に蒸着法で１nm厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００nm厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極３０は３１で示される領域において配線１６に接続される。配線１６は陰極３０に所定の電圧を与えるための電源供給線であり、異方性導電性ペースト材料３２を介してＦＰＣ１７に接続される。ＦＰＣ１７上にはさらに樹脂層８０が形成され、この部分の接着強度を高めている。
【０１０６】
３１に示された領域において陰極３０と配線１６とを電気的に接続するために、層間絶縁膜２６及び絶縁膜２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜２８のエッチング時（自発光層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜２８をエッチングする際に、層間絶縁膜２６まで一括でエッチングしても良い。この場合、層間絶縁膜２６と絶縁膜２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。また、配線１６はシーリル１９と基板１０との間を隙間（但し封止剤８１で塞がれている。）を通ってＦＰＣ１７に電気的に接続される。なお、ここでは配線１６について説明したが、他の配線１４、１５も同様にしてシーリング材１８の下を通ってＦＰＣ１７に電気的に接続される。
【０１０７】
ここで画素部のさらに詳細な断面構造を図１７に、上面構造を図１８（Ａ）に、回路図を図１８（Ｂ）に示す。図１７（Ａ）において、基板２４０１上に設けられたスイッチング用ＴＦＴ２４０２は実施例１の図５（Ｃ）の画素ＴＦＴ２０４と同じ構造で形成される。ダブルゲート構造とすることで実質的に二つのＴＦＴが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているがトリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも良い。
【０１０８】
また、電流制御用ＴＦＴ２４０３は図５（Ｃ）で示すｎチャネル型ＴＦＴ２０１を用いて形成する。このとき、スイッチング用ＴＦＴ２４０２のドレイン線３５は配線３６によって電流制御用ＴＦＴのゲート電極３７に電気的に接続されている。また、３８で示される配線は、スイッチング用ＴＦＴ２４０２のゲート電極３９a、３９bを電気的に接続するゲート線である。
【０１０９】
このとき、電流制御用ＴＦＴ２４０３が本発明の構造であることは非常に重要な意味を持つ。電流制御用ＴＦＴはＥＬ素子を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用ＴＦＴにゲート電極と一部が重なるＬＤＤ領域を設けることでＴＦＴの劣化を防ぎ、動作の安定性を高めることができる。また、本発明により作製される配向性の高い結晶質半導体膜を用いることにより、ＴＦＴの特性である電界効果移動度やオン電流などを高めることができる。
【０１１０】
また、本実施例では電流制御用ＴＦＴ２４０３をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０１１１】
また、図１８（Ａ）に示すように、電流制御用ＴＦＴ２４０３のゲート電極３７となる配線は２４０４で示される領域で、電流制御用ＴＦＴ２４０３のドレイン線４０と絶縁膜を介して重なる。このとき、２４０４で示される領域ではコンデンサが形成される。このコンデンサ２４０４は電流制御用ＴＦＴ２４０３のゲートにかかる電圧を保持するためのコンデンサとして機能する。なお、ドレイン線４０は電流供給線（電源線）２５０１に接続され、常に一定の電圧が加えられている。
【０１１２】
スイッチング用ＴＦＴ２４０２及び電流制御用ＴＦＴ２４０３の上には第１パッシベーション膜４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２が形成される。平坦化膜４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成される自発光層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、自発光層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１１３】
また、４３は反射性の高い導電膜でなる画素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ２４０３のドレインに電気的に接続される。画素電極４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。また、絶縁膜（好ましくは樹脂）で形成されたバンク４４a、４４bにより形成された溝（画素に相当する）の中に発光層４４が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。尚、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
【０１１４】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０nm（好ましくは４０〜１００nm）とすれば良い。但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせて自発光層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１１５】
本実施例では発光層４５の上にＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）でなる正孔注入層４６を設けた積層構造の自発光層としている。そして、正孔注入層４６の上には透明導電膜でなる陽極４７が設けられる。本実施例の場合、発光層４５で生成された光は上面側に向かって（ＴＦＴの上方に向かって）放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【０１１６】
陽極４７まで形成された時点で自発光素子２４０５が完成する。なお、ここでいうＥＬ素子２４０５は、画素電極（陰極）４３、発光層４５、正孔注入層４６及び陽極４７で形成されたコンデンサを指す。図１８（Ａ）に示すように画素電極４３は画素の面積にほぼ一致するため、画素全体がＥＬ素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
【０１１７】
ところで、本実施例では、陽極４７の上にさらに第２パッシベーション膜４８を設けている。第２パッシベーション膜４８としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ表示装置の信頼性が高められる。
【０１１８】
以上のように本願発明のＥＬ表示パネルは図１８のような構造の画素からなる画素部を有し、オフ電流値の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強い電流制御用ＴＦＴとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なＥＬ表示パネルが得られる。
【０１１９】
図１７（Ｂ）は自発光層の構造を反転させた例を示す。電流制御用ＴＦＴ２６０１は図５（Ｂ）のｐチャネル型ＴＦＴ２００を用いて形成される。作製プロセスは実施例１を参照すれば良い。本実施例では、画素電極（陽極）５０として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
【０１２０】
そして、絶縁膜でなるバンク５１a、５１bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層５２が形成される。その上にはカリウムアセチルアセトネート（ａｃａｃＫと表記される）でなる電子注入層５３、アルミニウム合金でなる陰極５４が形成される。この場合、陰極５４がパッシベーション膜としても機能する。こうしてＥＬ素子２６０２が形成される。本実施例の場合、発光層５３で発生した光は、矢印で示されるようにＴＦＴが形成された基板の方に向かって放射される。本実施例のような構造とする場合、電流制御用ＴＦＴ２６０１はｐチャネル型ＴＦＴで形成することが好ましい。
【０１２１】
以上のような本実施例の構成は、実施形態１〜３に示す本発明の方法で配向性の高い結晶質半導体膜を作製し、実施例１〜２のＴＦＴの構成を自由に組み合わせて実施することが可能である。また、実施例８の電子機器の表示部として本実施例のＥＬ表示パネルを用いることは有効である。
【０１２２】
[実施例７]
本実施例では、図１８（Ｂ）に示した回路図とは異なる構造の画素とした場合の例について図１９に示す。なお、本実施例において、２７０１はスイッチング用ＴＦＴ２７０２のソース配線、２７０３はスイッチング用ＴＦＴ２７０２のゲート配線、２７０４は電流制御用ＴＦＴ、２７０５はコンデンサ、２７０６、２７０８は電流供給線、２７０７はＥＬ素子とする。
【０１２３】
図１９（Ａ）は、二つの画素間で電流供給線２７０６を共通とした場合の例である。即ち、二つの画素が電流供給線２７０６を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０１２４】
また、図１９（Ｂ）は、電流供給線２７０８をゲート配線２７０３と平行に設けた場合の例である。尚、図１９（Ｂ）では電流供給線２７０８とゲート配線２７０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線２７０８とゲート配線２７０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０１２５】
また、図１９（Ｃ）は、図１９（Ｂ）の構造と同様に電流供給線２７０８をゲート配線２７０３と平行に設け、さらに、二つの画素を電流供給線２７０８を中心に線対称となるように形成する点に特徴がある。また、電流供給線２７０８をゲート配線２７０３のいずれか一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。図１９（Ａ）、図１９（Ｂ）では電流制御用ＴＦＴ２４０３のゲートにかかる電圧を保持するためにコンデンサ２４０４を設ける構造としているが、コンデンサ２４０４を省略することも可能である。
【０１２６】
電流制御用ＴＦＴ２４０３として図１７（Ａ）に示すような本願発明のｎチャネル型ＴＦＴを用いているため、ゲート絶縁膜を介してゲート電極（と重なるように設けられたＬＤＤ領域を有している。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量をコンデンサ２４０４の代わりとして積極的に用いる点に特徴がある。この寄生容量のキャパシタンスは上記ゲート電極とＬＤＤ領域とが重なり合った面積で変化するため、その重なり合った領域に含まれるＬＤＤ領域の長さによって決まる。また、図１９（Ａ）、（Ｂ）、（Ｃ）の構造においても同様にコンデンサ２７０５を省略することは可能である。
【０１２７】
以上のような本実施例の構成は、実施形態１〜３に示す本発明の方法で配向性の高い結晶質半導体膜を作製し、実施例１〜２のＴＦＴの構成を自由に組み合わせて実施することが可能である。また、実施例８の電子機器の表示部として本実施例のＥＬ表示パネルを用いることは有効である。
【０１２８】
[実施例８]
本実施例では、本発明のＴＦＴ回路によるアクティブマトリクス型液晶表示装置を組み込んだ半導体装置について図２０、図２１、図２２で説明する。
【０１２９】
このような半導体装置には、携帯情報端末（電子手帳、モバイルコンピュータ、携帯電話等）、ビデオカメラ、スチルカメラ、パーソナルコンピュータ、テレビ等が挙げられる。それらの一例を図２０と図２１に示す。
【０１３０】
図２０（Ａ）は携帯電話であり、本体９００１、音声出力部９００２、音声入力部９００３、表示装置９００４、操作スイッチ９００５、アンテナ９００６から構成されている。本発明はアクティブマトリクス基板を備えた表示装置９００４に適用することができる。
【０１３１】
図２０（Ｂ）はビデオカメラであり、本体９１０１、表示装置９１０２、音声入力部９１０３、操作スイッチ９１０４、バッテリー９１０５、受像部９１０６から成っている。本発明はアクティブマトリクス基板を備えた表示装置９１０２、受像部９１０６として設けられるイメージセンサーの読み取り回路を構成するＴＦＴなどに適用することができる。
【０１３２】
図２０（Ｃ）はモバイルコンピュータ或いは携帯型情報端末であり、本体９２０１、カメラ部９２０２、受像部９２０３、操作スイッチ９２０４、表示装置９２０５で構成されている。本発明は受像部９２０３として設けられるイメージセンサーの読み取り回路を構成するＴＦＴやアクティブマトリクス基板を備えた表示装置９２０５に適用することができる。
【０１３３】
図２０（Ｄ）はヘッドマウントディスプレイであり、本体９３０１、表示装置９３０２、アーム部９３０３で構成される。本発明は表示装置９３０２に適用することができる。また、表示されていないが、その他の信号制御用回路を形成するＴＦＴなどに使用することもできる。
【０１３４】
図２０（Ｅ）はテレビであり、本体９４０１、スピーカー９４０２、表示装置９４０３、受信装置９４０４、増幅装置９４０５等で構成される。実施例５で示す液晶表示装置や、実施例６または７で示すＥＬ表示装置は表示装置９４０３に適用することができる。
【０１３５】
図２０（Ｆ）は携帯書籍であり、本体９５０１、表示装置９５０２、９５０３、記憶媒体９５０４、操作スイッチ９５０５、アンテナ９５０６から構成されており、ミニディスク（ＭＤ）やＤＶＤに記憶されたデータや、アンテナで受信したデータを表示するものである。表示装置９５０２、９５０３は直視型の表示装置であり本発明はこれらに適用することができる。
【０１３６】
図２１（Ａ）はパーソナルコンピュータであり、本体９６０１、画像入力部９６０２、表示装置９６０３、キーボード９６０４で構成される。実施例５で示す液晶表示装置や、実施例６または７で示すＥＬ表示装置は表示装置９６０３に適用することができる。
【０１３７】
図２１（Ｂ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体９７０１、表示装置９７０２、スピーカ部９７０３、記録媒体９７０４、操作スイッチ９７０５で構成される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。実施例５で示す液晶表示装置や、実施例６または７で示すＥＬ表示装置は表示装置９７０２に適用することができる。
【０１３８】
図２１（Ｃ）はデジタルカメラであり、本体９８０１、表示装置９８０２、接眼部９８０３、操作スイッチ９８０４、受像部（図示しない）で構成される。実施例５で示す液晶表示装置や、実施例６または７で示すＥＬ表示装置は表示装置９８０２に適用することができる。
【０１３９】
図２２（Ａ）はフロント型プロジェクターであり、投射装置３６０１、スクリーン３６０２で構成される。本発明は投射装置３６０１やその他の信号制御回路に適用することができる。
【０１４０】
図２２（Ｂ）はリア型プロジェクターであり、本体３７０１、投射装置３７０２、ミラー３７０３、スクリーン３７０４で構成される。本発明は投射装置３７０２やその他の信号制御回路に適用することができる。
【０１４１】
尚、図２２（Ｃ）は、図２２（Ａ）及び図２２（Ｂ）中における投射装置３６０１、３７０２の構造の一例を示した図である。投射装置３６０１、３７０２は、光源光学系３８０１、ミラー３８０２、３８０４〜３８０６、ダイクロイックミラー３８０３、プリズム３８０７、液晶表示装置３８０８、位相差板３８０９、投射光学系３８１０で構成される。投射光学系３８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図２２（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１４２】
また、図２２（Ｄ）は、図２２（Ｃ）中における光源光学系３８０１の構造の一例を示した図である。本実施例では、光源光学系３８０１は、リフレクター３８１１、光源３８１２、レンズアレイ３８１３、３８１４、偏光変換素子３８１５、集光レンズ３８１６で構成される。なお、図２２（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１４３】
【発明の効果】
本発明を用いることにより非晶質半導体膜を熱結晶化法やレーザー結晶化法を用いて作製される結晶質半導体膜の配向性を高めることができる。さらに、そのような結晶質半導体膜を用いることでＴＦＴの特性を向上させ、特性バラツキを低減させることができる。
【図面の簡単な説明】
【図１】 本発明の結晶化方法の工程を示す図。
【図２】 本発明の結晶化方法の工程を示す図。
【図３】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図４】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図５】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図６】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図７】 駆動回路のＴＦＴと画素ＴＦＴの構造を示す上面図。
【図８】 駆動回路のＴＦＴと画素ＴＦＴの構造を示す断面図。
【図９】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１０】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１１】 アクティブマトリクス型液晶表示装置の作製工程を示す断面図。
【図１２】 アクティブマトリクス型液晶表示装置の構成を示す断面図。
【図１３】 液晶表示装置の入力端子、配線、回路配置、スペーサ、シール剤の配置を説明する上面図。
【図１４】 液晶表示装置の構成を説明する斜視図。
【図１５】 画素部の画素を示す上面図。
【図１６】 ＥＬ表示装置の構造を示す上面図及び断面図。
【図１７】 ＥＬ表示装置の画素部の断面図。
【図１８】 ＥＬ表示装置の画素部の上面図と回路図。
【図１９】 ＥＬ表示装置の画素部の回路図の例。
【図２０】 半導体装置の一例を示す図。
【図２１】 半導体装置の一例を示す図。
【図２２】 投影型液晶表示装置の構成を示す図。
【発明の属する技術分野】
本発明は結晶構造を有する半導体膜及びその半導体膜を用いて作製される半導体装置の作製方法に関する。尚、本明細書において半導体装置とは、液晶表示装置やエレクトロルミネッセンス（ＥＬ）材料を用いたＥＬ表示装置等の電気光学装置及び該電気光学装置を部品として含む電子装置を含むものとする。
【０００２】
【従来の技術】
薄膜トランジスタ（以下、ＴＦＴと記す）は、基板上に形成した半導体膜を用いて作製することができる。ＴＦＴは能動素子として各種集積回路を形成することが可能であるが、特にアクティブマトリックス型の液晶表示装置の画素部に設けるスイッチング素子として、或いは画素部の周辺に設けられる駆動回路を形成する素子として利用することができる。
【０００３】
半導体膜として非晶質シリコン膜を用いたＴＦＴはプロセス温度が低く生産が容易であるが、電気的特性が低いという欠点がある。そのために各画素に設けるスイッチング素子としての利用形態はあるが、画素部の駆動回路を形成することは出来なかった。一方、結晶構造を有する半導体膜（以下、結晶質半導体膜と記す）でＴＦＴを形成すると電気的特性を高めることができることが知られている。半導体膜としては代表的にはシリコン膜が利用されているが、結晶構造を有するシリコン膜は多結晶シリコン膜、ポリシリコン膜、微結晶シリコン膜などとしても知られている。ＴＦＴの技術分野では非晶質シリコン膜を光や熱エネルギーによって結晶化させた結晶質シリコン膜が用いられている。
【０００４】
しかし、熱エネルギーを用いる熱結晶法は６００℃以上の温度での熱処理が必要であり、処理時間も１０時間程度を要するものである。従って、アクティブマトリックス型液晶表示装置などＴＦＴを用いた製品を量産する場合には、その生産性を低下させてしまう問題がある。一方、光エネルギーを用いる結晶化技術はエキシマレーザー光やＹＡＧレーザー光を用いたレーザー結晶化法が知られているが、熱結晶化法で作製したＴＦＴと比較して電気的特性が劣るという問題がある。
【０００５】
その他に、結晶質半導体膜を触媒元素を用いた熱結晶化法により形成する技術が知られている。例えば、特開平７−１３０６５２号公報、特開平８−７８３２９号公報などで開示された技術を用いることができる。触媒元素を用いた熱結晶化法によれば非晶質シリコン膜にニッケルなどの触媒元素を導入し、５５０℃、４時間の熱処理により結晶質シリコン膜を形成することができる。
【０００６】
【発明が解決しようとする課題】
ガラスなどの基板上に酸化シリコン、窒化シリコン、酸化窒化シリコンなどから成る下地膜を形成し、その上に堆積した非晶質半導体膜を熱結晶化法やレーザー結晶化法で結晶化して得られる結晶質半導体膜は、下地膜と半導体膜との界面エネルギーの大小関係の兼ね合いで＜１１１＞に優先的に配向し、その他の方向にもランダムな方位を持った結晶粒が多数存在してしまうことが電子線回折の解析から知られている。一方、ニッケルなどの触媒元素を用いた熱結晶化法で作製される結晶質半導体膜は、その結晶粒の大部分は＜１１０＞に配向している。しかしながら前述のように下地膜と半導体膜との界面エネルギーとの兼ね合いで＜１１１＞などのその他の配向が若干混在してしまう。
【０００７】
複数の結晶粒から成る結晶質半導体膜において配向性が低いと結晶粒界で不対結合手が多く形成され、結晶質半導体膜中のキャリア（電子・ホール）の輸送特性を低下させる。即ち、キャリアが散乱されたりトラップされたりするため、このような結晶質半導体膜でＴＦＴを作製しても高い電界効果移動度を有するＴＦＴを作製することができない。また、結晶粒界はランダムに存在するため、個々のＴＦＴの電気的特性のバラツキの要因ともなる。
【０００８】
本発明はこのような問題点を解決する手段を提供することを目的とし、非晶質半導体膜を熱結晶化法やレーザー結晶化法を用いて作製される結晶質半導体膜の配向性を高めることを目的とする。さらに、そのような結晶質半導体膜を用いることでＴＦＴの特性を向上させ、特性バラツキを低減させることを目的とする。
【０００９】
【課題を解決するための手段】
上記問題点を解決するために本発明の構成は、基板上に第１の絶縁膜を形成する第１の工程と、第1の絶縁膜上に非晶質半導体膜を形成する第２の工程と、非晶質半導体膜の表面からフッ素を注入する第３の工程と、非晶質半導体膜中または非晶質半導体膜に接して該非晶質半導体膜の結晶化を助長する触媒元素を付加する第４の工程と、非晶質半導体膜を第１の加熱処理を行い結晶質半導体膜を形成する第５の工程とを有し、さらに結晶質半導体膜にレーザー光を照射して前記結晶質半導体膜の結晶性を高める第６の工程を付加しても良い。
【００１０】
また、他の発明の構成は、基板上に第１の絶縁膜を形成する第１の工程と、第１の絶縁膜の表面をフッ素化する第２の工程と、第1の絶縁膜上に非晶質半導体膜を形成する第３の工程と、非晶質半導体膜中または前記非晶質半導体膜に接して該非晶質半導体膜の結晶化を助長する触媒元素を付加する第４の工程と、非晶質半導体膜に第１の加熱処理を行い結晶質半導体膜を形成する第５の工程とを有し、さらに結晶質半導体膜にレーザー光を照射して前記結晶質半導体膜の結晶性を高める第６の工程を行うことも効果的である。
【００１１】
また、他の発明の構成は、基板上に第１の絶縁膜を形成する第１の工程と、第１の絶縁膜の表面をフッ素化する第２の工程と、第1の絶縁膜上に少なくともフッ素と水素とを含む反応ガスから非晶質半導体膜を形成する第３の工程と、非晶質半導体膜中または前記非晶質半導体膜に接して該非晶質半導体膜の結晶化を助長する触媒元素を付加する第４の工程と、非晶質半導体膜を加熱処理して結晶質半導体膜を形成する第５の工程とを有し、さらに結晶質半導体膜にレーザー光を照射して前記結晶質半導体膜の結晶性を高める第６の工程を行うことも可能である。
【００１２】
また、他の発明の構成は、基板上に第１の絶縁膜を形成する第１の工程と、第１の絶縁膜の表面をフッ素化する第２の工程と、第1の絶縁膜上に非晶質半導体膜を形成する第３の工程と、非晶質半導体膜中または非晶質半導体膜に接して該非晶質半導体膜の結晶化を助長する触媒元素を付加する第４の工程と、非晶質半導体膜に第１の加熱処理をして結晶質半導体膜を形成する第５の工程と、結晶質半導体膜の選択された領域にリンが添加された領域を形成する第６の工程と、
前記第６の工程の後に第２の加熱処理を行う第７の工程とを有することを特徴としている。
【００１３】
また、他の発明の構成は、基板上に第１の絶縁膜を形成する第１の工程と、第１の絶縁膜の表面をフッ素化する第２の工程と、第1の絶縁膜上に少なくともフッ素と水素とを含む反応ガスから非晶質半導体膜を形成する第３の工程と、非晶質半導体膜中または前記非晶質半導体膜に接して該非晶質半導体膜の結晶化を助長する触媒元素を付加する第４の工程と、非晶質半導体膜を加熱処理して結晶質半導体膜を形成する第５の工程と、結晶質半導体膜の選択された領域にリンが添加された領域を形成する第６の工程と、第６の工程の後に第２の加熱処理を行う第７の工程とを有することを特徴としている。
【００１４】
上記本発明の構成において、第１の絶縁膜の表面をフッ素化する工程は、フッ素原子またはフッ素ラジカルを含むプラズマに晒すことで行っても良いし、四フッ化珪素または三フッ化窒素をプラズマ化した雰囲気中に晒すことで行っても良い。
【００１５】
【発明の実施の形態】
[実施形態１]
図１（Ａ）において基板１００１にはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどの無アルカリガラス基板を用いる。例えば、コーニング社の#７０５９ガラスや#１７３７ガラス基などを好適に用いることができる。その他に、石英基板をはじめ、表面に酸化シリコン膜や窒化シリコン膜などの絶縁膜を形成したセラミック基板やステンレス基板を適用することができる。
【００１６】
基板１１０１の半導体膜を形成する側の表面には、基板１１０１からのアルカリ金属元素などの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン（ＳｉＯｘＮｙ）膜などのシリコンを含む絶縁膜を形成する。このような絶縁膜を本明細書では下地膜と呼ぶ。
【００１７】
下地膜１１０２は上記材料の１層で形成しても良いし、２層以上の積層構造としても良い。いずれにしてもその厚さが１００〜３００nm程度になるように形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される第１の酸化窒化シリコン膜１１０２ａを１０〜１００nmの厚さに形成し、ＳｉＨ4、Ｎ2Ｏから作製される第２の酸化窒化シリコン膜１１０２ｂを１００〜２００ｎｍの厚さに積層形成した２層構造として下地膜１１０２を形成する。
【００１８】
第１の酸化窒化シリコン膜１１０２ａは従来の平行平板型のプラズマＣＶＤ法を用いて形成する。その作製条件の一例は、ＳｉＨ4を１０SCCM、ＮＨ3を１００SCCM、Ｎ2Ｏを２０SCCMとして反応室に導入し、基板温度３２５℃、反応圧力４０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとする。一方、第２の酸化窒化シリコン膜１１０２ｂの作製条件の一例は、ＳｉＨ4を４SCCM、Ｎ2Ｏを４００SCCM、として反応室に導入し、基板温度４００℃、反応圧力４０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとする。これらの膜は、基板温度を変化させ、反応ガスの切り替えのみで連続して形成することもできる。また、第１の酸化窒化シリコン膜は基板を中心に考えて、その内部応力が引張り応力となるように形成する。第２の酸化窒化シリコン膜も同様な方向に内部応力を持たせるが、第１の酸化窒化シリコン膜よりも絶対値で比較して小さい応力となるようにする。
【００１９】
下地膜１１０２を形成した後その表面処理を行う。これはハロゲン元素を用いた表面処理であり、特にフッ素またはフッ素ラジカルの雰囲気中に下地膜１１０２の表面を晒し、表面をフッ素でコーティングすることを目的としている。ハロゲン元素としてはその他に塩素や臭素などを用いることも可能である。
【００２０】
具体的には、四フッ化珪素（ＳｉＦ4）または三フッ化窒素（ＮＦ3）を導入しプラズマ化してフッ素原子またはフッ素ラジカルを生成させる。その手段として、例えばプラズマＣＶＤ装置を適用することができる。プラズマＣＶＤ装置には、容量結合型または誘導結合型のものをはじめ、ＥＣＲ（電子サイクロトン共鳴）プラズマＣＶＤ装置やマイクロ波ＣＶＤ装置などいずれの形式の装置を適用しても良い。特に、ＥＣＲプラズマやマイクロ波プラズマはガスの分解効率が高いので、フッ素ラジカルを効率良く生成することができる。
【００２１】
図１（Ａ）の例では下地膜１１０２として第１の酸化窒化シリコン膜１１０２ａと第２の酸化窒化シリコン膜１１０２ｂとを形成してあるので、その場合には第２の酸化窒化シリコン膜の表面をフッ素で表面処理することになる。第２の酸化窒化シリコン膜の最表面ではフッ素の電気陰性度が酸素よりも大きいので、酸素と置換してフッ素で表面の不対結合手（ダングリングボンド）を終端させることができる。このような効果は酸化窒化シリコン膜に限らず、酸化シリコン膜や窒化シリコン膜などでも同様に実現することができる。
【００２２】
そして、図１（Ｂ）で示すように非晶質構造を有する半導体膜１１０３を２５〜１００nmの厚さで形成する。非晶質構造を有する半導体膜の代表例としては非晶質シリコン（ａ−Ｓｉ）膜、非晶質シリコン・ゲルマニウム（ａ−ＳｉＧｅ）膜、非晶質炭化シリコン（ａ−ＳｉＣ）膜，非晶質シリコン・スズ（ａ−ＳｉＳｎ）膜などが適用できる。これらの非晶質半導体膜は水素を０．１〜４０atomic%程度含有するようにして形成すると良い。これらの非晶質構造を有する半導体膜はプラズマＣＶＤ法やスパッタ法、或いは減圧ＣＶＤ法などにより作製する。例えば、プラズマＣＶＤ法でＳｉＨ4またはＳｉＨ4とＨ2から作製される非晶質シリコン膜を５５nmの厚さで形成する。尚、ＳｉＨ4の代わりにＳｉ2Ｈ6を使用しても良い。
【００２３】
そして、重量換算で１０ｐｐｍの触媒元素を含む水溶液をスピナーで基板を回転させて塗布するスピンコート法で触媒元素を含有する層１１０４を形成する。触媒元素にはニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などである。この触媒元素を含有する層１１０４は、スピンコート法の他に印刷法やスプレー法、バーコーター法、或いはスパッタ法や真空蒸着法によって上記触媒元素の層を１〜５nmの厚さに形成しても良い。
【００２４】
図１（Ｃ）で示す結晶化の工程では、まず４００〜５００℃で１時間程度の熱処理を行い、非晶質シリコン膜の含有水素量を５atom％以下にする。非晶質シリコン膜の含有水素量が成膜後において最初からこの値である場合にはこの熱処理は必ずしも必要でない。そして、ファーネスアニール炉を用い、窒素雰囲気中で５５０〜６００℃で１〜８時間の熱結晶化を行う。好適には、５５０℃で４時間の熱処理を行う。こうして結晶質シリコン膜から成る結晶質半導体膜１１０５を得ることができる。
【００２５】
しかし、この熱結晶化によって作製された結晶質半導体膜１１０５は、光学顕微鏡観察により観察すると局所的に非晶質領域が残存していることが観察されることがある。このような場合、同様にラマン分光法では４８０ｃｍ-1にブロードなピークを持つ非晶質成分が観測される。レーザー結晶化法はこのように残存する非晶質領域を結晶化させる目的において適した方法である。
【００２６】
レーザー結晶化法において用いるレーザー光源にはエキシマレーザー、ＹＡＧレーザー、ＹＶＯ4レーザー、ＹＡｌＯ3レーザー、ＹＬＦレーザーなどを用いることができる。エキシマレーザーでは４００nm以下の波長の光を高出力で放射させることができるので半導体膜の結晶化に好適に用いることができる。一方、ＹＡＧレーザー、ＹＶＯ4レーザー、ＹＡｌＯ3レーザー、ＹＬＦレーザーなどの固体レーザーではその第２高調波（５３２nm）、第３高調波（３５５nm）、第４高調波（２６６nm）を用いる。光の侵入長により、第２高調波（５３２nm）を用いる場合には半導体膜の表面及び内部から、第３高調波（３５５nm）や第４高調波（２６６nm）の場合にはエキシマレーザーと同様に半導体膜の表面から加熱して結晶化を行うことができる。
【００２７】
図１（Ｄ）はその様子を示すものであり、例えば、Ｎｄ：ＹＡＧレーザーを用い、そのパルス発振周波数を１〜１０kHzとし、レーザーエネルギー密度を１００〜５００mJ/cm2(代表的には１００〜４００mJ/cm2)として、シリンドリカルレンズなどを含む光学系にて形成した線状レーザー光１１０７をその長手方向に対し垂直な方向に走査して（或いは、相対的に基板を移動させて）する。線状レーザー光１１０７の線幅は１００〜１０００μm、例えば４００μmとする。このようにして熱結晶化法とレーザー結晶化法を併用することにより、結晶性の高い結晶質半導体膜１１０８を形成することができる。
【００２８】
熱結晶化法やレーザー結晶化法で作製される結晶質半導体膜は、下地膜として形成した酸化シリコンや酸化窒化シリコンとシリコンとの界面エネルギーが低いため、このような下地膜上に形成した非晶質シリコン膜を熱結晶化法やレーザー結晶化法で結晶化させると＜１１１＞に優先的に配向し、その他にランダムな方位を持った結晶粒が多数存在することが電子線回折の解析から知られている。一方、ニッケルなどの触媒元素を用いた熱結晶化法で作製される結晶質シリコン膜は、微視的に見れば複数の針状または棒状の結晶が集合した構造を有している。しかし、隣接する結晶粒の連続性が高く不対結合手（ダングリングボンド）が殆ど形成されないことが見込まれている。また、その結晶粒の大部分は＜１１０＞に配向している。その理由の一つとして、ニッケルなどの触媒元素を用いた場合の結晶成長過程は、触媒元素のシリサイド化物が関与しているものと考えられ、半導体膜の膜厚が２５〜１００nmと薄いのでその初期核のうち（１１１）面が基板表面とほぼ垂直なものが優先的に成長するため実質的に＜１１０＞の配向性が高くなると考えられる。しかしながら前述のように酸化シリコンとシリコンとの界面エネルギーが低いので＜１１１＞晶帯に含まれる他の面方位をとることも可能となる。従って、その他の配向が若干混在してしまう。
【００２９】
しかし、触媒元素を用いた熱結晶化法において、下地膜として形成した酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜などの表面をフッ素で終端させておくことにより、下地との界面の影響を低減させることができ、実質的にその影響を無視することができる。その結果、結晶の配向性は表面エネルギーのみに影響されることになるが、触媒元素を用いた結晶成長では＜１１０＞の配向性が高まる。このような効果は通常の熱結晶化法やレーザー結晶化法などでも実現することができるが、触媒元素を用いた熱結晶化法においてより顕著に得ることができる。
【００３０】
以上のようにして作製された結晶質半導体膜１１０８を用いてＴＦＴを作製することができる。結晶質半導体膜１１０８はチャネル形成領域をはじめ、ソース領域、ドレイン領域、ＬＤＤ領域などを形成するのに好適に用いることができる。必要であれば図１（Ｅ）に示すように結晶質半導体膜１１０８を所定の形状にエッチングして島状半導体層１１０９を形成しても良い。いずれにしても、本発明を用いることにより配向性が揃った結晶質半導体膜を使用することにより電気的特性及びそのバラツキの少ないＴＦＴを作製することを可能とする。
【００３１】
[実施形態２]
実施形態１で作製した結晶質半導体膜中には熱結晶化で用いた触媒元素が１×１０17〜１×１０20atoms/cm3程度の濃度で膜中に残存してしまう。勿論、その状態でもＴＦＴなどの素子を作製して動作させることはできるが、さらに好ましくは触媒元素を膜中から除去することが望ましい。本実施形態は、実施形態１で示した触媒元素を用いた熱結晶化法において、結晶質半導体膜を形成した後でその触媒元素を結晶質半導体膜から除去する工程を行う一例を示す。その方法として特開平１０−２４７７３５、特開平１０−１３５４６８号公報または特開平１０−１３５４６９号公報などに記載された技術を用いることができる。
【００３２】
特開平１０−２４７７３５号公報に記載された技術は、非晶質半導体膜の結晶化に用いた触媒元素を結晶化後にリンのゲッタリング作用を用いて除去する技術である。この技術を用いることで、結晶質半導体膜中の触媒元素の濃度を１×１０17atoms/cm3以下、好ましくは１×１０16atoms/cm3にまで低減することができる。
【００３３】
まず、実施形態１と同様にして図１（Ａ）〜（Ｄ）までに示す工程を行い結晶質半導体膜１１０８を形成する。以降の工程は図２を用いて説明する。そして、結晶質半導体膜１１０８の表面にマスク用の絶縁膜（例えば酸化シリコン膜）１１１０を５０〜２００nm、例えば１５０ｎｍの厚さに形成する。そしてエッチング処理により開孔１１１１を絶縁膜１１１０に形成してその部分の結晶質半導体膜１１０８の表面を露呈させる。
【００３４】
そして、イオンドープ法などによりリンドープの工程を行い結晶質半導体膜１１０８にリンが添加された領域１１１２を形成する。この領域のリン濃度は特に限定されるものではないが、１×１０18〜１×１０20atoms/cm3程度にすると良い。
【００３５】
この状態で、窒素雰囲気中で５５０〜８００℃、５〜２４時間、例えば６００℃、１２時間の熱処理を行うと、結晶質半導体膜１１０８にリンが添加された領域１１１２がゲッタリングサイトとして働き、結晶質半導体膜１１０８に残存していた触媒元素をリンが添加された領域１１１２に偏析させることができる。
【００３６】
そして、マスク用の絶縁膜１１１０はエッチングして除去しする。さらにリンが添加された領域１１１２をエッチングして除去することにより、熱結晶化法で使用した触媒元素の濃度を１×１０17atoms/cm3以下にまで低減させるれたれた結晶質半導体膜１１１３を形成することができる。
【００３７】
[実施形態３]
実施形態１では非晶質構造を有する半導体膜１１０３をプラズマＣＶＤ法でＳｉＨ4またはＳｉＨ4とＨ2から作製する例について示した。本実施形態では他のガスを用いて作製する場合について示す。
【００３８】
本実施形態の作製方法の特徴は、非晶質構造を有する半導体膜１１０３はハロゲン元素と水素を含む反応ガスで形成することにある。具体的には、非晶質構造を有する半導体膜として例えば非晶質シリコン膜を作製する時にハロゲン元素と水素とを混合させる。ハロゲン元素としては特にフッ素を用いると良く、フッ素はシリコンに対しエッチングする作用があり、膜の堆積過程において結合の弱い部分を優先的にエッチングすることができる。また、水素を供給することにより膜中に残存してしまうフッ素濃度を低減させることができる。そして、フッ素と水素の作用を利用してボイドや空孔の少ない緻密な非晶質シリコン膜を作製することができる。このような効果は非晶質シリコン膜の他に非晶質シリコン・ゲルマニウム（ａ−ＳｉＧｅ）膜、非晶質炭化シリコン（ａ−ＳｉＣ）膜，非晶質シリコン・スズ（ａ−ＳｉＳｎ）膜などにも適用することができる。
【００３９】
フッ素と水素の供給方法は、非晶質半導体膜として非晶質シリコン膜を作製する場合には、反応ガスとして四フッ化珪素（ＳｉＦ4）と水素（Ｈ2）、またはＳｉＦ4とＳｉＨ4、またはＳｉＦ4とＳｉＨ4とＨ2の組み合わせを選択することができる。ＳｉＦ4の代わりにトリフロロシラン（ＳｉＨＦ3）、ジフロロシラン（ＳｉＨ2Ｆ2）、モノフロロシラン（ＳｉＨ3Ｆ）を適用することもできる。また、ＳｉＨ4とＦ2を直接反応させても良い。さらに、非晶質シリコン・ゲルマニウム膜を作製する場合にはゲルマン（ＧｅＨ4）や四フッ化ゲルマニウム（ＧｅＦ4）を、非晶質炭化シリコンを作製する場合にはメタン（ＣＨ4）や四フッ化メタン（ＣＦ4）などを、非晶質シリコン・スズ膜を形成する場合には水素化スズ（ＳｎＨ4）を適宣添加すれば良い。
【００４０】
非晶質構造を有する半導体膜１１０３の厚さは２５〜１００nmの厚さで形成する。膜の堆積初期の段階ではフッ素の効果により下地膜１１０２の表面をフッ素化することができる。
【００４１】
このようにフッ素と水素とを含む反応ガスで作製された非晶質構造を有する半導体膜１１０３には、成膜時の基板温度にも依存するが、膜中に水素が０．１〜２０atomic%、フッ素が０．１〜１０atomic%含有するように形成する。膜中に残存するフッ素や水素はその後の熱結晶化の工程で膜中から放出されて膜中に残存する濃度はさらに低下するが、緻密化した非晶質半導体膜と、最表面をフッ素で終端した下地膜との相互作用により＜１１０＞の配向性をより高めることができる。
【００４２】
[実施形態４]
下地膜の表面または下地膜と非晶質半導体膜との界面をフッ素化する方法として、図１で示すように基板１１０１上に下地膜１１０２を形成し、そのまま非晶質半導体膜１１０３を形成した後で非晶質半導体膜１１０３の表面からフッ素を注入しても良い。その手法としてイオンドープ法やイオン注入法を用いる。
【００４３】
イオンドープ法ではイオン原としてＳｉＦ4やヘリウム（Ｈｅ）希釈のＦ2を用いイオン化して非晶質半導体膜の表面から注入する。加速電圧は高めに設定して、非晶質半導体膜１１０３と下地膜１１０２との界面またはその近傍に注入されたフッ素の濃度分布のピークが存在するようにする。その場合、ピーク濃度は１×１０19〜１×１０21atoms/cm3となるようにする。イオンドープ法では質量分離されないのでフッ素以外の元素も同時に注入されてしまうが、液晶表示装置などの大面積基板を処理するのに適している。また、イオン注入法でも同様な濃度でフッ素を非晶質半導体膜１１０３と下地膜１１０２との界面またはその近傍に注入することができる。
【００４４】
このようにフッ素を注入した状態で実施形態１と同様にして非晶質半導体膜１１０３に接して触媒元素を含有する層を設けて結晶化させると同様の効果を得ることができる。
【００４５】
【実施例】
[実施例１]
本実施例では、本発明で作製される結晶化半導体膜を用いてＴＦＴを作製する方法の一例について示す。図３〜図５に示すのは表示装置の一例であり、画素部の画素ＴＦＴおよび保持容量と、表示領域の周辺に設けられる駆動回路のＴＦＴを同時に作製する方法について図３〜図５を用い工程に従って詳細に説明する。
【００４６】
図３（Ａ）において、基板１０１にはコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板などを用いる。ガラス基板は、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。そして、基板１０１のＴＦＴを形成する表面に基板１０１からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜１０２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜１０２ａを１０〜２００nm（好ましくは５０〜１００nm）、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜１０２ｂを５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成する。
【００４７】
その後、下地膜として形成した酸化窒化水素化シリコン膜１０２ｂの表面処理を行いその表面をフッ素化する。例えば、下地膜１０２を形成したプラズマＣＶＤ装置を用い、ＳｉＦ4ガスまたはＮＦ3ガスを導入し、高周波電力を印加して前記ガスをプラズマ化してフッ素原子またはフッ素ラジカルを生成させる。こうして形成したプラズマに酸化窒化水素化シリコン膜１０２ｂの表面を晒すことにより、表面にフッ素またはフッ素ラジカルが供給され、フッ素の電気陰性度が酸素よりも大きいので酸素を置換してフッ素で表面の結合手を終端させることができる。
【００４８】
そして、実施形態１または３に従って、下地膜１０２上に非晶質半導体膜を形成し、それを結晶化させて結晶質半導体膜を形成する。その結晶質半導体膜から図１（Ａ）に示すように島状半導体膜１０４〜１０８を形成する。本実施例では、プラズマＣＶＤ法で非晶質シリコン膜を５５ｎｍの厚さに形成したものから、結晶質シリコン膜を形成する。非晶質シリコン膜はＳｉＨ4またはＳｉＨ4とＨ2を反応ガスとして用いプラズマＣＶＤ法を用いて形成する。或いは、反応ガスとしてＳｉＦ4と水Ｈ2、またはＳｉＦ4とＳｉＨ4、またはＳｉＦ4とＳｉＨ4とＨ2の組み合わせを選択することもできる。また、下地膜１０２と表面処理と非晶質半導体膜との形成はプラズマＣＶＤ装置を用いて連続的に処理することもできる。さらにこの連続的な処理を同一の反応室で行うこともできる。このようにして一旦大気雰囲気に晒すことなく連続的に処理することにより、酸化窒化水素化シリコン膜１０２ｂの表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることが可能となる。
【００４９】
島状半導体膜を形成した後、プラズマＣＶＤ法またはスパッタ法により５０〜１００ｎｍの厚さの酸化シリコン膜によるマスク層１９４を形成する。
【００５０】
この状態で島状半導体膜に対し、ＴＦＴのしきい値電圧（Ｖth）を制御する目的でｐ型を付与する不純物元素を１×１０16〜５×１０17atoms／cm3程度の濃度で島状半導体膜の全面に添加しても良い。半導体に対してｐ型を付与する不純物元素には、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律表第１３族の元素が知られている。その方法として、イオン注入法やイオンドープ法を用いることができるが、大面積基板を処理するにはイオンドープ法が適している。イオンドープ法ではジボラン（Ｂ2Ｈ6）をソースガスとして用いホウ素（Ｂ）を添加する。このような不純物元素の注入は必ずしも必要でなく省略しても差し支えないが、特にｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために好適に用いる手法である。
【００５１】
次に、駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物元素を島状半導体膜１０５、１０７に選択的に添加する。あらかじめレジストマスク１９５ａ〜１９５ｅを形成する。ｎ型を付与する不純物元素としては、リン（Ｐ）や砒素（Ａｓ）を用いれば良く、ここではリン（Ｐ）を添加すべく、フォスフィン（ＰＨ3）を用いたイオンドープ法を適用する。形成された不純物領域は低濃度ｎ型不純物領域１９６、１９７として、このリン（Ｐ）濃度は２×１０16〜５×１０19atoms／cm3の範囲とすれば良い。本明細書中では、ここで形成された不純物領域１９６、１９７に含まれるｎ型を付与する不純物元素の濃度を（ｎ-）と表す。また、不純物領域１９８は、画素部の保持容量を形成するための半導体膜であり、この領域にも同じ濃度でリン（Ｐ）を添加する（図３（Ｂ））。
【００５２】
その後、添加した不純物元素を活性化させる処理を行う。活性化の処理は実施形態７で説明したレーザーアニール法により行う。その条件の一例は、レーザーパルス発振周波数１kHzとし、レーザーエネルギー密度を１００〜３００mJ/cm2(代表的には１５０〜２５０mJ/cm2)とする。そして線状ビームを基板全面に渡って照射し、この時の線状ビームの重ね合わせ率（オーバーラップ率）を８０〜９９％（好ましくは、９５〜９９％）として行う。レーザーアニール法に用いるレーザー発振器には、ガスレーザーであるエキシマレーザーや固体レーザーであるＹＡＧレーザー、ＹＶＯ4レーザー、ＹＡｌＯ3レーザー、ＹＬＦレーザーなどを用いることができる。前記ＹＡＧレーザーなどの固体レーザーの場合には、その基本波（１０６４nm）の他にその第２高調波（５３２nm）、第３高調波（３５５nm）を用いることができる。
【００５３】
ゲート絶縁膜１０９はプラズマＣＶＤ法またはスパッタ法を用い、膜厚を４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。例えば、１２０ｎｍの厚さで酸化窒化シリコン膜から形成すると良い。また、ＳｉＨ4とＮ2ＯにＯ2を添加させて作製された酸化窒化シリコン膜は、膜中の固定電荷密度が低減されているのでこの用途に対して好ましい材料となる。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【００５４】
そして、図３（Ｅ）に示すように、ゲート絶縁膜１０９上にゲート電極を形成するための耐熱性導電層を形成する。耐熱性導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった複数の層から成る積層構造としても良い。このような耐熱性導電性材料を用い、導電層１１１を形成する。導電層１１１はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形成すれば良い。このような材料から成る導電層１１１の下には窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）などの窒化物、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドなどのシリサイドを形成しておいても良い。導電層１１１は低抵抗化を図るために含有する不純物濃度を低減させることが好ましく、特に酸素濃度に関しては３０ｐｐｍ以下とすると良かった。例えば、タングステン（Ｗ）は酸素濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現することができる。
【００５５】
導電層１１１は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）の厚さに形成する。例えば、導電層１１１をＷで形成するには、Ｗをターゲットとしたスパッタ法で、アルゴン（Ａｒ）ガスを導入して２５０nmの厚さに形成する。その他の方法として、Ｗ膜は６フッ化タングステン（ＷＦ6）を用いて熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９％のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができる（図３（Ａ））。
【００５６】
次に、フォトリソグラフィーの技術を使用してレジストマスク１１２〜１１７を形成し、導電層１１１をエッチングしてゲート電極１１８〜１２２と容量配線１２３を形成する（図４（Ａ））。
【００５７】
導電層１１１をエッチングする方法は実施者が適宣選択すれば良いが、前述のようにＷを主成分とする材料で形成されている場合には、高速でかつ精度良くエッチングを実施するために高密度プラズマを用いたドライエッチング法を適用することが望ましい。高密度プラズマを得る手法の一つとして、誘導結合プラズマ（Inductively Coupled Plasma：ＩＣＰ）エッチング装置を用いると良い。ＩＣＰエッチング装置を用いたＷのエッチング法は、エッチングガスにＣＦ4とＣｌ2の２種のガスを反応室に導入し、圧力０．５〜１．５Ｐａ（好ましくは１Ｐａ）とし、誘導結合部に２００〜１０００Ｗの高周波（１３．５６ＭＨｚ）電力を印加する。この時、基板が置かれたステージには２０Ｗの高周波電力が印加され、自己バイアスで負電位に帯電することにより、正イオンが加速されて異方性のエッチングを行うことができる。ＩＣＰエッチング装置を使用することにより、Ｗなどの硬い金属膜も２〜５nm／秒のエッチング速度を得ることができる。また、残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増しオーバーエッチングをすると良い。しかし、この時に下地とのエッチングの選択比に注意する必要がある。例えば、Ｗ膜に対する酸化窒化シリコン膜（ゲート絶縁膜１０９）の選択比は２．５〜３であるので、このようなオーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０nm程度エッチングされて実質的に薄くなる。
【００５８】
そして、画素ＴＦＴのｎチャネル型ＴＦＴにＬＤＤ領域を形成するために、ｎ型を付与する不純物元素添加の工程（ｎ--ドープ工程）を行う。ゲート電極１１８〜１２２をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加した。ｎ型を付与する不純物元素として添加するリン（Ｐ）の濃度は１×１０16〜５×１０19atoms／cm3の濃度範囲で添加する。このようにして、図４（Ｂ）に示すように島状半導体膜に低濃度ｎ型不純物領域１２４〜１２９を形成する。
【００５９】
次に、ｎチャネル型ＴＦＴに対して、ソース領域またはドレイン領域として機能する高濃度ｎ型不純物領域の形成を行う（ｎ+ドープ工程）。まず、レジストのマスク１３０〜１３４を形成し、ｎ型を付与する不純物元素を添加して高濃度ｎ型不純物領域１３５〜１４０を形成する。ｎ型を付与する不純物元素にはリン（Ｐ）を用い、その濃度が１×１０20〜１×１０21atoms／cm3の濃度範囲となるようにフォスフィン（ＰＨ3）を用いたイオンドープ法で行う（図４（Ｃ））。
【００６０】
そして、ｐチャネル型ＴＦＴを形成する島状半導体膜１０４、１０６にソース領域およびドレイン領域とする高濃度ｐ型不純物領域１４４、１４５を形成する。ここでは、ゲート電極１１８、１２０をマスクとしてｐ型を付与する不純物元素を添加し、自己整合的に高濃度ｐ型不純物領域を形成する。このときｎチャネル型ＴＦＴを形成する島状半導体膜１０５、１０７、１０８はレジストマスク１４１〜１４３を形成し全面を被覆しておく。高濃度ｐ型不純物領域１４４、１４５はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。この領域のボロン（Ｂ）濃度は３×１０20〜３×１０21atoms／cm3となるようにする（図４（Ｄ））。
【００６１】
この高濃度ｐ型不純物領域１４４、１４５には、前工程においてリン（Ｐ）が添加されていて、高濃度ｐ型不純物領域１４４ａ、１４５ａには１×１０20〜１×１０21atoms／cm3の濃度で、高濃度ｐ型不純物領域１４４ｂ、１４５ｂには１×１０16〜５×１０19atoms／cm3の濃度で含有しているが、この工程で添加するボロン（Ｂ）の濃度を１．５から３倍とすることにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能する上で何ら問題は生じない。
【００６２】
その後、図５（Ａ）に示すように、ゲート電極およびゲート絶縁膜上から保護絶縁膜１４６を形成する。保護絶縁膜は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても保護絶縁膜１４６は無機絶縁物材料から形成する。保護絶縁膜１４６の膜厚は１００〜２００ｎｍとする。ここで、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法で、ＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成する。酸化窒化シリコン膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒化シリコン膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力２０〜２００Pa、基板温度３００〜４００℃とし、高周波（６０MHz）電力密度０．１〜１．０W/cm2で形成することができる。また、ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマＣＶＤ法でＳｉＨ4、ＮＨ3から作製することが可能である。
【００６３】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行うこともできるが、実施形態７で説明したレーザー光を用いた熱処理方法で活性化させても良い。この場合の熱処理条件は前述のものと同様なものとする。一方、熱アニール法で行う場合には酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行った。また、基板１０１に耐熱温度が低いプラスチック基板を用いる場合には、本発明のレーザー光を用いた熱処理方法を適用することが好ましい（図５（Ｂ））。
【００６４】
熱処理を行った後、さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体膜を水素化する工程を行った。この工程は熱的に励起された水素により島状半導体膜にある１０16〜１０18/cm3のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００６５】
そして、有機絶縁物材料からなる層間絶縁膜１４７を１．０〜２．０μｍの平均膜厚で形成する。有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。例えば、基板に塗布後、熱重合するタイプのポリイミドを用いる場合には、クリーンオーブンで３００℃で焼成して形成する。また、アクリルを用いる場合には、２液性のものを用い、主材と硬化剤を混合した後、スピナーを用いて基板全面に塗布した後、ホットプレートで８０℃で６０秒の予備加熱を行い、さらにクリーンオーブンで２５０℃で６０分焼成して形成することができる。
【００６６】
このように、層間絶縁膜を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減するできる。しかし、吸湿性があり保護膜としては適さないので、本実施例のように、保護絶縁膜１４６として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用いる必要がある。
【００６７】
その後、所定のパターンのレジストマスクを形成し、それぞれの島状半導体膜に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成する。コンタクトホールの形成はドライエッチング法により行う。この場合、エッチングガスにＣＦ4、Ｏ2、Ｈｅの混合ガスを用い有機樹脂材料から成る層間絶縁膜をまずエッチングし、その後、続いてエッチングガスをＣＦ4、Ｏ2として保護絶縁膜１４６をエッチングする。さらに、島状半導体膜との選択比を高めるために、エッチングガスをＣＨＦ3に切り替えてゲート絶縁膜をエッチングすることにより、良好にコンタクトホールを形成することができる。
【００６８】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、レジストマスクパターンを形成し、エッチングによってソース配線１４８〜１５２とドレイン配線１５３〜１５７を形成する。ここで、ドレイン配線１５７は画素電極として機能するものである。図示していないが、本実施例ではこの電極を、Ｔｉ膜を５０〜１５０nmの厚さで形成し、島状半導体膜のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成し、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）を３００〜４００nmの厚さで形成して配線とする。
【００６９】
この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られる。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られる。また、このような熱処理により保護絶縁膜１４６や、下地膜１０２にに存在する水素を島状半導体膜１０４〜１０８に拡散させ水素化をすることもできる。いずれにしても、島状半導体膜１０４〜１０８中の欠陥密度を１０16/cm3以下とすることが望ましく、そのために水素を０．０１〜０．１atomic％程度付与すれば良い（図５（Ｃ））。
【００７０】
こうして同一の基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができる。駆動回路には第１のｐチャネル型ＴＦＴ２００、第１のｎチャネル型ＴＦＴ２０１、第２のｐチャネル型ＴＦＴ２０２、第２のｎチャネル型ＴＦＴ２０３、画素部には画素ＴＦＴ２０４、保持容量２０５が形成されている。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【００７１】
駆動回路の第１のｐチャネル型ＴＦＴ２００には、島状半導体膜１０４にチャネル形成領域２０６、高濃度ｐ型不純物領域から成るソース領域２０７ａ、２０７ｂ、ドレイン領域２０８ａ，２０８ｂを有したシングルドレインの構造を有している。第１のｎチャネル型ＴＦＴ２０１には、島状半導体膜１０５にチャネル形成領域２０９、ゲート電極１１９と重なるＬＤＤ領域２１０、ソース領域２１２、ドレイン領域２１１を有している。このＬＤＤ領域において、ゲート電極１１９と重なるＬＤＤ領域をＬovとするとそのチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．０〜２．０μｍとした。ｎチャネル型ＴＦＴにおけるＬＤＤ領域の長さをこのようにすることにより、ドレイン領域近傍に発生する高電界を緩和して、ホットキャリアの発生を防ぎ、ＴＦＴの劣化を防止することができる。駆動回路の第２のｐチャネル型ＴＦＴ２０２は同様に、島状半導体膜１０６にチャネル形成領域２１３、高濃度ｐ型不純物領域から成るソース領域２１４ａ、２１４ｂ、ドレイン領域２１５ａ，２１５ｂを有したシングルドレインの構造を有している。第２のｎチャネル型ＴＦＴ２０３には、島状半導体膜１０７にチャネル形成領域２１６、ゲート電極１２１と一部が重なるＬＤＤ領域２１７、２１８、ソース領域２２０、ドレイン領域２１９が形成されている。このＴＦＴのゲート電極と重なるＬovの長さも０．５〜３．０μｍ、好ましくは１．０〜２．０μｍとした。また、ゲート電極と重ならないＬＤＤ領域をＬoffとして、このチャネル長方向の長さは０．５〜４．０μｍ、好ましくは１．０〜２．０μｍとした。画素ＴＦＴ２０４には、島状半導体膜１０８にチャネル形成領域２２１、２２２、ＬＤＤ領域２２３〜２２５、ソースまたはドレイン領域２２６〜２２８を有している。ＬＤＤ領域（Ｌoff）のチャネル長方向の長さは０．５〜４．０μｍ、好ましくは１．５〜２．５μｍである。さらに、容量配線１２３と、ゲート絶縁膜と同じ材料から成る絶縁膜と、画素ＴＦＴ２０４のドレイン領域２２８に接続する半導体膜２２９とから保持容量２０５が形成されている。図５（Ｃ）では画素ＴＦＴ２０４をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【００７２】
図１５は画素部のほぼ一画素分を示す上面図である。図中に示すＡ−Ａ'断面が図５（Ｃ）に示す画素部の断面図に対応している。画素ＴＦＴ２０４のゲート電極１２２は、図示されていないゲート絶縁膜を介してその下の島状半導体膜１０８と交差している。また、ゲート電極１２２はＡｌやＣｕなどの材料を用いて形成される低抵抗導電性材料から成るゲート配線９００と島状半導体膜１０８の外側でコンタクトホールを介さず接触している。図示はしていないが、島状半導体膜１０８には、ソース領域、ドレイン領域、ＬＤＤ領域が形成されている。また、２５６はソース配線１５２とソース領域２２６とのコンタクト部、２５７はドレイン配線１５７とドレイン領域２２８とのコンタクト部である。保持容量２０５は、画素ＴＦＴ２０４のドレイン領域２２８から延在する半導体膜２２９とゲート絶縁膜を介して容量配線１２３が重なる領域で形成されている。この構成におて半導体膜２２９には価電子制御を目的とした不純物元素は添加されていない。
【００７３】
以上の様な構成は、画素ＴＦＴおよび駆動回路が要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能としている。さらにゲート電極を耐熱性を有する導電性材料で形成することによりＬＤＤ領域やソース領域およびドレイン領域の活性化を容易としている。このようなＴＦＴを設けたアクティブマトリクス基板を作製するために、本発明の結晶化法を用いて＜１１０＞の配向性が高い結晶質シリコン膜を用いてＴＦＴを作製することにより、電界効果移動度などの電気的特性を向上させることができる。また、個々のＴＦＴの特性のバラツキを小さくすることができる。このようなアクティブマトリクス基板を用いて液晶表示装置やＥＬ表示装置を作製することができる。
【００７４】
[実施例２]
実施例１ではＴＦＴのゲート電極の材料にＷやＴａなどの耐熱性導電性材料を用いる例を示した。このような材料を用いる理由は、ゲート電極形成後に価電子制御を目的として半導体膜に添加した不純物元素を４００〜７００℃の熱アニールによって活性化させること、エレクトロマイグレーションの防止、耐腐蝕性の向上など複数の要因に起因している。しかしながら、このような耐熱性導電性材料は面積抵抗で１０Ω程度あり、画面サイズが４インチクラスかそれ以上の液晶表示装置やＥＬ表示装置には適していない。ゲート電極に接続するゲート配線を同じ材料で形成すると、基板面上における引回し長さが必然的に大きくなり、配線抵抗の影響による遅延時間を無視することができなくなるためである。
【００７５】
例えば、画素密度がＶＧＡの場合、４８０本のゲート配線と６４０本のソース配線が形成され、ＸＧＡの場合には７６８本のゲート配線と１０２４本のソース配線が形成される。表示領域の画面サイズは、１３インチクラスの場合対角線の長さは３４０ｍｍとなり、１８インチクラスの場合には４６０ｍｍとなる。本実施例ではこのような液晶表示装置を実現する手段として、ゲート配線をＡｌや銅（Ｃｕ）などの低抵抗導電性材料で形成する方法について図６を用いて説明する。
【００７６】
まず、実施例１と同様にして図３（Ａ）〜図４（Ｄ）に示す工程を行う。そして、価電子制御を目的としてそれぞれの島状半導体膜に添加された不純物元素を活性化する処理を行う。この活性化の処理は実施形態７で示すレーザー光を用いた熱処理方法を用いることが最も好ましい。さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体膜を水素化する処理を行う。この工程は熱的に励起された水素により半導体膜のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い（図６（Ａ））。
【００７７】
活性化および水素化の処理が終了したら、ゲート配線を低抵抗導電性材料で形成する。この低抵抗導電性層はＡｌやＣｕを主成分とする導電膜で形成する。例えば、Ｔｉを０．１〜２重量％含むＡｌ膜を導電膜として全面に形成する（図示せず）。導電膜は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。そして、フォトマスクを用いて所定のレジストパターンを形成し、エッチング処理して、ゲート配線１６３、１６４と容量配線１６５を形成する。エッチング処理はリン酸系のエッチング溶液によるウエットエッチングで導電膜を除去することにより、下地との選択加工性を保ってゲート配線を形成することができる。そして保護絶縁膜１４６を形成する（図６（Ｂ））。
【００７８】
その後、実施例１と同様にして有機絶縁物材料から成る層間絶縁膜１４７、ソース配線１４８〜１５１、１６７、ドレイン配線１５３〜１５６、１６８を形成してアクティブマトリクス基板を完成させることができる。図７（Ａ）、（Ｂ）はこの状態の上面図を示し、図７（Ａ）のＢ−Ｂ'断面および図７（Ｂ）のＣ−Ｃ'断面は図６（Ｃ）のＡ−Ａ'およびＣ−Ｃ'に対応している。図７（Ａ）、（Ｂ）ではゲート絶縁膜、保護絶縁膜、層間絶縁膜を省略して示しているが、島状半導体膜１０４、１０５、１０８の図示されていないソースおよびドレイン領域にソース配線１４８、１４９、１６７とドレイン配線１５３、１５４、１６８がコンタクトホールを介して接続している。また、図７（Ａ）のＤ−Ｄ'断面および図７（Ｂ）のＥ−Ｅ'断面を図８（Ａ）と（Ｂ）にそれぞれ示す。ゲート配線１６３はゲート電極１１８、１１９と、またゲート配線１６４はゲート電極１２２と島状半導体膜１０４、１０５、１０８の外側で重なるように形成され、ゲート電極とゲート配線が接触して電気的に導通している。このようにゲート配線低抵抗導電性材料で形成することにより、配線抵抗を十分低減できる。従って、画素部（画面サイズ）が４インチクラス以上の液晶表示装置やＥＬ表示装置に適用することができる。
【００７９】
[実施例３]
実施例１で作製したアクティブマトリクス基板はそのまま反射型の液晶表示装置に適用することができる。一方、透過型の液晶表示装置とする場合には画素部の各画素に設ける画素電極を透明電極で形成すれば良い。本実施例では透過型の液晶表示装置に対応するアクティブマトリクス基板の作製方法について図１０を用いて説明する。
【００８０】
アクティブマトリクス基板は実施例１と同様に作製する。図１０（Ａ）では、ソース配線とドレイン配線は導電性の金属膜をスパッタ法や真空蒸着法で形成する。これは、Ｔｉ膜を５０〜１５０nmの厚さで形成し、島状半導体膜のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成し、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）を３００〜４００nmの厚さで形成し、さらにＴｉ膜または窒化チタン（ＴｉＮ）膜を１００〜２００nmの厚さで形成して３層構造とした。その後、透明導電膜を全面に形成し、フォトマスクを用いたパターニング処理およびエッチング処理により画素電極１７１を形成する。画素電極１７１は、層間絶縁膜１４７上に形成され、画素ＴＦＴのドレイン配線１６９と重なる部分を設け、接続構造を形成している。
【００８１】
図１０（Ｂ）では最初に層間絶縁膜１４７上に透明導電膜を形成し、パターニング処理およびエッチング処理をして画素電極１９３を形成した後、ドレイン配線１６９を画素電極１９３と重なる部分を設けて形成した例である。ドレイン配線１６９はＴｉ膜を５０〜１５０nmの厚さで形成し、島状半導体膜のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成し、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）を３００〜４００nmの厚さで形成して設ける。この構成にすると、画素電極１７１はドレイン配線１６９を形成するＴｉ膜のみと接触することになる。その結果、透明導電膜材料とＡｌとが反応するのを防止できる。
【００８２】
透明導電膜の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2；ＩＴＯ）などをスパッタ法や真空蒸着法などを用いて形成して用いることができる。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）を用いても良い。酸化インジウム酸化亜鉛合金は表面平滑性に優れ、ＩＴＯに対して熱安定性にも優れているので、ドレイン配線１６９の端面で接触するＡｌとの腐蝕反応を防止できる。同様に、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを用いることができる。
【００８３】
このようにして、透過型の液晶表示装置に対応したアクティブマトリクス基板を完成させることができる。本実施例では、実施例１と同様な工程として説明したが、このような構成は実施例２や実施例３で示すアクティブマトリクス基板に適用することができる。
【００８４】
[実施例４]
実施形態１または実施形態３で示したように非晶質半導体膜の結晶化を助長する触媒元素を用いて結晶質半導体膜を得る方法は、電界効果移動度が高いＴＦＴを作製する目的に対し有効である。しかしこの場合、結晶質半導体膜中には微量（１×１０17〜１×１０19atoms/cm3程度）の触媒元素が残留してしまう。勿論、そのような状態でもＴＦＴを完成させることが可能であるが、オフ電流を下げる為に残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましい。この触媒元素を除去する手段の一つに実施形態２で示したようにリン（Ｐ）によるゲッタリング作用を利用する手段がある。
【００８５】
リン（Ｐ）によるゲッタリング処理は、図５（Ｂ）で説明した活性化工程で同時に行うことができる。この様子を図９で説明する。ゲッタリングに必要なリン（Ｐ）の濃度は高濃度ｎ型不純物領域の不純物濃度と同程度でよく、活性化工程の熱アニールにより、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から触媒元素をその濃度でリン（Ｐ）を含有する不純物領域へ偏析させることができる（図９で示す矢印の方向）。その結果その不純物領域には１×１０17〜１×１０19atoms/cm3程度の触媒元素が偏析した。このようにして作製したＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【００８６】
[実施例５]
本実施例では実施例１で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。まず、図１１（Ａ）に示すように、図５（Ｃ）の状態のアクティブマトリクス基板に柱状スペーサから成るスペーサを形成する。スペーサは数μｍの粒子を散布して設ける方法でも良いが、ここでは基板全面に樹脂膜を形成した後これをパターニングして形成する方法を採用する。このようなスペーサの材料に限定はないが、例えば、ＪＳＲ社製のＮＮ７００を用い、スピナーで塗布した後、露光と現像処理によって所定のパターンに形成する。さらにクリーンオーブンなどで１５０〜２００℃で加熱して硬化させる。このようにして作製されるスペーサは露光と現像処理の条件によって形状を異ならせることができるが、好ましくは、柱状スペーサ１７３の形状は柱状で頂部が平坦な形状となるようにすると、対向側の基板を合わせたときに液晶表示パネルとしての機械的な強度を確保することができる。形状は円錐状、角錐状など特別の限定はないが、例えば円錐状としたときに具体的には、その高さを１．２〜５μｍとし、平均半径を５〜７μｍ、平均半径と底部の半径との比を１対１．５程度とする。このとき断面から見たテーパー角は±１５°以下とすると良い。
【００８７】
柱状スペーサの配置は任意に決定すれば良いが、好ましくは、図１１（Ａ）で示すように、画素部においてはドレイン配線１６１（画素電極）のコンタクト部２３５と重ねてその部分を覆うように柱状スペーサ１６８を形成すると良い。コンタクト部２３５は平坦性が損なわれこの部分では液晶がうまく配向しなくなるので、このようにしてコンタクト部２３５にスペーサ用の樹脂を充填する形で柱状スペーサ１６８を形成することでディスクリネーションなどを防止することができる。
【００８８】
その後、配向膜１７４を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂を用る。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。画素部に設けた柱状スペーサ１７３の端部からラビング方向に対してラビングされない領域が２μｍ以下となるようにした。また、ラビング処理では静電気の発生がしばしば問題となるが、駆動回路のＴＦＴ上にもスペーサ１７２を形成しておくと、スペーサとしての本来の役割と、静電気からＴＦＴを保護する効果を得ることができる。
【００８９】
対向側の対向基板１７５には、遮光膜１７６、透明導電膜１７７および配向膜１７８を形成する。遮光膜１７６はＴｉ、Ｃｒ、Ａｌなどを１５０〜３００nmの厚さで形成する。そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤１７９で貼り合わせる。シール剤１７９にはフィラー１８０が混入されていて、このフィラー１８０とスペーサ１７２、１７３によって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料６０６を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにして図１１（Ｂ）に示すアクティブマトリクス型の液晶表示装置が完成する。
【００９０】
図１１ではスペーサ１７２を駆動回路のＴＦＴ上の全面に形成する例を示したが、図１２に示すようにこのスペーサを複数個に分割してスペーサ１７２ａ〜１７２ｅとして形成しても良い。駆動回路が形成されている部分に設けるスペーサは、このように少なくとも駆動回路のソース配線およびドレイン配線を覆うように形成すれば良い。このような構成とすることによって、駆動回路の各ＴＦＴは、保護絶縁膜１４６と層間絶縁膜１４７とスペーサ１７２またはスペーサ１７２ａ〜１７２ｅによって完全に覆われ保護されることになる。
【００９１】
図１３はスペーサとシール剤を形成したアクティブマトリクス基板の上面図を示し、画素部および駆動回路部とスペーサおよびシール剤の位置関係を示す上面図である。画素部１８８の周辺に駆動回路として走査信号駆動回路１８５と画像信号駆動回路１８６が設けられている。さらに、その他ＣＰＵやメモリなどの信号処理回路１８７も付加されていても良い。そして、これらの駆動回路は接続配線１８３によって外部入出力端子１８２と接続されている。画素部１８８では走査信号駆動回路１８５から延在するゲート配線群１８９と画像信号駆動回路１８６から延在するソース配線群１９０がマトリクス状に交差して画素を形成し、各画素にはそれぞれ画素ＴＦＴ２０４と保持容量２０５が設けられている。
【００９２】
画素部において設けられる柱状スペーサ１７３は、すべての画素に対して設けても良いが、マトリクス状に配列した画素の数個から数十個おきに設けても良い。即ち、画素部を構成する画素の全数に対するスペーサの数の割合は２０〜１００％とすると良い。また、駆動回路部に設けるスペーサ１７２、１７２'、１７２''はその全面を覆うように設けても良いし、図２２で示したように各ＴＦＴのソースおよびドレイン配線の位置にあわせて複数個に分割して設けても良い。シール剤１７９は、基板１０１上の画素部１８８および走査信号制御回路１８５、画像信号制御回路１８６、その他の信号処理回路１８７の外側であって、外部入出力端子１８２よりも内側に形成する。
【００９３】
このようなアクティブマトリクス型液晶表示装置の構成を図１４の斜視図を用いて説明する。図１４においてアクティブマトリクス基板は、ガラス基板１０１上に形成された、画素部１８８と、走査信号駆動回路１８５と、画像信号駆動回路１８６とその他の信号処理回路１８７とで構成される。画素部１８８には画素ＴＦＴ２０４と保持容量２０５が設けられ、画素部の周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路１８５と、画像信号駆動回路１８６はそれぞれゲート配線１２２とソース配線１５２で画素ＴＦＴ２０４に接続している。また、フレキシブルプリント配線板（Flexible Printed Circuit：ＦＰＣ）１９１が外部入力端子１８２に接続していて画像信号などを入力するのに用いる。そして接続配線１８３でそれぞれの駆動回路に接続している。また、対向基板１７５には図示していないが、遮光膜や透明電極が設けられている。
【００９４】
このような構成の液晶表示装置は、実施例１〜４で示すアクティブマトリクス基板を用いて形成することができる。実施例１〜３で示すアクティブマトリクス基板を用いれば反射型の液晶表示装置が得られ、実施例４で示すアクティブマトリクス基板を用いると透過型の液晶表示装置を得ることができる。
【００９５】
[実施例６]
本実施例では、実施例１で示したアクティブマトリクス基板を用いてエレクトロルミネッセンス（ＥＬ：Electro Luminescence）材料を用いた自発光型の表示パネル（以下、ＥＬ表示装置と記す）を作製する例について説明する。図１６（Ａ）は本発明を用いたＥＬ表示パネルの上面図である。図１６（Ａ）において、１０は基板、１１は画素部、１２はソース側駆動回路、１３はゲート側駆動回路であり、それぞれの駆動回路は配線１４〜１６を経てＦＰＣ１７に至り、外部機器へと接続される。
【００９６】
図１６（Ｂ）は図１６（Ａ）のＡ−Ａ'断面を表す図であり、このとき少なくとも画素部上、好ましくは駆動回路及び画素部上に対向板８０を設ける。対向板８０はシール材１９でＴＦＴとＥＬ材料を用いた自発光層が形成されているアクティブマトリクス基板と貼り合わされている。シール剤１９にはフィラー（図示せず）が混入されていて、このフィラーによりほぼ均一な間隔を持って２枚の基板が貼り合わせられている。さらに、シール材１９の外側とＦＰＣ１７の上面及び周辺は封止剤８１で密封する構造とする。封止剤８１はシリコーン樹脂、エポキシ樹脂、フェノール樹脂、ブチルゴムなどの材料を用いる。
【００９７】
このように、シール剤１９によりアクティブマトリクス基板１０と対向基板８０とが貼り合わされると、その間には空間が形成される。その空間には充填剤８３が充填される。この充填剤８３は対向板８０を接着する効果も合わせ持つ。充填剤８３はＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、自発光層は水分をはじめ湿気に弱く劣化しやすいので、この充填剤８３の内部に酸化バリウムなどの乾燥剤を混入させておくと吸湿効果を保持できるので望ましい。また、自発光層上に窒化シリコン膜や酸化窒化シリコン膜などで形成するパッシベーション膜８２を形成し、充填剤８３に含まれるアルカリ元素などによる腐蝕を防ぐ構造としていある。
【００９８】
対向板８０にはガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Fiberglass-Reinforced Plastics）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム（デュポン社の商品名）、ポリエステルフィルム、アクリルフィルムまたはアクリル板などを用いることができる。また、数十μｍのアルミニウム箔をＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用い、耐湿性を高めることもできる。このようにして、ＥＬ素子は密閉された状態となり外気から遮断されている。
【００９９】
また、図１６（Ｂ）において基板１０、下地膜２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）２２及び画素部用ＴＦＴ２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。これらのＴＦＴの内特にｎチャネル型ＴＦＴにははホットキャリア効果によるオン電流の低下や、Ｖthシフトやバイアスストレスによる特性低下を防ぐため、本実施形態で示す構成のＬＤＤ領域が設けられている。
【０１００】
例えば、駆動回路用ＴＦＴ２２とし、図５（Ｃ）に示すｐチャネル型ＴＦＴ２００、２０２とｎチャネル型ＴＦＴ２０１、２０３を用いれば良い。また、画素部用ＴＦＴ２３には図５（Ｂ）に示す画素ＴＦＴ２０４またはそれと同様な構造を有するｐチャネル型ＴＦＴを用いれば良い。
【０１０１】
図５（Ｃ）または図６（Ｃ）の状態のアクティブマトリクス基板からＥＬ表示装置を作製するには、ソース配線、ドレイン配線上に樹脂材料でなる層間絶縁膜（平坦化膜）２６を形成し、その上に画素部用ＴＦＴ２３のドレインと電気的に接続する透明導電膜でなる画素電極２７を形成する。透明導電膜には酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極２７を形成したら、絶縁膜２８を形成し、画素電極２７上に開口部を形成する。
【０１０２】
次に、自発光層２９を形成する。自発光層２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【０１０３】
自発光層はシャドーマスクを用いて蒸着法、またはインクジェット法、ディスペンサー法などで形成する。いずれにしても、画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のＥＬ表示装置とすることもできる。
【０１０４】
自発光層２９を形成したら、その上に陰極３０を形成する。陰極３０と自発光層２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中で自発光層２９と陰極３０を連続して形成するか、自発光層２９を不活性雰囲気で形成し、大気解放しないで真空中で陰極３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１０５】
なお、本実施例では陰極３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的には自発光層２９上に蒸着法で１nm厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００nm厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極３０は３１で示される領域において配線１６に接続される。配線１６は陰極３０に所定の電圧を与えるための電源供給線であり、異方性導電性ペースト材料３２を介してＦＰＣ１７に接続される。ＦＰＣ１７上にはさらに樹脂層８０が形成され、この部分の接着強度を高めている。
【０１０６】
３１に示された領域において陰極３０と配線１６とを電気的に接続するために、層間絶縁膜２６及び絶縁膜２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜２８のエッチング時（自発光層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜２８をエッチングする際に、層間絶縁膜２６まで一括でエッチングしても良い。この場合、層間絶縁膜２６と絶縁膜２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。また、配線１６はシーリル１９と基板１０との間を隙間（但し封止剤８１で塞がれている。）を通ってＦＰＣ１７に電気的に接続される。なお、ここでは配線１６について説明したが、他の配線１４、１５も同様にしてシーリング材１８の下を通ってＦＰＣ１７に電気的に接続される。
【０１０７】
ここで画素部のさらに詳細な断面構造を図１７に、上面構造を図１８（Ａ）に、回路図を図１８（Ｂ）に示す。図１７（Ａ）において、基板２４０１上に設けられたスイッチング用ＴＦＴ２４０２は実施例１の図５（Ｃ）の画素ＴＦＴ２０４と同じ構造で形成される。ダブルゲート構造とすることで実質的に二つのＴＦＴが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているがトリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも良い。
【０１０８】
また、電流制御用ＴＦＴ２４０３は図５（Ｃ）で示すｎチャネル型ＴＦＴ２０１を用いて形成する。このとき、スイッチング用ＴＦＴ２４０２のドレイン線３５は配線３６によって電流制御用ＴＦＴのゲート電極３７に電気的に接続されている。また、３８で示される配線は、スイッチング用ＴＦＴ２４０２のゲート電極３９a、３９bを電気的に接続するゲート線である。
【０１０９】
このとき、電流制御用ＴＦＴ２４０３が本発明の構造であることは非常に重要な意味を持つ。電流制御用ＴＦＴはＥＬ素子を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用ＴＦＴにゲート電極と一部が重なるＬＤＤ領域を設けることでＴＦＴの劣化を防ぎ、動作の安定性を高めることができる。また、本発明により作製される配向性の高い結晶質半導体膜を用いることにより、ＴＦＴの特性である電界効果移動度やオン電流などを高めることができる。
【０１１０】
また、本実施例では電流制御用ＴＦＴ２４０３をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０１１１】
また、図１８（Ａ）に示すように、電流制御用ＴＦＴ２４０３のゲート電極３７となる配線は２４０４で示される領域で、電流制御用ＴＦＴ２４０３のドレイン線４０と絶縁膜を介して重なる。このとき、２４０４で示される領域ではコンデンサが形成される。このコンデンサ２４０４は電流制御用ＴＦＴ２４０３のゲートにかかる電圧を保持するためのコンデンサとして機能する。なお、ドレイン線４０は電流供給線（電源線）２５０１に接続され、常に一定の電圧が加えられている。
【０１１２】
スイッチング用ＴＦＴ２４０２及び電流制御用ＴＦＴ２４０３の上には第１パッシベーション膜４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２が形成される。平坦化膜４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成される自発光層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、自発光層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１１３】
また、４３は反射性の高い導電膜でなる画素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ２４０３のドレインに電気的に接続される。画素電極４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。また、絶縁膜（好ましくは樹脂）で形成されたバンク４４a、４４bにより形成された溝（画素に相当する）の中に発光層４４が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。尚、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
【０１１４】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０nm（好ましくは４０〜１００nm）とすれば良い。但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせて自発光層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１１５】
本実施例では発光層４５の上にＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）でなる正孔注入層４６を設けた積層構造の自発光層としている。そして、正孔注入層４６の上には透明導電膜でなる陽極４７が設けられる。本実施例の場合、発光層４５で生成された光は上面側に向かって（ＴＦＴの上方に向かって）放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【０１１６】
陽極４７まで形成された時点で自発光素子２４０５が完成する。なお、ここでいうＥＬ素子２４０５は、画素電極（陰極）４３、発光層４５、正孔注入層４６及び陽極４７で形成されたコンデンサを指す。図１８（Ａ）に示すように画素電極４３は画素の面積にほぼ一致するため、画素全体がＥＬ素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
【０１１７】
ところで、本実施例では、陽極４７の上にさらに第２パッシベーション膜４８を設けている。第２パッシベーション膜４８としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ表示装置の信頼性が高められる。
【０１１８】
以上のように本願発明のＥＬ表示パネルは図１８のような構造の画素からなる画素部を有し、オフ電流値の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強い電流制御用ＴＦＴとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なＥＬ表示パネルが得られる。
【０１１９】
図１７（Ｂ）は自発光層の構造を反転させた例を示す。電流制御用ＴＦＴ２６０１は図５（Ｂ）のｐチャネル型ＴＦＴ２００を用いて形成される。作製プロセスは実施例１を参照すれば良い。本実施例では、画素電極（陽極）５０として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
【０１２０】
そして、絶縁膜でなるバンク５１a、５１bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層５２が形成される。その上にはカリウムアセチルアセトネート（ａｃａｃＫと表記される）でなる電子注入層５３、アルミニウム合金でなる陰極５４が形成される。この場合、陰極５４がパッシベーション膜としても機能する。こうしてＥＬ素子２６０２が形成される。本実施例の場合、発光層５３で発生した光は、矢印で示されるようにＴＦＴが形成された基板の方に向かって放射される。本実施例のような構造とする場合、電流制御用ＴＦＴ２６０１はｐチャネル型ＴＦＴで形成することが好ましい。
【０１２１】
以上のような本実施例の構成は、実施形態１〜３に示す本発明の方法で配向性の高い結晶質半導体膜を作製し、実施例１〜２のＴＦＴの構成を自由に組み合わせて実施することが可能である。また、実施例８の電子機器の表示部として本実施例のＥＬ表示パネルを用いることは有効である。
【０１２２】
[実施例７]
本実施例では、図１８（Ｂ）に示した回路図とは異なる構造の画素とした場合の例について図１９に示す。なお、本実施例において、２７０１はスイッチング用ＴＦＴ２７０２のソース配線、２７０３はスイッチング用ＴＦＴ２７０２のゲート配線、２７０４は電流制御用ＴＦＴ、２７０５はコンデンサ、２７０６、２７０８は電流供給線、２７０７はＥＬ素子とする。
【０１２３】
図１９（Ａ）は、二つの画素間で電流供給線２７０６を共通とした場合の例である。即ち、二つの画素が電流供給線２７０６を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０１２４】
また、図１９（Ｂ）は、電流供給線２７０８をゲート配線２７０３と平行に設けた場合の例である。尚、図１９（Ｂ）では電流供給線２７０８とゲート配線２７０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線２７０８とゲート配線２７０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０１２５】
また、図１９（Ｃ）は、図１９（Ｂ）の構造と同様に電流供給線２７０８をゲート配線２７０３と平行に設け、さらに、二つの画素を電流供給線２７０８を中心に線対称となるように形成する点に特徴がある。また、電流供給線２７０８をゲート配線２７０３のいずれか一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。図１９（Ａ）、図１９（Ｂ）では電流制御用ＴＦＴ２４０３のゲートにかかる電圧を保持するためにコンデンサ２４０４を設ける構造としているが、コンデンサ２４０４を省略することも可能である。
【０１２６】
電流制御用ＴＦＴ２４０３として図１７（Ａ）に示すような本願発明のｎチャネル型ＴＦＴを用いているため、ゲート絶縁膜を介してゲート電極（と重なるように設けられたＬＤＤ領域を有している。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量をコンデンサ２４０４の代わりとして積極的に用いる点に特徴がある。この寄生容量のキャパシタンスは上記ゲート電極とＬＤＤ領域とが重なり合った面積で変化するため、その重なり合った領域に含まれるＬＤＤ領域の長さによって決まる。また、図１９（Ａ）、（Ｂ）、（Ｃ）の構造においても同様にコンデンサ２７０５を省略することは可能である。
【０１２７】
以上のような本実施例の構成は、実施形態１〜３に示す本発明の方法で配向性の高い結晶質半導体膜を作製し、実施例１〜２のＴＦＴの構成を自由に組み合わせて実施することが可能である。また、実施例８の電子機器の表示部として本実施例のＥＬ表示パネルを用いることは有効である。
【０１２８】
[実施例８]
本実施例では、本発明のＴＦＴ回路によるアクティブマトリクス型液晶表示装置を組み込んだ半導体装置について図２０、図２１、図２２で説明する。
【０１２９】
このような半導体装置には、携帯情報端末（電子手帳、モバイルコンピュータ、携帯電話等）、ビデオカメラ、スチルカメラ、パーソナルコンピュータ、テレビ等が挙げられる。それらの一例を図２０と図２１に示す。
【０１３０】
図２０（Ａ）は携帯電話であり、本体９００１、音声出力部９００２、音声入力部９００３、表示装置９００４、操作スイッチ９００５、アンテナ９００６から構成されている。本発明はアクティブマトリクス基板を備えた表示装置９００４に適用することができる。
【０１３１】
図２０（Ｂ）はビデオカメラであり、本体９１０１、表示装置９１０２、音声入力部９１０３、操作スイッチ９１０４、バッテリー９１０５、受像部９１０６から成っている。本発明はアクティブマトリクス基板を備えた表示装置９１０２、受像部９１０６として設けられるイメージセンサーの読み取り回路を構成するＴＦＴなどに適用することができる。
【０１３２】
図２０（Ｃ）はモバイルコンピュータ或いは携帯型情報端末であり、本体９２０１、カメラ部９２０２、受像部９２０３、操作スイッチ９２０４、表示装置９２０５で構成されている。本発明は受像部９２０３として設けられるイメージセンサーの読み取り回路を構成するＴＦＴやアクティブマトリクス基板を備えた表示装置９２０５に適用することができる。
【０１３３】
図２０（Ｄ）はヘッドマウントディスプレイであり、本体９３０１、表示装置９３０２、アーム部９３０３で構成される。本発明は表示装置９３０２に適用することができる。また、表示されていないが、その他の信号制御用回路を形成するＴＦＴなどに使用することもできる。
【０１３４】
図２０（Ｅ）はテレビであり、本体９４０１、スピーカー９４０２、表示装置９４０３、受信装置９４０４、増幅装置９４０５等で構成される。実施例５で示す液晶表示装置や、実施例６または７で示すＥＬ表示装置は表示装置９４０３に適用することができる。
【０１３５】
図２０（Ｆ）は携帯書籍であり、本体９５０１、表示装置９５０２、９５０３、記憶媒体９５０４、操作スイッチ９５０５、アンテナ９５０６から構成されており、ミニディスク（ＭＤ）やＤＶＤに記憶されたデータや、アンテナで受信したデータを表示するものである。表示装置９５０２、９５０３は直視型の表示装置であり本発明はこれらに適用することができる。
【０１３６】
図２１（Ａ）はパーソナルコンピュータであり、本体９６０１、画像入力部９６０２、表示装置９６０３、キーボード９６０４で構成される。実施例５で示す液晶表示装置や、実施例６または７で示すＥＬ表示装置は表示装置９６０３に適用することができる。
【０１３７】
図２１（Ｂ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体９７０１、表示装置９７０２、スピーカ部９７０３、記録媒体９７０４、操作スイッチ９７０５で構成される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。実施例５で示す液晶表示装置や、実施例６または７で示すＥＬ表示装置は表示装置９７０２に適用することができる。
【０１３８】
図２１（Ｃ）はデジタルカメラであり、本体９８０１、表示装置９８０２、接眼部９８０３、操作スイッチ９８０４、受像部（図示しない）で構成される。実施例５で示す液晶表示装置や、実施例６または７で示すＥＬ表示装置は表示装置９８０２に適用することができる。
【０１３９】
図２２（Ａ）はフロント型プロジェクターであり、投射装置３６０１、スクリーン３６０２で構成される。本発明は投射装置３６０１やその他の信号制御回路に適用することができる。
【０１４０】
図２２（Ｂ）はリア型プロジェクターであり、本体３７０１、投射装置３７０２、ミラー３７０３、スクリーン３７０４で構成される。本発明は投射装置３７０２やその他の信号制御回路に適用することができる。
【０１４１】
尚、図２２（Ｃ）は、図２２（Ａ）及び図２２（Ｂ）中における投射装置３６０１、３７０２の構造の一例を示した図である。投射装置３６０１、３７０２は、光源光学系３８０１、ミラー３８０２、３８０４〜３８０６、ダイクロイックミラー３８０３、プリズム３８０７、液晶表示装置３８０８、位相差板３８０９、投射光学系３８１０で構成される。投射光学系３８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図２２（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１４２】
また、図２２（Ｄ）は、図２２（Ｃ）中における光源光学系３８０１の構造の一例を示した図である。本実施例では、光源光学系３８０１は、リフレクター３８１１、光源３８１２、レンズアレイ３８１３、３８１４、偏光変換素子３８１５、集光レンズ３８１６で構成される。なお、図２２（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１４３】
【発明の効果】
本発明を用いることにより非晶質半導体膜を熱結晶化法やレーザー結晶化法を用いて作製される結晶質半導体膜の配向性を高めることができる。さらに、そのような結晶質半導体膜を用いることでＴＦＴの特性を向上させ、特性バラツキを低減させることができる。
【図面の簡単な説明】
【図１】 本発明の結晶化方法の工程を示す図。
【図２】 本発明の結晶化方法の工程を示す図。
【図３】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図４】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図５】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図６】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図７】 駆動回路のＴＦＴと画素ＴＦＴの構造を示す上面図。
【図８】 駆動回路のＴＦＴと画素ＴＦＴの構造を示す断面図。
【図９】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１０】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１１】 アクティブマトリクス型液晶表示装置の作製工程を示す断面図。
【図１２】 アクティブマトリクス型液晶表示装置の構成を示す断面図。
【図１３】 液晶表示装置の入力端子、配線、回路配置、スペーサ、シール剤の配置を説明する上面図。
【図１４】 液晶表示装置の構成を説明する斜視図。
【図１５】 画素部の画素を示す上面図。
【図１６】 ＥＬ表示装置の構造を示す上面図及び断面図。
【図１７】 ＥＬ表示装置の画素部の断面図。
【図１８】 ＥＬ表示装置の画素部の上面図と回路図。
【図１９】 ＥＬ表示装置の画素部の回路図の例。
【図２０】 半導体装置の一例を示す図。
【図２１】 半導体装置の一例を示す図。
【図２２】 投影型液晶表示装置の構成を示す図。
Claims (8)
- 基板上にシリコンを含む絶縁膜を形成し、
前記シリコンを含む絶縁膜の表面をフッ素又はフッ素ラジカルの雰囲気に晒してフッ素によって前記シリコンを含む絶縁膜の表面の不対結合手を終端させ、
表面の不対結合手を終端させた前記シリコンを含む絶縁膜上に非晶質半導体膜を形成し、
前記非晶質半導体膜に該非晶質半導体膜の結晶化を助長する触媒元素を添加し、
前記非晶質半導体膜に加熱処理を行い結晶質半導体膜を形成することを特徴とする半導体装置の作製方法。 - 基板上にシリコンを含む絶縁膜を形成し、
前記シリコンを含む絶縁膜の表面をフッ素又はフッ素ラジカルの雰囲気に晒してフッ素によって前記シリコンを含む絶縁膜の表面の不対結合手を終端させ、
表面の不対結合手を終端させた前記シリコンを含む絶縁膜上に非晶質半導体膜を形成し、
前記非晶質半導体膜に該非晶質半導体膜の結晶化を助長する触媒元素を添加し、
前記非晶質半導体膜に加熱処理を行い結晶質半導体膜を形成し、
前記結晶質半導体膜にレーザー光を照射して結晶化することを特徴とする半導体装置の作製方法。 - 請求項２において、
前記レーザー光は波長４００ｎｍ以下のエキシマレーザー光であることを特徴とする半導体装置の作製方法。 - 請求項２において、
前記レーザー光はＹＡＧレーザー、ＹＶＯ４レーザー、ＹＡｌＯ３レーザー、ＹＬＦレーザーから選ばれた一つのレーザー光であって、第２高調波（５３２ｎｍ）、第３高調波（３５５ｎｍ）、第４高調波（２６６ｎｍ）から選ばれた一つであることを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項４のいずれか一において、
前記触媒元素はニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）であることを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項５のいずれか一において、
前記シリコンを含む絶縁膜の表面を四フッ化珪素又は三フッ化窒素をプラズマ化した雰囲気中に晒して前記シリコンを含む絶縁膜の表面の不対結合手を終端させることを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項６のいずれか一において、
前記シリコンを含む絶縁膜は、酸化シリコン、窒化シリコン、酸化窒化シリコンから選ばれた材料でなる単層又は積層であることを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項７のいずれか一において、
前記シリコンを含む絶縁膜の表面の不対結合手の終端化及び前記非晶質半導体膜の形成はプラズマＣＶＤ装置を用いて大気雰囲気に晒すことなく連続的に行われることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000002028A JP4472082B2 (ja) | 2000-01-07 | 2000-01-07 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000002028A JP4472082B2 (ja) | 2000-01-07 | 2000-01-07 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001196306A JP2001196306A (ja) | 2001-07-19 |
| JP2001196306A5 JP2001196306A5 (ja) | 2007-02-15 |
| JP4472082B2 true JP4472082B2 (ja) | 2010-06-02 |
Family
ID=18531184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000002028A Expired - Fee Related JP4472082B2 (ja) | 2000-01-07 | 2000-01-07 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4472082B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW554398B (en) * | 2001-08-10 | 2003-09-21 | Semiconductor Energy Lab | Method of peeling off and method of manufacturing semiconductor device |
| TWI282126B (en) * | 2001-08-30 | 2007-06-01 | Semiconductor Energy Lab | Method for manufacturing semiconductor device |
| TWI325157B (en) * | 2002-08-19 | 2010-05-21 | Univ Columbia | Process and system for laser crystallization processing of film regions on a substrate to provide substantial uniformity, and a structure of such film regions |
| KR101224377B1 (ko) * | 2006-02-17 | 2013-01-21 | 삼성디스플레이 주식회사 | 실리콘층의 형성방법 및 이를 이용한 표시기판의 제조방법 |
-
2000
- 2000-01-07 JP JP2000002028A patent/JP4472082B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001196306A (ja) | 2001-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5593424B2 (ja) | 液晶表示装置 | |
| KR100794154B1 (ko) | 반도체 장치의 제작방법 | |
| US7709894B2 (en) | Semiconductor device including a transistor with a gate electrode having a taper portion | |
| US7560734B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6380007B1 (en) | Semiconductor device and manufacturing method of the same | |
| US7071041B2 (en) | Method of manufacturing a semiconductor device | |
| CN100485943C (zh) | 半导体器件 | |
| JP2012089854A (ja) | 半導体装置及び半導体装置の作製方法 | |
| JP2001175198A (ja) | 半導体装置およびその作製方法 | |
| JP2006293385A (ja) | 表示装置 | |
| JP4494369B2 (ja) | 液晶表示装置 | |
| JP2006313363A (ja) | 表示装置 | |
| JP4076720B2 (ja) | 半導体装置の作製方法 | |
| JP4939689B2 (ja) | 半導体装置およびその作製方法 | |
| JP4801249B2 (ja) | 半導体装置の作製方法 | |
| JP4986332B2 (ja) | 半導体装置の作製方法 | |
| JP4896286B2 (ja) | 半導体装置の作製方法 | |
| JP5244274B2 (ja) | 半導体装置の作製方法 | |
| JP4472082B2 (ja) | 半導体装置の作製方法 | |
| JP4776773B2 (ja) | 半導体装置の作製方法 | |
| JP4663063B2 (ja) | 半導体装置の作製方法 | |
| JP2001015764A (ja) | 半導体装置およびその作製方法 | |
| JP3913689B2 (ja) | 半導体装置及びその作製方法 | |
| JP5159005B2 (ja) | 半導体装置の作製方法 | |
| JP2012142571A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061222 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061222 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100302 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100303 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |