[go: up one dir, main page]

KR100507278B1 - 박막 트랜지스터 액정표시장치 제조방법 - Google Patents

박막 트랜지스터 액정표시장치 제조방법 Download PDF

Info

Publication number
KR100507278B1
KR100507278B1 KR10-2001-0030565A KR20010030565A KR100507278B1 KR 100507278 B1 KR100507278 B1 KR 100507278B1 KR 20010030565 A KR20010030565 A KR 20010030565A KR 100507278 B1 KR100507278 B1 KR 100507278B1
Authority
KR
South Korea
Prior art keywords
metal film
film
amorphous silicon
source
drain electrode
Prior art date
Application number
KR10-2001-0030565A
Other languages
English (en)
Other versions
KR20020091696A (ko
Inventor
조향미
신원철
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR10-2001-0030565A priority Critical patent/KR100507278B1/ko
Publication of KR20020091696A publication Critical patent/KR20020091696A/ko
Application granted granted Critical
Publication of KR100507278B1 publication Critical patent/KR100507278B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/68—Green display, e.g. recycling, reduction of harmful substances

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 안정된 프로 파일을 갖도록한 박막 트랜지스터 액정표시장치 제조 방법을 개시한다. 개시된 본 발명의 박막 트랜지스터 액정표시장치 제조방법은, 게이트 전극이 형성된 유리 기판 상에 게이트 절연막과 비정질 실리콘막 및 도핑된 비정질 실리콘막을 차례로 증착하는 단계와, 상기 도핑된 비정질 실리콘막과 비정질 실리콘막을 패터닝하여 액티브층을 형성한 후 결과물 상에 소오스/드레인 전극용 물질로 Ti 금속막과 Mo 금속막을 차례로 증착하는 단계와, 상기 Mo 금속막 상에 소오스/드레인 전극 형성용 감광막 패턴을 형성하는 단계와, 상기 기판 결과물을 반응성이온식각 챔버 내에 장입시킨 상태에서 상기 Mo 금속막에 대해 SF6 가스를 이용한 반응성이온식각을 진행하고, 연속해서, 상기 Ti 금속막에 대해 BCl3 가스를 이용한 반응성이온식각을 진행하여 소오스/드레인 전극을 형성하는 단계와, 상기 기판 결과물을 플라즈마 식각 챔버 내에 장입시킨 상태에서 채널층이 형성되도록 상기 소오스 전극과 드레인 전극 사이의 도핑된 비정질실리콘막 부분을 선택적으로 식각하는 단계를 포함한다.

Description

박막 트랜지스터 액정표시장치 제조방법{METHOD FOR MANUFACTURING THIN FILM TRANSISTOR LCD}
본 발명은 액정표시장치 제조방법에 관한 것으로, 보다 상세하게는, 소오스/드레인 전극 금속으로서 Mo 금속막 하부에 Ti 금속막을 증착하여 식각시 안정된 프로파일이 형성될 수 있도록 하는 박막 트랜지스터 액정표시장치 제조방법에 관한 것이다.
일반적으로, 액정표시장치의 어레이 기판 상에는 다수개의 게이트 버스 라인들과 데이타 버스 라인들이 교차하여 매트릭스 형태의 단위화소들을 형성하고, 각각의 화소영역상에는 스위칭 소자인 박막 트랜지스터가 형성되어 있다.
이러한, 어레이 기판은 여러번의 마스크 공정을 거쳐 형성되는데, 특히, 금속 배선과 박막 트랜지스터의 게이트 전극, 및 소오스/드레인 전극은 증착도와 도전율을 고려하여 Al계 금속을 사용한다.
그러나, Al계 금속은 공기중에 산화되는 성질이 있는데, 이러한 성질은 마스크 공정을 거치면서 다음 증착 금속과의 접촉 저항을 크게 하거나, 심하면 오픈이 발생하여 제품 품질을 저하시킨다.
따라서, 이러한 문제점을 극복하기 위하여 Al 금속막 상하부에 Mo(몰리브덴) 금속막을 증착하거나, Ti(티타늄) 금속막을 증착하여 버퍼층을 형성한다.
그러나, 이러한 구조는 Al 금속막이 공기중에 노출되지 않으므로, Al 고유의 저저항을 그대로 반영하여 양질의 금속 배선을 형성할 수 있다.
이러한 관점에서, 종래기술에 따른 박막트랜지스터 액정표시장치의 제조방법을 도 1을 참조하여 설명하면 다음과 같다.
도 1은 종래 기술에 따른 박막 트랜지스터 액정표시장치의 소오스/드레인 전극 형성시 단면도이다.
종래기술에 따른 박막 트랜지스터 액정표시장치의 제조방법은, 도 1에 도시된 바와 같이, 게이트 전극(11)이 형성되어 있는 유리 기판(10) 상에 게이트 절연막(13)이 도포되어 있고, 상기 게이트 절연막(13) 상에는 비정질 실리콘막과 도핑된 비정질 실리콘막으로 되어 있는 엑티브 층(14)이 형성되어 있다. 여기서, 상기 엑티브층(14) 상에는 Mo/Al/Mo 금속층(15a)(17)(15b)으로 되어 있는 소오스/드레인 전극이 형성되어 있다.
그러나, 종래기술에 있어서는 Mo/Al/Mo로된 금속막을 소오스/드레인 전극으로 사용할 경우, 식각시 Mo과 Al의 식각율이 틀려 전극의 프로파일(profile)이나 임계 치수 치우침(Critical Dimension bias: CD bias)이 화학 주기에따라 변화하여 안정적인 프로파일을 형성할 수 없는 단점이 있다. 아울러, Mo, Al, Mo 금속을 연속하여 증착하여야 하는 공정상의 어려움이 있다.
또한, 일반적으로 습식 식각(wet etching)을 하는 경우에는 고유의 임계 치수 치우침(CD bias)이 발생하는데, 경우에 따라서는 오픈이 발생하거나, 후속 ITO 금속 증착시 소오스/드레인 금속이 손상을 받을 우려가 있다. 그리고, 습식 식각은 식각 용액의 처리에 비용이 추가되며, 이로 인해 환경 오염에서도 문제가 된다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로서, 안정된 식각 프로파일을 얻음과 아울러 채널층을 형성할 수 있는 박막 트랜지스터 액정표시장치 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 게이트 전극이 형성된 유리 기판 상에 게이트 절연막과 비정질 실리콘막 및 도핑된 비정질 실리콘막을 차례로 증착하는 단계; 상기 도핑된 비정질 실리콘막과 비정질 실리콘막을 패터닝하여 액티브층을 형성한 후, 결과물 상에 소오스/드레인 전극용 물질로 Ti 금속막과 Mo 금속막을 차례로 증착하는 단계; 상기 Mo 금속막 상에 소오스/드레인 전극 형성용 감광막 패턴을 형성하는 단계; 상기 기판 결과물을 반응성이온식각 챔버 내에 장입시킨 상태에서 상기 Mo 금속막에 대해 SF6 가스를 이용한 반응성이온식각을 진행하고, 연속해서, 상기 Ti 금속막에 대해 BCl3 가스를 이용한 반응성이온식각을 진행하여 소오스/드레인 전극을 형성하는 단계; 및 상기 기판 결과물을 플라즈마 식각 챔버 내에 장입시킨 상태에서, 채널층이 형성되도록 상기 소오스 전극과 드레인 전극 사이의 도핑된 비정질실리콘막 부분을 선택적으로 식각하는 단계를 포함하는 박막 트랜지스터 액정표시장치 제조방법을 제공한다.
여기서, 상기 Mo 금속막에 대한 SF6 가스를 이용한 반응성이온식각은 2∼3㎾의 파워 및 20∼80mtorr의 압력으로 진행한다. 또한, 상기 Ti 금속막에 대한 BCl3 가스를 이용한 반응성이온식각은 상기 BCl3 가스의 양을 50∼350sccm로 하여 진행한다. 그리고, 상기 Ti 금속막은 300∼1000Å의 두께로 증착하고, 상기 Mo 금속막은 1000∼3000Å의 두께로 증착한다.
본 발명에 의하면, 채널층과 선택비가 우수한 Ti 금속막을 Mo 금속막 하부에 증착하므로써, 식각시 채널층(비도핑된 실리콘막)이 제거되는 문제를 방지할 수 있음은 물론 소오스/드레인 전극과 채널층의 안정된 프로파일을 얻을 수 있다.
(실시예)
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 자세히 설명하도록 한다.
도 2a 및 도 2f는 본 발명에 따른 박막 트랜지스터 액정표시장치 제조방법에서의 소오스/드레인 전극 형성 과정을 설명하기 위한 공정별 단면도이다.
먼저, 도 2a에 도시한 바와 같이, 유리 기판(10) 상에 게이트 금속막을 도포하고, 이를 패터닝하여 게이트 전극(11)을 형성한다.
그다음, 도 2b에 도시한 바와 같이, 상기 게이트 전극(11)이 형성되어 있는 기판(10)의 전체 영역상에 게이트 절연막(13), 비정질 실리콘막(21), 및 도핑된 비정질 실리콘막(22)을 차례로 증착한다.
이어서, 자세하게 도시하지는 않았으나, 상기 도핑된 비정질 실리콘막(22)과 비정질 실리콘막(21)을 패터닝하여 액티브층을 형성한 상태에서, 도 2c에 도시한 바와 같이, 상기 결과물 상에 Ti 금속막(24)을 300~1000Å 두께로 증착하고, 이어서, Mo 금속막(25)을 1000~3000Å 정도의 두께로 증착한다.
그다음, 도 2d에 도시한 바와 같이, 상기 Mo 금속막(25) 상에 감광막을 도포한 후, 이를 노광 및 현상하여 소오스/드레인 전극이 형성될 영역을 한정하는 감광막 패턴(27)을 형성한다.
삭제
그다음, 도 2e에 도시한 바와 같이, 상기 단계까지의 기판 결과물을 반응성이온식각(reactive Ion Etching) 챔버 내에 장입시킨 상태에서, SF6 가스를 이용한 반응성이온식각을 진행하여 Mo 금속막(25a)을 선택적으로 식각한다. 이때, 공정 파워(power) 및 압력(pressure)은 각각 2∼3㎾ 및 20∼80mtorr 정도로 조절한다.
이어서, 도 2f에 도시한 바와 같이, 계속해서 동일 챔버내에서 BCl3 가스를 이용한 반응성이온식각을 진행하여 Ti 금속막을 선택적으로 식각하고, 이 결과로서, Ti/Mo 구조로 이루어진 소오스 전극(24a,25a) 및 드레인 전극(24b,25b)을 형성한다. 이때, 상기 BCl3 가스를 이용한 Ti 금속막의 반응성이온식각은 파워는 1.5∼ 2.5㎾를 유지시키면서 BCl3 가스를 50sccm~350sccm의 양으로 주입하여 진행한다. 이후, 도시하지는 않았으나, 상기 기판 결과물을 플라즈마 식각 챔버 내에 장입시킨 상태에서, 채널층이 형성되도록 상기 소오스 전극(24a,25a)과 드레인 전극(24b,25b) 사이의 도핑된 비정질 실리콘막 부분을 선택적으로 식각한다.
상기에서, Mo 금속막을 식각할 때 SF6 가스를 사용한 것은 Ti 금속막과의 선택비를 고려한 것이고, Ti 금속막을 식각할 때 BCl3 가스를 사용한 것은 하부 채널층과의 선택비를 고려하여 BCl3 가스를 사용한 것이다.
여기서, 선택비는 어떤 막을 식각할 경우 그 하부 층의 막이 식각되지 않고, 유효하게 남아 있는 비를 의미한다. SF6 가스는 Ti 금속막과의 반응성이 거의 없으므로 원하는 선택비를 가질 수 있고, BCl3 가스는 실리콘(Si)막과 반응성이 거의 없으므로 Mo 금속막보다 얇게 형성하여도 원하는 선택비를 가질 수 있다.
또한, Ti/Mo 금속막을 식각할 때 반응성이온식각을 진행하는 것은 원하는 전극의 면적을 얻기 위한 방향성 식각이 가능하기 때문이다.
이상에서 설명한 바와 같이, 본 발명은 소오스/드레인 전극을 Mo/Al/Mo 금속막 대신 Ti/Mo 금속막을 사용하므로써 증착 공정을 단순화시킬 수 있고, 습식 식각을 건식 식각으로 공정으로 바꾸므로써 전극간의 프로파일 불량을 제거할 수 있다.
아울러, 건식 식각으로 인하여 비용과 환경 오염을 방지할 수 있는 효과가 있다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.
도 1은 종래 기술에 따른 박막 트랜지스터 액정표시장치의 소오스/드레인 전극 형성시의 단면도.
도 2a 및 도 2f는 본 발명에 따른 박막 트랜지스터 액정표시장치 제조방법에서의 소오스/드레인 전극 형성 과정을 설명하기 위한 공정별 단면도.
*도면의 주요 부분에 대한 부호의 설명*
10: 유리 기판 11: 게이트 전극
13: 게이트 절연막 21: 비정질 실리콘막
22: 도핑된 비정질 실리콘막 24: Ti 금속막
25: Mo 금속막 24a,25a: 소오스 전극
24b,25b: 드레인 전극 27: 감광막 패턴

Claims (6)

  1. 게이트 전극이 형성된 유리 기판 상에 게이트 절연막과 비정질 실리콘막 및 도핑된 비정질 실리콘막을 차례로 증착하는 단계;
    상기 도핑된 비정질 실리콘막과 비정질 실리콘막을 패터닝하여 액티브층을 형성한 후, 결과물 상에 소오스/드레인 전극용 물질로 Ti 금속막과 Mo 금속막을 차례로 증착하는 단계;
    상기 Mo 금속막 상에 소오스/드레인 전극 형성용 감광막 패턴을 형성하는 단계;
    상기 기판 결과물을 반응성이온식각 챔버 내에 장입시킨 상태에서 상기 Mo 금속막에 대해 SF6 가스를 이용한 반응성이온식각을 진행하고, 연속해서, 상기 Ti 금속막에 대해 BCl3 가스를 이용한 반응성이온식각을 진행하여 소오스/드레인 전극을 형성하는 단계; 및
    상기 기판 결과물을 플라즈마 식각 챔버 내에 장입시킨 상태에서, 채널층이 형성되도록 상기 소오스 전극과 드레인 전극 사이의 도핑된 비정질실리콘막 부분을 선택적으로 식각하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 액정표시장치 제조방법.
  2. 삭제
  3. 제 1 항에 있어서, 상기 Mo 금속막에 대한 SF6 가스를 이용한 반응성이온식각은 2∼3㎾의 파워로 진행하는 것을 특징으로 하는 박막 트랜지스터 액정표시장치 제조방법.
  4. 제 1 항에 있어서, 상기 Mo 금속막에 대한 SF6 가스를 이용한 반응성이온식각은 20∼80mtorr의 압력으로 진행하는 것을 특징으로 하는 박막 트랜지스터 액정표시장치 제조방법.
  5. 제 1 항에 있어서, 상기 Ti 금속막에 대한 BCl3 가스를 이용한 반응성이온식각은 상기 BCl3 가스의 양을 50∼350sccm로 하여 진행하는 것을 특징으로 하는 박막 트랜지스터 액정표시장치 제조방법.
  6. 제 1 항에 있어서, 상기 Ti 금속막은 300∼1000Å의 두께로 증착하고, 상기 Mo 금속막은 1000∼3000Å의 두께로 증착하는 것을 특징으로 하는 박막 트랜지스터 액정표시장치 제조방법.
KR10-2001-0030565A 2001-05-31 2001-05-31 박막 트랜지스터 액정표시장치 제조방법 KR100507278B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0030565A KR100507278B1 (ko) 2001-05-31 2001-05-31 박막 트랜지스터 액정표시장치 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0030565A KR100507278B1 (ko) 2001-05-31 2001-05-31 박막 트랜지스터 액정표시장치 제조방법

Publications (2)

Publication Number Publication Date
KR20020091696A KR20020091696A (ko) 2002-12-06
KR100507278B1 true KR100507278B1 (ko) 2005-08-09

Family

ID=27707391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0030565A KR100507278B1 (ko) 2001-05-31 2001-05-31 박막 트랜지스터 액정표시장치 제조방법

Country Status (1)

Country Link
KR (1) KR100507278B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135465A (ja) * 1996-10-29 1998-05-22 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
KR20000052080A (ko) * 1999-01-29 2000-08-16 윤종용 액티브 메트릭스 기판 제조방법 및 이에 의해 제조되는 게이트
KR20000072230A (ko) * 2000-08-19 2000-12-05 장진 액정디스플레이용 비정질 실리콘 박막 트랜지스터 제조 방법
KR20010006970A (ko) * 1999-04-12 2001-01-26 야마자끼 순페이 반도체 장치 및 그의 제작방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135465A (ja) * 1996-10-29 1998-05-22 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
KR20000052080A (ko) * 1999-01-29 2000-08-16 윤종용 액티브 메트릭스 기판 제조방법 및 이에 의해 제조되는 게이트
KR20010006970A (ko) * 1999-04-12 2001-01-26 야마자끼 순페이 반도체 장치 및 그의 제작방법
KR20000072230A (ko) * 2000-08-19 2000-12-05 장진 액정디스플레이용 비정질 실리콘 박막 트랜지스터 제조 방법

Also Published As

Publication number Publication date
KR20020091696A (ko) 2002-12-06

Similar Documents

Publication Publication Date Title
US6235559B1 (en) Thin film transistor with carbonaceous gate dielectric
KR100846974B1 (ko) Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법
US5728608A (en) Tapered dielectric etch in semiconductor devices
WO2014194605A1 (zh) 阵列基板、其制造方法及显示装置
US6693000B2 (en) Semiconductor device and a method for forming patterns
KR100459219B1 (ko) 절연막 형성방법 및 이를 이용한 폴리실리콘박막트랜지스터의 형성방법
US20090039354A1 (en) Tft array substrate and manufacturing method thereof
US7125756B2 (en) Method for fabricating liquid crystal display device
KR100658068B1 (ko) 수직형 박막 트랜지스터 액정표시소자의 제조방법
KR100507278B1 (ko) 박막 트랜지스터 액정표시장치 제조방법
KR100707024B1 (ko) 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
KR100865258B1 (ko) 액정표시장치용 어레이 기판 제조방법
KR100596468B1 (ko) 박막트랜지스터의 게이트전극 및 그 제조방법
JP2001077098A (ja) エッチング液、及びこれを用いる薄膜パターンの製造方法
KR100705616B1 (ko) 박막트랜지스터 액정표시장치의 제조방법
KR100809750B1 (ko) 박막 트랜지스터의 제조방법
KR100507283B1 (ko) 박막트랜지스터 액정표시장치의 제조방법
KR100787805B1 (ko) 화소 구조의 제조 방법
US7625823B1 (en) Method of patterning a metal layer in a semiconductor device
KR100599960B1 (ko) 박막 트랜지스터-액정표시장치의 제조방법
KR100476047B1 (ko) 에프.에프.에스 모드의 액정표시장치의 제조방법
KR100195253B1 (ko) 다결정실리콘-박막트랜지스터의 제조방법
KR100744396B1 (ko) 액정표시장치의 어레이기판의 제조방법
KR20000003740A (ko) 박막 트랜지스터 액정표시소자의 제조방법
KR100658064B1 (ko) 박막 트랜지스터의 액정표시소자 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20010531

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20011009

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20011018

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20010531

Comment text: Patent Application

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20030228

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040402

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20041129

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050518

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050801

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050802

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080630

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090728

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20100608

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20110621

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20120709

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20120709

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20130711

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20130711

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20160718

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20170719

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20180724

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20180724

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20200727

Start annual number: 16

End annual number: 16

PC1801 Expiration of term

Termination date: 20211130

Termination category: Expiration of duration