[go: up one dir, main page]

KR100707024B1 - 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 - Google Patents

박막트랜지스터 액정표시장치의 어레이 기판 제조방법 Download PDF

Info

Publication number
KR100707024B1
KR100707024B1 KR1020030045250A KR20030045250A KR100707024B1 KR 100707024 B1 KR100707024 B1 KR 100707024B1 KR 1020030045250 A KR1020030045250 A KR 1020030045250A KR 20030045250 A KR20030045250 A KR 20030045250A KR 100707024 B1 KR100707024 B1 KR 100707024B1
Authority
KR
South Korea
Prior art keywords
film
etching
etching process
source
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020030045250A
Other languages
English (en)
Other versions
KR20050003760A (ko
Inventor
고익환
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020030045250A priority Critical patent/KR100707024B1/ko
Publication of KR20050003760A publication Critical patent/KR20050003760A/ko
Application granted granted Critical
Publication of KR100707024B1 publication Critical patent/KR100707024B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 박막트랜지스터 액정표시장치의 어레이 기판 제조방법을 개시한다. 개시된 본 발명의 방법은, 유리기판 상에 게이트 전극을 포함한 게이트 라인을 형성하는 단계와, 상기 게이트 라인을 덮도록 기판 상에 게이트 절연막, a-Si막, n+ a-Si막 및 Mo막을 차례로 증착하는 단계와, 상기 Mo막 상에 소오스/드레인 전극을 포함한 데이터 라인 형성 영역을 가리면서 소오스 전극과 드레인 전극 사이의 채널 영역 상에 배치되는 부분의 두께가 상대적으로 얇은 하프톤 마스크를 형성하는 단계와, 상기 하프톤 마스크를 이용한 건식식각 공정으로 상기 Mo막을 식각하여 데이터 라인을 형성하는 단계와, 상기 채널 영역 상의 하프톤 마스크 부분을 에슁 공정으로 제거하는 단계와, 상기 기판 결과물에 대해 SF6와 Cl2 가스를 이용한 건식식각 공정으로 상기 n+ a-Si막과 a-Si막을 식각하여 액티브층을 형성하고 채널부의 Mo막 및 n+ a-Si막을 연속 식각해서 소오스/드레인 전극 및 채널을 형성하여 박막트랜지스터를 구성하는 단계를 포함한다. 본 발명에 따르면, 액티브 식각 공정과 소오스/드레인용 금속막의 2차 식각 공정 및 n+ a-Si막의 식각 공정을 SF6 및 Cl2 가스를 이용한 건식식각으로 일괄 수행함으로써 4-마스크 공정에서의 식각 공정의 단순화를 얻을 수 있고, 그래서, 생산성을 향상시킬 수 있다.

Description

박막트랜지스터 액정표시장치의 어레이 기판 제조방법{Method for fabricating array substrate of TFT-LCD}
도 1a 내지 도 1e는 본 발명의 실시예에 따른 박막트랜지스터 액정표시장치의 어레이 기판 제조방법을 설명하기 위한 각 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 유리기판 2 : 게이트 전극
3 : 게이트 절연막 4 : 비정질실리콘막
5 : 도핑된 비정질실리콘막 6 : 소오스/드레인용 금속막
6a : 소오스 전극 6b : 드레인 전극
7 : 하프톤 패턴 10 : 박막트랜지스터
본 발명은 박막트랜지스터 액정표시장치의 제조방법에 관한 것으로, 보다 상세하게는, 4-마스크 공정을 이용한 어레이 기판 제조방법에 관한 것이다.
액정표시장치는 경박단소하고 저전압구동 및 저전력소모라는 장점을 바탕으로 CRT(Cathode Ray Tube)를 대신하여 개발되어져 왔으며, 특히, 박막트랜지스터 액정표시장치(이하, TFT-LCD)는 CRT에 필적할만한 고화질화, 대형화 및 컬러화 등을 실현하였기 때문에 최근에는 노트북 PC 및 모니터 시장은 물론 여러 분야에서 다양하게 사용되고 있다.
이러한 TFT-LCD는 개략적으로 박막트랜지스터 및 화소 전극이 구비된 어레이 기판과 컬러필터 및 상대 전극이 구비된 컬러필터 기판이 액정층의 개재하에 합착되어진 구조를 갖는다.
한편, 이와 같은 TFT-LCD에 있어서, 그 제조 공정 수, 특히, 어레이 기판의 제조 공정 수를 감소시키는 것은 매우 중요하다. 왜냐하면, 제조 공정 수를 줄일수록 TFT-LCD의 제조 비용을 감소시킬 수 있는 바, 더 저렴한 값에 보다 많은 양의 TFT-LCD를 보급할 수 있기 때문이다.
여기서, 상기 제조 공정 수의 감소는 통상 마스크 공정수의 감소에 의해 구현되며, 최근의 TFT-LCD는 5-마스크 및 4-마스크 공정으로 제조되고 있다. 상기 마스크 공정은 감광막 도포, 노광 및 현상 공정을 통해 식각 마스크인 감광막 패턴을 형성하는 공정으로 이해될 수 있다.
이하에서는 종래의 4-마스크 공정을 이용한 어레이 기판 제조방법을 간략하게 설명하도록 한다.
먼저, 유리기판 상에 게이트용 금속막을 증착한 후, 상기 금속막을 패터닝하여 게이트 전극을 포함한 게이트 라인을 형성한다.
그 다음, 상기 게이트 라인을 덮도록 기판의 전면 상에 게이트 절연막, 비도핑된 비정질실리콘(이하, a-Si)막, 도핑된 비정질실리콘(n+ a-Si)막 및 소오스/드 레인용 금속막을 차례로 증착한다.
계속해서, 제3마스크 공정에 따라 소오스/드레인용 금속막 상에 소오스/드레인 전극을 포함한 데이터 라인 형성 영역을 가리면서 채널 영역 상에 배치되는 부분의 두께가 상대적으로 얇은 하프톤 마스크(Half Tone mask)를 형성한다.
그런다음, 하프톤 마스크를 이용해서 소오스/드레인용 금속막과 n+ a-Si막 및 a-Si막을 식각하여 데이터 라인을 형성한 후, 에슁 공정을 통해 채널 영역 상의 하프톤 마스크 부분을 제거한다. 이어서, 상기 n+ a-Si막과 a-Si막을 식각하여 액티브층을 형성한 후, 재차 소오스/드레인용 금속막을 식각하여 소오스/드레인 전극을 형성한다. 그리고나서, n+ a-Si막을 식각하여 채널을 형성하고, 이를 통해, 박막트랜지스터를 구성한다.
다음으로, 상기 단계까지의 기판 결과물 상에 보호막을 도포한 후, 제3마스크 공정을 통해 상기 보호막을 식각하여 소오스/드레인 전극을 노출시키는 비아홀을 형성한다.
그 다음, 비아홀을 포함한 보호막 상에 ITO 금속막을 증착한 후, 제4마스크 공정을 통해 상기 ITO 금속막을 패터닝하여 화소 전극을 형성하고, 이 결과로 어레이 기판의 제조를 완성한다.
그러나, 전술한 바와 같은 종래의 4-마스크 공정을 이용한 어레이 기판 제조방법은, 하프톤 마스크를 이용한 식각 공정시, 소오스/드레인용 금속막의 1차 식각, 에슁, 액티브 식각, 소오스/드레인용 금속막의 2차 식각 및 n+ a-Si막의 식각 등 최소한 5회의 식각 공정을 수행해야 하며, 이때, 상기 5회의 식각 공정 각각은 습식식각, 건식식각, 건식식각, 습식식각 및 건식식각으로 진행해야 하므로, 습식장비와 건식장비를 교대로 사용해야 함에 따른 공정상의 번거로움이 있다.
또한, 상기 5회의 식각 공정을 단일 챔버에서 연속해서 건식식각으로 식각하더라도, 자세하게 설명하지는 않겠지만, 각 층별로 식각 가스를 계속 교체해야 하므로, 여전히 공정이 복잡한 문제점이 있다.
전술한 바와 같이, 마스크 공정은 감광막 도포, 노광 및 현상 공정을 포함하므로, 5-마스크 공정을 이용하는 한 종래의 어레이 기판 제조 공정은 그 자체로 복잡할 뿐만 아니라, 비용 측면에서 여전히 바람직하지 못하며, 그래서, 제품 원가를 낮춤에 그 한계가 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 4-마스크 공정에서의 식각 공정 단순화를 얻을 수 있는 TFT-LCD의 어레이 기판 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 유리기판 상에 게이트 전극을 포함한 게이트 라인을 형성하는 단계; 상기 게이트 라인을 덮도록 기판 상에 게이트 절연막, a-Si막, n+ a-Si막 및 Mo막을 차례로 증착하는 단계; 상기 Mo막 상에 소오스/드레인 전극을 포함한 데이터 라인 형성 영역을 가리면서 소오스 전극과 드레인 전극 사이의 채널 영역 상에 배치되는 부분의 두께가 상대적으로 얇은 하프톤 마스크를 형성하는 단계; 상기 하프톤 마스크를 이용한 건식식각 공정으로 상기 Mo막을 식각하여 데이터 라인을 형성하는 단계; 상기 채널 영역 상의 하프톤 마스크 부분을 에슁 공정으로 제거하는 단계; 및 상기 기판 결과물에 대해 SF6와 Cl2 가스를 이용한 건식식각 공정으로 상기 n+ a-Si막과 a-Si막을 식각하여 액티브층을 형성하고, 채널부의 Mo막 및 n+ a-Si막을 연속 식각해서 소오스/드레인 전극 및 채널을 형성하여 박막트랜지스터를 구성하는 단계;를 포함하는 TFT-LCD의 어레이 기판 제조방법을 제공한다.
여기서, 상기 SF6와 Cl2 가스를 이용한 건식식각 공정은 SF6 가스와 Cl2 가스의 조성을 5∼40% 및 60∼95%로 하여 반응이온식각(Reactive Ion Etch) 공정으로 수행한다.
또한, 상기한 본 발명의 방법은 상기 박막트랜지스터를 구성하는 단계 후, 상기 잔류된 하프톤 마스크를 제거하는 단계; 상기 단계까지의 기판 결과물 상에 보호막을 증착하는 단계; 상기 보호막을 식각하여 소오스/드레인 전극을 노출시키는 비아홀을 형성하는 단계; 상기 비아홀을 포함한 보호막 상에 ITO 금속막을 증착하는 단계; 및 상기 ITO 금속막을 패터닝하여 화소 전극을 형성하는 단계;를 더 포함한다.
본 발명에 따르면, 액티브 식각 공정과 소오스/드레인용 금속막의 2차 식각 공정 및 n+ a-Si막의 식각 공정을 SF6 및 Cl2 가스를 이용한 건식식각으로 일괄 수행함으로써 4-마스크 공정에서의 식각 공정의 단순화를 얻을 수 있고, 그래서, 생산성을 향상시킬 수 있다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 TFT-LCD의 어레이 기판 제조방법을 설명하기 위한 공정별 단면도이다.
도 1a를 참조하면, 유리기판(1) 상에 게이트용 금속막을 증착한 후, 제1마스크 공정으로 상기 금속막을 패터닝하여 게이트 전극(2)을 포함한 게이트 라인(도시안됨)을 형성한다. 그런다음, 상기 게이트 전극(2)을 포함한 게이트 라인을 덮도록 기판(1)의 전 영역 상에 게이트 절연막(3)을 증착한 후, 상기 게이트 절연막(3) 상에 차례로 a-Si막(4), n+ a-Si막(5) 및 소오스/드레인용 금속막인 Mo막(6)을 증착한다.
다음으로, 제2마스크 공정에 따라 상기 Mo막(6) 상에 소오스/드레인 전극을 포함한 데이터 라인 형성 영역을 가리면서 채널 영역 상에 배치되는 부분의 두께가 상대적으로 얇은 하프톤 마스크(7)를 형성한다.
도 1b를 참조하면, 하프톤 마스크(7)을 이용하면서 SF6, O2 및 He의 혼합가스를 이용한 건식식각 또는 습식식각으로 Mo막(6)을 1차 식각하고, 이를 통해, 데이터 라인(도시안됨)을 형성한다.
도 1c를 참조하면, 기판 결과물에 대해 O2 가스를 이용한 에슁(ashing) 공정을 수행하여 채널 영역 상의 하프톤 마스크 부분을 제거한다.
도 1d를 참조하면, SF6 및 Cl2 가스를 이용한 건식식각 공정으로 액티브 식각과 소오스/드레인용 금속막인 Mo막의 2차 식각 및 n+ a-Si막(5)의 식각을 일괄 식각하고, 이를 통해, 액티브층과 소오스/드레인 전극(6a, 6b) 및 채널을 형성함으로써 박막트랜지스터(10)를 구성한다. 이때, 상기 SF6 가스와 Cl2 가스의 조성은 5∼40% 및 60∼95% 정도로 하여 상기 Cl2 가스가 과다하도록 만들며, 또한, 상기 건식식각은, 예컨데, 반응이온식각(Reactive Ion Etch) 공정으로 수행한다.
여기서, 상기 액티브 식각과 Mo막의 2차 식각 및 n+ a-Si막의 일괄 식각은 다음과 같은 원리에 의거한다.
일반적으로 SF6와 Cl2의 플라즈마 식각은 실리콘에 대해서는 식각속도(etch rate)가 빠른 반면, Mo막에 대해서는 식각속도가 느려 상기 Mo 식각용으로는 사용하지 않는다. 그런데, 식각될 면적이 매우 작은 채널부의 Mo막에 대해서는 상대적으로 식각속도가 증가하게 되는 바, 상기 SF6와 Cl2 가스를 Mo막의 식각용으로도 사용 가능하다. 따라서, 상기 SF6와 Cl2 가스를 사용하여 식각을 수행할 경우, 식각 초기에는 SF6와 Cl2가 주로 액티브 식각에 소모되어 채널부의 Mo막을 많이 식각하지 않지만, 액티브 식각이 끝난 후에는 상기 SF6와 Cl2가 채널부의 Mo막을 식각하는데 소모되어 Mo막의 식각속도가 빨라지며, 이에 따라, 채널부의 Mo막은 짧은 시간내에 식각되게 된다. 이후, n+ a-Si막의 식각이 연속적으로 이루어짐으로써, 결국, 상기 액티브 식각과 소오스/드레인용 금속막인 Mo막의 2차 식각 및 n+ a-Si막의 일괄 식각이 가능하게 되는 것이다.
그러므로, 본 발명은 상기 액티브 식각과 소오스/드레인용 금속막인 Mo막의 2차 식각 및 n+ a-Si막의 일괄 식각이 가능하므로, 상기 단위 식각 공정들을 위해 습식장비와 건식장비를 교대로 사용해야 함에 따른 공정상의 번거로움을 해결할 수 있게 될 뿐만 아니라, 공정 단순화를 얻을 수 있게 된다.
이후, 도시하지는 않았으나, 잔류된 하프톤 마스크를 제거한 상태에서 기판 결과물 상에 보호막을 도포한 후, 제3마스크 공정을 통해 보호막을 식각하여 소오스/드레인 전극을 노출시키는 비아홀을 형성한다.
그런다음, 상기 비아홀을 포함한 보호막 상에 ITO 금속막을 증착한 후, 제4마스크 공정을 통해 상기 ITO 금속막을 패터닝하여 화소 전극을 형성하고, 이 결과로 어레이 기판의 제조를 완성한다.
이상에서와 같이, 본 발명은 4-마스크 공정을 이용하되, 액티브 식각과 소오스/드레인용 금속막의 2차 식각 및 n+ a-Si막의 식각을 일괄 식각으로 진행함으로써 습식장비와 건식장비를 교대로 사용해야 함에 따른 공정상의 번거로움을 제거할 수 있으며, 아울러, 일괄 식각을 통해 공정 단순화를 얻을 수 있는 바, 생산성을 향상시킬 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (4)

  1. 유리기판 상에 게이트 전극을 포함한 게이트 라인을 형성하는 단계;
    상기 게이트 라인을 덮도록 기판 상에 게이트 절연막, a-Si막, n+ a-Si막 및 Mo막을 차례로 증착하는 단계;
    상기 Mo막 상에 소오스/드레인 전극을 포함한 데이터 라인 형성 영역을 가리면서 소오스 전극과 드레인 전극 사이의 채널 영역 상에 배치되는 부분의 두께가 상대적으로 얇은 하프톤 마스크를 형성하는 단계;
    상기 하프톤 마스크를 이용한 건식식각 공정으로 상기 Mo막을 식각하여 데이터 라인을 형성하는 단계;
    상기 채널 영역 상의 하프톤 마스크 부분을 에슁 공정으로 제거하는 단계; 및
    상기 기판 결과물에 대해 SF6와 Cl2 가스를 이용한 건식식각 공정으로 상기 n+ a-Si막과 a-Si막을 식각하여 액티브층을 형성하고, 채널부의 Mo막 및 n+ a-Si막을 연속 식각해서 소오스/드레인 전극 및 채널을 형성하여, 박막트랜지스터를 구성하는 단계;
    를 포함하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 어레이 기판 제조방법.
  2. 제 1 항에 있어서,
    상기 SF6와 Cl2 가스를 이용한 건식식각 공정은 상기 SF6와 Cl2 가스의 조성을 5∼40% 및 60∼95%로 하여 수행하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 어레이 기판 제조방법.
  3. 제 1 항에 있어서,
    상기 SF6와 Cl2 가스를 이용한 건식식각 공정은 반응이온식각(Reactive Ion Etch) 공정으로 수행하는 것을 것을 특징으로 하는 박막트랜지스터 액정표시장치의 어레이 기판 제조방법.
  4. 제 1 항에 있어서,
    상기 박막트랜지스터를 구성하는 단계 후,
    상기 잔류된 하프톤 마스크를 제거하는 단계;
    상기 단계까지의 기판 결과물 상에 보호막을 증착하는 단계;
    상기 보호막을 식각하여 소오스/드레인 전극을 노출시키는 비아홀을 형성하는 단계;
    상기 비아홀을 포함한 보호막 상에 ITO 금속막을 증착하는 단계; 및
    상기 ITO 금속막을 패터닝하여 화소 전극을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 어레이 기판 제조방법.
KR1020030045250A 2003-07-04 2003-07-04 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 Expired - Lifetime KR100707024B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030045250A KR100707024B1 (ko) 2003-07-04 2003-07-04 박막트랜지스터 액정표시장치의 어레이 기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030045250A KR100707024B1 (ko) 2003-07-04 2003-07-04 박막트랜지스터 액정표시장치의 어레이 기판 제조방법

Publications (2)

Publication Number Publication Date
KR20050003760A KR20050003760A (ko) 2005-01-12
KR100707024B1 true KR100707024B1 (ko) 2007-04-11

Family

ID=37218817

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030045250A Expired - Lifetime KR100707024B1 (ko) 2003-07-04 2003-07-04 박막트랜지스터 액정표시장치의 어레이 기판 제조방법

Country Status (1)

Country Link
KR (1) KR100707024B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101232063B1 (ko) 2006-08-16 2013-02-12 삼성디스플레이 주식회사 표시 기판의 제조 방법
US11380753B2 (en) 2019-07-09 2022-07-05 Samsung Display Co., Ltd. Display device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070092455A (ko) 2006-03-10 2007-09-13 삼성전자주식회사 표시 장치 및 그 제조 방법
TWI333279B (en) * 2007-01-02 2010-11-11 Au Optronics Corp Method for manufacturing an array substrate
KR100844374B1 (ko) * 2007-02-28 2008-07-07 (주)아이씨디 박막트랜지스터 어레이 제조방법
KR100864209B1 (ko) * 2007-02-28 2008-10-17 (주)아이씨디 박막트랜지스터 어레이 제조방법
CN113889434B (zh) * 2021-05-27 2024-11-19 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶显示面板以及显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101232063B1 (ko) 2006-08-16 2013-02-12 삼성디스플레이 주식회사 표시 기판의 제조 방법
US11380753B2 (en) 2019-07-09 2022-07-05 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR20050003760A (ko) 2005-01-12

Similar Documents

Publication Publication Date Title
US6750087B2 (en) Thin film transistor array, fabrication method thereof, and liquid crystal display device employing the same
US7553707B2 (en) Method for manufacturing a Liquid crystal display device
US7636135B2 (en) TFT-LCD array substrate and method for manufacturing the same
US6337284B1 (en) Liquid crystal display device and method of manufacturing the same
US20120113366A1 (en) Array substrate and liquid crystal display
KR100707024B1 (ko) 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
JPH10209458A (ja) 液晶表示装置とこれに用いられる薄膜トランジスタ及びその製造方法
US7125756B2 (en) Method for fabricating liquid crystal display device
JP2002250934A (ja) 液晶用マトリクス基板の製造方法
JP3548711B2 (ja) 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法
US6184069B1 (en) Fabrication of thin film transistor-liquid crystal display with self-aligned transparent conducting layers
US6335781B2 (en) Method for manufacturing an LCD in which a photoresist layer is at least 1.2 times thicker than the passivation layer
JP3706033B2 (ja) 液晶用マトリクス基板の製造方法
KR20060021530A (ko) 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
KR100648221B1 (ko) 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
KR100683155B1 (ko) 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
KR100507283B1 (ko) 박막트랜지스터 액정표시장치의 제조방법
KR100707019B1 (ko) 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
CN109037348B (zh) 薄膜晶体管及其制备方法、阵列基板
KR100705616B1 (ko) 박막트랜지스터 액정표시장치의 제조방법
KR100663288B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100867471B1 (ko) 박막트랜지스터 액정표시장치의 제조방법
KR100837884B1 (ko) 액정표시장치의 제조방법
KR100701662B1 (ko) 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
KR100707016B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20030704

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20040625

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20030704

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060118

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060714

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070405

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070406

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100315

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110310

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20120308

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130315

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130315

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140318

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20160323

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20160323

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20170321

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20170321

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20180316

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20190326

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20190326

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20200326

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20210329

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20220329

Start annual number: 16

End annual number: 16

PC1801 Expiration of term

Termination date: 20240104

Termination category: Expiration of duration