KR100507283B1 - 박막트랜지스터 액정표시장치의 제조방법 - Google Patents
박막트랜지스터 액정표시장치의 제조방법 Download PDFInfo
- Publication number
- KR100507283B1 KR100507283B1 KR10-2002-0013199A KR20020013199A KR100507283B1 KR 100507283 B1 KR100507283 B1 KR 100507283B1 KR 20020013199 A KR20020013199 A KR 20020013199A KR 100507283 B1 KR100507283 B1 KR 100507283B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- gate
- source
- film
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 24
- 239000010409 thin film Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000010408 film Substances 0.000 claims abstract description 69
- 239000002184 metal Substances 0.000 claims abstract description 40
- 229910052751 metal Inorganic materials 0.000 claims abstract description 40
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000012780 transparent material Substances 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 230000004888 barrier function Effects 0.000 claims abstract description 5
- 238000009832 plasma treatment Methods 0.000 claims abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 40
- 229910052750 molybdenum Inorganic materials 0.000 claims description 27
- 230000015572 biosynthetic process Effects 0.000 claims description 18
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- 238000002161 passivation Methods 0.000 claims description 10
- 229910052804 chromium Inorganic materials 0.000 claims description 8
- 230000001681 protective effect Effects 0.000 claims description 6
- 229910001149 41xx steel Inorganic materials 0.000 claims description 4
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 claims description 4
- 229910018575 Al—Ti Inorganic materials 0.000 claims description 4
- 241001239379 Calophysus macropterus Species 0.000 claims description 4
- 229910016006 MoSi Inorganic materials 0.000 claims description 4
- 229910016024 MoTa Inorganic materials 0.000 claims description 4
- 238000004380 ashing Methods 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract description 56
- 239000011521 glass Substances 0.000 abstract description 4
- 239000011241 protective layer Substances 0.000 abstract description 3
- 238000007687 exposure technique Methods 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 abstract description 2
- 238000007796 conventional method Methods 0.000 description 3
- 238000000576 coating method Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 3 마스크 공정을 이용한 박막트랜지스터 액정표시장치의 제조방법을 개시한다. 개시된 본 발명의 방법은, 유리기판 상에 화소전극용 투명물질막과 게이트용 금속막을 차례로 증착한 후, 제1마스크 공정을 통해 게이트전극을 포함한 게이트라인과 화소전극을 형성하고, 그런다음, 결과물 상에 게이트절연막과 채널층용 비도핑된 비정질실리콘층 및 오믹콘택층용 도핑된 비정질실리콘층을 차례로 증착한 후, 제2마스크 공정을 통해 이들을 패터닝함과 아울러 화소전극 상의 게이트용 금속막을 제거하며, 이어서, 결과물 상에 소오스/드레인용 금속막과 보호막을 차례로 증착한 후, 하프-톤 노광 기술을 이용한 제3마스크 공정을 통해 보호막을 식각함과 아울러 소오스/드레인용 금속막을 2회 식각하여 화소전극과 콘택되는 소오스/드레인 전극을 포함한 데이터라인을 형성하고, 연이어, 도핑된 비정질실리콘층을 식각하여 오믹콘택층을 형성함과 아울러 채널 영역을 한정하여 박막트랜지스터를 구성하며, 그 다음, 플라즈마 처리를 통해 비도핑된 비정질실리콘층의 채널 영역 상에 베리어막을 형성하는 것을 특징으로 한다.
Description
본 발명은 박막 트랜지스터-액정 표시 장치의 제조방법에 관한 것으로, 특히 마스크 공정을 줄일 수 있는 박막 트랜지스터 액정표시장치의 제조방법에 관한 것이다.
평판표시장치(Flat Panel Display)의 일종인 액정표시장치(Liquid Crystal Display)는 액체의 유동성과 결정의 광학적 성질을 겸비하는 액정에 전계를 인가하여 광학적 이방성을 변화시켜 얻어지는 명암의 차이로 화상을 얻는 장치이다.
이러한 액정표시장치는 사용되는 액정의 종류에 따라 TN(Twisted Nematic), STN(Super TN), 강유전성(Ferro electric) 액정표시장치 등으로 나누어지며, 화소 스위칭 소자인 박막트랜지스터를 각 화소마다 내장하는 박막트랜지스터 액정표시장치 등이 사용되고 있다.
또한, 화면을 수만에서 수십만개로 분할하여 각 화소에 구동소자를 제작하고 스위칭 특성을 이용하여 화소의 동작을 제어하는 방식의 액티브 매트릭스 액정표시장치(AMLCD) 등이 사용되고 있다.
이러한 액정표시장치는 종래의 음극선관(Cathode Ray Tube)에 비해 소비전력이 낮고, 경박단소화가 용이하며, 칼라화, 대형화 및 고정세화가 가능하여 차츰 사용 범위가 넓어지고 있으며, 최근에는 액정의 응답속도가 빠르고 고화질화에 유리한 박막트랜지스터 액정표시장치가 주목받고 있다.
이하, 첨부된 도면을 참조하여 종래의 박막트랜지스터 액정표시장치의 제조방법에 대하여 설명하기로 한다.
도 1a 내지 도 1e는 종래의 4 마스크를 이용한 박막트랜지스터 액정표시장치의 제조방법을 나타낸 공정 단면도이다.
도 1a를 참조하면, 투명성절연기판, 예컨대, 유리기판(11) 상에 게이트용 금속막을 증착한 후, 제1마스크 공정에 따라 이를 패터닝하여 게이트전극(12)을 포함한 게이트라인(도시안됨)을 형성한다.
그런다음, 상기 게이트전극(12) 및 게이트라인을 포함한 기판 전면 상에 게이트절연막(13)을 증착한 후, 상기 게이트절연막(13) 상에 채널층용 비도핑된 비정질실리콘(이하, a-Si)층(14)과 오믹콘택층용 도핑된 비정질실리콘(이하, n+ a-Si)층(15) 및 소오스/드레인용 금속막(16)을 차례로 증착한다.
도 1b를 참조하면, 상기 소오스/드레인용 금속막(16) 상에 제2마스크 공정에 따라 포토레지스트를 도포한 후, 이를 노광 및 현상해서 소오스/드레인 전극 형성 영역을 포함한 데이터라인 형성 영역에 대응해서 도포 두께 그대로의 풀-톤 영역(A)을 가지면서 채널 형성 영역에 대응해서 상대적으로 얇은 두께의 하프-톤 영역(B)을 가지며, 그리고, 그 이외 영역에 대응해서 노출 영역(C)을 갖는 포토레지스트 패턴(17)을 형성한다.
그런다음, 상기 포토레지스트 패턴(17)을 식각 마스크로 이용해서 상기 소오스/드레인용 금속막(16)을 식각하여 데이터라인(도시안됨)을 형성하고, 연이어, n+ a-Si층(15) 및 a-Si층(14)을 식각한다.
도 1c를 참조하면, 포토레지스트 패턴에 대해 에싱(ashing) 공정을 진행하여 상기 포토레지스트 패턴의 하프-톤 영역을 제거하고, 이를 통해, 채널 예정 영역 상의 소오스/드레인용 금속막 부분을 노출시킨다. 그런다음, 잔류된 포토레지스트 패턴(17a)을 식각 마스크로 이용해서 노출된 소오스/드레인용 금속막 부분을 식각하여 소오스/드레인 전극(16a)을 형성하고, 연이어, n+ a-Si층을 식각하여 오믹콘택층(15a)를 형성하며, 아울러, a-Si층(14)에서의 채널 영역을 한정한다.
삭제
삭제
도 1d를 참조하면, 잔류된 포토레지스트 패턴을 제거한 후, 결과물의 전면 상에 보호막(18)을 형성한다.
이어서, 제3마스크 공정에 따라 상기 보호막을 선택적으로 식각하여 소오스/드레인 전극(16a)을 노출시키는 콘택홀(19)을 형성한다.
도 1e를 참조하면, 콘택홀을 포함한 보호막(18) 상에 화소전극용 투명물질막, 예컨데, ITO막을 증착한 후, 제4마스크 공정에 따라 상기 ITO막을 패터닝하여 상기 콘택홀을 통해 소오스/드레인 전극(16a)과 콘택되는 화소전극(20)을 형성한다.
그러나, 상기한 바와 같이 종래의 박막트랜지스터 액정표시장치의 제조방법은 4 마스크 공정을 이용하게 되는데, 주지된 바와 같이, 마스크 공정은 그 자체로 포토레지스트 도포 공정, 노광마스크를 이용한 노광 및 임의의 화학용액을 이용한 현상 공정, 그리고, 포토레지스트 패턴을 이용한 식각 공정 및 상기 포토레지스트 제거 공정을 포함하며, 패턴을 형성하기 위한 설계된 노광마스크는 매우 고가이므로, 결국, 종래의 방법은 4개의 노광마스크 사용으로 인해 제조비용이 높고, 장비간 잦은 이동에 의해 공정시간이 증가되는 등 공정이 매우 복잡한 문제점이 있다.
삭제
삭제
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로서, 마스크 수를 감소시켜 비용 절감 및 생산 능력을 향상시킬 수 있는 박막트랜지스터 액정표시장치의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 투명성절연기판 상에 화소전극용 투명물질막과 게이트용 금속막을 차례로 증착하는 단계; 상기 게이트용 금속막과 화소전극용 투명물질막을 제1마스크 공정에 따라 식각하여 게이트전극을 포함한 게이트라인을 형성함과 아울러 상부에 게이트용 금속막이 잔류된 화소전극을 형성하는 단계; 상기 결과물 상에 게이트절연막과 채널층용 a-Si층 및 오믹콘택층용 n+ a-Si층을 차례로 증착하는 단계; 상기 n+ a-Si층과 a-Si층 및 게이트절연막을 제2마스크 공정에 따라 식각함과 아울러 화소전극 상에 잔류된 게이트용 금속막을 식각하여 제거하는 단계; 상기 결과물 상에 소오스/드레인용 금속막과 보호막을 순차 증착하는 단계; 상기 보호막 상에 제3마스크 공정에 따라 소오스/드레인 전극 형성 영역을 포함한 데이터라인 형성 영역에 대응해서 풀-톤 영역을, 채널 형성 영역에 대응해서 하프-톤 영역을, 그리고, 그 이외 영역에 대응해서 노출 영역을 갖는 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각 마스크로 이용하여 노출 영역의 보호막 부분과 소오스/드레인용 금속막 부분을 식각하여 데이터라인을 형성하는 단계; 상기 채널 형성 영역 상의 소오스/드레인용 금속막 부분이 노출되도록 상기 포토레지스트 패턴을 에싱하여 그의 하프-톤 영역을 제거하는 단계; 상기 잔류된 포토레지스트 패턴을 식각 마스크로 이용해서 노출된 소오스/드레인용 금속막 부분을 식각하여 소오스/드레인 전극을 형성하고, 연이어, n+ a-Si층을 식각하여 오믹콘택층을 형성함과 아울러 a-Si층의 채널영역을 한정하는 단계; 상기 결과물에 대해 O2 플라즈마 처리를 수행하여 노출된 a-Si층의 채널 영역 상에 SiO2 베리어막을 형성하는 단계; 및 상기 포토레지스트 패턴을 제거하는 단계;를 포함하는 박막트랜지스터의 액정표시장치의 제조방법을 제공한다.
여기서, 상기 화소전극용 투명물질막은 ITO, IXO 또는 IZO 중에서 어느 하나를 사용하는 것이 바람직하다.
또한, 상기 게이트용 금속막과 소오스/드레인용 금속막은 Al, Cr/Al, Cr, Mo, Mo/Al, Mo/Al/MoTa, Ti/AlSi/Ti, Mo/MoSi, CrMo, Al-Nd, Mo/Al-Nd/Mo, Mo/Al-Nd, Al-Ti 또는 Ti/Al/Ti 중에서 어느 하나를 사용하는 것이 바람직하다.
게다가, 상기 게이트절연막은 SiNx 또는 SiON 중에서 어느 하나를 사용하며, 상기 보호막은 SiNx를 사용하는 것이 바람직하다.
(실시예)이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 2a 내지 도 2c는 본 발명의 일실시예에 따른 박막트랜지스터 액정표시장치의 제조방법을 나타낸 공정 평면도이고, 도 3a 내지 도 3e는 도 2a 내지 도 2c의 A-A'선에 따른 단면도이다.
도 2a 및 도 3a를 참조하면, 투명성절연기판, 예컨대, 유리기판(101)의 전면 상에 화소전극용 투명물질막과 게이트용 금속막을 차례로 증착한다. 이때, 상기 게이트용 금속막으로서는 Al, Cr/Al, Cr, Mo, Mo/Al, Mo/Al/MoTa, Ti/AlSi/Ti, Mo/MoSi, CrMo, Al-Nd, Mo/Al-Nd/Mo, Mo/Al-Nd, Al-Ti 또는 Ti/Al/Ti 중에서 어느 하나를 사용하며, 상기 화소전극용 투명물질막으로서는 ITO, IXO 또는 IZO 중에서 어느 하나를 사용한다.
그 다음, 상기 화소전극용 투명물질막 상에 제1마스크 공정에 따라 포토레지스트를 도포한 후, 이를 노광 및 현상하여 게이트전극을 포함한 게이트라인 형성 영역과 화소전극 형성 영역을 가리는 제1포토레지스트 패턴을 형성한다. 이어서, 상기 제1포토레지스트 패턴(104)을 식각 마스크로 이용하여 그 아래의 게이트용 금속막과 화소전극용 투명물질막을 식각하고, 이를 통해, 게이트전극을 포함한 게이트라인(102a)과 형성함과 아울러 화소영역에 화소전극(103a)을 형성한다. 이때, 상기 화소전극(103a) 상에는 게이트용 금속막이 제거되지 않고 잔류된다.
도 2b 및 도 3b를 참조하면, 제1포토레지스트 패턴을 제거한 상태에서, 상기 기판 결과물 상에 SiNx 또는 SiON으로 이루어진 게이트절연막(105)을 증착한 후, 상기 게이트절연막(105) 상에 채널층용 a-Si층(106)과 오믹콘택층용 n+ a-Si층(107)을 차례로 증착한다.
이어서, 오믹콘택층용 n+ a-Si층(107) 상에 제2마스크 공정에 따라 포토레지스트를 도포한 후, 이를 노광 및 현상하여 게이트전극을 포함한 게이트라인과 소오스/드레인 전극 형성 영역을 포함한 데이터라인 형성 영역을 가리는 제2포토레지스트 패턴(108)을 형성한다. 그런다음, 상기 제2포토레지스트 패턴(108)을 식각 마스크로 이용해서 그 아래의 n+ a-Si층 및 a-Si층과 게이트절연막을 식각하고, 연이어, 화소전극(103a) 상에 잔류되어 있는 게이트용 금속막을 식각 제거한다.
도 3c를 참조하면, 제2포토레지스트 패턴을 제거한 상태에서, 결과물 상에 소오스/드레인용 금속막(109)과 보호막(110)을 차례로 증착한다. 여기서, 상기 소오스/드레인용 금속막(109)으로서는 Al, Cr/Al, Cr, Mo, Mo/Al, Mo/Al/MoTa, Ti/AlSi/Ti, Mo/MoSi, CrMo, Al-Nd, Mo/Al-Nd/Mo, Mo/Al-Nd, Al-Ti 또는 Ti/Al/Ti 중에서 어느 하나를 사용하며, 상기 보호막(110)으로는 SiNx를 사용한다.이어서, 상기 보호막(110) 상에 하프-톤 노광 기술을 이용한 제3마스크 공정에 따라 포토레지스트를 도포한 후, 이를 노광 및 현상하여 소오스/드레인 전극 형성 영역을 포함한 데이터라인 형성 영역에 대응해서 도포 두께 그대로의 풀-톤 영역(A)을 가지면서 채널 형성 영역에 대응해서 상대적으로 얇은 두께의 하프-톤 영역(B)을 가지며, 그리고, 그 이외 영역에 대응해서 노출 영역(C)을 갖는 제3포토레지스트 패턴(111)을 형성한다. 그런다음, 상기 제3포토레지스트 패턴(111)을 식각 마스크로 이용하여 노출 영역(C)의 보호막 부분과 그 아래의 소오스/드레인용 금속막 부분을 식각하여 데이터라인(도시안됨)을 형성한다.
도 3d를 참조하면, 제3포토레지스트 패턴에 대한 에싱 공정을 진행하여 상기 제3포토레지스트 패턴의 하프-톤 영역(C)을 제거한다. 그런다음, 잔류된 제3포토레지스트 패턴(111a)을 식각 마스크로 이용해서 상기 제3포토레지스트 패턴의 하프-톤 영역이 제거되어 노출된 채널 예정 영역 상부의 보호막 부분과 그 아래의 소오스/드레인용 금속막 부분 및 n+ a-Si층 부분을 식각하고, 이를 통해, 화소전극(103a)과 콘택되는 소오스/드레인 전극(109a)을 형성함과 아울러 n+ a-Si층으로 이루어진 오믹콘택층(107a)을 형성하고, 동시에 a-Si층(106)에서의 채널 영역을 한정하여 박막트랜지스터를 구성한다.
도 2c 및 도 3e를 참조하면, 결과물에 대해 O2 플라즈마 처리를 수행하여 노출된 a-Si층(106)의 채널 영역 상에 SiO2 베리어막(112)을 형성한다. 그런다음, 잔류된 제3포토레지스트 패턴을 제거하여 본 발명에 따른 박막트랜지스터 액정표시장치의 하부기판 제조를 완성한다.
이상에서 설명한 바와 같이, 본 발명은 3개의 마스크를 이용하여 식각 공정을 진행하므로 4개의 마스크를 이용하는 종래와 비교해서 제작비용이 줄일 수 있고, 또한, 공정을 단순화시킬 수 있다. 따라서, 본 발명은 생산성을 향상시킬 수 있다.
삭제
또한, 본 발명은 화소전극을 소오스/드레인 전극을 포함한 데이터라인의 형성 이전에 형성하므로, 상기 화소전극 형성시의 ITO 에천트에 의한 소오스/드레인 전극 및 데이터라인의 불량 발생을 방지할 수 있다.
그리고 축전용량 형성시 소오스/드레인 전극에 따라 블랙매트릭스의 역할을 하게되므로 정렬마진 증가에 의한 고개구율화가 가능하다.
도 1a 내지 도 1e는 종래의 4 마스크 공정을 이용한 박막트랜지스터 액정표시장치의 제조방법을 나타낸 공정 단면도
도 2a 내지 도 2c는 본 발명의 일실시예에 따른 박막트랜지스터 액정표시장치의 제조방법을 나타낸 공정 평면도
도 3a 내지 도 3e는 도 2a 내지 도 2c의 A-A'선에 따른 단면도
<도면의 주요 부분에 대한 부호의 설명>
101 : 유리기판 102a : 게이트라인
103a : 화소전극 104 : 제1포토레지스트 패턴
105 : 게이트절연막 106 : 비도핑된 비정질실리콘층
107 : 도핑된 비정질실리콘층 107a : 오믹콘택층108 : 제2포토레지스트 패턴 109 : 소오스/드레인용 금속막
109a : 소오스/드레인 전극 110 : 보호막
111,111a : 제3포토레지스트 패턴 112 : 베리어막
Claims (4)
- 투명성절연기판 상에 화소전극용 투명물질막과 게이트용 금속막을 차례로 증착하는 단계;상기 게이트용 금속막과 화소전극용 투명물질막을 제1마스크 공정에 따라 식각하여 게이트전극을 포함한 게이트라인을 형성함과 아울러 상부에 게이트용 금속막이 잔류된 화소전극을 형성하는 단계;상기 결과물 상에 게이트절연막과 채널층용 a-Si층 및 오믹콘택층용 n+ a-Si층을 차례로 증착하는 단계;상기 n+ a-Si층과 a-Si층 및 게이트절연막을 제2마스크 공정에 따라 식각함과 아울러 화소전극 상에 잔류된 게이트용 금속막을 식각하여 제거하는 단계;상기 결과물 상에 소오스/드레인용 금속막과 보호막을 순차 증착하는 단계;상기 보호막 상에 제3마스크 공정에 따라 소오스/드레인 전극 형성 영역을 포함한 데이터라인 형성 영역에 대응해서 풀-톤 영역을, 채널 형성 영역에 대응해서 하프-톤 영역을, 그리고, 그 이외 영역에 대응해서 노출 영역을 갖는 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 식각 마스크로 이용하여 노출 영역의 보호막 부분과 소오스/드레인용 금속막 부분을 식각하여 데이터라인을 형성하는 단계;상기 채널 형성 영역 상의 소오스/드레인용 금속막 부분이 노출되도록 상기 포토레지스트 패턴을 에싱하여 그의 하프-톤 영역을 제거하는 단계;상기 잔류된 포토레지스트 패턴을 식각 마스크로 이용해서 노출된 소오스/드레인용 금속막 부분을 식각하여 소오스/드레인 전극을 형성하고, 연이어, n+ a-Si층을 식각하여 오믹콘택층을 형성함과 아울러 a-Si층의 채널영역을 한정하는 단계;상기 결과물에 대해 O2 플라즈마 처리를 수행하여 노출된 a-Si층의 채널 영역 상에 SiO2 베리어막을 형성하는 단계; 및상기 포토레지스트 패턴을 제거하는 단계;를 포함하는 것을 특징으로 하는 박막트랜지스터의 액정표시장치의 제조방법.
- 제 1 항에 있어서,상기 화소전극용 투명물질막은 ITO, IXO 및 IZO로 구성된 그룹으로부터 선택되는 어느 하나를 사용하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
- 제 1 항에 있어서,상기 게이트용 금속막과 소오스/드레인용 금속막은 Al, Cr/Al, Cr, Mo, Mo/Al, Mo/Al/MoTa, Ti/AlSi/Ti, Mo/MoSi, CrMo, Al-Nd, Mo/Al-Nd/Mo, Mo/Al-Nd, Al-Ti 및 Ti/Al/Ti로 구성된 그룹으로부터 선택되는 어느 하나를 사용하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
- 제 1 항에 있어서,상기 게이트절연막은 SiNx 또는 SiON 중에서 어느 하나를 사용하고, 상기 보호막은 SiNx를 사용하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0013199A KR100507283B1 (ko) | 2002-03-12 | 2002-03-12 | 박막트랜지스터 액정표시장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0013199A KR100507283B1 (ko) | 2002-03-12 | 2002-03-12 | 박막트랜지스터 액정표시장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030073569A KR20030073569A (ko) | 2003-09-19 |
| KR100507283B1 true KR100507283B1 (ko) | 2005-08-09 |
Family
ID=32224390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0013199A Expired - Lifetime KR100507283B1 (ko) | 2002-03-12 | 2002-03-12 | 박막트랜지스터 액정표시장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100507283B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100781430B1 (ko) * | 2004-01-09 | 2007-12-03 | 비오이 하이디스 테크놀로지 주식회사 | 에프에프에스 모드 액정표시장치의 어레이 기판 제조방법 |
| KR101126396B1 (ko) | 2004-06-25 | 2012-03-28 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판 및 그 제조방법 |
| KR100917654B1 (ko) | 2006-11-10 | 2009-09-17 | 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 박막트랜지스터 액정 디스플레이 화소 구조 및 그 제조방법 |
| KR100853545B1 (ko) | 2007-05-15 | 2008-08-21 | 삼성에스디아이 주식회사 | 유기전계발광소자 및 그의 제조방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000033047A (ko) * | 1998-11-19 | 2000-06-15 | 윤종용 | 박막트랜지스터의제조방법 |
| KR20000056867A (ko) * | 1999-02-27 | 2000-09-15 | 윤종용 | 액정표시장치용박막트랜지스터기판및그제조방법 |
| KR20000059689A (ko) * | 1999-03-08 | 2000-10-05 | 윤종용 | 액정표시장치용박막트랜지스터기판의제조방법 |
| JP2000338524A (ja) * | 1999-05-31 | 2000-12-08 | Advanced Display Inc | 反射型液晶表示装置およびその製造方法 |
| KR20030058511A (ko) * | 2001-12-31 | 2003-07-07 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 액정표시장치의 제조방법 |
-
2002
- 2002-03-12 KR KR10-2002-0013199A patent/KR100507283B1/ko not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000033047A (ko) * | 1998-11-19 | 2000-06-15 | 윤종용 | 박막트랜지스터의제조방법 |
| KR20000056867A (ko) * | 1999-02-27 | 2000-09-15 | 윤종용 | 액정표시장치용박막트랜지스터기판및그제조방법 |
| KR20000059689A (ko) * | 1999-03-08 | 2000-10-05 | 윤종용 | 액정표시장치용박막트랜지스터기판의제조방법 |
| JP2000338524A (ja) * | 1999-05-31 | 2000-12-08 | Advanced Display Inc | 反射型液晶表示装置およびその製造方法 |
| KR20030058511A (ko) * | 2001-12-31 | 2003-07-07 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 액정표시장치의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030073569A (ko) | 2003-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8836901B2 (en) | Substrate for liquid crystal display device including peripheral lines having openings and fabricating method thereof | |
| KR100494703B1 (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| KR100464204B1 (ko) | 그레이톤 마스크 및 이를 이용한 액정디스플레이 제조방법 | |
| KR20020036023A (ko) | 액정 표시 장치용 어레이 기판의 제조 방법 | |
| JP2008166671A (ja) | 薄膜トランジスターの製造方法 | |
| KR100475111B1 (ko) | 액정표시장치의 제조방법 | |
| KR100507283B1 (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| KR100707024B1 (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
| KR20020037417A (ko) | 수직형 박막 트랜지스터의 액정표시소자 제조방법 | |
| KR100648221B1 (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
| KR100482471B1 (ko) | 액티브 매트릭스형 액정표시소자의 제조방법 | |
| KR20020091695A (ko) | 박막트랜지스터 제조방법 | |
| KR100603847B1 (ko) | 액정 표시장치 및 액정 표시장치 제조방법 | |
| KR100870659B1 (ko) | 액정표시소자 제조방법 | |
| KR100619160B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR100707019B1 (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
| KR100476048B1 (ko) | 박막 트랜지스터 액정표시소자의 제조방법 | |
| KR20020057032A (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| KR100701662B1 (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
| KR100476051B1 (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| KR100671510B1 (ko) | 박막 트랜지스터 액정 표시 장치의 제조 방법 | |
| KR100579181B1 (ko) | 하프-디벨로프를 이용한 셀프-얼라인 패턴형성방법 | |
| KR100527080B1 (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
| KR20050066589A (ko) | 고개구율 어레이 기판의 제조 방법 | |
| KR20020044286A (ko) | 박막트랜지스터-액정표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20020312 |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20020827 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20020312 Comment text: Patent Application |
|
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant |
Patent event date: 20030228 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20041206 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20050511 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20050801 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20050802 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20080630 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090728 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100608 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110621 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20120709 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120709 Start annual number: 8 End annual number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130711 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20130711 Start annual number: 9 End annual number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160718 Year of fee payment: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20160718 Start annual number: 12 End annual number: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20170719 Year of fee payment: 13 |
|
| PR1001 | Payment of annual fee |
Payment date: 20170719 Start annual number: 13 End annual number: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20180724 Year of fee payment: 14 |
|
| PR1001 | Payment of annual fee |
Payment date: 20180724 Start annual number: 14 End annual number: 14 |
|
| PR1001 | Payment of annual fee |
Payment date: 20200727 Start annual number: 16 End annual number: 16 |
|
| PR1001 | Payment of annual fee |
Payment date: 20210728 Start annual number: 17 End annual number: 17 |
|
| PC1801 | Expiration of term |
Termination date: 20220912 Termination category: Expiration of duration |