KR100787805B1

KR100787805B1 - 화소 구조의 제조 방법

Info

Publication number: KR100787805B1
Application number: KR1020060052360A
Authority: KR
Inventors: 이-웨이 리; 칭-운 추
Original assignee: 에이유 오프트로닉스 코퍼레이션
Priority date: 2005-12-30
Filing date: 2006-06-12
Publication date: 2007-12-21
Anticipated expiration: 2026-06-12
Also published as: JP4504335B2; TW200725877A; KR20070072328A; US7808569B2; US20090246919A1; TWI294177B; US20070153147A1; US7580087B2; JP2007184527A

Abstract

화소 구조의 제조 방법이 개시된다. 제1 도전층은 기판 상에 형성되고, 게이트를 형성하기 위해 제1 마스크를 이용하여 패터닝된다. 유전층은 게이트를 덮으면서 기판 상에 형성된다. 반도체 물질층 및 제2 도전층이 유전층 상에 형성된다.제2 도전층은 화소 전극을 형성하기 위한 제2 마스크를 이용하여 패터닝된다. 패턴화된 포토레지스트막은 제1 마스크를 재차 이용하는 공정으로 형성되어 게이트 상에 형성된 반도체 물질층을 보호한다. 반도체 물질층은 화소 전극과 패턴화된 포토레지스트막을 식각 마스크로 이용하여 패터닝되어 반도체층을 형성한다. 패턴화된 포토레지스트막은 제거된다. 제3 도전층은 제3 마스크를 이용하여 소스/드레인을 형성하기 위해 패터닝된다. 드레인은 화소 전극과 전기적으로 연결된다.

Description

화소 구조의 제조 방법{METHOD FOR MANUFACTURING PIXEL STRUCTURE}

도 1a 내지 도 1g는 종래의 화소 구조의 제조 방법을 설명하기 위한 단면도들이다.

도 2a 내지 도 2n은 본 발명의 일 실시예에 따른 화소 구조의 제조 방법을 설명하기 위한 단면도들이다.

도 3a 내지 도 3c는 각기 상이한 단자 구조들을 나타내는 단면도들이다.

도 4a 내지 도 4g는 본 발명의 다른 실시예에 따른 화소 구조의 제조 방법을 설명하기 위한 단면도들이다.

도 5a 내지 도 5c는 각기 상이한 단자 구조들을 나타내는 단면도들이다.

<도면의 주요 부분에 대한 부호의 설명>

10：기판 110:제1 도전층 150, 530: 제2 도전층

180: 제3 도전층 112：게이트 120, 122: 포토레지스트막

140, 510: 반도체 물질층 130：유전층

522, 542, 562: 패턴화된 포토레지스트막 152, 552：화소 전극

182, 532：소스 184, 534：드레인 100, 500：화소 구조

512: 채널층 200, 300, 400, 600, 700, 800：단자 구조

210, 220, 310, 410, 510, 610, 710, 810, 820：금속 와이어

230, 320, 420, 620, 720：투명 와이어

본 발명은 화소 구조의 제조 방법에 관한 것으로서, 보다 상세하게는, 상대적으로 적은 수의 마스크들을 이용하여 화소 구조의 제조하는 방법에 관한 것이다.

최신 정보 기술의 진보에 따라, 휴대폰, 노트북 컴퓨터, 디지털 카메라, 개인 휴대용 정보 단말기와 같은 다양한 디스플레이 장치들이 소비자들에게 폭넓게 보급되어 왔다. 이러한 디스플레이 장치들 중에서, 액정 표시 장치(LCD)와 유기 전계 발광 장치(OLED)는 가볍고 작으며 낮은 소비 전력을 갖는 장점으로 인해 디스플레이 장치 시장에서 주류가 되어왔다. 상기 액정 표시 장치 및 유기 전계 발광 장치의 제조 공정들은 반도체 공정을 통하여 기판 상에 화소 구조 배열을 형성하는 단계를 포함한다.

도 1a 내지 도 1g는 종래 화소 구조를 제조하는 공정의 흐름도들을 나타낸다. 먼저, 도 1a를 참조하면, 게이트(20)는 제1 마스크(도시되지 않음)를 이용하여 기판(10) 상에 형성된다. 도 1b를 참조하면, 제1 유전층(30)은 상기 게이트(20)를 덮으면서 상기 기판(10) 상에 형성된다. 도 1c를 참조하면, 채널층(40)은 제2 마스크(도시되지 않음)를 이용하여 상기 제1 유전층(30) 상에 형성된다. 도 1d를 참조하면, 소스(50) 및 드레인(60)은 제3 마스크(도시되지 않음)를 이용하여 상기 채널층(40) 상에 형성된다. 도 1e를 참조하면, 제2 유전층(70)은 상기 채널층(40)을 덮 으면서 상기 기판(10) 상에 형성된다. 도 1f를 참조하면, 콘택홀(H)은 제4 마스크(도시되지 않음)를 이용하여 상기 제2 유전층(70)에 형성된다. 도 1g를 참조하면, 화소 전극(80)은 상기 콘택홀(H)을 부분적으로 채우며, 상기 드레인(60)과 전기적으로 연결된다. 이와 같은 방법으로 상기 화소 구조(90)의 제조가 완료된다.

상술한 바와 같이, 상기 화소 구조(90)의 제조 방법에 있어서, 5 마스크 공정들과 다수 공정 단계들이 요구되며, 제조 시간도 비교적 길다. 이러한 많은 공정 단계들로 인해, 결함들이 화소 구조(90)에 발생하게 되며, 또한 수율도 상당히 감소되고, 전체 제조비용도 증가되는 문제점이 있다.

따라서 본 발명의 일 목적은 상대적으로 적은 마스크 공정 단계를 이용하는 화소 구조의 제조 방법을 제공하는 것이다.

본 발명의 다른 목적은 마스크 공정 단계의 수를 현저히 감소시킬 수 있는 화소 구조의 제조 방법을 제공하는 것이다.

본 발명의 화소 구조의 제조 방법은 다음과 같은 단계를 포함한다. 먼저, 제1 도전층이 기판 상에 형성된다. 제1 마스크를 이용하여 상기 제1 도전층을 패터닝하여 게이트를 형성한다. 다음으로, 상기 게이트를 덮으면서 상기 기판 상에 유전층을 형성한다. 상기 유전층 상에 반도체 물질층을 형성한다. 상기 제1 마스크를 다시 이용하여 상기 반도체 물질층을 패터닝하여 상기 유전층 상에 반도체층을 형성한다. 계속하여, 상기 기판 상에 제2 도전층을 형성한다. 제2 마스크를 이용하여 상기 제2 도전층을 패터닝하여 상기 기판 상에 소스/드레인을 형성한다. 이어서, 상기 기판 상에 제3 도전층을 형성한다. 제3 마스크를 이용하여 상기 제3 도전층을 패터닝하여 상기 기판 상에 상기 드레인과 전기적으로 연결되는 화소 전극을 형성한다.

본 발명의 일 실시예에 따르면, 상기 반도체 물질층을 패터닝하는 단계는 다음과 같은 단계를 포함한다. 먼저, 상기 제1 마스크를 이용하여 상기 반도체 물질층 상에 패턴화된 포토레지스트막을 형성한다. 상기 패턴화된 포토레지스트막을 마스크로 이용하여 상기 반도체 물질층을 패터닝하여 상기 반도체층을 형성한다. 다음에, 상기 패턴화된 포토레지스트막을 제거한다. 또한, 상기 제조 방법은, 상기 반도체 물질층을 형성한 후에 상기 반도체 물질층 상에 오믹 콘택층을 형성하는 단계 및 상기 반도체 물질층을 패터닝하기 전에 상기 패턴화된 포토레지스트막을 이용하여 상기 오믹 콘택층을 패터닝하는 단계를 더 포함한다.

본 발명의 일 실시예에 따르면, 상기 소스/드레인을 형성하는 단계는 상기 소스/드레인을 마스크로 이용하여 상기 유전층을 패터닝하여 상기 기판의 일부를 노출시키는 단계를 더 포함한다.

본 발명에 따른 화소 구조의 제조 방법에 있어서, 단지 4 마스크 공정들을 이용하며, 이러한 4 마스크 공정들 중 2 마스크 공정은 동일한 마스크를 이용한다. 이에 따라, 제조비용이 감소될 뿐만 아니라 작업 처리량도 효과적으로 증가된다. 본 발명에 따른 화소 구조의 제조 방법은 상대적으로 적은 수의 마스크 공정들을 필요로 하기 때문에, 수율도 효과적으로 증가된다.

이하, 본 발명의 실시예들에 따른 화소 구조의 제조 방법에 대하여 첨부된 도면을 참조하여 상세하게 설명하지만. 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면에 있어서, 기판, 층(막), 전극, 영역, 패턴들 또는 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 기판, 각 층(막), 영역, 전극, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 전극 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 영역, 전극, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 영역, 다른 전극, 다른 패턴 또는 다른 구조물들이 대상체나 기판 상에 추가적으로 형성될 수 있다. 또한, 층(막), 영역, 전극, 패턴 또는 구조물들이 "제1", "제2" 및/또는 "제3"으로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 각 층(막), 영역, 전극, 패턴 또는 구조물들을 구분하기 위한 것이다. 따라서 "제1", "제2" 및/또는 "제3"은 각 층(막), 영역, 전극, 패턴 또는 구조물들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다.

실시예 1

도 2a 내지 도 2n은 본 발명의 제1 실시예에 따른 화소 구조의 제조 방법을 설명하기 위한 단면도들이다.

먼저 도 2a 내지 도 2d를 참조하면, 본 발명의 일 실시예에 따른 화소 구조의 제조 방법은 바닥 게이트를 갖는 박막 트랜지스터를 구비하는 화소 구조를 제조하는데 적용될 수 있다. 상기 제조 방법은 다음과 같은 단계들을 포함한다.

먼저, 게이트(112)가 제1 마스크(M1)를 이용하여 기판(10) 상에 형성된다. 예를 들면, 상기 기판(10)은 유리 기판, 석영 기판 또는 기타 적당한 물질로 이루어진 기판일 수 있다. 도 2a에 도시된 바와 같이, 상기 게이트(110)를 형성하는 방법은, 물리 기상 증착(Physical Vapor Deposition: PVD) 공정 내지 스퍼터링(sputtering) 공정이나 진공 증착 공정과 같은 적당한 방법을 통해 상기 기판(10) 상에 제1 도전층(110)을 형성하는 단계를 포함한다. 여기서, 상기 제1 도전층(110)은 예를 들면 알루미늄(Al), 몰리브덴(Mo), 몰리브덴 질화물(MoN), 티타늄(Ti), 티타늄 질화물(TiN), 크롬(Cr), 크롬 질화물(CrN) 또는 기타 적절한 물질을 포함한다. 본 발명의 일 실시예 있어서, 상기 제1 도전층(110)은, 예를 들면, 티타늄 질화물/알루미늄/티타늄/티타늄 질화물(TiN/Al/Ti/TiN)의 혼합층으로 이루어진다. 이 경우, 알루미늄층의 두께는, 예를 들면, 약 500∼1,000Å 정도이며, 티타늄층과 티타늄 질화물층의 두께는, 예를 들면, 각기 약 300∼1,000Å 정도이다. 이어서, 상기 제1 도전층(110) 상에 포토레지스트막(120)을 도포한다. 상기 포토레지스트막(120)은, 예를 들면, 네거티브형 포토레지스트를 포함한다.

도 2b에 도시된 바와 같이, 상기 제1 마스크(M1)를 이용하는 노광 공정 및 현상 공정을 수행하여 제1 도전층(110) 상에 포토레지스트막(122)을 형성한다. 다음으로, 도 2c에 도시된 바와 같이, 포토레지스트막(122)을 마스크로 이용하여 건 식 식각 공정 또는 습식 식각 공정을 수행함으로써, 상기 제1 도전층(110) 중 상기 포토레지스트막(122)에 의해 커버되지 않는 부분을 제거한다. 이에 따라, 기판(10) 상에 게이트(112)가 형성된다. 도 2d에 도시된 바와 같이, 상기 게이트(112)를 형성한 다음 스트립 공정을 수행하여 게이트(110)로부터 상기 포토레지스트막(122)을 제거한다.

도 2e를 참조하면, 게이트(112)를 덮으면서 기판(10) 상에 유전층(130)을 형성한다. 상기 유전층(130)은, 예를 들면, 약 300℃ 보다 낮은 공정 온도에서 플라즈마 증대 화학 기상 증착(PECVD) 공정 또는 기타 적절한 공정을 통해 형성된다. 또한, 상기 유전층(130)은, 예를 들면, 실리콘 질화물(SiN_X), 실리콘 산화물(SiO_X), 실리콘 산질화물(SiO_XN_Y) 또는 기타 적절한 물질을 포함하며, 상기 유전층(130)의 두께는, 예를 들면, 약 1,500∼3,000Å 정도가 된다.

도 2f를 참조하면, 상기 유전층(130)을 형성한 후, 상기 유전층(130) 상에 반도체 물질층(140) 및 제2 도전층(150)을 순차적으로 형성한다. 본 발명의 일 실시예에 있어서, 전기적 특성을 향상시키기 위하여 상기 반도체 물질층(140)을 형성한 후에 오믹 콘택층(ohmic contact layer)(L1)을 상기 반도체 물질층(140) 상에 형성할 수 있다. 그러나 본 발명이 오믹 콘택층(L1)을 형성하는 것으로 한정되지는 않는다. 상기 반도체 물질층(140)을 형성하는 방법은, 예를 들면, 화학 기상 증착(CVD) 공정이나 다른 적당한 방법으로 수행될 수 있다. 상기 반도체 물질층(140)은, 예를 들면, 아몰퍼스 실리콘(α-Si), 폴리 실리콘 또는 다른 적당한 물질을 포 함한다. 상기 오믹 콘택층(L1)은 화학 기상 증착(CVD) 공정이나 다른 적당한 방법을 통하여 형성될 수 있다. 상기 오믹 콘택층(L1)은, 예를 들면, N형으로 도핑된 아몰퍼스 실리콘이나 다른 적당한 물질을 포함한다. 상기 제2 도전층(150)은 진공 스퍼터링 공정 또는 다른 적당한 방법을 통하여 형성될 수 있다. 상기 제2 도전층(150)은, 예를 들면, 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 또는 다른 적당한 물질을 포함한다.

도 2g 내지 도 2i를 참조하면, 상기 제2 도전층(150)은 화소 전극(152)을 형성하기 위해 제2 마스크(M2)를 이용하여 패터닝된다. 도 2g에 도시한 바와 같이, 상기 화소 전극(152)은, 예를 들면, 다음과 같이 형성된다.

먼저, 포토레지스트막(도시되지 않음)을 상기 제2 도전층(150) 상에 도포한다. 상기 제2 마스크(M2)를 이용하여 상기 포토레지스트막을 식각함으로써, 제2 도전층(150) 상에 패턴화된 포토레지스트막(162)을 형성한다. 다음에, 도 2h에 도시된 바와 같이, 상기 패턴화된 포토레지스트막(162)을 마스크로 이용하여 상기 제2 도전층(150)을 식각함으로써, 상기 화소 전극(152)을 형성한다. 상기 화소 전극(152)을 형성하는 동안, 상기 반도체 물질층(140)의 일부를 노출시키는 콘택홀(H)이 형성된다. 도 2i에 도시한 바와 같이, 상기 화소 전극(152)을 형성한 후, 오믹 콘택층(L1)을 패터닝하기 위해 건식 식각 공정이 먼저 수행되고, 이후에 스트립 공정을 수행하여 상기 패턴화된 포토레지스트막(162)을 제거한다. 전술한 바에 따르면 상기 콘택홀(H) 및 상기 화소 전극(152)이 동시에 형성되었으나, 상기 콘택홀(H) 및 상기 화소 전극(152)을 동시에 형성하지 않을 수도 있다.

도 2j를 참조하면, 상기 제1 마스크(M1)를 다시 이용하여 패턴화된 포토레지스트막(172)을 상기 보호 게이트(112) 상의 반도체 물질층(140)을 보호하기 위하여 상기 기판(10) 상에 형성한다. 상기 패턴화된 포토레지스트막(172)은 다음과 같은 공정을 통하여 형성된다.

먼저, 포도레지스트막(도시되지 않음)을 상기 반도체 물질층(140) 및 상기 화소 전극(152) 상에 도포한다. 이어서, 상기 제1 마스크(M1)를 마스크로 이용하여 상기 포토레지스트막을 식각함으로써, 반도체 물질층(140) 및 화소 전극(152) 상에 상기 패턴화된 포토레지스트막(172)을 형성한다.

도 2k 및 도 2l을 참조하면, 상기 화소 전극(120)과 패턴화된 포토레지스트막(172)을 마스크들로 이용하여 상기 반도체 물질층(140)을 패터닝함으로써 반도체층(142)을 형성한다. 건식 식각 공정 또는 습식 식각 공정을 통하여 상기 반도체 물질층(140)을 상기 반도체층(142)으로 패터닝하여 상기 콘택홀(H)을 통해 상기 유전층(130)의 일부를 노출시킨다. 다음에, 상기 화소 전극(152) 및 상기 패턴화된 포토레지스트막(172)을 마스크들로 이용하는 식각 공정을 통해 상기 유전층(130)을 패터닝하여 상기 기판(10)의 일부를 노출시킨다. 계속하여, 도 2l에 도시한 바와 같이, 상기 패턴화된 포토레지스트막(172)을 스트링 공정을 이용하여 제거한다. 그러나 상기 유전층(130)을 패터닝하기 위한 식각 공정은 선택적인 공정이며 수행되지 않을 수 있다.

도 2m 및 도 2n을 참조하면, 제3 마스크(M3)를 이용하여 기판(10) 상부에 소스(182) 및 드레인(184)을 형성한다. 도 2m에 도시된 바와 같이, 상기 소스(182) 및 드레인(184)을 형성하는 방법은 다음과 같다.

먼저, 상기 기판(10) 상에 상기 반도체층(142), 화소 전극(152) 및 기판(10)의 일부를 덮는 제3 도전층(180)을 형성한다. 다음으로, 포토레지스트막(도시되지 않음)을 상기 제3 도전층(180) 상에 도포한다. 상기 포토레지스트막을 상기 제3 마스크(M3)를 식각 마스크로 이용하여 식각하여 상기 제3 도전층(180) 상에 패턴화된 포토레지스트막(192)을 형성한다. 도 2n에 도시한 바와 같이, 상기 패턴화된 포토레지스트막(192)을 마스크로 이용하여 상기 제3 도전층(180)의 일부를 식각한 후, 상기 패턴화된 포토레지스트막(192)을 제거하여 상기 소스(182) 및 드레인(184)을 형성한다. 여기서, 상기 화소 전극(152)과 전기적으로 연결되는 드레인(184)을 갖는 박막 트랜지스터(T1)가 형성된다. 이에 따라, 상기 화소 구조(100)가 완성된다.

본 발명의 일 실시예에 따른 화소 구조의 제조 방법에 있어서, 단지 4 마스크 단계들이 이용되며, 상기 4 마스크 단계들 중 2 마스크 단계들은 동일한 마스크를 사용한다. 그 결과, 상기 화소 구조의 제조비용이 상당히 감소되며, 수율도 증가된다. 더욱이 작업 처리량이 현저히 증가된다.

본 발명의 일 실시예에 다른 상기 화소 구조의 제조 방법은 단자 구조의 제작에도 적용될 수 있다. 도 3a 내지 도 3c는 각기 상이한 단자 구조들(200, 300, 400)을 나타내는 단면도들이다. 이러한 단자 구조들(200, 300, 400)은, 예를 들면, 결합 패드, 내부 쇼트 링 또는 다른 소자와 같은 능동 소자 어레이 기판(도시되지 않음)의 배선 영역에 사용될 수 있다. 또한, 상기 단자 구조들(200, 300, 400)은 마스크의 디자인에 따라 달라질 수 있다. 상기 단자 구조(200)의 금속 와이어 들(210, 220) 및 투명 와이어(230)는 각기 상기 화소 구조(100)의 게이트(112), 소스(182) 및 화소 전극(152)을 형성함과 동시에 형성될 수 있다. 이와 유사하게, 상기 단자 구조(300)의 금속 와이어(310) 및 투명 와이어(320)는 각기 상기 화소 구조(100)의 게이트(112) 및 화소 전극(152)을 형성함과 동시에 형성된다. 상기 단자 구조(400)의 금속 와이어(410) 및 투명 와이어(420)는 상기 화소 구조(100)의 소스(152) 및 화소 전극(152)을 형성함과 동시에 형성된다.

실시예 2

도 4a 내지 도 4k는 본 발명의 제2 실시예에 따른 화소 구조를 설명하기 위한 단면도들이다. 도 4a를 참조하면, 본 발명의 실시예에 따른 화소 구조의 제조 방법은 다음과 같은 단계들을 포함한다. 먼저, 게이트(112)는 제1 마스크(M1)를 이용하여 기판(10) 상에 형성되고, 유전층(130)은 상기 게이트9112)를 덮으면서 상기 기판(10) 상에 형성된다. 상기 제1 마스크(M1) 및 기판(10)은 전술한 제1 실시예의 경우와 실질적으로 동일하며, 상기 게이트(112) 및 유전층(130)의 제조 방법, 물질 및 두께는 상술한 제1 실시예의 경우와 실질적으로 동일하다.

도 4b 내지 도 4e를 참조하면, 상기 제1 마스크(M1)를 다시 이용하여 반도체층(512)을 상기 유전층(130) 상에 형성한다. 상기 반도체층(512)을 형성하는 방법은 다음과 같은 단계를 포함한다.

먼저, 도 4b에 도시된 바와 같이, 반도체 물질층(510)을 상기 유전층(130) 상에 형성하고, 포토레지스트막(도시되지 않음)을 상기 반도체 물질층(510) 상에 형성하며, 상기 포토레지스트막을 제1 마스크(M1)를 이용하여 식각함으로써 패턴화된 포토레지스트막(522)을 형성한다. 다음에, 도 4c에 도시된 바와 같이, 상기 패턴화된 포토레지스트막(522)을 마스크로 이용하는 식각 공정을 통해 반도체 물질층(510)을 패터닝함으로써 상기 반도체층(512)을 형성한다. 이어서, 스트립 공정을 통해 상기 패턴화된 포토레지스트막(522)을 제거한다. 상기 반도체 물질층(510)을 형성한 후, 오믹 콘택층(L2)을 상기 반도체 물질층(510) 상에 형성한다. 상기 반도체 물질층(510)을 패터닝하기 전에, 상기 오믹 콘택층(L2)을 상기 패턴화된 포토레지스트막(522)을 마스크로 이용하여 패터닝한다.

도 4d 및 도 4e를 참조하면, 소스(532) 및 드레인(534)을 제2 마스크(M4)를 이용하여 상기 기판(10) 상에 형성한다. 도 4d에 도시한 바와 같이, 상기 소스(532) 및 드레인(534)을 형성하는 방법은 다음과 같다.

먼저, 제2 도전층(530)을 상기 유전층(130) 및 반도체층(512) 상에 형성하고, 포토레지스트막(도시되지 않음)을 상기 제2 도전층(530) 상에 도포한다. 상기 포토레지스트막을 제2 마스크(M4)를 마스크로 이용하여 식각함으로써, 상기 패턴화된 포토레지스트막(542)을 형성한다. 계속하여, 도 4e에 도시된 바와 같이, 상기 패턴화된 포토레지스트막(542)을 마스크로 이용하는 식각 공정을 통해 상기 제2 도전층(530)의 일부를 제거하여 상기 소스(532) 및 드레인(534)을 형성한다. 상기 소스(532) 및 드레인(534)을 형성한 후, 스트립 공정을 이용하여 상기 패턴화된 포토레지스트막(542)을 제거한다. 상기 소스(532) 및 드레인(534)을 형성하는 단계는 상기 소스(532) 및 드레인(534)을 마스크로 이용하여 상기 유전층(130)을 패터닝하 고 상기 기판(10)의 일부를 노출하는 식각 공정을 수행하는 단계를 더 포함할 수 있다. 그러나 상기 유전층(130)을 패터닝하기 위한 식각 공정은 선택적이며 필수적 으로 요구되는 것인 아니다.

도 4f 및 도 4g를 참조하면, 화소 전극(552)은 제3 마스크(M5)를 이용하여 상기 기판(10) 상에 형성된다. 상기 화소 전극(552)은 상기 드레인(534)과 전기적으로 연결된다. 도 4f에 도시된 바와 같이, 상기 화소 전극(552)을 형성하는 방법은 다음과 같다.

먼저, 상기 소스(532), 드레인(534) 및 채널층(512)을 덮는 제3 도전층(550)을 상기 기판(10) 상에 증착하고, 포토레지스트막(도시되지 않음)을 상기 제3 도전층(550) 상에 형성한다. 이어서, 상기 포토레지스트막을 제3 마스크(M5)를 이용하여 식각함으로써 패턴화된 포토레지스트막(562)을 형성한다. 다음에, 도 4g에 도시된 바와 같이, 상기 패턴화된 포토레지스트막(562)을 마스크로 이용하는 식각 공정을 수행하여 상기 제3 도전층(550)의 일부를 제거함에 따라 상기 화소 전극(552)을 형성한다. 계속하여, 상기 화소 전극(552)을 형성한 후, 상기 패턴화된 포토레지스트막(562)을 스트립 공정을 수행하여 제거한다. 이에 따라, 상기 화소 구조(500)가 완성된다.

본 발명의 실시예에 따른 화소 구조를 제조하는 방법에 있어서, 단지 4 마스크 단계들을 이용하며, 2 마스크 단계들은 동일한 마스크를 사용한다. 이에 따라, 작업 처리량이 증가되고 전체적인 제조비용이 현저히 감소된다.

본 발명의 실시예들에 따른 화소 구조의 제조 방법은 단자 구조를 제조하는 데 적용될 수 있다. 도 5a 내지 도 5c는 각기 상이한 단자 구조들(600, 700, 800)을 나타내는 단면도들이다. 상기 단자 구조(600)의 금속 와이어(610) 및 투명 와이어(620)는 각기 상기 화소 구조(500)의 게이트(112) 및 화소 전극(552)을 형성함과 동시에 형성될 수 있다. 이와 유사하게, 상기 단자 구조(700)의 금속 와이어(710) 및 투명 와이어(720)는 상기 화소 구조(500)의 소스(532) 및 화소 전극(552)을 형성함과 동시에 형성된다. 상기 단자 구조(800)의 금속 와이어들(810, 820)은 상기 화소 구조(500)의 게이트(112) 및 소스(552)를 형성함과 동시에 형성된다.

전술한 실시예들에 대한 기재가 본 발명의 기술적인 범위를 한정시키는 것은 아니다. 해당 분야에서 통상의 지식을 가진 자라면 상술한 실시예들에 대하여 다양한 변형 및 개선을 할 수 있음은 자명할 것이다. 또한, 본 발명의 특허 청구 범위로부터 전술한 변형 및 개선이 본 발명의 기술적인 범위 내에 포함되는 것은 자명하다.

본 발명에 따르면, 단지 4 마스크 단계들을 이용하여 화소 구조를 제조할 수 있다. 여기서, 상기 4 마스크 단계들 중 2 마스크 단계들은 동일한 마스크를 사용하며, 이에 따라 마스크 제조비용을 현저하게 감소시킬 수 있다.

또한, 화소 구조를 제조하기 위하여 단지 4 마스크 단계들을 적용함으로써 작업 처리량이 증가되고 전체 제조비용이 현저하게 감소된다.

더욱이, 상대적으로 적은 공정 단계들로 인해, 화소 전극의 제조 과정 중에 발생할 수 있는 결함을 감소시키고 이로 인해 수율을 향상시킬 수 있다.

상술한 바와 같이, 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

기판 상에 제1 도전층을 형성하는 단계;

제1 마스크를 식각 마스크로 이용하여 상기 제1 도전층을 패터닝하여 게이트를 형성하는 단계;

상기 기판 상에 상기 게이트를 덮는 유전층을 형성하는 단계;

상기 유전층 상에 반도체 물질층 및 제2 도전층을 순차적으로 형성하는 단계;

제2 마스크를 식각 마스크로 이용하여 제2 도전층을 패터닝하여 화소 전극을 형성하는 단계;

상기 게이트 상의 상기 반도체 물질층이 보호하도록 상기 제1 마스크를 식각 마스크로 이용하여 상기 기판 상부에 패턴화된 포토레지스트막을 형성하는 단계;

상기 화소 전극 및 상기 패턴화된 포토레지스트막을 식각 마스크로 이용하여 상기 반도체 물질층을 패터닝하여 반도체층을 형성하는 단계;

상기 패턴화된 포토레지스트막을 제거하는 단계;

상기 기판 상부에 제3 도전층을 형성하는 단계; 및

제3 마스크를 이용하여 상기 제3 도전층을 패터닝하여, 소스/드레인을 형성하는 단계를 포함하며,

상기 드레인은 상기 화소 전극과 전기적으로 연결되는 것을 특징으로 하는 화소 구조의 제조 방법.
제 1 항에 있어서, 상기 반도체층을 형성하는 단계는, 상기 화소 전극과 상기 패턴화된 포토레지스트막을 식각 마스크로 이용하여 상기 유전층을 패터닝하여 상기 기판의 일부를 노출시키는 단계를 포함하는 것을 특징으로 하는 화소 구조의 제조 방법.
제 1 항에 있어서, 상기 화소 전극을 형성하는 단계는, 상기 반도체 물질층의 일부를 노출시키는 콘택홀을 형성하는 단계를 포함하며, 상기 반도체층을 형성한 후에 상기 콘택홀은 상기 유전층의 일부를 노출시키도록 형성되는 것을 특징으로 하는 화소 구조의 제조 방법.
제 1 항에 있어서, 상기 반도체 물질층을 형성한 후에 상기 반도체 물질층 상에 오믹 콘택층을 형성하는 단계; 및

상기 화소 전극을 형성한 후에 상기 오믹 콘택층을 패터닝하여 상기 반도체 물질층의 일부를 노출시키는 단계를 더 포함하는 것을 특징으로 하는 화소 구조의 제조 방법.
기판 상에 제1 도전층을 형성하는 단계;

제1 마스크를 식각 마스크로 이용하여 상기 제1 도전층을 패터닝하여 게이트를 형성하는 단계;

상기 기판 상에 상기 게이트를 덮는 유전층을 형성하는 단계;

상기 유전층 상에 반도체 물질층을 형성하는 단계;

상기 제1 마스크를 식각 마스크로 이용하여 상기 반도체 물질층을 패터닝하여 상기 유전층 상에 반도체층을 형성하는 단계;

상기 기판 상부에 제2 도전층을 형성하는 단계;

제2 마스크를 식각 마스크로 이용하여 상기 제2 도전층을 패터닝하여 상기 기판 상부에 소스/드레인을 형성하는 단계;

상기 기판 상에 제3 도전층을 형성하는 단계; 및

제3 마스크를 식각 마스크로 이용하여 상기 제3 도전층을 패터닝하여 상기 기판 상부에 화소 전극을 형성하는 단계를 포함하며,

상기 화소 전극은 상기 드레인과 전기적으로 연결되는 것을 특징으로 하는 화소 구조의 제조 방법.
제 5 항에 있어서, 상기 반도체 물질층을 패터닝하는 단계는,

상기 제1 마스크를 이용하여 상기 반도체 물질층 상에 패턴화된 포토레지스트막을 형성하는 단계;

상기 패턴화된 포토레지스트막을 식각 마스크로 이용하여 상기 반도체 물질층을 패터닝하여 상기 반도체층을 형성하는 단계; 및

상기 패턴화된 포토레지스트막을 제거하는 단계를 포함하는 것을 특징으로 하는 화소 구조의 제조 방법.
제 6 항에 있어서, 상기 반도체 물질층을 형성한 후에 상기 반도체 물질층 상에 오믹 콘택층을 형성하는 단계; 및

상기 반도체 물질층을 패터닝하기 전에 상기 패턴화된 포토레지스트막을 식각 마스크로 이용하여 상기 오믹 콘택층을 패터닝하는 단계를 더 포함하는 것을 특징으로 하는 화소 구조의 제조 방법.
제 5 항에 있어서, 상기 소스/드레인을 형성하는 단계는 상기 소스/드레인을 식각 마스크로 이용하여 상기 유전층을 패터닝하여 상기 기판의 일부를 노출시키는 단계를 더 포함하는 것을 특징으로 하는 화소 구조의 제조 방법.