JPH04364723A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH04364723A JPH04364723A JP14025091A JP14025091A JPH04364723A JP H04364723 A JPH04364723 A JP H04364723A JP 14025091 A JP14025091 A JP 14025091A JP 14025091 A JP14025091 A JP 14025091A JP H04364723 A JPH04364723 A JP H04364723A
- Authority
- JP
- Japan
- Prior art keywords
- melting point
- point metal
- high melting
- wiring
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 93
- 239000002184 metal Substances 0.000 claims abstract description 93
- 150000004767 nitrides Chemical class 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000002844 melting Methods 0.000 claims description 89
- 230000008018 melting Effects 0.000 claims description 85
- 238000000034 method Methods 0.000 claims description 16
- 238000005546 reactive sputtering Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 abstract description 8
- 238000007254 oxidation reaction Methods 0.000 abstract description 8
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 239000003870 refractory metal Substances 0.000 abstract 3
- 230000002040 relaxant effect Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005121 nitriding Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に係り、特に、下地とのエンクローチメントの防
止、配線の酸化防止を図り、配線の応力を緩和し、配線
の安定性を向上した半導体装置及びその製造方法に関す
る。
造方法に係り、特に、下地とのエンクローチメントの防
止、配線の酸化防止を図り、配線の応力を緩和し、配線
の安定性を向上した半導体装置及びその製造方法に関す
る。
【０００２】
【従来の技術】従来、半導体装置の配線として、アルミ
ニウム、或いは、その合金が一般的に用いられている。 近年、半導体装置の高集積化が進み、３次元構造を有す
る半導体装置が広く製造されている。この３次元構造を
有する半導体装置の製造工程では、通常、第１配線形成
工程後にトランジスタを形成するが、このトランジスタ
形成工程は、８００〜９００℃程度の高温熱処理を行う
必要がある。このため、この半導体装置には、融点の低
いアルミニウム配線やアルミニウム合金からなる配線を
使用することができないという問題があった。
ニウム、或いは、その合金が一般的に用いられている。 近年、半導体装置の高集積化が進み、３次元構造を有す
る半導体装置が広く製造されている。この３次元構造を
有する半導体装置の製造工程では、通常、第１配線形成
工程後にトランジスタを形成するが、このトランジスタ
形成工程は、８００〜９００℃程度の高温熱処理を行う
必要がある。このため、この半導体装置には、融点の低
いアルミニウム配線やアルミニウム合金からなる配線を
使用することができないという問題があった。
【０００３】そこで、この問題を解決するため、前記３
次元構造を有する半導体装置には、アルミニウムやアル
ミニウム合金の代わりに、例えば、タングステン（Ｗ）
等のような高融点金属を用いた配線が使用されている。
次元構造を有する半導体装置には、アルミニウムやアル
ミニウム合金の代わりに、例えば、タングステン（Ｗ）
等のような高融点金属を用いた配線が使用されている。
【０００４】
【発明が解決しようとする課題】しかしながら、前記高
融点金属は、酸化され易く、配線の信頼性に支障を来す
という問題があった。また、この高融点金属をコンタク
ト孔の埋め込み配線として用いる場合は、一般的に当該
高融点金属をＨ２ をソースガスとしてＣＶＤ法で形成
するため、例えば、シリコン基板上に高融点金属として
Ｗ膜を形成する場合、反応初期において、２ＷＦ６ ＋
３Ｓｉ→２Ｗ＋３ＳｉＦ４ （１）の
反応が生じる。そして、その後、Ｗ膜がシリコン基板上
にある程度以上形成されると、Ｗ膜自身が触媒となり、 ＷＦ６ ＋３Ｈ２ →Ｗ＋６ＨＦ
（２）の反応が生じ、Ｗ膜を形成する。こ
のため、ＷＦ６ が下地のシリコンと反応し、エンクロ
ーチメントが発生易いという問題があった。そして、前
記コンタクト孔の埋め込みに前記高融点金属１種のみを
使用すると、この部分に強い応力が発生するという問題
があった。
融点金属は、酸化され易く、配線の信頼性に支障を来す
という問題があった。また、この高融点金属をコンタク
ト孔の埋め込み配線として用いる場合は、一般的に当該
高融点金属をＨ２ をソースガスとしてＣＶＤ法で形成
するため、例えば、シリコン基板上に高融点金属として
Ｗ膜を形成する場合、反応初期において、２ＷＦ６ ＋
３Ｓｉ→２Ｗ＋３ＳｉＦ４ （１）の
反応が生じる。そして、その後、Ｗ膜がシリコン基板上
にある程度以上形成されると、Ｗ膜自身が触媒となり、 ＷＦ６ ＋３Ｈ２ →Ｗ＋６ＨＦ
（２）の反応が生じ、Ｗ膜を形成する。こ
のため、ＷＦ６ が下地のシリコンと反応し、エンクロ
ーチメントが発生易いという問題があった。そして、前
記コンタクト孔の埋め込みに前記高融点金属１種のみを
使用すると、この部分に強い応力が発生するという問題
があった。
【０００５】そこで本発明は、このような問題を解決す
るためになされたものであり、高温熱処理に対しても安
定した性能を有し、下地とのエンクローチメントの防止
、配線の酸化防止を図り、配線の応力を緩和し、配線の
安定性を向上した半導体装置及びその製造方法を提供す
ることを目的とする。
るためになされたものであり、高温熱処理に対しても安
定した性能を有し、下地とのエンクローチメントの防止
、配線の酸化防止を図り、配線の応力を緩和し、配線の
安定性を向上した半導体装置及びその製造方法を提供す
ることを目的とする。
【０００６】
【課題を解決するための手段】この目的を達成するため
に本発明は、半導体基板上に絶縁膜を介して配線を形成
した半導体装置において、前記配線は、高融点金属層の
周りを高融点金属ナイトライド層で囲んだことを特徴と
する半導体装置を提供するものである。そして、前記絶
縁膜は、前記配線と半導体基板とを接続するコンタクト
孔を有し、当該コンタクト孔は、前記高融点金属ナイト
ライドと前記高融点金属とが埋め込まれてなり、当該高
融点金属ナイトライド層は、当該コンタクト孔の側壁及
び前記半導体基板との導通部に形成されてなることを特
徴とする半導体装置を提供するものである。
に本発明は、半導体基板上に絶縁膜を介して配線を形成
した半導体装置において、前記配線は、高融点金属層の
周りを高融点金属ナイトライド層で囲んだことを特徴と
する半導体装置を提供するものである。そして、前記絶
縁膜は、前記配線と半導体基板とを接続するコンタクト
孔を有し、当該コンタクト孔は、前記高融点金属ナイト
ライドと前記高融点金属とが埋め込まれてなり、当該高
融点金属ナイトライド層は、当該コンタクト孔の側壁及
び前記半導体基板との導通部に形成されてなることを特
徴とする半導体装置を提供するものである。
【０００７】また、半導体基板上の絶縁膜にコンタクト
孔を開口する第１工程と、反応性スパッタリング法によ
り高融点金属ナイトライド層を形成する第２工程と、高
融点金属層を形成する第３工程と、前記高融点金属をエ
ッチバックする第４工程と、選択的に配線を形成する第
５工程と、前記配線形成後の高融点金属層の表面に高融
点金属ナイトライド層を形成する第６工程と、を有する
ことを特徴とする半導体装置の製造方法を提供するもの
である。
孔を開口する第１工程と、反応性スパッタリング法によ
り高融点金属ナイトライド層を形成する第２工程と、高
融点金属層を形成する第３工程と、前記高融点金属をエ
ッチバックする第４工程と、選択的に配線を形成する第
５工程と、前記配線形成後の高融点金属層の表面に高融
点金属ナイトライド層を形成する第６工程と、を有する
ことを特徴とする半導体装置の製造方法を提供するもの
である。
【０００８】
【作用】請求項１記載の半導体装置によれば、配線を、
高融点金属層の周りを高融点金属ナイトライド層で囲ん
だ構造にしたことで、当該高融点金属ナイトライド層が
バリアメタルとして働き、その還元能力により当該高融
点金属が自然酸化膜等により酸化されることを防ぐこと
ができる。また、前記高融点金属ナイトライド層は、高
融点金属層に比べてストレスが小さいため、配線全体の
ストレスを緩和することができる。従って、高温熱処理
に対しても安定した性能を有し、且つ、配線の酸化を防
止し、配線の断線がなく、半導体装置の信頼性を向上す
ることができる。
高融点金属層の周りを高融点金属ナイトライド層で囲ん
だ構造にしたことで、当該高融点金属ナイトライド層が
バリアメタルとして働き、その還元能力により当該高融
点金属が自然酸化膜等により酸化されることを防ぐこと
ができる。また、前記高融点金属ナイトライド層は、高
融点金属層に比べてストレスが小さいため、配線全体の
ストレスを緩和することができる。従って、高温熱処理
に対しても安定した性能を有し、且つ、配線の酸化を防
止し、配線の断線がなく、半導体装置の信頼性を向上す
ることができる。
【０００９】そして、請求項２記載の半導体装置によれ
ば、コンタクト孔に前記高融点金属ナイトライドと前記
高融点金属とを、当該コンタクト孔の側壁及び前記半導
体基板との導通部に前記高融点金属ナイトライド層が形
成された状態となるように埋め込むことで、前記利点に
加え、当該高融点金属層が直接シリコン基板に接触する
ことがないため、前記反応式（１）のように、ＷＦ６
が下地のシリコンと反応することがない結果、エンクロ
ーチメントが発生することがない。このため、当該コン
タクト孔の導通部における界面構造の劣化及び電気特性
の劣化を防止することができる。また、当該高融点金属
層が直接絶縁膜（ＳｉＯ２ 膜）と接触することもない
ので、当該高融点金属が酸化されることもない。
ば、コンタクト孔に前記高融点金属ナイトライドと前記
高融点金属とを、当該コンタクト孔の側壁及び前記半導
体基板との導通部に前記高融点金属ナイトライド層が形
成された状態となるように埋め込むことで、前記利点に
加え、当該高融点金属層が直接シリコン基板に接触する
ことがないため、前記反応式（１）のように、ＷＦ６
が下地のシリコンと反応することがない結果、エンクロ
ーチメントが発生することがない。このため、当該コン
タクト孔の導通部における界面構造の劣化及び電気特性
の劣化を防止することができる。また、当該高融点金属
層が直接絶縁膜（ＳｉＯ２ 膜）と接触することもない
ので、当該高融点金属が酸化されることもない。
【００１０】また、請求項３記載の半導体装置の製造方
法によれば、反応性スパッタリング法により高融点金属
ナイトライド層を形成するため、下地のシリコンと当該
高融点金属ナイトライド層とが反応することがない。ま
た、その後、高融点金属層を形成するため、当該高融点
金属層が直接下地や絶縁膜に接触するのを防ぐことがで
きる。そして、前記高融点金属層をエッチバックするこ
とで、配線の膜厚を任意に決定することができる。また
、選択的に配線を形成した後の高融点金属層表面に高融
点金属ナイトライド層を形成するため、当該高融点金属
層の全周を当該高融点金属ナイトライド層で囲むことが
できる。従って、下地とのエンクローチメントの防止、
配線の酸化防止を図り、配線の応力を緩和し、配線の安
定性を向上した半導体装置を簡単に製造することができ
る。
法によれば、反応性スパッタリング法により高融点金属
ナイトライド層を形成するため、下地のシリコンと当該
高融点金属ナイトライド層とが反応することがない。ま
た、その後、高融点金属層を形成するため、当該高融点
金属層が直接下地や絶縁膜に接触するのを防ぐことがで
きる。そして、前記高融点金属層をエッチバックするこ
とで、配線の膜厚を任意に決定することができる。また
、選択的に配線を形成した後の高融点金属層表面に高融
点金属ナイトライド層を形成するため、当該高融点金属
層の全周を当該高融点金属ナイトライド層で囲むことが
できる。従って、下地とのエンクローチメントの防止、
配線の酸化防止を図り、配線の応力を緩和し、配線の安
定性を向上した半導体装置を簡単に製造することができ
る。
【００１１】
【実施例】次に、本発明に係る実施例について、図面を
参照して説明する。図１ないし図５は、本発明に係る半
導体装置の製造工程を示す部分断面図である。図１に示
す工程では、半導体基板１上に絶縁膜２としてＳｉＯ２
膜を形成し、これにコンタクト孔を開口する。その後
、反応性スパッタリング法により、半導体基板１の全面
に高融点金属ナイトライド層３として、ＷＮ層を３００
Å程度の膜厚で形成する。即ち、絶縁膜２上、コンタク
ト孔の導通部及び側壁に前記高融点金属ナイトライド層
３を形成する。この時、Ａｒガス：Ｎ２ ガス＝２：３
の割合で供給した。このように、反応性スパッタリング
法により高融点金属ナイトライド層３を形成することで
、半導体基板１と高融点金属ナイトライド層３との反応
を防止することができる。
参照して説明する。図１ないし図５は、本発明に係る半
導体装置の製造工程を示す部分断面図である。図１に示
す工程では、半導体基板１上に絶縁膜２としてＳｉＯ２
膜を形成し、これにコンタクト孔を開口する。その後
、反応性スパッタリング法により、半導体基板１の全面
に高融点金属ナイトライド層３として、ＷＮ層を３００
Å程度の膜厚で形成する。即ち、絶縁膜２上、コンタク
ト孔の導通部及び側壁に前記高融点金属ナイトライド層
３を形成する。この時、Ａｒガス：Ｎ２ ガス＝２：３
の割合で供給した。このように、反応性スパッタリング
法により高融点金属ナイトライド層３を形成することで
、半導体基板１と高融点金属ナイトライド層３との反応
を防止することができる。
【００１２】次いで、図２に示す工程では、図１に示す
工程で得た高融点金属ナイトライド層３の全面にＣＶＤ
（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔ
ｉｏｎ）により、４５０℃、１００Ｔｏｒｒ、ＷＦ６
、Ｈ２ を使用した雰囲気で高融点金属層４として、Ｗ
層を１０００Å程度の膜厚で形成する。この高融点金属
層４は、高融点金属ナイトライド層３の存在により、直
接半導体基板１と接触することがないため、下地とのエ
ンクローチメントの発生が防止される。また、同様に、
絶縁膜２とも接触しないため、高融点金属層４が酸化さ
れることがない。
工程で得た高融点金属ナイトライド層３の全面にＣＶＤ
（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔ
ｉｏｎ）により、４５０℃、１００Ｔｏｒｒ、ＷＦ６
、Ｈ２ を使用した雰囲気で高融点金属層４として、Ｗ
層を１０００Å程度の膜厚で形成する。この高融点金属
層４は、高融点金属ナイトライド層３の存在により、直
接半導体基板１と接触することがないため、下地とのエ
ンクローチメントの発生が防止される。また、同様に、
絶縁膜２とも接触しないため、高融点金属層４が酸化さ
れることがない。
【００１３】次に、図３に示す工程では、図２に示す工
程で得た高融点金属層４を３０００Å程度の膜厚となる
までエッチバックする。このように、エッチバックする
ことで、簡単に任意の膜厚を設定することができる。次
いで、図４に示す工程では、図３に示す工程で得た半導
体基板１上に形成された高融点金属ナイトライド層３及
び高融点金属層４をパターニングして、配線を形成する
。
程で得た高融点金属層４を３０００Å程度の膜厚となる
までエッチバックする。このように、エッチバックする
ことで、簡単に任意の膜厚を設定することができる。次
いで、図４に示す工程では、図３に示す工程で得た半導
体基板１上に形成された高融点金属ナイトライド層３及
び高融点金属層４をパターニングして、配線を形成する
。
【００１４】その後、図５に示す工程では、図４に示す
工程で得た半導体基板１に、８００℃、８×１０３ Ｔ
ｏｒｒ、ＮＨ３ の雰囲気で高圧窒化を行い、前記高融
点金属層４の表面に高融点金属ナイトライド層５として
ＷＮ層を形成する。この高圧窒化で高融点金属ナイトラ
イド層５を形成することで、高融点金属層４のサイド部
にも確実に高融点金属ナイトライド層５を形成すること
ができる。このようにして、高融点金属層４の全周を高
融点金属ナイトライド層３及び５で囲んだ構造を有する
配線を形成した。
工程で得た半導体基板１に、８００℃、８×１０３ Ｔ
ｏｒｒ、ＮＨ３ の雰囲気で高圧窒化を行い、前記高融
点金属層４の表面に高融点金属ナイトライド層５として
ＷＮ層を形成する。この高圧窒化で高融点金属ナイトラ
イド層５を形成することで、高融点金属層４のサイド部
にも確実に高融点金属ナイトライド層５を形成すること
ができる。このようにして、高融点金属層４の全周を高
融点金属ナイトライド層３及び５で囲んだ構造を有する
配線を形成した。
【００１５】以上の工程により、下地とのエンクローチ
メントの防止、配線の酸化防止を図り、配線の応力を緩
和し、配線の安定性を向上した半導体装置を得た。尚、
本実施例では、高融点金属ナイトライド層としてＷＮ層
を形成したが、これに限らず、ＭｏＮ、ＴａＮ、ＮｂＮ
等、他の高融点金属ナイトライド層を用いても同様の効
果を得ることができる。
メントの防止、配線の酸化防止を図り、配線の応力を緩
和し、配線の安定性を向上した半導体装置を得た。尚、
本実施例では、高融点金属ナイトライド層としてＷＮ層
を形成したが、これに限らず、ＭｏＮ、ＴａＮ、ＮｂＮ
等、他の高融点金属ナイトライド層を用いても同様の効
果を得ることができる。
【００１６】また、高融点金属層としてＷ層を形成した
が、これに限らず、Ｍｏ、Ｔａ、Ｎｂ等、他の高融点金
属層を用いても同様の効果を得ることができることは、
勿論である。そして、前記高融点金属ナイトライド層を
構成する高融点金属と、前記高融点金属層に使用した高
融点金属とは、一致してもしなくてもよい。
が、これに限らず、Ｍｏ、Ｔａ、Ｎｂ等、他の高融点金
属層を用いても同様の効果を得ることができることは、
勿論である。そして、前記高融点金属ナイトライド層を
構成する高融点金属と、前記高融点金属層に使用した高
融点金属とは、一致してもしなくてもよい。
【００１７】また、図５に示す工程では、高圧窒化によ
り高融点金属ナイトライド層５を形成したが、高融点金
属層４の全表面に高融点金属ナイトライド層５の形成が
可能であれば、他の方法により高融点金属ナイトライド
層５を形成してもよい。
り高融点金属ナイトライド層５を形成したが、高融点金
属層４の全表面に高融点金属ナイトライド層５の形成が
可能であれば、他の方法により高融点金属ナイトライド
層５を形成してもよい。
【００１８】
【発明の効果】以上説明したように、請求項１記載の半
導体装置によれば、配線の構造を、高融点金属層の周り
を高融点金属ナイトライド層で囲んだ構造にしたことで
、当該高融点金属ナイトライド層がバリアメタルとして
働き、当該高融点金属が酸化するのを防ぐことができる
。また、前記高融点金属ナイトライド層は、高融点金属
層に比べてストレスが小さいため、配線全体のストレス
を緩和し、配線の断線を防ぐことができる。この結果、
高温熱処理に対しても安定した性能を有し、且つ、半導
体装置の信頼性を向上することができる。
導体装置によれば、配線の構造を、高融点金属層の周り
を高融点金属ナイトライド層で囲んだ構造にしたことで
、当該高融点金属ナイトライド層がバリアメタルとして
働き、当該高融点金属が酸化するのを防ぐことができる
。また、前記高融点金属ナイトライド層は、高融点金属
層に比べてストレスが小さいため、配線全体のストレス
を緩和し、配線の断線を防ぐことができる。この結果、
高温熱処理に対しても安定した性能を有し、且つ、半導
体装置の信頼性を向上することができる。
【００１９】そして、請求項２記載の半導体装置によれ
ば、コンタクト孔内においても、前記高融点金属層が直
接半導体基板に接触することがなく、また、当該高融点
金属層が直接絶縁膜と接触することもない。この結果、
前記効果に加え、下地とのエンクローチメントの発生を
防止し、さらに、埋め込み配線の酸化も防止することが
でき、より半導体装置の信頼性を向上することができる
。
ば、コンタクト孔内においても、前記高融点金属層が直
接半導体基板に接触することがなく、また、当該高融点
金属層が直接絶縁膜と接触することもない。この結果、
前記効果に加え、下地とのエンクローチメントの発生を
防止し、さらに、埋め込み配線の酸化も防止することが
でき、より半導体装置の信頼性を向上することができる
。
【００２０】また、請求項３記載の半導体装置の製造方
法によれば、下地とのエンクローチメントの発生がなく
、配線の酸化を防止し、且つ、配線の応力を緩和し、配
線の安定性を向上した、信頼性の高い半導体装置を簡単
に製造することができる。
法によれば、下地とのエンクローチメントの発生がなく
、配線の酸化を防止し、且つ、配線の応力を緩和し、配
線の安定性を向上した、信頼性の高い半導体装置を簡単
に製造することができる。
【図１】本発明の実施例に係る半導体装置の製造工程を
示す部分断面図である。
示す部分断面図である。
【図２】本発明の実施例に係る半導体装置の製造工程を
示す部分断面図である。
示す部分断面図である。
【図３】本発明の実施例に係る半導体装置の製造工程を
示す部分断面図である。
示す部分断面図である。
【図４】本発明の実施例に係る半導体装置の製造工程を
示す部分断面図である。
示す部分断面図である。
【図５】本発明の実施例に係る半導体装置の製造工程を
示す部分断面図である。
示す部分断面図である。
１ 半導体基板
２ 絶縁膜
３ 高融点金属ナイトライド層
４ 高融点金属層
５ 高融点金属ナイトライド層
Claims (3)
- 【請求項１】 半導体基板上に絶縁膜を介して配線を
形成した半導体装置において、前記配線は、高融点金属
層の周りを高融点金属ナイトライド層で囲んだことを特
徴とする半導体装置。 - 【請求項２】 前記絶縁膜は、前記配線と半導体基板
とを接続するコンタクト孔を有し、当該コンタクト孔は
、前記高融点金属ナイトライドと前記高融点金属とが埋
め込まれてなり、当該高融点金属ナイトライド層は、当
該コンタクト孔の側壁及び前記半導体基板との導通部に
形成されてなることを特徴とする請求項１記載の半導体
装置。 - 【請求項３】 半導体基板上の絶縁膜にコンタクト孔
を開口する第１工程と、反応性スパッタリング法により
高融点金属ナイトライド層を形成する第２工程と、高融
点金属層を形成する第３工程と、前記高融点金属をエッ
チバックする第４工程と、選択的に配線を形成する第５
工程と、前記配線形成後の高融点金属層の表面に高融点
金属ナイトライド層を形成する第６工程と、を有するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14025091A JPH04364723A (ja) | 1991-06-12 | 1991-06-12 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14025091A JPH04364723A (ja) | 1991-06-12 | 1991-06-12 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04364723A true JPH04364723A (ja) | 1992-12-17 |
Family
ID=15264409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14025091A Pending JPH04364723A (ja) | 1991-06-12 | 1991-06-12 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04364723A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1780589A2 (en) * | 1999-04-12 | 2007-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP2009027161A (ja) * | 2007-07-18 | 2009-02-05 | Hynix Semiconductor Inc | フラッシュメモリ素子の製造方法 |
-
1991
- 1991-06-12 JP JP14025091A patent/JPH04364723A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1780589A2 (en) * | 1999-04-12 | 2007-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
| EP1780589A3 (en) * | 1999-04-12 | 2013-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
| US8866143B2 (en) | 1999-04-12 | 2014-10-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP2009027161A (ja) * | 2007-07-18 | 2009-02-05 | Hynix Semiconductor Inc | フラッシュメモリ素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6787468B2 (en) | Method of fabricating metal lines in a semiconductor device | |
| US6602782B2 (en) | Methods for forming metal wiring layers and metal interconnects and metal interconnects formed thereby | |
| KR100281887B1 (ko) | 반도체장치의 제조방법 | |
| JP2000228372A (ja) | 半導体装置の製造方法 | |
| JPH09326436A (ja) | 配線形成方法 | |
| US6451691B2 (en) | Methods of manufacturing a metal pattern of a semiconductor device which include forming nitride layer at exposed sidewalls of Ti layer of the pattern | |
| KR100290467B1 (ko) | 반도체소자의확산방지막형성방법 | |
| JPH04364723A (ja) | 半導体装置及びその製造方法 | |
| JPH1032248A (ja) | タングステン膜形成法 | |
| JPH06349774A (ja) | 埋込みプラグの形成方法 | |
| JP3246046B2 (ja) | 高融点金属膜の堆積方法 | |
| US20030006504A1 (en) | Contact structure, method of forming the same, semiconductor device, and method of manufacturing the same | |
| US5930670A (en) | Method of forming a tungsten plug of a semiconductor device | |
| JP2871943B2 (ja) | 半導体装置の製造方法 | |
| US20010016416A1 (en) | Method for fabricating contact plug | |
| JPH04364724A (ja) | 半導体装置及びその製造方法 | |
| JPH0888224A (ja) | 半導体装置およびその製造方法 | |
| JPH079893B2 (ja) | 半導体装置の製造方法 | |
| JPH0620997A (ja) | 半導体装置およびその製造方法 | |
| KR0144021B1 (ko) | 텅스텐 접합층을 이용한 콘택홀 매립 방법 | |
| KR20030090872A (ko) | 반도체 소자의 콘택 형성 방법 | |
| JPH06112157A (ja) | 半導体装置及びその製造方法 | |
| JPH0425159A (ja) | 電極配線の形成方法 | |
| JPH05160066A (ja) | 半導体装置及びその製造方法 | |
| KR100591717B1 (ko) | 반도체 장치의 금속층 형성 방법 |