JPH04364723A - Semiconductor device and manufacture thereof - Google Patents
Semiconductor device and manufacture thereofInfo
- Publication number
- JPH04364723A JPH04364723A JP14025091A JP14025091A JPH04364723A JP H04364723 A JPH04364723 A JP H04364723A JP 14025091 A JP14025091 A JP 14025091A JP 14025091 A JP14025091 A JP 14025091A JP H04364723 A JPH04364723 A JP H04364723A
- Authority
- JP
- Japan
- Prior art keywords
- melting point
- point metal
- high melting
- wiring
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 93
- 239000002184 metal Substances 0.000 claims abstract description 93
- 150000004767 nitrides Chemical class 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000002844 melting Methods 0.000 claims description 89
- 230000008018 melting Effects 0.000 claims description 85
- 238000000034 method Methods 0.000 claims description 16
- 238000005546 reactive sputtering Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 abstract description 8
- 238000007254 oxidation reaction Methods 0.000 abstract description 8
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 239000003870 refractory metal Substances 0.000 abstract 3
- 230000002040 relaxant effect Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005121 nitriding Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に係り、特に、下地とのエンクローチメントの防
止、配線の酸化防止を図り、配線の応力を緩和し、配線
の安定性を向上した半導体装置及びその製造方法に関す
る。[Industrial Application Field] The present invention relates to a semiconductor device and a method for manufacturing the same, and in particular, it aims to prevent encroachment with the underlying layer, prevent oxidation of wiring, relieve stress on the wiring, and improve the stability of the wiring. The present invention relates to a semiconductor device and a method for manufacturing the same.
【０００２】0002
【従来の技術】従来、半導体装置の配線として、アルミ
ニウム、或いは、その合金が一般的に用いられている。
近年、半導体装置の高集積化が進み、３次元構造を有す
る半導体装置が広く製造されている。この３次元構造を
有する半導体装置の製造工程では、通常、第１配線形成
工程後にトランジスタを形成するが、このトランジスタ
形成工程は、８００〜９００℃程度の高温熱処理を行う
必要がある。このため、この半導体装置には、融点の低
いアルミニウム配線やアルミニウム合金からなる配線を
使用することができないという問題があった。2. Description of the Related Art Conventionally, aluminum or an alloy thereof has generally been used as wiring for semiconductor devices. 2. Description of the Related Art In recent years, semiconductor devices have become highly integrated, and semiconductor devices having a three-dimensional structure are widely manufactured. In the manufacturing process of a semiconductor device having this three-dimensional structure, a transistor is usually formed after the first wiring formation process, but this transistor formation process requires high-temperature heat treatment at about 800 to 900°C. Therefore, this semiconductor device has a problem in that aluminum wiring having a low melting point or wiring made of an aluminum alloy cannot be used.
【０００３】そこで、この問題を解決するため、前記３
次元構造を有する半導体装置には、アルミニウムやアル
ミニウム合金の代わりに、例えば、タングステン（Ｗ）
等のような高融点金属を用いた配線が使用されている。[0003] Therefore, in order to solve this problem, the above three
For semiconductor devices with a dimensional structure, for example, tungsten (W) can be used instead of aluminum or aluminum alloy.
Wiring using high melting point metals such as
【０００４】0004
【発明が解決しようとする課題】しかしながら、前記高
融点金属は、酸化され易く、配線の信頼性に支障を来す
という問題があった。また、この高融点金属をコンタク
ト孔の埋め込み配線として用いる場合は、一般的に当該
高融点金属をＨ２ をソースガスとしてＣＶＤ法で形成
するため、例えば、シリコン基板上に高融点金属として
Ｗ膜を形成する場合、反応初期において、２ＷＦ６ ＋
３Ｓｉ→２Ｗ＋３ＳｉＦ４ （１）の
反応が生じる。そして、その後、Ｗ膜がシリコン基板上
にある程度以上形成されると、Ｗ膜自身が触媒となり、
ＷＦ６ ＋３Ｈ２ →Ｗ＋６ＨＦ
（２）の反応が生じ、Ｗ膜を形成する。こ
のため、ＷＦ６ が下地のシリコンと反応し、エンクロ
ーチメントが発生易いという問題があった。そして、前
記コンタクト孔の埋め込みに前記高融点金属１種のみを
使用すると、この部分に強い応力が発生するという問題
があった。[Problems to be Solved by the Invention] However, the high melting point metal has a problem in that it is easily oxidized, which impairs the reliability of wiring. Furthermore, when using this high-melting point metal as a wiring embedded in a contact hole, the high-melting point metal is generally formed by the CVD method using H2 as a source gas. If formed, 2WF6 + at the initial stage of the reaction
The reaction 3Si→2W+3SiF4 (1) occurs. Then, after a certain amount of W film is formed on the silicon substrate, the W film itself becomes a catalyst, and WF6 +3H2 →W+6HF
The reaction (2) occurs to form a W film. Therefore, there was a problem in that WF6 reacted with the underlying silicon and encroachment was likely to occur. When only one type of high melting point metal is used to fill the contact hole, there is a problem in that strong stress is generated in this part.
【０００５】そこで本発明は、このような問題を解決す
るためになされたものであり、高温熱処理に対しても安
定した性能を有し、下地とのエンクローチメントの防止
、配線の酸化防止を図り、配線の応力を緩和し、配線の
安定性を向上した半導体装置及びその製造方法を提供す
ることを目的とする。[0005]The present invention was made to solve these problems, and has stable performance even when subjected to high-temperature heat treatment, and prevents encroachment with the base and oxidation of the wiring. An object of the present invention is to provide a semiconductor device and a method for manufacturing the same in which stress in wiring is alleviated and stability of wiring is improved.
【０００６】[0006]
【課題を解決するための手段】この目的を達成するため
に本発明は、半導体基板上に絶縁膜を介して配線を形成
した半導体装置において、前記配線は、高融点金属層の
周りを高融点金属ナイトライド層で囲んだことを特徴と
する半導体装置を提供するものである。そして、前記絶
縁膜は、前記配線と半導体基板とを接続するコンタクト
孔を有し、当該コンタクト孔は、前記高融点金属ナイト
ライドと前記高融点金属とが埋め込まれてなり、当該高
融点金属ナイトライド層は、当該コンタクト孔の側壁及
び前記半導体基板との導通部に形成されてなることを特
徴とする半導体装置を提供するものである。[Means for Solving the Problem] In order to achieve this object, the present invention provides a semiconductor device in which wiring is formed on a semiconductor substrate via an insulating film, in which the wiring surrounds a high melting point metal layer. The present invention provides a semiconductor device characterized in that it is surrounded by a metal nitride layer. The insulating film has a contact hole connecting the wiring and the semiconductor substrate, and the contact hole is filled with the high melting point metal nitride and the high melting point metal. The present invention provides a semiconductor device characterized in that the ride layer is formed on the side wall of the contact hole and the conductive portion with the semiconductor substrate.
【０００７】また、半導体基板上の絶縁膜にコンタクト
孔を開口する第１工程と、反応性スパッタリング法によ
り高融点金属ナイトライド層を形成する第２工程と、高
融点金属層を形成する第３工程と、前記高融点金属をエ
ッチバックする第４工程と、選択的に配線を形成する第
５工程と、前記配線形成後の高融点金属層の表面に高融
点金属ナイトライド層を形成する第６工程と、を有する
ことを特徴とする半導体装置の製造方法を提供するもの
である。[0007] Furthermore, a first step of opening a contact hole in an insulating film on a semiconductor substrate, a second step of forming a high melting point metal nitride layer by a reactive sputtering method, and a third step of forming a high melting point metal layer. a fourth step of etching back the high melting point metal; a fifth step of selectively forming wiring; and a fourth step of forming a high melting point metal nitride layer on the surface of the high melting point metal layer after the wiring is formed. The present invention provides a method for manufacturing a semiconductor device characterized by comprising six steps.
【０００８】[0008]
【作用】請求項１記載の半導体装置によれば、配線を、
高融点金属層の周りを高融点金属ナイトライド層で囲ん
だ構造にしたことで、当該高融点金属ナイトライド層が
バリアメタルとして働き、その還元能力により当該高融
点金属が自然酸化膜等により酸化されることを防ぐこと
ができる。また、前記高融点金属ナイトライド層は、高
融点金属層に比べてストレスが小さいため、配線全体の
ストレスを緩和することができる。従って、高温熱処理
に対しても安定した性能を有し、且つ、配線の酸化を防
止し、配線の断線がなく、半導体装置の信頼性を向上す
ることができる。[Operation] According to the semiconductor device according to claim 1, the wiring is
By creating a structure in which a high melting point metal layer is surrounded by a high melting point metal nitride layer, the high melting point metal nitride layer acts as a barrier metal, and its reducing ability causes the high melting point metal to be oxidized by a natural oxide film, etc. You can prevent this from happening. Further, since the high melting point metal nitride layer has less stress than the high melting point metal layer, stress on the entire wiring can be alleviated. Therefore, it has stable performance even in high-temperature heat treatment, prevents oxidation of the wiring, prevents disconnection of the wiring, and improves the reliability of the semiconductor device.
【０００９】そして、請求項２記載の半導体装置によれ
ば、コンタクト孔に前記高融点金属ナイトライドと前記
高融点金属とを、当該コンタクト孔の側壁及び前記半導
体基板との導通部に前記高融点金属ナイトライド層が形
成された状態となるように埋め込むことで、前記利点に
加え、当該高融点金属層が直接シリコン基板に接触する
ことがないため、前記反応式（１）のように、ＷＦ６
が下地のシリコンと反応することがない結果、エンクロ
ーチメントが発生することがない。このため、当該コン
タクト孔の導通部における界面構造の劣化及び電気特性
の劣化を防止することができる。また、当該高融点金属
層が直接絶縁膜（ＳｉＯ２ 膜）と接触することもない
ので、当該高融点金属が酸化されることもない。According to the semiconductor device according to claim 2, the high melting point metal nitride and the high melting point metal are provided in the contact hole, and the high melting point metal is provided in the side wall of the contact hole and the conductive portion with the semiconductor substrate. By embedding in a state where a metal nitride layer is formed, in addition to the above advantages, since the high melting point metal layer does not come into direct contact with the silicon substrate, as shown in the reaction formula (1), WF6
does not react with the underlying silicon, so encroachment does not occur. Therefore, it is possible to prevent deterioration of the interface structure and electrical characteristics in the conductive portion of the contact hole. Further, since the high melting point metal layer does not come into direct contact with the insulating film (SiO2 film), the high melting point metal is not oxidized.
【００１０】また、請求項３記載の半導体装置の製造方
法によれば、反応性スパッタリング法により高融点金属
ナイトライド層を形成するため、下地のシリコンと当該
高融点金属ナイトライド層とが反応することがない。ま
た、その後、高融点金属層を形成するため、当該高融点
金属層が直接下地や絶縁膜に接触するのを防ぐことがで
きる。そして、前記高融点金属層をエッチバックするこ
とで、配線の膜厚を任意に決定することができる。また
、選択的に配線を形成した後の高融点金属層表面に高融
点金属ナイトライド層を形成するため、当該高融点金属
層の全周を当該高融点金属ナイトライド層で囲むことが
できる。従って、下地とのエンクローチメントの防止、
配線の酸化防止を図り、配線の応力を緩和し、配線の安
定性を向上した半導体装置を簡単に製造することができ
る。Further, according to the method for manufacturing a semiconductor device according to claim 3, since the high melting point metal nitride layer is formed by the reactive sputtering method, the underlying silicon and the high melting point metal nitride layer react. Never. Furthermore, since a high melting point metal layer is formed thereafter, it is possible to prevent the high melting point metal layer from directly contacting the base or the insulating film. By etching back the high melting point metal layer, the film thickness of the wiring can be arbitrarily determined. Further, since the high melting point metal nitride layer is formed on the surface of the high melting point metal layer after selectively forming the wiring, the entire circumference of the high melting point metal layer can be surrounded by the high melting point metal nitride layer. Therefore, prevention of encroachment with the substrate,
It is possible to easily manufacture a semiconductor device that prevents oxidation of wiring, relieves stress on wiring, and improves stability of wiring.
【００１１】[0011]
【実施例】次に、本発明に係る実施例について、図面を
参照して説明する。図１ないし図５は、本発明に係る半
導体装置の製造工程を示す部分断面図である。図１に示
す工程では、半導体基板１上に絶縁膜２としてＳｉＯ２
膜を形成し、これにコンタクト孔を開口する。その後
、反応性スパッタリング法により、半導体基板１の全面
に高融点金属ナイトライド層３として、ＷＮ層を３００
Å程度の膜厚で形成する。即ち、絶縁膜２上、コンタク
ト孔の導通部及び側壁に前記高融点金属ナイトライド層
３を形成する。この時、Ａｒガス：Ｎ２ ガス＝２：３
の割合で供給した。このように、反応性スパッタリング
法により高融点金属ナイトライド層３を形成することで
、半導体基板１と高融点金属ナイトライド層３との反応
を防止することができる。Embodiments Next, embodiments of the present invention will be described with reference to the drawings. 1 to 5 are partial cross-sectional views showing the manufacturing process of a semiconductor device according to the present invention. In the process shown in FIG. 1, SiO2 is formed as an insulating film 2 on a semiconductor substrate 1.
A film is formed and contact holes are opened in it. Thereafter, a WN layer with a thickness of 300 nm is applied as a high melting point metal nitride layer 3 on the entire surface of the semiconductor substrate 1 by a reactive sputtering method.
Formed with a film thickness of approximately 1.5 Å. That is, the high melting point metal nitride layer 3 is formed on the insulating film 2, on the conductive portion of the contact hole, and on the side walls. At this time, Ar gas: N2 gas = 2:3
was supplied at the rate of By forming the high melting point metal nitride layer 3 by the reactive sputtering method in this way, the reaction between the semiconductor substrate 1 and the high melting point metal nitride layer 3 can be prevented.
【００１２】次いで、図２に示す工程では、図１に示す
工程で得た高融点金属ナイトライド層３の全面にＣＶＤ
（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔ
ｉｏｎ）により、４５０℃、１００Ｔｏｒｒ、ＷＦ６
、Ｈ２ を使用した雰囲気で高融点金属層４として、Ｗ
層を１０００Å程度の膜厚で形成する。この高融点金属
層４は、高融点金属ナイトライド層３の存在により、直
接半導体基板１と接触することがないため、下地とのエ
ンクローチメントの発生が防止される。また、同様に、
絶縁膜２とも接触しないため、高融点金属層４が酸化さ
れることがない。Next, in the step shown in FIG. 2, the entire surface of the high melting point metal nitride layer 3 obtained in the step shown in FIG.
(Chemical Vapor Deposit
ion), 450℃, 100Torr, WF6
, H2 as the high melting point metal layer 4.
A layer is formed to a thickness of about 1000 Å. This high melting point metal layer 4 does not come into direct contact with the semiconductor substrate 1 due to the presence of the high melting point metal nitride layer 3, and therefore encroachment with the underlying layer is prevented from occurring. Also, similarly,
Since there is no contact with the insulating film 2, the high melting point metal layer 4 is not oxidized.
【００１３】次に、図３に示す工程では、図２に示す工
程で得た高融点金属層４を３０００Å程度の膜厚となる
までエッチバックする。このように、エッチバックする
ことで、簡単に任意の膜厚を設定することができる。次
いで、図４に示す工程では、図３に示す工程で得た半導
体基板１上に形成された高融点金属ナイトライド層３及
び高融点金属層４をパターニングして、配線を形成する
。Next, in the step shown in FIG. 3, the high melting point metal layer 4 obtained in the step shown in FIG. 2 is etched back to a thickness of about 3000 Å. By etching back in this manner, it is possible to easily set an arbitrary film thickness. Next, in the step shown in FIG. 4, the high melting point metal nitride layer 3 and the high melting point metal layer 4 formed on the semiconductor substrate 1 obtained in the step shown in FIG. 3 are patterned to form wiring.
【００１４】その後、図５に示す工程では、図４に示す
工程で得た半導体基板１に、８００℃、８×１０３ Ｔ
ｏｒｒ、ＮＨ３ の雰囲気で高圧窒化を行い、前記高融
点金属層４の表面に高融点金属ナイトライド層５として
ＷＮ層を形成する。この高圧窒化で高融点金属ナイトラ
イド層５を形成することで、高融点金属層４のサイド部
にも確実に高融点金属ナイトライド層５を形成すること
ができる。このようにして、高融点金属層４の全周を高
融点金属ナイトライド層３及び５で囲んだ構造を有する
配線を形成した。Thereafter, in the step shown in FIG. 5, the semiconductor substrate 1 obtained in the step shown in FIG.
High-pressure nitriding is performed in an atmosphere of NH3 and NH3 to form a WN layer as a high-melting metal nitride layer 5 on the surface of the high-melting metal layer 4. By forming the high melting point metal nitride layer 5 by this high-pressure nitriding, the high melting point metal nitride layer 5 can be reliably formed also on the side portions of the high melting point metal layer 4. In this way, a wiring having a structure in which the entire periphery of the high melting point metal layer 4 was surrounded by the high melting point metal nitride layers 3 and 5 was formed.
【００１５】以上の工程により、下地とのエンクローチ
メントの防止、配線の酸化防止を図り、配線の応力を緩
和し、配線の安定性を向上した半導体装置を得た。尚、
本実施例では、高融点金属ナイトライド層としてＷＮ層
を形成したが、これに限らず、ＭｏＮ、ＴａＮ、ＮｂＮ
等、他の高融点金属ナイトライド層を用いても同様の効
果を得ることができる。Through the above steps, a semiconductor device was obtained in which encroachment with the underlying layer was prevented, oxidation of the wiring was prevented, stress in the wiring was alleviated, and stability of the wiring was improved. still,
In this example, a WN layer was formed as a high melting point metal nitride layer, but the layer is not limited to this, but may include MoN, TaN, NbN,
Similar effects can be obtained by using other high melting point metal nitride layers such as nitride layers.
【００１６】また、高融点金属層としてＷ層を形成した
が、これに限らず、Ｍｏ、Ｔａ、Ｎｂ等、他の高融点金
属層を用いても同様の効果を得ることができることは、
勿論である。そして、前記高融点金属ナイトライド層を
構成する高融点金属と、前記高融点金属層に使用した高
融点金属とは、一致してもしなくてもよい。Further, although the W layer is formed as the high melting point metal layer, the same effect can be obtained by using other high melting point metal layers such as Mo, Ta, Nb, etc.
Of course. The high melting point metal constituting the high melting point metal nitride layer and the high melting point metal used for the high melting point metal layer may or may not be the same.
【００１７】また、図５に示す工程では、高圧窒化によ
り高融点金属ナイトライド層５を形成したが、高融点金
属層４の全表面に高融点金属ナイトライド層５の形成が
可能であれば、他の方法により高融点金属ナイトライド
層５を形成してもよい。In addition, in the process shown in FIG. 5, the high melting point metal nitride layer 5 is formed by high pressure nitriding, but if it is possible to form the high melting point metal nitride layer 5 on the entire surface of the high melting point metal layer 4. However, the high melting point metal nitride layer 5 may be formed by other methods.
【００１８】[0018]
【発明の効果】以上説明したように、請求項１記載の半
導体装置によれば、配線の構造を、高融点金属層の周り
を高融点金属ナイトライド層で囲んだ構造にしたことで
、当該高融点金属ナイトライド層がバリアメタルとして
働き、当該高融点金属が酸化するのを防ぐことができる
。また、前記高融点金属ナイトライド層は、高融点金属
層に比べてストレスが小さいため、配線全体のストレス
を緩和し、配線の断線を防ぐことができる。この結果、
高温熱処理に対しても安定した性能を有し、且つ、半導
体装置の信頼性を向上することができる。As explained above, according to the semiconductor device according to claim 1, the wiring structure is such that the high melting point metal layer is surrounded by the high melting point metal nitride layer, so that the The high melting point metal nitride layer acts as a barrier metal and can prevent the high melting point metal from being oxidized. Furthermore, since the high melting point metal nitride layer has less stress than the high melting point metal layer, it can relieve stress on the entire wiring and prevent disconnection of the wiring. As a result,
It has stable performance even in high-temperature heat treatment, and can improve the reliability of the semiconductor device.
【００１９】そして、請求項２記載の半導体装置によれ
ば、コンタクト孔内においても、前記高融点金属層が直
接半導体基板に接触することがなく、また、当該高融点
金属層が直接絶縁膜と接触することもない。この結果、
前記効果に加え、下地とのエンクローチメントの発生を
防止し、さらに、埋め込み配線の酸化も防止することが
でき、より半導体装置の信頼性を向上することができる
。According to the semiconductor device according to the second aspect, the high melting point metal layer does not directly contact the semiconductor substrate even in the contact hole, and the high melting point metal layer does not directly contact the insulating film. There is no contact. As a result,
In addition to the above-mentioned effects, encroachment with the underlying layer can be prevented, and oxidation of the buried wiring can also be prevented, so that the reliability of the semiconductor device can be further improved.
【００２０】また、請求項３記載の半導体装置の製造方
法によれば、下地とのエンクローチメントの発生がなく
、配線の酸化を防止し、且つ、配線の応力を緩和し、配
線の安定性を向上した、信頼性の高い半導体装置を簡単
に製造することができる。Further, according to the method for manufacturing a semiconductor device according to claim 3, encroachment with the underlying layer does not occur, oxidation of the wiring is prevented, stress on the wiring is alleviated, and stability of the wiring is improved. Improved and highly reliable semiconductor devices can be easily manufactured.
【図１】本発明の実施例に係る半導体装置の製造工程を
示す部分断面図である。FIG. 1 is a partial cross-sectional view showing a manufacturing process of a semiconductor device according to an embodiment of the present invention.
【図２】本発明の実施例に係る半導体装置の製造工程を
示す部分断面図である。FIG. 2 is a partial cross-sectional view showing a manufacturing process of a semiconductor device according to an embodiment of the present invention.
【図３】本発明の実施例に係る半導体装置の製造工程を
示す部分断面図である。FIG. 3 is a partial cross-sectional view showing a manufacturing process of a semiconductor device according to an embodiment of the present invention.
【図４】本発明の実施例に係る半導体装置の製造工程を
示す部分断面図である。FIG. 4 is a partial cross-sectional view showing a manufacturing process of a semiconductor device according to an embodiment of the present invention.
【図５】本発明の実施例に係る半導体装置の製造工程を
示す部分断面図である。FIG. 5 is a partial cross-sectional view showing a manufacturing process of a semiconductor device according to an embodiment of the present invention.
１ 半導体基板 ２ 絶縁膜 ３ 高融点金属ナイトライド層 ４ 高融点金属層 ５ 高融点金属ナイトライド層 1 Semiconductor substrate 2 Insulating film 3 High melting point metal nitride layer 4 High melting point metal layer 5 High melting point metal nitride layer
Claims (3)
形成した半導体装置において、前記配線は、高融点金属
層の周りを高融点金属ナイトライド層で囲んだことを特
徴とする半導体装置。1. A semiconductor device in which wiring is formed on a semiconductor substrate via an insulating film, wherein the wiring includes a high melting point metal layer surrounded by a high melting point metal nitride layer.
とを接続するコンタクト孔を有し、当該コンタクト孔は
、前記高融点金属ナイトライドと前記高融点金属とが埋
め込まれてなり、当該高融点金属ナイトライド層は、当
該コンタクト孔の側壁及び前記半導体基板との導通部に
形成されてなることを特徴とする請求項１記載の半導体
装置。2. The insulating film has a contact hole connecting the wiring and the semiconductor substrate, and the contact hole is filled with the high melting point metal nitride and the high melting point metal, and the high melting point metal nitride and the high melting point metal are embedded in the contact hole. 2. The semiconductor device according to claim 1, wherein a melting point metal nitride layer is formed on a side wall of the contact hole and a conductive portion with the semiconductor substrate.
を開口する第１工程と、反応性スパッタリング法により
高融点金属ナイトライド層を形成する第２工程と、高融
点金属層を形成する第３工程と、前記高融点金属をエッ
チバックする第４工程と、選択的に配線を形成する第５
工程と、前記配線形成後の高融点金属層の表面に高融点
金属ナイトライド層を形成する第６工程と、を有するこ
とを特徴とする半導体装置の製造方法。3. A first step of opening a contact hole in an insulating film on a semiconductor substrate, a second step of forming a high melting point metal nitride layer by a reactive sputtering method, and a third step of forming a high melting point metal layer. a fourth step of etching back the high melting point metal; and a fifth step of selectively forming wiring.
and a sixth step of forming a high melting point metal nitride layer on the surface of the high melting point metal layer after the wiring is formed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14025091A JPH04364723A (en) | 1991-06-12 | 1991-06-12 | Semiconductor device and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14025091A JPH04364723A (en) | 1991-06-12 | 1991-06-12 | Semiconductor device and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04364723A true JPH04364723A (en) | 1992-12-17 |
Family
ID=15264409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14025091A Pending JPH04364723A (en) | 1991-06-12 | 1991-06-12 | Semiconductor device and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04364723A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1780589A2 (en) * | 1999-04-12 | 2007-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP2009027161A (en) * | 2007-07-18 | 2009-02-05 | Hynix Semiconductor Inc | Method of fabricating flash memory device |
-
1991
- 1991-06-12 JP JP14025091A patent/JPH04364723A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1780589A2 (en) * | 1999-04-12 | 2007-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
| EP1780589A3 (en) * | 1999-04-12 | 2013-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
| US8866143B2 (en) | 1999-04-12 | 2014-10-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP2009027161A (en) * | 2007-07-18 | 2009-02-05 | Hynix Semiconductor Inc | Method of fabricating flash memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6787468B2 (en) | Method of fabricating metal lines in a semiconductor device | |
| US6602782B2 (en) | Methods for forming metal wiring layers and metal interconnects and metal interconnects formed thereby | |
| KR100281887B1 (en) | Manufacturing Method of Semiconductor Device | |
| JP2000228372A (en) | Manufacture of semiconductor device | |
| US6451691B2 (en) | Methods of manufacturing a metal pattern of a semiconductor device which include forming nitride layer at exposed sidewalls of Ti layer of the pattern | |
| KR100290467B1 (en) | Method of forming a metal barrier film in a semiconductor device | |
| JPH04364723A (en) | Semiconductor device and manufacture thereof | |
| JPH1032248A (en) | Formation of tungsten film | |
| JPH06349774A (en) | Method of forming buried plug | |
| JP3246046B2 (en) | Deposition method of refractory metal film | |
| US20030006504A1 (en) | Contact structure, method of forming the same, semiconductor device, and method of manufacturing the same | |
| US5930670A (en) | Method of forming a tungsten plug of a semiconductor device | |
| JP2871943B2 (en) | Method for manufacturing semiconductor device | |
| US20010016416A1 (en) | Method for fabricating contact plug | |
| JPH04364724A (en) | Semiconductor device and manufacture thereof | |
| JPH0888224A (en) | Semiconductor device and its manufacture | |
| JPH079893B2 (en) | Method for manufacturing semiconductor device | |
| JPH0620997A (en) | Semiconductor device and production thereof | |
| KR100247643B1 (en) | A reaction chamber for forming metal layer and method for forming metal layer in semiconductor device using the same | |
| KR0144021B1 (en) | Contact hole embedding method using tungsten bonding layer | |
| KR20030090872A (en) | Method for forming a semiconductor device's contact | |
| JPH06112157A (en) | Semiconductor device and manufacturing method thereof | |
| JPH0425159A (en) | Forming method of electrode wiring | |
| JPH05160066A (en) | Semiconductor device and manufacture thereof | |
| KR100591717B1 (en) | Metal layer formation method of a semiconductor device |