JPH05160066A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、コンタクトホ−ルが良形な形状の導
電材料で充填され、素子と配線とが低いコンタクト抵抗
で接続できるコンタクトホ−ルを有する半導体装置を提
供することを目的とする。 【構成】半導体基板１上に形成され、この半導体基板１
に設けれた不純物拡散層３上にコンタクトホ−ル５を有
する絶縁膜４と、コンタクトホ−ル５の少なくとも底部
に形成された反応防止膜６と、コンタクトホ−ル５を充
填するシリコンとシリサイド膜７とを備えていることを
特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の接続孔の
構造及びその製造方法に関する。

【０００２】

【従来の技術】図２９には従来の製造方法により得られ
たコンタクトホールの形状断面図が示されている。これ
を製造工程に従い説明すると、最初、シリコン基板１５
１上に素子分離のために絶縁膜１５２を形成する。次に
素子形成領域に不純物拡散層１５３を形成し、全面に絶
縁膜１５４を堆積した後、フォトリソグラフィ工程とエ
ッチング工程とによりコンタクトホ−ル１５５を形成す
る。次いで上記工程で用いたフォトレジストを剥離した
後、アルミニウム膜１５６をスパッタリング法を用いて
堆積する。

【０００３】このような方法では、コンタクトホ−ル１
５５の側部におけるアルミニウム膜１５６が非常に薄く
なるので断線が起こり易くなり、微細な素子には向かな
いという問題があった。更に、コンタクトホ−ル１５５
上部でのアルミニウム膜１５６のオーバハング形状も問
題となる。即ち、このようなオ−バ−ハング部は、後工
程の絶縁膜の堆積時に、絶縁膜中にボイドが発生する原
因となり、信頼性上の問題をひきおこす。

【０００４】そこで、このような問題を解決するため
に、コンタクトホ−ルに導電性材料を埋め込むという方
法が提案された。具体的には、選択ＣＶＤ法を用いてア
ルミニウムやタングステンなどの金属でコンタクトホ−
ルを充填したり、ＬＰＣＶＤ法を用いてポリシリコンを
堆積した後、その全面をエッチバックし、コンタクトホ
−ルにポリシリコンで埋め込むという方法がある。

【０００５】しかしながら、金属を用いた場合には、半
導体と金属との界面の制御が難しく、しかも加工が困難
なことから良好な埋め込み形状を得るのが困難であると
いう問題があった。また、選択ＣＶＤ法では、深さの違
うコンタクトホ−ルを同時に埋め込むのが難しいという
問題がった。また、ポリシリコンを用いた場合には、良
好な埋め込み形状は得られるが、電気抵抗が高くなると
いう問題があった。

【０００６】

【発明が解決しようとする課題】上述の如く従来の技術
では、素子の微細化に伴ない発生し易くなるコンタクト
ホ−ルでの断線を防止するために、コンタクトホ−ルを
導電材料で埋め込んでいたが、良好な形状と低抵抗とを
同時に満たすことができなかった。

【０００７】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、コンタクトホ−ルが良
形な形状の導電材料で充填され、素子と配線とが低いコ
ンタクト抵抗で接続できるコンタクトホ−ルを有する半
導体装置とその製造方法を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置は、接続孔の少なくとも底部
に反応防止膜を設けたことを特徴とする。また、本発明
の他の半導体装置は、接続孔に充填されたシリコンの体
積と同定度の体積のシリサイド膜で接続孔を充填したこ
とを特徴とする。

【０００９】本発明の半導体装置の製造方法は、接続孔
開孔後に反応防止層を形成する工程と、シリコン膜を接
続孔に埋め込む工程と、埋め込まれたシリコンをシリサ
イド化する工程と、少くとも不要なシリサイド膜を除去
する工程とを備えていることを特徴とする。ここで、シ
リサイド化工程とシリサイド膜の除去工程は入れかわっ
てもかまわない。また、シリサイド化の工程によって接
続孔中のシリコンが全てシリサイド化されなくても良
い。

【００１０】本発明の他の製造方法は、シリサイド化の
際に消費されるシリコン膜の体積よりシリサイド膜の体
積のほうが大きくなる、シリサイド材料となる金属膜を
接続孔に充填することを特徴とする。

【００１１】

【作用】本発明の半導体装置では、反応防止膜を設けて
あるので、接続孔に導電性材料充填するために、半導体
基板に不必要な反応が生じたり、ダメ−ジを受けたりす
るといった問題を防止できる。

【００１２】また、本発明の他の半導体装置では、接続
孔に充填されたシリコンの体積と同定度の体積のシリサ
イド膜で接続孔を充填するので、表面が平坦になり、も
って凸部の無い配線となる金属膜を形成できる、

【００１３】本発明の半導体装置の製造方法では、反応
防止膜を形成するので、ｎ形不純物拡散層、ｐ形不純物
層の区別をなく後の工程を行なうことができ、更にシリ
サイド化工程で金属と半導体基板との間の反応も防止で
きる。また、反応防止膜はエッチングストッパとして働
き、余剰膜除去工程で絶縁膜がエッチングされるのを防
止できる。また、接続孔に導電性材料を埋め込むので、
コンタクト抵抗の上昇を招くこと無く、この後の配線形
成工程での配線金属のカバレージを改善したり、さらに
後の絶縁膜堆積工程での絶縁膜中のボイドの発生を防止
できる。

【００１４】また、本発明の他の半導体装置の製造方法
では、接続孔に充填されたシリコン膜の体積より大きい
シリサイド膜を形成するので、シリコン膜に発生したボ
イドやへこみを修復できる。

【００１５】

【実施例】以下、図面を参照しながら実施例を説明す
る。図１は本発明の第１の実施例に係るコンタクトホ−
ルの形状断面図である。

【００１６】半導体基板１の表面には、絶縁膜２で他の
素子と分離された不純物拡散層３が設けられている。半
導体基板１は、不純物拡散層３上にコンタクトホ−ル５
が形成された絶縁膜４で被覆されている。このコンタク
トホール５の側部及び底部には、反応防止膜としてチタ
ンナイトライド膜６が形成されている。また、コンタク
トホール５の上部にはシリサイド膜７、そして下部には
シリコン膜８が形成されている。このような構造では良
好なコンタクト埋め込み形状が得やすい他に、シリサイ
ド膜７が抵抗を下げるので、低いコンタクト抵抗が得ら
れる。図２は本発明の第２の実施例に係るコンタクトホ
−ルの埋め込み方法を示す工程図である。

【００１７】先ず、図２（ａ）に示すように、半導体基
板１１上を絶縁膜１２で素子分離し、不純物拡散層１３
を形成する。次いで厚さ約１μｍの絶縁膜１４を半導体
基板１１上に堆積した後、フォトリソグラフィ工程とエ
ッチング工程とを用いて、不純物拡散層１３上の絶縁膜
１４に、幅が１μｍのコンタクトホール１５を開孔す
る。次いで上記フォトリソグラフィ工程で塗布したフォ
トレジストを除去した後、反応防止膜１６として厚さ約
５０ｎｍのチタンナイトライド膜を、ＣＶＤ法或いはス
パッタ法を用いて基板１１上に堆積する。反応防止膜と
しては、チタンナイトライド膜の他にタングステンナイ
トライド膜などを用いてもよい。

【００１８】次に図２（ｂ）に示すように、コンタクト
ホール１５の深さより厚いシリサイド膜、例えば、厚さ
約６００ｎｍのチタンシリサイド膜１７をＣＶＤ法を用
いて基板１１上に堆積する。この場合、良好な埋め込み
形状が得られる。

【００１９】次に図２（ｂ）に示すように、フォトレジ
スト（不図示）を塗布し、全面に異方性エッチングを反
応防止膜１６が露出するまで行なう。この結果、コンタ
クトホ−ル１５はチタンシリサイド膜１７で充填され、
コンタクトホ−ル１５以外の部分のチタンシリサイド膜
１７は除去される。

【００２０】以上の方法では、コンタクトホ−ル１５は
チタンシリサイド膜１７で充填されているので断線シリ
サイドが起こり難くなる。更に、チタンシリサイド膜１
７ははポリシリコン膜より低抵抗なので、反応防止膜１
６を介して不純物拡散１３と接続している低抵抗なチタ
ンシリサイド領域を実現できる。また、反応防止膜１６
を設けたので、ｎ型不純物拡散層，ｐ型不純物拡散層の
区別なくコンタクトホ−ルを導電材料で充填できる。図
３，図４は本発明の第３の実施例に係るコンタクトホ−
ルの埋め込み方法を示す工程図である。先ず、図３
（ａ）に示すように、即ち、図２（ａ）と同様にして、
半導体基板２１に絶縁膜２２，２４、不純物拡散層２
３，反応防止膜２６を形成する。

【００２１】次に図３（ｂ）に示すように、ＣＶＤ法を
用いて厚さ約６００ｎｍの多結晶又はアモルファス状の
シリコン膜２７を全面に堆積する。なお、堆積中あるい
は堆積後に不純物をシリコン膜２７に導入しても良い。
次いでスパッタ法を用いて厚さ約４００ｎｍのチタン膜
２８をシリコン膜２７上に堆積する。

【００２２】次に図３（ｃ）に示すように、７００℃の
窒素雰囲気でアニールすることで、シリコン膜２７をシ
リサイド化し、チタンシリサイド膜２９を形成する。こ
のとき、コンタクトホール２５以外の部分のシリコン膜
２７は完全にシリサイド化される。また、コンタクトホ
ール２５内のシリコン膜２７は上部がシリサイド化さ
れ、反応防止膜２６の近傍に未反応のシリコン膜２７が
残る。この未反応のシリコン膜２７は、シリサイド化反
応にともなうアドヒージョンの変化を防止し、埋め込ま
れたチタンシリサイド膜２９の剥がれを防止する効果が
ある。

【００２３】そして図４に示すように、エッチバック法
を用いて、コンタクトホール２５以外の部分のチタンシ
リサイド膜２９を除去する。このとき、反応防止膜２６
が同時にエッチングされてもかまわない。以上の方法で
も先に説明した実施例と同様な効果が得られる。図５，
図６は本発明の第４の実施例に係るコンタクトホ−ルの
埋め込み方法を示す工程図である。

【００２４】先んず、図５（ａ）に示すように、即ち、
図２（ａ）と同様にして、半導体基板３１に絶縁膜３
２，３４、不純物拡散層３３，コンタクトホ−ル３５，
反応防止膜３６を形成する。

【００２５】次に図５（ｂ）に示すように、ＣＶＤ法を
用いて厚さ約６００ｎｍのポリシリコン膜３７を反応防
止膜３６上に堆積する。この状態ではポリシリコン膜３
７はコンタクトホール３５上に良好に埋め込まれる。

【００２６】次に図５（ｃ）に示すように、ケミカル・
ドライエッチング（ＣＤＥ）法を用いてポリシリコン膜
３７の全面をエッチングし、コンタクトホール３５上以
外の部分のポリシリコン膜３７を除去し、反応防止膜３
６を露出せしめる。このとき若干のポリシリコン膜３７
が残っても、後工程のシリサイデーション工程でシリサ
イド化され除去されるのでかまわない。この後、スパッ
タ法を用いて全面に厚さ約４００ｎｍのチタン３８膜を
堆積する。

【００２７】次に図６に示すように、第３の実施例で示
したのと同様のアニールを行なって、チタンシリサイド
膜３９を形成する。このとき、コンタクトホール３５上
のチタン膜３８はシリサイド化されるが、コンタクトホ
ール３５以外の部分のチタン膜３８はそのまま残る。次
いで過酸化水素水を含んだ液を用いて、この未反応のチ
タン膜３８を選択的に除去する。このような方法でも先
に説明した実施例と同様な効果が期待できる。図７，図
８は本発明の第５の実施例に係るコンタクトホ−ルの埋
め込み方法を示す工程図である。

【００２８】先ず、図７（ａ）に示すように、即ち、図
２（ａ）と同様にして、半導体基板４１に絶縁膜４２，
４４、不純物拡散層４３，コンタクトホ−ル４５，反応
防止膜４６を形成する。

【００２９】次に図７（ｂ）に示すように、スパッタ法
を用いて厚さ１００ｎｍのチタン膜４７を形成し、引き
続き、ＣＶＤ法を用いて厚さ５００ｎｍのポリシリコン
膜４８を形成する。

【００３０】次に図７（ｃ）に示すように、シリサイド
化工程によりチタン膜４７とポリシリコン膜４８とを反
応させ、チタンシリサイド膜４９を形成する。このと
き、チタン膜４７と不純物拡散層４３との反応は、反応
防止膜４６により防止される。また、チタン膜４７がコ
ンタクトホ−ル４５の側部にも存在しているため、この
部分にもチタンシリサイド膜４９が形成される。したが
って、コンタクトホ−ル４５中のチタンシリサイド膜４
９の量が大きくなり、より低抵抗化が図れる。

【００３１】そして図８に示すように、エッチバック法
又はＣＤＥ法を用いて余剰のポリシリコン膜４８とコン
タクトホ−ル４５以外の部分のチタンシリサイド膜４９
を除去することで、良好なコンタクト埋め込み形状が得
られる。

【００３２】以上の方法によれば、コンタクトホ−ル４
５の側壁にもチタンシリサイド膜４９が形成されるた
め、コンタクトホ−ル４５内の全体のチタンシリサイド
膜４９が多くなり、より低抵抗のコンタクト抵抗が実現
できる。図９は本発明の第６の実施例に係るコンタクト
ホ−ルの埋め込み方法を示す工程図である。

【００３３】先ず、図９（ａ）に示すように、即ち、図
７（ａ），７（ｂ）と同様にして、半導体基板５１に絶
縁膜５２，５４、不純物拡散層５３，コンタクトホ−ル
５５，反応防止膜５６，チタン膜５７，ポリシリコン膜
５８を形成する。

【００３４】次に図９（ｂ）に示すように、エッチバッ
ク法を用いてコンタクトホ−ル５５以外の部分のポリシ
リコン膜５８とチタン膜５７を除去する。この段階で
は、コンタクトホ−ル５５はチタン膜５７とポリシリコ
ン膜５８とで充填される。そして図９（ｃ）に示すよう
に、熱処理工程を行なってコンタクトホ−ル５７中にチ
タンシリサイド膜５９を形成する。

【００３５】以上の方法よれば、第５の実施例に比べて
シリサイド化される面積が小さいので、シリサイド化に
ともなうストレスの影響を小さくできるという利点があ
る。図１０は本発明の第７の実施例に係るコンタクトホ
−ルの埋め込み方法を示す工程図である。

【００３６】先ず、図１０（ａ）に示すように、即ち、
図９（ａ）と同様にして、半導体基板６１に絶縁膜６
２，６４、不純物拡散層６３，コンタクトホ−ル６５，
反応防止膜６６，第１のチタン膜６７ａ，ポリシリコン
膜６８を形成した後、スパッタ法を用いて厚さ約２００
ｎｍの第２のチタン膜６７ｂをポリシリコン膜６８上に
堆積する。

【００３７】次に図１０（ｂ）に示すように、シリサイ
ド化工程により、ポリシリコン膜６８とチタン膜６７
ａ，６７ｂとを反応させ、チタンシリサイド膜６９を形
成する。このとき、コンタクトホ−ル８５中のポリシリ
コン膜６８は、全てがチタンシリサイド化するか、ある
いは若干のポリシリコン膜６８が残る。

【００３８】そして図１０（ｃ）に示すように、余剰の
チタンシリサイド膜６９をエッチバック法を用いて除去
することで、良好なチタンシリサイド膜６９の埋め込み
形状が得られる。

【００３９】本実施例では、第５，６の実施例に比べ、
コンタクトホ−ル孔に埋め込まれるチタンシリサイド膜
６９の量が増大するため、より低抵抗のコンタクト抵抗
が得られる。図１１は本発明の第８の実施例に係るコン
タクトホ−ルの埋め込み方法を示す工程図である。

【００４０】先ず、図１１（ａ）に示すように、即ち、
図９（ａ），（ｂ）と同様の工程により、半導体基板７
１に絶縁膜７２，７４、不純物拡散層７３，コンタクト
ホ−ル７５，反応防止膜７６，チタン膜７７ａ，ポリシ
リコン膜７８を形成した後、スパッタ法を用いてチタン
膜７７ｂを全面に堆積する。

【００４１】次に図１１（ｂ）に示すように、シリサイ
ド化工程を行なうことによって、コンタクトホ−ル孔７
５内にチタンシリサイド膜７９を形成する。このとき、
コンタクトホ−ル７５以外の部分には未反応のチタン膜
７７ｂが残る。

【００４２】次に図１１（ｃ）に示すように、過酸化水
素水を含む溶液中の処理を施して、未反応のチタン膜７
７ｂを除去することで、コンタクトホ−ル７５に良好な
チタンシリサイド膜７９を埋め込みができる。図１２は
本発明の第９の実施例に係るコンタクトホ−ルの埋め込
み方法を示す工程図である。

【００４３】上記第１〜第８の実施例では、反応防止膜
はコンタクトホ−ルの側部及び底部に形成されていた
が、反応防止膜は少なくともコンタクト孔底部に形成さ
れていればよい。以下、コンタクト底部にのみ反応防止
膜を形成する一方法を示す。

【００４４】先ず、図１２（ａ）に示すように、即ち、
図２（ａ）の工程と同様にして、半導体基板８１に絶縁
膜８２，８４，不純物拡散層８３，コンタクトホ−ル８
５，そしてスパッタ法により厚さ５０ｎｍのチタン膜８
６を形成する。次いでシリサイド化工程を行ない、不純
物拡散層８３と接している部分、即ち、コンタクトホ−
ル８５の底部のみにチタンシリサイド膜８７を形成す
る。次に図１２（ｂ）に示すように、過酸化水素水を含
んだ溶液中での処理を行ない、未反応のチタン膜８６を
選択的に除去する。

【００４５】次に図１２（ｃ）に示すように、Ｎ₂ プラ
ズマ雰囲気でアニールを行なうことで、チタンシリサイ
ド膜８７の表面に、反応防止膜となるチタンナイトライ
ド膜８８を形成できる。以下、実施例第３〜８のいずれ
かの工程を行ない、コンタクトホ−ル８５をチタンシリ
サイド膜で充填すれば良い。

【００４６】なお、上記第２〜９の実施例では、充填物
がチタンシリサイド膜の場合について説明したが、他の
シリサイド膜、例えば、モリブデンシリサイド膜、タン
グステンシリサイド膜、コバルトシリサイド膜、ニッケ
ルシリサイド膜、バナジウムシリサイド膜、パラジウム
シリサイド膜、白金シリサイド膜の場合でも同様な効果
が得られる。図１３〜図１５は本発明の第１０の実施例
に係るコンタクトホ−ルの埋め込み方法を示す工程図で
ある。

【００４７】先ず、図１３（ａ）に示すように、シリコ
ン基板９１上に絶縁膜９２を形成して素子分離領域を形
成した後、不純物拡散層９３，電極及び配線となる所定
形状のポリシリコン膜９４を形成する。

【００４８】次に図１３（ｂ）に示すように、従来の技
術を用いて、不純物拡散層９３上及びポリシリコン膜９
４上のみに、チタンシリサイド膜（ＴｉＳｉ₂ 膜）９５
を形成する。

【００４９】次に図１３（ｃ）に示すように、絶縁膜９
７を堆積した後、この絶縁膜９７をエッチングしてポリ
シリコン膜９４及び不純物拡散層９３上にそれぞれコン
タクトホール９８ａ，９８ｂを形成する。このときチタ
ンシリサイド膜９５はエッチングストッパとして働く。

【００５０】次に図１４（ａ）に示すように、ポリシリ
コン膜９９を全面に堆積する。このとき、径が小さくて
も、浅いコンタクトホ−ル９８ａ，深いコンタクトホ−
ル９８ｂはともにポリシリコン膜９９で充填され、ポリ
シリコン膜９９の表面の形状は平坦になる。

【００５１】次に図１４（ｂ）に示すように、ポリシリ
コン膜９９の全面をエッチングし、コンタクトホ−ル９
８ａ，９８ｂ内のみにポリシリコン膜９９を残存せしめ
る。次いでスパッタ法を用いてニッケル膜１００を全面
に堆積する。

【００５２】次に図１４（ｃ）に示すように、６００℃
のＮ₂ 雰囲気でアニールを行なうことにより、ニッケル
膜１００中のＮｉ原子がポリシリコン膜９９中に拡散し
ながら反応し、ニッケルシリサイド膜（ＮｉＳｉ膜）１
０１が上から形成されていく。次いで未反応のニッケル
膜１００を、例えば、Ｈ₂Ｏ₂ とＨＣｌとの混合液など
を用いて、選択的に除去する。

【００５３】この工程でのシリサイド化は、チタンシリ
サイド膜９５の表面で止まり、ポリシリコン膜９４や不
純物拡散層９３は反応しない。このため、浅いコンタク
トホール９８ａで先に全部のポリシリコン膜９９がシリ
サイド化してしても、深いコンタクトホ−ル９８ｂ中で
のシリサイド化が終了するまで、浅いコンタクトホール
９８ａでは反応はそれ以上進行しない。しかもこのシリ
サイド化は十分低温で反応がおこるので、下地の不純物
が再分布することはない。また、自己整合的に、即ち、
フォトリソグラフィを用いずに選択的に深さの異なるコ
ンタクトホール９８ａ，９８ｂを完全に低抵抗材料で埋
め込めるので、平坦で低抵抗なコンタクトが実現でき
る。更に、チタンシリサイド膜９５が、ポリシリコン膜
９４とニッケルシリサイド膜１０１と間に存在するの
で、熱的に安定で信頼性の高いコンタクトが得られる。

【００５４】次に図１５に示すように、基板９１に配線
となるアルミニウム膜１０２を堆積する。アルミニウム
膜１０２の下地は平坦なので、断線などの不良は生じな
い。また、アルミニウム膜１０２の上に堆積する絶縁膜
にもボイドは発生しない。

【００５５】かくして本実施例では、チタンシリサイド
膜９５を設けたので、異なる深さのコンタクトホ−ル９
８ａ，９８ｂ中のポリシリコン膜９９を同時且つ選択的
にチタンシリサイド膜で充填でき、低抵抗で信頼性の高
いコンタクトが上層配線と取れる。

【００５６】図１６は本発明の第１１の実施例に係るコ
ンタクトホ−ルの埋め込み方法を示す図である。なお、
図１３と対応する部分には図１３と同一符号を付してあ
り、詳細な説明は省略する。

【００５７】この実施例が第１０の実施例と異なる点
は、図１３（ｂ）の工程後、チタンシリサイド膜９５の
窒化してＴｉＮ膜１０３を形成したことにある。チタン
シリサイド膜９５の表面を窒化するには、窒素のイオン
注入、窒素雰囲気或いはアンモニア雰囲気でアニールを
行なえばできる。また。ＣＶＤ法やメッキ法などによっ
て自己整合的に形成しても良い。の後の工程は第１０の
実施例のそれと同様である。

【００５８】以上述べた方法でも、先に説明した実施例
の場合と同様な効果が得られるのは勿論のこと、ＴｉＮ
膜１０３は、チタンシリサイド膜９５に比べて、熱的に
より安定なので更に信頼性の高いコンタクトが得られ
る。

【００５９】図１７は本発明の第１２の実施例に係るコ
ンタクトホ−ルの埋め込み方法を示す図である。なお、
図１３と対応する部分には図１３同一符号を付してあ
り、詳細な説明は省略する。

【００６０】この実施例が第１１の実施例と異なる点
は、図１３（ｃ）の工程後、チタンシリサイド膜９５の
窒化してＴｉＮ膜１０３を形成したことにある。この後
の工程は第１０の実施例と同様に行なえば良い。

【００６１】以上の述べた方法でも、先に説明した実施
例の場合と同様な効果が得られるのは勿論のこと、Ｔｉ
Ｎ膜１０３の形成後に絶縁膜９７を堆積する必要がない
で、ＴｉＮ膜１０３の表面が酸化され難いという利点が
ある。

【００６２】図１８は本発明の第１３の実施例に係るコ
ンタクトホ−ルの埋め込み方法を示す工程図である。な
お、図１３，図１４と対応する部分には図１３，図１４
と同一符号を付してあり、詳細な説明は省略する。

【００６３】先ず、図１８（ａ）に示すように、即ち、
図１３（ｃ）までと同様な工程により、コンタクトホ−
ル９８ａ，９８ｂを形成する。但し、ここでは、図１３
（ｂ）に示すシリサイド膜９５は形成しない。次いでス
パッタ法或いはＣＶＤ法を用いて全面に薄いＴｉＮ膜１
０４を堆積する。

【００６４】次に図１８（ｂ）に示すように、ポリシリ
コン膜１０５を全面に厚く堆積し、これをＲＩＥ法によ
りエッチバックする。このとき絶縁膜９７の表面のＴｉ
Ｎ膜１０４は除去される。また、ＣＤＥ法を用いてエッ
チバックを行なうと図１９に示すように、絶縁膜９７上
にもＴｉＮ膜１０４を残存せしめることができる。この
場合、ポリシリコン膜１０４の表面をＨＦ処理できるの
で、自然酸化膜の除去が容易になり、良好な状態で次の
金属膜を堆積できる。この後に工程は第１０の実施例と
同様である。なお、本実施例ではチタンシリサイド膜９
５を設けなかったが、勿論、チタンシリサイド膜９５を
設けてあっても良い。また、図１９に示すようにＴｉＮ
膜１０４を絶縁膜９７上に残すようにしても良い。以上
の方法でも先に説明した実施例と同様な効果が得られ
る。

【００６５】図２０は本発明の第１４の実施例に係るコ
ンタクトホ−ルの埋め込み方法を示す図である。なお、
図１８と対応する部分には図１８と同一符号を付してあ
り、詳細な説明は省略する。

【００６６】この実施例が第１３の実施例と異なる点
は、ＴｉＮ膜１０４の代わりにＴｉ膜を堆積したことに
ある。即ち、Ｔｉ膜を堆積した後、６００〜８００℃程
度の温度でアニールを行ない、ポリシリコン膜９４と接
している部分のＴｉ膜をチタンシリサイド膜９５に変え
る。未反応のＴｉ膜は、例えば、Ｈ₂ Ｏ₂ とＨ₂ ＳＯ₄
との混合液で選択的にエッチング除去できる。以上のよ
うにしてコンタクトホ−ル９８ａ，９８ｂの底部に選択
的にチタンシリサイド膜９５を形成できる。図２１は本
発明の第１５の実施例に係るコンタクトホ−ルの埋め込
み方法を示す図である。

【００６７】これを製造工程順に説明すると、第１０の
実施例と同様にしてチタンシリサイド膜９５まで形成し
た（図１３（ｃ））後、このチタンシリサイド膜９５の
表面をＴｉＮ膜１０３に変え、引き続き、絶縁膜９７を
堆積する。次いでコンタクトホ−ル９８ａ，９８ｂを形
成し、これらコンタクトホ−ル９８ａ，９８ｂにポリシ
リコン膜を埋め込んでシリサイド化し、チタンシリサイ
ド膜１０５ａを形成する。次いで窒化処理を行なってチ
タンシリサイド膜１０５ａの表面にＴｉＮ膜１０６を形
成する。

【００６８】以上述べた方法では、ＴｉＮ膜１０６を介
してチタンシリサイド膜１０５ａと上記工程の後に形成
される上層Ａｌ配線とが接続するため、チタンシリサイ
ド膜１０５ａと上層Ａｌ配線との反応を防止できるとい
う利点がある。図２２は本発明の第１６の実施例に係る
コンタクトホ−ルの埋め込み方法を示す図である。

【００６９】これを製造工程順に説明すると、第１０の
実施例と同様にしてニッケルシリサイド膜１０１まで形
成した（図１４（ｃ））後、全面にＴｉＮ膜１０６を堆
積する。このにより後工程で形成する上層Ａｌ配線とニ
ッケルシリサイド膜１０１との反応を防止でき、上層Ａ
ｌ配線の信頼性を向上させることができる。

【００７０】なお、以上述べたような第１０〜１６の実
施例の方法を適宜組み合わせても良い。また、シリサイ
ド材料としてはＴｉやＮｉの他にＣｏ，Ｐｂ，Ｖ，Ｗ，
Ｐｄ等の金属を用いることができる。反応防止膜として
はＴｉＮの他に金属窒化膜が使用できる。図２３〜図２
５は本発明の第１７の実施例に係るコンタクトホ−ルの
埋め込み方法を示す工程図である。

【００７１】先ず、図２３（ａ）に示すように、即ち、
第１０の実施例の図１３（ｃ）までの工程と同様にし
て、ｐ型のシリコン基板１１１に絶縁膜１１２，ｎ⁺ 不
純物拡散層１１３，ゲ−トとなるポリシリコン膜１１
４，絶縁膜１１５，コンタクトホ−ル１１６ａ，１１６
ｂを形成する。ここでは反応性イオンエッチングを用い
てポリシリコン膜１１４やコンタクトホ−ル１１６ａ，
１１６ｂを形成した。なお、深いコンタクトホ−ル１１
６ｂの深さは１μｍである。

【００７２】次に図２３（ｂ）に示すように、全面に厚
さ約２０ｎｍのＴｉ膜，厚さ約９０ｎｍのＴｉＮ膜を同
一真空中で順次堆積し、高融点金属の積層膜１１７を形
成する。次いで８００℃のＮ₂ 雰囲気中で３０分のアニ
ールを行ない、積層膜１１７を固める。次に図２３
（ｃ）に示すように、ＬＰＣＶＤを用いて厚さ約１μｍ
のノンドープのポリシリコン膜１１８を全面に堆積す
る。

【００７３】次に図２４（ａ）に示すように、全面を反
応性イオンエッチングによりエッチングし、コンタクト
ホ−ル１１６ａ，１１６ｂ中にのみにポリシリコン膜１
１８を残す。次に図２４（ｂ）に示すように、スパッタ
法を用いて厚さ５００ｎｍのニッケル膜１１９を全面に
堆積する。

【００７４】次に図２４（ｃ）に示すように、Ａｒ雰囲
気中で８００℃，２分のアニールを行ない、コンタクト
ホ−ル１１６ａ，１１６ｂ内のポリシリコン膜１１８と
ニッケル膜１１９とを反応させＮｉＳｉ₂ 膜１２０を形
成する。このとき、形成されるＮｉＳｉ₂ 膜１２０の体
積は、ポリシリコン膜１１８の体積と同じになるので、
ＮｉＳｉ₂ 膜１２０がコンタクトホ−ル１１６ａ，１１
６ｂからはみ出すとことはない。

【００７５】次に図２５（ａ）に示すように、ＨＣｌと
Ｈ₂ Ｏ₂と＋Ｈ₂ Ｏとの混合液中で処理することで、未
反応のニッケル膜１１７を選択的に除去する。この結
果、平坦な表面が得られる。

【００７６】そして図２５（ｂ）に示すように、配線材
としてＡｌ−Ｓｉ−Ｃｕ合金膜１２１を全面にスパッタ
堆積した後、配線形状にパターニングする。このとき下
地が平坦なので合金膜１２１も平坦になる。

【００７７】かくして本実施例では、コンタクトホ−ル
１１６ａ，１１６ｂからＮｉＳｉ₂膜１２０がはみ出さ
ないので、平坦な下地上に合金膜１２１を形成でき、凸
部の無い配線を得ることができる。なお、コンタクト抵
抗が低くなるなど、先の実施例で説明した効果が得られ
るのはいうまでもない。

【００７８】また、本実施例では、ＮｉＳｉ₂ 膜１２０
を形成するために、８００℃のアニール１回だけ行なっ
たが、複数回、例えば、一旦６００℃のアニールを行な
い、ＮｉＳｉ膜を形成した後、続けて８００℃のアニー
ルを行なっても良い。また、Ａｌ−Ｓｉ−Ｃｕ合金膜１
２１の下にＴｉＮ膜をはじめとする、反応防止膜をもう
一度設置しても良い。

【００７９】図２６は本発明の第１８の実施例に係るコ
ンタクトホ−ルの埋め込み方法を示す工程図である。な
お、図２５と対応する部分には図２５と同一符号を付し
てあり、詳細な説明は省略する。

【００８０】先ず、図２６（ａ）に示すように、図２３
（ｂ）の状態からコンタクトホ−ルに多結晶シリコン膜
を埋め込む。次に全面にＮｉ膜を堆積し、５００〜６０
０℃程度のアニ−ルを行ない、コンタクトホ−ル内の多
結晶シリコン膜をＮｉＳｉ膜１２２に変換する。続いて
未反応のＮｉを塩酸と過酸化水素水との混合液を用いて
除去する。ただし、積層膜１１７は、第１７の実施例と
同様に８００℃，３０分の窒素雰囲気中でのアニールが
予め施されている。

【００８１】次に図２６（ｂ）に示すように、８００℃
のＡｒ雰囲気中で２分のアニールを行ない、ＮｉＳｉ膜
１２２をＮｉＳｉ₂ 膜１２３に変える。このときＮｉ膜
１２２ａも形成される。

【００８２】そして図２６（ｃ）に示すように、コンタ
クト表面にはきだされた余分なＮｉ膜１２２ａを、ＨＣ
ｌ＋Ｈ₂ Ｏ₂ ＋Ｈ₂ Ｏの混合液中で選択的にエッチング
除去する。

【００８３】なお、上記第１７，第１８の実施例では、
シリコン基板１１とＮｉとの反応防止膜として高融点金
属のＴｉＮ／Ｔｉからなる積層膜１１７を用いたが、そ
の代わりに、ＴｉＮ，ＴｉＣ及びその他の遷移金属の窒
化物、例えば、ＺｒＮ，ＷＮ，ＨｆＮ等を用いても良
い。ただし、これらの金属は全てポリシリコン膜を堆積
する前に少くとも１回、８００℃程度、つまり、シリサ
イド形成用アニ−ルの最高温度で窒素雰囲気中でアニー
ルする必要がある。

【００８４】また、上記実施例ではシリサイド膜として
ＮｉＳｉ₂ 膜の場合について説明したが、シリサイド膜
の種類はこれに限定されるものではなく、Ｓｉの体積と
ほぼ同じ体積、即ち、シリサイド膜の体積は、反応に消
費されるＳｉの体積の±１０％の範囲であれば、他のシ
リサイド膜、例えば、ＴｉＳｉ₂ ，ＮｂＳｉ₂ ，ＣｒＳ
ｉ₂ ，ＣｏＳｉ₂ ，ＭｏＳｉ₂ ，ＦｅＳｉ₂ ，ＷＳｉ₂
等でコンタクトホ−ルを充填しても良い。

【００８５】また、上記実施例ではＡｌ−Ｓｉ−Ｃｕ合
金膜をＮｉＳｉ₂ 上に直接堆積したが、ＴｉＮ膜を介し
てＡｌ−Ｓｉ−Ｃｕ合金膜とＴｉＮ膜とを接続しても良
い。なお、上記配線材の堆積前にＡｒでＮｉＳｉ₂ 膜の
表面を逆スパッタしてやることがコンタクト抵抗の安定
化のためには望ましい。

【００８６】また、ＮｉＳｉ₂ 膜の形成方法は上記実施
例の方法に限定されるものではなく、ニッケル膜とコン
タクトホ−ル１１６ａ，１１６ｂ中のポリシリコン膜１
１８とを少くとも１回、７５０℃以上の温度でアニ−ル
すれば他の方法でも良い。図２７は本発明の第１９の実
施例に係るコンタクトホ−ルの埋め込み方法を示す工程
図である。

【００８７】先ず、図２７（ａ）に示すように、半導体
膜１３１、例えば、ポリシリコン膜上に絶縁膜１３２を
形成した後、絶縁膜１３２をエッチングし、コンタクト
ホ−ル１３４を形成する。次いで反応防止膜１３３を形
成した後、アニ−ルを行ない膜を密にする。次いでコン
タクトホ−ル１３４にポリシリコン膜１３５を埋め込み
表面を平坦にする。このとき、ボイド１３６が形成され
る。

【００８８】次に図２７（ｂ）に示すように、シリサイ
ド材料となる膜としてＮｉ膜を堆積した後、シリサイド
膜が体積膨脹する温度でアニ−ルを行ないニッケルシリ
サイド膜１３７を形成し、未反応のＮｉ膜を除去する。

【００８９】アニ−ル温度を６００℃とすると、ＮｉＳ
ｉのニッケルシリサイド膜１３７が形成される。なお、
Ｎｉ₂ Ｓｉは収縮するため、４００℃近傍のアニ−ルは
避ける。また、未反応のＮｉ膜の除去は、例えば、Ｎｉ
ＳｉとＮｉの場合には、Ｈ₂Ｏ₂ ：ＨＣｌ＝１：１の混
合溶液を用いれば、選択的にＮｉ膜を除去できる。

【００９０】以上述べた方法では、ＮｉＳｉ等のニッケ
ルシリサイド膜１３７の体積の方が、ポリシリコン膜１
３５の体積より大きくなるので、コンタクトホ−ル１３
４にポリシリコン膜１３５を埋め込む工程で生じたボイ
ド１３６やへこみが無くなる。この結果、後工程で形成
する上層Ａｌ配線に断線が生じたり、配線の一部が細く
なったりするという問題は生じない。

【００９１】なお、本実施例では、逆テ−パ状のコンタ
クトホ−ル１３４の場合について説明したが、樽状や垂
直壁を有するコンタクトホ−ルにも適用できる。例え
ば、垂直壁を有するコンタクトホ−ルの場合には、第１
７の実施例において、ニッケル膜１１９に６００℃のア
ニ−ルを行ないＮｉＳｉを形成すれば、ポリシリコン膜
１１８に生じたボイドを無くすことができる。図２８は
本発明の第２０の実施例に係るコンタクトホ−ルの埋め
込み方法を示す工程図である。

【００９２】先ず、図２８（ａ）に示すように、即ち、
第１７の実施例の図２３（ｂ）の工程までと同様な方法
で、半導体基板１４１にポリシリコン膜１４２，絶縁膜
１４３，反応防止膜１４４，コンタクトホ−ル１４５
ａ，１４５ｂを形成する。このとき深いコンタクトホ−
ル１４５ｂの直径が、浅いコンタクトホ−ル１４５ａの
それより大きくなるようにコンタクトホ−ル１４５ａ，
１４５ｂを形成する。次いで全面にポリシリコン膜１４
６を堆積した後、エッチバック法を用いてコンタクトホ
−ル１４５ａ，１４５ｂのみにポリシリコン膜１４６を
残す。このとき直径が大きいコンタクトホ−ル１４５ｂ
の方がよりへこみが大きくなる。

【００９３】次に図２８（ｂ）に示すように、シリサイ
ド材料となる金属膜、例えば、Ｎｉ膜をスパッタ堆積し
た後、体積膨脹する温度でアニ−ルを行ない、シリサイ
ド膜１４７を形成し、未反応の金属膜を除去する。

【００９４】以上述べた方法では、先の実施例と同様
に、シリサイド膜１４７膜の体積の方が、ポリシリコン
膜１４６の体積より大きくなるので、コンタクトホ−ル
１４５ａ，１４５ｂにポリシリコン膜１４３６を埋め込
む工程で生じたボイドが無くなる。しかも、コンタクト
ホ−ル１４５ａ，１４５ｂにポリシリコン膜１４６を埋
め込む工程で生じた発生したへこみもコンタクトホ−ル
１４５ａ，１４５ｂからはみだすこと無く修復でき、平
坦な表面が得られる。これは、コンタクトホ−ル１４５
ｂ中のポリシリコン膜１４６の方が体積が大きいので、
より体積が大きいシリサイド膜１４７が形成され、たと
えへこみが大きくても、コンタクトホ−ル１４５ｂの場
合と同定度の修復が行われるからである。かくしても本
実施例でも先に説明した実施例と同様な効果が得られ
る。

【００９５】なお、本実施例では、同一ウエハ内に垂直
壁を有する深さの異なるコンタクトホ−ル１４５ａ，１
４５ｂの場合について説明したが、逆テ−パ状や樽状の
コンタクトホ−ルの場合でも同様な効果が得られる。

【００９６】なお、上記第２０，第２１の実施例では、
シリサイド材料として、ＮｉＳｉ膜を例にあげたが、他
の体積膨脹を起こすシリサイド材料を用いても良い。こ
のときアニ−ル温度はシリサイド膜が体積膨脹する温度
を選ぶ。

【００９７】

【発明の効果】以上詳述したように本発明によれば、コ
ンタクトホ−ルを良形な形状の導電材料で充填でき、も
って高い信頼性で素子と配線及び配線同志を低いコンタ
クト抵抗で接続できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係るコンタクトホ−ル
の形状断面図。

【図２】本発明の第２の実施例に係るコンタクトホ−ル
の埋め込み方法を示す工程図。

【図３】本発明の第３の実施例に係るコンタクトホ−ル
の埋め込み方法を示す工程図。

【図４】本発明の第３の実施例に係るコンタクトホ−ル
の埋め込み方法を示す工程図。

【図５】本発明の第４の実施例に係るコンタクトホ−ル
の埋め込み方法を示す工程図。

【図６】本発明の第４の実施例に係るコンタクトホ−ル
の埋め込み方法を示す工程図。

【図７】本発明の第５の実施例に係るコンタクトホ−ル
の埋め込み方法を示す工程図。

【図８】本発明の第５の実施例に係るコンタクトホ−ル
の埋め込み方法を示す工程図。

【図９】本発明の第６の実施例に係るコンタクトホ−ル
の埋め込み方法を示す工程図。

【図１０】本発明の第７の実施例に係るコンタクトホ−
ルの埋め込み方法を示す工程図。

【図１１】本発明の第８の実施例に係るコンタクトホ−
ルの埋め込み方法を示す工程図。

【図１２】本発明の第９の実施例に係るコンタクトホ−
ルの埋め込み方法を示す工程図。

【図１３】本発明の第１０の実施例に係るコンタクトホ
−ルの埋め込み方法を示す工程図。

【図１４】本発明の第１０の実施例に係るコンタクトホ
−ルの埋め込み方法を示す工程図。

【図１５】本発明の第１０の実施例に係るコンタクトホ
−ルの埋め込み方法を示す工程図。

【図１６】本発明の第１１の実施例に係るコンタクトホ
−ルの埋め込み方法を示す図。

【図１７】本発明の第１２の実施例に係るコンタクトホ
−ルの埋め込み方法を示す図。

【図１８】本発明の第１３の実施例に係るコンタクトホ
−ルの埋め込み方法を示す工程図。

【図１９】ＣＤＥ法を用いた場合のコンタクトホ−ル部
の形状を示す図。

【図２０】本発明の第１４の実施例に係るコンタクトホ
−ルの埋め込み方法を示す図。

【図２１】本発明の第１５の実施例に係るコンタクトホ
−ルの埋め込み方法を示す図。

【図２２】本発明の第１６の実施例に係るコンタクトホ
−ルの埋め込み方法を示す図。

【図２３】本発明の第１７の実施例に係るコンタクトホ
−ルの埋め込み方法を示す工程図。

【図２４】本発明の第１７の実施例に係るコンタクトホ
−ルの埋め込み方法を示す工程図。

【図２５】本発明の第１７の実施例に係るコンタクトホ
−ルの埋め込み方法を示す工程図。

【図２６】本発明の第１８の実施例に係るコンタクトホ
−ルの埋め込み方法を示す工程図。

【図２７】本発明の第１９の実施例に係るコンタクトホ
−ルの埋め込み方法を示す工程図。

【図２８】本発明の第２０の実施例に係るコンタクトホ
−ルの埋め込み方法を示す工程図。

【図２９】従来法で得られたコンタクトホールの形状断
面図。

【符号の説明】

１，１１，２１，３１，４１，５１，６１，７１，８
１，９１，１１１，１３１，１４１…半導体基板、２，
４，１２，１４，２２，２４，３２，３４，４２，４
３，５２，５４，６２，６４，７２，７４，８２，８
４，９２，１１２，１１５，１３２，１４３…絶縁膜、
３，１３，２３，３３，４３，５３，６３，７３，８
３，９３，１１３…不純物拡散層、５，１５，２５，３
５，４５，５５，６５，７５，８５，９８ａ，９８ｂ，
１１６ａ，１１６ｂ，１３４，１４５ａ，１４５ｂ…コ
ンタクトホール、６，１６，２６，３６，４６，５６，
６６，７６，１３３，１４４…反応防止膜、７，１４７
…シリサイド膜、８，２７…シリコン膜、２８，３８，
４７，５７，６７ａ，６７ｂ，７７ａ，７７ｂ，８６…
チタン膜、１７，２９，３９，４９，５９，６９，７
９，８７，９５…チタンシリサイド膜、１０…、１８
…、１９…、３７，４８，５８，６８，７８，９４，９
９，１１４，１１８，１３５，１４２，１４６…ポリシ
リコン膜、１００，１１９…ニッケル膜、１０１，１３
７…ニッケルシリサイド膜、１０２…アルミニウム膜、
１０３，１０４，１０６…ＴｉＮ膜、１１７…ＴｉＮ／
Ｎ積層膜、１２０，１２３…ＮｉＳｉ₂ 膜、１２１…Ａ
ｌ−Ｓｉ−Ｃｕ合金膜，１３６…ボイド。

Claims (10)

【特許請求の範囲】
1. 【請求項１】半導体基板上に形成され、この半導体基板
   に設けられた所定の素子又は配線上に接続孔を有する絶
   縁膜と、 前記接続孔の少なくとも底部に形成された反応防止膜
   と、 前記接続孔を充填する導電性材料とを有することを特徴
   とする半導体装置。
2. 【請求項２】前記導電性材料はシリコン化合物であるこ
   とを特徴とする請求項１に記載の半導体装置。
3. 【請求項３】前記導電性材料はシリコンとシリコン化合
   物とからなることを特徴とする請求項１に記載の半導体
   装置。
4. 【請求項４】半導体基板上に形成され、この半導体基板
   に設けられた所定の素子又は配線上に接続孔を有する絶
   縁膜と、 前記接続孔に充填された、シリサイド化の際に消費され
   るシリコンの体積と略同じ体積のシリサイド膜とを有す
   ることを特徴とする半導体装置。
5. 【請求項５】半導体基板上に不純物拡散層及び配線層を
   形成する工程と、 この不純物拡散層上に絶縁膜を堆積する工程と、 この絶縁膜の所望の部分に接続孔を開口する工程と、 全面に反応防止膜、シリサイド膜を順次堆積する工程
   と、 エッチバックを行なって不要部分のシリサイド膜を除去
   する工程とを有することを特徴とする半導体装置の製造
   方法。
6. 【請求項６】前記シリサイド膜の形成方法は、反応防止
   膜を堆積した後、全面にポリシリコン又はアモルファス
   シリコン、金属膜を順次堆積し、熱処理により前記金属
   膜が前記ポリシリコン膜又は前記アモルファスシリコン
   内に拡散しながら反応することによりシリサイド化を行
   なうことを特徴とする請求項５に記載の半導体装置の製
   造方法。
7. 【請求項７】ポリシリコン又はアモルファスシリコンを
   堆積した後、少なくとも接続孔以外の部分のシリコンを
   エッチバック法によって除去した後、全面に金属膜を堆
   積し、熱処理を行ないシリサイド膜を形成する工程を含
   むことを特徴とする請求項６に記載の半導体装置の製造
   方法。
8. 【請求項８】反応防止膜形成後、金属膜を堆積する工程
   を含むことを特徴とする請求項６又は７に記載の半導体
   装置の製造方法。
9. 【請求項９】半導体基板に設けられた所定の配線又は素
   子上に反応防止膜を形成する工程と、 全面に絶縁膜を
   堆積する工程と、 前記配線又は前記半導体層上の前記絶縁膜に接続孔を形
   成する工程と、 前記開口部をシリサイド膜で充填する工程とを有するこ
   とを特徴とする半導体装置の製造方法。
10. 【請求項１０】半導体基板に設けられた所定の素子又は
    配線上に接続孔を有する絶縁膜を形成する工程と、 少くとも前記接続孔内にシリコン膜を堆積する工程と、 このシリコン膜上に、シリサイド化の際に消費される前
    記シリコン膜の体積よりシリサイド膜の体積のほうが大
    きくなる、シリサイド材料となる金属膜を堆積する工程
    と、 前記前記シリコン膜と前記金属膜とを反応させシリサイ
    ド膜を形成する工程とを有することを特徴とする半導体
    装置の製造方法。