[go: up one dir, main page]

KR100591717B1 - 반도체 장치의 금속층 형성 방법 - Google Patents

반도체 장치의 금속층 형성 방법 Download PDF

Info

Publication number
KR100591717B1
KR100591717B1 KR1020000018845A KR20000018845A KR100591717B1 KR 100591717 B1 KR100591717 B1 KR 100591717B1 KR 1020000018845 A KR1020000018845 A KR 1020000018845A KR 20000018845 A KR20000018845 A KR 20000018845A KR 100591717 B1 KR100591717 B1 KR 100591717B1
Authority
KR
South Korea
Prior art keywords
barrier layer
layer
metal
contact hole
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020000018845A
Other languages
English (en)
Other versions
KR20010095589A (ko
Inventor
손인수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000018845A priority Critical patent/KR100591717B1/ko
Publication of KR20010095589A publication Critical patent/KR20010095589A/ko
Application granted granted Critical
Publication of KR100591717B1 publication Critical patent/KR100591717B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

콘택홀 내에 금속 물질을 완전히 충전하기 위한 반도체 장치의 금속층 형성 방법이 개시되어 있다. 콘택홀을 포함하는 절연층 패턴 상에 제1 장벽층을 형성하고, 제1 장벽층 상에 물리기상증착 방법을 이용하여 표면에 다수의 돌기들을 갖는 제2 장벽층을 형성한다. 제2 장벽층의 표면을 플라즈마로 에칭함으로써, 돌기들을 제거하여 제2 장벽층의 표면을 매끄럽게 형성한다. 제2 장벽층 상에 금속 배선으로 사용하기 위한 금속 물질을 사용하여 금속층을 형성한다. 콘택홀 내에 상기 금속 물질을 충분히 충전하기 위하여 상기 금속층에 대하여 고온의 리플로우 공정을 수행한다. 따라서 상기 금속층을 구성하는 금속 물질이 상기 콘택홀 내에 완전히 충전된다.

Description

반도체 장치의 금속층 형성 방법{METHOD FOR FORMING METAL LAYER OF A SEMICONDUCTOR DEVICE}
도 1은 종래의 반도체 장치의 금속층 형성 방법을 설명하기 위한 단면도이다.
도 2는 도 1의 A 부분을 확대한 도면이다.
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 반도체 장치의 금속층 형성 방법을 설명하기 위한 단면도이다.
도 4는 도 3b의 B 부분을 확대한 도면이다.
도 5는 도 4의 제2 장벽층을 플라즈마를 사용하여 매끄럽게 형성한 상태를 나타내는 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
10, 30 : 반도체 기판
12, 32 : 절연층 패턴
14, 34 : 제1 장벽층
16, 36, 36a : 제2 장벽층
18 : 웨팅층
19, 39 : 산화층
38 : 금속층
본 발명은 반도체 장치의 금속층 형성 방법에 관한 것으로서, 보다 상세하게는 플라즈마를 사용하여 장벽층(barrier metal layer)의 표면을 매끄럽게 형성하기 위한 반도체 장치의 금속층 형성 방법에 관한 것이다.
일반적으로, 반도체 장치에는 상기 반도체 장치를 구성하는 소자들간의 전기적 연결을 위한 전도성의 금속 배선이 형성되어 있다. 상기 금속 배선은 주로 알루미늄 또는 텅스텐을 사용하여 금속층으로 형성된다. 이와 같은 금속층은 다음과 같은 특성들이 요구된다.
먼저, 하부층과의 낮은 콘택 저항을 가지며, 높은 전기 전도도 및 전류에 대한 안정성을 가져야 한다. 그리고 하부층과의 접착성 및 화학적 안정성이 우수해야 하며, 제조공정이 간단해야 한다. 또한 콘택홀에서는 스텝 커버리지(step coverage)가 양호해야 한다.
그러나 상기 금속층을 구성하는 금속 물질을 콘택홀 내에 완전히 충전하기 위한 고온의 리플로우(reflow)공정의 수행시 상기 금속층과 하부층의 계면에서는 물질 이동이 활발하게 이루어진다. 이러한 물질 이동으로 인하여 상기 금속층에서 실리콘 성분이 석출되는 졍션 스파이크(junction spike)가 빈번하게 발생한다. 이와 같은 졍션 스파이크는 콘택 저항을 높이는 원인으로 작용하여 반도체 장치의 신 뢰도에 나쁜 영향을 끼친다.
따라서 상기 졍션 스파이크를 방지하기 위하여 상기 금속층을 구성하는 금속 물질에 소량의 실리콘을 혼합하거나 또는 장벽층을 형성한 후, 상기 장벽층상에 금속층을 형성한다. 여기서 상기 장벽층은 티타늄 물질을 사용하여 형성하는 제1 장벽층 및 티타늄 나이트라이드 물질로 형성하는 제2 장벽층으로 구성되는 것이 일반적이다.
그러나 상기 티타늄 나이트라이드 물질로 형성하는 제2 장벽층은 표면이 거칠게 형성될 뿐만 아니라 자연적으로 산화가 발생하여 산화층이 성장하기도 한다. 따라서 금속 물질을 콘택홀 내에 완전히 충전하기 위한 리플로우공정을 수행하여도 상기 금속 물질이 콘택홀내에 완전히 충전되지 않는 상황이 빈번하게 발생한다. 이는 상기 제2 장벽층 표면이 거칠게 형성되고, 산화층이 형성됨으로써 미끄럼 정도가 둔화되기 때문이다.
도 1은 종래의 반도체 장치의 금속층 형성 방법을 설명하기 위한 단면도이다.
도 1을 참조하면, 반도체 기판(10)상에 절연층 패턴(12)이 형성되어 있다. 상기 절연층 패턴(12)에는 반도체 기판(10)의 일부를 선택적으로 노출시키는 콘택홀이 형성되어 있다. 그리고 상기 콘택홀의 내면 및 절연층 패턴(12)상에 제1 장벽층(14) 및 제2 장벽층(16)이 순차적으로 형성되어 있다. 상기 제1 장벽층(14)은 티타늄 물질을 사용하여 형성하고, 상기 제2 장벽층(16)은 티타늄 나이트라이드 물질을 사용하여 형성한다. 또한 상기 제2 장벽층(16)상에는 티타늄 나이트라이드 물질 로 형성되는 웨팅층(wetting layer)(18)이 형성되어 있다.
도 2는 도 1의 A 부분을 확대한 도면이다. 도 2를 참조하면, 상기 제2 장벽층(16)의 표면에는 자연적으로 산화가 발생하여 산화층(19)이 빈번하게 성장하는데, 이에 따라 상기 콘택홀내에 금속 물질이 완전히 충전되지 않는 상황이 빈번하게 발생한다. 따라서 이를 방지하기 위하여 상기 웨팅층(18)을 상기 제2 장벽층상(16)에 형성한다. 이에 따라 상기 산화층(19)의 성장으로 인하여 상기 콘택홀내에 금속 물질이 완전히 충전되지 않은 상황은 어느 정도 해소된다. 그러나 상기 웨팅층(18) 또한 표면이 거칠게 형성되기 때문에 이로 인하여 상기 금속 물질이 콘택홀내에 완전히 충전되지 않는 상황은 해소되지 않는다.
따라서 콘택홀내에 금속 물질이 완전히 충전되지 않는 상황이 빈번하게 발생함으로써 이로 인하여 반도체 장치를 구성하는 소자들간의 전기적 연결이 이루어지지 않아 반도체 장치의 신뢰도가 저하되는 문제점이 있었다.
본 발명의 목적은 콘택홀내에 금속 물질로 용이하게 충전하기 위한 반도체 장치의 금속층 형성 방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 장치의 금속층 형성 방법은, 먼저 콘택홀을 포함하는 절연층 패턴 상에 제1 장벽층을 형성하고, 상기 제1 장벽층 상에 물리기상증착 방법을 이용하여 표면에 다수의 돌기들을 갖는 제2 장벽층을 형성한다. 이어서, 상기 제2 장벽층의 표면을 플라즈마로 에칭함으로써, 상기 돌기들을 제거하여 상기 제2 장벽층의 표면을 매끄럽게 형성한다. 다음에, 상기 제2 장벽층 상에 금속 배선으로 사용하기 위한 금속 물질을 사용하여 금속층을 형성한다. 마지막으로, 상기 콘택홀 내에 상기 금속 물질을 충분히 충전하기 위하여 상기 금속층에 대하여 고온의 리플로우 공정을 수행하는 단계를 포함한다.
상기 제1 장벽층은 티타늄 물질을 사용하여 500 내지 1,000Å의 두께를 갖도록 형성하고, 상기 제2 장벽층은 티나늄 나이트라이드 물질을 사용하여 500 내지 800Å의 두께를 갖도록 형성한다. 이때 상기 제2 장벽층은 표면이 거칠게 형성되거나 산화로 인하여 산화층이 형성되기도 한다. 따라서 상기 제2 장벽층의 표면을 매끄럽게 형성하기 위하여 5 내지 15Å/sec의 식각율로 10 내지 20초간 상기 제2 장벽층의 표면에 형성되는 산화층 및 돌기들을 제거한다.
이에 따라 상기 제2 장벽층의 표면을 매끄럽게 형성함으로서, 상기 콘택홀내에 금속 물질을 완전히 충전할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 따라서 더욱 상세히 설명하기로 한다.
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 반도체 장치의 금속층 형성 방법을 설명하기 위한 단면도이다.
도 3a를 참조하면, 반도체 기판(30)상에 절연층 패턴(32)이 형성되어 있다. 상기 절연층 패턴(32)은 콘택홀을 포함한다. 여기서 상기 절연층 패턴(32)은 반도체 기판(30)상에 절연 물질을 사용하여 절연층을 형성한 후, 포토레지스트 패턴을 에칭 마스크로 사용하는 사진식각공정을 수행하여 형성한다.
도 3b를 참조하면, 상기 콘택홀을 포함하는 절연층 패턴(32)상에 제1 장벽층(34) 및 제2 장벽층(36)이 순차적으로 형성되어 있다. 여기서 상기 제1 장벽 층(34) 및 제2 장벽층(36)은 절연층 패턴(32) 및 콘택홀내에 노출된 반도체 기판(30)과의 금속 배선으로 사용하기 위한 금속층과의 확산 또는 반응에 의하여 물질 자체의 소모가 없어야 하고, 접착력이 우수하여야 하며, 콘택 저항의 낮아야 한다. 또한 열적 스트레스 및 기계적 스트레스에 대한 저항력이 높아야 하며, 200μΩ·cm 이하의 낮은 전기 전도도를 요구한다. 이에 따라 상기 제1 장벽층(34)은 티타늄 물질을 사용하여 형성하는데, 물리기상증착(PVD)을 수행하여 500 내지 1,000Å의 두께를 갖도록 형성한다. 그리고 상기 제2 장벽층(36)은 티타늄 나이트라이드 물질을 사용하여 형성하는데, 물리기상증착을 수행하여 500 내지 800Å의 두께를 갖도록 형성한다.
도 4는 도 3b의 B 부분을 확대한 도면이다. 도시한 바와 같이, 상기 제2 장벽층(36)을 형성함으로써 상기 제2 장벽층(36)의 표면에는 산화로 발생하여 산화층(39)이 성장한다. 그리고 상기 제2 장벽층(36)은 그레인(grain)구조로 형성되기 때문에 그 표면을 거칠게 형성된다.
도 5는 도 4의 제2 장벽층을 플라즈마를 사용하여 매끄럽게 형성한 상태를 나타내는 도면이다. 도시한 바와 같이, 플라즈마를 사용하여 5 내지 15Å/sec의 에칭율로 제2 장벽층(36a)의 표면에 성장되어 있는 산화층(39)을 에칭한다. 이때 상기 플라즈마를 이용한 에칭에 의하여 그레인구조로 거칠된 형성된 표면이 충격을 받아 제거됨으로써 매끈한 표면으로 형성된다. 그리고 제2 장벽층(36a)을 구성하는 티타늄 나이트라이드 물질의 결합이 약화되기도 한다. 이와 같은 플라즈마를 사용하여 제2 장벽층(36a)의 표면에 성장되어 있는 산화층(39) 및 상기 그레인구조로 인한 돌기들의 에칭은 10 내지 20초간 수행한다. 이에 따라 상기와 같은 에칭율로 수행할 경우에는 100 내지 200Å의 제2 장벽층(36a)이 에칭된다.
도 3c를 참조하면, 상기 플라즈마를 사용하여 산화층 및 돌기들이 에칭된 제2 장벽층(36a)상에 금속층(38)이 형성되어 있다. 상기 금속층(38)은 상기 플라즈마를 사용하여 산화층 및 그레인구조의 돌기들을 에칭한 상기 제2 장벽층(36a)상에 금속 물질을 사용하여 형성한다. 이어서 450℃ 이상의 고온의 리플로우공정을 수행하여 상기 콘택홀내에 상기 금속 물질을 충전한다. 이때 상기 리플로우공정을 수행하여도 상기 제1 장벽층(34) 및 제2 장벽층(36a)에 의하여 물질 이동이 일어나지 않는다. 그리고 상기 제2 장벽층(36a)의 표면이 매끄럽게 형성되어 있기 때문에 상기 금속 물질은 상기 콘택홀내로 용이하게 흘러내린다. 이에 따라 상기 콘택홀내에 상기 금속 물질이 충전된다. 여기서 상기 금속층(38)은 알루미늄 또는 텅스텐을 사용하여 형성하는데, 주로 화학기상증착으로 형성한다. 또한 상기 금속 물질을 상기 콘택홀내에 플러그(plug)타입으로 형성하기도 한다.
따라서 상기 제2 장벽층상에 형성된 산화층을 제거하고, 표면을 매끄럽게 형성함으로써 상기 콘택홀내에 금속 물질을 용이하게 충전할 수 있다. 또한 웨팅층을 형성하는 공정을 스킵(skip)할 수 있다. 그리고 상기 제2 장벽층을 구성하는 티타늄 나이트라이드 물질의 결합을 약화시킴으로써 콘택 저항을 낮출 수도 있다.
따라서 콘택홀내에 금속 물질을 완전히 충전하여 이에 따른 불량을 해소함으로서 반도체 장치의 신뢰도가 향상되는 효과가 있다.
그리고 금속층의 형성을 위한 공정을 단순화함으로서 반도체 장치의 제조에 따른 생산성이 향상되는 효과가 있다.
상술한 바와 같이 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (3)

  1. 콘택홀을 포함하는 절연층 패턴 상에 제1 장벽층을 형성하는 단계;
    상기 제1 장벽층 상에 물리기상증착 방법을 이용하여 표면에 다수의 돌기들을 갖는 제2 장벽층을 형성하는 단계;
    상기 제2 장벽층의 표면을 플라즈마로 에칭함으로써, 상기 돌기들을 제거하여 상기 제2 장벽층의 표면을 매끄럽게 형성하는 단계;
    상기 제2 장벽층 상에 금속 배선으로 사용하기 위한 금속 물질을 사용하여 금속층을 형성하는 단계; 및
    상기 콘택홀 내에 상기 금속 물질을 충분히 충전하기 위하여 상기 금속층에 대하여 고온의 리플로우 공정을 수행하는 단계를 포함하는 반도체 장치의 금속층 형성 방법.
  2. 제 1 항에 있어서, 상기 제1 장벽층은 티타늄 물질을 사용하여 500 내지 1,000Å의 두께를 갖도록 형성하고, 상기 제2 장벽층은 티나늄 나이트라이드 물질을 사용하여 500 내지 800Å의 두께를 갖도록 형성하는 것을 특징으로 하는 반도체 장치의 금속층 형성 방법.
  3. 제 1 항에 있어서, 상기 플라즈마를 사용한 에칭은 5 내지 15Å/sec의 식각율로 10 내지 20초간 수행하는 것을 특징으로 하는 반도체 장치의 금속층 형성 방법.
KR1020000018845A 2000-04-11 2000-04-11 반도체 장치의 금속층 형성 방법 Expired - Fee Related KR100591717B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000018845A KR100591717B1 (ko) 2000-04-11 2000-04-11 반도체 장치의 금속층 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000018845A KR100591717B1 (ko) 2000-04-11 2000-04-11 반도체 장치의 금속층 형성 방법

Publications (2)

Publication Number Publication Date
KR20010095589A KR20010095589A (ko) 2001-11-07
KR100591717B1 true KR100591717B1 (ko) 2006-06-22

Family

ID=19663334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000018845A Expired - Fee Related KR100591717B1 (ko) 2000-04-11 2000-04-11 반도체 장치의 금속층 형성 방법

Country Status (1)

Country Link
KR (1) KR100591717B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010063514A (ko) * 1999-12-22 2001-07-09 박종섭 반도체소자의 금속배선 형성 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010063514A (ko) * 1999-12-22 2001-07-09 박종섭 반도체소자의 금속배선 형성 방법

Also Published As

Publication number Publication date
KR20010095589A (ko) 2001-11-07

Similar Documents

Publication Publication Date Title
US4960732A (en) Contact plug and interconnect employing a barrier lining and a backfilled conductor material
EP0279588B1 (en) Contact in a contact hole in a semiconductor and method of producing same
JP2007150367A (ja) 包囲条件を除去するためのプラグの拡大頭部を形成する構成体及び方法
JPH04142061A (ja) タングステンプラグの形成方法
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
KR100281887B1 (ko) 반도체장치의 제조방법
KR950012918B1 (ko) 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택 매립방법
JPH04307934A (ja) タングステンプラグの形成方法
KR100591717B1 (ko) 반도체 장치의 금속층 형성 방법
US5930670A (en) Method of forming a tungsten plug of a semiconductor device
KR100606544B1 (ko) 반도체 소자의 구리 배선 방법
KR100774642B1 (ko) 반도체 소자의 구리배선 형성방법
KR19980057108A (ko) 반도체 장치의 금속 배선 형성방법
KR0154190B1 (ko) 반도체 소자의 텅스텐-플러그 형성방법
KR100237029B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR100265850B1 (ko) 반도체장치의금속배선형성방법
KR100230032B1 (ko) 다층배선 구조체
KR20010048964A (ko) 다마슨 공정을 이용한 반도체 소자의 구리 배선층 형성방법
KR100753033B1 (ko) 반도체 장치의 제조방법
KR100260817B1 (ko) 반도체장치의플러그형성방법
KR100457408B1 (ko) 반도체소자의텅스텐플러그형성방법
KR19990060824A (ko) 반도체 소자의 비트 라인 형성 방법
JPH04127425A (ja) 半導体集積回路の製造方法
KR20000003465A (ko) 반도체 소자의 금속연결 형성 방법
JPH0629240A (ja) 半導体装置並びにその製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20000411

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20040930

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20000411

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060113

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060608

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060613

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060614

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090514

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20100528

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20100528

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee