JPH0827465B2 - 平面デイスプレイ - Google Patents
平面デイスプレイInfo
- Publication number
- JPH0827465B2 JPH0827465B2 JP8295588A JP8295588A JPH0827465B2 JP H0827465 B2 JPH0827465 B2 JP H0827465B2 JP 8295588 A JP8295588 A JP 8295588A JP 8295588 A JP8295588 A JP 8295588A JP H0827465 B2 JPH0827465 B2 JP H0827465B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- auxiliary capacitance
- pixel
- conductor
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は平面デイスプレイに係り、特に信頼性の高い
液晶デイスプレイに関する。
液晶デイスプレイに関する。
液晶デイスプレイは、低消費電極，薄型の特徴があ
り、応用が拡大しつつある。特に、各画素に薄膜トラン
ジスタを配したアクテイブマトリクス型液晶デイスプレ
イは、画質が良く、主流となりつつある。しかし信頼性
の点から見ると、画質の低下という問題がある。これは
液晶抵抗の経時変化（劣化）、スイツチングトランジス
タのリーク電流の増加などにより、所定の電圧が保持さ
れないため、液晶の透過率が変化し、コントラストの低
下等画質の劣化である。この対策として、各画素毎に補
助容量を形成する手法がとられている。この一例は、エ
ス・アイ・デイー,84,ダイジエスト、1984年,312頁から
315頁に述べられている（SID 84 DIGEST pp.312−31
5）。また具体的な平面及び断面構成は特開昭61−13228
号公報に示されている。
り、応用が拡大しつつある。特に、各画素に薄膜トラン
ジスタを配したアクテイブマトリクス型液晶デイスプレ
イは、画質が良く、主流となりつつある。しかし信頼性
の点から見ると、画質の低下という問題がある。これは
液晶抵抗の経時変化（劣化）、スイツチングトランジス
タのリーク電流の増加などにより、所定の電圧が保持さ
れないため、液晶の透過率が変化し、コントラストの低
下等画質の劣化である。この対策として、各画素毎に補
助容量を形成する手法がとられている。この一例は、エ
ス・アイ・デイー,84,ダイジエスト、1984年,312頁から
315頁に述べられている（SID 84 DIGEST pp.312−31
5）。また具体的な平面及び断面構成は特開昭61−13228
号公報に示されている。
第10図及び第11図により従来の補助容量の基本的な構
成を示す。画素毎に設けられた薄膜トランジスタ２のソ
ース14に画素透明電極12が設けられ、この下に絶縁膜を
介して補助容量透明電極13が設けられ、これがマトリク
ス基板端にまで連なつている。マトリクス端で補助容量
導体８で外部端子に接続される。画素透明電極12および
補助容量透明電極13共にITOが用いられる。信号線４で
送られた信号電圧は、走査線３に接続されたゲート15を
開くことにより、ドレイン16からソース14に伝達され、
画素透明電極12により液晶を駆動して容量を形成すると
ともに、絶縁膜を介して、補助容量電極13との間に、液
晶容量の数倍の容量を形成し、液晶に印加された電圧を
所定時間保持する。
成を示す。画素毎に設けられた薄膜トランジスタ２のソ
ース14に画素透明電極12が設けられ、この下に絶縁膜を
介して補助容量透明電極13が設けられ、これがマトリク
ス基板端にまで連なつている。マトリクス端で補助容量
導体８で外部端子に接続される。画素透明電極12および
補助容量透明電極13共にITOが用いられる。信号線４で
送られた信号電圧は、走査線３に接続されたゲート15を
開くことにより、ドレイン16からソース14に伝達され、
画素透明電極12により液晶を駆動して容量を形成すると
ともに、絶縁膜を介して、補助容量電極13との間に、液
晶容量の数倍の容量を形成し、液晶に印加された電圧を
所定時間保持する。
以上の構造は３〜５インチ対角の比較的小型のLCDに
適用され、その効果が実証されている。ところが、さら
に大型の液晶デイスプレイにおいては新たな問題があ
る。デイスプレイサイズが約10インチ対角以上に大きく
なると、補助容量透明電極13のみで連結した表示部内の
ラインの抵抗が大きくなり、所定走査時間内に補助容量
に十分な電荷が蓄積されなくなり、補助容量の効果がな
くなつてしまう。
適用され、その効果が実証されている。ところが、さら
に大型の液晶デイスプレイにおいては新たな問題があ
る。デイスプレイサイズが約10インチ対角以上に大きく
なると、補助容量透明電極13のみで連結した表示部内の
ラインの抵抗が大きくなり、所定走査時間内に補助容量
に十分な電荷が蓄積されなくなり、補助容量の効果がな
くなつてしまう。
以上述べたように、従来技術は、大画面デイスプレイ
の表示領域における補助容量透明電極内で発生する電位
降下については配慮されておらず、十分に補助容量の効
果を発揮できないという問題があつた。
の表示領域における補助容量透明電極内で発生する電位
降下については配慮されておらず、十分に補助容量の効
果を発揮できないという問題があつた。
本発明の目的は、大きな液晶デイスプレイにおいて、
補助容量への映像信号の書き込み速度を高速化し、画質
の良好な液晶ディスプレイを提供することにある。
補助容量への映像信号の書き込み速度を高速化し、画質
の良好な液晶ディスプレイを提供することにある。
上記目的を達成するために本発明は、各画素領域に独
立して補助容量電極を設け、画素領域を横切って延び、
シート抵抗が補助容量電極のそれより小さい補助容量導
体によって補助容量電極相互を接続することに特徴があ
る。
立して補助容量電極を設け、画素領域を横切って延び、
シート抵抗が補助容量電極のそれより小さい補助容量導
体によって補助容量電極相互を接続することに特徴があ
る。
電位降下防止手段として設置した金属配線等の補助導
体は、十分低抵抗で補助容量と外部端子間における電位
降下を防止する。したがつて補助容量には所定の電荷が
蓄積されるようになるので、画質劣化を防止することが
できる。
体は、十分低抵抗で補助容量と外部端子間における電位
降下を防止する。したがつて補助容量には所定の電荷が
蓄積されるようになるので、画質劣化を防止することが
できる。
特に、大きな表示領域を有する大型の平面デイスプレ
イにおいて、効果が著しい。
イにおいて、効果が著しい。
以下本発明の実施例を第１図〜第９図により説明す
る。
る。
第１図は、補助容量を有するマトリクス基板１の構造
概略、また第３図は、第１図の画素領域の拡大図を示
す。薄膜トランジスタ２が画素毎に配置されており、そ
のゲートが走査電極３、ドレインが信号電極４、ソース
が画素電極12にそれぞれ接続されている。各画素電極12
と対向電極７との間には液晶が挾持され、液晶セル５が
形成されている。また各画素電極12と補助容量透明電極
13とで補助容量６を形成している。すなわち、液晶セル
５及び補助容量６はともに一方の電極が画素電極12で構
成される。補助容量透明電極からは、本発明による補助
容量導体８を介して外部端子に接続するための補助容量
外部導体９に接続されている。また走査回路10,信号回
路11が内蔵されている。
概略、また第３図は、第１図の画素領域の拡大図を示
す。薄膜トランジスタ２が画素毎に配置されており、そ
のゲートが走査電極３、ドレインが信号電極４、ソース
が画素電極12にそれぞれ接続されている。各画素電極12
と対向電極７との間には液晶が挾持され、液晶セル５が
形成されている。また各画素電極12と補助容量透明電極
13とで補助容量６を形成している。すなわち、液晶セル
５及び補助容量６はともに一方の電極が画素電極12で構
成される。補助容量透明電極からは、本発明による補助
容量導体８を介して外部端子に接続するための補助容量
外部導体９に接続されている。また走査回路10,信号回
路11が内蔵されている。
第２図は、第１図において、走査回路，信号回路が内
蔵されていない点以外は、第１図と同一である。
蔵されていない点以外は、第１図と同一である。
第４図は一画素部の具体的な構造を平面図で示した。
記号は第１図〜第３図と同一である。薄膜トランジスタ
２は、ソース14,ゲート15,ドレイン16で構成されてい
る。画素透明電極12の下に絶縁膜を介して補助容量透明
電極13が設けられ、これと隣接した画素部に形成された
補助容量透明電極とを接続する走査線３と平行に走る補
助容量導体８が設けられている。第５図は、第４図にお
けるＡ−Ａ′の断面概略図を示す。補助容量６は、補助
容量透明電極13,絶縁膜18,画素透明電極12で構成されて
いる。また、画素透明電極12と対向電極７との間に液晶
20を挾持して液晶セル５が構成される。補助容量導体８
は、走査線３と同時に形成され、材料は補助容量透明電
極よりシート抵抗が小さい材料例えばアルミニウムであ
る。第４図に示すように、走査電極３の信号電極４との
クロス部分以外は、信号線４と同時に形成した上層配線
17によつて２層配線となつている。上層配線17は薄膜ト
ランジスタのゲート２に接続される。
記号は第１図〜第３図と同一である。薄膜トランジスタ
２は、ソース14,ゲート15,ドレイン16で構成されてい
る。画素透明電極12の下に絶縁膜を介して補助容量透明
電極13が設けられ、これと隣接した画素部に形成された
補助容量透明電極とを接続する走査線３と平行に走る補
助容量導体８が設けられている。第５図は、第４図にお
けるＡ−Ａ′の断面概略図を示す。補助容量６は、補助
容量透明電極13,絶縁膜18,画素透明電極12で構成されて
いる。また、画素透明電極12と対向電極７との間に液晶
20を挾持して液晶セル５が構成される。補助容量導体８
は、走査線３と同時に形成され、材料は補助容量透明電
極よりシート抵抗が小さい材料例えばアルミニウムであ
る。第４図に示すように、走査電極３の信号電極４との
クロス部分以外は、信号線４と同時に形成した上層配線
17によつて２層配線となつている。上層配線17は薄膜ト
ランジスタのゲート２に接続される。
以上第１図〜第５図において、信号線４に入つた信号
電圧は、薄膜トランジスタ２を介してソース14に入り、
画素透明電極12に印加される。画素透明電極と対向電極
との間で液晶セルが構成されると同時に、補助容量透明
電極８との間に液晶セルの数倍の補助容量が形成され
る。この時、抵抗の低い補助容量導体及び信号電極から
高束で電荷が補助容量に供給される。したがつて、走査
の所定時間に、十分な書込み可能となる。補助容量導体
がメタル等不透明な場合、光を通さないが、低抵抗で細
くできるため、実質的影響はない。
電圧は、薄膜トランジスタ２を介してソース14に入り、
画素透明電極12に印加される。画素透明電極と対向電極
との間で液晶セルが構成されると同時に、補助容量透明
電極８との間に液晶セルの数倍の補助容量が形成され
る。この時、抵抗の低い補助容量導体及び信号電極から
高束で電荷が補助容量に供給される。したがつて、走査
の所定時間に、十分な書込み可能となる。補助容量導体
がメタル等不透明な場合、光を通さないが、低抵抗で細
くできるため、実質的影響はない。
第６図は異なる実施例の平面図、第７図は第６図のＢ
−Ｂ′部の断面図を示す。この画素の配線は２層となつ
ており、信号線４は下層，走査線３は上層に形成されて
いる。ここでは、補助配線導体８は、信号線４と同時に
これに沿つた方向に形成されている。またこの実施例に
おいて走査電極３と信号電極４のクロス部分に透明電極
からなる下層配線保護膜19が形成されている。この下層
配線保護膜10は、画素透明電極12と同一プロセスで信号
線４の上に形成されている。下層配線保護膜の材質はIT
Oであり、この膜は安定しており、例えばアルミニウム
で形成される下層配線の信号配線に発生する突起状のヒ
ルロツクを防止できる効果があり、二層配線の信頼性を
高める（短絡の防止）ことができる。また透明導電材料
であるITOからなる下層配線保護膜19を信号線４の上全
面に形成すれば二重配線構造とすることができ、下層配
線保護膜または信号線のいずれか一方で断線が生じても
他方で導通を確保できるため断線不良を防止できる。
−Ｂ′部の断面図を示す。この画素の配線は２層となつ
ており、信号線４は下層，走査線３は上層に形成されて
いる。ここでは、補助配線導体８は、信号線４と同時に
これに沿つた方向に形成されている。またこの実施例に
おいて走査電極３と信号電極４のクロス部分に透明電極
からなる下層配線保護膜19が形成されている。この下層
配線保護膜10は、画素透明電極12と同一プロセスで信号
線４の上に形成されている。下層配線保護膜の材質はIT
Oであり、この膜は安定しており、例えばアルミニウム
で形成される下層配線の信号配線に発生する突起状のヒ
ルロツクを防止できる効果があり、二層配線の信頼性を
高める（短絡の防止）ことができる。また透明導電材料
であるITOからなる下層配線保護膜19を信号線４の上全
面に形成すれば二重配線構造とすることができ、下層配
線保護膜または信号線のいずれか一方で断線が生じても
他方で導通を確保できるため断線不良を防止できる。
第８図は異なる実施例を示す。第５図に対応する部分
の断面図を示す。ここでは、補助容量導体８が補助容量
透明電極13の上に形成されている点が特徴である。この
構造では、補助容量透明電極13を単独で加工，熱処理等
が可能となり、製造プロセスの適用範囲が拡大される。
の断面図を示す。ここでは、補助容量導体８が補助容量
透明電極13の上に形成されている点が特徴である。この
構造では、補助容量透明電極13を単独で加工，熱処理等
が可能となり、製造プロセスの適用範囲が拡大される。
第９図は異なる実施例を示す。補助容量導体８を、画
素透明電極12の下部（基板側）には形成していない。こ
の場合、補助容量導体８及び補助容量透明電極13の端部
の段差で、絶縁膜18のカバレージが悪くなって絶縁耐圧
が低くなる可能性があり、この部分の上部には補助容量
の一方の電極である画素透明電極12が形成されなくなる
（ソースへの接続のための画素透明電極12は、補助容量
透明電極13の端部段差を横切る必要はある）ため、上下
電極の短絡はなくなる。
素透明電極12の下部（基板側）には形成していない。こ
の場合、補助容量導体８及び補助容量透明電極13の端部
の段差で、絶縁膜18のカバレージが悪くなって絶縁耐圧
が低くなる可能性があり、この部分の上部には補助容量
の一方の電極である画素透明電極12が形成されなくなる
（ソースへの接続のための画素透明電極12は、補助容量
透明電極13の端部段差を横切る必要はある）ため、上下
電極の短絡はなくなる。
以上述べた実施例において、薄膜トランジスタは、単
結晶，非単結晶のシリコン、あるいは他の化合物半導体
でも同様である。また、その構造は逆スタガ、正スタガ
の、どちらの構造でも同様である。透明電極としてITO
を述べたが、SnO2，薄いシリコン膜，薄い金等のメタル
膜，薄いシリコン等の半導体膜等が使用できる。絶縁膜
として、SiO2以外に、SiN,Ta2O5，Al2O3等の絶縁膜を使
用できる。また、補助容量導体としては、アルミニウム
の外に、タングステン，モリブデン等のメタルに加え、
モリブデンシリサイド，白金シリサイド等のシリサイ
ド，低抵抗の半導体層，超伝導体層も使用できる。
結晶，非単結晶のシリコン、あるいは他の化合物半導体
でも同様である。また、その構造は逆スタガ、正スタガ
の、どちらの構造でも同様である。透明電極としてITO
を述べたが、SnO2，薄いシリコン膜，薄い金等のメタル
膜，薄いシリコン等の半導体膜等が使用できる。絶縁膜
として、SiO2以外に、SiN,Ta2O5，Al2O3等の絶縁膜を使
用できる。また、補助容量導体としては、アルミニウム
の外に、タングステン，モリブデン等のメタルに加え、
モリブデンシリサイド，白金シリサイド等のシリサイ
ド，低抵抗の半導体層，超伝導体層も使用できる。
また、デイスプレイとして液晶デイスプレイについて
述べたが、エレクトロルミネツセンス等のデイスプレイ
においても同様に実施することができる。
述べたが、エレクトロルミネツセンス等のデイスプレイ
においても同様に実施することができる。
上記実施例において、画素透明電極，補助容量透明電
極，補助容量導体は、膜質の点からスパツタリング法が
好ましい。CVD法，蒸着法も可能である。
極，補助容量導体は、膜質の点からスパツタリング法が
好ましい。CVD法，蒸着法も可能である。
上記実施例において、画素透明電極，上層配線形成
時，静電破壊を防止するため、補助導体の電位を固定す
ることも可能である。
時，静電破壊を防止するため、補助導体の電位を固定す
ることも可能である。
上記実施例において、画素間は補助容量導体のみで補
助容量電極が接続されているが、画素間及び表示部以外
の接続において、補助容量導体と補助容量電極の２層配
線とすることもできる。
助容量電極が接続されているが、画素間及び表示部以外
の接続において、補助容量導体と補助容量電極の２層配
線とすることもできる。
以上、述べたように本発明では、種々の変形が考えら
れる。例えば、走査線，信号線の２層配線，回路の２層
配線の、少なくともクロス部分において、下層導体の上
部に補助容量透明電極と同一部材が配置された平面デイ
スプレイ、さらに、この上層導体上部に画素透明電極と
同一部材が形成され平面デイスプレイ、また、補助導体
が走査，信号線の下層配線と同一部材で形成された平面
デイスプレイ、さらにまた周辺駆動回路が内蔵された構
造において、マトリクス領域から引き出された補助導体
が、マトリクス領域と周辺回路領域の間に配置された平
面デイスプレイ、画素電極の主要部分が、補助容量透明
電極及び補助導体が形成する段差より内部に形成された
平面デイスプレイ、また、これらの平面デイスプレイを
用いたビデオ信号用表示システム、投射型ビデオ信号表
示システム，数値，文字，画像処理システムである。
れる。例えば、走査線，信号線の２層配線，回路の２層
配線の、少なくともクロス部分において、下層導体の上
部に補助容量透明電極と同一部材が配置された平面デイ
スプレイ、さらに、この上層導体上部に画素透明電極と
同一部材が形成され平面デイスプレイ、また、補助導体
が走査，信号線の下層配線と同一部材で形成された平面
デイスプレイ、さらにまた周辺駆動回路が内蔵された構
造において、マトリクス領域から引き出された補助導体
が、マトリクス領域と周辺回路領域の間に配置された平
面デイスプレイ、画素電極の主要部分が、補助容量透明
電極及び補助導体が形成する段差より内部に形成された
平面デイスプレイ、また、これらの平面デイスプレイを
用いたビデオ信号用表示システム、投射型ビデオ信号表
示システム，数値，文字，画像処理システムである。
本発明によれば、補助容量に十分な書き込み（電荷蓄
積）を行なうことができるので、液晶デイスプレイの画
質および表示の信頼性を高めることができる。
積）を行なうことができるので、液晶デイスプレイの画
質および表示の信頼性を高めることができる。
第１図及び第２図は本発明を説明するためのマトリクス
基板平面構成図、第３図は本発明による画素の平面回路
図、第４図及び第５図は本発明による画素部の平面図及
びＡ−Ａ′の断面図を示す。第６図及び第７図は本発明
の応用例を説明するための画素平面図及び、Ｂ−Ｂ′部
の断面図を示す。第８図及び第９図は、本発明の応用例
を示すための画素部断面図を示す。第10図及び第11図
は、従来技術を説明するための画素平面図及びＢ−Ｂ′
部の断面図を示す。 ２……薄膜トランジスタ、３……走査電極、４……信号
電極、８……補助容量導体、12……画素透明電極、13…
…補助容量透明電極、18……絶縁膜、19……下層配線保
護膜。
基板平面構成図、第３図は本発明による画素の平面回路
図、第４図及び第５図は本発明による画素部の平面図及
びＡ−Ａ′の断面図を示す。第６図及び第７図は本発明
の応用例を説明するための画素平面図及び、Ｂ−Ｂ′部
の断面図を示す。第８図及び第９図は、本発明の応用例
を示すための画素部断面図を示す。第10図及び第11図
は、従来技術を説明するための画素平面図及びＢ−Ｂ′
部の断面図を示す。 ２……薄膜トランジスタ、３……走査電極、４……信号
電極、８……補助容量導体、12……画素透明電極、13…
…補助容量透明電極、18……絶縁膜、19……下層配線保
護膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉村 雅夫 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 小西 信武 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 大和田 淳一 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (56)参考文献 特開 昭61−13228（ＪＰ，Ａ)
Claims (5)
- 【請求項１】基板上に形成され、互いに平行な複数の走
査電極と、 前記基板上に前記走査電極とは絶縁されて交差するよう
に形成され、互いに平行な複数の信号電極と、 隣合った２本の走査電極及び隣合った２本の信号電極に
よって囲まれて規定される画素領域ごとに形成された光
を透過する画素電極と、 各画素領域に形成され、ドレイン及びソースがそれぞれ
前記信号電極及び画素電極に接続され、ゲートが前記走
査電極に接続されたスイッチング素子と、 前記画素領域ごとに独立して設けられ、前記画素電極と
絶縁膜を介して対向して形成され、前記画素電極との間
に補助容量を形成する光を透過する補助容量電極と、 前記走査電極、信号電極のいずれかに沿い、前記画素領
域を横切って延び、前記補助容量電極相互を接続する、
シート抵抗が補助容量電極のそれより小さい補助容量導
体と、 画素電極群に対向して設けられた対向電極と、 前記対向電極と画素電極との間に挾持された液晶を具備
した平面ディスプレイ。 - 【請求項２】特許請求の範囲第１項において、前記補助
容量導体は前記走査電極とほぼ平行に形成された平面デ
ィスプレイ。 - 【請求項３】特許請求の範囲第１項において、前記補助
容量導体は前記信号電極とほぼ平行に形成された平面デ
ィスプレイ。 - 【請求項４】特許請求の範囲第１項において、前記補助
容量電極は前記画素電極より前記基板側に形成され、前
記補助容量導体と重なり領域を有し、前記重なり領域に
おいて、前記補助容量導体は前記補助容量電極より前記
基板側に形成された平面ディスプレイ。 - 【請求項５】特許請求の範囲第１項において、前記補助
容量電極は前記画素電極より前記基板側に形成され、前
記補助容量導体と重なり領域を有し、前記重なり領域に
おいて、前記補助容量電極は前記補助容量導体より前記
基板側に形成された平面ディスプレイ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8295588A JPH0827465B2 (ja) | 1988-04-06 | 1988-04-06 | 平面デイスプレイ |
| KR89004449A KR0137470B1 (en) | 1988-04-06 | 1989-04-04 | Flat panel display |
| US07/869,085 US5283566A (en) | 1988-04-06 | 1992-04-15 | Plane display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8295588A JPH0827465B2 (ja) | 1988-04-06 | 1988-04-06 | 平面デイスプレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01255831A JPH01255831A (ja) | 1989-10-12 |
| JPH0827465B2 true JPH0827465B2 (ja) | 1996-03-21 |
Family
ID=13788642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8295588A Expired - Lifetime JPH0827465B2 (ja) | 1988-04-06 | 1988-04-06 | 平面デイスプレイ |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0827465B2 (ja) |
| KR (1) | KR0137470B1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5162901A (en) * | 1989-05-26 | 1992-11-10 | Sharp Kabushiki Kaisha | Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto |
| JPH03163529A (ja) * | 1989-11-22 | 1991-07-15 | Sharp Corp | アクティブマトリクス表示装置 |
| JPH06208132A (ja) * | 1990-03-24 | 1994-07-26 | Sony Corp | 液晶表示装置 |
| US5289030A (en) | 1991-03-06 | 1994-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with oxide layer |
| US6979840B1 (en) * | 1991-09-25 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistors having anodized metal film between the gate wiring and drain wiring |
| TW444257B (en) * | 1999-04-12 | 2001-07-01 | Semiconductor Energy Lab | Semiconductor device and method for fabricating the same |
| KR100770543B1 (ko) * | 2001-03-20 | 2007-10-25 | 엘지.필립스 엘시디 주식회사 | 액정표시장치와 그 구동방법 |
| WO2010106710A1 (ja) * | 2009-03-18 | 2010-09-23 | シャープ株式会社 | アクティブマトリクス基板、及び表示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6113228A (ja) * | 1984-06-28 | 1986-01-21 | Matsushita Electric Ind Co Ltd | 液晶画像表示装置 |
-
1988
- 1988-04-06 JP JP8295588A patent/JPH0827465B2/ja not_active Expired - Lifetime
-
1989
- 1989-04-04 KR KR89004449A patent/KR0137470B1/ko not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR0137470B1 (en) | 1998-05-15 |
| KR890016413A (ko) | 1989-11-29 |
| JPH01255831A (ja) | 1989-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6914260B2 (en) | Electro-optical device | |
| EP0604006B1 (en) | Active matrix liquid crystal display cell | |
| KR100260359B1 (ko) | 액정 표시 장치 및 그 제조방법 | |
| JP3302625B2 (ja) | 液晶表示装置 | |
| JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH08234239A (ja) | 表示装置 | |
| JPH10142630A (ja) | 液晶ディスプレイ装置及びその製造方法 | |
| US5283566A (en) | Plane display | |
| JP2900662B2 (ja) | 薄膜トランジスタアレイ | |
| US5952675A (en) | Thin film transistor element array | |
| JPH0827465B2 (ja) | 平面デイスプレイ | |
| JP2001305565A (ja) | 液晶表示装置 | |
| JP3423380B2 (ja) | 液晶表示装置 | |
| JPH02277027A (ja) | 液晶表示装置 | |
| JPH10293324A (ja) | 液晶表示素子 | |
| JPH09197376A (ja) | 半導体素子静電対策構造 | |
| JPH10268356A (ja) | 液晶表示装置 | |
| JP2000047254A (ja) | 液晶表示装置 | |
| JPH10335671A (ja) | ドライバーモノリシック駆動素子 | |
| JP3484363B2 (ja) | 液晶表示装置 | |
| JPH06258665A (ja) | 液晶パネルの製造方法 | |
| JP2000206565A (ja) | 表示装置用半導体素子及びこれを用いた液晶表示装置 | |
| JP2901499B2 (ja) | アクティブマトリクス基板 | |
| JP2687967B2 (ja) | 液晶表示装置 | |
| JP2780539B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090321 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090321 Year of fee payment: 13 |