JP3484363B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3484363B2 JP3484363B2 JP33254198A JP33254198A JP3484363B2 JP 3484363 B2 JP3484363 B2 JP 3484363B2 JP 33254198 A JP33254198 A JP 33254198A JP 33254198 A JP33254198 A JP 33254198A JP 3484363 B2 JP3484363 B2 JP 3484363B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- line
- liquid crystal
- signal line
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は液晶表示装置に係
り、特に、アクティブ・マトリックス型と称される液晶
表示装置に関する。
り、特に、アクティブ・マトリックス型と称される液晶
表示装置に関する。
【０００２】
【従来の技術】アクティブ・マトリックス型の液晶表示
装置は、液晶を介して対向配置される透明基板のうち一
方の透明基板の液晶側の面に、ｘ方向に延在されｙ方向
に並設される走査信号線と、この走査信号線と絶縁され
ｙ方向に延在されｘ方向に並設される映像信号線とが形
成され、これら各信号線で囲まれた領域に、それぞれ、
一方の側の走査信号線からの走査信号（電圧）の供給に
よって駆動するスイッチング素子と、このスイッチング
素子を介して一方の側の映像信号線（電圧）からの映像
信号が印加される画素電極とを備えて構成されている。
このことから、この型の液晶表示装置の各画素は、スイ
ッチング素子がＯＮ状態となって電圧が入力される選択
時間と、該スイッチング素子がＯＦＦ状態となって電荷
を保持する非選択時間が存在する。この場合、スイッチ
ング素子がＯＦＦ状態での蓄積電荷のリークを防止する
等のため、各画素には保持容量素子も形成されている。
すなわち、この保持容量素子は、保持容量線の一部に誘
電体膜を介して画素電極の一部を重畳させて形成してい
る。
装置は、液晶を介して対向配置される透明基板のうち一
方の透明基板の液晶側の面に、ｘ方向に延在されｙ方向
に並設される走査信号線と、この走査信号線と絶縁され
ｙ方向に延在されｘ方向に並設される映像信号線とが形
成され、これら各信号線で囲まれた領域に、それぞれ、
一方の側の走査信号線からの走査信号（電圧）の供給に
よって駆動するスイッチング素子と、このスイッチング
素子を介して一方の側の映像信号線（電圧）からの映像
信号が印加される画素電極とを備えて構成されている。
このことから、この型の液晶表示装置の各画素は、スイ
ッチング素子がＯＮ状態となって電圧が入力される選択
時間と、該スイッチング素子がＯＦＦ状態となって電荷
を保持する非選択時間が存在する。この場合、スイッチ
ング素子がＯＦＦ状態での蓄積電荷のリークを防止する
等のため、各画素には保持容量素子も形成されている。
すなわち、この保持容量素子は、保持容量線の一部に誘
電体膜を介して画素電極の一部を重畳させて形成してい
る。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな構成からなる液晶表示装置は、画質の向上のため保
持容量線と画素電極の重畳面積を大きくすることが試み
られているが、それにともなって画素の開口率が小さく
なってしまうという不都合が指摘されていた。保持容量
線と画素電極の重畳領域は開口率に寄与しない領域であ
ることから、その領域を大きくするということは、開口
率に寄与できる領域を小さくしなければならないからで
ある。本発明は、このような事情に基づいてなされたも
のであり、その目的は、開口率に影響することなく大き
な容量の保持容量素子を備える液晶表示装置を提供する
ことにある。
うな構成からなる液晶表示装置は、画質の向上のため保
持容量線と画素電極の重畳面積を大きくすることが試み
られているが、それにともなって画素の開口率が小さく
なってしまうという不都合が指摘されていた。保持容量
線と画素電極の重畳領域は開口率に寄与しない領域であ
ることから、その領域を大きくするということは、開口
率に寄与できる領域を小さくしなければならないからで
ある。本発明は、このような事情に基づいてなされたも
のであり、その目的は、開口率に影響することなく大き
な容量の保持容量素子を備える液晶表示装置を提供する
ことにある。
【０００４】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。すなわち、本発明による液晶表示
装置は、その画素内に容量素子を備えるとともに、該容
量素子は第１の電極、第１の絶縁膜、第２の電極、第２
の絶縁膜、第３の電極との順次積層体から構成され、第
１の電極、第２の電極、第３の電極のうちいずれかが画
素電極であるとともに、第１の電極と第２の電極とで第
１の容量素子を、第２の電極と第３の電極とで第２の容
量素子を構成することを特徴とするものである。このよ
うな構成からなる液晶表示装置は、積層体から構成され
る前記容量素子を２つの容量素子が並列接続された構成
として得ることができるようになる。このことは、第１
の電極、第２の電極、第３の電極のうち不透明な材料で
構成しなければならない電極の面積を大きくすることな
く、容量を大きくできることを意味する。したがって、
開口率に影響することなく大きな容量の容量素子を得る
ことができるようになる。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。すなわち、本発明による液晶表示
装置は、その画素内に容量素子を備えるとともに、該容
量素子は第１の電極、第１の絶縁膜、第２の電極、第２
の絶縁膜、第３の電極との順次積層体から構成され、第
１の電極、第２の電極、第３の電極のうちいずれかが画
素電極であるとともに、第１の電極と第２の電極とで第
１の容量素子を、第２の電極と第３の電極とで第２の容
量素子を構成することを特徴とするものである。このよ
うな構成からなる液晶表示装置は、積層体から構成され
る前記容量素子を２つの容量素子が並列接続された構成
として得ることができるようになる。このことは、第１
の電極、第２の電極、第３の電極のうち不透明な材料で
構成しなければならない電極の面積を大きくすることな
く、容量を大きくできることを意味する。したがって、
開口率に影響することなく大きな容量の容量素子を得る
ことができるようになる。
【０００５】
【発明の実施の形態】以下、本発明による液晶表示装置
の実施例を図面を用いて説明する。 〔実施例１〕図１（ａ）は本発明による液晶表示装置の
一実施例を示す図で、その一画素を示す平面図となって
いる。このため、同図の構成は、その上下に隣接する画
素、その左右に隣接する画素において全く同一となって
いる。なお、同図（ｂ）は同図（ａ）のｂ−ｂ線におけ
る断面図である。
の実施例を図面を用いて説明する。 〔実施例１〕図１（ａ）は本発明による液晶表示装置の
一実施例を示す図で、その一画素を示す平面図となって
いる。このため、同図の構成は、その上下に隣接する画
素、その左右に隣接する画素において全く同一となって
いる。なお、同図（ｂ）は同図（ａ）のｂ−ｂ線におけ
る断面図である。
【０００６】同図による液晶表示装置はいわゆる縦電界
方式と称されるもので、同図（ａ）に示す基板側に画素
電極が形成され、該基板に液晶を介して対向配置される
他の基板（図示せず）の液晶側の面にて対向電極（透明
電極）が形成されている構成となっている。各基板に対
してその垂直（縦）方向に電界を発生せしめて液晶の光
透過率を制御するようになっていることから縦電界方式
と称される所以となっている。
方式と称されるもので、同図（ａ）に示す基板側に画素
電極が形成され、該基板に液晶を介して対向配置される
他の基板（図示せず）の液晶側の面にて対向電極（透明
電極）が形成されている構成となっている。各基板に対
してその垂直（縦）方向に電界を発生せしめて液晶の光
透過率を制御するようになっていることから縦電界方式
と称される所以となっている。
【０００７】図１（ａ）における基板１の液晶側の面
に、画素の下側においてｘ方向に延在する走査信号線２
が形成されている。また、画素の中央にはｘ方向に延在
する保持容量線３が形成されている。この保持容量線３
はたとえば走査信号線２と同一の材料から構成され、し
たがって該走査信号線２と同一の工程で形成できるよう
になっている。
に、画素の下側においてｘ方向に延在する走査信号線２
が形成されている。また、画素の中央にはｘ方向に延在
する保持容量線３が形成されている。この保持容量線３
はたとえば走査信号線２と同一の材料から構成され、し
たがって該走査信号線２と同一の工程で形成できるよう
になっている。
【０００８】そして、基板１上の全域にはこれら走査信
号線２および保持容量線３をも被って絶縁膜４が形成さ
れている。この絶縁膜４は、後述する映像信号線６に対
しては走査信号線２および保持容量線３との交差部にお
ける層間絶縁膜として、薄膜トランジスタＴＦＴの形成
領域においてはゲート絶縁膜として、保持容量素子の形
成領域においては誘電体膜として機能するようになって
いる。この絶縁膜４の表面には、まず、その薄膜トラン
ジスタＴＦＴの形成領域において半導体層５が形成され
ている。この半導体層５はたとえばアモルファスＳｉか
らなり、走査信号線２上において映像信号線６に近接さ
れた部分に重畳して形成されている。これにより、走査
信号線２の一部が薄膜トランジスタＴＦＴのゲート電極
を兼ねた構成となっている。
号線２および保持容量線３をも被って絶縁膜４が形成さ
れている。この絶縁膜４は、後述する映像信号線６に対
しては走査信号線２および保持容量線３との交差部にお
ける層間絶縁膜として、薄膜トランジスタＴＦＴの形成
領域においてはゲート絶縁膜として、保持容量素子の形
成領域においては誘電体膜として機能するようになって
いる。この絶縁膜４の表面には、まず、その薄膜トラン
ジスタＴＦＴの形成領域において半導体層５が形成され
ている。この半導体層５はたとえばアモルファスＳｉか
らなり、走査信号線２上において映像信号線６に近接さ
れた部分に重畳して形成されている。これにより、走査
信号線２の一部が薄膜トランジスタＴＦＴのゲート電極
を兼ねた構成となっている。
【０００９】また、前記絶縁膜４の表面には、同図に示
すように、そのｙ方向に延在しｘ方向に並設される映像
信号線６が形成されている。そして、映像信号線６は、
薄膜トランジスタＴＦＴの前記半導体層５の表面の一部
にまで延在されて形成されたドレイン電極６Ａが一体と
なって備えられている。この場合、薄膜トランジスタＴ
ＦＴのソース電極６Ｂも映像信号線６の形成と同時に形
成され、このソース電極６Ｂは次に説明する画素電極７
の形成領域の一部にまで延在されて形成されている。
すように、そのｙ方向に延在しｘ方向に並設される映像
信号線６が形成されている。そして、映像信号線６は、
薄膜トランジスタＴＦＴの前記半導体層５の表面の一部
にまで延在されて形成されたドレイン電極６Ａが一体と
なって備えられている。この場合、薄膜トランジスタＴ
ＦＴのソース電極６Ｂも映像信号線６の形成と同時に形
成され、このソース電極６Ｂは次に説明する画素電極７
の形成領域の一部にまで延在されて形成されている。
【００１０】なお、薄膜トランジスタＴＦＴのドレイン
電極６Ａとソース電極６Ｂとの界面に相当する半導体層
５の表面にはリン（Ｐ）がドープされて高濃度層となっ
ており、これにより前記各電極６Ａ，６Ｂにおけるオー
ミックコンタクトを図っている。この場合、半導体層５
の表面の全域には予め前記高濃度層が形成されており、
前記各電極６Ａ，６Ｂを形成した後に、該電極６Ａ，６
Ｂをマスクとして該電極形成領域以外の高濃度層エッチ
ングするようにして上記の構成とすることができる。
電極６Ａとソース電極６Ｂとの界面に相当する半導体層
５の表面にはリン（Ｐ）がドープされて高濃度層となっ
ており、これにより前記各電極６Ａ，６Ｂにおけるオー
ミックコンタクトを図っている。この場合、半導体層５
の表面の全域には予め前記高濃度層が形成されており、
前記各電極６Ａ，６Ｂを形成した後に、該電極６Ａ，６
Ｂをマスクとして該電極形成領域以外の高濃度層エッチ
ングするようにして上記の構成とすることができる。
【００１１】そして、前記絶縁膜４上には画素電極７が
形成されている。この画素電極７は、該当する画素の映
像信号線６と図中右側に隣接する画素の映像信号線６
（図示せず）と、該当する画素の走査信号線２と図中上
側に隣接する画素の走査信号線２（図示せず）とで囲ま
れた領域内に形成され、前記薄膜トランジスタＴＦＴの
ソース電極６Ｂの一部と重畳されて、換言すれば電気的
接続が図れて形成されている。ここで、画素電極７は透
明導電膜（たとえばIndium-Tin-Oxide）から構成されて
いる。この画素電極７が形成された領域は光の通過領域
となっているからである。
形成されている。この画素電極７は、該当する画素の映
像信号線６と図中右側に隣接する画素の映像信号線６
（図示せず）と、該当する画素の走査信号線２と図中上
側に隣接する画素の走査信号線２（図示せず）とで囲ま
れた領域内に形成され、前記薄膜トランジスタＴＦＴの
ソース電極６Ｂの一部と重畳されて、換言すれば電気的
接続が図れて形成されている。ここで、画素電極７は透
明導電膜（たとえばIndium-Tin-Oxide）から構成されて
いる。この画素電極７が形成された領域は光の通過領域
となっているからである。
【００１２】基板１の表面の全域には、これら画素電極
７および映像信号線６等をも被って保護膜８が形成さ
れ、この保護膜８の表面には前記保持容量線３に重畳さ
れて保持容量線９が形成されている。この保持容量線９
は、図中左右のそれぞれに隣接する画素の保持容量線９
と互いに接続された構成となっている。
７および映像信号線６等をも被って保護膜８が形成さ
れ、この保護膜８の表面には前記保持容量線３に重畳さ
れて保持容量線９が形成されている。この保持容量線９
は、図中左右のそれぞれに隣接する画素の保持容量線９
と互いに接続された構成となっている。
【００１３】このような構成から、保持容量素子は、保
持容量線３（第１の電極）、絶縁膜４（第１の絶縁
膜）、画素電極７（第２の電極）、保護膜８（第２の絶
縁膜）、および保持容量線９（第３の電極）との順次積
層体から構成され、保持容量線３と画素電極７とで第１
の保持容量素子を、画素電極７と保持容量線９とで第２
の保持容量素子を構成するようになって、その容量を大
きくできる構成となっている。そして、第１の保持容量
素子と第２の保持容量素子とは積層構造となっているこ
とから、それに要する占有面積は小さくすることができ
る。
持容量線３（第１の電極）、絶縁膜４（第１の絶縁
膜）、画素電極７（第２の電極）、保護膜８（第２の絶
縁膜）、および保持容量線９（第３の電極）との順次積
層体から構成され、保持容量線３と画素電極７とで第１
の保持容量素子を、画素電極７と保持容量線９とで第２
の保持容量素子を構成するようになって、その容量を大
きくできる構成となっている。そして、第１の保持容量
素子と第２の保持容量素子とは積層構造となっているこ
とから、それに要する占有面積は小さくすることができ
る。
【００１４】〔実施例２〕図２（ａ）は本発明による液
晶表示装置の他の実施例を示す図で、その一画素を示す
平面図となっている。このため、同図（ａ）の構成は、
その上下に隣接する画素、その左右に隣接する画素にお
いて全く同一となっている。なお、同図（ｂ）は、同図
（ａ）のｂ−ｂ線における断面図を示している。
晶表示装置の他の実施例を示す図で、その一画素を示す
平面図となっている。このため、同図（ａ）の構成は、
その上下に隣接する画素、その左右に隣接する画素にお
いて全く同一となっている。なお、同図（ｂ）は、同図
（ａ）のｂ−ｂ線における断面図を示している。
【００１５】同図による液晶表示装置はいわゆる横電界
方式と称されるもので、同図（ａ）に示す基板側に画素
電極およびこの画素電極に隣接されて対向電極が形成さ
れている構成となっている。このため、該基板に液晶を
介して対向配置される他の基板（図示せず）の液晶側の
面には該対向電極に相当する電極は形成されていない構
成となっている。各基板に対してその並行（横）方向に
電界を発生せしめて液晶の光透過率を制御するようにな
っていることから横電界方式と称される所以となってい
る。
方式と称されるもので、同図（ａ）に示す基板側に画素
電極およびこの画素電極に隣接されて対向電極が形成さ
れている構成となっている。このため、該基板に液晶を
介して対向配置される他の基板（図示せず）の液晶側の
面には該対向電極に相当する電極は形成されていない構
成となっている。各基板に対してその並行（横）方向に
電界を発生せしめて液晶の光透過率を制御するようにな
っていることから横電界方式と称される所以となってい
る。
【００１６】図２（ａ）における基板１の液晶側の面
に、画素の下側においてｘ方向に延在する走査信号線２
が形成されている。また、画素の中央にはｘ方向に延在
する対向電圧信号線１０が形成されている。この対向電
圧信号線１０はたとえば走査信号線２と同一の材料から
構成され、したがって該走査信号線２と同一の工程で形
成できるようになっている。この対向電圧信号線１０は
図１に示した液晶表示装置の保持容量線の機能をも有す
るようになっている。
に、画素の下側においてｘ方向に延在する走査信号線２
が形成されている。また、画素の中央にはｘ方向に延在
する対向電圧信号線１０が形成されている。この対向電
圧信号線１０はたとえば走査信号線２と同一の材料から
構成され、したがって該走査信号線２と同一の工程で形
成できるようになっている。この対向電圧信号線１０は
図１に示した液晶表示装置の保持容量線の機能をも有す
るようになっている。
【００１７】そして、この対向電圧信号線１０はそれと
一体に対向電極１１が形成されている。この対向電極１
１は該対向電圧信号線１０を間にして図中上下にそれぞ
れ延在してたとえば３本形成されている。すなわち、該
画素の後述する映像信号線６に隣接して１本の対向電極
１１が形成され、該画素に対して図中右側に隣接する画
素の映像信号線６に隣接した他の１本の対向電極１１が
形成され、さらに、それらの間に配置される残りの一本
の対向電極１１が形成されている。
一体に対向電極１１が形成されている。この対向電極１
１は該対向電圧信号線１０を間にして図中上下にそれぞ
れ延在してたとえば３本形成されている。すなわち、該
画素の後述する映像信号線６に隣接して１本の対向電極
１１が形成され、該画素に対して図中右側に隣接する画
素の映像信号線６に隣接した他の１本の対向電極１１が
形成され、さらに、それらの間に配置される残りの一本
の対向電極１１が形成されている。
【００１８】そして、基板１上の全域にはこれら走査信
号線２および対向電圧信号線１０（対向電極１１）をも
被って絶縁膜４が形成されている。この絶縁膜４は、後
述する映像信号線６に対しては走査信号線２および対向
電圧信号線１０との交差部に対する層間絶縁膜として、
薄膜トランジスタＴＦＴの形成領域に対してはゲート絶
縁膜として、保持容量素子の形成領域に対しては誘電体
膜として機能するようになっている。
号線２および対向電圧信号線１０（対向電極１１）をも
被って絶縁膜４が形成されている。この絶縁膜４は、後
述する映像信号線６に対しては走査信号線２および対向
電圧信号線１０との交差部に対する層間絶縁膜として、
薄膜トランジスタＴＦＴの形成領域に対してはゲート絶
縁膜として、保持容量素子の形成領域に対しては誘電体
膜として機能するようになっている。
【００１９】この絶縁膜４の表面には、まず、その薄膜
トランジスタＴＦＴの形成領域においてたとえばアモル
ファスＳｉからなる半導体層５が形成されている。この
半導体層５は走査信号線２上において映像信号線６に近
接された部分に重畳して形成され、走査信号線２の一部
が薄膜トランジスタＴＦＴのゲート電極を兼ねた構成と
なっている。
トランジスタＴＦＴの形成領域においてたとえばアモル
ファスＳｉからなる半導体層５が形成されている。この
半導体層５は走査信号線２上において映像信号線６に近
接された部分に重畳して形成され、走査信号線２の一部
が薄膜トランジスタＴＦＴのゲート電極を兼ねた構成と
なっている。
【００２０】また、前記絶縁膜４の表面には、同図に示
すように、そのｙ方向に延在しｘ方向に並設される映像
信号線６が形成されている。そして、映像信号線６は、
薄膜トランジスタＴＦＴの前記半導体層５の表面の一部
にまで延在されて形成されたドレイン電極６Ａが一体と
なって備えられている。この場合、薄膜トランジスタＴ
ＦＴのソース電極６Ｂも映像信号線６と形成と同時に形
成され、このソース電極６Ｂは次に説明する画素電極７
と一体になって形成されている。
すように、そのｙ方向に延在しｘ方向に並設される映像
信号線６が形成されている。そして、映像信号線６は、
薄膜トランジスタＴＦＴの前記半導体層５の表面の一部
にまで延在されて形成されたドレイン電極６Ａが一体と
なって備えられている。この場合、薄膜トランジスタＴ
ＦＴのソース電極６Ｂも映像信号線６と形成と同時に形
成され、このソース電極６Ｂは次に説明する画素電極７
と一体になって形成されている。
【００２１】なお、薄膜トランジスタＴＦＴのドレイン
電極６Ａとソース電極６Ｂとの界面に相当する半導体層
５の表面にはリン（Ｐ）がドープされて高濃度層となっ
ているのは、図１の場合と同様である。
電極６Ａとソース電極６Ｂとの界面に相当する半導体層
５の表面にはリン（Ｐ）がドープされて高濃度層となっ
ているのは、図１の場合と同様である。
【００２２】そして、前記絶縁膜４上には、上述したよ
うに、薄膜トランジスタＴＦＴのソース電極６Ｂと一体
に形成された画素電極７が形成されている。この画素電
極７は、図中左側において隣接する２本の対向電極１１
の間、および図中右側において隣接する２本の対向電極
１１の間に、それら各対向電極と隣接されて形成されて
いるとともに、これらの各画素電極７は対向電圧信号線
１０と重畳する部分において互いに接続されたほぼ’
Ｈ’形状をなしている。
うに、薄膜トランジスタＴＦＴのソース電極６Ｂと一体
に形成された画素電極７が形成されている。この画素電
極７は、図中左側において隣接する２本の対向電極１１
の間、および図中右側において隣接する２本の対向電極
１１の間に、それら各対向電極と隣接されて形成されて
いるとともに、これらの各画素電極７は対向電圧信号線
１０と重畳する部分において互いに接続されたほぼ’
Ｈ’形状をなしている。
【００２３】ここで、対向電圧信号線１０と重畳して形
成される画素電極７の接続部７Ａは保持容量素子部とな
っており、その容量を可能な限り大きくするために、該
接続部は各画素電極７の両側にも若干延在するようにし
て形成されている。
成される画素電極７の接続部７Ａは保持容量素子部とな
っており、その容量を可能な限り大きくするために、該
接続部は各画素電極７の両側にも若干延在するようにし
て形成されている。
【００２４】基板１の表面の全域には、これら画素電極
７および映像信号線６等をも被って保護膜８が形成さ
れ、この保護膜８の表面には前記対向電圧信号線１０で
ある保持容量線に重畳されて保持容量線９が形成されて
いる。この保持容量線９は、図中左右のそれぞれに隣接
する画素の保持容量線９と互いに接続された構成となっ
ている。
７および映像信号線６等をも被って保護膜８が形成さ
れ、この保護膜８の表面には前記対向電圧信号線１０で
ある保持容量線に重畳されて保持容量線９が形成されて
いる。この保持容量線９は、図中左右のそれぞれに隣接
する画素の保持容量線９と互いに接続された構成となっ
ている。
【００２５】このような構成から、保持容量素子は、対
向電圧信号線１０（第１の電極）、絶縁膜４（第１の絶
縁膜）、画素電極７（第２の電極）、保護膜８（第２の
絶縁膜）、および保持容量線９（第３の電極）との順次
積層体から構成され、対向電圧信号線１０と画素電極７
とで第１の保持容量素子を、画素電極７と保持容量線９
とで第２の保持容量素子を構成するようになって、その
容量を大きくできる構成となっている。そして、第１の
保持容量素子と第２の保持容量素子とは積層構造となっ
ていることから、それに要する占有面積は小さくするこ
とができる。
向電圧信号線１０（第１の電極）、絶縁膜４（第１の絶
縁膜）、画素電極７（第２の電極）、保護膜８（第２の
絶縁膜）、および保持容量線９（第３の電極）との順次
積層体から構成され、対向電圧信号線１０と画素電極７
とで第１の保持容量素子を、画素電極７と保持容量線９
とで第２の保持容量素子を構成するようになって、その
容量を大きくできる構成となっている。そして、第１の
保持容量素子と第２の保持容量素子とは積層構造となっ
ていることから、それに要する占有面積は小さくするこ
とができる。
【００２６】〔実施例３〕上述した各実施例の構成にお
いて、保持容量線９の一端を表示領域の外側の領域にま
で延在させ、この領域において互いに接続させた構成と
したものである。ここで、表示領域とは各画素の集合体
から構成される領域をいい、その外側とは該集合体の最
外輪郭の外方領域をいう。しかし、これに限定されるこ
とはなく、各画素の集合体の中央部を除く周辺部にブラ
ックマトリックス層が重畳されている場合には、このブ
ラックマトリックス層の重畳部も表示領域の外側として
もよい（以下の実施例の場合も同じ）。このように構成
することによって、保持容量素子の電位の安定化を図る
ことができるようになる。
いて、保持容量線９の一端を表示領域の外側の領域にま
で延在させ、この領域において互いに接続させた構成と
したものである。ここで、表示領域とは各画素の集合体
から構成される領域をいい、その外側とは該集合体の最
外輪郭の外方領域をいう。しかし、これに限定されるこ
とはなく、各画素の集合体の中央部を除く周辺部にブラ
ックマトリックス層が重畳されている場合には、このブ
ラックマトリックス層の重畳部も表示領域の外側として
もよい（以下の実施例の場合も同じ）。このように構成
することによって、保持容量素子の電位の安定化を図る
ことができるようになる。
【００２７】〔実施例４〕図３は本発明による液晶表示
装置の他の実施例を示す図で、その一画素を示す平面図
となっている。同図は、図１に示したと同様に縦電界方
式の液晶表示装置を示し、その構成は、その上下に隣接
する画素、その左右に隣接する画素において全く同一と
なっている。
装置の他の実施例を示す図で、その一画素を示す平面図
となっている。同図は、図１に示したと同様に縦電界方
式の液晶表示装置を示し、その構成は、その上下に隣接
する画素、その左右に隣接する画素において全く同一と
なっている。
【００２８】図１と同様の符号は同一の構成および機能
を有するようになっている。ここで、図１の構成と異な
る部分は、各画素に形成した第３の電極９Ａにある。こ
の第３の電極９Ａは、図中左右に隣接する画素の第３の
電極９Ａとは互いに接続されていることはなく、図中上
下に隣接する画素の第３の電極９Ａと互いに接続される
ようになっている。図中上下に隣接する画素の各第３の
電極９Ａの接続は、たとえば図中右側に隣接する画素の
映像信号線６に隣接されて形成された配線層９Ｂによっ
てなされている。すなわち、前記第３の電極９Ａおよび
配線層９Ｂは保持容量線を構成しており、この保持容量
線は図中ｙ方向（映像信号線６の延在方向）に並設され
た各画素において共通となっている。
を有するようになっている。ここで、図１の構成と異な
る部分は、各画素に形成した第３の電極９Ａにある。こ
の第３の電極９Ａは、図中左右に隣接する画素の第３の
電極９Ａとは互いに接続されていることはなく、図中上
下に隣接する画素の第３の電極９Ａと互いに接続される
ようになっている。図中上下に隣接する画素の各第３の
電極９Ａの接続は、たとえば図中右側に隣接する画素の
映像信号線６に隣接されて形成された配線層９Ｂによっ
てなされている。すなわち、前記第３の電極９Ａおよび
配線層９Ｂは保持容量線を構成しており、この保持容量
線は図中ｙ方向（映像信号線６の延在方向）に並設され
た各画素において共通となっている。
【００２９】このような構成と異なり、たとえば他方の
保持容量線が走査信号線２の延在方向に形成されている
場合、該走査信号線２によって駆動される画素が同時に
ＯＮ／ＯＦＦするため、該保持容量線にかかる負荷が重
くなりその電位が変動する場合がある。
保持容量線が走査信号線２の延在方向に形成されている
場合、該走査信号線２によって駆動される画素が同時に
ＯＮ／ＯＦＦするため、該保持容量線にかかる負荷が重
くなりその電位が変動する場合がある。
【００３０】また、各画素の保持容量素子の一方の保持
容量線が映像信号線６の延在方向に形成され、他方の保
持容量線も映像信号線の延在方向に形成されている場
合、該映像信号線６と保持容量線との間のカップリング
によって、いわゆる縦スミアの原因となることがある。
容量線が映像信号線６の延在方向に形成され、他方の保
持容量線も映像信号線の延在方向に形成されている場
合、該映像信号線６と保持容量線との間のカップリング
によって、いわゆる縦スミアの原因となることがある。
【００３１】しかし、各画素の保持容量素子の一方の保
持容量線が走査信号線２の延在方向に形成され、他方の
保持容量線（第３の電極および配線層）が映像信号線６
の延在方向に形成されている構成とした場合に上述した
ような不都合を回避することができるようになる。
持容量線が走査信号線２の延在方向に形成され、他方の
保持容量線（第３の電極および配線層）が映像信号線６
の延在方向に形成されている構成とした場合に上述した
ような不都合を回避することができるようになる。
【００３２】〔実施例５〕図４は本発明による液晶表示
装置の他の実施例を示す図で、その一画素を示す平面図
となっている。同図は、図２に示したと同様に横電界方
式の液晶表示装置を示し、その構成は、その上下に隣接
する画素、その左右に隣接する画素において全く同一と
なっている。同図において、図２と同様の符号は同一の
構成および機能を有するようになっている。
装置の他の実施例を示す図で、その一画素を示す平面図
となっている。同図は、図２に示したと同様に横電界方
式の液晶表示装置を示し、その構成は、その上下に隣接
する画素、その左右に隣接する画素において全く同一と
なっている。同図において、図２と同様の符号は同一の
構成および機能を有するようになっている。
【００３３】ここで、図２の構成と異なる部分は各画素
に形成した第３の電極９Ａにある。この第３の電極９Ａ
は、図中左右に隣接する画素の第３の電極９Ａとは互い
に接続されていることはなく、図中上下に隣接する画素
の第３の電極９Ａと互いに接続されるようになってい
る。図中上下に隣接する画素の各第３の電極９Ａの接続
は、たとえば図中右側に隣接する画素の映像信号線６に
隣接されて形成された配線層９Ｂによってなされてい
る。すなわち、前記第３の電極９Ａおよび配線層９Ｂに
よって保持容量線が構成され、この保持容量線は、図中
ｙ方向（映像信号線６の延在方向）に隣接する各画素に
おいて共通となっている。
に形成した第３の電極９Ａにある。この第３の電極９Ａ
は、図中左右に隣接する画素の第３の電極９Ａとは互い
に接続されていることはなく、図中上下に隣接する画素
の第３の電極９Ａと互いに接続されるようになってい
る。図中上下に隣接する画素の各第３の電極９Ａの接続
は、たとえば図中右側に隣接する画素の映像信号線６に
隣接されて形成された配線層９Ｂによってなされてい
る。すなわち、前記第３の電極９Ａおよび配線層９Ｂに
よって保持容量線が構成され、この保持容量線は、図中
ｙ方向（映像信号線６の延在方向）に隣接する各画素に
おいて共通となっている。
【００３４】このように構成した液晶表示装置は、実施
例４と同様の効果を有するともに、横電界方式の構成に
特有な効果を有する。すなわち、実施例４に示した縦電
界方式の構成では、映像信号線６の延在方向に形成され
た保持容量線と画素電極との間で基板と平行な成分の電
界が生じる場合があり、その部分でいわゆるドメインが
発生する。
例４と同様の効果を有するともに、横電界方式の構成に
特有な効果を有する。すなわち、実施例４に示した縦電
界方式の構成では、映像信号線６の延在方向に形成され
た保持容量線と画素電極との間で基板と平行な成分の電
界が生じる場合があり、その部分でいわゆるドメインが
発生する。
【００３５】しかし、本実施例では、基板１と平行な成
分の電界によって液晶の光透過率を制御している構成と
なっていることから、このような不都合が生じることは
ない。また、映像信号線６の延在方向に形成する保持容
量線を、同図に示すように、対向電極１１と重畳して形
成することができ、これにより開口率が小さくなる憂い
もないという効果を奏する。
分の電界によって液晶の光透過率を制御している構成と
なっていることから、このような不都合が生じることは
ない。また、映像信号線６の延在方向に形成する保持容
量線を、同図に示すように、対向電極１１と重畳して形
成することができ、これにより開口率が小さくなる憂い
もないという効果を奏する。
【００３６】〔実施例６〕上述した各実施例において、
各保持容量線を表示領域の外側にまで延在させ、それら
を互いに共通接続するようにしている。このように構成
することによって、保持容量素子の電位の安定化を図る
ことができるようになる。
各保持容量線を表示領域の外側にまで延在させ、それら
を互いに共通接続するようにしている。このように構成
することによって、保持容量素子の電位の安定化を図る
ことができるようになる。
【００３７】〔実施例７〕この実施例では、各画素内に
おいて、第１の電極（保持容量線）と第３の電極（保持
容量線）とがたとえばスルホール等によって互いに接続
されていることにある。すなわち、たとえば図１（ｂ）
に対応した図である図５に示すように、映像信号線６と
画素電極７との間の隙間の領域を利用し、この部分の保
護膜８および絶縁膜４にスルホールを形成し、第１の電
極と第３の電極とを互いに接続させた構成としている。
従来の保持容量線の他に、この保持容量線と異なる新た
な保持容量線を設けることによって、この新たな保持容
量線は走査信号線２あるいは映像信号線６と交差するこ
とは免れず、該走査信号線２あるいは映像信号線６の負
荷が増大し、これにより信号の波形に歪みが生じてスミ
ア発生の原因となることが懸念される。しかし、上述し
た構成とすることにより、走査信号線２あるいは映像信
号線６と交差する保持容量線は実質的に一つとなること
から、該スミア発生の懸念を回避できることになる。
おいて、第１の電極（保持容量線）と第３の電極（保持
容量線）とがたとえばスルホール等によって互いに接続
されていることにある。すなわち、たとえば図１（ｂ）
に対応した図である図５に示すように、映像信号線６と
画素電極７との間の隙間の領域を利用し、この部分の保
護膜８および絶縁膜４にスルホールを形成し、第１の電
極と第３の電極とを互いに接続させた構成としている。
従来の保持容量線の他に、この保持容量線と異なる新た
な保持容量線を設けることによって、この新たな保持容
量線は走査信号線２あるいは映像信号線６と交差するこ
とは免れず、該走査信号線２あるいは映像信号線６の負
荷が増大し、これにより信号の波形に歪みが生じてスミ
ア発生の原因となることが懸念される。しかし、上述し
た構成とすることにより、走査信号線２あるいは映像信
号線６と交差する保持容量線は実質的に一つとなること
から、該スミア発生の懸念を回避できることになる。
【００３８】〔実施例８〕実施例７と同様の趣旨で、た
とえば図２に対応した図である図６に示すように、映像
信号線６と画素電極７の接続部７Ａとの間の隙間の領域
を利用し、この部分の保護膜８および絶縁膜４にスルホ
ールを形成し、第１の電極（対向電圧信号線）と第３の
電極（保持容量線）とを互いに接続させた構成としてい
る。
とえば図２に対応した図である図６に示すように、映像
信号線６と画素電極７の接続部７Ａとの間の隙間の領域
を利用し、この部分の保護膜８および絶縁膜４にスルホ
ールを形成し、第１の電極（対向電圧信号線）と第３の
電極（保持容量線）とを互いに接続させた構成としてい
る。
【００３９】〔実施例９〕実施例７および実施例８に示
した構成を前提としたもので、第１の電極と第３の電極
とを各画素内で接続し、かつ、走査信号線延在方向の各
画素間で接続し保持容量線を形成するようにしている。
このように構成することによって、保持容量素子の電位
の安定化を図ることができるようになる。
した構成を前提としたもので、第１の電極と第３の電極
とを各画素内で接続し、かつ、走査信号線延在方向の各
画素間で接続し保持容量線を形成するようにしている。
このように構成することによって、保持容量素子の電位
の安定化を図ることができるようになる。
【００４０】〔実施例１０〕実施例７および実施例８に
示した構成を前提としたもので、第１の電極と第３の電
極とを各画素内で接続し、かつ、映像信号線延在方向の
各画素間で接続し保持容量線を形成するようにしてい
る。このように構成することによって、保持容量素子の
電位の安定化を図ることができるようになる。
示した構成を前提としたもので、第１の電極と第３の電
極とを各画素内で接続し、かつ、映像信号線延在方向の
各画素間で接続し保持容量線を形成するようにしてい
る。このように構成することによって、保持容量素子の
電位の安定化を図ることができるようになる。
【００４１】〔実施例１１〕上述した各実施例の構成に
おいて、第１の電極および第３の電極のうち一方の電極
をＩＴＯで構成するようにしたものである。縦電界方式
の液晶表示装置である場合、一方の電極は画素電極と同
一の工程で形成してもよい。このようにした場合、製造
工数の増大を回避することができるようになる。また、
横電界方式の液晶表示装置であって、映像信号線６ある
いは走査信号線２の外部端子の表面に電食防止用のＩＴ
Ｏ膜が被服されている場合、一方の電極はこのＩＴＯ膜
と同一の工程で形成してもよい。このようにした場合、
製造工数の増大を回避することができるようになる。
おいて、第１の電極および第３の電極のうち一方の電極
をＩＴＯで構成するようにしたものである。縦電界方式
の液晶表示装置である場合、一方の電極は画素電極と同
一の工程で形成してもよい。このようにした場合、製造
工数の増大を回避することができるようになる。また、
横電界方式の液晶表示装置であって、映像信号線６ある
いは走査信号線２の外部端子の表面に電食防止用のＩＴ
Ｏ膜が被服されている場合、一方の電極はこのＩＴＯ膜
と同一の工程で形成してもよい。このようにした場合、
製造工数の増大を回避することができるようになる。
【００４２】〔実施例１２〕上述した各実施例の構成に
おいて、保持容量線に基準電圧を印加するようにし、こ
の基準電圧は外部の駆動回路から供給するようにしたも
のである。このようにすることによって、保持容量線の
電位を安定化でき、画質の向上を図ることができる。
おいて、保持容量線に基準電圧を印加するようにし、こ
の基準電圧は外部の駆動回路から供給するようにしたも
のである。このようにすることによって、保持容量線の
電位を安定化でき、画質の向上を図ることができる。
【００４３】以上説明した各実施例では、容量素子は第
１の電極、第１の絶縁膜、第２の電極、第２の絶縁膜、
第３の電極との順次積層体から構成され、このうち第２
の電極を画素電極として構成したものである。しかし、
これに限定されることはなく、第１の電極あるいは第３
の電極が画素電極としてもよいことはいうまでもない。
１の電極、第１の絶縁膜、第２の電極、第２の絶縁膜、
第３の電極との順次積層体から構成され、このうち第２
の電極を画素電極として構成したものである。しかし、
これに限定されることはなく、第１の電極あるいは第３
の電極が画素電極としてもよいことはいうまでもない。
【００４４】
【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示装置によれば、開口率に影響する
ことなく大きな容量の保持容量素子を備えることができ
るようになる。
本発明による液晶表示装置によれば、開口率に影響する
ことなく大きな容量の保持容量素子を備えることができ
るようになる。
【図１】本発明による液晶表示装置の画素の一実施例を
示す構成図である。
示す構成図である。
【図２】本発明による液晶表示装置の画素の他の実施例
を示す構成図である。
を示す構成図である。
【図３】本発明による液晶表示装置の画素の他の実施例
を示す構成図である。
を示す構成図である。
【図４】本発明による液晶表示装置の画素の他の実施例
を示す構成図である。
を示す構成図である。
【図５】本発明による液晶表示装置の画素の他の実施例
を示す構成図である。
を示す構成図である。
【図６】本発明による液晶表示装置の画素の他の実施例
を示す構成図である。
を示す構成図である。
１…基板、２…走査信号線、３…保持容量線（第１の電
極）、４…絶縁膜（第１の絶縁膜）、５…半導体層、６
…映像信号線、７…画素電極（第２の電極）、８…保護
膜（第２の絶縁膜）、９…保持容量線（第３の電極）。
極）、４…絶縁膜（第１の絶縁膜）、５…半導体層、６
…映像信号線、７…画素電極（第２の電極）、８…保護
膜（第２の絶縁膜）、９…保持容量線（第３の電極）。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G02F 1/1368
G02F 1/1343
Claims (5)
- 【請求項１】 薄膜トランジスタを有する液晶表示装置
において、画素内に容量素子を備え、該容量素子は一方
の保持容量線、ゲート絶縁膜、前記薄膜トランジスタに
電気的接続が図れて形成される電極、該電極を被って形
成された保護膜、他方の保持容量線との順次積層体から
構成され、前記一方の保持容量線は走査信号線の延在方向における
各画素において共通となっており、 前記他方の保持容量線は映像信号線の延在方向における
各画素において共通となっている ことを特徴とする液晶
表示装置。 - 【請求項２】 前記映像信号線に隣接し前記一方の保持
容量線と一体に形成された電極を有し、該電極と前記他
方の保持容量線が重畳して形成されていることを特徴と
する請求項１記載の液晶表示装置。 - 【請求項３】 前記一方の保持容量線あるいは他方の保
持容量線のいずれか一方がＩＴＯであり、前記映像信号
線の外部端子の表面に該ＩＴＯ膜が被覆されていること
を特徴とする請求項１あるいは請求項２記載の液晶表示
装置。 - 【請求項４】 前記一方の保持容量線あるいは他方の保
持容量線のいずれか一方がＩＴＯであり、前記走査信号
線の外部端子の表面に該ＩＴＯ膜が被覆されていること
を特徴とする請求項１あるいは請求項２記載の液晶表示
装置。 - 【請求項５】 前記一方の保持容量線が前記走査信号線
と同一の材料から構成されていることを特徴とする請求
項３あるいは請求項４に記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33254198A JP3484363B2 (ja) | 1998-11-24 | 1998-11-24 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33254198A JP3484363B2 (ja) | 1998-11-24 | 1998-11-24 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000155337A JP2000155337A (ja) | 2000-06-06 |
| JP3484363B2 true JP3484363B2 (ja) | 2004-01-06 |
Family
ID=18256079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33254198A Expired - Fee Related JP3484363B2 (ja) | 1998-11-24 | 1998-11-24 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3484363B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI284240B (en) | 2000-09-27 | 2007-07-21 | Matsushita Electric Ind Co Ltd | Liquid crystal display device |
| KR101112539B1 (ko) | 2004-07-27 | 2012-02-15 | 삼성전자주식회사 | 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판 |
| JP5305190B2 (ja) * | 2007-06-21 | 2013-10-02 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| JP5299083B2 (ja) * | 2009-05-20 | 2013-09-25 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
-
1998
- 1998-11-24 JP JP33254198A patent/JP3484363B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000155337A (ja) | 2000-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6927816B2 (en) | Active-matrix liquid crystal display | |
| US5844641A (en) | Liquid crystal display device having storage capacitors and additional opaque electrodes | |
| US20010046027A1 (en) | Liquid crystal display having stripe-shaped common electrodes formed above plate-shaped pixel electrodes | |
| US7557786B2 (en) | Display device | |
| JP2003195330A (ja) | 液晶表示装置 | |
| KR100260359B1 (ko) | 액정 표시 장치 및 그 제조방법 | |
| JP3307144B2 (ja) | 表示装置 | |
| US8810757B2 (en) | Liquid crystal display device including a light-blocking member | |
| US6326641B1 (en) | Liquid crystal display device having a high aperture ratio | |
| JPH09159996A (ja) | アクティブマトリックス型液晶表示パネル | |
| US5686976A (en) | Liquid crystal display with storage capacitors for holding electric charges | |
| JP2002040480A (ja) | 液晶表示装置 | |
| US7515215B2 (en) | Array substrate for liquid crystal display substrate having high aperture ratio and method for fabricating the same | |
| US5952675A (en) | Thin film transistor element array | |
| JP2002116712A (ja) | 表示装置および表示装置の製造方法 | |
| JPH04335617A (ja) | アクティブマトリクス基板 | |
| JPH10213812A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2001305565A (ja) | 液晶表示装置 | |
| JP3484363B2 (ja) | 液晶表示装置 | |
| US6744479B2 (en) | Active matrix display device | |
| JP3286843B2 (ja) | 液晶パネル | |
| US6940480B2 (en) | Pixel structure | |
| US6018377A (en) | Storage capacitor with dielectric layer comprising particular materials | |
| JPH0527249A (ja) | アクテイブマトリクス基板 | |
| JP2001021909A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071017 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101017 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101017 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |