JP2901499B2 - アクティブマトリクス基板 - Google Patents
アクティブマトリクス基板Info
- Publication number
- JP2901499B2 JP2901499B2 JP18996094A JP18996094A JP2901499B2 JP 2901499 B2 JP2901499 B2 JP 2901499B2 JP 18996094 A JP18996094 A JP 18996094A JP 18996094 A JP18996094 A JP 18996094A JP 2901499 B2 JP2901499 B2 JP 2901499B2
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- wiring
- insole
- width
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、カラー液晶ディスプレ
イ等の表示装置を構成するためのアクティブマトリクス
基板に関し、特に、下層金属配線と上層金属配線との交
差部の構造に係るアクティブマトリクス基板に関する。
イ等の表示装置を構成するためのアクティブマトリクス
基板に関し、特に、下層金属配線と上層金属配線との交
差部の構造に係るアクティブマトリクス基板に関する。
【０００２】
【従来の技術】液晶ディスプレイは、低電圧駆動、低消
費電力、平板型の特徴をもつことから、テレビ、パソコ
ン、車載機器、計測器等の様々な分野において実用化さ
れている。特に、アクティブマトリクス駆動方式のディ
スプレイは、フルカラー表示が可能で大型かつ高精細化
を実現できる表示手段として注目されている。
費電力、平板型の特徴をもつことから、テレビ、パソコ
ン、車載機器、計測器等の様々な分野において実用化さ
れている。特に、アクティブマトリクス駆動方式のディ
スプレイは、フルカラー表示が可能で大型かつ高精細化
を実現できる表示手段として注目されている。
【０００３】図６は、この種の液晶ディスプレイにおい
て用いられるアクティブマトリクス基板の等価回路図で
ある。同図に示されるように、アクティブマトリクス基
板では、ガラス基板１上にゲート配線２とドレイン配線
５とが交差して配置されている。そして、ゲート電極が
ゲート配線２に接続され、ドレインがドレイン配線５に
接続され、ソースが画素電極６に接続された薄膜トラン
ジスタ７がガラス基板１上にマトリクス状に配置されて
いる。
て用いられるアクティブマトリクス基板の等価回路図で
ある。同図に示されるように、アクティブマトリクス基
板では、ガラス基板１上にゲート配線２とドレイン配線
５とが交差して配置されている。そして、ゲート電極が
ゲート配線２に接続され、ドレインがドレイン配線５に
接続され、ソースが画素電極６に接続された薄膜トラン
ジスタ７がガラス基板１上にマトリクス状に配置されて
いる。
【０００４】上述のように、アクティブマトリクス基板
では、ゲート配線２とドレイン配線５とを交差させて配
置することが必要となる。そして、逆スタガード型のト
ランジスタが用いられるアクティブマトリクス基板にお
いては、ゲート配線２が下層に形成され、ドレイン配線
５が上層に形成される。
では、ゲート配線２とドレイン配線５とを交差させて配
置することが必要となる。そして、逆スタガード型のト
ランジスタが用いられるアクティブマトリクス基板にお
いては、ゲート配線２が下層に形成され、ドレイン配線
５が上層に形成される。
【０００５】図７(Ａ)は、従来のこの種の交差部の構成
を示す平面図であり、図７(Ｂ)はそのｂ−ｂ線での断面
図である。図７(Ａ)、(Ｂ)に示されるように、ガラス基
板１上にゲート配線２が形成され、それと直交するドレ
イン配線５が層間絶縁膜３を介して形成される(以下、
これを第１の従来例という)。而して、下層のゲート配
線２の側壁は、垂直状ないしは逆テーパー状になりやす
く、上記第１の従来例のような構造では、上層のドレイ
ン配線５が断線しやすいという欠点があった。
を示す平面図であり、図７(Ｂ)はそのｂ−ｂ線での断面
図である。図７(Ａ)、(Ｂ)に示されるように、ガラス基
板１上にゲート配線２が形成され、それと直交するドレ
イン配線５が層間絶縁膜３を介して形成される(以下、
これを第１の従来例という)。而して、下層のゲート配
線２の側壁は、垂直状ないしは逆テーパー状になりやす
く、上記第１の従来例のような構造では、上層のドレイ
ン配線５が断線しやすいという欠点があった。
【０００６】この欠点を克服するものとして、特開平2-
257638号公報には、下層金属配線の側面にサイドウォー
ル形状の第２金属層を設けることにより配線の断面形状
をテーパ状にすることが提案されている(以下、これを
第２の従来例という)。また、アクティブマトリクス基
板に関するものではないが、特開平1-245542号公報に
は、下層配線を形成した後スパッタエッチング処理を施
すことにより、下層配線の上端部をラウンドに加工する
ことが提案されている(以下、これを第３の従来例とい
う)。
257638号公報には、下層金属配線の側面にサイドウォー
ル形状の第２金属層を設けることにより配線の断面形状
をテーパ状にすることが提案されている(以下、これを
第２の従来例という)。また、アクティブマトリクス基
板に関するものではないが、特開平1-245542号公報に
は、下層配線を形成した後スパッタエッチング処理を施
すことにより、下層配線の上端部をラウンドに加工する
ことが提案されている(以下、これを第３の従来例とい
う)。
【０００７】さらに、特開昭62-210494号公報には、平
面形状を図８(Ａ)に、そのｃ−ｃ線断面図を図８(Ｂ)に
示すように、ゲート配線２とドレイン配線５との間に層
間絶縁膜３とアモルファスSi膜４を介在させることが提
案されている(以下、これを第４の従来例という)。
面形状を図８(Ａ)に、そのｃ−ｃ線断面図を図８(Ｂ)に
示すように、ゲート配線２とドレイン配線５との間に層
間絶縁膜３とアモルファスSi膜４を介在させることが提
案されている(以下、これを第４の従来例という)。
【０００８】
【発明が解決しようとする課題】ところで、図７(Ａ)、
(Ｂ)に示した第１の従来例では、前記したとおり、上層
配線であるドレイン配線５が断線する可能性が高いとい
う欠点を有している。一方、第２、第３の従来例では、
下層配線の断面形状が急峻でなくなるため上層配線の断
線は防止できるが、下層配線にテーパを付けるための別
の工程が必要となるという不都合がある。また、下層配
線の上端部をラウンドに加工した場合、ゲート電極も同
時にラウンドに加工されてしまうため、実効的ゲート長
が短くなり、トランジスタ動作が不安定になるという欠
点もあった。
(Ｂ)に示した第１の従来例では、前記したとおり、上層
配線であるドレイン配線５が断線する可能性が高いとい
う欠点を有している。一方、第２、第３の従来例では、
下層配線の断面形状が急峻でなくなるため上層配線の断
線は防止できるが、下層配線にテーパを付けるための別
の工程が必要となるという不都合がある。また、下層配
線の上端部をラウンドに加工した場合、ゲート電極も同
時にラウンドに加工されてしまうため、実効的ゲート長
が短くなり、トランジスタ動作が不安定になるという欠
点もあった。
【０００９】また、第４の従来例では、アモルファスSi
膜によって、下層配線の段差は幾分緩和されるものの根
本的な解決にはなっておらず、さらに、アモルファスSi
膜によって新たな段差が生じてしまうという欠点があっ
た。本発明は、上述の各従来例の欠点、問題点に鑑み成
されたものであって、その目的は、新たな工程を追加す
ることなく上層配線の断線を防止できるようにした構造
のアクティブマトリクス基板を提供することにある。
膜によって、下層配線の段差は幾分緩和されるものの根
本的な解決にはなっておらず、さらに、アモルファスSi
膜によって新たな段差が生じてしまうという欠点があっ
た。本発明は、上述の各従来例の欠点、問題点に鑑み成
されたものであって、その目的は、新たな工程を追加す
ることなく上層配線の断線を防止できるようにした構造
のアクティブマトリクス基板を提供することにある。
【００１０】
【課題を解決するための手段】本発明によるアクティブ
マトリクス基板は、一端が画素電極に接続された薄膜ト
ランジスタがマトリクス状に配置され、薄膜トランジス
タのゲート又はドレインに接続された下層金属配線と上
層金属配線とが層間絶縁膜を介して直交して配置されて
いるものであり、下層金属配線と上層金属配線との交差
部においては、 ・前記下層金属配線に突起部が形成され、前記突起部の
先端部の幅が、その部分の前記上層金属配線の幅より狭
く形成されており、しかも前記交差部の前記下層金属配
線に、前記下層金属配線方向と前記上層金属配線方向以
外の角度をもつ辺が存在し、あるいは ・前記上層金属配線が中敷き半導体層を介して形成され
ており、前記中敷き半導体層の前記上層金属配線方向の
先端部の幅が、その部分の前記上層金属配線の幅より狭
く形成されており、しかも前記中敷き半導体層と前記上
層金属配線との重なり部分でかつ前記下層配線と重なら
ない部分の前記中敷き半導体層に、前記下層金属配線方
向と前記上層金属配線方向以外の角度をもつ辺が存在
し、前記上層金属配線の幅は、前記中敷き半導体層の前
記下層金属配線と重ならない領域においては前記中敷き
半導体層の最大幅より広く形成され、かつ前記中敷き半
導体層の前記下層金属配線と重なる領域においては、前
記中敷き半導体層の最大幅より狭く形成されている、構
成からなることを特徴としている。
マトリクス基板は、一端が画素電極に接続された薄膜ト
ランジスタがマトリクス状に配置され、薄膜トランジス
タのゲート又はドレインに接続された下層金属配線と上
層金属配線とが層間絶縁膜を介して直交して配置されて
いるものであり、下層金属配線と上層金属配線との交差
部においては、 ・前記下層金属配線に突起部が形成され、前記突起部の
先端部の幅が、その部分の前記上層金属配線の幅より狭
く形成されており、しかも前記交差部の前記下層金属配
線に、前記下層金属配線方向と前記上層金属配線方向以
外の角度をもつ辺が存在し、あるいは ・前記上層金属配線が中敷き半導体層を介して形成され
ており、前記中敷き半導体層の前記上層金属配線方向の
先端部の幅が、その部分の前記上層金属配線の幅より狭
く形成されており、しかも前記中敷き半導体層と前記上
層金属配線との重なり部分でかつ前記下層配線と重なら
ない部分の前記中敷き半導体層に、前記下層金属配線方
向と前記上層金属配線方向以外の角度をもつ辺が存在
し、前記上層金属配線の幅は、前記中敷き半導体層の前
記下層金属配線と重ならない領域においては前記中敷き
半導体層の最大幅より広く形成され、かつ前記中敷き半
導体層の前記下層金属配線と重なる領域においては、前
記中敷き半導体層の最大幅より狭く形成されている、構
成からなることを特徴としている。
【００１１】本発明の上記構成によれば、上層金属配線
は、下層金属配線又は中敷き半導体層の段差を複数の角
度をなし、しかも連続して変化する角度をなして越える
ことができる。一般に、エッチングや成膜は全方向にわ
たって均等に行われるわけではない。そのため、ある角
度において段差が逆テーパ状に形成されたり、あるい
は、ある角度をなす段差の成膜が薄くなってしまうこと
がある。
は、下層金属配線又は中敷き半導体層の段差を複数の角
度をなし、しかも連続して変化する角度をなして越える
ことができる。一般に、エッチングや成膜は全方向にわ
たって均等に行われるわけではない。そのため、ある角
度において段差が逆テーパ状に形成されたり、あるい
は、ある角度をなす段差の成膜が薄くなってしまうこと
がある。
【００１２】そのため、従来例の場合のように上層配線
が段差を直角にのみ越えている構造では、この段差が逆
テーパ状に形成されたり、この向きの成膜が薄くなされ
た場合には、断線しやすいことになる。しかしながら、
本発明の上記構成(上層金属配線が段差を異なる角度に
おいて越える構成)によれば、ある角度の段差が逆テー
パを有していても、あるいは、その角度の成膜が薄くな
されることがあっても、他の角度の段差での金属膜がカ
バーすることとなるため、断線事故を抑制することがで
きる。
が段差を直角にのみ越えている構造では、この段差が逆
テーパ状に形成されたり、この向きの成膜が薄くなされ
た場合には、断線しやすいことになる。しかしながら、
本発明の上記構成(上層金属配線が段差を異なる角度に
おいて越える構成)によれば、ある角度の段差が逆テー
パを有していても、あるいは、その角度の成膜が薄くな
されることがあっても、他の角度の段差での金属膜がカ
バーすることとなるため、断線事故を抑制することがで
きる。
【００１３】
【実施例】次に、本発明の実施例について図面を参照し
て説明するが、本発明は、以下の実施例に限定されるも
のではない。
て説明するが、本発明は、以下の実施例に限定されるも
のではない。
【００１４】（第１実施例）図１(Ａ)は、本発明の第１
の実施例における交差部の平面図であり、図１(Ｂ)は、
そのａ−ａ線断面図である。また、図２は、この第１実
施例における画素部分(薄膜トランジスタ部分)の断面図
である(この部分の構成は、従来例の場合と変わらな
い)。第１実施例の構成は、その製造方法の説明によっ
て明らかになるので、以下に図１(Ｂ)及び図２を参照し
て本実施例のアクティブマトリクス基板の製造方法につ
いて説明する。
の実施例における交差部の平面図であり、図１(Ｂ)は、
そのａ−ａ線断面図である。また、図２は、この第１実
施例における画素部分(薄膜トランジスタ部分)の断面図
である(この部分の構成は、従来例の場合と変わらな
い)。第１実施例の構成は、その製造方法の説明によっ
て明らかになるので、以下に図１(Ｂ)及び図２を参照し
て本実施例のアクティブマトリクス基板の製造方法につ
いて説明する。
【００１５】まず、図１(Ｂ)に示すように、ガラス基板
１上にスパッタ法によりCr等の金属を所定の膜厚に堆積
し、これをパターニングしてゲート配線２を形成する。
このゲート配線２は、薄膜トランジスタ部ではゲート電
極２ａとなる(図２参照)。次に、プラズマCVD法によ
り、シリコン酸化膜とシリコン窒化膜との複合膜を堆積
して層間絶縁膜３を形成し、引き続き同一CVD装置内に
おいてシリコンを堆積して、ノンドープアモルファスSi
膜４ａとｎ+型アモルファスSi膜４ｂからなるアモルフ
ァスSi膜４を形成する。
１上にスパッタ法によりCr等の金属を所定の膜厚に堆積
し、これをパターニングしてゲート配線２を形成する。
このゲート配線２は、薄膜トランジスタ部ではゲート電
極２ａとなる(図２参照)。次に、プラズマCVD法によ
り、シリコン酸化膜とシリコン窒化膜との複合膜を堆積
して層間絶縁膜３を形成し、引き続き同一CVD装置内に
おいてシリコンを堆積して、ノンドープアモルファスSi
膜４ａとｎ+型アモルファスSi膜４ｂからなるアモルフ
ァスSi膜４を形成する。
【００１６】続いて、アモルファスSi膜４を薄膜トラン
ジスタ形成部及び配線の交差部に島状に残るようにパタ
ーニングする。このとき、交差部でのアモルファスSi膜
４はコーナ部を落とした長方形の形状に形成する。コー
ナ部を落とした形状とすることにより、この上を通過す
る上層配線は、より多くの角度で段差と交わることにな
る。
ジスタ形成部及び配線の交差部に島状に残るようにパタ
ーニングする。このとき、交差部でのアモルファスSi膜
４はコーナ部を落とした長方形の形状に形成する。コー
ナ部を落とした形状とすることにより、この上を通過す
る上層配線は、より多くの角度で段差と交わることにな
る。
【００１７】次に、Cr等の金属をスパッタ法により所定
の膜厚に堆積し、これをパターニングして上層配線とな
るドレイン配線５を形成する。ドレイン配線５の段差部
を越える部分には、両サイドに突起が形成されている
(図１(Ａ)参照)。このドレイン配線５の形成工程におい
て、薄膜トランジスタ領域では同時にドレイン電極５ａ
とソース電極５ｂとが形成される(図２参照)。
の膜厚に堆積し、これをパターニングして上層配線とな
るドレイン配線５を形成する。ドレイン配線５の段差部
を越える部分には、両サイドに突起が形成されている
(図１(Ａ)参照)。このドレイン配線５の形成工程におい
て、薄膜トランジスタ領域では同時にドレイン電極５ａ
とソース電極５ｂとが形成される(図２参照)。
【００１８】次に、透明導電膜であるITOをスパッタ法
により堆積し、これをパターニングしてソース電極５ｂ
に接続される画素電極６を形成する(図２参照)。そし
て、ドレイン電極５ａ、ソース電極５ｂ間のｎ+型アモ
ルファスSi膜４ｂ(図２参照)をエッチング除去し、図示
していないが、その後に保護膜を形成して本実施例のア
クティブマトリクス基板の製作が完了する。
により堆積し、これをパターニングしてソース電極５ｂ
に接続される画素電極６を形成する(図２参照)。そし
て、ドレイン電極５ａ、ソース電極５ｂ間のｎ+型アモ
ルファスSi膜４ｂ(図２参照)をエッチング除去し、図示
していないが、その後に保護膜を形成して本実施例のア
クティブマトリクス基板の製作が完了する。
【００１９】図１(Ａ)に示すように形成された交差配線
構造では、ドレイン配線５は、段差を形成しているアモ
ルファスSi膜４の端部と片側で５つの異なる角度におい
て交わっている。したがって、ある角度において成膜が
薄くなされることがあっても、他の部分では十分の膜厚
を持っているので、断線事故の発生は回避することがで
きる。
構造では、ドレイン配線５は、段差を形成しているアモ
ルファスSi膜４の端部と片側で５つの異なる角度におい
て交わっている。したがって、ある角度において成膜が
薄くなされることがあっても、他の部分では十分の膜厚
を持っているので、断線事故の発生は回避することがで
きる。
【００２０】（第２実施例）図３は、本発明の第２の実
施例の交差部の状態を示す平面図である。この第２実施
例では、段差乗り越え部において中敷きとなるアモルフ
ァスSi膜４及びドレイン配線５の双方に突起が設けられ
ている。この第２実施例では、アモルファスSi膜４の突
起が多角形形状をなしているが、これに代え外形が曲線
をなす突起を設けるようにしてもよい。
施例の交差部の状態を示す平面図である。この第２実施
例では、段差乗り越え部において中敷きとなるアモルフ
ァスSi膜４及びドレイン配線５の双方に突起が設けられ
ている。この第２実施例では、アモルファスSi膜４の突
起が多角形形状をなしているが、これに代え外形が曲線
をなす突起を設けるようにしてもよい。
【００２１】（第３、第４実施例）図４、図５は、それ
ぞれ本発明の第３、第４の実施例の交差部の状態を示す
平面図である。第３、第４の実施例では、下層配線であ
るゲート配線２に突起が設けられている。そして、中敷
きとなるアモルファスSi膜は用いられていない点で前記
第１、第２の実施例と異なる。
ぞれ本発明の第３、第４の実施例の交差部の状態を示す
平面図である。第３、第４の実施例では、下層配線であ
るゲート配線２に突起が設けられている。そして、中敷
きとなるアモルファスSi膜は用いられていない点で前記
第１、第２の実施例と異なる。
【００２２】第３の実施例では、図４に示すように、ゲ
ート配線２の突起は、滑らかな曲線を描いている。この
ように構成した場合にも、ドレイン配線５は、段差を
（細かく変化する）異なる角度において段差を越えるた
め、上層配線の段切れを防止することができる。また、
第３、第４の実施例には、第１、第２の実施例の場合よ
りも交差部の面積を狭くすることができるという利点が
ある。
ート配線２の突起は、滑らかな曲線を描いている。この
ように構成した場合にも、ドレイン配線５は、段差を
（細かく変化する）異なる角度において段差を越えるた
め、上層配線の段切れを防止することができる。また、
第３、第４の実施例には、第１、第２の実施例の場合よ
りも交差部の面積を狭くすることができるという利点が
ある。
【００２３】以上の第１〜第３実施例では、逆スタガー
ド型のトランジスタを有するものについて説明したが、
本発明は、正スタガード型の薄膜トランジスタの形成さ
れたアクティブマトリクス基板に対しても適用が可能な
ものである。この場合、ドレイン配線が下層配線とな
り、ゲート配線が上層配線となるが、これも本発明に包
含されるものである。
ド型のトランジスタを有するものについて説明したが、
本発明は、正スタガード型の薄膜トランジスタの形成さ
れたアクティブマトリクス基板に対しても適用が可能な
ものである。この場合、ドレイン配線が下層配線とな
り、ゲート配線が上層配線となるが、これも本発明に包
含されるものである。
【００２４】
【発明の効果】本発明によるアクティブマトリクス基板
は、以上詳記したように、上層配線が段差を越えるとき
異なる角度において段差と交わるようにしたので、特定
の角度の段差が逆テーパ状に形成されたり、あるいは、
特定の角度の成膜が薄く形成されることがあっても、そ
のための断線を他の角度の金属膜によってカバーするこ
とが可能となり、交差部での断線事故を大幅に減少させ
ることができる。また、本発明によるアクティブマトリ
クス基板は、従来の製造工程になんらの変更を加えるも
のではないため、製造コストの上昇を招くことなく実施
することができる。
は、以上詳記したように、上層配線が段差を越えるとき
異なる角度において段差と交わるようにしたので、特定
の角度の段差が逆テーパ状に形成されたり、あるいは、
特定の角度の成膜が薄く形成されることがあっても、そ
のための断線を他の角度の金属膜によってカバーするこ
とが可能となり、交差部での断線事故を大幅に減少させ
ることができる。また、本発明によるアクティブマトリ
クス基板は、従来の製造工程になんらの変更を加えるも
のではないため、製造コストの上昇を招くことなく実施
することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の交差部の状態を示す図
であって、(Ａ)はその平面図、(Ｂ)は(Ａ)のａ−ａ線断
面図。
であって、(Ａ)はその平面図、(Ｂ)は(Ａ)のａ−ａ線断
面図。
【図２】本発明の第１の実施例の表示部の断面図。
【図３】本発明の第２の実施例の交差部の平面図。
【図４】本発明の第３の実施例の交差部の平面図。
【図５】本発明の第４の実施例の交差部の平面図。
【図６】アクティブマトリクス基板の等価回路図。
【図７】第１の従来例を示す図であって、(Ａ)はその平
面図、(Ｂ)は(Ａ)のｂ−ｂ線断面図。
面図、(Ｂ)は(Ａ)のｂ−ｂ線断面図。
【図８】第４の従来例を示す図であって、(Ａ)はその平
面図、(Ｂ)は(Ａ)のｃ−ｃ線断面図。
面図、(Ｂ)は(Ａ)のｃ−ｃ線断面図。
１ ガラス基板 ２ ゲート配線 ２ａ ゲート電極 ３ 層間絶縁膜 ４ アモルファスＳｉ膜 ４ａ ノンドープアモルファスＳｉ膜 ４ｂ ｎ+型アモルファスＳｉ膜 ５ ドレイン配線 ５ａ ドレイン電極 ５ｂ ソース電極 ６ 画素電極 ７ 薄膜トランジスタ
Claims (3)
- 【請求項１】 一端が画素電極に接続された薄膜トラン
ジスタがマトリクス状に配置され、薄膜トランジスタの
ゲート又はドレインのいずれか一方に接続された下層金
属配線と薄膜トランジスタのゲート又はドレインのいず
れか他方に接続された上層金属配線とが層間絶縁膜を介
して直交して配置されているアクティブマトリクス基板
において、 下層金属配線と上層金属配線との交差部においては、前
記下層金属配線に突起部が形成され、前記突起部の先端
部の幅が、その部分の前記上層金属配線の幅より狭く形
成されており、かつ前記突起部は多角形形状を有してい
ることを特徴とするアクティブマトリクス基板。 - 【請求項２】 一端が画素電極に接続された薄膜トラン
ジスタがマトリクス状に配置され、薄膜トランジスタの
ゲート又はドレインのいずれか一方に接続された下層金
属配線と薄膜トランジスタのゲート又はドレインのいず
れか他方に接続された上層金属配線とが層間絶縁膜を介
して直交して配置されているアクティブマトリクス基板
において、 下層金属配線と上層金属配線との交差部においては、前
記下層金属配線に突起部が形成され、前記突起部の先端
部の幅が、その部分の前記上層金属配線の幅より狭く形
成されており、かつ 前記突起部の平面上の形状が曲線を
なしていることを特徴とするアクティブマトリクス基
板。 - 【請求項３】 一端が画素電極に接続された薄膜トラン
ジスタがマトリクス状に配置され、薄膜トランジスタの
ゲート又はドレインのいずれか一方に接続された下層金
属配線と薄膜トランジスタのゲート又はドレインのいず
れか他方に接続された上層金属配線とが層間絶縁膜を介
して直交して配置されているアクティブマトリクス基板
において、 下層金属配線と上層金属配線との交差部においては、前
記上層金属配線が中敷き半導体層を介して形成されてお
り、前記中敷き半導体層の前記上層金属配線方向の先端
部の幅が、その部分の前記上層金属配線の幅より狭く形
成されており、かつ前記中敷き半導体層と前記上層金属
配線との重なり部分であって前記下層配線と重ならない
部分の前記中敷き半導体層は多角形形状または曲線を有
する形状 を有しており、前記上層金属配線の幅は、前記
中敷き半導体層の前記下層金属配線と重ならない領域に
おいては前記中敷き半導体層の最大幅より広く形成さ
れ、かつ前記中敷き半導体層の前記下層金属配線と重な
る領域においては、前記中敷き半導体層の最大幅より狭
く形成されている構成からなることを特徴とするアクテ
ィブマトリクス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18996094A JP2901499B2 (ja) | 1994-07-20 | 1994-07-20 | アクティブマトリクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18996094A JP2901499B2 (ja) | 1994-07-20 | 1994-07-20 | アクティブマトリクス基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0829805A JPH0829805A (ja) | 1996-02-02 |
| JP2901499B2 true JP2901499B2 (ja) | 1999-06-07 |
Family
ID=16250076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18996094A Expired - Fee Related JP2901499B2 (ja) | 1994-07-20 | 1994-07-20 | アクティブマトリクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2901499B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4596101B2 (ja) * | 2000-10-18 | 2010-12-08 | 日本電気株式会社 | 液晶表示装置 |
| JP4216270B2 (ja) | 2004-06-30 | 2009-01-28 | 三星エスディアイ株式会社 | 電子装置、薄膜トランジスタ構造体及びそれを備える平板ディスプレイ装置 |
| US8114720B2 (en) | 2008-12-25 | 2012-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN104503178A (zh) | 2014-12-31 | 2015-04-08 | 京东方科技集团股份有限公司 | 一种阵列基板、其制备方法及显示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62280890A (ja) * | 1986-05-30 | 1987-12-05 | 松下電器産業株式会社 | アクテイブマトリツクスアレイ |
| JPH04236429A (ja) * | 1991-01-18 | 1992-08-25 | Sharp Corp | 薄膜トランジスタ |
| JPH06230423A (ja) * | 1993-02-03 | 1994-08-19 | Nec Kagoshima Ltd | 液晶パネル用薄膜トランジスタ基板 |
-
1994
- 1994-07-20 JP JP18996094A patent/JP2901499B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0829805A (ja) | 1996-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100507271B1 (ko) | 고개구율 및 고투과율 액정표시장치 및 그 제조방법 | |
| US6323051B1 (en) | Method of manufacturing liquid crystal display | |
| US20010046027A1 (en) | Liquid crystal display having stripe-shaped common electrodes formed above plate-shaped pixel electrodes | |
| EP0301571B1 (en) | Thin film transistor array | |
| US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
| JPH0814669B2 (ja) | マトリクス型表示装置 | |
| JP2003021845A (ja) | フリンジフィールドスイッチング液晶表示装置及びその製造方法 | |
| JP2003107523A (ja) | 液晶表示装置 | |
| JPH01219824A (ja) | 非晶質シリコン薄膜トランジスタアレイ基板 | |
| JP2000330123A (ja) | 液晶表示装置 | |
| KR20010038386A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| KR20010038385A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JP2901499B2 (ja) | アクティブマトリクス基板 | |
| JPH07122718B2 (ja) | 液晶表示装置 | |
| JPH04265945A (ja) | アクティブマトリクス基板 | |
| JPH06163891A (ja) | 薄膜トランジスタ | |
| JP3300336B2 (ja) | 液晶表示装置 | |
| JPH07333648A (ja) | 液晶表示装置およびその製法 | |
| JP3167817B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH06130415A (ja) | Ｔｆｔマトリクスの製造方法 | |
| JP2001264802A (ja) | マトリクスアレイ基板 | |
| JPH01282522A (ja) | アクティブマトリックス回路基板とその製造方法及びそれを用いた画像表示装置 | |
| KR100488923B1 (ko) | 액정표시소자 | |
| JP4646244B2 (ja) | 表示用制御基板およびその製造方法、液晶表示パネル、電子情報機器 | |
| JP3308100B2 (ja) | Ｔｆｔ型液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970325 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080319 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 13 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |