JPH04265945A - アクティブマトリクス基板 - Google Patents
アクティブマトリクス基板Info
- Publication number
- JPH04265945A JPH04265945A JP3027529A JP2752991A JPH04265945A JP H04265945 A JPH04265945 A JP H04265945A JP 3027529 A JP3027529 A JP 3027529A JP 2752991 A JP2752991 A JP 2752991A JP H04265945 A JPH04265945 A JP H04265945A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- picture element
- active matrix
- element electrode
- additional capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 49
- 239000011159 matrix material Substances 0.000 title claims abstract description 40
- 239000004020 conductor Substances 0.000 abstract 2
- 239000010408 film Substances 0.000 description 41
- 239000003990 capacitor Substances 0.000 description 22
- 230000001681 protective effect Effects 0.000 description 10
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 239000010409 thin film Substances 0.000 description 6
- 239000010407 anodic oxide Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、液晶等の表示媒体と組
み合わせてアクティブマトリクス表示装置を構成するた
めのアクティブマトリクス基板に関する。
み合わせてアクティブマトリクス表示装置を構成するた
めのアクティブマトリクス基板に関する。
【０００２】
【従来の技術】従来より、液晶等の表示媒体を用いた表
示装置には、アクティブマトリクス方式が用いられてい
る。図５に従来のアクティブマトリクス表示装置の等価
回路図を示す。この表示装置では、絶縁性基板上にゲー
トバス配線５が等間隔で平行に配され、ゲートバス配線
５に直交してソースバス配線４が平行に配されている。 ゲートバス配線５とソースバス配線４とのそれぞれの交
差点近傍には、薄膜トランジスタ（以下では「ＴＦＴ」
と称する）１が形成されている。ＴＦＴ１のゲート電極
はゲートバス配線５に接続され、ＴＦＴ１のソース電極
はソースバス配線４に接続されている。ＴＦＴ１のドレ
イン電極には、絵素電極と対向電極との間に形成される
絵素容量２と、絵素電極と付加容量電極との間に形成さ
れる付加容量３とが接続されている。
示装置には、アクティブマトリクス方式が用いられてい
る。図５に従来のアクティブマトリクス表示装置の等価
回路図を示す。この表示装置では、絶縁性基板上にゲー
トバス配線５が等間隔で平行に配され、ゲートバス配線
５に直交してソースバス配線４が平行に配されている。 ゲートバス配線５とソースバス配線４とのそれぞれの交
差点近傍には、薄膜トランジスタ（以下では「ＴＦＴ」
と称する）１が形成されている。ＴＦＴ１のゲート電極
はゲートバス配線５に接続され、ＴＦＴ１のソース電極
はソースバス配線４に接続されている。ＴＦＴ１のドレ
イン電極には、絵素電極と対向電極との間に形成される
絵素容量２と、絵素電極と付加容量電極との間に形成さ
れる付加容量３とが接続されている。
【０００３】この表示装置では、１本のゲートバス配線
５が選択されると、その選択されたゲートバス配線５接
続されたＴＦＴ１がオン状態となる。オン状態となった
ＴＦＴ１にはソースバス配線４から映像信号が入力され
、この映像信号は絵素容量２及び付加容量３に蓄積され
、表示が行われる。付加容量３は、絵素容量２に蓄積さ
れた映像信号を、次の映像信号が入力されるまでの１フ
レームの間、保持する機能を果たしている。
５が選択されると、その選択されたゲートバス配線５接
続されたＴＦＴ１がオン状態となる。オン状態となった
ＴＦＴ１にはソースバス配線４から映像信号が入力され
、この映像信号は絵素容量２及び付加容量３に蓄積され
、表示が行われる。付加容量３は、絵素容量２に蓄積さ
れた映像信号を、次の映像信号が入力されるまでの１フ
レームの間、保持する機能を果たしている。
【０００４】このような表示装置に用いられるアクティ
ブマトリクス基板の平面図を図６に示す。図６のＡ−Ａ
線に沿ったこの表示装置の断面図を図７に示す。この表
示装置では、絶縁性基板１１上にスパッタリング法等及
びエッチング法を用いて、ゲートバス配線５及び付加容
量配線１３が形成され、ゲートバス配線５上にはゲート
バス配線５の上面を陽極酸化することによって陽極酸化
膜２５が形成されている。付加容量配線１３上には透明
導電膜からなる付加容量電極１４がパターン形成されて
いる。更に、付加容量電極１４及び陽極酸化膜２５を覆
って基板１１上の全面に、ゲート絶縁膜１５が形成され
ている。ゲート絶縁膜１５上のゲートバス配線５上方に
は、アモルファスシリコン（以下では「ａ−Ｓｉ」と称
する）からなるチャネル層１６が形成され、チャネル層
１６上の両側方にはソース電極１７及びドレイン電極１
８がそれぞれ形成されている。以上によりＴＦＴ１が完
成する。
ブマトリクス基板の平面図を図６に示す。図６のＡ−Ａ
線に沿ったこの表示装置の断面図を図７に示す。この表
示装置では、絶縁性基板１１上にスパッタリング法等及
びエッチング法を用いて、ゲートバス配線５及び付加容
量配線１３が形成され、ゲートバス配線５上にはゲート
バス配線５の上面を陽極酸化することによって陽極酸化
膜２５が形成されている。付加容量配線１３上には透明
導電膜からなる付加容量電極１４がパターン形成されて
いる。更に、付加容量電極１４及び陽極酸化膜２５を覆
って基板１１上の全面に、ゲート絶縁膜１５が形成され
ている。ゲート絶縁膜１５上のゲートバス配線５上方に
は、アモルファスシリコン（以下では「ａ−Ｓｉ」と称
する）からなるチャネル層１６が形成され、チャネル層
１６上の両側方にはソース電極１７及びドレイン電極１
８がそれぞれ形成されている。以上によりＴＦＴ１が完
成する。
【０００５】ゲート絶縁膜１５上には、透明導電膜から
なる絵素電極１９がパターン形成され、絵素電極１９の
端部はドレイン電極１８に電気的に接続されている。ま
た、絵素電極１９は付加容量電極１４上にも重畳され、
絵素電極１９と付加容量電極１４との間には、前述のゲ
ート絶縁膜１５が挟まれている。付加容量３は付加容量
電極１４と絵素電極１９との間に形成されている。ＴＦ
Ｔ１、絵素電極１９及び付加容量３を覆って基板１１上
の全面に、保護膜２０が形成されている。基板１１に対
向する基板２１上には対向電極２２及び遮光用のブラッ
クストライプ２３が形成されている。基板１１及び２１
の間には液晶層２４が封入され、液晶表示装置が完成す
る。
なる絵素電極１９がパターン形成され、絵素電極１９の
端部はドレイン電極１８に電気的に接続されている。ま
た、絵素電極１９は付加容量電極１４上にも重畳され、
絵素電極１９と付加容量電極１４との間には、前述のゲ
ート絶縁膜１５が挟まれている。付加容量３は付加容量
電極１４と絵素電極１９との間に形成されている。ＴＦ
Ｔ１、絵素電極１９及び付加容量３を覆って基板１１上
の全面に、保護膜２０が形成されている。基板１１に対
向する基板２１上には対向電極２２及び遮光用のブラッ
クストライプ２３が形成されている。基板１１及び２１
の間には液晶層２４が封入され、液晶表示装置が完成す
る。
【０００６】
【発明が解決しようとする課題】このような従来の表示
装置に用いられるアクティブマトリクス基板では、絵素
電極１９と付加容量電極１４との間に短絡が生じること
がある。このような短絡が生じると、表示画面には絵素
欠陥が生じることとなる。
装置に用いられるアクティブマトリクス基板では、絵素
電極１９と付加容量電極１４との間に短絡が生じること
がある。このような短絡が生じると、表示画面には絵素
欠陥が生じることとなる。
【０００７】本発明は、このような問題点を解決するも
のであり、本発明の目的は、付加容量を構成する絵素電
極と付加容量電極との間に、短絡が生じ難い構造を有す
るアクティブマトリクス基板を提供することである。
のであり、本発明の目的は、付加容量を構成する絵素電
極と付加容量電極との間に、短絡が生じ難い構造を有す
るアクティブマトリクス基板を提供することである。
【０００８】
【課題を解決するための手段】本発明のアクティブマト
リクス基板は、絶縁性基板上にマトリクス状に配列され
た絵素電極と、該絵素電極との間で付加容量を形成する
ための付加容量電極と、該付加容量電極間を電気的に接
続する付加容量配線と、を有するアクティブマトリクス
基板であって、該絵素電極と該付加容量電極との間に第
１の絶縁膜及び第２の絶縁膜が挟まれており、そのこと
によって上記目的が達成される。
リクス基板は、絶縁性基板上にマトリクス状に配列され
た絵素電極と、該絵素電極との間で付加容量を形成する
ための付加容量電極と、該付加容量電極間を電気的に接
続する付加容量配線と、を有するアクティブマトリクス
基板であって、該絵素電極と該付加容量電極との間に第
１の絶縁膜及び第２の絶縁膜が挟まれており、そのこと
によって上記目的が達成される。
【０００９】また、更に薄膜トランジスタを備え、前記
第１の絶縁膜が該薄膜トランジスタのゲート絶縁膜であ
る構成とすることもできる。
第１の絶縁膜が該薄膜トランジスタのゲート絶縁膜であ
る構成とすることもできる。
【００１０】また、薄膜トランジスタ上を覆う保護膜を
更に有し、前記第２の絶縁膜が該保護膜であり、前記絵
素電極が該第２の絶縁膜に形成されたコンタクトホール
を介して該薄膜トランジスタに接続されている構成とす
ることができる。
更に有し、前記第２の絶縁膜が該保護膜であり、前記絵
素電極が該第２の絶縁膜に形成されたコンタクトホール
を介して該薄膜トランジスタに接続されている構成とす
ることができる。
【００１１】
【実施例】本発明の実施例について以下に説明する。
【００１２】図１に本発明のアクティブマトリクス基板
の一実施例を用いた液晶表示装置の断面図を示す。図１
の表示装置を構成するアクティブマトリクス基板の平面
図を図２に示す。図１は図２のアクティブマトリクス基
板を用いた表示装置の、図２に於けるＡ−Ａ線に沿った
断面図である。また、図２のアクティブマトリクス基板
の製造工程を図３（ａ）〜（ｄ）に示す。
の一実施例を用いた液晶表示装置の断面図を示す。図１
の表示装置を構成するアクティブマトリクス基板の平面
図を図２に示す。図１は図２のアクティブマトリクス基
板を用いた表示装置の、図２に於けるＡ−Ａ線に沿った
断面図である。また、図２のアクティブマトリクス基板
の製造工程を図３（ａ）〜（ｄ）に示す。
【００１３】本実施例を製造工程に従って説明する。ま
ず、ガラス等の絶縁性基板１１上にスパッタリング法を
用いてＴａ、Ｍｏ等の金属膜を形成し、この金属膜をエ
ッチングすることにより、ゲートバス配線５及び付加容
量配線１３を形成した。ゲートバス配線５の一部が、後
に形成されるＴＦＴ１のゲート電極として機能する。ゲ
ートバス配線５上にはゲートバス配線５の表面を陽極酸
化することによって陽極酸化膜２５が形成されている。 次に、付加容量配線１３上にはＩＴＯ（Ｉｎｄｉｕｍｔ
ｉｎ ｏｘｉｄｅ）等の透明導電膜からなる付加容量電
極１４がパターン形成される（図３（ａ））。
ず、ガラス等の絶縁性基板１１上にスパッタリング法を
用いてＴａ、Ｍｏ等の金属膜を形成し、この金属膜をエ
ッチングすることにより、ゲートバス配線５及び付加容
量配線１３を形成した。ゲートバス配線５の一部が、後
に形成されるＴＦＴ１のゲート電極として機能する。ゲ
ートバス配線５上にはゲートバス配線５の表面を陽極酸
化することによって陽極酸化膜２５が形成されている。 次に、付加容量配線１３上にはＩＴＯ（Ｉｎｄｉｕｍｔ
ｉｎ ｏｘｉｄｅ）等の透明導電膜からなる付加容量電
極１４がパターン形成される（図３（ａ））。
【００１４】更に、付加容量電極１４及び陽極酸化膜２
５を覆って基板１１上の全面に、第１の絶縁膜であるゲ
ート絶縁膜１５が形成される。ゲート絶縁膜１５上のゲ
ートバス配線５上方には、ａ−Ｓｉからなるチャネル層
１６が形成され（図３（ｂ））、チャネル層１６上の両
側方にはソース電極１７及びドレイン電極１８がそれぞ
れ形成される（図３（ｃ））。ソース電極１７及びドレ
イン電極１８はソースバス配線と同時にパターン形成さ
れる。ソース電極１７、ドレイン電極１８及びソースバ
ス配線は、Ｔａ、Ｍｏ、Ａｌ等の金属からなる。以上に
よりＴＦＴ１が完成する。
５を覆って基板１１上の全面に、第１の絶縁膜であるゲ
ート絶縁膜１５が形成される。ゲート絶縁膜１５上のゲ
ートバス配線５上方には、ａ−Ｓｉからなるチャネル層
１６が形成され（図３（ｂ））、チャネル層１６上の両
側方にはソース電極１７及びドレイン電極１８がそれぞ
れ形成される（図３（ｃ））。ソース電極１７及びドレ
イン電極１８はソースバス配線と同時にパターン形成さ
れる。ソース電極１７、ドレイン電極１８及びソースバ
ス配線は、Ｔａ、Ｍｏ、Ａｌ等の金属からなる。以上に
よりＴＦＴ１が完成する。
【００１５】次に、ＴＦＴ１が形成された基板１１上の
全面に、第２の絶縁膜である保護膜２０が形成される。 次に、ドレイン電極１８上の保護膜２０にはコンタクト
ホール２６が形成される。更に、保護膜２０上の全面に
透明導電膜が形成され、図２に示す絵素電極１９の形状
にパターン化される（図３（ｄ））。本実施例では、絵
素電極１９は前述の図６の従来例より大きな面積で形成
されており、図２に示すように、絵素電極１９とソース
バス配線４とは互いに平面視では接するように形成され
ている。このように絵素電極１９の面積を大きくしても
、絵素電極１９とソースバス配線４とは保護膜２０によ
って電気的に離隔されている。また、絵素電極１９の端
部はコンタクトホール２６上にも形成され、従って、絵
素電極１９はドレイン電極１８にコンタクトホール２６
を介して電気的に接続されている。更に、絵素電極１９
は付加容量電極１４上にも重畳され、絵素電極１９と付
加容量電極１４との間には、前述のゲート絶縁膜１５及
び保護膜２０が挟まれている。付加容量３は付加容量電
極１４と絵素電極１９との間に形成されている。以上に
より、本実施例のアクティブマトリクス基板が完成する
。
全面に、第２の絶縁膜である保護膜２０が形成される。 次に、ドレイン電極１８上の保護膜２０にはコンタクト
ホール２６が形成される。更に、保護膜２０上の全面に
透明導電膜が形成され、図２に示す絵素電極１９の形状
にパターン化される（図３（ｄ））。本実施例では、絵
素電極１９は前述の図６の従来例より大きな面積で形成
されており、図２に示すように、絵素電極１９とソース
バス配線４とは互いに平面視では接するように形成され
ている。このように絵素電極１９の面積を大きくしても
、絵素電極１９とソースバス配線４とは保護膜２０によ
って電気的に離隔されている。また、絵素電極１９の端
部はコンタクトホール２６上にも形成され、従って、絵
素電極１９はドレイン電極１８にコンタクトホール２６
を介して電気的に接続されている。更に、絵素電極１９
は付加容量電極１４上にも重畳され、絵素電極１９と付
加容量電極１４との間には、前述のゲート絶縁膜１５及
び保護膜２０が挟まれている。付加容量３は付加容量電
極１４と絵素電極１９との間に形成されている。以上に
より、本実施例のアクティブマトリクス基板が完成する
。
【００１６】基板１１に対向する基板２１上には対向電
極２２及び遮光用のブラックストライプ２３が形成され
ている。基板１１及び２１の間には液晶層２４が封入さ
れ、液晶表示装置が完成する。この液晶表示装置の等価
回路図は、前述の図５と同様である。
極２２及び遮光用のブラックストライプ２３が形成され
ている。基板１１及び２１の間には液晶層２４が封入さ
れ、液晶表示装置が完成する。この液晶表示装置の等価
回路図は、前述の図５と同様である。
【００１７】本実施例のアクティブマトリクス基板では
、絵素電極１９と付加容量電極１４との間に、ゲート絶
縁膜１５及び保護膜２０の２層の絶縁膜が形成されてい
るので、絵素電極１９と付加容量電極１４との間に短絡
が生じ難くなっている。
、絵素電極１９と付加容量電極１４との間に、ゲート絶
縁膜１５及び保護膜２０の２層の絶縁膜が形成されてい
るので、絵素電極１９と付加容量電極１４との間に短絡
が生じ難くなっている。
【００１８】また、本実施例では、図２に示すように、
絵素電極１９はソースバス配線４に平面視で接するよう
に形成されているので、本実施例のアクティブマトリク
ス基板を用いた表示装置の開口率は大きくなっている。 図４に本実施例のアクティブマトリクス基板を用いた表
示装置の開口部を示す。比較のために、前述の図６の基
板を用いた表示装置の開口部を図８に示す。図６及び図
８に於て、斜線を施していない部分が開口部である。そ
れぞれの開口部は対向基板２１上に形成されたブラック
ストライプ２３の開口部によって規定される。ブラック
ストライプ２３の開口部は、アクティブマトリクス基板
及び対向基板の貼り合わせの際の位置ずれを考慮して、
絵素電極１９より小さく形成されている。本実施例では
絵素電極１９の面積が大きいので、ブラックストライプ
２３の開口部の面積も大きくすることができる。図６及
び図８の比較から、本実施例のアクティブマトリクス基
板を用いた表示装置の開口率は、従来の表示装置の開口
率より大きくなっていることが分かる。
絵素電極１９はソースバス配線４に平面視で接するよう
に形成されているので、本実施例のアクティブマトリク
ス基板を用いた表示装置の開口率は大きくなっている。 図４に本実施例のアクティブマトリクス基板を用いた表
示装置の開口部を示す。比較のために、前述の図６の基
板を用いた表示装置の開口部を図８に示す。図６及び図
８に於て、斜線を施していない部分が開口部である。そ
れぞれの開口部は対向基板２１上に形成されたブラック
ストライプ２３の開口部によって規定される。ブラック
ストライプ２３の開口部は、アクティブマトリクス基板
及び対向基板の貼り合わせの際の位置ずれを考慮して、
絵素電極１９より小さく形成されている。本実施例では
絵素電極１９の面積が大きいので、ブラックストライプ
２３の開口部の面積も大きくすることができる。図６及
び図８の比較から、本実施例のアクティブマトリクス基
板を用いた表示装置の開口率は、従来の表示装置の開口
率より大きくなっていることが分かる。
【００１９】
【発明の効果】本発明のアクティブマトリクス基板では
、付加容量を構成する絵素電極と付加容量電極との間に
２層の絶縁膜が形成されているので、絵素電極と付加容
量電極との間に短絡が生じ難くなる。
、付加容量を構成する絵素電極と付加容量電極との間に
２層の絶縁膜が形成されているので、絵素電極と付加容
量電極との間に短絡が生じ難くなる。
【図１】本発明のアクティブマトリクス基板の一実施例
を用いたアクティブマトリクス表示装置の断面図である
。
を用いたアクティブマトリクス表示装置の断面図である
。
【図２】図１のアクティブマトリクス表示装置を構成す
るアクティブマトリクス基板の平面図である。
るアクティブマトリクス基板の平面図である。
【図３】図２のアクティブマトリクス基板の製造工程を
示す図である。
示す図である。
【図４】図２のアクティブマトリクス基板を用いたアク
ティブマトリクス表示装置の開口部を示す平面図である
。
ティブマトリクス表示装置の開口部を示す平面図である
。
【図５】本発明及び従来のアクティブマトリクス表示装
置の等価回路図である。
置の等価回路図である。
【図６】従来のアクティブマトリクス基板の平面図であ
る。
る。
【図７】図６のアクティブマトリクス基板を用いたアク
ティブマトリクス表示装置の断面図である。
ティブマトリクス表示装置の断面図である。
【図８】図７のアクティブマトリクス表示装置の開口部
を示す平面図である。
を示す平面図である。
１ ＴＦＴ
２ 絵素容量
３ 付加容量
４ ソースバス配線
５ ゲートバス配線
１１，２１ 絶縁性基板
１３ 付加容量配線
１４ 付加容量電極
１５ ゲート絶縁膜
１６ チャネル層
１７ ソース電極
１８ ドレイン電極
１９ 絵素電極
２０ 保護膜
２２ 対向電極
２３ ブラックストライプ
２４ 液晶層
Claims (1)
- 【請求項１】絶縁性基板上にマトリクス状に配列された
絵素電極と、該絵素電極との間で付加容量を形成するた
めの付加容量電極と、該付加容量電極間を電気的に接続
する付加容量配線と、を有するアクティブマトリクス基
板であって、該絵素電極と該付加容量電極との間に第１
の絶縁膜及び第２の絶縁膜が挟まれているアクティブマ
トリクス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2752991A JP2702294B2 (ja) | 1991-02-21 | 1991-02-21 | アクティブマトリクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2752991A JP2702294B2 (ja) | 1991-02-21 | 1991-02-21 | アクティブマトリクス基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04265945A true JPH04265945A (ja) | 1992-09-22 |
| JP2702294B2 JP2702294B2 (ja) | 1998-01-21 |
Family
ID=12223647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2752991A Expired - Lifetime JP2702294B2 (ja) | 1991-02-21 | 1991-02-21 | アクティブマトリクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2702294B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5483082A (en) * | 1992-12-28 | 1996-01-09 | Fujitsu Limited | Thin film transistor matrix device |
| US5621556A (en) * | 1994-04-28 | 1997-04-15 | Xerox Corporation | Method of manufacturing active matrix LCD using five masks |
| US5682211A (en) * | 1994-04-28 | 1997-10-28 | Xerox Corporation | Integrated dark matrix for an active matrix liquid crystal display with pixel electrodes overlapping gate data lines |
| US5867242A (en) * | 1994-04-28 | 1999-02-02 | Xerox Corporation | Electrically isolated pixel element in a low voltage activated active matrix liquid crystal display and method |
| US6310669B1 (en) | 1997-05-26 | 2001-10-30 | Mitsubishi Denki Kabushiki Kaisha | TFT substrate having connecting line connect to bus lines through different contact holes |
| US7545449B2 (en) | 2003-03-07 | 2009-06-09 | Casio Computer Co., Ltd. | Liquid crystal display device having auxiliary capacitive electrode |
| JP2009180981A (ja) * | 2008-01-31 | 2009-08-13 | Mitsubishi Electric Corp | アクティブマトリックス基板及びその製造方法 |
| JP2011186424A (ja) * | 2010-03-10 | 2011-09-22 | Samsung Mobile Display Co Ltd | 液晶表示装置のアレイ基板及びその製造方法 |
| US8576346B2 (en) | 2001-05-16 | 2013-11-05 | Samsung Display Co., Ltd. | Thin film transistor array substrate for liquid crystal display |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58203486A (ja) * | 1982-05-24 | 1983-11-26 | 株式会社日立製作所 | デイスプレイパネル |
| JPS6097385A (ja) * | 1983-11-01 | 1985-05-31 | セイコーインスツルメンツ株式会社 | 液晶表示用薄膜トランジスタ基板 |
| JPH01140129A (ja) * | 1987-11-27 | 1989-06-01 | Hitachi Ltd | 液晶表示装置およびその駆動方法 |
| JPH0210333A (ja) * | 1988-06-29 | 1990-01-16 | Sharp Corp | アクティブ型液晶表示素子 |
| JPH02151835A (ja) * | 1988-12-05 | 1990-06-11 | Toshiba Corp | 薄膜トランジスタアレイ |
| JPH02250038A (ja) * | 1989-03-23 | 1990-10-05 | Seiko Instr Inc | 薄膜トランジスタアレイ |
-
1991
- 1991-02-21 JP JP2752991A patent/JP2702294B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58203486A (ja) * | 1982-05-24 | 1983-11-26 | 株式会社日立製作所 | デイスプレイパネル |
| JPS6097385A (ja) * | 1983-11-01 | 1985-05-31 | セイコーインスツルメンツ株式会社 | 液晶表示用薄膜トランジスタ基板 |
| JPH01140129A (ja) * | 1987-11-27 | 1989-06-01 | Hitachi Ltd | 液晶表示装置およびその駆動方法 |
| JPH0210333A (ja) * | 1988-06-29 | 1990-01-16 | Sharp Corp | アクティブ型液晶表示素子 |
| JPH02151835A (ja) * | 1988-12-05 | 1990-06-11 | Toshiba Corp | 薄膜トランジスタアレイ |
| JPH02250038A (ja) * | 1989-03-23 | 1990-10-05 | Seiko Instr Inc | 薄膜トランジスタアレイ |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5483082A (en) * | 1992-12-28 | 1996-01-09 | Fujitsu Limited | Thin film transistor matrix device |
| US5580796A (en) * | 1992-12-28 | 1996-12-03 | Fujitsu Limited | Method for fabricating thin film transistor matrix device |
| US5621556A (en) * | 1994-04-28 | 1997-04-15 | Xerox Corporation | Method of manufacturing active matrix LCD using five masks |
| US5682211A (en) * | 1994-04-28 | 1997-10-28 | Xerox Corporation | Integrated dark matrix for an active matrix liquid crystal display with pixel electrodes overlapping gate data lines |
| US5867242A (en) * | 1994-04-28 | 1999-02-02 | Xerox Corporation | Electrically isolated pixel element in a low voltage activated active matrix liquid crystal display and method |
| US6650378B2 (en) | 1997-05-26 | 2003-11-18 | Mitsubishi Denki Kabushiki Kaisha | TFT array substrate and method of manufacturing the same and method of manufacturing liquid crystal display using the same |
| US6310669B1 (en) | 1997-05-26 | 2001-10-30 | Mitsubishi Denki Kabushiki Kaisha | TFT substrate having connecting line connect to bus lines through different contact holes |
| US8576346B2 (en) | 2001-05-16 | 2013-11-05 | Samsung Display Co., Ltd. | Thin film transistor array substrate for liquid crystal display |
| US8736780B2 (en) | 2001-05-16 | 2014-05-27 | Samsung Display Co., Ltd. | Thin film transistor array substrate for liquid crystal display |
| US7545449B2 (en) | 2003-03-07 | 2009-06-09 | Casio Computer Co., Ltd. | Liquid crystal display device having auxiliary capacitive electrode |
| JP2009180981A (ja) * | 2008-01-31 | 2009-08-13 | Mitsubishi Electric Corp | アクティブマトリックス基板及びその製造方法 |
| JP2011186424A (ja) * | 2010-03-10 | 2011-09-22 | Samsung Mobile Display Co Ltd | 液晶表示装置のアレイ基板及びその製造方法 |
| TWI475643B (zh) * | 2010-03-10 | 2015-03-01 | Samsung Display Co Ltd | 液晶顯示器之陣列基板及其之製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2702294B2 (ja) | 1998-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP2010108000A (ja) | 液晶表示装置及びその製造方法 | |
| JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH01217325A (ja) | 液晶表示装置 | |
| JPH05257164A (ja) | アクティブマトリクス基板 | |
| JP3258768B2 (ja) | マトリックス型表示装置 | |
| JPH04335617A (ja) | アクティブマトリクス基板 | |
| JPH05243333A (ja) | 薄膜電界効果型トランジスタ基板 | |
| JPH04265945A (ja) | アクティブマトリクス基板 | |
| JPH04326329A (ja) | 液晶表示装置およびその製造方法 | |
| KR100482167B1 (ko) | 액정표시장치및그제조방법 | |
| JPH07113728B2 (ja) | アクティブマトリクス基板 | |
| JP2800958B2 (ja) | アクティブマトリクス基板 | |
| JPH0820643B2 (ja) | アクティブマトリクス表示装置 | |
| JPH06163891A (ja) | 薄膜トランジスタ | |
| JP2000250065A (ja) | 液晶画像表示装置および画像表示装置用半導体装置の製造方法 | |
| JP2687967B2 (ja) | 液晶表示装置 | |
| JP2533953B2 (ja) | アクティブマトリクス基板 | |
| JPH0618929A (ja) | アクティブマトリクス基板の製造方法 | |
| JP2613979B2 (ja) | アクティブマトリクス表示装置 | |
| JP2924402B2 (ja) | 薄膜トランジスタアレイ及びその製造方法並びに液晶表示装置の製造方法 | |
| JP3370463B2 (ja) | マトリックス型表示装置 | |
| JPH04326330A (ja) | 液晶表示装置およびその製造方法 | |
| JP2004093734A (ja) | 表示装置用基板及びそれを備えた表示装置 | |
| JPH0618922A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970911 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071003 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 14 |