JP3346217B2 - 配線の形成方法および表示装置の製造方法 - Google Patents
配線の形成方法および表示装置の製造方法Info
- Publication number
- JP3346217B2 JP3346217B2 JP10078097A JP10078097A JP3346217B2 JP 3346217 B2 JP3346217 B2 JP 3346217B2 JP 10078097 A JP10078097 A JP 10078097A JP 10078097 A JP10078097 A JP 10078097A JP 3346217 B2 JP3346217 B2 JP 3346217B2
- Authority
- JP
- Japan
- Prior art keywords
- content
- thin film
- alloy thin
- resistivity
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Conductive Materials (AREA)
- Liquid Crystal (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は配線の形成方法及
び表示装置の製造方法に関する。
び表示装置の製造方法に関する。
【０００２】
【従来の技術】例えば、アクティブマトリックス型の液
晶表示装置には、図１０に示すように、走査ライン１及
びデータライン２等からなる配線を備えているととも
に、走査ライン１とデータライン２の各交点近傍に画素
電極３及びスイッチング素子としての薄膜トランジスタ
４を備えたものがある。この場合、薄膜トランジスタ４
のゲート電極Ｇは走査ライン１に接続され、ドレイン電
極Ｄはデータライン２に接続され、ソース電極Ｓは画素
電極３に接続されている。
晶表示装置には、図１０に示すように、走査ライン１及
びデータライン２等からなる配線を備えているととも
に、走査ライン１とデータライン２の各交点近傍に画素
電極３及びスイッチング素子としての薄膜トランジスタ
４を備えたものがある。この場合、薄膜トランジスタ４
のゲート電極Ｇは走査ライン１に接続され、ドレイン電
極Ｄはデータライン２に接続され、ソース電極Ｓは画素
電極３に接続されている。
【０００３】次に、図１１は図１０の薄膜トランジスタ
４の部分の断面図を示したものである。ガラス基板１１
の上面の所定の箇所にはゲート電極Ｇを含む走査ライン
１が形成され、その表面には陽極酸化膜１２が形成さ
れ、その上面全体にはゲート絶縁膜１３が形成されてい
る。ゲート絶縁膜１３の上面の所定の箇所でゲート電極
Ｇに対応する部分にはアモルファスシリコンからなる半
導体薄膜１４が形成されている。半導体薄膜１４の上面
の中央部にはブロッキング層１５が形成されている。半
導体薄膜１４及びブロッキング層１５の上面の両側には
ｎ+シリコンからなるオーミックコンタクト層１６、１
７が形成されている。オーミックコンタクト層１６、１
７の各上面にはドレイン電極Ｄ及びソース電極Ｓが形成
されている。また、これら電極Ｄ、Ｓの形成と同時にデ
ータライン２が形成されている。ゲート絶縁膜１３の上
面の所定の箇所には画素電極３がソース電極Ｓに接続さ
れて形成されている。画素電極１１の所定の部分を除く
上面全体にはパッシベーション膜１８が形成されてい
る。
４の部分の断面図を示したものである。ガラス基板１１
の上面の所定の箇所にはゲート電極Ｇを含む走査ライン
１が形成され、その表面には陽極酸化膜１２が形成さ
れ、その上面全体にはゲート絶縁膜１３が形成されてい
る。ゲート絶縁膜１３の上面の所定の箇所でゲート電極
Ｇに対応する部分にはアモルファスシリコンからなる半
導体薄膜１４が形成されている。半導体薄膜１４の上面
の中央部にはブロッキング層１５が形成されている。半
導体薄膜１４及びブロッキング層１５の上面の両側には
ｎ+シリコンからなるオーミックコンタクト層１６、１
７が形成されている。オーミックコンタクト層１６、１
７の各上面にはドレイン電極Ｄ及びソース電極Ｓが形成
されている。また、これら電極Ｄ、Ｓの形成と同時にデ
ータライン２が形成されている。ゲート絶縁膜１３の上
面の所定の箇所には画素電極３がソース電極Ｓに接続さ
れて形成されている。画素電極１１の所定の部分を除く
上面全体にはパッシベーション膜１８が形成されてい
る。
【０００４】ところで、ゲート電極Ｇを含む走査ライン
１からなる配線の材料としては、Ｔｉ等の高融点金属を
含有するＡｌ合金を用いることが知られている（例え
ば、特開平４−１３０７７６号公報参照）。この場合、
ＡｌにＴｉ等の高融点金属を含有させるのは、Ａｌ単体
の耐熱性が十分でなく、後工程の加熱工程においてヒロ
ックが発生するのを抑制するためである。このように、
耐ヒロック特性を考慮するのは、例えば、ゲート電極Ｇ
を含む走査ライン１上に形成されるゲート絶縁膜１３の
絶縁耐圧が低下しないようにするためである。
１からなる配線の材料としては、Ｔｉ等の高融点金属を
含有するＡｌ合金を用いることが知られている（例え
ば、特開平４−１３０７７６号公報参照）。この場合、
ＡｌにＴｉ等の高融点金属を含有させるのは、Ａｌ単体
の耐熱性が十分でなく、後工程の加熱工程においてヒロ
ックが発生するのを抑制するためである。このように、
耐ヒロック特性を考慮するのは、例えば、ゲート電極Ｇ
を含む走査ライン１上に形成されるゲート絶縁膜１３の
絶縁耐圧が低下しないようにするためである。
【０００５】しかるに、本発明者がＡｌ−Ｔｉ合金薄膜
を用いて実験を行ったところ、次に述べるような結果が
得られた。まず、Ａｌ−Ｔｉ合金薄膜の抵抗率のＴｉ含
有率依存性について調べたところ、図５に示す結果が得
られた。この図において、実線はスパッタリング法や蒸
着法により、基板温度を室温として、ガラス基板上に成
膜したＡｌ−Ｔｉ合金薄膜の抵抗率を示し、点線、一点
鎖線、二点鎖線はそれぞれ上記室温成膜のＡｌ−Ｔｉ合
金薄膜に対して２５０℃、３００℃、３５０℃の各温度
で熱処理を行った後の各Ａｌ−Ｔｉ合金薄膜の抵抗率を
示す。図５から明らかなように、すべてのＡｌ−Ｔｉ合
金薄膜において、Ｔｉ含有率が増加するほど、抵抗率が
高くなる。また、熱処理温度が高いほど、抵抗率が低く
なる。この結果、Ａｌ−Ｔｉ合金薄膜の抵抗率はＴｉ含
有率が小さいほど低くなり、かつ熱処理温度が高いほど
低くなることが確認された。
を用いて実験を行ったところ、次に述べるような結果が
得られた。まず、Ａｌ−Ｔｉ合金薄膜の抵抗率のＴｉ含
有率依存性について調べたところ、図５に示す結果が得
られた。この図において、実線はスパッタリング法や蒸
着法により、基板温度を室温として、ガラス基板上に成
膜したＡｌ−Ｔｉ合金薄膜の抵抗率を示し、点線、一点
鎖線、二点鎖線はそれぞれ上記室温成膜のＡｌ−Ｔｉ合
金薄膜に対して２５０℃、３００℃、３５０℃の各温度
で熱処理を行った後の各Ａｌ−Ｔｉ合金薄膜の抵抗率を
示す。図５から明らかなように、すべてのＡｌ−Ｔｉ合
金薄膜において、Ｔｉ含有率が増加するほど、抵抗率が
高くなる。また、熱処理温度が高いほど、抵抗率が低く
なる。この結果、Ａｌ−Ｔｉ合金薄膜の抵抗率はＴｉ含
有率が小さいほど低くなり、かつ熱処理温度が高いほど
低くなることが確認された。
【０００６】次に、Ａｌ−Ｔｉ合金薄膜の耐ヒロック特
性について調べたところ、図６に示す結果が得られた。
この図において、横軸はＴｉ含有率を表し、縦軸はヒロ
ック発生温度を表している。ただし、ここでのヒロック
発生温度とは、１００倍程度の顕微鏡観察により、高さ
０．５〜１μｍ以上のヒロックが発生したときの熱処理
温度をいう（以下、同じ）。図６から明らかなように、
熱処理温度が例えば２５０℃の場合、Ｔｉ含有率が３ａ
ｔ％以上であると、ヒロックの発生は抑制される。した
がって、耐ヒロック特性を考慮すると、熱処理温度が２
５０℃の場合、Ｔｉ含有率は３ａｔ％以上とすることが
望ましい。しかしながら、図５において点線で示す熱処
理温度２５０℃の場合には、Ｔｉ含有率が３ａｔ％以上
であると、抵抗率が１８μΩｃｍ程度以上となる。換言
すれば、耐ヒロック特性を考慮した場合、Ｔｉ含有率を
３ａｔ％以下とすることは好ましくなく、ひいては配線
（ゲート電極Ｇを含む走査ライン１）の抵抗率を１８μ
Ωｃｍ程度以下とすることができない。一方、最近で
は、液晶表示装置の高精細化や高開口率化等に伴って、
配線のより一層の低抵抗化が要求されている。このた
め、最近では、耐ヒロック特性が良く、しかも抵抗率を
１０μΩｃｍ程度以下とすることができる、Ｎｄ等の希
土類元素を含有するＡｌ合金が注目されている（例え
ば、特開平７−４５５５５号公報参照）。
性について調べたところ、図６に示す結果が得られた。
この図において、横軸はＴｉ含有率を表し、縦軸はヒロ
ック発生温度を表している。ただし、ここでのヒロック
発生温度とは、１００倍程度の顕微鏡観察により、高さ
０．５〜１μｍ以上のヒロックが発生したときの熱処理
温度をいう（以下、同じ）。図６から明らかなように、
熱処理温度が例えば２５０℃の場合、Ｔｉ含有率が３ａ
ｔ％以上であると、ヒロックの発生は抑制される。した
がって、耐ヒロック特性を考慮すると、熱処理温度が２
５０℃の場合、Ｔｉ含有率は３ａｔ％以上とすることが
望ましい。しかしながら、図５において点線で示す熱処
理温度２５０℃の場合には、Ｔｉ含有率が３ａｔ％以上
であると、抵抗率が１８μΩｃｍ程度以上となる。換言
すれば、耐ヒロック特性を考慮した場合、Ｔｉ含有率を
３ａｔ％以下とすることは好ましくなく、ひいては配線
（ゲート電極Ｇを含む走査ライン１）の抵抗率を１８μ
Ωｃｍ程度以下とすることができない。一方、最近で
は、液晶表示装置の高精細化や高開口率化等に伴って、
配線のより一層の低抵抗化が要求されている。このた
め、最近では、耐ヒロック特性が良く、しかも抵抗率を
１０μΩｃｍ程度以下とすることができる、Ｎｄ等の希
土類元素を含有するＡｌ合金が注目されている（例え
ば、特開平７−４５５５５号公報参照）。
【０００７】しかるに、本発明者がＡｌ−Ｎｄ合金薄膜
を用いて実験を行ったところ、次に述べるような結果が
得られた。まず、Ａｌ−Ｎｄ合金薄膜の抵抗率のＮｄ含
有率依存性について調べたところ、図７に示す結果が得
られた。この図において、実線はスパッタリング法や蒸
着法により、基板温度を室温として、ガラス基板上に成
膜したＡｌ−Ｎｄ合金薄膜の抵抗率を示し、点線、一点
鎖線、二点鎖線はそれぞれ上記室温成膜のＡｌ−Ｎｄ合
金薄膜に対して２５０℃、３００℃、３５０℃の各温度
で熱処理を行った後の各Ａｌ−Ｎｄ合金薄膜の抵抗率を
示す。図７から明らかなように、すべてのＡｌ−Ｎｄ合
金薄膜において、Ｎｄ含有率が増加するほど、抵抗率が
高くなる。また、熱処理温度が高いほど、抵抗率が低く
なる。そして、Ｎｄ含有率が例えば２〜４ａｔ％の場合
には、熱処理を行ったすべてのＡｌ−Ｎｄ合金薄膜の抵
抗率が１０μΩｃｍ程度以下となる。この結果、Ａｌ−
Ｎｄ合金薄膜の抵抗率を１０μΩｃｍ程度以下とするこ
とができることが確認された。
を用いて実験を行ったところ、次に述べるような結果が
得られた。まず、Ａｌ−Ｎｄ合金薄膜の抵抗率のＮｄ含
有率依存性について調べたところ、図７に示す結果が得
られた。この図において、実線はスパッタリング法や蒸
着法により、基板温度を室温として、ガラス基板上に成
膜したＡｌ−Ｎｄ合金薄膜の抵抗率を示し、点線、一点
鎖線、二点鎖線はそれぞれ上記室温成膜のＡｌ−Ｎｄ合
金薄膜に対して２５０℃、３００℃、３５０℃の各温度
で熱処理を行った後の各Ａｌ−Ｎｄ合金薄膜の抵抗率を
示す。図７から明らかなように、すべてのＡｌ−Ｎｄ合
金薄膜において、Ｎｄ含有率が増加するほど、抵抗率が
高くなる。また、熱処理温度が高いほど、抵抗率が低く
なる。そして、Ｎｄ含有率が例えば２〜４ａｔ％の場合
には、熱処理を行ったすべてのＡｌ−Ｎｄ合金薄膜の抵
抗率が１０μΩｃｍ程度以下となる。この結果、Ａｌ−
Ｎｄ合金薄膜の抵抗率を１０μΩｃｍ程度以下とするこ
とができることが確認された。
【０００８】次に、Ａｌ−Ｎｄ合金薄膜の耐ヒロック特
性について調べたところ、図８に示す結果が得られた。
この図において、横軸はＮｄ含有率を表し、縦軸はヒロ
ック発生温度を表している。図８から明らかなように、
熱処理温度が例えば２５０℃の場合、Ｎｄ含有率が少量
でも、ヒロックの発生は抑制される。この結果、Ｎｄ含
有率が例えば２〜４ａｔ％の場合には、ヒロックの発生
は抑制される上、図７の点線（熱処理温度２５０℃）で
示すように、抵抗率が１０μΩｃｍ程度以下となること
が確認された。
性について調べたところ、図８に示す結果が得られた。
この図において、横軸はＮｄ含有率を表し、縦軸はヒロ
ック発生温度を表している。図８から明らかなように、
熱処理温度が例えば２５０℃の場合、Ｎｄ含有率が少量
でも、ヒロックの発生は抑制される。この結果、Ｎｄ含
有率が例えば２〜４ａｔ％の場合には、ヒロックの発生
は抑制される上、図７の点線（熱処理温度２５０℃）で
示すように、抵抗率が１０μΩｃｍ程度以下となること
が確認された。
【０００９】ところで、Ａｌ−Ｎｄ合金薄膜の耐ピンホ
ール特性について調べたところ、図９に示す結果が得ら
れた。この図において、横軸はＮｄ含有率を表し、縦軸
はピンホール発生温度を表している。ただし、ここでの
ピンホール発生温度とは、１００倍程度の顕微鏡観察に
より、１ｃｍ2当たり１０個以上のピンホールが発生し
たときの熱処理温度をいう（以下、同じ）。図９から明
らかなように、ピンホール発生温度は、Ｎｄ含有率４ａ
ｔ％程度以下において２５０℃よりも低く、Ｎｄ含有率
４ａｔ％程度以上において２５０℃程度でほぼ平行して
いる。したがって、耐ピンホール特性を考慮すると、熱
処理温度が２５０℃の場合、Ｎｄ含有率は４ａｔ％程度
以上とすることが望ましい。しかしながら、ピンホール
発生温度がＮｄ含有率４ａｔ％程度以上において２５０
℃程度でほぼ平行しているので、熱処理温度が２５０℃
以上の場合、Ｎｄ含有率をいくら増やしても、断線の原
因となる耐ピンホール特性に対する信頼性があまりない
ということが分かった。また、耐ピンホール特性を考慮
してＮｄ含有率を４ａｔ％程度以上とすると、図７にお
いて点線で示す熱処理温度２５０℃の場合には、抵抗率
が１０μΩｃｍ程度以上となってしまうということも分
かった。
ール特性について調べたところ、図９に示す結果が得ら
れた。この図において、横軸はＮｄ含有率を表し、縦軸
はピンホール発生温度を表している。ただし、ここでの
ピンホール発生温度とは、１００倍程度の顕微鏡観察に
より、１ｃｍ2当たり１０個以上のピンホールが発生し
たときの熱処理温度をいう（以下、同じ）。図９から明
らかなように、ピンホール発生温度は、Ｎｄ含有率４ａ
ｔ％程度以下において２５０℃よりも低く、Ｎｄ含有率
４ａｔ％程度以上において２５０℃程度でほぼ平行して
いる。したがって、耐ピンホール特性を考慮すると、熱
処理温度が２５０℃の場合、Ｎｄ含有率は４ａｔ％程度
以上とすることが望ましい。しかしながら、ピンホール
発生温度がＮｄ含有率４ａｔ％程度以上において２５０
℃程度でほぼ平行しているので、熱処理温度が２５０℃
以上の場合、Ｎｄ含有率をいくら増やしても、断線の原
因となる耐ピンホール特性に対する信頼性があまりない
ということが分かった。また、耐ピンホール特性を考慮
してＮｄ含有率を４ａｔ％程度以上とすると、図７にお
いて点線で示す熱処理温度２５０℃の場合には、抵抗率
が１０μΩｃｍ程度以上となってしまうということも分
かった。
【００１０】
【発明が解決しようとする課題】以上のように、Ａｌ−
Ｔｉ合金薄膜からなる配線の場合には、耐ヒロック特性
を考慮すると、Ｔｉ含有率を３ａｔ％以下とすることは
好ましくなく、ひいては抵抗率を１８μΩｃｍ程度以下
とすることができないという問題があった。一方、Ａｌ
−Ｎｄ合金薄膜からなる配線の場合には、Ｎｄ含有率を
４ａｔ％以上としても、断線の原因となる耐ピンホール
特性に対する信頼性があまりない上、耐ピンホール特性
を考慮してＮｄ含有率を４ａｔ％以上とすると、図７の
点線（熱処理温度２５０℃）で示すように、抵抗率が１
０μΩｃｍ程度以上となってしまうという問題があっ
た。この発明の課題は、抵抗率をＡｌ−Ｔｉ合金薄膜の
場合と同程度以下とすることができる上、ヒロック及び
ピンホールの発生を抑制することができるようにするこ
とである。
Ｔｉ合金薄膜からなる配線の場合には、耐ヒロック特性
を考慮すると、Ｔｉ含有率を３ａｔ％以下とすることは
好ましくなく、ひいては抵抗率を１８μΩｃｍ程度以下
とすることができないという問題があった。一方、Ａｌ
−Ｎｄ合金薄膜からなる配線の場合には、Ｎｄ含有率を
４ａｔ％以上としても、断線の原因となる耐ピンホール
特性に対する信頼性があまりない上、耐ピンホール特性
を考慮してＮｄ含有率を４ａｔ％以上とすると、図７の
点線（熱処理温度２５０℃）で示すように、抵抗率が１
０μΩｃｍ程度以上となってしまうという問題があっ
た。この発明の課題は、抵抗率をＡｌ−Ｔｉ合金薄膜の
場合と同程度以下とすることができる上、ヒロック及び
ピンホールの発生を抑制することができるようにするこ
とである。
【００１１】
【課題を解決するための手段】この発明は、Ｎｄおよび
Ｔｉの含有率が、それぞれ０．１ａｔ％以上で、合計で
は１．５ａｔ％以下であるＡｌ合金を室温で成膜し、２
４０℃〜２７０℃の温度で熱処理を行うようにしたもの
である。
Ｔｉの含有率が、それぞれ０．１ａｔ％以上で、合計で
は１．５ａｔ％以下であるＡｌ合金を室温で成膜し、２
４０℃〜２７０℃の温度で熱処理を行うようにしたもの
である。
【００１２】この発明によれば、配線を例えばＡｌ−Ｎ
ｄ−Ｔｉ合金薄膜によって形成すると、抵抗率をＡｌ−
Ｔｉ合金薄膜の場合と同程度以下とすることができる
上、ヒロック及びピンホールの発生を抑制することがで
きる。
ｄ−Ｔｉ合金薄膜によって形成すると、抵抗率をＡｌ−
Ｔｉ合金薄膜の場合と同程度以下とすることができる
上、ヒロック及びピンホールの発生を抑制することがで
きる。
【００１３】
【発明の実施の形態】本発明者は、図１に示すこの発明
の一実施形態のように、スパッタリング法や蒸着法によ
り、基板温度を室温として、ガラス基板（透明絶縁基
板）２１上に成膜したＡｌ−Ｎｄ−Ｔｉ合金薄膜（配
線）２２について、いくつかの実験を行った。まず、上
記のように基板温度を室温として成膜したＡｌ−Ｎｄ−
Ｔｉ合金薄膜の抵抗率のＮｄ含有率及びＴｉ含有率依存
性について調べたところ、図２に示す結果が得られた。
ただし、Ｎｄ含有率及びＴｉ含有率の最小値は共に０．
１ａｔ％とした。この図において、抵抗率は、領域Ａ1
で１０μΩｃｍ以下であり、領域Ａ2で１０〜２０μΩ
ｃｍであり、領域Ａ3で２０〜３０μΩｃｍであり、領
域Ａ4で３０〜４０μΩｃｍであり、領域Ａ5で４０〜５
０μΩｃｍであり、領域Ａ6で５０〜６０μΩｃｍであ
り、領域Ａ7で６０〜７０μΩｃｍである。図２から明
らかなように、Ｎｄ含有率及びＴｉ含有率が増加するほ
ど、抵抗率が高くなることが分かる。また、基板温度を
室温として成膜したＡｌ−Ｎｄ−Ｔｉ合金薄膜の抵抗率
を１０μΩｃｍ程度以下とする場合には、Ｎｄ含有率及
びＴｉ含有率を領域Ａ1から適宜に選択すれば良いこと
が分かる。なお、同抵抗率を２０μΩｃｍ程度以下とす
る場合には、Ｎｄ含有率及びＴｉ含有率を領域Ａ1及び
Ａ2から適宜に選択すれば良いことも分かる。
の一実施形態のように、スパッタリング法や蒸着法によ
り、基板温度を室温として、ガラス基板（透明絶縁基
板）２１上に成膜したＡｌ−Ｎｄ−Ｔｉ合金薄膜（配
線）２２について、いくつかの実験を行った。まず、上
記のように基板温度を室温として成膜したＡｌ−Ｎｄ−
Ｔｉ合金薄膜の抵抗率のＮｄ含有率及びＴｉ含有率依存
性について調べたところ、図２に示す結果が得られた。
ただし、Ｎｄ含有率及びＴｉ含有率の最小値は共に０．
１ａｔ％とした。この図において、抵抗率は、領域Ａ1
で１０μΩｃｍ以下であり、領域Ａ2で１０〜２０μΩ
ｃｍであり、領域Ａ3で２０〜３０μΩｃｍであり、領
域Ａ4で３０〜４０μΩｃｍであり、領域Ａ5で４０〜５
０μΩｃｍであり、領域Ａ6で５０〜６０μΩｃｍであ
り、領域Ａ7で６０〜７０μΩｃｍである。図２から明
らかなように、Ｎｄ含有率及びＴｉ含有率が増加するほ
ど、抵抗率が高くなることが分かる。また、基板温度を
室温として成膜したＡｌ−Ｎｄ−Ｔｉ合金薄膜の抵抗率
を１０μΩｃｍ程度以下とする場合には、Ｎｄ含有率及
びＴｉ含有率を領域Ａ1から適宜に選択すれば良いこと
が分かる。なお、同抵抗率を２０μΩｃｍ程度以下とす
る場合には、Ｎｄ含有率及びＴｉ含有率を領域Ａ1及び
Ａ2から適宜に選択すれば良いことも分かる。
【００１４】次に、Ａｌ−Ｎｄ−Ｔｉ合金薄膜の耐ヒロ
ック特性のＮｄ含有率及びＴｉ含有率依存性について調
べたところ、図３に示す結果が得られた。この図におい
て、ヒロック発生温度は、領域Ｂ1で２４０〜２７０℃
であり、領域Ｂ2で２７０〜３００℃であり、領域Ｂ3で
３００〜３３０℃であり、領域Ｂ4で３３０〜３６０℃
である。図３から明らかなように、熱処理温度が２４０
〜２７０℃の場合には、領域Ｂ1においてヒロックの発
生は抑制されることが分かる。
ック特性のＮｄ含有率及びＴｉ含有率依存性について調
べたところ、図３に示す結果が得られた。この図におい
て、ヒロック発生温度は、領域Ｂ1で２４０〜２７０℃
であり、領域Ｂ2で２７０〜３００℃であり、領域Ｂ3で
３００〜３３０℃であり、領域Ｂ4で３３０〜３６０℃
である。図３から明らかなように、熱処理温度が２４０
〜２７０℃の場合には、領域Ｂ1においてヒロックの発
生は抑制されることが分かる。
【００１５】次に、Ａｌ−Ｎｄ−Ｔｉ合金薄膜の耐ピン
ホール特性のＮｄ含有率及びＴｉ含有率依存性について
調べたところ、図４に示す結果が得られた。この図にお
いて、ピンホール発生温度は、領域Ｃ1で２４０〜２７
０℃であり、領域Ｃ2で２７０〜３００℃であり、領域
Ｃ3で３００〜３３０℃であり、領域Ｃ4で３３０〜３６
０℃である。図４から明らかなように、熱処理温度が２
４０〜２７０℃の場合には、領域Ｃ1においてピンホー
ルの発生は抑制されることが分かる。
ホール特性のＮｄ含有率及びＴｉ含有率依存性について
調べたところ、図４に示す結果が得られた。この図にお
いて、ピンホール発生温度は、領域Ｃ1で２４０〜２７
０℃であり、領域Ｃ2で２７０〜３００℃であり、領域
Ｃ3で３００〜３３０℃であり、領域Ｃ4で３３０〜３６
０℃である。図４から明らかなように、熱処理温度が２
４０〜２７０℃の場合には、領域Ｃ1においてピンホー
ルの発生は抑制されることが分かる。
【００１６】ここで、一例として、Ｎｄ含有率を０．７
５ａｔ％とし、Ｔｉ含有率を０．５ａｔ％とすると、図
３では領域Ｂ1と領域Ｂ2との境界部分であり、図４では
領域Ｃ1と領域2との境界部分であり、したがって熱処理
温度を２４０〜２７０℃とすると、ヒロック及びピンホ
ールの発生は抑制されることになる。しかも、Ｎｄ含有
率を０．７５ａｔ％とし、Ｔｉ含有率を０．５ａｔ％と
すると、図２では領域Ａ1（１０μΩｃｍ以下）内であ
り、基板温度を室温として成膜したＡｌ−Ｎｄ−Ｔｉ合
金薄膜の場合における抵抗率を８μΩｃｍ程度とするこ
とができる。なお、熱処理した場合には、図５及び図７
から類推すると、抵抗率を８μΩｃｍ程度よりもさらに
低くすることができる。換言すれば、熱処理した場合に
は、図２における領域Ａ1（１０μΩｃｍ以下）が領域
Ａ2側に広がることになるので、Ｎｄ含有率とＴｉ含有
率の合計を１．５ａｔ％程度以下（ただし、Ｎｄ含有率
及びＴｉ含有率は共に０．１ａｔ％以上）とすると、熱
処理後のＡｌ−Ｎｄ−Ｔｉ合金薄膜の抵抗率を１０μΩ
ｃｍ程度以下とすることができる。また、この合計含有
率（１．５ａｔ％程度以下）の範囲では、図３及び図４
から明らかなように、熱処理温度が２４０〜２７０℃の
場合、ヒロック及びピンホールの発生はほぼ抑制される
ことになる。
５ａｔ％とし、Ｔｉ含有率を０．５ａｔ％とすると、図
３では領域Ｂ1と領域Ｂ2との境界部分であり、図４では
領域Ｃ1と領域2との境界部分であり、したがって熱処理
温度を２４０〜２７０℃とすると、ヒロック及びピンホ
ールの発生は抑制されることになる。しかも、Ｎｄ含有
率を０．７５ａｔ％とし、Ｔｉ含有率を０．５ａｔ％と
すると、図２では領域Ａ1（１０μΩｃｍ以下）内であ
り、基板温度を室温として成膜したＡｌ−Ｎｄ−Ｔｉ合
金薄膜の場合における抵抗率を８μΩｃｍ程度とするこ
とができる。なお、熱処理した場合には、図５及び図７
から類推すると、抵抗率を８μΩｃｍ程度よりもさらに
低くすることができる。換言すれば、熱処理した場合に
は、図２における領域Ａ1（１０μΩｃｍ以下）が領域
Ａ2側に広がることになるので、Ｎｄ含有率とＴｉ含有
率の合計を１．５ａｔ％程度以下（ただし、Ｎｄ含有率
及びＴｉ含有率は共に０．１ａｔ％以上）とすると、熱
処理後のＡｌ−Ｎｄ−Ｔｉ合金薄膜の抵抗率を１０μΩ
ｃｍ程度以下とすることができる。また、この合計含有
率（１．５ａｔ％程度以下）の範囲では、図３及び図４
から明らかなように、熱処理温度が２４０〜２７０℃の
場合、ヒロック及びピンホールの発生はほぼ抑制される
ことになる。
【００１７】次に、Ａｌ−Ｎｄ−Ｔｉ合金薄膜の抵抗率
をＡｌ−Ｔｉ合金薄膜の場合と同様に１８μΩｃｍ程度
とする場合について説明する。まず、図２に示すよう
に、Ｎｄ含有率とＴｉ含有率の合計を例えば３．５ａｔ
％程度以下（ただし、Ｎｄ含有率及びＴｉ含有率は共に
０．１ａｔ％以上）とすると、基板温度を室温として成
膜したＡｌ−Ｎｄ−Ｔｉ合金薄膜の抵抗率が２０μΩｃ
ｍ程度以下となる。一方、この合計含有率（３．５ａｔ
％程度以下）の範囲では、図３及び図４から明らかなよ
うに、熱処理温度が２４０〜２７０℃の場合には、ヒロ
ックまたはピンホールがやや発生するが、熱処理温度が
高くなるほどヒロックまたはピンホールの発生は抑制さ
れることになる。また、この場合も、熱処理すると、図
５及び図７から類推して、抵抗率を２０μΩｃｍ程度よ
りも低くすることができる。換言すれば、熱処理する
と、この場合のＡｌ−Ｎｄ−Ｔｉ合金薄膜の抵抗率を１
８μΩｃｍ程度以下とすることができる。
をＡｌ−Ｔｉ合金薄膜の場合と同様に１８μΩｃｍ程度
とする場合について説明する。まず、図２に示すよう
に、Ｎｄ含有率とＴｉ含有率の合計を例えば３．５ａｔ
％程度以下（ただし、Ｎｄ含有率及びＴｉ含有率は共に
０．１ａｔ％以上）とすると、基板温度を室温として成
膜したＡｌ−Ｎｄ−Ｔｉ合金薄膜の抵抗率が２０μΩｃ
ｍ程度以下となる。一方、この合計含有率（３．５ａｔ
％程度以下）の範囲では、図３及び図４から明らかなよ
うに、熱処理温度が２４０〜２７０℃の場合には、ヒロ
ックまたはピンホールがやや発生するが、熱処理温度が
高くなるほどヒロックまたはピンホールの発生は抑制さ
れることになる。また、この場合も、熱処理すると、図
５及び図７から類推して、抵抗率を２０μΩｃｍ程度よ
りも低くすることができる。換言すれば、熱処理する
と、この場合のＡｌ−Ｎｄ−Ｔｉ合金薄膜の抵抗率を１
８μΩｃｍ程度以下とすることができる。
【００１８】ここで、Ａｌ−Ｎｄ−Ｔｉ合金薄膜のＮｄ
含有率について考察する。例えば、図４の領域Ｃ1で
は、熱処理温度が２４０〜２７０℃の場合、Ｎｄ含有率
に関係なく、ピンホールが発生する。一方、図３の領域
Ｂ1では、熱処理温度が２４０〜２７０℃の場合、Ｎｄ
含有率１ａｔ％弱以下で、ヒロックが発生する。したが
って、Ｎｄ含有率は、ピンホールの発生をあまり考慮す
る必要はなく、ヒロックの発生を考慮すればよく、１ａ
ｔ％程度としてもよい。Ｎｄ含有率を１ａｔ％程度とし
た場合には、抵抗率を考慮すると、図２から明らかなよ
うに、Ｔｉ含有率は０．１〜２ａｔ％程度が好ましく、
さらには０．１〜０．５ａｔ％程度がより好ましい。
含有率について考察する。例えば、図４の領域Ｃ1で
は、熱処理温度が２４０〜２７０℃の場合、Ｎｄ含有率
に関係なく、ピンホールが発生する。一方、図３の領域
Ｂ1では、熱処理温度が２４０〜２７０℃の場合、Ｎｄ
含有率１ａｔ％弱以下で、ヒロックが発生する。したが
って、Ｎｄ含有率は、ピンホールの発生をあまり考慮す
る必要はなく、ヒロックの発生を考慮すればよく、１ａ
ｔ％程度としてもよい。Ｎｄ含有率を１ａｔ％程度とし
た場合には、抵抗率を考慮すると、図２から明らかなよ
うに、Ｔｉ含有率は０．１〜２ａｔ％程度が好ましく、
さらには０．１〜０．５ａｔ％程度がより好ましい。
【００１９】ところで、Ａｌ−Ｔｉ合金薄膜の場合に
は、図５及び図６に示すように、低抵抗化と耐ヒロック
特性（熱処理温度２５０℃）を考慮すると、Ｔｉ含有率
は２．９ａｔ％程度が好ましい。一方、Ａｌ−Ｎｄ合金
薄膜の場合には、図７及び図９に示すように、低抵抗化
と耐ピンホール特性（熱処理温度２５０℃）を考慮する
と、Ｎｄ含有率は４ａｔ％程度が好ましい。これに対し
て、Ａｌ−Ｎｄ−Ｔｉ合金薄膜の場合には、上述したよ
うに、ＮｄとＴｉの合計含有率を１．５ａｔ％程度以下
とすることができる。したがって、Ａｌ−Ｎｄ−Ｔｉ合
金薄膜の場合には、Ｔｉ単体またはＮｄ単体を含有する
Ａｌ合金薄膜と比較して、高価なＮｄ及びＴｉの含有率
を少なくすることができ、ひいてはコストの低減を図る
こともできる。
は、図５及び図６に示すように、低抵抗化と耐ヒロック
特性（熱処理温度２５０℃）を考慮すると、Ｔｉ含有率
は２．９ａｔ％程度が好ましい。一方、Ａｌ−Ｎｄ合金
薄膜の場合には、図７及び図９に示すように、低抵抗化
と耐ピンホール特性（熱処理温度２５０℃）を考慮する
と、Ｎｄ含有率は４ａｔ％程度が好ましい。これに対し
て、Ａｌ−Ｎｄ−Ｔｉ合金薄膜の場合には、上述したよ
うに、ＮｄとＴｉの合計含有率を１．５ａｔ％程度以下
とすることができる。したがって、Ａｌ−Ｎｄ−Ｔｉ合
金薄膜の場合には、Ｔｉ単体またはＮｄ単体を含有する
Ａｌ合金薄膜と比較して、高価なＮｄ及びＴｉの含有率
を少なくすることができ、ひいてはコストの低減を図る
こともできる。
【００２０】なお、上記説明では、この発明の配線を表
示装置に適用した場合について説明したが、表示装置以
外の配線にも幅広く適用することができる。また、薄膜
トランジスタのゲート電極を含む走査ラインに限らず、
ソース電極、ドレイン電極及びデータラインにも適用す
ることができる。この場合、図１１を参照して説明する
と、ゲート絶縁膜４上にＡｌ−Ｎｄ−Ｔｉ合金薄膜から
なるデータライン等をパターン形成するとき、ＩＴＯか
らなる画素電極１１がＡｌエッチング液によって侵され
るのを防止するために、ゲート絶縁膜４上にｎ+シリコ
ン層やクロム層等を形成し、その上にデータライン等を
形成するためのＡｌ−Ｎｄ−Ｔｉ合金薄膜を形成するよ
うにしてもよい。さらに、Ａｌ−Ｎｄ−Ｔｉ合金薄膜に
限らず、希土類元素のうちの１種または２種以上とＴ
ｉ、Ｔａ、Ｍｏ、Ｃｒ、Ａｕ、Ａｇ、Ｃｕのうちの１種
または２種以上とを含有するＡｌ合金薄膜によって配線
を形成するようにしてもよい。
示装置に適用した場合について説明したが、表示装置以
外の配線にも幅広く適用することができる。また、薄膜
トランジスタのゲート電極を含む走査ラインに限らず、
ソース電極、ドレイン電極及びデータラインにも適用す
ることができる。この場合、図１１を参照して説明する
と、ゲート絶縁膜４上にＡｌ−Ｎｄ−Ｔｉ合金薄膜から
なるデータライン等をパターン形成するとき、ＩＴＯか
らなる画素電極１１がＡｌエッチング液によって侵され
るのを防止するために、ゲート絶縁膜４上にｎ+シリコ
ン層やクロム層等を形成し、その上にデータライン等を
形成するためのＡｌ−Ｎｄ−Ｔｉ合金薄膜を形成するよ
うにしてもよい。さらに、Ａｌ−Ｎｄ−Ｔｉ合金薄膜に
限らず、希土類元素のうちの１種または２種以上とＴ
ｉ、Ｔａ、Ｍｏ、Ｃｒ、Ａｕ、Ａｇ、Ｃｕのうちの１種
または２種以上とを含有するＡｌ合金薄膜によって配線
を形成するようにしてもよい。
【００２０】
【発明の効果】以上説明したように、この発明によれ
ば、配線を例えばＡｌ−Ｎｄ−Ｔｉ合金薄膜によって形
成すると、抵抗率をＡｌ−Ｔｉ合金薄膜の場合と同程度
以下とすることができる上、ヒロック及びピンホールの
発生を抑制することができる。
ば、配線を例えばＡｌ−Ｎｄ−Ｔｉ合金薄膜によって形
成すると、抵抗率をＡｌ−Ｔｉ合金薄膜の場合と同程度
以下とすることができる上、ヒロック及びピンホールの
発生を抑制することができる。
【図１】この発明の一実施形態における配線の断面図。
【図２】Ａｌ−Ｎｄ−Ｔｉ合金薄膜の抵抗率のＮｄ含有
率及びＴｉ含有率依存性を示す図。
率及びＴｉ含有率依存性を示す図。
【図３】Ａｌ−Ｎｄ−Ｔｉ合金薄膜の耐ヒロック特性の
Ｎｄ含有率及びＴｉ含有率依存性を示す図。
Ｎｄ含有率及びＴｉ含有率依存性を示す図。
【図４】Ａｌ−Ｎｄ−Ｔｉ合金薄膜の耐ピンホール特性
のＮｄ含有率及びＴｉ含有率依存性を示す図。
のＮｄ含有率及びＴｉ含有率依存性を示す図。
【図５】Ａｌ−Ｔｉ合金薄膜の抵抗率のＴｉ含有率依存
性を示す図。
性を示す図。
【図６】Ａｌ−Ｔｉ合金薄膜の耐ヒロック特性を示す
図。
図。
【図７】Ａｌ−Ｎｄ合金薄膜の抵抗率のＮｄ含有率依存
性を示す図。
性を示す図。
【図８】Ａｌ−Ｎｄ合金薄膜の耐ヒロック特性を示す
図。
図。
【図９】Ａｌ−Ｎｄ合金薄膜の耐ピンホール特性を示す
図。
図。
【図１０】従来の液晶表示装置の一部の回路図。
【図１１】図１０の薄膜トランジスタの部分の断面図。
２１ ガラス基板 ２２ Ａｌ−Ｎｄ−Ｔｉ合金薄膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 21/88 Ｎ Ｈ０５Ｋ 1/09 29/78 ６１２Ｃ ６１７Ｍ (56)参考文献 特開 平８−250494（ＪＰ，Ａ) 特開 平５−65631（ＪＰ，Ａ) 特開 平７−142478（ＪＰ，Ａ) 特開 平４−130776（ＪＰ，Ａ) 特開 平10−60636（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 G02F 1/1343 G09F 9/30 338 H01B 1/02 H01L 21/28 301 H01L 29/786 H05K 1/09
Claims (2)
- 【請求項１】ＮｄとＴｉとを含有するＡｌ合金からなる
配線の形成方法であって、ＮｄおよびＴｉの含有率が、
それぞれ０．１ａｔ％以上で、合計では１．５ａｔ％以
下であるＡｌ合金を室温で成膜し、２４０℃〜２７０℃
の温度で熱処理を行うことを特徴とする配線の形成方
法。 - 【請求項２】スイッチング素子に結合される配線の少な
くとも一部をＮｄとＴｉとを含有するＡｌ合金で形成し
たアクティブ型の表示装置の製造方法であって、Ｎｄお
よびＴｉの含有率が、それぞれ０．１ａｔ％以上で、合
計では１．５ａｔ％以下であるＡｌ合金を室温で成膜
し、２４０℃〜２７０℃の温度で熱処理を行うことを特
徴とする表示装置の製造方法。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10078097A JP3346217B2 (ja) | 1997-04-04 | 1997-04-04 | 配線の形成方法および表示装置の製造方法 |
| US09/047,693 US6320138B1 (en) | 1997-04-04 | 1998-03-25 | Substrate with conductor formed of low-resistance aluminum alloy |
| DE69831846T DE69831846T2 (de) | 1997-04-04 | 1998-03-26 | Substrat mit leiter aus aluminiumlegierung mit niedrigem widerstand |
| EP98911030A EP0922301B1 (en) | 1997-04-04 | 1998-03-26 | Substrate with conductor formed of low-resistance aluminum alloy |
| KR1019980709822A KR100314865B1 (ko) | 1997-04-04 | 1998-03-26 | 낮은저항알루미늄합금으로형성된도체를갖는기판 |
| PCT/JP1998/001361 WO1998045881A1 (en) | 1997-04-04 | 1998-03-26 | Substrate with conductor formed of low-resistance aluminum alloy |
| CNB988004151A CN1224099C (zh) | 1997-04-04 | 1998-03-26 | 带有由低电阻铝合金形成的导体的衬底 |
| CA002256378A CA2256378A1 (en) | 1997-04-04 | 1998-03-26 | Substrate with conductor formed of low-resistance aluminum alloy |
| TW087105072A TW388187B (en) | 1997-04-04 | 1998-04-03 | Substrate with conductor formed of low-resistance aluminum alloy |
| HK99106200A HK1021071A1 (en) | 1997-04-04 | 1999-12-30 | Substrate with conductor formed of low-resistance aluminum alloy |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10078097A JP3346217B2 (ja) | 1997-04-04 | 1997-04-04 | 配線の形成方法および表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10284493A JPH10284493A (ja) | 1998-10-23 |
| JP3346217B2 true JP3346217B2 (ja) | 2002-11-18 |
Family
ID=14282987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10078097A Expired - Fee Related JP3346217B2 (ja) | 1997-04-04 | 1997-04-04 | 配線の形成方法および表示装置の製造方法 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US6320138B1 (ja) |
| EP (1) | EP0922301B1 (ja) |
| JP (1) | JP3346217B2 (ja) |
| KR (1) | KR100314865B1 (ja) |
| CN (1) | CN1224099C (ja) |
| CA (1) | CA2256378A1 (ja) |
| DE (1) | DE69831846T2 (ja) |
| HK (1) | HK1021071A1 (ja) |
| TW (1) | TW388187B (ja) |
| WO (1) | WO1998045881A1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100421901B1 (ko) * | 1998-12-10 | 2004-04-17 | 엘지.필립스 엘시디 주식회사 | 반사형액정표시장치의반사판 |
| TW444257B (en) * | 1999-04-12 | 2001-07-01 | Semiconductor Energy Lab | Semiconductor device and method for fabricating the same |
| JP4674774B2 (ja) * | 1999-06-10 | 2011-04-20 | カシオ計算機株式会社 | 配線の製造方法及び表示装置の製造方法 |
| US6710525B1 (en) * | 1999-10-19 | 2004-03-23 | Candescent Technologies Corporation | Electrode structure and method for forming electrode structure for a flat panel display |
| KR100720087B1 (ko) * | 2000-07-31 | 2007-05-18 | 삼성전자주식회사 | 표시 소자용 배선 및 이를 이용한 박막 트랜지스터 기판및 그 제조 방법 |
| JP3908552B2 (ja) * | 2001-03-29 | 2007-04-25 | Ｎｅｃ液晶テクノロジー株式会社 | 液晶表示装置及びその製造方法 |
| JP3953330B2 (ja) | 2002-01-25 | 2007-08-08 | 三洋電機株式会社 | 表示装置 |
| JP3723507B2 (ja) | 2002-01-29 | 2005-12-07 | 三洋電機株式会社 | 駆動回路 |
| JP2003308030A (ja) | 2002-02-18 | 2003-10-31 | Sanyo Electric Co Ltd | 表示装置 |
| JP2003332058A (ja) | 2002-03-05 | 2003-11-21 | Sanyo Electric Co Ltd | エレクトロルミネッセンスパネルおよびその製造方法 |
| CN100517422C (zh) | 2002-03-07 | 2009-07-22 | 三洋电机株式会社 | 配线结构、其制造方法、以及光学设备 |
| JP3837344B2 (ja) | 2002-03-11 | 2006-10-25 | 三洋電機株式会社 | 光学素子およびその製造方法 |
| JP2006339666A (ja) * | 2002-12-19 | 2006-12-14 | Kobe Steel Ltd | アルミニウム合金膜形成用スパッタリングターゲット |
| US7423347B2 (en) * | 2006-01-19 | 2008-09-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | In-situ deposition for cu hillock suppression |
| JP5032687B2 (ja) * | 2010-09-30 | 2012-09-26 | 株式会社神戸製鋼所 | Ａｌ合金膜、Ａｌ合金膜を有する配線構造、およびＡｌ合金膜の製造に用いられるスパッタリングターゲット |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5264388A (en) | 1988-05-16 | 1993-11-23 | Sumitomo Electric Industries, Inc. | Sintered body of aluminum nitride |
| US5367179A (en) | 1990-04-25 | 1994-11-22 | Casio Computer Co., Ltd. | Thin-film transistor having electrodes made of aluminum, and an active matrix panel using same |
| US5243202A (en) | 1990-04-25 | 1993-09-07 | Casio Computer Co., Ltd. | Thin-film transistor and a liquid crystal matrix display device using thin-film transistors of this type |
| JPH04130776A (ja) | 1990-09-21 | 1992-05-01 | Casio Comput Co Ltd | 薄膜トランジスタ |
| JP2733006B2 (ja) | 1993-07-27 | 1998-03-30 | 株式会社神戸製鋼所 | 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット |
| JP3707704B2 (ja) | 1995-03-08 | 2005-10-19 | 日本アイ・ビー・エム株式会社 | 配線材料、液晶ディスプレー装置、および配線層の形成方法 |
| JP3213196B2 (ja) * | 1995-03-08 | 2001-10-02 | 日本アイ・ビー・エム株式会社 | 配線材料、金属配線層の形成方法 |
| JPH09127551A (ja) * | 1995-10-31 | 1997-05-16 | Sharp Corp | 半導体装置およびアクティブマトリクス基板 |
-
1997
- 1997-04-04 JP JP10078097A patent/JP3346217B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-25 US US09/047,693 patent/US6320138B1/en not_active Expired - Fee Related
- 1998-03-26 EP EP98911030A patent/EP0922301B1/en not_active Expired - Lifetime
- 1998-03-26 DE DE69831846T patent/DE69831846T2/de not_active Expired - Fee Related
- 1998-03-26 CN CNB988004151A patent/CN1224099C/zh not_active Expired - Fee Related
- 1998-03-26 CA CA002256378A patent/CA2256378A1/en not_active Abandoned
- 1998-03-26 WO PCT/JP1998/001361 patent/WO1998045881A1/en active IP Right Grant
- 1998-03-26 KR KR1019980709822A patent/KR100314865B1/ko not_active IP Right Cessation
- 1998-04-03 TW TW087105072A patent/TW388187B/zh not_active IP Right Cessation
-
1999
- 1999-12-30 HK HK99106200A patent/HK1021071A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE69831846T2 (de) | 2006-05-18 |
| KR20000016250A (ko) | 2000-03-25 |
| HK1021071A1 (en) | 2000-05-26 |
| CN1224099C (zh) | 2005-10-19 |
| CA2256378A1 (en) | 1998-10-15 |
| TW388187B (en) | 2000-04-21 |
| CN1223014A (zh) | 1999-07-14 |
| JPH10284493A (ja) | 1998-10-23 |
| US6320138B1 (en) | 2001-11-20 |
| WO1998045881A1 (en) | 1998-10-15 |
| KR100314865B1 (ko) | 2002-02-28 |
| DE69831846D1 (de) | 2005-11-17 |
| EP0922301A1 (en) | 1999-06-16 |
| EP0922301B1 (en) | 2005-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3346217B2 (ja) | 配線の形成方法および表示装置の製造方法 | |
| US5334860A (en) | Panel having thin film element formed thereon | |
| KR100269095B1 (ko) | 반도체장치,액티브매트릭스기판및그의제조방법 | |
| US4905066A (en) | Thin-film transistor | |
| JPH09172018A (ja) | アルミニウム信号ラインおよび半導体装置ならびにそれらの製造方法 | |
| KR101046928B1 (ko) | 박막 트랜지스터 표시판과 그 제조방법 | |
| JPH07318978A (ja) | 表示素子用薄膜トランジスタアレイ | |
| JP3182351B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH10199827A (ja) | 配線構造及びそれを用いた表示装置 | |
| JPH0713180A (ja) | 液晶表示装置 | |
| US20090134407A1 (en) | A1 alloy film, electronic device, and active matrix substrate for use in electrooptic display device | |
| JP3231487B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3245612B2 (ja) | 多層配線板の製造方法 | |
| JP3802092B2 (ja) | 液晶表示装置 | |
| JP2879746B2 (ja) | 半導体パネル | |
| JP2968141B2 (ja) | アクティブマトリクス基板 | |
| JP3245613B2 (ja) | 薄膜素子の製造方法 | |
| JP3257001B2 (ja) | 多層配線板及び多層配線板の製造方法 | |
| JPH0675143B2 (ja) | アクティブマトリクス基板 | |
| JP3103428B2 (ja) | 非線形能動素子及びその製造方法 | |
| JP2895698B2 (ja) | アクティブマトリクス基板 | |
| JP3245614B2 (ja) | 薄膜素子の製造方法 | |
| JPH07128676A (ja) | 液晶表示基板 | |
| KR19980051666A (ko) | 액정 표시 장치 | |
| JP2000353704A (ja) | 配線及びそれを用いた表示装置並びにそれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110906 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120906 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130906 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |