JP4674774B2 - 配線の製造方法及び表示装置の製造方法 - Google Patents
配線の製造方法及び表示装置の製造方法 Download PDFInfo
- Publication number
- JP4674774B2 JP4674774B2 JP16365199A JP16365199A JP4674774B2 JP 4674774 B2 JP4674774 B2 JP 4674774B2 JP 16365199 A JP16365199 A JP 16365199A JP 16365199 A JP16365199 A JP 16365199A JP 4674774 B2 JP4674774 B2 JP 4674774B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- alloy thin
- substrate temperature
- case
- film formation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims description 53
- 239000010409 thin film Substances 0.000 claims description 52
- 229910000838 Al alloy Inorganic materials 0.000 claims description 25
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- 229910052779 Neodymium Inorganic materials 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 239000010408 film Substances 0.000 description 40
- 230000015572 biosynthetic process Effects 0.000 description 32
- 239000011521 glass Substances 0.000 description 11
- 229910000583 Nd alloy Inorganic materials 0.000 description 10
- 229910001069 Ti alloy Inorganic materials 0.000 description 10
- 238000000113 differential scanning calorimetry Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 229910052761 rare earth metal Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000010407 anodic oxide Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 238000002076 thermal analysis method Methods 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Physical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
この発明は配線の製造方法及び表示装置の製造方法に関する。
【0002】
【従来の技術】
例えば、アクティブマトリクス型の液晶表示装置には、図7に示すように、走査ライン1及びデータライン2等からなる配線を備えていると共に、走査ライン1とデータライン2の各交点近傍に画素電極3及びスイッチング素子としての薄膜トランジスタ4を備えたものがある。この場合、薄膜トランジスタ4のゲート電極Gは走査ライン1に接続され、ドレイン電極Dはデータライン2に接続され、ソース電極Sは画素電極3に接続されている。
【0003】
次に、図8は図7の薄膜トランジスタ4の部分の断面図を示したものである。ガラス基板11の上面の所定の箇所にはゲート電極Gを含む走査ライン1が形成され、その表面には陽極酸化膜12が形成され、その上面全体にはゲート絶縁膜13が形成されている。ゲート絶縁膜13の上面の所定の箇所でゲート電極Gに対応する部分にはアモルファスシリコンからなる半導体薄膜14が形成されている。半導体薄膜14の上面の中央部にはブロッキング層15が形成されている。半導体薄膜14及びブロッキング層15の上面の両側にはn+シリコンからなるオーミックコンタクト層16、17が形成されている。オーミックコンタクト層16、17の各上面にはドレイン電極D及びソース電極Sが形成されている。また、これら電極D、Sの形成と同時にデータライン2が形成されている。ゲート絶縁膜13の上面の所定の箇所には画素電極3がソース電極Sに接続されて形成されている。画素電極11の所定の部分を除く上面全体にはパッシベーション膜18が形成されている。
【0004】
ところで、走査ライン1やデータライン2等からなる配線の材料としては、配線の低抵抗化を図ると共に、耐熱性の向上を図るために、NdとTiとを含有するAl合金を用いることが知られている(特開平10−284493号公報参照)。この場合、Nd含有率を0.75at%とし、Ti含有率を0.5at%とすると、抵抗率が8μΩcm程度の低抵抗値となり、また耐熱性の向上を図ることができるが、Nd含有率とTi含有率の合計としては、3.5at%程度以下(ただし、Nd含有率及びTi含有率は共に0.1at%以上)が好ましく、1.5at%程度以下(ただし、Nd含有率及びTi含有率は共に0.1at%以上)がより好ましい。
【0005】
【発明が解決しようとする課題】
ところで、アクティブマトリクス型の液晶表示装置の場合には、ゲート電極Gを含む走査ライン1上に形成されるゲート絶縁膜13の絶縁耐圧が低下しないようにする必要があるが、上記文献(特開平10−284493号公報)では、絶縁耐圧については考慮されていなかった。
この発明の課題は、絶縁耐圧の向上も図ることができるようにすることである。
【0006】
【課題を解決するための手段】
この発明は、Ndを0.9at%含有するとともにTiを0.6at%含有する3元系Al合金薄膜を、基板上にスパッタリング法により基板温度を80℃として成膜し、この成膜した3元系Al合金薄膜によって配線を形成するようにしたものである。
この発明によれば、絶縁耐圧の向上を図ることができる。
【0007】
【発明の実施の形態】
本発明者は、まず、図1に示すこの発明の一実施形態のように、スパッタリング法により、基板温度を変えて、ガラス基板(透明絶縁基板)21上にAl合金薄膜22を成膜した。この場合、Al合金薄膜22としては、Al−Nd−Ti合金薄膜及びAl−Nd合金薄膜を共に膜厚300nm程度に成膜した。また、Al−Nd−Ti合金薄膜の場合には、Nd含有率を0.9at%とし、Ti含有率を0.6at%とした。Al−Nd合金薄膜の場合には、Nd含有率を1.1at%とした。成膜条件は、ターゲットとガラス基板21との間の間隔を2〜20cm程度とし、パワーを1w/cm2以上とし、Ar圧力を1〜10Torr程度とした。
【0008】
そして、まず、Al合金薄膜22の抵抗率の成膜時基板温度(スパッタリング法によりAl合金薄膜22を成膜するときの基板温度)依存性について調べたところ、図2に示す結果が得られた。この図において、四角印はAl−Nd−Ti合金薄膜の場合であり、三角印はAl−Nd合金薄膜の場合である。いずれの場合も、成膜時基板温度50℃以下の特性が図示されていないのは、この温度以下ではAl合金薄膜22のガラス基板21に対する密着性が低下するため、成膜時基板温度は50℃程度以上とする必要があることが確認されたためである。この場合、Al合金薄膜22のガラス基板21に対する密着性は、80℃程度以上であるとより確実であり、より好ましいことも確認されている。
【0009】
また、図2から明らかなように、いずれの場合も、成膜時基板温度が50〜130℃程度であると、抵抗率が10μΩcm以上で10.4μΩcm以下であり、成膜時基板温度が130〜150℃程度であると、抵抗率が少し低減し、成膜時基板温度が150℃程度以上であると、抵抗率がさらに低減している。
【0010】
これを考察するに、成膜時基板温度が130℃程度以上になると、Alのマトリクス中にNdやTiが入りにくくなり、この結果抵抗率が純Alの抵抗率に近づくものと思われる。ちなみに、50万倍以上のTEM(透過型電子顕微鏡)によると、NdやTiを含む小さな粒子の析出が観察された。なお、配線の低抵抗化の点からすれば、成膜時基板温度は高い方が望ましいが、後述する絶縁耐圧を考慮すると、成膜時基板温度はあまり高いと好ましくない。
【0011】
次に、示差走査熱量測定(DSC)による熱分析により、成膜時基板温度とDSCピーク開始温度との関係について調べたところ、図3に示す結果が得られた。この図においても、四角印はAl−Nd−Ti合金薄膜の場合であり、三角印はAl−Nd合金薄膜の場合である。DSCピーク開始温度とは、発熱反応を開始する温度で、所定温度上昇するのに供給する熱量が最も大きくなる温度のことである。このDSCピーク開始温度は、Al−Nd−Ti合金薄膜の場合、ヒロックの発生温度と一致し、Al−Nd合金薄膜の場合、Al4Ndの析出温度と一致する。
【0012】
そして、図3から明らかなように、いずれの場合も、成膜時基板温度が50〜130℃程度であると、DSCピーク開始温度がほぼ一定であり、成膜時基板温度が130〜150℃程度であると、DSCピーク開始温度がやや低下し、成膜時基板温度が150℃程度以上であると、DSCピーク開始温度がさらに低下している。したがって、成膜時基板温度が130〜150℃程度であると、Al−Nd−Ti合金薄膜の場合、ヒロックがやや発生し、Al−Nd合金薄膜の場合、Al4Ndがやや析出するが、いずれの場合も、耐熱性が問題となるほど低下することはない。これに対して、成膜時基板温度が150℃程度以上であると、Al−Nd−Ti合金薄膜の場合、ヒロックがかなり発生し、Al−Nd合金薄膜の場合、Al4Ndがかなり析出することとなり、いずれの場合も、耐熱性が低下することになる。また、Alのマトリクス中のNdやTiの実質的な量が減少し、耐腐食性も低下することになる。
【0013】
次に、成膜時基板温度と絶縁耐圧との関係について説明する。まず、成膜時基板温度と中心線平均粗さRa(粒径に相当)との関係について調べたところ、図4に示す結果が得られた。この図においても、四角印はAl−Nd−Ti合金薄膜の場合であり、三角印はAl−Nd合金薄膜の場合である。図4から明らかなように、いずれの場合も、第1に、成膜時基板温度が50〜130℃程度であると、中心線平均粗さRaが2.5〜5nm程度であり、成膜時基板温度が130℃程度以上になると、中心線平均粗さRaがそれ以上に大きくなることが分かる。第2に、成膜時基板温度が50〜150℃程度であると、中心線平均粗さRaが2.5〜10nm程度であるが、成膜時基板温度が150℃程度以上になると、中心線平均粗さRaがそれ以上に大きくなることが分かる。
【0014】
これを考察するに、成膜時基板温度が特に150℃程度以上になると、Alのマトリクス中にNdやTiが入りにくくなるだけでなく、NdやTiを含む粒が成長し、Al合金薄膜22を構成する粒子の径が大きくなり、ひいてはAl合金薄膜22の表面粗さが粗くなり、次に述べるように、絶縁耐圧が低下するものと思われる。
【0015】
次に、図5に示すように、ガラス基板21上に成膜した膜厚300nm程度のAl合金薄膜22の表面に膜厚100nm程度の陽極酸化膜23を形成し、次いでプラズマCVD法により窒化シリコンからなる絶縁膜24を膜厚200nm程度に成膜し、次いでその上面に電極25を形成し、そして電極25とAl合金薄膜22との間の絶縁耐圧を測定したところ、図6に示す結果が得られた。この図においても、四角印はAl−Nd−Ti合金薄膜の場合であり、三角印はAl−Nd合金薄膜の場合である。ただし、この場合の絶縁耐圧は、10%以上が絶縁不良となる電圧とした。
【0016】
図6から明らかなように、いずれの場合も、成膜時基板温度が50〜130℃程度であると、絶縁耐圧が50V以上であり、成膜時基板温度が130〜150℃程度であると、絶縁耐圧が40V以上であるが、成膜時基板温度が150℃以上になると、絶縁耐圧が40V以下に低下している。したがって、成膜時基板温度は、絶縁耐圧を考慮すると、150℃程度以下が好ましく、130℃程度以下がより好ましい。
【0017】
以上のことをまとめると、成膜時基板温度は、Al合金薄膜22のガラス基板21に対する密着性を考慮すると、50℃程度以上が好ましく、80℃程度以上がより好ましい。また、絶縁耐圧を考慮すると、150℃程度以下が好ましく、130℃程度以下がより好ましい。したがって、成膜時基板温度は、50〜150℃程度が好ましく、50〜130℃程度あるいは80〜150℃程度がより好ましく、80〜130℃程度がさらに好ましい。ところで、成膜時基板温度を50〜150℃程度としても、図2に示すように、抵抗率が10.4μΩcm以下となるので、配線の低抵抗化を図ることができる。
【0018】
なお、上記説明では、ガラス基板上にAl合金薄膜からなる配線を形成する場合について説明したが、ガラス基板上に酸化シリコンや窒化シリコン等からなる絶縁膜を形成し、その上にAl合金薄膜からなる配線を形成するようにしてもよい。また、走査ラインに限らず、データラインをAl合金薄膜からなる配線によって形成するようにしてもよい。また、ガラス基板に限らず、例えば半導体基板上にAl合金薄膜からなる配線を形成するようにしてもよい。
【0019】
さらに、Al−Nd合金薄膜に限らず、希土類元素のうちの1種または2種以上を含有するAl合金薄膜によって配線を形成するようにしてもよい。また、Al−Nd−Ti合金薄膜に限らず、希土類元素のうちの1種または2種以上とTi、Ta、Mo、Cr、Au、Ag、Cuのうちの1種または2種以上とを含有するAl合金薄膜によって配線を形成するようにしてもよい。
【0020】
【発明の効果】
以上説明したように、この発明によれば、絶縁耐圧の向上を図ることができる。
【図面の簡単な説明】
【図1】この発明の一実施形態における配線の断面図。
【図2】Al合金薄膜の抵抗率の成膜時基板温度依存性を示す図。
【図3】成膜時基板温度とDSCピーク開始温度との関係を示す図。
【図4】成膜時基板温度と中心線平均粗さRaとの関係を示す図。
【図5】絶縁耐圧を測定するために用意した試料の断面図。
【図6】成膜時基板温度と絶縁耐圧との関係を示す図。
【図7】従来の液晶表示装置の一部の回路図。
【図8】図7の薄膜トランジスタの部分の断面図。
【符号の説明】
21 ガラス基板
22 Al合金薄膜
Claims (2)
- Ndを0.9at%含有するとともにTiを0.6at%含有する3元系Al合金薄膜を、基板上にスパッタリング法により基板温度を80℃として成膜し、この成膜した3元系Al合金薄膜によって配線を形成することを特徴とする配線の製造方法。
- 走査ラインまたはデータラインを有する表示装置の製造方法であって、
Ndを0.9at%含有するとともにTiを0.6at%含有する3元系Al合金薄膜を透明絶縁基板にスパッタリング法により基板温度を80℃として成膜し、この成膜した3元系Al合金薄膜によって前記走査ラインまたは前記データラインを形成することを特徴とする表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16365199A JP4674774B2 (ja) | 1999-06-10 | 1999-06-10 | 配線の製造方法及び表示装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16365199A JP4674774B2 (ja) | 1999-06-10 | 1999-06-10 | 配線の製造方法及び表示装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000353704A JP2000353704A (ja) | 2000-12-19 |
JP4674774B2 true JP4674774B2 (ja) | 2011-04-20 |
Family
ID=15778000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16365199A Expired - Fee Related JP4674774B2 (ja) | 1999-06-10 | 1999-06-10 | 配線の製造方法及び表示装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4674774B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3908552B2 (ja) | 2001-03-29 | 2007-04-25 | Nec液晶テクノロジー株式会社 | 液晶表示装置及びその製造方法 |
KR101018757B1 (ko) | 2003-09-18 | 2011-03-04 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10209160A (ja) * | 1997-01-21 | 1998-08-07 | Casio Comput Co Ltd | 配線及びそれを用いた表示装置 |
JPH10284493A (ja) * | 1997-04-04 | 1998-10-23 | Casio Comput Co Ltd | 配線及びそれを用いた表示装置 |
JP2000314897A (ja) * | 1999-05-06 | 2000-11-14 | Hitachi Ltd | 液晶表示装置 |
-
1999
- 1999-06-10 JP JP16365199A patent/JP4674774B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10209160A (ja) * | 1997-01-21 | 1998-08-07 | Casio Comput Co Ltd | 配線及びそれを用いた表示装置 |
JPH10284493A (ja) * | 1997-04-04 | 1998-10-23 | Casio Comput Co Ltd | 配線及びそれを用いた表示装置 |
JP2000314897A (ja) * | 1999-05-06 | 2000-11-14 | Hitachi Ltd | 液晶表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2000353704A (ja) | 2000-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI249070B (en) | Electronic device, method of manufacture of the same, and sputtering target | |
JP4240424B2 (ja) | エッチング剤及びこれを用いた電子機器用基板の製造方法 | |
US20020093021A1 (en) | Thin-film transistor display devices | |
JP2004273614A (ja) | 半導体装置およびその製造方法 | |
JP2008123002A (ja) | 低抵抗配線を有する液晶ディスプレイパネル | |
US6686661B1 (en) | Thin film transistor having a copper alloy wire | |
JP3346217B2 (ja) | 配線の形成方法および表示装置の製造方法 | |
US5369300A (en) | Multilayer metallization for silicon semiconductor devices including a diffusion barrier formed of amorphous tungsten/silicon | |
JP3707704B2 (ja) | 配線材料、液晶ディスプレー装置、および配線層の形成方法 | |
US5877083A (en) | Method of manufacturing a semiconductor device | |
JP4674774B2 (ja) | 配線の製造方法及び表示装置の製造方法 | |
JP3199404B2 (ja) | 薄膜トランジスタの製造方法 | |
US20030186074A1 (en) | Metal electrode using molybdenum-tungsten alloy as barrier layers and the fabrication method of the same | |
JP2819821B2 (ja) | 薄膜半導体装置の製造方法 | |
JP3245612B2 (ja) | 多層配線板の製造方法 | |
JP3238072B2 (ja) | 薄膜トランジスタ | |
JP4886285B2 (ja) | 表示デバイス | |
JP3245613B2 (ja) | 薄膜素子の製造方法 | |
JP3257001B2 (ja) | 多層配線板及び多層配線板の製造方法 | |
JPH10209160A (ja) | 配線及びそれを用いた表示装置 | |
JP3245614B2 (ja) | 薄膜素子の製造方法 | |
JPH0546990B2 (ja) | ||
JPH04250626A (ja) | 多層配線装置 | |
JP2563760B2 (ja) | 半導体装置の製造方法 | |
JPH09197436A (ja) | アクティブマトリクス基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041101 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060203 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080108 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080215 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080324 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080411 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101109 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110120 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |