JP3199404B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP3199404B2 JP3199404B2 JP24309091A JP24309091A JP3199404B2 JP 3199404 B2 JP3199404 B2 JP 3199404B2 JP 24309091 A JP24309091 A JP 24309091A JP 24309091 A JP24309091 A JP 24309091A JP 3199404 B2 JP3199404 B2 JP 3199404B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- aluminum
- etching
- layer
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
- C23F1/00—Etching metallic material by chemical means
- C23F1/10—Etching compositions
- C23F1/14—Aqueous compositions
- C23F1/16—Acidic compositions
- C23F1/20—Acidic compositions for etching aluminium or alloys thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Mechanical Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、配線金属材料として一
般的に用いられるアルミニウムを主成分とする金属薄膜
のエッチング方法を薄膜トランジスタの製造方法に適用
したものである。
般的に用いられるアルミニウムを主成分とする金属薄膜
のエッチング方法を薄膜トランジスタの製造方法に適用
したものである。
【０００２】
【従来の技術】アルミニウムもしくはアルミニウムにシ
リコンや銅のような不純物を添加した金属材料は抵抗が
非常に小さいので半導体装置の配線金属材料として最も
一般的に用いられているが、配線金属としての形成方法
はスパッタ法等の手段を用いて基板上に全面に堆積後、
フォトリソグラフィー法を用いて所望のフォトレジスト
・パターンを形成し、燐酸（Ｈ3ＰＯ4）等の溶液を用い
たウェットエッチングもしくは三塩化ほう素（ＢＣ
ｌ3）や塩素（Ｃｌ2）を反応ガスとして用いたドライエ
ッチングにより露出したアルミニウムをエッチングし最
後にフォトレジストを除去することにより形成してい
た。
リコンや銅のような不純物を添加した金属材料は抵抗が
非常に小さいので半導体装置の配線金属材料として最も
一般的に用いられているが、配線金属としての形成方法
はスパッタ法等の手段を用いて基板上に全面に堆積後、
フォトリソグラフィー法を用いて所望のフォトレジスト
・パターンを形成し、燐酸（Ｈ3ＰＯ4）等の溶液を用い
たウェットエッチングもしくは三塩化ほう素（ＢＣ
ｌ3）や塩素（Ｃｌ2）を反応ガスとして用いたドライエ
ッチングにより露出したアルミニウムをエッチングし最
後にフォトレジストを除去することにより形成してい
た。
【０００３】従来、燐酸等を用いたウェットエッチング
は等方エッチングであるため、その断面は（図３）
（Ａ）に示すような形となる。同図において、１７は基
板、１８は燐酸を用いてウェットエッチングされたアル
ミニウム薄膜を示す。また、ドライエッチングでは、ガ
ス圧力やパワーにもよるが一般的には異方エッチングが
用いられており、その断面は（図３）（Ｂ）に示すよう
な形となる。同図において、１９はＢＣｌ3とＣｌ2を用
いてドライエッチングされたアルミニウム薄膜を示す。
は等方エッチングであるため、その断面は（図３）
（Ａ）に示すような形となる。同図において、１７は基
板、１８は燐酸を用いてウェットエッチングされたアル
ミニウム薄膜を示す。また、ドライエッチングでは、ガ
ス圧力やパワーにもよるが一般的には異方エッチングが
用いられており、その断面は（図３）（Ｂ）に示すよう
な形となる。同図において、１９はＢＣｌ3とＣｌ2を用
いてドライエッチングされたアルミニウム薄膜を示す。
【０００４】一般にトランジスタ等の素子を形成した半
導体装置は二層以上の多層配線を行うことが多い。特に
スイッチング用トランジスタをマトリクス状に設けたア
クティブマトリクス型液晶表示装置の場合には、Ｘ方向
及びＹ方向の配線が必須となり、しかも大画面を得るた
めには信号遅延を少なくするため可能な限り低抵抗の配
線が必要とされる。
導体装置は二層以上の多層配線を行うことが多い。特に
スイッチング用トランジスタをマトリクス状に設けたア
クティブマトリクス型液晶表示装置の場合には、Ｘ方向
及びＹ方向の配線が必須となり、しかも大画面を得るた
めには信号遅延を少なくするため可能な限り低抵抗の配
線が必要とされる。
【０００５】
【発明が解決しようとする課題】最上層の配線ならば、
その断面形状は（図３）（Ａ）または（Ｂ）のどちらの
場合でも問題はない。しかしながら、信号遅延を少なく
するため下層の配線にアルミニウムを用いる場合には上
層と下層配線を電気的に絶縁するため下層のアルミニウ
ム配線上に絶縁層を何らかの手段で形成した後、上層と
なる配線を形成しなければならない。
その断面形状は（図３）（Ａ）または（Ｂ）のどちらの
場合でも問題はない。しかしながら、信号遅延を少なく
するため下層の配線にアルミニウムを用いる場合には上
層と下層配線を電気的に絶縁するため下層のアルミニウ
ム配線上に絶縁層を何らかの手段で形成した後、上層と
なる配線を形成しなければならない。
【０００６】すなわち、下層のアルミニウム配線の断面
形状が（図３）（Ａ）及び（Ｂ）に示すような形状の場
合には、絶縁層の堆積方法にも依るが絶縁層のアルミニ
ウム段差部へのステップ・カバレージが（図４）（Ａ）
及び（Ｂ）にそれぞれ示すように悪くなるため、上層の
配線が断線したり、絶縁層のクラックから下層配線と短
絡するという問題点を有していた。同図において、２０
は絶縁層である。また、絶縁層を陽極酸化法により形成
する場合にも同様の問題点を有していた。
形状が（図３）（Ａ）及び（Ｂ）に示すような形状の場
合には、絶縁層の堆積方法にも依るが絶縁層のアルミニ
ウム段差部へのステップ・カバレージが（図４）（Ａ）
及び（Ｂ）にそれぞれ示すように悪くなるため、上層の
配線が断線したり、絶縁層のクラックから下層配線と短
絡するという問題点を有していた。同図において、２０
は絶縁層である。また、絶縁層を陽極酸化法により形成
する場合にも同様の問題点を有していた。
【０００７】本発明はかかる点に鑑み、多層配線を有す
る半導体装置の上層配線の断線や短絡を防止し、歩留ま
りの高い信頼性に優れた半導体装置を得るため、段差形
状をテーパー形状に制御できるアルミニウムを主成分と
する金属薄膜のエッチング方法を用いて薄膜トランジス
タを製造することを目的とする。
る半導体装置の上層配線の断線や短絡を防止し、歩留ま
りの高い信頼性に優れた半導体装置を得るため、段差形
状をテーパー形状に制御できるアルミニウムを主成分と
する金属薄膜のエッチング方法を用いて薄膜トランジス
タを製造することを目的とする。
【０００８】
【課題を解決するための手段】本発明の薄膜トランジス
タの製造方法は、濃度が１０％以上の硝酸と弗酸と酢酸
と水を少なくとも含むエッチング液を用いて、配線金属
材料としてのアルミニウムを主成分とする金属薄膜をエ
ッチングするものである。
タの製造方法は、濃度が１０％以上の硝酸と弗酸と酢酸
と水を少なくとも含むエッチング液を用いて、配線金属
材料としてのアルミニウムを主成分とする金属薄膜をエ
ッチングするものである。
【０００９】
【作用】本発明の上記製造方法によれば、レジストの密
着性が硝酸濃度に依存するので断面のテーパー形状が制
御できて多層配線を有する半導体装置の上層配線の断線
や短絡を防止し、歩留まりの高い信頼性に優れた半導体
装置を製造できることとなる。さらに、マイグレーショ
ンやヒロック対策のため添加されることが多いシリコン
等の不純物もアルミニウムと同時にエッチングできるた
め、エッチング残渣もない。
着性が硝酸濃度に依存するので断面のテーパー形状が制
御できて多層配線を有する半導体装置の上層配線の断線
や短絡を防止し、歩留まりの高い信頼性に優れた半導体
装置を製造できることとなる。さらに、マイグレーショ
ンやヒロック対策のため添加されることが多いシリコン
等の不純物もアルミニウムと同時にエッチングできるた
め、エッチング残渣もない。
【００１０】
【実施例】まず本発明の実施例を説明する前に、本発明
の基礎になったアルミニウムを主成分とする金属薄膜の
エッチング方法について（先行開発例）として説明す
る。 （先行開発例）（図１）は本発明の先行開発例を示
す各工程毎の断面図を示したもので、これらの図を用い
て説明する。
の基礎になったアルミニウムを主成分とする金属薄膜の
エッチング方法について（先行開発例）として説明す
る。 （先行開発例）（図１）は本発明の先行開発例を示
す各工程毎の断面図を示したもので、これらの図を用い
て説明する。
【００１１】（図１）（Ａ）において、基板１上にアル
ミニウムの熱やストレス等によるマイグレーションやヒ
ロックを防止させるため、不純物として例えばシリコン
を０．５〜２％程度含んだアルミニウム薄膜２を２００
ｎｍの膜厚で全面に堆積する。堆積方法としては、スパ
ッタ法や電子ビーム蒸着などが用いられることが多い。
ミニウムの熱やストレス等によるマイグレーションやヒ
ロックを防止させるため、不純物として例えばシリコン
を０．５〜２％程度含んだアルミニウム薄膜２を２００
ｎｍの膜厚で全面に堆積する。堆積方法としては、スパ
ッタ法や電子ビーム蒸着などが用いられることが多い。
【００１２】そして、通常のフォトリソグラフィー法を
用いて、所望のフォトレジストパターン３を形成する。
この時、フォトレジストのポストベーク温度もアルミニ
ウムのテーパー形状に大きな影響を与えるが、ここでは
１３０℃でポストベークを行った。
用いて、所望のフォトレジストパターン３を形成する。
この時、フォトレジストのポストベーク温度もアルミニ
ウムのテーパー形状に大きな影響を与えるが、ここでは
１３０℃でポストベークを行った。
【００１３】そして、エッチング液として濃度６０％の
硝酸（ＨＮＯ3）、酢酸（ＣＨ3ＣＯＯＨ）、水（Ｈ
2Ｏ）、濃度５０％の弗酸（ＨＦ）を体積比にてそれぞ
れ、５０、２５、２５、２の割合で混合したエッチング
液を用いて室温にてアルミニウムをエッチングする（図
１（Ｂ））。このエッチング液では、２００ｎｍの膜厚
のアルミニウムのエッチング終点時間はほぼ４０秒であ
り、約１０％のオーバーエッチングを加え、４５秒間エ
ッチングした。
硝酸（ＨＮＯ3）、酢酸（ＣＨ3ＣＯＯＨ）、水（Ｈ
2Ｏ）、濃度５０％の弗酸（ＨＦ）を体積比にてそれぞ
れ、５０、２５、２５、２の割合で混合したエッチング
液を用いて室温にてアルミニウムをエッチングする（図
１（Ｂ））。このエッチング液では、２００ｎｍの膜厚
のアルミニウムのエッチング終点時間はほぼ４０秒であ
り、約１０％のオーバーエッチングを加え、４５秒間エ
ッチングした。
【００１４】最後にフォトレジストを除去すると、（図
１）（Ｃ）に示すように約２０度のテーパー角を持つア
ルミニウムのパターン４が形成された。
１）（Ｃ）に示すように約２０度のテーパー角を持つア
ルミニウムのパターン４が形成された。
【００１５】この先行開発例では、シリコンを添加した
アルミニウムを用いたが、純アルミニウムや銅、白金、
パラジウム、チタン等を添加したアルミニウムも用いる
ことができる。また、エッチング液として、ＨＮＯ3(６
０％)：ＣＨ3ＣＯＯＨ：Ｈ2Ｏ ：ＨＦ（５０％）＝５
０：２５：２５：２、すなわち、液中の硝酸濃度が３０
％であるエッチング液を用いたが、硝酸濃度についての
本発明者の検討によると、硝酸濃度が１０％未満では、
弗酸濃度を下げてエッチング時間を長くしても、レジス
トの密着性が実効的には悪くならないためテーパーをつ
けることが出来なかった。ところが、硝酸濃度が１０％
以上では、ある一定の弗酸濃度に対して、硝酸濃度を上
げていくとレジストの密着性が悪くなり、小さなテーパ
ー角にすることが可能である。また、一定の硝酸濃度に
対して、弗酸濃度を上げていくと、エッチング時間が次
第に短くなってテーパー角度が大きくなり、断面形状が
垂直に切り立つようになる。逆に、弗酸濃度を下げてい
くと、エッチング時間が長くなり、よりレジストの密着
性が悪くなっていくため、小さなテーパー角度にするこ
とが可能である。このように、硝酸濃度と弗酸濃度を適
宜選択すれば所望のテーパー角を得ることが出来る。な
お、酢酸と水は希釈液としての役目を果している。
アルミニウムを用いたが、純アルミニウムや銅、白金、
パラジウム、チタン等を添加したアルミニウムも用いる
ことができる。また、エッチング液として、ＨＮＯ3(６
０％)：ＣＨ3ＣＯＯＨ：Ｈ2Ｏ ：ＨＦ（５０％）＝５
０：２５：２５：２、すなわち、液中の硝酸濃度が３０
％であるエッチング液を用いたが、硝酸濃度についての
本発明者の検討によると、硝酸濃度が１０％未満では、
弗酸濃度を下げてエッチング時間を長くしても、レジス
トの密着性が実効的には悪くならないためテーパーをつ
けることが出来なかった。ところが、硝酸濃度が１０％
以上では、ある一定の弗酸濃度に対して、硝酸濃度を上
げていくとレジストの密着性が悪くなり、小さなテーパ
ー角にすることが可能である。また、一定の硝酸濃度に
対して、弗酸濃度を上げていくと、エッチング時間が次
第に短くなってテーパー角度が大きくなり、断面形状が
垂直に切り立つようになる。逆に、弗酸濃度を下げてい
くと、エッチング時間が長くなり、よりレジストの密着
性が悪くなっていくため、小さなテーパー角度にするこ
とが可能である。このように、硝酸濃度と弗酸濃度を適
宜選択すれば所望のテーパー角を得ることが出来る。な
お、酢酸と水は希釈液としての役目を果している。
【００１６】次に上記先行開発例を応用した本発明の実
施例について説明する。 （実施例） （図２）は本発明の実施例の各工程毎の断面図を示した
もので、これらの図を用いて説明する。本実施例は液晶
ディスプレイ等に応用される透光性基板上の逆スタガ型
薄膜トランジスタを製造する方法に関してのものであ
る。
施例について説明する。 （実施例） （図２）は本発明の実施例の各工程毎の断面図を示した
もので、これらの図を用いて説明する。本実施例は液晶
ディスプレイ等に応用される透光性基板上の逆スタガ型
薄膜トランジスタを製造する方法に関してのものであ
る。
【００１７】（図２）（Ａ）において、５は透光性絶縁
基板である。コストを考えると低コストのガラス基板が
望ましい。このガラス基板５上に、ガラス基板からの不
純物原子の析出を防ぐと共に先行開発例によるエッチン
グ方法によりガラス基板のダメージを防ぐためスパッタ
法により酸化タンタル６を全面に堆積させる。
基板である。コストを考えると低コストのガラス基板が
望ましい。このガラス基板５上に、ガラス基板からの不
純物原子の析出を防ぐと共に先行開発例によるエッチン
グ方法によりガラス基板のダメージを防ぐためスパッタ
法により酸化タンタル６を全面に堆積させる。
【００１８】次に、（図２）（Ｂ）に示すように、アル
ミニウムのマイグレーションやヒロックを防止させるた
め不純物として、例えばシリコンを０．５〜２％程度含
んだアルミニウム薄膜を２００ｎｍの膜厚で全面に堆積
する。そして（先行開発例）の方法にてアルミニウムを
エッチングしてテーパー角２０度のアルミニウムのゲー
ト電極８を得る。
ミニウムのマイグレーションやヒロックを防止させるた
め不純物として、例えばシリコンを０．５〜２％程度含
んだアルミニウム薄膜を２００ｎｍの膜厚で全面に堆積
する。そして（先行開発例）の方法にてアルミニウムを
エッチングしてテーパー角２０度のアルミニウムのゲー
ト電極８を得る。
【００１９】次に、（図２）（Ｃ）に示すように、ゲー
ト絶縁層となる窒化シリコン（ＳｉＮx）９と半導体活
性層となるアモルファスシリコン（ａ-Ｓｉ）１０とエ
ッチングストッパとなる窒化シリコン（ＳｉＮx)を例え
ばプラズマＣＶＤ法により連続堆積し、エッチングスト
ッパのＳｉＮx１１を島状に加工する。
ト絶縁層となる窒化シリコン（ＳｉＮx）９と半導体活
性層となるアモルファスシリコン（ａ-Ｓｉ）１０とエ
ッチングストッパとなる窒化シリコン（ＳｉＮx)を例え
ばプラズマＣＶＤ法により連続堆積し、エッチングスト
ッパのＳｉＮx１１を島状に加工する。
【００２０】そして、（図２）（Ｄ）に示すように、ａ
-Ｓｉと金属とのオーミック接触を確保するため、全面
にｎ型不純物として燐をドープしたアモルファスシリコ
ン（ｎ+-ａ-Ｓｉ）１２及びソース・ドレインとなる金
属薄膜として例えばチタン（Ｔｉ）薄膜１３を堆積す
る。
-Ｓｉと金属とのオーミック接触を確保するため、全面
にｎ型不純物として燐をドープしたアモルファスシリコ
ン（ｎ+-ａ-Ｓｉ）１２及びソース・ドレインとなる金
属薄膜として例えばチタン（Ｔｉ）薄膜１３を堆積す
る。
【００２１】そして、図示はしないが、ゲート電極を取
り出すための開口部を設けた後、ソース・ドレインのレ
ジストパターンとエッチングストッパのＳｉＮxをマス
クとしてＴｉ、ｎ+-ａ-Ｓｉ、ａ-Ｓｉを一括エッチング
して、（図２）（Ｅ）に示すようにソース電極１４とド
レイン電極１５を形成する。
り出すための開口部を設けた後、ソース・ドレインのレ
ジストパターンとエッチングストッパのＳｉＮxをマス
クとしてＴｉ、ｎ+-ａ-Ｓｉ、ａ-Ｓｉを一括エッチング
して、（図２）（Ｅ）に示すようにソース電極１４とド
レイン電極１５を形成する。
【００２２】最後に、（図２）（Ｆ）に示すように、透
明電極として例えばＩＴＯ１６をドレイン電極に電気的
に接触するよう選択的に被着形成して薄膜トランジスタ
を得る。
明電極として例えばＩＴＯ１６をドレイン電極に電気的
に接触するよう選択的に被着形成して薄膜トランジスタ
を得る。
【００２３】尚、本実施例では、ゲート電極材料として
シリコンを添加したアルミニウムを用いたが、純アルミ
ニウムや銅、白金、チタン等を添加したアルミニウムも
用いることができる。またソース・ドレイン電極材料と
してＴｉを用いたが、ソース・ドレイン電極材料として
はモリブデンシリサイドのような金属珪化物、あるいは
アルミニウム、クロム、モリブデン、タンタル、ニッケ
ル、ニッケル−クロム合金などのような金属材料を用い
ることも可能である。
シリコンを添加したアルミニウムを用いたが、純アルミ
ニウムや銅、白金、チタン等を添加したアルミニウムも
用いることができる。またソース・ドレイン電極材料と
してＴｉを用いたが、ソース・ドレイン電極材料として
はモリブデンシリサイドのような金属珪化物、あるいは
アルミニウム、クロム、モリブデン、タンタル、ニッケ
ル、ニッケル−クロム合金などのような金属材料を用い
ることも可能である。
【００２４】透明電極形成には、ソース・ドレイン電極
をＩＴＯや酸化スズ（ＳｎＯ2）などのような透明性導
電膜などを用いれば、透明電極形成工程を省略すること
もできるし、透明電極形成工程は必ずしも薄膜トランジ
スタ製造工程の最後である必要はなく、初期の工程で形
成し、絶縁層に開口部を設けてドレイン電極と電気的に
接触させてもよい。
をＩＴＯや酸化スズ（ＳｎＯ2）などのような透明性導
電膜などを用いれば、透明電極形成工程を省略すること
もできるし、透明電極形成工程は必ずしも薄膜トランジ
スタ製造工程の最後である必要はなく、初期の工程で形
成し、絶縁層に開口部を設けてドレイン電極と電気的に
接触させてもよい。
【００２５】また、ゲート絶縁層としては、プラズマＣ
ＶＤ法によるＳｉＮxを用いたが、ゲート電極のアルミ
ニウムを陽極酸化して得られるアルミナを用いてもよい
し、ゲート絶縁層のピンホールによる短絡を少なくする
ため、前記の陽極酸化アルミナとプラズマＣＶＤ法によ
るＳｉＮxの二重ゲート絶縁層とすることも可能であ
る。上記実施例では、薄膜トランジスタを例として説明
したが、バイポーラトランジスタあるいはヘテロ接合バ
イポーラトランジスタなど薄膜を利用した素子に対して
も、本発明を応用することができる。
ＶＤ法によるＳｉＮxを用いたが、ゲート電極のアルミ
ニウムを陽極酸化して得られるアルミナを用いてもよい
し、ゲート絶縁層のピンホールによる短絡を少なくする
ため、前記の陽極酸化アルミナとプラズマＣＶＤ法によ
るＳｉＮxの二重ゲート絶縁層とすることも可能であ
る。上記実施例では、薄膜トランジスタを例として説明
したが、バイポーラトランジスタあるいはヘテロ接合バ
イポーラトランジスタなど薄膜を利用した素子に対して
も、本発明を応用することができる。
【００２６】
【発明の効果】以上説明したように本発明によれば、レ
ジストの密着性が硝酸濃度に依存するので断面のテーパ
ー形状が任意に制御できて多層配線を有する半導体装置
の上層配線の断線や短絡を防止し、歩留まりの高い信頼
性に優れた半導体装置を製造できる。さらに、マイグレ
ーションやヒロック対策のため添加されることが多いシ
リコン等の不純物もアルミニウムと同時にエッチングで
きるため、エッチング残渣もなく、その実用上の効果は
大きい。
ジストの密着性が硝酸濃度に依存するので断面のテーパ
ー形状が任意に制御できて多層配線を有する半導体装置
の上層配線の断線や短絡を防止し、歩留まりの高い信頼
性に優れた半導体装置を製造できる。さらに、マイグレ
ーションやヒロック対策のため添加されることが多いシ
リコン等の不純物もアルミニウムと同時にエッチングで
きるため、エッチング残渣もなく、その実用上の効果は
大きい。
【図１】（Ａ）は、先行開発例としてのエッチング方法
の初期の工程を示す概略断面図 （Ｂ）は、（Ａ）の工程に続くエッチング方法の工程を
示す概略断面図 （Ｃ）は、（Ｂ）の工程に続くエッチング方法の工程を
示す概略断面図
の初期の工程を示す概略断面図 （Ｂ）は、（Ａ）の工程に続くエッチング方法の工程を
示す概略断面図 （Ｃ）は、（Ｂ）の工程に続くエッチング方法の工程を
示す概略断面図
【図２】（Ａ）は、本発明を逆スタガ型薄膜トランジス
タの製造方法に応用した場合の実施例における初期の工
程を示す概略断面図 （Ｂ）は、（Ａ）の工程に続く逆スタガ型薄膜トランジ
スタの製造工程を示す概略断面図 （Ｃ）は、（Ｂ）の工程に続く逆スタガ型薄膜トランジ
スタの製造工程を示す概略断面図 （Ｄ）は、（Ｃ）の工程に続く逆スタガ型薄膜トランジ
スタの製造工程を示す概略断面図 （Ｅ）は、（Ｄ）の工程に続く逆スタガ型薄膜トランジ
スタの製造工程を示す概略断面図 （Ｆ）は、（Ｅ）の工程に続く逆スタガ型薄膜トランジ
スタの製造工程を示す概略断面図
タの製造方法に応用した場合の実施例における初期の工
程を示す概略断面図 （Ｂ）は、（Ａ）の工程に続く逆スタガ型薄膜トランジ
スタの製造工程を示す概略断面図 （Ｃ）は、（Ｂ）の工程に続く逆スタガ型薄膜トランジ
スタの製造工程を示す概略断面図 （Ｄ）は、（Ｃ）の工程に続く逆スタガ型薄膜トランジ
スタの製造工程を示す概略断面図 （Ｅ）は、（Ｄ）の工程に続く逆スタガ型薄膜トランジ
スタの製造工程を示す概略断面図 （Ｆ）は、（Ｅ）の工程に続く逆スタガ型薄膜トランジ
スタの製造工程を示す概略断面図
【図３】（Ａ）は、従来のウェットエッチング方法によ
る基板上のアルミニウム薄膜の断面図 （Ｂ）は、従来のドライエッチング方法による基板上の
アルミニウム薄膜の断面図
る基板上のアルミニウム薄膜の断面図 （Ｂ）は、従来のドライエッチング方法による基板上の
アルミニウム薄膜の断面図
【図４】（Ａ）は、従来のウェットエッチングでアルミ
ニウムをエッチングした後薄膜を堆積したときの断面図 （Ｂ）は、従来のドライエッチングでアルミニウムをエ
ッチングした後薄膜を堆積したときの断面図
ニウムをエッチングした後薄膜を堆積したときの断面図 （Ｂ）は、従来のドライエッチングでアルミニウムをエ
ッチングした後薄膜を堆積したときの断面図
１ 基板 ２ アルミニウム薄膜 ３ フォトレジストパターン ４ 約２０度のテーパー角を持つアルミニウムパターン ５ 透光性絶縁基板 ６ 酸化タンタル ８ ゲート電極（Ａｌ−０．５〜２％Ｓｉ） ９ ゲート絶縁層（ＳｉＮx） １０ 半導体活性層（ａ-Ｓｉ） １１ エッチングストッパ（ＳｉＮx） １２ 燐をドープしたアモルファスシリコン（ｎ+-ａ-
Ｓｉ） １３ チタン薄膜 １４ ソース電極 １５ ドレイン電極 １６ 透明電極（ＩＴＯ） １７ 基板 １８ 燐酸を用いてウェットエッチングされたアルミニ
ウム薄膜 １９ ＢＣｌ3とＣｌ2を用いてドライエッチングされた
アルミニウム薄膜 ２０ 絶縁層
Ｓｉ） １３ チタン薄膜 １４ ソース電極 １５ ドレイン電極 １６ 透明電極（ＩＴＯ） １７ 基板 １８ 燐酸を用いてウェットエッチングされたアルミニ
ウム薄膜 １９ ＢＣｌ3とＣｌ2を用いてドライエッチングされた
アルミニウム薄膜 ２０ 絶縁層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−183091（ＪＰ，Ａ) 特開 昭61−52376（ＪＰ，Ａ) 特開 平２−2175（ＪＰ，Ａ) 特開 昭62−125633（ＪＰ，Ａ) 特開 平４−155315（ＪＰ，Ａ)
Claims (1)
- 【請求項１】 透光性絶縁基板の上に、導電材料を選択
的に被着形成した第一の導電層を形成する第一の工程
と、前記透光性絶縁基板の表面の露出面及び前記第一の
導電層を絶縁体層で覆う第二の工程と、前記絶縁体層上
の特定領域を半導体層で覆う第三の工程と、前記半導体
層と一部重なり合う一対の第二の導電層を形成する第四
の工程と、前記第二の一対の導電層の一方と電気的に接
触する透明導電層を形成する第五の工程とから少なくと
もなる薄膜トランジスタの製造方法であって、前記第一
の工程が、アルミニウムを主成分とする金属薄膜を全面
に被着し、所望のフォトレジストパターンを形成し、硝
酸と弗酸と酢酸と水を少なくとも含む混合溶液でその混
合溶液中の硝酸濃度が１０％以上であるエッチング液を
用いて前記アルミニウムを主成分とする金属薄膜をエッ
チングする工程からなることを特徴とする薄膜トランジ
スタの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24309091A JP3199404B2 (ja) | 1991-09-24 | 1991-09-24 | 薄膜トランジスタの製造方法 |
| EP92115514A EP0534240A1 (en) | 1991-09-24 | 1992-09-10 | Method for etching metal thin film consisting essentially of aluminum and for producing thin film transistor |
| KR1019920017082A KR930020590A (ko) | 1991-09-24 | 1992-09-19 | 알루미늄을 주성분으로 하는 금속박막의 에칭방법 및 박막트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24309091A JP3199404B2 (ja) | 1991-09-24 | 1991-09-24 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0582505A JPH0582505A (ja) | 1993-04-02 |
| JP3199404B2 true JP3199404B2 (ja) | 2001-08-20 |
Family
ID=17098642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24309091A Expired - Fee Related JP3199404B2 (ja) | 1991-09-24 | 1991-09-24 | 薄膜トランジスタの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0534240A1 (ja) |
| JP (1) | JP3199404B2 (ja) |
| KR (1) | KR930020590A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07321328A (ja) * | 1994-05-27 | 1995-12-08 | Hitachi Ltd | 薄膜トランジスタ駆動液晶表示装置およびその製法 |
| JP4240424B2 (ja) | 1998-10-23 | 2009-03-18 | エルジー ディスプレイ カンパニー リミテッド | エッチング剤及びこれを用いた電子機器用基板の製造方法 |
| CN100350570C (zh) * | 2001-10-22 | 2007-11-21 | 三菱瓦斯化学株式会社 | 铝/钼层叠膜的蚀刻方法 |
| FR2833752A1 (fr) * | 2002-05-28 | 2003-06-20 | Commissariat Energie Atomique | Procede de realisation de metallisations de section triangulaire en microelectronique |
| JP5018607B2 (ja) * | 2008-04-07 | 2012-09-05 | 富士電機株式会社 | 半導体装置の製造方法 |
| CN101864576A (zh) * | 2010-06-24 | 2010-10-20 | 东莞东运镁业有限公司 | 一种镁合金表面处理清洗液以及处理方法 |
| JP2013246257A (ja) * | 2012-05-24 | 2013-12-09 | Sharp Corp | 液晶表示パネル及びその製造方法 |
| JP6072888B2 (ja) * | 2015-12-22 | 2017-02-01 | 三菱電機株式会社 | 配線膜およびそれを用いたアクティブマトリクス基板、並びに配線膜の製造方法 |
| CN109219868B (zh) * | 2016-06-10 | 2022-12-06 | 三菱电机株式会社 | 半导体装置以及半导体装置的制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5010027A (en) * | 1990-03-21 | 1991-04-23 | General Electric Company | Method for fabricating a self-aligned thin-film transistor utilizing planarization and back-side photoresist exposure |
-
1991
- 1991-09-24 JP JP24309091A patent/JP3199404B2/ja not_active Expired - Fee Related
-
1992
- 1992-09-10 EP EP92115514A patent/EP0534240A1/en not_active Withdrawn
- 1992-09-19 KR KR1019920017082A patent/KR930020590A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930020590A (ko) | 1993-10-20 |
| JPH0582505A (ja) | 1993-04-02 |
| EP0534240A1 (en) | 1993-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6081308A (en) | Method for manufacturing liquid crystal display | |
| US6383831B2 (en) | Methods of forming thin-film transistor display devices | |
| JP4903667B2 (ja) | 表示装置用薄膜トランジスタ基板の製造方法 | |
| US20070295967A1 (en) | Active matrix tft array substrate and method of manufacturing the same | |
| JP2000002892A (ja) | 液晶表示装置、マトリクスアレイ基板およびその製造方法 | |
| JP3199404B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH1195256A (ja) | アクティブマトリクス基板 | |
| JPH0766417A (ja) | 半導体装置およびその製造方法および加工方法 | |
| KR20070053472A (ko) | 표시기판 및 이의 제조 방법 | |
| KR20010014933A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JPH07122718B2 (ja) | 液晶表示装置 | |
| JP2809153B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP3024387B2 (ja) | 半導体装置 | |
| JP3195837B2 (ja) | 液晶表示装置およびその製造方法 | |
| JPH05165059A (ja) | 薄膜トランジスタの製造方法 | |
| JP3291069B2 (ja) | 半導体装置とその作製方法 | |
| JPH07254714A (ja) | 液晶表示装置 | |
| JPH08297299A (ja) | 薄膜トランジスタとこれを用いた液晶表示装置 | |
| JP3047363B2 (ja) | 半導体装置およびその製造方法 | |
| JP3245612B2 (ja) | 多層配線板の製造方法 | |
| JPH0766422A (ja) | 液晶表示装置用アレイ基板 | |
| JPH0618925A (ja) | 液晶表示装置用薄膜トランジスタ基板 | |
| JP3257001B2 (ja) | 多層配線板及び多層配線板の製造方法 | |
| JP2000315795A (ja) | 半導体装置及びその製造方法 | |
| JPH11191626A (ja) | 液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |