[go: up one dir, main page]

JP3024387B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3024387B2
JP3024387B2 JP25259392A JP25259392A JP3024387B2 JP 3024387 B2 JP3024387 B2 JP 3024387B2 JP 25259392 A JP25259392 A JP 25259392A JP 25259392 A JP25259392 A JP 25259392A JP 3024387 B2 JP3024387 B2 JP 3024387B2
Authority
JP
Japan
Prior art keywords
layer
aluminum
added
semiconductor device
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25259392A
Other languages
English (en)
Other versions
JPH06104437A (ja
Inventor
郁典 小林
和吉 中村
浩二 松永
守 竹田
富造 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP25259392A priority Critical patent/JP3024387B2/ja
Priority to EP92120366A priority patent/EP0545327A1/en
Priority to US07/983,826 priority patent/US5349205A/en
Publication of JPH06104437A publication Critical patent/JPH06104437A/ja
Application granted granted Critical
Publication of JP3024387B2 publication Critical patent/JP3024387B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置、特に液晶な
どと組み合わせて画像表示装置を構成するための薄膜ト
ランジスタ(以後TFTと呼ぶ)のゲート電極および配
線に用いる材料に関するものである。
【0002】
【従来の技術】液晶表示装置は低消費電力、フルカラー
化が容易等の特徴を有することから薄型ディスプレイの
中で有望視され、近年表示画面の大型化に関する開発が
活発である。
【0003】従来のTFTの構造を(図4)に示す要部
構成断面図により説明する。ガラス基板1上に例えばア
ルミニウムよりなるゲート電極2が形成され、ゲート電
極2を被覆するように酸化アルミニウムの第1のゲート
絶縁層3が形成され、非晶質シリコン半導体層5が窒化
シリコンの第2のゲート絶縁膜4を介して形成され、チ
タンおよびアルミニウムよりなるソース、ドレイン電極
7a、7bがリンを含む非晶質シリコン半導体層6a、
6bを介して形成され、液晶に電圧を印加する透明表示
電極8がドレイン電極7bと接続して形成されている。
【0004】次に上述の構造を持つTFTの製作工程に
ついて簡単に説明する。まず、ガラス基板1上にAlを
成膜して、フォトリソグラフィー技術によりゲート電極
2を形成する。次に前述のゲート電極2の必要部分に陽
極酸化することにより酸化アルミニウムの第1のゲート
絶縁膜3を形成する。次にTFTの主材料である窒化シ
リコン(SiNx)からなる第2のゲート絶縁膜4、ア
モルファスシリコン(a−Si)半導体層5、およびソ
ース、ドレイン電極−半導体層間でオーミック接触を得
るためのn+−a−Si層をプラズマCVD法により連
続成膜し、TFTを形成するところ以外のa−Si層お
よびn+−a−Si層をエッチング除去する。
【0005】次にiTOを成膜して、フォトリソグラフ
ィー技術により透明表示電極8を形成する。次に、ゲー
ト電極配線の表面を露出させてソース、ドレイン電極を
形成するソース配線との電気的接触を得るために窒化シ
リコンゲート絶縁膜に開孔部を設け、次にTiおよびA
lの順に成膜して、フォトリソグラフィー技術によりソ
ース、ドレイン電極7a、7bを形成し、TFTのチャ
ンネル部上のn+−a−Si層を除去してTFTが完成
する。
【0006】ここで、フォトリソグラフィ技術によるア
ルミニウムゲート電極2形成時や、プラズマCVDによ
る絶縁膜4、半導体層5の成膜等、製造プロセス中に熱
工程が存在するために、純アルミニウムを用いたゲート
電極ではヒロック(突起)が生じ、それにともない陽極
酸化工程の酸化アルミニウムの形成で突起を十分に被覆
できないことにより絶縁性が低下して、行配線と列配線
間が短絡する不良が発生したり、ゲート電極配線にソー
ス電極配線が接触する部分のAl表面が荒れて接触不良
が発生する確立が高い。
【0007】従来、このような不良を防止するために、
本出願人による出願の特願平3−347182号で発明
したように、陽極酸化可能な高融点金属を不純物として
添加したAlを用いてゲート電極を形成して、Alのヒ
ロックを抑制し、良好な絶縁性を有する陽極酸化膜を形
成できるようにして上述の不良を防止した。
【0008】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、アルミニウムに高融点金属の不純物を添
加しているために配線抵抗が極めて増加するという問題
点を有していた(図2参照)。本発明はかかる点に鑑み
なされたもので、電極の配線抵抗を増加させることな
く、Alのヒロックを防止し、ゲート絶縁膜として層間
絶縁性の高い陽極酸化膜を形成できるようにして、高性
能で歩留まりの高い半導体装置を提供するものである。
【0009】
【課題を解決するための手段】本発明は上記問題点を解
決するために、行配線あるいはゲート電極を、下層にシ
リコンまたは銅あるいはその両方を添加したアルミニウ
ム、または純アルミニウム、上層に陽極酸化可能な高融
点金属を不純物として添加したアルミニウムからなる2
層構造を用いて形成する。また、高融点金属がタンタ
ル、チタン、モリブデン、タングステン、ハフニウム、
ニオブ、ジルコニウム、バナジウムのいずれかであるこ
とを特徴とするものである。
【0010】
【作用】本発明の上記技術的手段によれば、シリコンま
たは銅あるいはその両方を添加したアルミニウム、また
は純アルミニウムを高融点金属を添加したアルミニウム
の下層に配した構造でゲート電極を形成することによ
り、配線抵抗を従来の高融点金属を添加アルミニウム1
層を用いた場合よりも減少させることができる。しかも
上層の陽極酸化可能な高融点金属を不純物として添加し
たアルミニウムにより製造プロセス中の熱工程によるヒ
ロックを抑制し、さらに添加された不純物そのものが陽
極酸化により酸化物となるため、良好な絶縁性を有する
陽極酸化膜が形成できるため、ゲート電極とソース、ド
レイン電極との短絡不良が防止できる。また、ヒロック
が発生しないことによりゲート電極配線へのソース電極
配線の接触不良も防止できる。
【0011】
【実施例】以下、本発明の実施例を図を用いて説明す
る。
【0012】(図1)に本実施例の半導体装置であるT
FTの要部構成断面図を示す。ガラス基板11上に1a
t%のSiを含むアルミニウム12aおよび2at%の
Taを含むアルミニウム12bよりなるゲート電極を形
成し、ゲート電極を被覆するように陽極酸化法により酸
化アルミニウムゲート絶縁層13を形成し、非晶質シリ
コン半導体層15が窒化シリコンゲート絶縁膜14を介
して形成し、液晶に電圧を印加する透明表示電極18を
形成し、チタンおよびアルミニウムよりなるソース、ド
レイン電極17a、17bがリンを含む非晶質シリコン
半導体層16a、16bを介して形成し、ドレイン電極
17bを透明表示電極18に接続する。
【0013】この構成を有するTFTの製造方法につい
て簡単に説明する。ガラス基板11上に1at%のSi
を添加したアルミニウム膜(膜厚100nm)、さらに
その上に重なるように高融点金属のタンタルを2at%
添加したアルミニウム膜(膜厚200nm)を直流スパ
ッタ法で形成し、ホトリソグラフィ技術により加工を行
って図に示すようにゲート電極形成する。
【0014】次に、このゲート電極の表面を陽極酸化
し、酸化アルミニウムゲート絶縁膜(膜厚150nm)
13を形成する。ここで、陽極酸化液には、水に対しほ
う酸アンモニウムを3%溶かした水溶液と、エチレング
リコールを1:9の割合で混合したものを、pHを6〜
7に調整した中性のものを用いた。また、陽極酸化液温
度を30℃に保ち、さらに陽極酸化電圧を105V、陽
極酸化電流を5mA/cm2とし陽極酸化を行った。
【0015】次にTFTの主材料である窒化シリコン
(SiNx)からなる第2のゲート絶縁膜、アモルファ
スシリコン(a−Si)半導体層、リンを含む非晶質シ
リコン半導体層を13.56MHzの周波数のプラズマ
CVD法により順次連続形成する。つづいて形成された
非晶質シリコン半導体層、リンを含む非晶質シリコン半
導体層を弗酸と硝酸の混合液を用いて島状にする。
【0016】次にiTOを成膜して、フォトリソグラフ
ィー技術により透明表示電極を形成する。次にTiおよ
びAlの順に成膜して、フォトリソグラフィー技術によ
りソース、ドレイン電極を形成し、最後にTFTチャン
ネル部の非晶質シリコン半導体層上に残存しているリン
を含む非晶質シリコン半導体層を除去して本実施例のT
FTが完成する。
【0017】本実施例によれば、(図2)に示すように
タンタルを添加したアルミニウム単層の配線抵抗に比べ
て配線抵抗を1/2以下にできる。
【0018】また、上層に2at%のTaを含むアルミ
ニウムを用いてゲート電極を形成するため、フォトリソ
グラフィ工程における熱処理を経過してもヒロックの発
生を抑制でき、その後の陽極酸化法を用いて形成する酸
化アルミニウムの被覆性が向上する。本実施例の陽極酸
化法により形成した酸化アルミニウムのリーク電流は、
純度99.99%のAlを陽極酸化して形成した酸化ア
ルミニウムのリーク電流と同等であり、ゲート電極とソ
ース、ドレイン電極との短絡を防止でき、歩留りを向上
できる。さらに300℃でSiNxを形成した後でもヒ
ロックの発生はほとんど見られず、ゲート電極配線とソ
ース電極配線との接触部のAlの表面も荒れないため、
良好な電気的接触が得られた。
【0019】次に他の実施例について説明する。本実施
例は、前述の実施例に於て(図1)の1at%のSiを
添加したアルミニウム12aの代わりに純アルミニウム
を用いる。その他の構成、製造方法は前述の実施例と同
じである。
【0020】本実施例によれば、(図2)に示すように
前述の実施例よりもさらに抵抗を減少させることがで
き、タンタルを添加したアルミニウム単層の配線抵抗に
比べて1/4程度まで減少できる。
【0021】さらに、本実施例のような製造方法にする
ことにより、上層の高融点金属添加したAlをエッチン
グする際に高融点金属がエッチングされずに表面に残っ
たとしても、下層の純アルミニウムがエッチングされる
と同時に自動的に残った高融点金属を除去できる効果を
も有する。
【0022】次に本発明の他の実施例について説明す
る。(図3)は、本実施例のTFTの要部構成断面図を
示す。(図3)に示すごとく、本実施例のTFTはチャ
ンネル部を形成する非晶質シリコン半導体層上にパッシ
ベーション用窒化シリコン膜39を形成し、他の構成は
前述の第1または第2の実施例と同様の構成である。
【0023】本実施例によれば前述の実施例と同様、配
線抵抗を増加させることなくゲート電極のヒロックを防
止し、低リーク電流の陽極酸化膜を形成できるため、ゲ
ート電極とソース電極間の短絡不良を防止して、パッシ
ベーション膜をチャンネル部に形成したTFTを作製で
きる効果を有する。
【0024】以上本発明の実施例ではアルミニウムに添
加する高融点金属としてTaをを用いることを中心に説
明したが、他にTi、Mo、W、Hf、Nb、Zr、V
をを用いても、同様の効果を有する。
【0025】また、下層のアルミニウムとしてSiを添
加したアルミニウムを用いた場合について説明したが、
銅を添加したアルミニウムあるいはSiと銅の両方を添
加したアルミニウムを用いても同様の効果を有する。
【0026】
【発明の効果】以上述べてきたように、下層にSiを添
加したアルミニウムまたは純アルミニウム、上層に陽極
酸化可能な高融点金属を含むアルミニウムを用いてゲー
ト電極を形成することにより、配線抵抗を増加させるこ
となくヒロックを防止でき、低リーク電流の陽極酸化膜
を形成できるため、ゲート電極とソース電極との短絡不
良を防止でき、またゲート電極配線とソース電極配線の
接続部の接触不良を防止できるため、製造歩留りの高い
半導体装置を提供できる効果を有する。さらに、下層に
純アルミニウムを配することにより、エッチング不可能
な高融点金属が基板表面に残ることなくゲート電極をエ
ッチング形成できる効果をも有する。また、半導体装置
の歩留りを向上できることにより、これを用いた液晶表
示装置の製造コストを低減できる効果をも有する。
【図面の簡単な説明】
【図1】本発明の実施例における半導体装置の要部構成
断面図
【図2】Taを添加したアルミニウム単層と、各種2層
構造の、Taの添加量に対する比抵抗を示す図
【図3】本発明の第2の実施例における半導体装置の要
部構成断面図
【図4】従来の半導体装置の要部構成断面図
【符号の説明】
11 ガラス基板 12a 純アルミニウムまたはSiを添加したアルミニ
ウム 12b 高融点金属添加アルミニウム 13 酸化アルミニウム絶縁層 14 窒化シリコン絶縁層 15 非晶質シリコン半導体層 17a、7b ソース、ドレイン電極 18 透明表示電極 39 パシベーション膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹田 守 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 松岡 富造 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平1−120068(JP,A) 特開 昭64−35421(JP,A) 特開 平3−35524(JP,A) 特開 平4−116524(JP,A) 特開 平4−299865(JP,A) 特開 平4−329675(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/336 H01L 29/786 G02F 1/1368

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】基板上に、下層がシリコンと銅の少なくと
    も一方を添加したアルミニウム、又は純アルミニウムか
    らなり、上層が陽極酸化可能な高融点金属を不純物とし
    て6at%以下添加したアルミニウムからなる、二層構
    造を有する導電体層と、前記導電体層の表面に陽極酸化
    により形成された酸化膜とを有することを特徴とする半
    導体装置。
  2. 【請求項2】基板の一主面上に、下層がシリコンと銅の
    少なくとも一方を添加したアルミニウム、又は純アルミ
    ニウムからなり、上層が陽極酸化可能な高融点金属を不
    純物として添加したアルミニウムからなる、二層構造を
    有する第1の導電体層が選択的に形成され、前記第1の
    導電体層の表面に陽極酸化により酸化膜が形成され、絶
    縁薄膜層を介して、シリコンを主成分とする第1の非単
    結晶半導体層が、前記第1の導電体層と一部重なるよう
    に選択的に形成され、第2の導電体層が、リンを含むシ
    リコンを主成分とする第2の非単結晶半導体層を介し
    て、前記第1の非単結晶半導体層と一部重なるように形
    成されていることを特徴とする半導体装置。
  3. 【請求項3】高融点金属が、Ta、Ti、Mo、W、H
    f、Nb、Zr、Vのいずれかであることを特徴とする
    請求項1または2記載の半導体装置。
  4. 【請求項4】第2の絶縁薄膜層が、前記シリコンを主成
    分とする第1の非単結晶半導体層と一部重なるように選
    択的に形成されていることを特徴とする請求項2記載の
    半導体装置。
JP25259392A 1991-12-02 1992-09-22 半導体装置 Expired - Fee Related JP3024387B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP25259392A JP3024387B2 (ja) 1992-09-22 1992-09-22 半導体装置
EP92120366A EP0545327A1 (en) 1991-12-02 1992-11-28 Thin-film transistor array for use in a liquid crystal display
US07/983,826 US5349205A (en) 1991-12-02 1992-12-01 Thin-film transistor array with anodic oxide for use in a liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25259392A JP3024387B2 (ja) 1992-09-22 1992-09-22 半導体装置

Publications (2)

Publication Number Publication Date
JPH06104437A JPH06104437A (ja) 1994-04-15
JP3024387B2 true JP3024387B2 (ja) 2000-03-21

Family

ID=17239530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25259392A Expired - Fee Related JP3024387B2 (ja) 1991-12-02 1992-09-22 半導体装置

Country Status (1)

Country Link
JP (1) JP3024387B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0186206B1 (ko) * 1995-11-21 1999-05-01 구자홍 액정표시소자 및 그의 제조방법
WO2000017699A1 (fr) * 1998-09-21 2000-03-30 Matsushita Electric Industrial Co.,Ltd. Affichage reflectif a cristaux liquides
JP3362008B2 (ja) * 1999-02-23 2003-01-07 シャープ株式会社 液晶表示装置およびその製造方法
TW459301B (en) 1999-05-20 2001-10-11 Nippon Electric Co Thin-film transistor and fabrication method thereof
KR101340056B1 (ko) * 2006-12-07 2013-12-11 삼성디스플레이 주식회사 직류/직류 컨버터 및 액정표시장치
CN101887893B (zh) * 2010-06-10 2012-01-11 深超光电(深圳)有限公司 一种薄膜晶体管阵列基板及其制造方法

Also Published As

Publication number Publication date
JPH06104437A (ja) 1994-04-15

Similar Documents

Publication Publication Date Title
JP4272272B2 (ja) 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法
JP2781706B2 (ja) 半導体装置およびその作製方法
JP2005062802A (ja) 薄膜トランジスタアレイ基板の製法
JPH06188419A (ja) 薄膜トランジスタの製造方法
JP2000081632A (ja) 薄膜トランジスタ及び液晶表示装置
JP3024387B2 (ja) 半導体装置
JP2005057240A (ja) 薄膜半導体素子、及び薄膜半導体素子の製造方法
JP3199404B2 (ja) 薄膜トランジスタの製造方法
JPH07297185A (ja) 金属配線およびそれを用いた薄膜トランジスタとtft液晶表示装置と金属配線の形成方法
JP3047363B2 (ja) 半導体装置およびその製造方法
KR100208044B1 (ko) 금속배선기판 및 그의 제조방법
JP2991919B2 (ja) 薄膜トランジスタの製造方法
KR100190496B1 (ko) 박막트랜지스터어레이
JP3238072B2 (ja) 薄膜トランジスタ
JP2585267B2 (ja) 液晶表示装置
JPH05152572A (ja) 金属配線、及びそれを用いた半導体装置及びtft液晶表示装置
JP3099915B2 (ja) 半導体装置とこれを用いた液晶表示装置
JP3480791B2 (ja) 薄膜トランジスタの製造方法
JP2817737B2 (ja) 液晶表示装置
JP3291069B2 (ja) 半導体装置とその作製方法
JP3289979B2 (ja) 半導体装置
JPH09232585A (ja) 陽極酸化膜を有する電子デバイス、および陽極酸化膜のエッ チング方法
JPH08125193A (ja) 半導体集積回路とその作製方法
JP4485303B2 (ja) 透過型表示装置の作製方法
JP4485302B2 (ja) 透過型表示装置の作製方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees