JPH1195256A - アクティブマトリクス基板 - Google Patents
アクティブマトリクス基板Info
- Publication number
- JPH1195256A JPH1195256A JP25971997A JP25971997A JPH1195256A JP H1195256 A JPH1195256 A JP H1195256A JP 25971997 A JP25971997 A JP 25971997A JP 25971997 A JP25971997 A JP 25971997A JP H1195256 A JPH1195256 A JP H1195256A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- gate
- source
- active matrix
- source wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 ソース配線形成工程の削減を可能とし、低コ
ストで高性能のＴＦＴを提供する。 【解決手段】 金属膜を形成してゲート配線７およびソ
ース配線９、並びにゲート電極、ソース電極およびドレ
イン電極を同じ材料で同時に形成する。ゲート配線７は
ソース配線９との交差部で不連続に形成しているが、コ
ンタクトホール８を介して架橋配線３と電気的に接続す
ることで導通状態とすることができる。また、ゲート配
線７とソース配線９とは、その間にゲート絶縁膜を形成
しているため絶縁状態を保つことができる。
ストで高性能のＴＦＴを提供する。 【解決手段】 金属膜を形成してゲート配線７およびソ
ース配線９、並びにゲート電極、ソース電極およびドレ
イン電極を同じ材料で同時に形成する。ゲート配線７は
ソース配線９との交差部で不連続に形成しているが、コ
ンタクトホール８を介して架橋配線３と電気的に接続す
ることで導通状態とすることができる。また、ゲート配
線７とソース配線９とは、その間にゲート絶縁膜を形成
しているため絶縁状態を保つことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶表示装置等に利用されるアクティブマトリク
ス基板に関し、特に絶縁性基板上に薄膜トランジスタ
（ＴＦＴ）を形成したアクティブマトリクス基板に関す
るものである。
クス型液晶表示装置等に利用されるアクティブマトリク
ス基板に関し、特に絶縁性基板上に薄膜トランジスタ
（ＴＦＴ）を形成したアクティブマトリクス基板に関す
るものである。
【０００２】
【従来の技術】ガラス等の絶縁性基板上にＴＦＴを有す
る半導体装置としては、これらのＴＦＴを画素スイッチ
ング素子に用いるアクティブマトリクス型液晶表示装置
またはイメージセンサー等が知られている。
る半導体装置としては、これらのＴＦＴを画素スイッチ
ング素子に用いるアクティブマトリクス型液晶表示装置
またはイメージセンサー等が知られている。
【０００３】これらの装置に用いられるＴＦＴには、薄
膜状のシリコン半導体層として非晶質シリコン半導体
（ａ−Ｓｉ）または結晶性を有するシリコン半導体（ｐ
−Ｓｉ）を用いるのが一般的である。
膜状のシリコン半導体層として非晶質シリコン半導体
（ａ−Ｓｉ）または結晶性を有するシリコン半導体（ｐ
−Ｓｉ）を用いるのが一般的である。
【０００４】ａ−Ｓｉを用いた逆スタガ型ＴＦＴはプロ
セス温度が低く、製造工程も比較的簡単で量産性に富む
ため、最も一般的に用いられている。しかし、導電性等
の物性がｐ−Ｓｉに比べて劣っている。したがって、よ
り高速特性を得るために、ｐ−ＳｉからなるＴＦＴの製
造方法の確立が強く求められている。
セス温度が低く、製造工程も比較的簡単で量産性に富む
ため、最も一般的に用いられている。しかし、導電性等
の物性がｐ−Ｓｉに比べて劣っている。したがって、よ
り高速特性を得るために、ｐ−ＳｉからなるＴＦＴの製
造方法の確立が強く求められている。
【０００５】ｐ−ＳｉからなるＴＦＴでは、より高速特
性を得るため、配線にＡｌまたはＡｌ合金を用いること
で配線抵抗を低くすることが望まれる。しかしながら、
ｐ−Ｓｉ薄膜を形成する工程または不純物を活性化する
工程で４００〜６００℃程度の熱処理が必要となるため
に、ａ−ＳｉからなるＴＦＴのようにゲート電極が最下
層にくる逆スタガ構造とすると配線材料にＡｌを用いる
ことが困難となる。このため、ｐ−ＳｉからなるＴＦＴ
においては、トップゲート構造をすることが一般的であ
る。しかし、トップゲート構造のＴＦＴは、工程が増加
して複雑になることから工程の削減が望まれる。
性を得るため、配線にＡｌまたはＡｌ合金を用いること
で配線抵抗を低くすることが望まれる。しかしながら、
ｐ−Ｓｉ薄膜を形成する工程または不純物を活性化する
工程で４００〜６００℃程度の熱処理が必要となるため
に、ａ−ＳｉからなるＴＦＴのようにゲート電極が最下
層にくる逆スタガ構造とすると配線材料にＡｌを用いる
ことが困難となる。このため、ｐ−ＳｉからなるＴＦＴ
においては、トップゲート構造をすることが一般的であ
る。しかし、トップゲート構造のＴＦＴは、工程が増加
して複雑になることから工程の削減が望まれる。
【０００６】一方、このようなＴＦＴを用いたアクティ
ブマトリクス型液晶表示装置は、プロジェクター等に応
用した場合、強い光がＴＦＴに入射することによって半
導体層のオフ電流の増加またはしきい値電圧の変動等、
特性の変化または信頼性の低下といった新たな問題を発
生させる。このため、ＴＦＴへの光の入射を防ぐための
遮光膜をＴＦＴのチャネルの下層に形成する方法がよく
用いられている。
ブマトリクス型液晶表示装置は、プロジェクター等に応
用した場合、強い光がＴＦＴに入射することによって半
導体層のオフ電流の増加またはしきい値電圧の変動等、
特性の変化または信頼性の低下といった新たな問題を発
生させる。このため、ＴＦＴへの光の入射を防ぐための
遮光膜をＴＦＴのチャネルの下層に形成する方法がよく
用いられている。
【０００７】
【発明が解決しようとする課題】前述のようなＴＦＴを
用いたアクティブマトリクス型液晶表示装置を製造しよ
うとすれば、遮光膜とゲート配線とソース配線とは別々
の工程で形成することとなり、それぞれの材料のデポ工
程、フォト工程およびエッチング工程を要するため工程
が多くなる。
用いたアクティブマトリクス型液晶表示装置を製造しよ
うとすれば、遮光膜とゲート配線とソース配線とは別々
の工程で形成することとなり、それぞれの材料のデポ工
程、フォト工程およびエッチング工程を要するため工程
が多くなる。
【０００８】本発明は、以上のような従来の問題点に鑑
みなされたものであって、ソース配線形成工程の削減を
可能とし、低コストで高性能のＴＦＴを提供することを
目的としている。
みなされたものであって、ソース配線形成工程の削減を
可能とし、低コストで高性能のＴＦＴを提供することを
目的としている。
【０００９】
【課題を解決するための手段】前述した目的を達成する
ために、本発明の請求項１記載のアクティブマトリクス
基板は、絶縁性基板上に、薄膜トランジスタと、ゲート
配線と、ソース配線と、前記薄膜トランジスタの下層に
設けられた遮光膜とを有するアクティブマトリクス基板
において、前記ゲート配線と前記ソース配線とが同一の
材料で形成されるとともに、前記ゲート配線または前記
ソース配線が前記ゲート配線と前記ソース配線との交差
部で不連続に形成され、前記交差部に前記遮光膜と同一
の材料で架橋配線が形成されていることを特徴としてい
る。
ために、本発明の請求項１記載のアクティブマトリクス
基板は、絶縁性基板上に、薄膜トランジスタと、ゲート
配線と、ソース配線と、前記薄膜トランジスタの下層に
設けられた遮光膜とを有するアクティブマトリクス基板
において、前記ゲート配線と前記ソース配線とが同一の
材料で形成されるとともに、前記ゲート配線または前記
ソース配線が前記ゲート配線と前記ソース配線との交差
部で不連続に形成され、前記交差部に前記遮光膜と同一
の材料で架橋配線が形成されていることを特徴としてい
る。
【００１０】請求項２記載のアクティブマトリクス基板
は、絶縁性基板上に、薄膜トランジスタと、ゲート配線
と、ソース配線とを有するアクティブマトリクス基板に
おいて、前記ゲート配線と前記ソース配線とが同一の材
料で形成されるとともに、前記ゲート配線または前記ソ
ース配線が前記ゲート配線と前記ソース配線との交差部
で不連続に形成され、前記交差部に前記薄膜トランジス
タを構成する半導体膜と同一の材料で架橋配線が形成さ
れていることを特徴としている。
は、絶縁性基板上に、薄膜トランジスタと、ゲート配線
と、ソース配線とを有するアクティブマトリクス基板に
おいて、前記ゲート配線と前記ソース配線とが同一の材
料で形成されるとともに、前記ゲート配線または前記ソ
ース配線が前記ゲート配線と前記ソース配線との交差部
で不連続に形成され、前記交差部に前記薄膜トランジス
タを構成する半導体膜と同一の材料で架橋配線が形成さ
れていることを特徴としている。
【００１１】本発明のアクティブマトリクス基板によれ
ば、ゲート配線とソース配線とが同一の材料で形成され
るとともに、ゲート配線またはソース配線がゲート配線
とソース配線との交差部で不連続に形成され、前記交差
部に遮光膜と同一の材料で架橋配線が形成されているこ
とにより、ゲート配線とソース配線とを同じ工程で同時
に形成することができるとともに、遮光膜と架橋配線と
を同じ工程で同時に形成することができる。
ば、ゲート配線とソース配線とが同一の材料で形成され
るとともに、ゲート配線またはソース配線がゲート配線
とソース配線との交差部で不連続に形成され、前記交差
部に遮光膜と同一の材料で架橋配線が形成されているこ
とにより、ゲート配線とソース配線とを同じ工程で同時
に形成することができるとともに、遮光膜と架橋配線と
を同じ工程で同時に形成することができる。
【００１２】また、ゲート配線とソース配線とが同一の
材料で形成されるとともに、ゲート配線またはソース配
線がゲート配線とソース配線との交差部で不連続に形成
され、前記交差部に薄膜トランジスタを構成する半導体
膜と同一の材料で架橋配線が形成されていることによ
り、ゲート配線とソース配線とを同じ工程で同時に形成
することができるとともに、半導体膜と架橋配線とを同
じ工程で同時に形成することができる。
材料で形成されるとともに、ゲート配線またはソース配
線がゲート配線とソース配線との交差部で不連続に形成
され、前記交差部に薄膜トランジスタを構成する半導体
膜と同一の材料で架橋配線が形成されていることによ
り、ゲート配線とソース配線とを同じ工程で同時に形成
することができるとともに、半導体膜と架橋配線とを同
じ工程で同時に形成することができる。
【００１３】
【発明の実施の形態】図１乃至図６を用いて、本発明の
実施の形態について説明する。
実施の形態について説明する。
【００１４】（実施の形態１）図１はＴＦＴの断面を示
す工程図、図２は図１に係わるゲート配線とソース配線
との交差部の断面を示す工程図、図３は図１に係わるゲ
ート配線とソース配線との交差部を示す平面図である。
す工程図、図２は図１に係わるゲート配線とソース配線
との交差部の断面を示す工程図、図３は図１に係わるゲ
ート配線とソース配線との交差部を示す平面図である。
【００１５】図１（ａ）および図２（ａ）に示すよう
に、例えば外形サイズが３００ｍｍ×３００ｍｍ程度の
ガラスからなる絶縁性基板１の表面を洗浄した後、例え
ばＴａ等の金属薄膜をスパッタリング法を用いて厚さ１
００ｎｍ程度に堆積させ、フォトリソグラフィー、エッ
チングの工程を行って、金属薄膜を所定の遮光膜２の形
状に加工する。遮光膜２は、図１（ａ）に示すように本
来の目的であるＴＦＴの下層部となる部分のみに形成す
るのではなく、図２（ａ）に示すようにゲート配線とソ
ース配線との交差部となる部分にも形成して架橋配線３
とする。
に、例えば外形サイズが３００ｍｍ×３００ｍｍ程度の
ガラスからなる絶縁性基板１の表面を洗浄した後、例え
ばＴａ等の金属薄膜をスパッタリング法を用いて厚さ１
００ｎｍ程度に堆積させ、フォトリソグラフィー、エッ
チングの工程を行って、金属薄膜を所定の遮光膜２の形
状に加工する。遮光膜２は、図１（ａ）に示すように本
来の目的であるＴＦＴの下層部となる部分のみに形成す
るのではなく、図２（ａ）に示すようにゲート配線とソ
ース配線との交差部となる部分にも形成して架橋配線３
とする。
【００１６】次に、絶縁性薄膜４として酸化シリコン膜
（ＳｉＯ2）または窒化シリコン膜（ＳｉＮ）を化学的
気相成長法（ＣＶＤ法）またはスパッタリング法を用い
て厚さ１００〜５００ｎｍ程度に堆積させる。そして、
絶縁性薄膜４上に半導体膜としてａ−Ｓｉ５をＣＶＤ法
を用いて厚さ５０〜１００ｎｍ程度に堆積させ、フォト
リソグラフィー、エッチングの工程を行ってａ−Ｓｉ５
を所定の形状に形成し、周知の技術を用いてａ−Ｓｉ５
を結晶化する。
（ＳｉＯ2）または窒化シリコン膜（ＳｉＮ）を化学的
気相成長法（ＣＶＤ法）またはスパッタリング法を用い
て厚さ１００〜５００ｎｍ程度に堆積させる。そして、
絶縁性薄膜４上に半導体膜としてａ−Ｓｉ５をＣＶＤ法
を用いて厚さ５０〜１００ｎｍ程度に堆積させ、フォト
リソグラフィー、エッチングの工程を行ってａ−Ｓｉ５
を所定の形状に形成し、周知の技術を用いてａ−Ｓｉ５
を結晶化する。
【００１７】次に、図１（ｂ）および図２（ｂ）に示す
ように、ゲート絶縁膜６を堆積させ、フォトリソグラフ
ィー、エッチングの工程を行って所定の形状に形成す
る。このとき、図２（ｂ）に示すように、ゲート絶縁膜
６にゲート配線７と架橋配線３とを接続するためのコン
タクトホール８を形成する。そして、周知の技術を用い
てａ−Ｓｉ５に不純物イオンの注入を行い、レーザー光
等によって活性化させる。
ように、ゲート絶縁膜６を堆積させ、フォトリソグラフ
ィー、エッチングの工程を行って所定の形状に形成す
る。このとき、図２（ｂ）に示すように、ゲート絶縁膜
６にゲート配線７と架橋配線３とを接続するためのコン
タクトホール８を形成する。そして、周知の技術を用い
てａ−Ｓｉ５に不純物イオンの注入を行い、レーザー光
等によって活性化させる。
【００１８】さらに、図２（ｂ）に示すように、ゲート
配線７と架橋配線３とを接続するためのコンタクトホー
ル８を絶縁膜薄膜４に形成する。そして、金属膜を形成
してゲート配線７およびソース配線９、並びに図１
（ｂ）に示すゲート電極１０、ソース電極１１およびド
レイン電極１２を同じ材料で同時に形成する。
配線７と架橋配線３とを接続するためのコンタクトホー
ル８を絶縁膜薄膜４に形成する。そして、金属膜を形成
してゲート配線７およびソース配線９、並びに図１
（ｂ）に示すゲート電極１０、ソース電極１１およびド
レイン電極１２を同じ材料で同時に形成する。
【００１９】図２（ｂ）および図３に示すように、ゲー
ト配線７はソース配線９との交差部で不連続に形成して
いるが、コンタクトホール８を介して架橋配線３と電気
的に接続することで導通状態とすることができる。ま
た、ゲート配線７とソース配線９とは、その間にゲート
絶縁膜６を形成しているため絶縁状態を保つことができ
る。本実施の形態においてはゲート配線７を不連続とし
たが、ソース配線９を不連続としてもかまわない。
ト配線７はソース配線９との交差部で不連続に形成して
いるが、コンタクトホール８を介して架橋配線３と電気
的に接続することで導通状態とすることができる。ま
た、ゲート配線７とソース配線９とは、その間にゲート
絶縁膜６を形成しているため絶縁状態を保つことができ
る。本実施の形態においてはゲート配線７を不連続とし
たが、ソース配線９を不連続としてもかまわない。
【００２０】その後、図１（ｃ）および図２（ｃ）に示
すように、周知の技術を用いて層間絶縁膜１３を形成
し、図１（ｃ）に示すようにコンタクトホール１４およ
び画素電極１５を形成する。
すように、周知の技術を用いて層間絶縁膜１３を形成
し、図１（ｃ）に示すようにコンタクトホール１４およ
び画素電極１５を形成する。
【００２１】（実施の形態２）図４は他のＴＦＴの断面
を示す工程図、図５は図４に係わるゲート配線とソース
配線との交差部の断面を示す工程図、図６は図４に係わ
るゲート配線とソース配線との交差部を示す平面図であ
る。
を示す工程図、図５は図４に係わるゲート配線とソース
配線との交差部の断面を示す工程図、図６は図４に係わ
るゲート配線とソース配線との交差部を示す平面図であ
る。
【００２２】図４（ａ）および図５（ａ）に示すよう
に、例えば外形サイズが３００ｍｍ×３００ｍｍ程度の
ガラスからなる絶縁性基板１の表面を洗浄した後、絶縁
性薄膜４としてＳｉＯ2またはＳｉＮをＣＶＤ法または
スパッタリング法を用いて厚さ１００〜５００ｎｍ程度
に堆積させる。
に、例えば外形サイズが３００ｍｍ×３００ｍｍ程度の
ガラスからなる絶縁性基板１の表面を洗浄した後、絶縁
性薄膜４としてＳｉＯ2またはＳｉＮをＣＶＤ法または
スパッタリング法を用いて厚さ１００〜５００ｎｍ程度
に堆積させる。
【００２３】そして、絶縁性薄膜４上に半導体膜として
ａ−Ｓｉ５をＣＶＤ法を用いて厚さ５０〜１００ｎｍ程
度に堆積させ、フォトリソグラフィー、エッチングの工
程を行ってａ−Ｓｉ５を所定の形状に形成し、周知の技
術を用いてａ−Ｓｉ５を結晶化する。ａ−Ｓｉ５は、図
４（ａ）に示すように本来の目的であるＴＦＴ領域のみ
に形成するのではなく、図５（ａ）に示すようにゲート
配線とソース配線との交差部となる部分にも形成して架
橋配線３とする。
ａ−Ｓｉ５をＣＶＤ法を用いて厚さ５０〜１００ｎｍ程
度に堆積させ、フォトリソグラフィー、エッチングの工
程を行ってａ−Ｓｉ５を所定の形状に形成し、周知の技
術を用いてａ−Ｓｉ５を結晶化する。ａ−Ｓｉ５は、図
４（ａ）に示すように本来の目的であるＴＦＴ領域のみ
に形成するのではなく、図５（ａ）に示すようにゲート
配線とソース配線との交差部となる部分にも形成して架
橋配線３とする。
【００２４】次に、図４（ｂ）および図５（ｂ）に示す
ように、ゲート絶縁膜６を堆積させ、フォトリソグラフ
ィー、エッチングの工程を行って所定の形状に形成す
る。このとき、ゲート絶縁膜６にゲート配線７と架橋配
線３とを接続するためのコンタクトホール８を形成す
る。
ように、ゲート絶縁膜６を堆積させ、フォトリソグラフ
ィー、エッチングの工程を行って所定の形状に形成す
る。このとき、ゲート絶縁膜６にゲート配線７と架橋配
線３とを接続するためのコンタクトホール８を形成す
る。
【００２５】そして、周知の技術を用いてａ−Ｓｉ５に
不純物イオンの注入を行い、レーザー光等によって活性
化させる。このとき、架橋配線３を構成するａ−Ｓｉに
も不純物イオンの注入を行い、レーザー光等によって活
性化させる。
不純物イオンの注入を行い、レーザー光等によって活性
化させる。このとき、架橋配線３を構成するａ−Ｓｉに
も不純物イオンの注入を行い、レーザー光等によって活
性化させる。
【００２６】さらに、金属膜を形成してゲート配線７お
よびソース配線９、並びにゲート電極１０、ソース電極
１１およびドレイン電極１２を同じ材料で同時に形成す
る。
よびソース配線９、並びにゲート電極１０、ソース電極
１１およびドレイン電極１２を同じ材料で同時に形成す
る。
【００２７】図５（ｂ）および図６に示すように、ゲー
ト配線７はソース配線９との交差部で不連続に形成して
いるが、コンタクトホール８を介して架橋配線３と電気
的に接続することで導通状態とすることができる。ま
た、ゲート配線７とソース配線９とは、その間にゲート
絶縁膜６を形成しているため絶縁状態を保つことができ
る。本実施の形態においてはゲート配線７を不連続とし
たが、ソース配線９を不連続としてもかまわない。
ト配線７はソース配線９との交差部で不連続に形成して
いるが、コンタクトホール８を介して架橋配線３と電気
的に接続することで導通状態とすることができる。ま
た、ゲート配線７とソース配線９とは、その間にゲート
絶縁膜６を形成しているため絶縁状態を保つことができ
る。本実施の形態においてはゲート配線７を不連続とし
たが、ソース配線９を不連続としてもかまわない。
【００２８】その後、図４（ｃ）および図５（ｃ）に示
すように、周知の技術を用いて層間絶縁膜１３を形成
し、図４（ｃ）に示すようにコンタクトホール１４およ
び画素電極１５を形成する。
すように、周知の技術を用いて層間絶縁膜１３を形成
し、図４（ｃ）に示すようにコンタクトホール１４およ
び画素電極１５を形成する。
【００２９】
【発明の効果】以上の説明のように、本発明のアクティ
ブマトリクス基板によれば、ゲート配線とソース配線と
が同一の材料で形成されるとともに、ゲート配線または
ソース配線がゲート配線とソース配線との交差部で不連
続に形成され、前記交差部に遮光膜と同一の材料で架橋
配線が形成されていることにより、ゲート配線とソース
配線とを同じ工程で同時に形成することができるととも
に、遮光膜と架橋配線とを同じ工程で同時に形成するこ
とができるため、製造工程を簡略化して低コストでアク
ティブマトリクス基板を得ることができる。
ブマトリクス基板によれば、ゲート配線とソース配線と
が同一の材料で形成されるとともに、ゲート配線または
ソース配線がゲート配線とソース配線との交差部で不連
続に形成され、前記交差部に遮光膜と同一の材料で架橋
配線が形成されていることにより、ゲート配線とソース
配線とを同じ工程で同時に形成することができるととも
に、遮光膜と架橋配線とを同じ工程で同時に形成するこ
とができるため、製造工程を簡略化して低コストでアク
ティブマトリクス基板を得ることができる。
【００３０】また、ゲート配線とソース配線とが同一の
材料で形成されるとともに、ゲート配線またはソース配
線がゲート配線とソース配線との交差部で不連続に形成
され、前記交差部に薄膜トランジスタを構成する半導体
膜と同一の材料で架橋配線が形成されていることによ
り、ゲート配線とソース配線とを同じ工程で同時に形成
することができるとともに、半導体膜と架橋配線とを同
じ工程で同時に形成することができるため、製造工程を
簡略化して低コストでアクティブマトリクス基板を得る
ことができる。
材料で形成されるとともに、ゲート配線またはソース配
線がゲート配線とソース配線との交差部で不連続に形成
され、前記交差部に薄膜トランジスタを構成する半導体
膜と同一の材料で架橋配線が形成されていることによ
り、ゲート配線とソース配線とを同じ工程で同時に形成
することができるとともに、半導体膜と架橋配線とを同
じ工程で同時に形成することができるため、製造工程を
簡略化して低コストでアクティブマトリクス基板を得る
ことができる。
【図１】（ａ）〜（ｃ）はＴＦＴの断面を示す工程図で
ある。
ある。
【図２】（ａ）〜（ｃ）は図１に係わるゲート配線とソ
ース配線との交差部の断面を示す工程図である。
ース配線との交差部の断面を示す工程図である。
【図３】図１に係わるゲート配線とソース配線との交差
部を示す平面図である。
部を示す平面図である。
【図４】（ａ）〜（ｃ）は他のＴＦＴの断面を示す工程
図である。
図である。
【図５】（ａ）〜（ｃ）は図４に係わるゲート配線とソ
ース配線との交差部の断面を示す工程図である。
ース配線との交差部の断面を示す工程図である。
【図６】図４に係わるゲート配線とソース配線との交差
部を示す平面図である。
部を示す平面図である。
１ 絶縁性基板 ２ 遮光膜 ３ 架橋配線 ４ 絶縁性薄膜 ５ ａ−Ｓｉ ６ ゲート絶縁膜 ７ ゲート配線 ８ コンタクトホール ９ ソース配線 １０ ゲート電極 １１ ソース電極 １２ ドレイン電極 １３ 層間絶縁膜 １４ コンタクトホール １５ 画素電極
Claims (2)
- 【請求項１】 絶縁性基板上に、薄膜トランジスタと、
ゲート配線と、ソース配線と、前記薄膜トランジスタの
下層に設けられた遮光膜とを有するアクティブマトリク
ス基板において、 前記ゲート配線と前記ソース配線とが同一の材料で形成
されるとともに、前記ゲート配線または前記ソース配線
が前記ゲート配線と前記ソース配線との交差部で不連続
に形成され、前記交差部に前記遮光膜と同一の材料で架
橋配線が形成されていることを特徴とするアクティブマ
トリクス基板。 - 【請求項２】 絶縁性基板上に、薄膜トランジスタと、
ゲート配線と、ソース配線とを有するアクティブマトリ
クス基板において、 前記ゲート配線と前記ソース配線とが同一の材料で形成
されるとともに、前記ゲート配線または前記ソース配線
が前記ゲート配線と前記ソース配線との交差部で不連続
に形成され、前記交差部に前記薄膜トランジスタを構成
する半導体膜と同一の材料で架橋配線が形成されている
ことを特徴とするアクティブマトリクス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25971997A JPH1195256A (ja) | 1997-09-25 | 1997-09-25 | アクティブマトリクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25971997A JPH1195256A (ja) | 1997-09-25 | 1997-09-25 | アクティブマトリクス基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1195256A true JPH1195256A (ja) | 1999-04-09 |
Family
ID=17338001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25971997A Pending JPH1195256A (ja) | 1997-09-25 | 1997-09-25 | アクティブマトリクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1195256A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001051303A (ja) * | 1999-08-05 | 2001-02-23 | Fujitsu Ltd | 液晶表示装置及びその製造方法 |
| JP2001313397A (ja) * | 2000-02-22 | 2001-11-09 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2002050761A (ja) * | 2000-07-31 | 2002-02-15 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2002189427A (ja) * | 2000-12-21 | 2002-07-05 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2002198537A (ja) * | 2000-09-29 | 2002-07-12 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2003037271A (ja) * | 2001-05-18 | 2003-02-07 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| KR100900542B1 (ko) * | 2002-11-14 | 2009-06-02 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법 |
| JP2012108519A (ja) * | 2000-03-27 | 2012-06-07 | Semiconductor Energy Lab Co Ltd | 半導体装置、発光装置、モジュール、及び電子機器 |
| JP2015011341A (ja) * | 2013-06-28 | 2015-01-19 | エルジー ディスプレイ カンパニー リミテッド | 液晶表示装置用のアレイ基板及びその製造方法 |
| US9059216B2 (en) | 2000-12-11 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| JP2016021587A (ja) * | 2015-09-08 | 2016-02-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2017037340A (ja) * | 2016-10-26 | 2017-02-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2020010060A (ja) * | 2009-03-05 | 2020-01-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| WO2023225893A1 (zh) * | 2022-05-25 | 2023-11-30 | 京东方科技集团股份有限公司 | 阵列基板以及显示装置 |
| EP4322226A1 (en) * | 2022-08-10 | 2024-02-14 | Samsung Display Co., Ltd. | Display panel |
-
1997
- 1997-09-25 JP JP25971997A patent/JPH1195256A/ja active Pending
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001051303A (ja) * | 1999-08-05 | 2001-02-23 | Fujitsu Ltd | 液晶表示装置及びその製造方法 |
| JP2001313397A (ja) * | 2000-02-22 | 2001-11-09 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US9869907B2 (en) | 2000-02-22 | 2018-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US8399884B2 (en) | 2000-02-22 | 2013-03-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US9318610B2 (en) | 2000-02-22 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2012108519A (ja) * | 2000-03-27 | 2012-06-07 | Semiconductor Energy Lab Co Ltd | 半導体装置、発光装置、モジュール、及び電子機器 |
| US8541804B2 (en) | 2000-03-27 | 2013-09-24 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| JP2002050761A (ja) * | 2000-07-31 | 2002-02-15 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2002198537A (ja) * | 2000-09-29 | 2002-07-12 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| US10665610B2 (en) | 2000-12-11 | 2020-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| US9059216B2 (en) | 2000-12-11 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| US9666601B2 (en) | 2000-12-11 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| JP4737828B2 (ja) * | 2000-12-21 | 2011-08-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2002189427A (ja) * | 2000-12-21 | 2002-07-05 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2003037271A (ja) * | 2001-05-18 | 2003-02-07 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| KR100900542B1 (ko) * | 2002-11-14 | 2009-06-02 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법 |
| US7582903B2 (en) | 2002-11-14 | 2009-09-01 | Samsung Electronics Co., Ltd. | Thin film transistor array panel |
| JP2020010060A (ja) * | 2009-03-05 | 2020-01-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US11233132B2 (en) | 2009-03-05 | 2022-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US11961894B2 (en) | 2009-03-05 | 2024-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2015011341A (ja) * | 2013-06-28 | 2015-01-19 | エルジー ディスプレイ カンパニー リミテッド | 液晶表示装置用のアレイ基板及びその製造方法 |
| JP2016021587A (ja) * | 2015-09-08 | 2016-02-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2017037340A (ja) * | 2016-10-26 | 2017-02-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| WO2023225893A1 (zh) * | 2022-05-25 | 2023-11-30 | 京东方科技集团股份有限公司 | 阵列基板以及显示装置 |
| GB2633249A (en) * | 2022-05-25 | 2025-03-05 | Boe Technology Group Co Ltd | Array substrate and display device |
| EP4322226A1 (en) * | 2022-08-10 | 2024-02-14 | Samsung Display Co., Ltd. | Display panel |
| US12243491B2 (en) | 2022-08-10 | 2025-03-04 | Samsung Display Co., Ltd | Display panel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6383831B2 (en) | Methods of forming thin-film transistor display devices | |
| JPH1195256A (ja) | アクティブマトリクス基板 | |
| JPH1041521A (ja) | 薄膜トランジスタの製造方法及びその方法によって製造される薄膜トランジスタの構造 | |
| JP2594971B2 (ja) | 薄膜トランジスタパネル | |
| JP3349356B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0964364A (ja) | 半導体装置の製造方法 | |
| JP2007206712A (ja) | アクティブマトリクス方式液晶表示装置 | |
| CN100543927C (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| JP2598420B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR0130372B1 (ko) | 액정표시장치의 제조방법 | |
| JPH08330593A (ja) | 薄膜トランジスタの製造方法 | |
| JPH08172195A (ja) | 薄膜トランジスタ | |
| JP3238072B2 (ja) | 薄膜トランジスタ | |
| JPH10209452A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR0156180B1 (ko) | 액정표시 소자의 제조방법 | |
| JPH0677482A (ja) | 液晶表示装置用アレイ基板の製造方法 | |
| JP2514166B2 (ja) | アクティブマトリックス液晶表示装置の製造方法 | |
| JPH09129890A (ja) | 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板 | |
| JPH05198814A (ja) | 半導体装置及びその製造方法 | |
| KR101107683B1 (ko) | 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법 | |
| JP2001102592A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH09116164A (ja) | 順スタガ型薄膜トランジスタ及びその製造方法 | |
| JPH0756894B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH02206131A (ja) | 薄膜トランジスタの製造方法 | |
| JPH063699A (ja) | 薄膜半導体装置の製造方法 |