JP2000315795A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 配線金属とソース領域あるいはドレイン領域
との電気的な接続の信頼性を向上する目的でシリコン膜
表面の自然酸化膜の除去に使用される希フッ酸処理によ
るゲート電極の損傷を防止し、アルミニウムを用いた低
抵抗ゲート配線を可能とする。 【解決手段】 フッ酸に不溶である材質からなる第１の
ゲート電極膜と、第１のゲート電極膜よりも低い比抵抗
の材質からなる第２のゲート電極膜と、層間絶縁膜と、
配線金属膜を有し、第１のゲート電極膜と配線金属膜を
電気的に接続し、第１のゲート電極膜と第２のゲート電
極膜を電気的に接続し、第２の電極膜と配線金属膜を層
間絶縁膜で分離した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はアクティブマトリッ
クス方式の液晶表示装置などに用いられる半導体装置、
特に薄膜トランジスタアレイと、その製造方法に関する
ものである。

【０００２】

【従来の技術】アクティブマトリックス方式の液晶表示
装置で用いられる薄膜トランジスタアレイにおいて、配
線抵抗による信号の遅延を防止し、大型、高精細の液晶
パネルの実現をめざしてゲート電極の材料としてアルミ
ニウムの使用が望まれている。

【０００３】一方で、図５に構造を示すように、配線金
属９とゲート電極５および配線金属9とソース領域ある
いはドレイン領域との接続が必要であり、層間絶縁膜８
およびゲート絶縁膜４に、接続に用いる開口部を設けた
後、配線金属９とソース領域あるいはドレイン領域との
電気的な接続の信頼性を向上する目的で、フッ酸と水を
１対３０から１対３００程度の割合で希釈した希フッ酸
によりシリコン膜表面の自然酸化膜の除去を行うことが
必要である。

【０００４】

【発明が解決しようとする課題】希フッ酸による自然酸
化膜除去の処理時には、配線金属9とゲート電極５の接
続点にあたるゲート電極表面もまた希フッ酸に接するこ
ととなり、希フッ酸に溶解するアルミニウム（希フッ酸
を純水で１：２５０に希釈した場合で５００Å／ｍｉｎ
近傍のエッチングレート）をゲート電極５の材料として
用いる事ができないという問題を生じている。

【０００５】本発明は希フッ酸処理によるアルミニウム
ゲート電極の損傷を防止し、低抵抗アルミニウム配線を
用い、配線遅延を防止することにより大型、高精細の液
晶パネルに適した半導体装置を実現することを目的とす
る。

【０００６】

【課題を解決するための手段】本発明は、以上の課題に
鑑みなされたものであり、低抵抗なアルミニウムをゲー
ト電極材料として使用し、かつ配線金属とソース領域あ
るいはドレイン領域との電気的な接続の信頼性を高める
希フッ酸処理とを両立させ、配線抵抗による信号の遅延
を防止するとともに信頼性の高い大型、高精細の液晶パ
ネルに適した半導体装置を実現することを目的とする。

【０００７】このため具体的には以下の構成としてい
る。

【０００８】請求項１に記載の発明においては、無アル
カリガラスなどからなり、その表面に下地層を形成され
た基板と、基板（の下地層）上に形成され、そしてソー
ス領域、ドレイン領域に不純物を注入された（そして当
然熱処理された）半導体膜と個々の半導体素子用の半導
体膜のチャネル領域を含む少なくとも一部分（必要な部
分は当然、場合によっては個々の半導体素子はもとより
基板の全面）を覆うゲート絶縁膜とゲート絶縁膜を挟ん
で少なくとも一部分が半導体膜と対向する、そしてフッ
酸に不溶である材質からなる第１のゲート電極膜と、第
１のゲート電極膜よりも低い比抵抗の材質からなる第２
のゲート電極膜と、層間絶縁膜と、配線金属膜を有し、
第１のゲート電極膜と配線金属膜を電気的に接続し、第
１のゲート電極膜と第２のゲート電極膜を電気的に接続
し、第２の電極膜と配線金属膜を層間絶縁膜で分離した
ことを特徴としている。

【０００９】なお、各半導体素子は、その機能発揮に必
要なソース電極、ドレイン電極をも有し、更には半導体
装置はその機能発揮のために必要な各半導体素子駆動用
の配線などをも有しているのはもちろんである。

【００１０】上記構成により以下の作用がなされる。

【００１１】例えば、液晶表示装置用などの大型の半導
体装置においては表示の高精細化をはかることを目的と
して画素の数を増やすとともに個々の半導体素子を微細
化し、ゲート電極及び配線の幅を低減する。配線の幅の
低減に伴い配線の抵抗が増加し、配線の抵抗による信号
の遅延が大きくなる。信号の遅延を防止するためにはゲ
ート電極及び配線に比抵抗の小さい材料を用いることが
有効である。比抵抗が小さく配線材料として望ましいの
はアルミニウム及びアルミニウム合金であるが、アルミ
ニウム及びアルミニウム合金は配線金属とソース領域あ
るいはドレイン領域との電気的な接続の信頼性を向上す
る目的でシリコン膜表面の自然酸化膜の除去に使用され
る希フッ酸に溶解するという性質を持っている。第１の
請求項に記載の構成をとれば、ゲート電極は比抵抗の低
いアルミニウムなどの材料からなる第２のゲート電極膜
と第１の電極膜との２層構成となりゲート電極の抵抗値
は低く保たれることとなり配線抵抗による信号遅延を小
さくすることができる。さらに、希フッ酸で処理され
る。

【００１２】プロセスステップにおいてはアルミニウム
などの低抵抗材料からなる第２のゲート電極膜は層間絶
縁膜で覆われており希フッ酸とは接触せず、希フッ酸に
溶解しないモリブデンまたはタングステンなどの材料か
らなる第１のゲート電極膜のみ表面に暴露しているため
希フッ酸処理によりゲート電極が損傷を受けることがな
い。このようにして希フッ酸処理によるゲート電極の損
傷を防止し、アルミニウムなどを用いた低抵抗ゲート配
線を可能とし、信号の遅延を防止するとともに信頼性の
高い大型、高精細の液晶パネルに適した半導体装置を実
現することができる。

【００１３】請求項２に記載の発明においては、第１の
ゲート電極膜はモリブデンかモリブデン−タングステン
合金のいずれかであり、第２のゲート電極膜がアルミニ
ウムかアルミニウム合金のいずれかであることを特徴と
している。

【００１４】上記構成により以下の作用がなされる。

【００１５】モリブデン及びモリブデン−タングステン
合金はフッ酸に不溶な金属であり、かつＳｉＯ₂との密
着性が優れていることなど半導体装置のゲート電極膜の
材料に適した特性を有している、一方アルミニウム及び
アルミニウム合金は低抵抗な金属であり、かつ加工性に
優れているなどゲート電極膜の材料に適した特性を有し
ている。

【００１６】そのため、第１のゲート電極膜をモリブデ
ンかモリブデン−タングステン合金のいずれかとし、第
２のゲート電極膜をアルミニウムかアルミニウム合金の
いずれかとすることにより請求項１に記載の発明の効果
を最も有効に引き出すことができる。

【００１７】請求項３に記載の発明においては、請求項
１に記載の半導体装置と同様の構成をとる半導体装置の
製造方法であって、配線金属膜とゲート電極膜、配線金
属膜とソース領域あるいはドレイン領域との電気的な接
続を行うための開口部に対応したパターンを備えたフォ
トマスクを用いてフォトリソグラフィを行いレジストパ
ターンを成形するステップと、そのレジストパターンの
開口部を通して第２の電極膜を等方性エッチングするス
テップと、第２の電極膜の開口部形成で用いたのと同じ
フォトマスクを用いてフォトリソグラフィを行い第１の
レジストパターンと同形状のレジストパターンを成形
し、そのレジストパターンの開口部を通して層間絶縁膜
を異方性エッチングするステップを有することを特徴と
している。

【００１８】上記構成により以下の作用がなされる。

【００１９】等方性のエッチングでは開口部が形成され
た後、更にエッチングを続け、オーバーエッチングを実
施することによりレジストパターンよりも大きな開口部
が得られる。一方、異方性エッチングではレジストパタ
ーンと同形状の開口部が精度よく得られる。このことを
用いることにより、同一のフォトマスクを用いながらも
異なる開口部形状を実現することができる。具体的に
は、第２の電極膜の開口部を層間絶縁膜の開口部よりも
大きくすることができる。このことにより、２種類のフ
ォトマスクが必要であったプロセスを１種類のフォトマ
スクで実施することができ、プロセスのコスト低減が実
現する。

【００２０】請求項４に記載の発明においては、請求項
１に記載の半導体装置と同様の構成をとる半導体装置の
製造方法であって、第２の電極膜を等方性エッチングす
るステップをウェットエッチングで実現し、層間絶縁膜
を異方性エッチングするステップをドライエッチングで
実現することを特徴としている。

【００２１】上記構成により以下の作用がなされる。

【００２２】第２の電極膜の材料としてＡｌを用いた場
合には、リン酸と酢酸の混合液などでウェットエッチン
グができるので、容易に等方性エッチングを実現するこ
とができる。また、層間絶縁膜の材料としてＳｉＯ２を
用いた場合にはリアクティブイオンエッチング（ＲＩ
Ｅ）装置とフッ素系のガスを用いて容易に異方性エッチ
ングを実現できる。このように、請求項４の方法を用い
れば、請求項１に記載の発明の構成を容易に実現するこ
とができる。

【００２３】

【発明の実施の形態】次に、本発明の具体例を説明す
る。

【００２４】（実施の形態１）図１（ａ）は本発明によ
る半導体装置の実施の形態1の構造図、図１（ｂ）は図
１（ａ）のＡ−Ａ矢視断面図、図２はフォトマスクのパ
ターン図、図３はゲート電極部分の断面図である。

【００２５】以下、図１から図３を用いて、半導体装置
の製造過程にしたがって説明を行う。

【００２６】なお、ここではｎ型のトランジスタを例に
あげるが、本発明はこれに限定されるものではない。

【００２７】１）ガラス基板１上にアンダーコート膜２
を設ける。アンダーコート膜２には通常SiO₂、SiＮなど
を用いる。

【００２８】２）アンダーコート膜２上にアモルファス
状態のシリコン膜３を設ける。

【００２９】３）レーザーアニール法などの手法を用い
てアモルファス状態のシリコン膜３を多結晶化する。

【００３０】４）フォトリソグラフィ及びエッチングを
実施して、多結晶化したシリコン膜３の不必要な部分を
除去し、パターンを形成する。

【００３１】５）シリコン膜３のパターンを覆うように
ゲート絶縁膜４を設ける。ゲート絶縁膜４にはSiO₂など
を用いる。

【００３２】６）ゲート絶縁膜４上に第1のゲート電極
膜６と第2のゲート電極膜７を成膜する。

【００３３】第1のゲート電極膜６と第2のゲート電極膜
７は、界面の状態を良好に保つことを目的として真空チ
ャンバー内で連続成膜するが望ましい。

【００３４】第1のゲート電極膜６の材料には、フッ酸
に不溶な金属を用いる。フッ酸に不溶な金属としてはモ
リブデン、タングステン及びモリブデン−タングステン
合金がある。

【００３５】第2のゲート電極膜７の材料としては第1の
ゲート電極膜６の材料よりも比抵抗の小さい材料を用い
る。代表的な材料としてはアルミニウムおよびアルミニ
ウム合金がある。

【００３６】７）フォトリソグラフィ及びエッチングを
実施して、第１のゲート電極膜６および第2のゲート電
極膜７をパターン化する。エッチングは、第1のゲート
電極膜６の材料をモリブデン、第2のゲート電極膜７の
材料をアルミニウムとした場合には、リン酸と硝酸と酢
酸の混合液を用いてウェットエッチングを行うか又は、
塩素系のガスを用いてドライエッチングを行う。

【００３７】８）図２の１１のパターンに対応するフォ
トマスクＡを用いてフォトリソグラフィを行なう。フォ
トマスクＡのパターン（図２の１１）は、フォトマスク
Ｂのパターン（図２の１２）の中央のパターンを囲む形
状とし、望ましくは、フォトマスクＡのパターン（図２
の１１）の各辺と、フォトマスクＡのパターン（図２の
１１）のそれぞれの辺に平行なフォトマスクＢのパター
ン（図２の１２）の中央のパターンの各辺が０．５μｍ
以上離れるようにする。

【００３８】フォトリソグラフィ後のゲート電極部分の
断面形状を図３（ａ）に示す。

【００３９】９）リアクティブイオンエッチング（ＲＩ
Ｅ）装置などを用いて異方性エッチングを行い第２のゲ
ート電極膜７にフォトマスクＡのパターン（図２の１
１）と同形状の開口部を設ける。具体的には第2のゲー
ト電極膜７の材料をアルミニウムとした場合には、リア
クティブイオンエッチング装置や誘導結合型プラズマ
（ＩＣＰ）エッチング装置などを用いて塩素系のガスに
よるドライエッチングを行う。

【００４０】エッチング後のゲート電極部分の断面形状
を図３（ｂ）に示す。

【００４１】１０）不純物の注入を行う。ここでは、ｎ
型トランジスタを例にあげているので燐の注入を行う。

【００４２】１１）不純物の活性化熱処理を行う。通
常、ガラス基板１の耐熱温度を考慮して４５０〜６００
℃の熱処理を行う。

【００４３】１２）層間絶縁膜８を設ける。層間絶縁膜
８にはSiO₂などを用いる。層間絶縁膜８を設けた後のゲ
ート電極部分の断面形状を図３（ｃ）に示す。

【００４４】１３）フォトマスクＢのパターン（図２の
１２）を用いてフォトリソグラフィを行なう。ここで、
フォトマスクＢのパターン（図２の１２）は中央のパタ
ーンが、第２のゲート電極膜７に設けられたフォトマス
クＡのパターン（図２の１１）と同形状の開口部の中央
に位置するように位置あわせを行う。

【００４５】フォトリソグラフィ後のゲート電極部分の
断面形状を図３（ｄ）に示す。

【００４６】１４）リアクティブイオンエッチング（Ｒ
ＩＥ）装置などを用いて異方性エッチングを行い層間絶
縁膜８にフォトマスクＢのパターン（図２の１２）と同
形状の開口部を設ける。

【００４７】具体的には層間絶縁膜８の材料をSiO₂とし
た場合には、リアクティブイオンエッチング装置や誘導
結合型プラズマ（ＩＣＰ）エッチング装置などを用いて
フッ素系のガスによるドライエッチングを行う。エッチ
ング後のゲート電極部分の断面形状を図３（ｅ）に示
す。

【００４８】１５）レジスト１０を除去する。レジスト
除去後のゲート電極部分の断面形状を図３（ｆ）に示
す。

【００４９】１６）希フッ酸溶液を用いて層間絶縁膜８
に開口部に露出したシリコン膜３表面の自然酸化膜を除
去する。

【００５０】１７）配線金属９を成膜する。

【００５１】１８）フォトリソグラフィ及びエッチング
を実施して、少なくとも配線の電気的な接続に必要な部
分を残して配線金属９を除去する。

【００５２】以上の工程を経て半導体装置が完成する。

【００５３】従来、ゲート電極膜にアルミニウムなど低
抵抗材料を用いると、配線金属膜の成膜前に行う希フッ
酸を用いた自然酸化膜除去処理によりゲート電極膜が溶
解し、接続不良を生じた。そのためゲート電極の低抵抗
化が困難であり、配線遅延を生ずるという課題を有して
いたが、本発明の構成を取れば比抵抗の低いアルミニウ
ム及びアルミニウム合金をゲート電極膜の材料として用
いることができゲート電極を低抵抗化して配線遅延の少
ない高性能な半導体装置を実現することができる。

【００５４】（実施の形態２）第2のゲート電極膜７の
成膜までは実施の形態１と同様であるため、第2のゲー
ト電極膜７の成膜より後のプロセスについてのみ図２お
よび図4を用いて説明する。

【００５５】図２はフォトマスクのパターン図、図４は
ゲート電極部分の断面図である。

【００５６】１）フォトリソグラフィ及びエッチングを
実施して、第１のゲート電極膜６および第2のゲート電
極膜７をパターン化する。エッチングは、第1のゲート
電極膜６の材料をモリブデン、第2のゲート電極膜７の
材料をアルミニウムとした場合には、リン酸と硝酸と酢
酸の混合液を用いてウェットエッチングを行うか、又は
塩素系のガスを用いてドライエッチングを行う。

【００５７】２）フォトマスクＢのパターン（図２の１
２）を用いてフォトリソグラフィを行なう。フォトリソ
グラフィ後のゲート電極部分の断面形状を図４（ａ）に
示す。

【００５８】３）フォトマスクＢのパターン（図２の１
２）のレジストマスクを通して等方性エッチングを行い
第２のゲート電極膜７にフォトマスクＢのパターン（図
２の１２）よりも大きな形状の開口部を設ける。具体的
には第1のゲート電極膜６の材料をモリブデン、第2のゲ
ート電極膜７の材料をアルミニウムとした場合には、第
1のゲート電極膜６の材料であるモリブデンはエッチン
グせず、第2のゲート電極膜７の材料であるアルミニウ
ムのみエッチングする体積比でフッ酸１に対して純水３
０以上で希釈した溶液を用いてウェットエッチングを行
う。ここでウェットエッチングが進み第1のゲート電極
膜６が露出した後も更にエッチング時間を延ばし（オー
バーエッチング）開口部を広げる（ウェットエッチング
は等方性のエッチングなのでオーバーエッチングを多く
するとレジストのパターンに対してアンダーカット幅が
大きくなり開口部が広がる）。オーバーエッチング量は
アンダーカット幅が０．５μｍから１．０μｍとなるよ
うに調整する（ここに示したアンダーカット幅の範囲は
目安であって、必ずしもこの範囲に入っていなくてもよ
い）。ウェットエッチング後のゲート電極部分の断面形
状を図４（ｂ）に示す。

【００５９】４）不純物の注入を行う。ここでは、ｎ型
トランジスタを例にあげているので燐の注入を行う。

【００６０】５）不純物の活性化熱処理を行う。通常、
ガラス基板１の耐熱温度を考慮して４５０〜６００℃の
熱処理を行う。

【００６１】６）層間絶縁膜８を設ける。層間絶縁膜８
にはSiO2などを用いる。層間絶縁膜８を設けた後のゲー
ト電極部分の断面形状を図４（ｃ）に示す。

【００６２】７）フォトマスクＢのパターン（図２の１
２）を用いてフォトリソグラフィを行なう。ここで、フ
ォトマスクＢのパターン（図２の１２）は中央のパター
ンが、第２のゲート電極膜７に設けられた開口部の中央
に位置するように位置あわせを行う。

【００６３】フォトリソグラフィ後のゲート電極部分の
断面形状を図３（ｄ）に示す。

【００６４】８）リアクティブイオンエッチング（ＲＩ
Ｅ）装置などを用いて異方性エッチングを行い層間絶縁
膜８にフォトマスクＢのパターン（図２の１２）と同形
状の開口部を設ける。

【００６５】具体的には層間絶縁膜８の材料をSiO₂とし
た場合には、リアクティブイオンエッチング装置や誘導
結合型プラズマ（ＩＣＰ）エッチング装置などを用いて
フッ素系のガスによるドライエッチングを行う。エッチ
ング後のゲート電極部分の断面形状を図４（ｅ）に示
す。

【００６６】９）レジスト１０を除去する。レジスト除
去後のゲート電極部分の断面形状を図４（ｆ）に示す。

【００６７】１０）希フッ酸溶液を用いて層間絶縁膜８
に開口部に露出したシリコン膜３表面の自然酸化膜を除
去する。

【００６８】１１）配線金属９を成膜する。

【００６９】１２）フォトリソグラフィ及びエッチング
を実施して、少なくとも配線の電気的な接続に必要な部
分を残して配線金属９を除去する。

【００７０】以上の工程を経て半導体装置が完成する。

【００７１】実施の形態２の方法を用いれば、実施の形
態１と同様の効果を有し、配線遅延の少ない高性能な半
導体装置を実現することができるとともに、第２のゲー
ト電極膜に開口部を設けるためのフォトマスクと層間絶
縁膜に開口部を設けるためのフォトマスクを共用するた
め、フォトマスクの枚数を減らすことができ、製造コス
トを削減することができる。

【００７２】

【発明の効果】以上のように本発明によれば、希フッ酸
処理によるゲート電極の損傷を防止し、アルミニウムな
どを用いた低抵抗ゲート配線を可能とし、配線遅延を防
止して、大型、高精細の液晶パネルに適した半導体装置
を実現することを可能とする。

【図面の簡単な説明】

【図１】本発明による半導体装置の実施の形態１の構造
を示す図

【図２】フォトマスクのパターン図

【図３】本発明による半導体装置の実施の形態１のゲー
ト電極部分の断面図

【図４】本発明による半導体装置の実施の形態２のゲー
ト電極部分の断面図

【図５】従来の半導体装置の構造図

【符号の説明】

１ ガラス基板 ２ アンダーコート膜 ３ シリコン膜 ４ ゲート絶縁膜 ５ ゲート電極 ６ 第1のゲート電極膜 ７ 第2のゲート電極膜 ８ 層間絶縁膜 ９ 配線金属 １０ レジスト

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 HA28 JA24 JA34 JA37 JA41 KA05 MA13 MA19 MA29 MA30 NA25 NA28 PA01 5F110 AA03 AA16 AA26 BB01 CC02 DD02 DD13 DD14 EE03 EE04 EE06 EE11 EE12 EE14 EE22 EE37 GG02 GG13 HJ01 HJ13 HJ23 HL26 NN23 PP03 QQ04 QQ05 QQ09

Claims (4)

【特許請求の範囲】
1. 【請求項１】基板と前記基板上に形成され、そしてソー
   ス領域、ドレイン領域に不純物を注入された半導体膜と
   前記半導体膜のチャネル領域を含む少なくとも一部分を
   覆うゲート絶縁膜と前記ゲート絶縁膜を挟んで少なくと
   も一部分が前記半導体膜と対向する、そしてフッ酸に不
   溶である材質からなる第１のゲート電極膜と、前記第１
   のゲート電極膜よりも低い比抵抗の材質からなる第２の
   ゲート電極膜と、層間絶縁膜と、配線金属膜を有し、前
   記第１のゲート電極膜と前記配線金属膜を電気的に接続
   し、前記第１のゲート電極膜と前記第２のゲート電極膜
   を電気的に接続し、前記第２の電極膜と前記配線金属膜
   を前記層間絶縁膜で分離したことを特徴とする半導体装
   置。
2. 【請求項２】前記第１のゲート電極膜がモリブデンかモ
   リブデン−タングステン合金のいずれかであり、前記第
   ２のゲート電極膜がアルミニウムかアルミニウム合金の
   いずれかであることを特徴とする請求項１に記載の半導
   体装置。
3. 【請求項３】基板と前記基板上に形成され、そしてソー
   ス領域、ドレイン領域に不純物を注入された半導体膜と
   前記半導体膜のチャネル領域を含む少なくとも一部分を
   覆うゲート絶縁膜と前記ゲート絶縁膜を挟んで少なくと
   も一部分が前記半導体膜と対向する、そしてフッ酸に不
   溶である材質からなる第１のゲート電極膜と、前記第１
   のゲート電極膜よりも低い比抵抗の材質からなる第２の
   ゲート電極膜と、層間絶縁膜と、配線金属膜を備え、前
   記第１のゲート電極膜と前記配線金属膜を電気的に接続
   し、前記第１のゲート電極膜と前記第２のゲート電極膜
   を電気的に接続し、前記第２の電極膜と前記配線金属膜
   を前記層間絶縁膜で分離した半導体装置の製造方法であ
   って、フォトリソグラフィを行い第１のレジストパター
   ンを成形するステップと、前記第１のレジストパターン
   の開口部を通して前記第２の電極膜を等方性エッチング
   するステップと、フォトリソグラフィを行い前記第１の
   レジストパターン同形状の第２のレジストパターンを成
   形するステップと、前記第２のレジストパターンの開口
   部を通して前記層間絶縁膜を異方性エッチングするステ
   ップを有していることを特徴とする半導体装置の製造方
   法。
4. 【請求項４】前記等方性エッチングが、ウェットエッチ
   ングであり、前記異方性エッチングがドライエッチング
   であることを特徴とする請求項３に記載の半導体装置の
   製造方法。