JPH0766422A - 液晶表示装置用アレイ基板 - Google Patents
液晶表示装置用アレイ基板Info
- Publication number
- JPH0766422A JPH0766422A JP21604593A JP21604593A JPH0766422A JP H0766422 A JPH0766422 A JP H0766422A JP 21604593 A JP21604593 A JP 21604593A JP 21604593 A JP21604593 A JP 21604593A JP H0766422 A JPH0766422 A JP H0766422A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate electrode
- wiring
- film
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 ゲート電極および配線が虫喰い状にならない
液晶表示用アレイ基板を提供する。 【構成】 ガラス基板１上にアルミニウム膜を堆積し、
フォトリソグラフィーおよびエッチングにより第１層の
ゲート電極および配線２を形成する。この第１層のゲー
ト電極および配線２上に、モリブデン膜、耐薬品性の強
い高融点金属であるモリブデン・タンタル合金膜を順次
積層し、第２層および第３層のゲート電極および配線
３，16を同時に形成する。第１層のゲート電極および配
線２と、第２層のゲート電極および配線３をそれぞれ別
個にエッチングして形成し、虫喰い状のパターンの発生
を防止する。ガラス基板１の温度を上昇させても、モリ
ブデンの応力緩和作用により、アルミニウムの膨れを防
止する。アルミニウムを耐薬品性の強い金属で覆ったの
で、ゲ−ト電極および配線４を低抵抗で耐薬品性を強く
できる。
液晶表示用アレイ基板を提供する。 【構成】 ガラス基板１上にアルミニウム膜を堆積し、
フォトリソグラフィーおよびエッチングにより第１層の
ゲート電極および配線２を形成する。この第１層のゲー
ト電極および配線２上に、モリブデン膜、耐薬品性の強
い高融点金属であるモリブデン・タンタル合金膜を順次
積層し、第２層および第３層のゲート電極および配線
３，16を同時に形成する。第１層のゲート電極および配
線２と、第２層のゲート電極および配線３をそれぞれ別
個にエッチングして形成し、虫喰い状のパターンの発生
を防止する。ガラス基板１の温度を上昇させても、モリ
ブデンの応力緩和作用により、アルミニウムの膨れを防
止する。アルミニウムを耐薬品性の強い金属で覆ったの
で、ゲ−ト電極および配線４を低抵抗で耐薬品性を強く
できる。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタを備
えた液晶表示装置用アレイ基板に関する。
えた液晶表示装置用アレイ基板に関する。
【０００２】
【従来の技術】近年、非晶質アモルファスシリコン（ａ
−Ｓｉ）を用いて形成された薄膜トランジスタ（Thin F
ilm Transistor：ＴＦＴ）を備えた液晶表示装置があ
る。この液晶表示装置は、低温で形成できる非晶質シリ
コン膜を用いて薄膜トランジスタアレイを構成すること
により、大面積、高精細、高画質かつ低コストなフラッ
トパネルディスプレイが実現できるため、注目されてい
る。
−Ｓｉ）を用いて形成された薄膜トランジスタ（Thin F
ilm Transistor：ＴＦＴ）を備えた液晶表示装置があ
る。この液晶表示装置は、低温で形成できる非晶質シリ
コン膜を用いて薄膜トランジスタアレイを構成すること
により、大面積、高精細、高画質かつ低コストなフラッ
トパネルディスプレイが実現できるため、注目されてい
る。
【０００３】まず、従来の液晶表示装置用アレイ基板の
逆スタガー型薄膜トランジスタを図２を参照して、製造
工程に従って説明する。
逆スタガー型薄膜トランジスタを図２を参照して、製造
工程に従って説明する。
【０００４】図２に示すように、絶縁性基板としてガラ
ス基板１を用い、このガラス基板１上にアルミニウム
（Ａｌ）の第１層のゲート電極および配線２を形成し、
この第１層のゲート電極および配線２上にこの第１層の
ゲート電極および配線２を覆うように、モリブデン（Ｍ
ｏ）・タンタル（Ｔａ）合金膜の第２層のゲート電極お
よび配線３を形成する。そして、これら第１層のゲート
電極および配線２および第２層のゲート電極および配線
３にて、ゲート電極および配線４を構成する。
ス基板１を用い、このガラス基板１上にアルミニウム
（Ａｌ）の第１層のゲート電極および配線２を形成し、
この第１層のゲート電極および配線２上にこの第１層の
ゲート電極および配線２を覆うように、モリブデン（Ｍ
ｏ）・タンタル（Ｔａ）合金膜の第２層のゲート電極お
よび配線３を形成する。そして、これら第１層のゲート
電極および配線２および第２層のゲート電極および配線
３にて、ゲート電極および配線４を構成する。
【０００５】また、このゲート電極および配線４上に
は、シリコン酸化膜（ＳｉＯｘ）５およびシリコン窒化
膜（ＳｉＮｘ）６の複合膜からなるゲート絶縁膜７を堆
積し、続いて、このゲート絶縁膜７上に非晶質シリコン
膜からなる半導体膜８を積層する。
は、シリコン酸化膜（ＳｉＯｘ）５およびシリコン窒化
膜（ＳｉＮｘ）６の複合膜からなるゲート絶縁膜７を堆
積し、続いて、このゲート絶縁膜７上に非晶質シリコン
膜からなる半導体膜８を積層する。
【０００６】さらに、半導体膜８上に、シリコン窒化膜
からなるエッチングストッパ層９を形成し、このエッチ
ングストッパ層９上にｎ+ 非晶質シリコン膜のオーミッ
クコンタクト層10を堆積する。そして、オーミックコン
タクト層10およびゲート絶縁膜７をパターニングする。
からなるエッチングストッパ層９を形成し、このエッチ
ングストッパ層９上にｎ+ 非晶質シリコン膜のオーミッ
クコンタクト層10を堆積する。そして、オーミックコン
タクト層10およびゲート絶縁膜７をパターニングする。
【０００７】また、シリコン窒化膜６が表面に形成され
ていないシリコン酸化膜５上に、ＩＴＯ（Indium Tin O
xide）膜の画素電極11を形成する。
ていないシリコン酸化膜５上に、ＩＴＯ（Indium Tin O
xide）膜の画素電極11を形成する。
【０００８】そして、一方のオーミックコンタクト層10
上に一端が画素電極11に接続されたモリブデン膜および
アルミニウム膜の２層膜のソース電極12を形成し、他方
のオーミックコンタクト層10上にモリブデン膜およびア
ルミニウム膜の２層膜のドレイン電極13を形成する。な
お、これらソース電極12およびドレイン電極13の形成に
際しては、オーミックコンタクト層10上にモリブデン膜
およびアルミニウム膜の２層膜を堆積し、同じレジスト
パターンでモリブデン膜およびアルミニウム膜の２層膜
とオーミックコンタクト層10をエッチングし、一方側の
オーミックコンタクト層10と他方側のオーミックコンタ
クト層10とを電気的に分離してソース領域およびドレイ
ン領域を形成して、それぞれをソース電極12およびドレ
イン電極13とする。
上に一端が画素電極11に接続されたモリブデン膜および
アルミニウム膜の２層膜のソース電極12を形成し、他方
のオーミックコンタクト層10上にモリブデン膜およびア
ルミニウム膜の２層膜のドレイン電極13を形成する。な
お、これらソース電極12およびドレイン電極13の形成に
際しては、オーミックコンタクト層10上にモリブデン膜
およびアルミニウム膜の２層膜を堆積し、同じレジスト
パターンでモリブデン膜およびアルミニウム膜の２層膜
とオーミックコンタクト層10をエッチングし、一方側の
オーミックコンタクト層10と他方側のオーミックコンタ
クト層10とを電気的に分離してソース領域およびドレイ
ン領域を形成して、それぞれをソース電極12およびドレ
イン電極13とする。
【０００９】さらに、シリコン窒化膜の保護膜14を堆積
させて、薄膜トランジスタ15を形成し、薄膜トランジス
タアレイとなる。
させて、薄膜トランジスタ15を形成し、薄膜トランジス
タアレイとなる。
【００１０】
【発明が解決しようとする課題】そして、第１層のゲー
ト電極および配線２にアルミニウムを用い、この第１層
のゲート電極および配線２上に高融点金属を積層する
と、第１層のゲート電極および配線２のアルミニウムに
膨れが生ずるため、上述のように、第２層のゲート電極
および配線３にモリブデンを用いているが、少なくとも
硝酸および燐酸を含む混酸系のエッチング液により、第
１層のゲート電極および配線２と第２層のゲート電極お
よび配線３を同時にエッチングすると、第１層のゲート
電極および配線２と第２のゲート電極および配線３との
金属間で拡散作用が生ずる。
ト電極および配線２にアルミニウムを用い、この第１層
のゲート電極および配線２上に高融点金属を積層する
と、第１層のゲート電極および配線２のアルミニウムに
膨れが生ずるため、上述のように、第２層のゲート電極
および配線３にモリブデンを用いているが、少なくとも
硝酸および燐酸を含む混酸系のエッチング液により、第
１層のゲート電極および配線２と第２層のゲート電極お
よび配線３を同時にエッチングすると、第１層のゲート
電極および配線２と第２のゲート電極および配線３との
金属間で拡散作用が生ずる。
【００１１】このため、エッチング時に合金化が進んだ
部分と進んでいない部分とでは、エッチングレートに差
が生じ、ゲート電極および配線４ではパターンエッジ部
が部分的に虫喰い状態にエッチングされ、層間ショート
などの不良を引き起こすという問題を有している。
部分と進んでいない部分とでは、エッチングレートに差
が生じ、ゲート電極および配線４ではパターンエッジ部
が部分的に虫喰い状態にエッチングされ、層間ショート
などの不良を引き起こすという問題を有している。
【００１２】本発明は、ゲート電極および配線が虫喰い
状にならない液晶表示装置用アレイ基板を提供すること
を目的とする。
状にならない液晶表示装置用アレイ基板を提供すること
を目的とする。
【００１３】
【課題を解決するための手段】本発明は、絶縁性基板上
に形成されたゲート電極および配線と、このゲート電極
上にゲート絶縁膜を介して形成された半導体膜と、この
半導体膜に接して形成されたソース電極およびドレイン
電極とを有する薄膜トランジスタを備えた液晶表示装置
用アレイ基板において、前記ゲート電極および配線の少
なくとも一部は、アルミニウムおよびアルミニウム合金
のいずれかにてエッチング形成された第１層と、この第
１層上にこの第１層を覆うようにこの第１層とは別個に
エッチング形成されたモリブデンからなる第２層と、こ
の第２層上に形成され耐薬品性に優れた高融点金属膜か
らなる第３層とを具備したものである。
に形成されたゲート電極および配線と、このゲート電極
上にゲート絶縁膜を介して形成された半導体膜と、この
半導体膜に接して形成されたソース電極およびドレイン
電極とを有する薄膜トランジスタを備えた液晶表示装置
用アレイ基板において、前記ゲート電極および配線の少
なくとも一部は、アルミニウムおよびアルミニウム合金
のいずれかにてエッチング形成された第１層と、この第
１層上にこの第１層を覆うようにこの第１層とは別個に
エッチング形成されたモリブデンからなる第２層と、こ
の第２層上に形成され耐薬品性に優れた高融点金属膜か
らなる第３層とを具備したものである。
【００１４】
【作用】本発明は、第２層のモリブデンの応力緩和作用
により、ゲート絶縁膜を形成する際の熱による第１層の
アルミニウムまたはアルミニウム合金の膨れを防止で
き、アルミニウムまたはアルミニウム合金の第１層とモ
リブデンの第２層とを別個にエッチングするため、ゲー
ト電極および配線のパターンエッジ部が虫喰いになるこ
とを防止でき、第１層のアルミニウムが第３層の耐薬品
性に優れた高融点金属膜に覆われているため、低抵抗か
つ耐薬品性の優れたゲート電極および配線を得られる。
により、ゲート絶縁膜を形成する際の熱による第１層の
アルミニウムまたはアルミニウム合金の膨れを防止で
き、アルミニウムまたはアルミニウム合金の第１層とモ
リブデンの第２層とを別個にエッチングするため、ゲー
ト電極および配線のパターンエッジ部が虫喰いになるこ
とを防止でき、第１層のアルミニウムが第３層の耐薬品
性に優れた高融点金属膜に覆われているため、低抵抗か
つ耐薬品性の優れたゲート電極および配線を得られる。
【００１５】
【実施例】以下、本発明の液晶表示装置用アレイ基板の
一実施例を図面を参照して、製造工程に従って説明す
る。なお、図２に示す従来技術に対応する部分には、同
一符号を付して説明する。
一実施例を図面を参照して、製造工程に従って説明す
る。なお、図２に示す従来技術に対応する部分には、同
一符号を付して説明する。
【００１６】図１に示すように、絶縁性基板としてガラ
ス基板１を用い、このガラス基板１上にアルミニウム
（Ａｌ）膜をスパッタ法により１０００オングストロー
ムの厚さで堆積し、堆積後にフォトリソグラフィーおよ
びエッチングにより第１層のゲート電極および配線２を
形成する。なお、この第１層のゲート電極および配線２
のエッチングは、少なくとも硝酸と燐酸とを含む混酸系
のエッチング液（硝酸：酢酸：燐酸：水＝５：２０：６
０：１５）により行なう。
ス基板１を用い、このガラス基板１上にアルミニウム
（Ａｌ）膜をスパッタ法により１０００オングストロー
ムの厚さで堆積し、堆積後にフォトリソグラフィーおよ
びエッチングにより第１層のゲート電極および配線２を
形成する。なお、この第１層のゲート電極および配線２
のエッチングは、少なくとも硝酸と燐酸とを含む混酸系
のエッチング液（硝酸：酢酸：燐酸：水＝５：２０：６
０：１５）により行なう。
【００１７】次に、この第１層のゲート電極および配線
２上にこの第１層のゲート電極および配線２を覆うよう
に、モリブデン（Ｍｏ）膜を５００オングストロームの
厚さで堆積し、さらに、このモリブデン膜上に耐薬品性
の強い高融点金属であるモリブデン（Ｍｏ）・タンタル
（Ｔａ）合金膜を５００オングストロームの厚さで積層
し、第２層のゲート電極および配線３および第３層のゲ
ート電極および配線16を同時に形成する。そして、これ
ら第１層のゲート電極および配線２、第２層のゲート電
極および配線３、および、第３層のゲート電極および配
線16にて、ゲート電極および配線４を構成する。なお、
第２層のゲート電極および配線３および第３層のゲート
電極および配線16のエッチングは、四塩化炭素（Ｃ
Ｆ4 ）ガスを用いたプラズマエッチング法により同時に
行なう。
２上にこの第１層のゲート電極および配線２を覆うよう
に、モリブデン（Ｍｏ）膜を５００オングストロームの
厚さで堆積し、さらに、このモリブデン膜上に耐薬品性
の強い高融点金属であるモリブデン（Ｍｏ）・タンタル
（Ｔａ）合金膜を５００オングストロームの厚さで積層
し、第２層のゲート電極および配線３および第３層のゲ
ート電極および配線16を同時に形成する。そして、これ
ら第１層のゲート電極および配線２、第２層のゲート電
極および配線３、および、第３層のゲート電極および配
線16にて、ゲート電極および配線４を構成する。なお、
第２層のゲート電極および配線３および第３層のゲート
電極および配線16のエッチングは、四塩化炭素（Ｃ
Ｆ4 ）ガスを用いたプラズマエッチング法により同時に
行なう。
【００１８】また、ガラス基板１を４３０℃にして、ゲ
ート電極および配線４上に、熱ＣＶＤ（Chemical Vapor
Deposition ）法によりシリコン酸化膜（ＳｉＯｘ）５
を３５００オングストロームの厚さで堆積する。この
後、プラズマＣＶＤ法によりシリコン窒化膜（ＳｉＮ
ｘ）６を５００オングストローム、非晶質シリコン膜か
らなる半導体膜８を５００オングストローム、シリコン
窒化膜からなるエッチングストッパ層９を２０００オン
グストロームの厚さで順次連続堆積する。そして、エッ
チングストッパ層９をエッチングした後、プラズマＣＶ
Ｄ法によりオーミックコンタクト層10を５００オングス
トロームの厚さで堆積し、シリコン窒化膜６、半導体膜
８およびオーミックコンタクト層10の３層を島状にパタ
ーニングする。なお、シリコン酸化膜５およびシリコン
窒化膜６の複合膜でゲート絶縁膜７を構成する。
ート電極および配線４上に、熱ＣＶＤ（Chemical Vapor
Deposition ）法によりシリコン酸化膜（ＳｉＯｘ）５
を３５００オングストロームの厚さで堆積する。この
後、プラズマＣＶＤ法によりシリコン窒化膜（ＳｉＮ
ｘ）６を５００オングストローム、非晶質シリコン膜か
らなる半導体膜８を５００オングストローム、シリコン
窒化膜からなるエッチングストッパ層９を２０００オン
グストロームの厚さで順次連続堆積する。そして、エッ
チングストッパ層９をエッチングした後、プラズマＣＶ
Ｄ法によりオーミックコンタクト層10を５００オングス
トロームの厚さで堆積し、シリコン窒化膜６、半導体膜
８およびオーミックコンタクト層10の３層を島状にパタ
ーニングする。なお、シリコン酸化膜５およびシリコン
窒化膜６の複合膜でゲート絶縁膜７を構成する。
【００１９】さらに、シリコン窒化膜６が表面に形成さ
れていないシリコン酸化膜５上に、ＩＴＯ（Indium Tin
Oxide）膜の画素電極11を形成する。
れていないシリコン酸化膜５上に、ＩＴＯ（Indium Tin
Oxide）膜の画素電極11を形成する。
【００２０】そして、一方のオーミックコンタクト層10
上にモリブデン膜およびアルミニウム膜の２層膜をスパ
ッタ法にて４５００オングストロームの厚さで堆積し、
一端が画素電極11に接続されたソース電極12をパターン
形成し、他方にドレイン電極13を形成する。また、これ
らソース電極12およびドレイン電極13に用いたものと同
一のレジストパターンを用いて、オーミックコンタクト
層10とをエッチングして分離し、一方側のオーミックコ
ンタクト層10と他方側のオーミックコンタクト層10とを
電気的に分離してソース領域およびドレイン領域を形成
して、それぞれをソース電極12およびドレイン電極13と
する。
上にモリブデン膜およびアルミニウム膜の２層膜をスパ
ッタ法にて４５００オングストロームの厚さで堆積し、
一端が画素電極11に接続されたソース電極12をパターン
形成し、他方にドレイン電極13を形成する。また、これ
らソース電極12およびドレイン電極13に用いたものと同
一のレジストパターンを用いて、オーミックコンタクト
層10とをエッチングして分離し、一方側のオーミックコ
ンタクト層10と他方側のオーミックコンタクト層10とを
電気的に分離してソース領域およびドレイン領域を形成
して、それぞれをソース電極12およびドレイン電極13と
する。
【００２１】さらに、シリコン窒化膜の保護膜14を堆積
させて、薄膜トランジスタ15を形成し、薄膜トランジス
タアレイとなる。
させて、薄膜トランジスタ15を形成し、薄膜トランジス
タアレイとなる。
【００２２】上記実施例によれば、アルミニウムの第１
層のゲート電極および配線２と、モリブデンの第２層の
ゲート電極および配線３とを、それぞれ別個にエッチン
グして形成することにより、虫喰い状のパターンの発生
を防止する。
層のゲート電極および配線２と、モリブデンの第２層の
ゲート電極および配線３とを、それぞれ別個にエッチン
グして形成することにより、虫喰い状のパターンの発生
を防止する。
【００２３】また、シリコン酸化膜５を形成する際に、
ガラス基板１の温度を４３０℃まで上昇させても、モリ
ブデンの第２層のゲート電極および配線３の応力緩和作
用により、アルミニウムの第１層のゲート電極および配
線２の膨れを防止できる。
ガラス基板１の温度を４３０℃まで上昇させても、モリ
ブデンの第２層のゲート電極および配線３の応力緩和作
用により、アルミニウムの第１層のゲート電極および配
線２の膨れを防止できる。
【００２４】さらに、アルミニウムの第１層のゲート電
極および配線２を、耐薬品性の強い第３層のゲート電極
および配線16にて覆ったので、ゲ−ト電極および配線４
を低抵抗で耐薬品性を強くできる。
極および配線２を、耐薬品性の強い第３層のゲート電極
および配線16にて覆ったので、ゲ−ト電極および配線４
を低抵抗で耐薬品性を強くできる。
【００２５】なお、上記実施例では、第１層のゲート電
極および配線２にアルミニウムを用いているが、Ａｌ−
Ｓｉ（１wt．％）−Ｃｕ（５wt．％）あるいはＡｌ−Ｔ
ａ（１２wt．％）のアルミニウム合金を用いても同様の
効果を得ることができる。
極および配線２にアルミニウムを用いているが、Ａｌ−
Ｓｉ（１wt．％）−Ｃｕ（５wt．％）あるいはＡｌ−Ｔ
ａ（１２wt．％）のアルミニウム合金を用いても同様の
効果を得ることができる。
【００２６】また、アルミニウムの第１層のゲート電極
および配線２は、エッチング液を用いたウェットエッチ
ングに限らず、ドライエッチングにより行なってもよ
い。
および配線２は、エッチング液を用いたウェットエッチ
ングに限らず、ドライエッチングにより行なってもよ
い。
【００２７】
【発明の効果】本発明の液晶表示装置用アレイ基板によ
れば、第２層のモリブデンの応力緩和作用により、ゲー
ト絶縁膜を形成する際の熱による第１層のアルミニウム
またはアルミニウム合金の膨れを防止でき、アルミニウ
ムまたはアルミニウム合金の第１層とモリブデンの第２
層とを別個にエッチングするため、ゲート電極および配
線のパターンエッジ部が虫喰いになることを防止でき、
第１層のアルミニウムが第３層の耐薬品性に優れた高融
点金属膜に覆われているため、低抵抗かつ耐薬品性の優
れたゲート電極および配線を得ることができる。
れば、第２層のモリブデンの応力緩和作用により、ゲー
ト絶縁膜を形成する際の熱による第１層のアルミニウム
またはアルミニウム合金の膨れを防止でき、アルミニウ
ムまたはアルミニウム合金の第１層とモリブデンの第２
層とを別個にエッチングするため、ゲート電極および配
線のパターンエッジ部が虫喰いになることを防止でき、
第１層のアルミニウムが第３層の耐薬品性に優れた高融
点金属膜に覆われているため、低抵抗かつ耐薬品性の優
れたゲート電極および配線を得ることができる。
【図１】本発明の液晶表示装置用アレイ基板の一実施例
の構造を示す断面図である。
の構造を示す断面図である。
【図２】従来例の液晶表示装置用アレイ基板の構造を示
す断面図である。
す断面図である。
１ 絶縁性基板としてのガラス基板 ２ 第１層 ３ 第２層 ４ ゲート電極および配線 ７ ゲート絶縁膜 ８ 半導体膜 12 ソース電極 13 ドレイン電極 15 薄膜トランジスタ 16 第３層
Claims (1)
- 【請求項１】 絶縁性基板上に形成されたゲート電極お
よび配線と、このゲート電極上にゲート絶縁膜を介して
形成された半導体膜と、この半導体膜に接して形成され
たソース電極およびドレイン電極とを有する薄膜トラン
ジスタを備えた液晶表示装置用アレイ基板において、 前記ゲート電極および配線の少なくとも一部は、 アルミニウムおよびアルミニウム合金のいずれかにてエ
ッチング形成された第１層と、 この第１層上にこの第１層を覆うようにこの第１層とは
別個にエッチング形成されたモリブデンからなる第２層
と、 この第２層上に形成され耐薬品性に優れた高融点金属膜
からなる第３層とを具備したことを特徴とする液晶表示
装置用アレイ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21604593A JPH0766422A (ja) | 1993-08-31 | 1993-08-31 | 液晶表示装置用アレイ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21604593A JPH0766422A (ja) | 1993-08-31 | 1993-08-31 | 液晶表示装置用アレイ基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0766422A true JPH0766422A (ja) | 1995-03-10 |
Family
ID=16682419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21604593A Pending JPH0766422A (ja) | 1993-08-31 | 1993-08-31 | 液晶表示装置用アレイ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766422A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010088415A (ko) * | 2000-03-10 | 2001-09-26 | 가나이 쓰토무 | 액정표시장치 |
| JP2004271989A (ja) * | 2003-03-10 | 2004-09-30 | Fujitsu Display Technologies Corp | 表示装置用基板及びその製造方法及びそれを備えた表示装置 |
| EP1821239A1 (en) | 2006-01-27 | 2007-08-22 | Nintendo Co., Limited | Game apparatus and storage medium storing a handwriting input program |
| US20170047355A1 (en) * | 2015-03-19 | 2017-02-16 | Boe Technology Group Co., Ltd. | Array substrate and manufacturing method thereof and display device |
-
1993
- 1993-08-31 JP JP21604593A patent/JPH0766422A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010088415A (ko) * | 2000-03-10 | 2001-09-26 | 가나이 쓰토무 | 액정표시장치 |
| JP2004271989A (ja) * | 2003-03-10 | 2004-09-30 | Fujitsu Display Technologies Corp | 表示装置用基板及びその製造方法及びそれを備えた表示装置 |
| EP1821239A1 (en) | 2006-01-27 | 2007-08-22 | Nintendo Co., Limited | Game apparatus and storage medium storing a handwriting input program |
| EP1995687A1 (en) | 2006-01-27 | 2008-11-26 | Nintendo Co., Limited | Game apparatus and storage medium storing a handwriting input program |
| US7907779B2 (en) | 2006-01-27 | 2011-03-15 | Nintendo Co., Ltd. | Game apparatus and storage medium storing a handwriting input program |
| US8306330B2 (en) | 2006-01-27 | 2012-11-06 | Nintendo Co., Ltd. | Game apparatus and storage medium storing a handwriting input program |
| US20170047355A1 (en) * | 2015-03-19 | 2017-02-16 | Boe Technology Group Co., Ltd. | Array substrate and manufacturing method thereof and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5129228B2 (ja) | アレイ基板及びこれの製造方法 | |
| US6339230B1 (en) | Method for manufacturing a liquid crystal display | |
| JP4169896B2 (ja) | 薄膜トランジスタとその製造方法 | |
| KR100698950B1 (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
| US6859252B2 (en) | Active matrix substrate and manufacturing method thereof | |
| JP2010147494A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2000002892A (ja) | 液晶表示装置、マトリクスアレイ基板およびその製造方法 | |
| JP2008010440A (ja) | アクティブマトリクス型ｔｆｔアレイ基板およびその製造方法 | |
| JP2001125134A (ja) | アクティブマトリクス基板及びその製造方法 | |
| JP4802462B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JPH1093102A (ja) | 薄膜トランジスタの製造方法 | |
| US7276732B2 (en) | Thin film transistor array panel | |
| JPH0766423A (ja) | 液晶表示装置用アレイ基板 | |
| JP3532228B2 (ja) | 液晶表示装置 | |
| JP3349356B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH08248442A (ja) | 液晶表示装置 | |
| JPH0766422A (ja) | 液晶表示装置用アレイ基板 | |
| JP2809153B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH0587029B2 (ja) | ||
| KR100662488B1 (ko) | Ｔｆｔ-ｌｃｄ 패널 및 그 제조 방법 | |
| JPH06294973A (ja) | 液晶表示装置用アレイ基板 | |
| JP3192813B2 (ja) | 液晶表示装置 | |
| JPH0933949A (ja) | 液晶表示装置及びその製造方法 | |
| JPH08297299A (ja) | 薄膜トランジスタとこれを用いた液晶表示装置 | |
| JPH09232585A (ja) | 陽極酸化膜を有する電子デバイス、および陽極酸化膜のエッ チング方法 |