[go: up one dir, main page]

JP4997757B2 - 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板 - Google Patents

薄膜キャパシタ及びその製造方法、電子装置並びに回路基板 Download PDF

Info

Publication number
JP4997757B2
JP4997757B2 JP2005366789A JP2005366789A JP4997757B2 JP 4997757 B2 JP4997757 B2 JP 4997757B2 JP 2005366789 A JP2005366789 A JP 2005366789A JP 2005366789 A JP2005366789 A JP 2005366789A JP 4997757 B2 JP4997757 B2 JP 4997757B2
Authority
JP
Japan
Prior art keywords
film
capacitor
electrode
thin film
barrier film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005366789A
Other languages
English (en)
Other versions
JP2007173386A (ja
Inventor
和明 栗原
健司 塩賀
デイビット ベネキ ジョン
雅俊 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005366789A priority Critical patent/JP4997757B2/ja
Priority to DE102006013812A priority patent/DE102006013812A1/de
Priority to TW095111468A priority patent/TWI294628B/zh
Priority to US11/393,910 priority patent/US7456078B2/en
Priority to KR1020060035701A priority patent/KR100788131B1/ko
Priority to CN2006100771813A priority patent/CN1988083B/zh
Publication of JP2007173386A publication Critical patent/JP2007173386A/ja
Application granted granted Critical
Publication of JP4997757B2 publication Critical patent/JP4997757B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors (thin- or thick-film circuits; capacitors without a potential-jump or surface barrier specially adapted for integrated circuits, details thereof, multistep manufacturing processes therefor)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10712—Via grid array, e.g. via grid array capacitor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/694—Electrodes comprising noble metals or noble metal oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

本発明は、薄膜キャパシタ及びその製造方法、電子装置並びに回路基板に関する。
一般に、回路配線基板上に実装されたＬＳＩ（Large Scale Integrated circuit）等の近傍には、電源電圧変動や高周波ノイズによる誤動作を防止すべく、デカップリングキャパシタが実装される。
デカップリングキャパシタは、回路配線基板と別個の基板を用いて構成されており、回路配線基板上に適宜実装される。
近時では、ＬＳＩ等の高速化や低消費電力化に伴って、デカップリングキャパシタの特性を向上することが求められている。また、ＬＳＩ等の小型化に伴い、デカップリングキャパシタの小型化が要請されている。
そこで、デカップリングキャパシタの小型化の要請を満たしつつ、静電容量を向上する技術が提案されている。
提案されているキャパシタを図３５を用いて説明する。図３５は、提案されているキャパシタを示す断面図である。
図２２に示すように、シリコン基板１１０上には、シリコン酸化膜１１２が形成されている。シリコン酸化膜１１２上には、例えば膜厚１００ｎｍのＰｔ膜より成るキャパシタ電極（下部電極）１１４が形成されている。キャパシタ電極１１４上には、例えば、高誘電体であるＢａＸＳｒ１−ＸＴｉＯ３膜（以下、「ＢＳＴ膜」ともいう）より成る膜厚１００ｎｍのキャパシタ誘電体膜１１６が形成されている。キャパシタ誘電体膜１１６上には、膜厚１００ｎｍのＰｔより成るキャパシタ電極（上部電極）１１８が形成されている。こうして、キャパシタ電極１１４とキャパシタ誘電体膜１１６とキャパシタ電極１１８とを有するキャパシタ部１２０が構成されている。
キャパシタ部１２０が形成されたシリコン基板１１０上には、絶縁性バリア膜１２２が形成されている。絶縁性バリア膜１２２は、水素や水分がキャパシタ部１２０に達するのを防止するためのものである。
即ち、薄膜キャパシタを製造する際や使用する際に、水素や水分がキャパシタ誘電体膜１１６に達すると、キャパシタ誘電体膜１１６を構成する酸化物が水素により還元され、キャパシタ部１２０の電気的特性の劣化を招いてしまう虞がある。図２２に示す薄膜キャパシタでは、キャパシタ部１２０を覆うように絶縁性バリア膜１２２を形成することにより、水素や水分がキャパシタ誘電体膜１１６に達するのを抑制している。
絶縁性バリア膜１２２上には、例えば樹脂より成る保護膜１３０が形成されている。保護膜１３０及び絶縁性バリア膜１２２には、キャパシタ電極１１４に達する開口部１３２ａとキャパシタ電極（上部電極）１１８に達する開口部１３２ｂとが形成されている。開口部１３２ａ、１３２ｂ内には、外部接続用電極１３４ａ、１３４ｂが埋め込まれている。外部接続用電極１３４ａ、１３４ｂ上には、半田バンプ１３６が形成されている。
キャパシタ部１２０のキャパシタ電極１１４は、外部接続用電極１３４ａ及び半田バンプ１３６を介して、例えば回路配線基板（図示せず）の電源線に電気的に接続される。また、キャパシタ部１２０のキャパシタ電極１１８は、外部接続用電極１３４ｂ及び半田バンプ１３６を介して、例えば回路配線基板（図示せず）の接地線に電気的に接続される。
図２２に示す薄膜キャパシタによれば、キャパシタ誘電体膜１１６の材料として高誘電体が用いられており、キャパシタ誘電体膜１１６が１００ｎｍ程度と薄く形成されているので、静電容量の向上を図ることができる。しかも、半導体プロセスを利用して製造することができるため、微細に形成することができ、インダクタンスの低減を図ることも可能である。従って、提案されている薄膜キャパシタによれば、電源電圧変動をより確実に防止することができ、高周波ノイズを十分に除去することが可能となる。
特開平１１−９７２８９号公報 特開２０００−２２８４９９号公報 特許第３１５７７３４号公報 特開平９−２９３８６９号公報 特開２００２−１１０９３１号公報
しかしながら、図２２に示す提案されている薄膜キャパシタでは、外部接続用電極１３４ａ、１３４ｂを介して水素や水分がキャパシタ誘電体膜１１６に達するのを防止することができなかった。このため、キャパシタ誘電体膜１１６がある程度還元されてしまい、必ずしも十分に良好な電気的特性が得られない場合があった。
本発明の目的は、キャパシタ誘電体膜が水素や水分により還元されるのをより確実に防止し得る薄膜キャパシタ及びその製造方法、並びに、その薄膜キャパシタを用いた電子装置及び回路基板を提供することにある。
本発明の一観点によれば、支持基板上に形成され、第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部と、前記第１のキャパシタ電極又は前記第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極とを有することを特徴とする薄膜キャパシタが提供される。
また、本発明の他の観点によれば、支持基板上に、第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部を形成する工程と、前記第１のキャパシタ電極又は前記第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極を形成する工程と、前記引き出し電極に接続された外部接続用電極を形成する工程とを有することを特徴とする薄膜キャパシタの製造方法が提供される。
また、本発明の更に他の観点によれば、回路基板と、前記回路基板上に実装された薄膜キャパシタであって、支持基板上に形成された第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部と、前記第１又は前記第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極とを有する薄膜キャパシタと、前記回路基板に実装された半導体素子とを有することを特徴とする電子装置が提供される。
また、本発明の更に他の観点によれば、回路基板と、前記回路基板上に実装された薄膜キャパシタであって、支持基板上に形成された第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部と、前記第１又は前記第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極と、前記引き出し電極に電気的に接続され、前記支持基板を貫く貫通電極とを有する薄膜キャパシタと、前記薄膜キャパシタ上に実装され、前記外部接続用電極及び前記貫通電極を介して前記回路基板に電気的に接続された半導体素子とを有することを特徴とする電子装置が提供される。
また、本発明の更に他の観点によれば、薄膜キャパシタが内蔵された回路基板であって、前記薄膜キャパシタは、支持基板上に形成された第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部と、前記第１又は前記第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極とを有しており、前記外部接続電極は、前記回路基板に形成された配線に電気的に接続されていることを特徴とする回路基板が提供される。
また、本発明の更に他の観点によれば、薄膜キャパシタが内蔵された回路基板であって、前記薄膜キャパシタは、支持基板上に形成された第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部と、前記第１又は前記第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極と、前記引き出し電極に電気的に接続され、前記支持基板を貫く貫通電極とを有しており、前記貫通電極は、前記回路基板に形成された配線に電気的に接続されていることを特徴とする回路基板が提供される。
本発明によれば、キャパシタ電極と外部接続用電極とが導電性バリア膜より成る引き出し電極を介して接続されているため、外部接続用電極を介して浸入する水素や水分がキャパシタ電極に達するのを引き出し電極において十分に遮断することができる。このため、本発明によれば、水素や水分がキャパシタ部に達するのを確実に防止することができ、水素や水分によりキャパシタ誘電体膜が劣化するのを防止することができる。従って、本発明によれば、電気的特性の劣化や信頼性の低下を防止し得る薄膜キャパシタ、並びに、その薄膜キャパシタを用いた電子装置及び回路基板を提供することができる。
本発明によれば、第１のキャパシタ電極上に水素又は水分の拡散を防止する第１の導電性バリア膜が形成されており、第２のキャパシタ電極上に水素又は水分の拡散を防止する第２の導電性バリア膜が形成されており、第１の外部接続用電極が第１の導電性バリア膜を介して第１のキャパシタ電極に電気的に接続されており、第２の外部接続用電極が第２の導電性バリア膜を介して第２の外部接続用電極に接続されているため、第１の外部接続用電極及び第２の外部接続用電極を介して水素や水分がキャパシタ誘電体膜に達するのを防止することができる。
［第１実施形態］
本発明の第１実施形態による薄膜キャパシタ及びその製造方法を図１乃至図４を用いて説明する。図１は、本実施形態による薄膜キャパシタを示す断面図及び平面図である。図１（ａ）は、図１（ｂ）のＡ−Ａ′線断面図である。
（薄膜キャパシタ）
まず、本実施形態による薄膜キャパシタについて図１を用いて説明する。
図１に示すように、支持基板１０上には、絶縁膜１２が形成されている。支持基板１０の材料としては、例えば半導体基板、より具体的にはシリコン基板が用いられている。絶縁膜１２としては、例えば、シリコン酸化膜が形成されている。絶縁膜１２は、支持基板１０と後述するキャパシタ部２０とを絶縁するためのものである。
絶縁膜１２上には、密着層（図示せず）が形成されている。密着層としては、例えば、厚さ１００ｎｍの酸化チタン（ＴｉＯ２）層が形成されている。
密着層上には、膜厚１００ｎｍの白金（Ｐｔ）より成るキャパシタ電極（下部電極）１４が形成されている。キャパシタ電極１４には、絶縁膜１２に達する開口部１５が形成されている。
キャパシタ電極１４上には、キャパシタ誘電体膜１６が形成されている。キャパシタ誘電体膜１６の材料としては、例えば高誘電率材料が用いられている。より具体的には、多結晶のＢａＸＳｒ１−ＸＴｉＯ３膜（以下、「ＢＳＴ膜」ともいう）がキャパシタ誘電体膜１６として用いられている。キャパシタ誘電体膜１６の膜厚は、例えば１００ｎｍとする。キャパシタ誘電体膜１６には、キャパシタ電極１４に形成された開口部１５に対応するように開口部１７が形成されている。開口部１７の直径は、開口部１５の直径より大きくなっている。
キャパシタ誘電体膜１６上には、膜厚１００ｎｍのＰｔより成るキャパシタ電極（上部電極）１８が形成されている。キャパシタ電極１８には、開口部１５、１７に対応するように、開口部１９が形成されている。開口部１９の直径は、開口部１７の直径より大きくなっている。
こうして、キャパシタ電極１４とキャパシタ誘電体膜１６とキャパシタ電極１８とを有するキャパシタ部が構成されている。
キャパシタ部２０が形成された支持基板１０上には、水素又は水分の拡散を防止する絶縁性バリア膜２２が形成されている。絶縁性バリア膜２２は、キャパシタ部２０を覆うように形成されている。絶縁性バリア膜２２は、後述する保護膜３０を硬化（キュア）させる際や、外部接続用電極３４ａ、３４ｂを電気めっき法で形成する際に生じる水素ガス等がキャパシタ部２０に達するのを、後述する絶縁性バリア膜２８及び導電性バリア膜２６ａ、２６ｂと相俟って防止するためのものである。絶縁性バリア膜２２としては、例えばキャパシタ誘電体膜１６と同一の材料より成る非晶質膜を用いる。本実施形態では、キャパシタ誘電体膜１６としてＢＳＴ膜が用いられているため、絶縁性バリア膜２２として非晶質のＢＳＴ膜を用いる。絶縁性バリア膜２２の膜厚は、例えば５０ｎｍ程度とする。
本実施形態において絶縁性バリア膜２２として非晶質膜を用いているのは、以下のような理由によるものである。即ち、多結晶膜には、結晶粒どうしの間に隙間、即ち、結晶粒界が存在するため、水素や水分が結晶粒どうしの隙間を通り抜けやすい。これに対し、非晶質膜には結晶粒界が存在しないため、水素や水分は非晶質膜を通り抜けにくい。このため、本実施形態では、絶縁性バリア膜２２として非晶質膜を用いている。
また、本実施形態において絶縁性バリア膜２２の材料として、キャパシタ誘電体膜１６と同一の材料より成る非晶質膜を用いているのは、以下のような理由によるものである。即ち、絶縁性バリア膜２２の材料として、キャパシタ誘電体膜１６の材料と異なる材料を用いた場合には、絶縁性バリア膜２２の熱膨張係数とキャパシタ誘電体膜１６の熱膨張係数との相違に起因して、キャパシタ部２０にストレスが加わる虞がある。これに対し、絶縁性バリア膜２２の材料として、キャパシタ誘電体膜１６と同一の材料より成る非晶質膜を用いた場合には、絶縁性バリア膜２２の熱膨張係数とキャパシタ誘電体膜１６の熱膨張係数とが等しいため、キャパシタ部２０にストレスが加わるのを防止することができる。このため、本実施形態では、絶縁性バリア膜２２の材料として、キャパシタ誘電体膜１６と同一の材料より成る非晶質膜を用いている。
なお、ここでは、絶縁性バリア膜２２の材料として、キャパシタ誘電体膜１６と同一の材料より成る非晶質膜を用いる場合を例に説明したが、絶縁性バリア膜２２の材料として、キャパシタ誘電体膜１６と異なる材料を用いることも可能である。
絶縁性バリア膜２２には、キャパシタ電極１４の内縁部及び絶縁膜１２を露出する開口部２４ａと、キャパシタ電極１８の一部を露出する開口部２４ｂとが形成されている。開口部２４ｂと外部接続電極３４ｂとの間の距離は例えば５μｍ以上に設定されている。開口部２４ｂと外部接続用電極３４ｂとの間の距離を５μｍ以上に設定するのは、後述するように、外部接続用電極３４ｂを介して浸入する水素や水分がキャパシタ部２０に達するのを引き出し電極２６ｂにより確実に防止するためである。
開口部２４ａ内における絶縁膜１２上及びキャパシタ電極１４上には、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極２６ａが形成されている。また、絶縁性バリア膜２２上及び開口部２４ｂ内には、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極２６ｂが形成されている。即ち、引き出し電極２６ｂは、開口部２４ｂを介してキャパシタ電極１８に接続されている。引き出し電極２６ａ、２６ｂを構成する導電性バリア膜としては、例えば非晶質のＴａＳｉＮ膜が用いられている。引き出し電極２６ａ、２６ｂの膜厚は、例えば１００ｎｍ程度とする。
本実施形態において、引き出し電極２６ａ、２６ｂとして非晶質膜を用いているのは、以下のような理由によるものである。即ち、多結晶膜の場合には、結晶粒どうしの間に隙間、即ち、結晶粒界が存在するため、水素や水分が結晶粒どうしの隙間を通り抜けやすい。これに対し、非晶質膜には結晶粒界が存在しないため、水素や水分は非晶質膜を通り抜けにくい。このため、本実施形態では、引き出し電極２６ａ、２６を構成する導電性バリア膜として非晶質膜を用いている。
絶縁性バリア膜２２上及び引き出し電極２６ａ、２６ｂ上には、絶縁性バリア膜２８が更に形成されている。絶縁性バリア膜２８の材料としては、例えば非晶質の酸化アルミニウム（アルミナ、Ａｌ２Ｏ３）膜を用いる。絶縁性バリア膜２８の膜厚は、例えば５０ｎｍ程度とする。絶縁性バリア膜２８は、後述する保護膜３０を硬化させる際や、外部接続用電極３４ａ、３４ｂを電気めっき法で形成する際に生じる水素ガス等が、キャパシタ部２０に達するのを、絶縁性バリア膜２２及び導電性バリア膜２６ａ、２６ｂと相俟って防止するためのものである。
なお、本実施形態において絶縁性バリア膜２８として非晶質膜を用いているのは、絶縁性バリア膜２２として非晶質膜を用いている上述した理由と同様である。
絶縁性バリア膜２８上には、例えば感光性ポリイミド樹脂より成る保護膜３０が形成されている。保護膜３０の厚さは、例えば２μｍ程度とする。
保護膜３０及び絶縁性バリア膜２８には、引き出し電極２６ａ、２６ｂに達する開口部３２ａ、３２ｂが形成されている。
開口部３２ａ、３２ｂ内には、チタン（Ｔｉ）膜と銅（Ｃｕ）膜とを順次積層して成る積層膜（図示せず）が形成されている。かかる積層膜は、密着層として機能する。
積層膜が形成された開口部３２ａ、３２ｂ内には、ニッケル（Ｎｉ）より成る外部接続用電極（パッド電極）３４ａ、３４ｂが形成されている。
外部接続用電極３４ａ、３４ｂ上には、例えばＳｎ−Ａｇ系の材料より成る半田バンプ３６が形成されている。
こうして本実施形態による薄膜キャパシタが構成されている。
本実施形態による薄膜キャパシタは、キャパシタ電極１４、１８が水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極２６ａ、２６ｂに接続されており、キャパシタ電極１４、１８から引き出された引き出し電極２６ａ、２６ｂに外部接続用電極３４ａ、３４ｂが接続されていることに主な特徴がある。
外部接続用電極とキャパシタ電極との間に単に導電性のバリア膜を挟んだ場合には、外部接続用電極を介して浸入する水素や水分が導電性バリア膜を通ってキャパシタ部に達するまでの距離は、導電性バリア膜の膜厚に相当する距離である。導電性バリア膜の膜厚は、通常は１００ｎｍ程度と薄い。このため、外部接続用電極とキャパシタ電極との間に単に導電性バリア膜を挟んだ場合には、外部接続用電極を介して浸入する水素や水分を導電性バリア膜により十分に遮断し得ず、水素や水分がキャパシタ誘電体膜に達し、電気的特性の劣化や信頼性の低下等を招いてしまう虞がある。
これに対し、本実施形態では、キャパシタ電極１４、１８と外部接続用電極３４ａ、３４ｂとが導電性バリア膜より成る引き出し電極２６ａ、２６ｂを介して接続されているため、外部接続用電極３４ａ、３４ｂを介して浸入する水素や水分が導電性バリア膜２６ａ、２６ｂを通ってキャパシタ電極１４、１８に達するまでの距離は、外部接続用電極３４ａ、３４ｂと引き出し電極２６ａ、２６ｂとが接続されている箇所と、キャパシタ電極１４、１８と引き出し電極２６ａ、２６ｂとが接続されている箇所との間の距離である。キャパシタ電極１４、１８と外部接続用電極３４ａ、３４ｂとを引き出し電極２６ａ、２６ｂを介して接続する場合には、外部接続用電極３４ａ、３４ｂと引き出し電極２６ａ、２６ｂとが接続されている箇所と、キャパシタ電極１４、１８と引き出し電極２６ａ、２６ｂとが接続されている箇所との間の距離は、数μｍ〜数百μｍ程度と十分に大きく設定することが可能である。このため、本実施形態のように、キャパシタ電極１４、１８と外部接続用電極３４ａ、３４ｂとを導電性バリア膜より成る引き出し電極２６ａ、２６ｂを介して接続した場合には、外部接続用電極３４ａ、３４ｂを介して浸入する水素や水分は引き出し電極２６ａ、２６ｂにおいて十分に遮断される。このため、本実施形態によれば、水素や水分がキャパシタ部２０に達するのを確実に防止することができ、水素や水分によりキャパシタ誘電体膜１６が劣化するのを防止することができる。従って、本実施形態によれば、電気的特性の劣化や信頼性の低下を防止し得る薄膜キャパシタを提供することができる。
（薄膜キャパシタの製造方法）
次に、本実施形態による薄膜キャパシタの製造方法を図２乃至図４を用いて説明する。図２乃至図４は、本実施形態による薄膜キャパシタの製造方法を示す工程断面図である。
まず、表面に絶縁膜１２が形成された支持基板１０を用意する。支持基板１０としては、例えば半導体基板を用いる。より具体的には、支持基板１０として例えばシリコン基板を用い、絶縁膜１２として例えばシリコン酸化膜が形成されている。
次に、かかる支持基板１０をスパッタリング装置（図示せず）の成膜室内に導入する。スパッタリング装置としては、例えば、マルチターゲット型のマグネトロンスパッタリング装置を用いる。
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＴｉＯ２より成る密着層（図示せず）を形成する。
次に、全面に、スパッタリング法により、キャパシタ電極（下部電極）を形成するための導電膜１４を形成する。導電膜１４としては、例えばＰｔ膜を形成する。導電膜１４の膜厚は、例えば１００ｎｍとする。
次に、全面に、スパッタリング法により、キャパシタ誘電体膜１６を形成する。キャパシタ誘電体膜１６としては、例えば多結晶のＢＳＴ膜を形成する。キャパシタ誘電体膜１６の膜厚は、例えば１００ｎｍとする。
次に、全面に、スパッタリング法により、キャパシタ電極（上部電極）を形成するための導電膜１８を形成する。導電膜１８としては、例えばＰｔ膜を形成する。導電膜１８の膜厚は、例えば１００ｎｍとする（図１（ａ）参照）。
この後、スパッタリング装置の成膜室内から支持基板１０を取り出す。
次に、全面に、スピンコート法により、フォトレジスト膜（図示せず）を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜をキャパシタ電極（上部電極）１８（図１参照）の平面形状にパターニングする。
次に、イオンミリング法により、フォトレジスト膜をマスクとして導電膜１８をパターニングする（図２（ｂ）参照）。これにより、キャパシタ誘電体膜１６に達する開口部１９が形成されたキャパシタ電極（上部電極）１８が形成される。
次に、全面に、スピンコート法により、フォトレジスト膜（図示せず）を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜をキャパシタ誘電体膜１６（図１参照）の平面形状にパターニングする。
次に、イオンミリング法により、フォトレジスト膜をマスクとしてキャパシタ誘電体膜１６をパターニングする（図２（ｃ）参照）。こうして、キャパシタ誘電体膜１６に導電膜１４に達する開口部１７が形成される。
次に、全面に、スピンコート法により、フォトレジスト膜（図示せず）を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜をキャパシタ電極（下部電極）１４（図１参照）の平面形状にパターニングする。
次に、イオンミリング法により、フォトレジスト膜をマスクとして導電膜１４をパターニングする。これにより、絶縁膜１２に達する開口部１５が形成されたキャパシタ電極（下部電極）１４が形成される。
こうして、キャパシタ電極１４とキャパシタ誘電体膜１６とキャパシタ電極１８とを有するキャパシタ部２０が形成される（図２（ｄ）参照）。
なお、本実施形態において、キャパシタ電極１４、キャパシタ誘電体膜１６及びキャパシタ電極１８をベタ状に連続して成膜した後に、キャパシタ電極１８、キャパシタ電極１６、及びキャパシタ電極１４を順次パターニングするのは、以下のような理由によるものである。
即ち、キャパシタ電極１４、キャパシタ誘電体膜１６及びキャパシタ電極１８を成膜する毎にパターニングした場合には、パターニングの際に生じるダストやバリの影響により、キャパシタ部２０の製造歩留りや信頼性が低下する虞がある。これに対し、キャパシタ電極１４、キャパシタ誘電体膜１６及びキャパシタ電極１８をベタ状に連続して成膜した後に、キャパシタ電極１８、キャパシタ誘電体膜１６、及びキャパシタ電極１４を順次パターニングする場合には、ダストやバリに起因して製造歩留りや信頼性が低下して虞がない。このため、本実施形態では、キャパシタ電極１４、キャパシタ誘電体膜１６及びキャパシタ電極１８をベタ状に連続して成膜した後に、キャパシタ電極１８、キャパシタ誘電体膜１６、及びキャパシタ電極１４を順次パターニングする。
次に、全面に、スパッタリング法により、水素又は水分の拡散を防止する絶縁性バリア膜２２を形成する。絶縁性バリア膜２２としては例えば非晶質のＢＳＴ膜を形成する。絶縁性バリア膜２２の膜厚は、例えば５０ｎｍとする。
次に、フォトリソグラフィ技術を用い、キャパシタ電極１４及び絶縁膜１２を露出する開口部２４ａと、キャパシタ電極１８の一部を露出する開口部２４ｂとを、絶縁性バリア膜２２に形成する。開口部２４ａは、キャパシタ電極１４の内縁部、即ち、キャパシタ電極１４のうちの開口部１５の周縁部を露出するように形成する（図３（ａ）参照）。
次に、全面に、スパッタリング法により、水素又は水分の拡散を防止する導電性バリア膜を形成する。かかる導電性バリア膜としては、例えば非晶質のＴａＳｉＮ膜を形成する。導電性バリア膜の膜厚は、例えば１００ｎｍとする。
次に、フォトリソグラフィ技術を用い、導電性バリア膜をパターニングする。こうして、開口部２４ａ内における絶縁膜１２上及びキャパシタ電極１４上に、導電性バリア膜より成る引き出し電極２６ａが形成される。また、絶縁性バリア膜２２上及び開口部２４ｂ内に、導電性バリア膜より成る引き出し電極２６ｂが形成される（図３（ｂ）参照）。
次に、全面に、スパッタリング法により、水素又は水分の拡散を防止する絶縁性バリア膜２８を形成する。絶縁性バリア膜２８としては、例えば非晶質の酸化アルミニウム（アルミナ）膜を形成する。絶縁性バリア膜２８の膜厚は、例えば５０ｎｍ程度とする（図３（ｃ）参照）。
次に、全面に、例えばスピンコート法により、保護膜３０を形成する。保護膜３０としては、例えば感光性ポリイミド樹脂より成る保護膜３０を形成する。保護膜３０の厚さは、例えば２μｍ程度とする。
次に、フォトリソグラフィ技術を用い、絶縁性バリア膜２８に達する開口部３２ａ、３２ｂを、保護膜３０に形成する（図４（ａ）参照）。
次に、開口部３２ａ、３２ｂ内に露出している絶縁性バリア膜２８をエッチング除去する。こうして、引き出し電極２６ａ、２６ｂに達する開口部３２ａ、３２ｂが、保護膜３０及び絶縁性バリア膜２８に形成される（図４（ｂ）参照）。
次に、例えばスパッタリング法により、Ｔｉ膜（図示せず）とＣｕ膜（図示せず）とを順次積層することにより積層膜を形成する。かかる積層膜は、密着層（図示せず）として機能するものである。また、かかる積層膜は、後工程で電気めっきを行う際にシード層としても機能する。
次に、全面に、スピンコート法により、フォトレジスト膜（図示せず）を形成する。
次に、フォトリソグラフィ技術を用い、フォトレジスト膜に開口部（図示せず）を形成する。かかる開口部は、外部接続用電極（パッド電極）３４ａ、３４ｂを形成するためのものである。
次に、電気めっき法により、開口部３２ａ、３２ｂ内及び開口部３２ａ、３２ｂの周囲における保護膜３０上に、例えばＮｉより成る外部接続用電極３４ａ、３４ｂを形成する。
次に、電気めっき法により、例えばＳｎ−Ａｇ系の材料より成る半田バンプ３６を形成する。この後、フォトレジスト膜を剥離する。
次に、外部接続用電極３４ａ、３４ｂの周囲に露出している積層膜をウエットエッチングにより除去する。
次に、リフロー装置を用いて半田バンプ３６を溶融させ、半田バンプ３６を半球状に成形する。
次に、ダイシングにより、支持基板１０を所定のサイズに切断する。
こうして本実施形態による薄膜キャパシタが製造される（図４（ｃ）参照）。
（評価結果）
本実施形態による薄膜キャパシタの評価結果について説明する。
図２２に示す提案されている薄膜キャパシタについて単位面積当たりの静電容量を測定したところ、５μＦ／ｃｍ２であった。
これに対し、本実施形態による薄膜キャパシタについて単位面積当たりの静電容量を測定したところ、５μＦ／ｃｍ２であった。
これらのことから、本実施形態による薄膜キャパシタにおける単位面積当たりの静電容量は、図２２に示す提案されている薄膜キャパシタにおける単位面積当たりの静電容量と同様であることがわかる。
また、図２２に示す提案されている薄膜キャパシタについて絶縁抵抗を測定したところ、絶縁抵抗は、印加電圧１．５Ｖにおいて約５０ＭΩであった。
これに対し、本実施形態による薄膜キャパシタについて絶縁抵抗を測定したところ、絶縁抵抗は、印加電圧１．５Ｖにおいて１０ＧΩ以上であった。
これらのことから、本実施形態によれば、絶縁抵抗の極めて高い薄膜キャパシタを実現し得ることが分かる。
また、図２２に示す提案されている薄膜キャパシタについて、ＰＣＢＴ試験（Pressure Cooker Bias Test）を行ったところ、ＰＣＢＴ試験後における絶縁抵抗は、印加電圧１．５Ｖにおいて約１ＭΩであった。なお、ＰＣＢＴ試験の条件は、圧力を２気圧とし、温度を１２５℃とし、湿度を８５％とし、印加電圧を３Ｖとし、試験時間を４８時間とした。
これに対し、本実施形態による薄膜キャパシタについて、ＰＣＢＴ試験を行ったところ、ＰＣＢＴ試験後における絶縁抵抗は、印加電圧１．５Ｖにおいて約１ＧΩであった。なお、ＰＣＢＴ試験の条件は、提案されている薄膜キャパシタに対するＰＣＢＴ試験の条件と同様に、圧力を２気圧とし、温度を１２５℃とし、湿度を８５％とし、印加電圧を３Ｖとし、試験時間を４８時間とした。
これらのことから、本実施形態によれば、電気的特性の劣化を著しく抑制し得ることが分かる。
［第２実施形態］
本発明の第２実施形態による薄膜キャパシタ及びその製造方法を図５乃至図８を用いて説明する。図５は、本実施形態による薄膜キャパシタを示す断面図及び平面図である。図５（ａ）は、図５（ｂ）のＡ−Ａ′線断面図である。図１乃至図４に示す第１実施形態による薄膜キャパシタ及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
（薄膜キャパシタ）
まず、本実施形態による薄膜キャパシタを図５を用いて説明する。
本実施形態による薄膜キャパシタは、キャパシタ電極１４に形成された開口部１５ａの内側に外部接続用電極３４ｂが形成されていることに主な特徴がある。
図５に示すように、支持基板１０の表面には、絶縁膜１２が形成されている。
絶縁膜１２上には、例えばＴｉＯ２より成る密着層（図示せず）が形成されている。
密着層上には、キャパシタ電極（下部電極）１４が形成されている。キャパシタ電極１４としては、例えば膜厚１００ｎｍのＰｔが形成されている。キャパシタ電極１４には、絶縁膜１２に達する開口部１５、１５ａが形成されている。
キャパシタ電極１４上には、キャパシタ誘電体膜１６が形成されている。キャパシタ誘電体膜１６の材料としては、例えば高誘電率材料が用いられている。より具体的には、キャパシタ誘電体膜１６として、多結晶のＢＳＴ膜が用いられている。キャパシタ誘電体膜１６の膜厚は、例えば１００ｎｍとする。キャパシタ誘電体膜１６には、キャパシタ電極１４に達する開口部１７、１７ａが開口部１５、１５ａに対応するように形成されている。開口部１７、１７ａの直径は、開口部１５、１５ａの直径より大きくなっている。
キャパシタ誘電体膜１６上には、キャパシタ電極（上部電極）１８が形成されている。キャパシタ電極１８としては、例えば膜厚１００ｎｍのＰｔ膜が形成されている。キャパシタ電極１８には、キャパシタ誘電体膜１６に達する開口部１９、１９ａが形成されている。開口部１９は、開口部１５、１７に対応するように形成されている。開口部１９ａは、開口部１５ａ、１７ａに対応するように形成されている。開口部１９、１９ａの直径は、開口部１７、１７ａの直径より大きくなっている。
こうして、キャパシタ電極１４とキャパシタ誘電体膜１６とキャパシタ電極１８とを有するキャパシタ部２０が構成されている。
キャパシタ部２０が形成された支持基板１０上には、水素又は水分の拡散を防止する絶縁性バリア膜２２が形成されている。絶縁性バリア膜２２は、キャパシタ部２０を覆うように形成されている。絶縁性バリア膜２２としては、例えば、キャパシタ誘電体膜１６と同一の材料より成る非晶質膜を用いる。ここでは、絶縁性バリア膜２２として非晶質のＢＳＴ膜を用いる。絶縁性バリア膜２２の膜厚は、例えば５０ｎｍ程度とする。
なお、ここでは、絶縁性バリア膜２２の材料として、キャパシタ誘電体膜１６と同一の材料より成る非晶質膜を用いる場合を例に説明したが、絶縁性バリア膜２２の材料として、キャパシタ誘電体膜１６と異なる材料を用いてもよい。
絶縁性バリア膜２２には、キャパシタ電極１４の内縁部及び絶縁膜１２を露出する開口部２４ａと、キャパシタ電極１８の一部を露出する開口部２４ｂと、絶縁膜１２を露出する開口部２４ｃとが形成されている。
絶縁膜１２上及びキャパシタ電極１４の内縁部上には、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極２６ａが形成されている。また、絶縁性バリア膜２２上、開口部２４ｂ、２４ｃ内には、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極２６ｃが形成されている。引き出し電極２６ａ、２６ｃを構成する導電性バリア膜としては、例えばＴａＳｉＮ膜が用いられている。引き出し電極２６ａ、２６ｃの厚さは、例えば１００ｎｍ程度とする。
絶縁性バリア膜２２上及び引き出し電極２６ａ、２６ｃ上には、絶縁性バリア膜２８が更に形成されている。絶縁性バリア膜２８の材料としては、例えば非晶質の酸化アルミニウム膜を用いる。絶縁性バリア膜２８の膜厚は、例えば５０ｎｍ程度とする。
絶縁性バリア膜２８上には、例えば感光性ポリイミドより成る保護膜３０が形成されている。保護膜３０の膜厚は、例えば２μｍ程度とする。
保護膜３０及び絶縁性バリア膜２８には、引き出し電極２６ａに達する開口部３２ａが形成されている。また、保護膜３０及び絶縁層２８には、引き出し電極２６ｃに達する開口部３２ｂが形成されている。
開口部３２ａ、３２ｂ内には、Ｔｉ膜とＣｕ膜とを順次積層して成る積層膜（図示せず）が形成されている。積層膜は、密着層として機能する。
積層膜が形成された開口部３２ａ、３２ｂ内には、Ｎｉより成る外部接続用電極３４ａ、３４ｂが形成されている。
外部接続用電極３４ａ、３４ｂ上には、例えばＳｎ−Ａｇ系の材料より成る半田バンプ３６が形成されている。
こうして本実施形態による薄膜キャパシタが構成されている。
本実施形態による薄膜キャパシタは、上述したように、キャパシタ電極１４に形成された開口部１５、１５ａの内側に外部接続用電極３４ａ、３４ｂが設けられていることに主な特徴がある。
本実施形態によれば、キャパシタ電極１４に形成された開口部１５、１５ａの内側に外部接続用電極３４ａ、３４ｂが設けられているため、薄膜キャパシタを回路基板（図示せず）等にボンディングする際にキャパシタ部２０にストレスが加わるのを防止することができる。従って、本実施形態によれば、更なる信頼性の向上を実現することができる。
（薄膜キャパシタの製造方法）
次に、本実施形態による薄膜キャパシタの製造方法を図６乃至図８を用いて説明する。図６乃至図８は、本実施形態による薄膜キャパシタの製造方法を示す工程断面図である。
まず、表面に絶縁膜１２が形成された支持基板１０を用意する。より具体的には、表面に例えばシリコン酸化膜１２が形成されたシリコン基板１０を用意する。
次に、かかる支持基板１０をスパッタリング装置の成膜室内に導入する。スパッタリング装置（図示せず）としては、例えば、マルチターゲット型のマグネトロンスパッタリング装置を用いる。
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＴｉＯ２より成る密着層（図示せず）を形成する。
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＰｔより成る導電膜１４を形成する。
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍの多結晶のＢＳＴ膜より成るキャパシタ誘電体膜１６を形成する。
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＰｔより成る導電膜１８を形成する（図６（ａ）参照）。
この後、スパッタリング装置の成膜室内から支持基板１０を取り出す。
次に、フォトリソグラフィ技術を用い、導電膜１８をパターニングする。これにより、キャパシタ誘電体膜１６に達する開口部１９、１９ａが形成されたキャパシタ電極１８が形成される（図６（ｂ）参照）。
次に、フォトリソグラフィ技術を用い、キャパシタ誘電体膜１６をパターニングする。これにより、キャパシタ誘電体膜１６に開口部１７、１７ａが形成される（図６（ｃ）参照）。
次に、フォトリソグラフィ技術を用い、導電膜１４をパターニングする。これにより、絶縁膜１２に達する開口部１５、１５ａが形成されたキャパシタ電極１４が形成される（図６（ｄ）参照）。
こうして、キャパシタ電極１４とキャパシタ誘電体膜１６とキャパシタ電極１８とを有するキャパシタ部２０が形成される。
次に、全面に、例えばスパッタリング法により、絶縁性バリア膜２２を形成する。絶縁性バリア膜２２としては、例えば膜厚５０ｎｍの非晶質のＢＳＴ膜を形成する。
次に、フォトリソグラフィ技術を用い、キャパシタ電極１４の内縁部及び絶縁膜１２を露出する開口部２４ａと、キャパシタ電極１８の一部を露出する開口部２４ｂと、絶縁膜１２を露出する開口部２４ｃとを、絶縁性バリア膜２２に形成する（図７（ａ）参照）。
次に、全面に、例えばスパッタリング法により、水素又は水分の拡散を防止する導電性バリア膜を形成する。かかる導電性バリア膜としては、例えば膜厚１００ｎｍの非晶質のＴａＳｉＮ膜を形成する。
次に、フォトリソグラフィ技術を用い、導電性バリア膜をパターニングする。こうして、絶縁膜１２上及びキャパシタ電極１４の内縁部上に、導電性バリア膜より成る引き出し電極２６ａが形成される。また、絶縁性バリア膜２２上及び開口部２４ｂ、２４ｃ内に、導電性バリア膜より成る引き出し電極２６ｃが形成される（図７（ｂ）参照）。
次に、全面に、例えばスパッタリング法により、水素又は水分の拡散を防止する絶縁性バリア膜２８を形成する。絶縁性バリア膜２８としては、例えば非晶質の酸化アルミニウム膜を形成する。絶縁性バリア膜２８の膜厚は、例えば５０ｎｍ程度とする（図７（ｃ）参照）。
次に、全面に、例えばスピンコート法により、例えば感光性ポリイミドより成る保護膜３０を形成する。保護膜３０の厚さは、例えば２μｍ程度とする。
次に、フォトリソグラフィ技術を用い、絶縁性バリア膜２８に達する開口部３２ａ、３２ｂを、保護膜３０に形成する（図８（ａ）参照）。
次に、開口部３２ａ、３２ｂ内に露出する絶縁性バリア膜２８をエッチング除去する。こうして、引き出し電極２６ａ、２６ｂに達する開口部３２ａ、３２ｂが、保護膜３０及び絶縁性バリア膜２８に形成される（図８（ｂ）参照）。
次に、例えばスパッタリング法により、Ｔｉ膜とＣｕ膜とを順次積層してなる積層膜（図示せず）を形成する。かかる積層膜は、密着層として機能する。また、かかる積層膜は、後工程で電気めっき法により外部接続用電極３４ａ、３４ｂを形成する際にシード層としても機能する。
次に、全面に、スピンコート法により、フォトレジスト膜（図示せず）を形成する。
次に、フォトリソグラフィ技術を用い、フォトレジスト膜に開口部（図示せず）を形成する。かかる開口部は、外部接続用電極３４ａ、３４ｂを形成するためのものである。
次に、電気めっき法により、開口部内に、例えばＮｉより成る外部接続用電極３４ａ、３４ｂを形成する。
次に、電気めっき法により、例えばＳｎ−Ａｇ系の材料より成る半田バンプ３６を形成する。この後、フォトレジスト膜を剥離する。
次に、外部接続用電極３４ａ、３４ｂの周囲に露出している積層膜をウエットエッチングにより除去する。
次に、リフロー装置を用いて半田バンプ３６を溶融させ、半田バンプ３６を半球状に成形する。
次に、ダイシングにより、支持基板１０を所定のサイズに切断する。
こうして本実施形態による薄膜キャパシタが製造される（図８（ｃ）参照）。
［第３実施形態］
本発明の第３実施形態による薄膜キャパシタ及びその製造方法を図９乃至図１３を用いて説明する。図９は、本実施形態による薄膜キャパシタを示す断面図及び平面図である。図９（ａ）は、図９（ｂ）のＡ−Ａ′線断面図である。図１乃至図８に示す第１又は第２実施形態による薄膜キャパシタ及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態による薄膜キャパシタは、キャパシタ電極１８上にキャパシタ誘電体膜３８が更に形成されており、かかるキャパシタ誘電体膜３８上にキャパシタ電極４０が更に形成されており、キャパシタ電極４０とキャパシタ電極１４とが電気的に接続されていることに主な特徴がある。
図９に示すように、キャパシタ電極１８上には、キャパシタ誘電体膜３８が形成されている。キャパシタ誘電体膜３８の材料としては、例えばキャパシタ誘電体膜１６の材料と同様に、高誘電率材料が用いられている。より具体的には、キャパシタ誘電体膜３８として、多結晶のＢＳＴ膜が用いられている。キャパシタ誘電体膜３８の膜厚は、例えば１００ｎｍとする。
キャパシタ誘電体膜３８上には、キャパシタ電極４０が形成されている。キャパシタ電極４０としては、例えば膜厚１００ｎｍのＰｔ膜が形成されている。キャパシタ電極４０は、後述する引き出し電極２６ｄを介してキャパシタ電極１４に電気的に接続されている。
こうして、キャパシタ電極１４、キャパシタ誘電体膜１６、キャパシタ電極１８、キャパシタ誘電体膜３８及びキャパシタ電極４０を有するキャパシタ部２０ａが構成されている。
キャパシタ部２０ａが形成された支持基板１０上には、水素又は水分の拡散を防止する絶縁性バリア膜２８が形成されている。絶縁性バリア膜２８は、キャパシタ部２０ａを覆うように形成されている。絶縁性バリア膜２８としては、例えばキャパシタ誘電体膜１６、３８と同一の材料より成る非晶質膜を用いる。ここでは、キャパシタ誘電体膜２８として非晶質のＢＳＴ膜を用いる。絶縁性バリア膜２８の膜厚は、例えば５０ｎｍ程度とする。
なお、ここでは、絶縁性バリア膜２８の材料として、キャパシタ誘電体膜１６、３８と同一の材料より成る非晶質膜を用いる場合を例に説明したが、絶縁性バリア膜２８の材料として、キャパシタ誘電体膜１６、３８と異なる材料を用いてもよい。
絶縁性バリア膜２２には、キャパシタ電極１４の内縁部及び絶縁膜１２を露出する開口部２４ａと、キャパシタ電極１８の一部を露出する開口部２４ｂと、絶縁膜１２の表面を露出する開口部２４ｃと、キャパシタ電極４０の一部を露出する開口部２４ｄとが形成されている。
開口部２４ｄ内、絶縁性バリア膜２２上、キャパシタ電極１４の内縁部上、及び絶縁膜１２上には、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極２６ｄが形成されている。また、キャパシタ電極１８の内縁部上、絶縁性バリア膜２２上、及び絶縁膜１２上には、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極２６ｃが形成されている。引き出し電極２６ｃ、２６ｄを構成する導電性バリア膜としては、例えば酸化イリジウム（ＩｒＯ２）膜が用いられている。引き出し電極２６ｃ、２６ｄの膜厚は、例えば１００ｎｍ程度とする。
絶縁性バリア膜２２上及び引き出し電極２６ｃ、２６ｄ上には、絶縁性バリア膜２８が更に形成されている。絶縁性バリア膜２８の材料としては、例えば非晶質の酸化アルミニウム膜を用いる。絶縁性バリア膜２８の膜厚は、例えば５０ｎｍ程度とする。
絶縁性バリア膜２８上には、例えば感光性ポリイミドより成る保護膜３０が形成されている。保護膜３０の厚さは、例えば２μｍ程度とする。
保護膜３０及び絶縁性バリア膜２８には、引き出し電極２６ｃ、２６ｄに達する開口部３２ａ、３２ｂが形成されている。
開口部３２ａ、３２ｂ内には、Ｔｉ膜とＣｕ膜とを順次積層して成る積層膜（図示せず）が形成されている。かかる積層膜は、密着層として機能する。積層膜が形成された開口部３２ａ、３２ｂ内には、Ｎｉより成る外部接続用電極３４ａ、３４ｂが形成されている。
外部接続用電極３４ａ、３４ｂ上には、例えばＳｎ−Ａｇ系の材料より成る半田バンプ３６が形成されている。
こうして本実施形態による薄膜キャパシタが構成されている。
本実施形態による薄膜キャパシタは、上述したように、キャパシタ電極１８上にキャパシタ誘電体膜３８が更に形成されており、かかるキャパシタ誘電体膜３８上にキャパシタ電極４０が更に形成されており、キャパシタ電極４０とキャパシタ電極１４とが引き出し電極２６ｄにより電気的に接続されていることに主な特徴がある。
本実施形態によれば、キャパシタ電極１４、４０とキャパシタ電極１６とが対向する総面積を大きくすることができるため、より静電容量の大きい薄膜キャパシタを提供することができる。
（薄膜キャパシタの製造方法）
次に、本実施形態による薄膜キャパシタの製造方法を図１０乃至図１３を用いて説明する。図１０乃至図１３は、本実施形態による薄膜キャパシタの製造方法を示す工程断面図である。
まず、表面に絶縁膜１２が形成された支持基板１０を用意する。より具体的には、例えば、表面にシリコン酸化膜１２が形成されたシリコン基板１０を用意する。
次に、かかる支持基板１０をスパッタリング装置（図示せず）の成膜室内に導入する。スパッタリング装置としては、例えば、マルチターゲット型のマグネトロンスパッタリング装置を用いる。
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＴｉＯ２より成る密着層（図示せず）を形成する。
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＰｔより成る導電膜１４を形成する。
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍの多結晶のＢＳＴ膜より成るキャパシタ誘電体膜１６を形成する。
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＰｔより成る導電膜１８を形成する。
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍの多結晶のＢＳＴ膜より成るキャパシタ誘電体膜３８を形成する。
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＰｔより成る導電膜４０を形成する（図１０（ａ）参照）。
この後、スパッタリング装置の成膜室内から支持基板１０を取り出す。
次に、フォトリソグラフィ技術を用い、導電膜４０をパターニングする。こうして、キャパシタ誘電体膜３８に達する開口部４１、４１ａが形成されたキャパシタ電極４０が形成される（図１０（ｂ）参照）
次に、フォトリソグラフィ技術を用い、キャパシタ誘電体膜３８をパターニングする。こうして、導電膜１８に達する開口部４１、４１ａが、キャパシタ誘電体膜３８に形成される（図１０（ｃ）参照）。
次に、フォトリソグラフィ技術を用い、導電膜１８をパターニングする。こうして、キャパシタ誘電体膜１６に達する開口部１９、１９ａが形成されたキャパシタ電極１８が形成される（図１０（ｄ）参照）
次に、フォトリソグラフィ技術を用い、キャパシタ誘電体膜１６をパターニングする。こうして、導電膜１４に達する開口部１７、１７ａが、キャパシタ誘電体膜１６に形成される（図１１（ａ）参照）。
次に、フォトリソグラフィ技術を用い、導電膜１４をパターニングする。これにより、絶縁膜１２に達する開口部１５、１５ａが形成されたキャパシタ電極１４が形成される（図１１（ｂ）参照）
こうして、キャパシタ電極１４、キャパシタ誘電体膜１６、キャパシタ電極１８、キャパシタ誘電体膜３８及びキャパシタ電極４０を有するキャパシタ部２０ａが形成される。
次に、全面に、スパッタリング法により、例えば膜厚５０ｎｍの非晶質のＢＳＴ膜より成る絶縁性バリア膜２２を形成する。
次に、フォトリソグラフィ技術を用い、キャパシタ電極１４の内縁部及び絶縁膜１２を露出する開口部２４ａと、キャパシタ電極１８の一部を露出する開口部２４ｂと、絶縁膜１２を露出する開口部２４ｃと、キャパシタ電極４０の一部を露出する開口部２４ｄとを、絶縁性バリア膜２２に形成する（図１１（ｃ）参照）。
次に、全面に、スパッタリング法により、水素又は水分の拡散を防止する導電性バリア膜を形成する。かかる導電性バリア膜としては、例えば膜厚１００ｎｍの非晶質の酸化イリジウム（ＩｒＯ２）膜を形成する。
次に、フォトリソグラフィ技術を用い、導電性バリア膜をパターニングする。こうして、開口部２４ａ内における絶縁膜１２上及びキャパシタ電極１４の内縁部上に、導電性バリア膜より成る引き出し電極２６ｄが形成される。また、キャパシタ電極１８の内縁部上、絶縁性バリア膜２２上及び絶縁膜１２上に、導電性バリア膜より成る引き出し電極２６ｃが形成される（図１２（ａ）参照）。
次に、全面に、スパッタリング法により、水素又は水分の拡散を防止する絶縁性バリア膜２８を形成する。絶縁性バリア膜２８としては、例えば非晶質の酸化アルミニウム膜を形成する。絶縁性バリア膜２８の膜厚は、例えば５０ｎｍ程度とする（図１２（ｂ）参照）。
次に、全面に、例えばスピンコート法により、例えば感光性ポリイミドより成る保護膜３０を形成する。保護膜３０の厚さは、例えば２μｍ程度とする。
次に、フォトリソグラフィ技術を用い、絶縁性バリア膜２８に達する開口部３２ａ、３２ｂを、保護膜３０に形成する（図１２（ｃ）参照）。
次に、開口部３２ａ、３２ｂ内に露出する絶縁性バリア膜２８をエッチング除去する。こうして、引き出し電極２６ａ、２６ｂに達する開口部３２ａ、３２ｂが、保護膜３０及び絶縁性バリア膜２８に形成される。
次に、例えばスパッタリング法により、Ｔｉ膜とＣｕ膜とを順次積層して成る積層膜を形成する。
次に、全面に、スピンコート法により、フォトレジスト膜（図示せず）を形成する。
次に、フォトリソグラフィ技術を用い、フォトレジスト膜に開口部を形成する。かかる開口部は、外部接続用電極３４ａ、３４ｂを形成するためのものである。
次に、電気めっき法により、開口部３２ａ、３２ｂ内に、例えばＮｉより成る外部接続用電極３４ａ、３４ｂを形成する。
次に、電気めっき法により、例えばＳｎ−Ａｇ系の材料より成る半田バンプ３６を形成する。この後、フォトレジスト膜を剥離する。
次に、Ｃｕ膜及びＴｉ膜より成る積層膜をウエットエッチングにより除去する。
次に、リフロー装置を用いて半田バンプ３６を溶融させ、半田バンプ３６を半球状に成形する。
次に、ダイシングにより、支持基板１０を所定のサイズに切断する。
こうして本実施形態による薄膜キャパシタが製造される（図１３（ｂ）参照）。
（評価結果）
本実施形態による薄膜キャパシタの評価結果について説明する。
図２２に示す提案されている薄膜キャパシタでは、上述したように、単位面積当たりの静電容量は５μＦ／ｃｍ２であった。
これに対し、本実施形態による薄膜キャパシタについて単位面積当たりの静電容量を測定したところ、９μＦ／ｃｍ２であった。
これらのことから、本実施形態によれば、単位面積当たりの静電容量の大きい薄膜キャパシタを実現し得ることが分かる。本実施形態において単位面積当たりの静電容量の大きい薄膜キャパシタが得られるのは、キャパシタ電極１８の上方及び下方にそれぞれキャパシタ電極１４、３０が形成されているためである。
また、図２２に示す提案されている薄膜キャパシタでは、上述したように、絶縁抵抗は、印加電圧１．５Ｖにおいて約５０ＭΩであった。
これに対し、本実施形態による薄膜キャパシタについて絶縁抵抗を測定したところ、絶縁抵抗は、印加電圧１．５Ｖにおいて１０ＧΩ以上であった。
これらのことから、本実施形態によれば、絶縁抵抗の極めて高い薄膜キャパシタを実現し得ることが分かる。
また、図２２に示す提案されている薄膜キャパシタでは、ＰＣＢＴ試験後における絶縁抵抗は、印加電圧１．５Ｖにおいて約１ＭΩであった。なお、ＰＣＢＴ試験の条件は、上述したように、圧力を２気圧とし、温度を１２５℃とし、湿度を８５％とし、印加電圧を３Ｖとし、試験時間を４８時間とした。
これに対し、本実施形態による薄膜キャパシタについて、ＰＣＢＴ試験を行ったところ、ＰＣＢＴ試験後における絶縁抵抗は、印加電圧１．５Ｖにおいて約１ＧΩであった。なお、ＰＣＢＴ試験の条件は、提案されている薄膜キャパシタに対するＰＣＢＴ試験の条件と同様に、圧力を２気圧とし、温度を１２５℃とし、湿度を８５％とし、印加電圧を３Ｖとし、試験時間を４８時間とした。
これらのことから、本実施形態によれば、電気的特性の劣化を著しく抑制し得ることが分かる。
［第４実施形態］
本発明の第４実施形態による薄膜キャパシタ及びその製造方法を図１４乃至図１７を用いて説明する。図１４は、本実施形態による薄膜キャパシタを示す断面図である。図１乃至図１３に示す第１乃至第３実施形態による薄膜キャパシタ及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態による薄膜キャパシタは、インターポーザとして機能するものである。インターポーザとは、例えば回路基板等と半導体素子（ＬＳＩ）等との間に設けられるものである。本出願の明細書及び特許請求の範囲において、薄膜キャパシタとは、インターポーザをも含むものとする。
図１４に示すように、支持基板１０上には、絶縁膜１２が形成されている。
絶縁膜１２上には、例えば膜厚１００ｎｍの酸化チタン（ＴｉＯ２）より成る密着層が形成されている。
密着層上には、例えば膜厚１００ｎｍのＰｔより成るキャパシタ電極１４が形成されている。キャパシタ電極１４には、絶縁膜１２に達する開口部１５、１５ａが形成されている。
キャパシタ電極１４上には、例えば膜厚１００ｎｍのＢＳＴより成るキャパシタ誘電体膜１６が形成されている。キャパシタ誘電体膜１６には、キャパシタ電極１４に達する開口部１７、１７ａが形成されている。開口部１７、１７ａは、開口部１３、１３ａに対応するように形成されている。
キャパシタ誘電体膜１６上には、例えば膜厚１００ｎｍのＰｔより成るキャパシタ電極１８が形成されている。キャパシタ電極１８には、キャパシタ誘電体膜１６に達する開口部１９、１９ａが形成されている。開口部１９、１９ａは、開口部１５、１５ａに対応するように形成されている。
キャパシタ電極１８上には、例えば膜厚１００ｎｍのＢＳＴより成るキャパシタ誘電体膜３８が形成されている。キャパシタ誘電体膜３８には、キャパシタ電極１８に達する開口部３９、３９ａが形成されている。開口部３９、３９ａは、開口部１５、１５ａに対応するように形成されている。
キャパシタ誘電体膜３８上には、例えば膜厚１００ｎｍのＰｔより成るキャパシタ電極４０が形成されている。キャパシタ電極４０は、引き出し電極２６ｄを介してキャパシタ電極１４に電気的に接続されている。キャパシタ電極４０には、キャパシタ誘電体膜３８に達する開口部４１、４１ａが形成されている。開口部４１、４１ａは、開口部１５、１５ａに対応するように形成されている。
こうして、キャパシタ電極１４、キャパシタ誘電体膜１６、キャパシタ電極１８、キャパシタ誘電体３８膜及びキャパシタ電極４０を有するキャパシタ部２０ａが構成されている。
キャパシタ部２０ａが形成された支持基板１０上には、水素又は水分の拡散を防止する絶縁性バリア膜２２が形成されている。絶縁性バリア膜２２は、キャパシタ部２０ａを覆うように形成されている。絶縁性バリア膜２２としては、例えばキャパシタ誘電体膜１６と同一の材料より成る非晶質膜を用いる。ここでは、絶縁性バリア膜２２として、例えば膜厚５０ｎｍの非晶質のＢＳＴ膜を用いる。
なお、ここでは、絶縁性バリア膜２２の材料として、キャパシタ誘電体膜１６、３８と同一の材料より成る非晶質膜を用いる場合を例に説明したが、絶縁性バリア膜２２の材料として、キャパシタ誘電体膜１６、３８と異なる材料を用いてもよい。
絶縁性バリア膜２２には、キャパシタ電極１４の内縁部及び絶縁膜１２を露出する開口部２４ａと、キャパシタ電極４０の一部を露出する開口部２４ｄと、絶縁膜１２を露出する開口部２４ｃと、キャパシタ電極１８の内縁部を露出する開口部２４ｂとが形成されている。
開口部２４ｄ内、絶縁性バリア膜２２上、キャパシタ電極１４の内縁部上、及び絶縁膜１２上には、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極２６ｄが形成されている。また、キャパシタ電極１８の内縁部上、絶縁性バリア膜２２上、及び絶縁膜１２上には、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極２６ｃが形成されている。引き出し電極２６ｃ、２６ｄを構成する導電性バリア膜としては、例えば膜厚１００ｎｍの酸化イリジウム（ＩｒＯ２）膜が用いられている。
絶縁性バリア膜２２上及び引き出し電極２６ｃ、２６ｄ上には、絶縁性バリア膜２８が更に形成されている。絶縁性バリア膜２８としては、例えば膜厚５０ｎｍの非晶質の酸化アルミニウム膜が用いられている。
絶縁性バリア膜２８上には、例えば膜厚２μｍの感光性ポリイミドより成る保護膜３０が形成されている。
保護膜３０及び絶縁性バリア膜２８には、引き出し電極２６ｃ、２６ｄに達する開口部３２ａ、３２ｂが形成されている。
開口部３２ａ、３２ｂ内には、Ｔｉ膜とＣｕ膜とを順次積層して成る積層膜（図示せず）が形成されている。
積層膜が形成された開口部３２ａ、３２ｂ内には、例えばＮｉより成る部分電極３４ａ、３４ｂが形成されている。部分電極３４ａ、３４ｂは、貫通電極５４ａ、５４ｂの一部を構成するものである。
部分電極３４ａ、３４ｂ上には、例えばＳｎ−Ａｇ系の材料より成る半田バンプ３６が形成されている。
支持基板１０及び絶縁膜には、引き出し電極２６ｃ、２６ｄに達する貫通孔４２ａ、４２ｂが形成されている。
貫通孔４２ａ、４２ｂ内及び支持基板１０の下面側（キャパシタ部２０ａが形成されている側とは反対側の面）には、例えば樹脂より成る絶縁膜４４が形成されている。
絶縁膜１２及び絶縁膜４４には、引き出し電極２６ｃ、２６ｄに達する貫通孔４６ａ、４６ｂが形成されている。
開口部４６ａ、４６ｂ内における引き出し電極２６ｃ、２６ｄの下面側（部分電極３４ａ、３４ｂに接する側とは反対側）には、水素又は水分の拡散を防止する導電性バリア膜４８が形成されている。
絶縁膜４４及び導電性バリア膜４８が形成された貫通孔内には、例えばＮｉより成る部分電極５０ａ、５０ｂが形成されている。部分電極５０ａ、５０ｂは、貫通電極５４ａ、５４ｂの一部を構成するものである。部分電極３４ａと部分電極５０ａとにより貫通電極５４ａが構成されている。また、部分電極３４ｂと部分電極５０ｂとにより貫通電極５４ｂが構成されている。
部分電極５０ａ、５０ｂの下面側（導電性バリア膜４８に接する面とは反対側）には、例えばＳｎ−Ａｇ系の材料より成る半田バンプ５２が形成されている。
こうして本実施形態による薄膜キャパシタ４が構成されている。
本実施形態による薄膜キャパシタは、例えば回路基板（図示せず）とＬＳＩ（図示せず）との間に設けられる。薄膜キャパシタを回路基板とＬＳＩとの間に設ければ、ＬＳＩとキャパシタ部２０ａとの間のインダクタンスを極めて小さくすることが可能となる。このため、本実施形態によれば、電源電圧変動や高周波ノイズ等をより確実に除去することが可能となる。
（薄膜キャパシタの製造方法）
次に、本実施形態による薄膜キャパシタの製造方法を図１５乃至図１７を用いて説明する。図１５乃至図１７は、本実施形態による薄膜キャパシタを示す工程断面図である。
まず、表面に絶縁膜１２が形成された支持基板１０を用意する工程から、部分電極３４ａ、３４ｂ上に半田バンプ３６を成形する工程までは、図１０（ａ）乃至図１３（ｂ）に示す第３実施形態による薄膜キャパシタの製造方法と同様であるので、説明を省略する（図１５（ａ）参照）。
次に、支持基板１０の表面側（保護膜３０、半田バンプ３６等が形成されている面側）を、例えば粘着テープ（図示せず）を用いて図示しない台座（保持基板）に接着する。かかる粘着テープとしては、例えばＵＶテープを用いる。ＵＶテープとは、接着時には強力な接着力を有し、紫外線（ＵＶ）を照射すると粘着力が急激に弱くなる性質を有する粘着テープである。
次に、例えばバックグラインダを用い、支持基板１０の厚さが５０μｍ程度になるまで、支持基板１０の裏面側（キャパシタ部２０ａ等が形成されている面とは反対側の面）を研磨する（図１５（ｂ）参照）。
次に、スピンコート法により、支持基板１０の裏面側にフォトレジスト膜を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜をパターニングする。これにより、貫通孔４２ａ、４２ｂ（図１５（ｃ）参照）を形成するための開口部がフォトレジスト膜に形成される。
次に、フォトレジスト膜をマスクとし、絶縁膜１２をエッチングストッパとして、支持基板１０をウエットエッチングすることにより、貫通孔４２ａ、４２ｂを形成する。エッチング液としては、例えばフッ酸と硝酸とを混合溶液を用いる。貫通孔４２ａ、４２ｂの直径は、例えば１００μｍ程度とする。貫通孔４２ａ、４２ｂのピッチは、例えば２５０μｍ程度とする（図１５（ｃ）参照）。
次に、スピンコート法により、支持基板１０の裏面側に例えばエポキシ樹脂を塗布する。この後、熱処理を行うことによりエポキシ樹脂を硬化させる。こうして、エポキシ樹脂より成る絶縁膜４４が形成される（図１６（ａ）参照）。
次に、例えばＡｒＦエキシマレーザを用い、絶縁膜４４に貫通孔４６ａを形成する。貫通孔４６ａの直径は、例えば７０μｍ程度とする。この際、貫通孔４６ａ内に露出する絶縁膜１２も除去される（図１６（ｂ）参照）。
次に、支持基板１０の裏面側に、スパッタリング法により、水素又は水分の拡散を防止する導電性バリア膜を形成する。かかる導電性バリア膜としては、例えば膜厚２００ｎｍの非晶質のＴａＳｉＮ膜を形成する。
次に、イオンミリングにより、支持基板１０の裏面側と貫通孔４６ａ、４６ｂの側面とに存在している導電性バリア膜を除去する。こうして、貫通孔４６ａ、４６ｂ内における引き出し電極２６ｃ、２６ｄの下面側に、導電性バリア膜４８が形成される（図１６（ｃ）参照）。
次に、例えばスパッタリング法により、支持基板の裏面側に、Ｔｉ膜とＣｕ膜とを順次積層して成る積層膜を形成する。かかる積層膜は、密着層として機能する。また、かかる積層膜は、後工程で電気めっきを行う際にシード層としても機能する。
次に、全面に、スピンコート法により、支持基板１０の裏面側に、フォトレジスト膜（図示せず）を形成する。
次に、フォトリソグラフィ技術を用い、フォトレジスト膜に開口部（図示せず）を形成する。かかる開口部は、部分電極５０ａ、５０ｂを形成するためのものである。
次に、電気めっき法により、開口部内に、例えばＮｉより成る部分電極５０ａ、５０ｂを形成する。部分電極３４ａと部分電極５０ａとにより貫通電極５４ａが構成される。また、部分電極３４ｂと部分電極５０ｂとにより貫通電極５４ｂが構成される。
次に、電気めっき法により、例えばＳｎ−Ａｇ系の材料より成る半田バンプ５２を形成する。この後、フォトレジスト膜を剥離する。
次に、Ｃｕ膜及びＴｉ膜より成る積層膜をウエットエッチングにより除去する。
次に、ダイシングにより、支持基板１０を所定のサイズに切断する。
こうして本実施形態による薄膜キャパシタが製造される（図１７参照）。
（評価結果）
本実施形態による薄膜キャパシタの評価結果について説明する。
図２２に示す提案されている薄膜キャパシタでは、上述したように、単位面積当たりの静電容量は５μＦ／ｃｍ２程度であった。
これに対し、本実施形態による薄膜キャパシタについて単位面積当たりの静電容量を測定したところ、８μＦ／ｃｍ２であった。
これらのことから、本実施形態によれば、単位面積当たりの静電容量の大きい薄膜キャパシタを実現し得ることが分かる。本実施形態において単位面積当たりの静電容量の大きい薄膜キャパシタが得られるのは、キャパシタ電極１８の上方及び下方にキャパシタ電極１４、４０が形成されているため、キャパシタ電極１８とキャパシタ電極１４、４０とが対向する総面積が大きくなるためである。
また、提案されている薄膜キャパシタでは、上述したように、絶縁抵抗は、印加電圧１．５Ｖにおいて約５０ＭΩであった。
これに対し、本実施形態による薄膜キャパシタについて絶縁抵抗を測定したところ、絶縁抵抗は、印加電圧１．５Ｖにおいて１０ＧΩ以上であった。
これらのことから、本実施形態によれば、絶縁抵抗の極めて高い薄膜キャパシタを実現し得ることが分かる。
また、図２２に示す提案されている薄膜キャパシタでは、ＰＣＢＴ試験後における絶縁抵抗は、印加電圧１．５Ｖにおいて約１ＭΩであった。なお、ＰＣＢＴ試験の条件は、上述したように、圧力を２気圧とし、温度を１２５℃とし、湿度を８５％とし、印加電圧を３Ｖとし、試験時間を４８時間とした。
これに対し、本実施形態による薄膜キャパシタについて、ＰＣＢＴ試験を行ったところ、ＰＣＢＴ試験後における絶縁抵抗は、印加電圧１．５Ｖにおいて約１０ＭΩであった。なお、ＰＣＢＴ試験の条件は、提案されている薄膜キャパシタに対するＰＣＢＴ試験の条件と同様に、圧力を２気圧とし、温度を１２５℃とし、湿度を８５％とし、印加電圧を３Ｖとし、試験時間を４８時間とした。
これらのことから、本実施形態によれば、電気的特性の劣化を著しく抑制し得ることが分かる。
［第５実施形態］
本発明の第５実施形態による電子装置を図１８を用いて説明する。図１８は、本実施形態による電子装置を示す断面図である。図１乃至図１７に示す第１乃至第４実施形態による薄膜キャパシタ及びその製造方法等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態による電子装置（キャパシタ内蔵パッケージ）は、上述した第１乃至第３実施形態のいずれかによる薄膜キャパシタ２が用いられていることに主な特徴がある。
パッケージ基板（回路基板）５５には、配線（図示せず）等が形成されている。パッケージ基板５５の下面側には、ピン５６が設けられている。ピン５６は、本実施形態による電子装置を他の回路基板（図示せず）に実装する際に、かかる他の回路基板と本実施形態による電子装置とを電気的に接続するためのものである。かかるピン５６は、パッケージ基板５５に形成された配線に電気的に接続されている。パッケージ基板５５の上面側及び下面側には、それぞれ複数の電極（図示せず）が設けられている。かかる電極は、パッケージ基板５５に形成された配線等に電気的に接続されている。
パッケージ基板５５上には、ＬＳＩ（半導体素子）５８が実装されている。パッケージ基板５５に形成された電極とＬＳＩ５８に形成された電極（図示せず）とは、半田バンプ６０を介して電気的に接続されている。パッケージ基板５５とＬＳＩ５８との隙間には、アンダーフィル剤６２が充填されている。
ＬＳＩ５８が実装されたパッケージ基板５５上には、ＬＳＩ５８を囲むように、フレーム６４が設けられている。
ＬＳＩ５８上には、サーマルコンパウンド６６、即ち、熱伝導性グリースが塗布されている。
サーマルコンパウンド６６が塗布されたＬＳＩ５８上には、放熱板６８が設けられている。
一方、パッケージ基板５５の下面側には、上述した第１乃至第３実施形態のいずれかによる薄膜キャパシタ２が実装されている。薄膜キャパシタ２の電極３４ａ、３４ｂとパッケージ基板５５の電極とは、半田バンプ３６を介して電気的に接続されている。薄膜キャパシタ２は、アンダーフィル剤６９により覆われている。
こうして、本実施形態による電子装置（キャパシタ内蔵パッケージ）が構成されている。
本実施形態によれば、電気的特性が良好で信頼性の高い薄膜キャパシタ２が用いられているため、電気的特性が良好で信頼性の高い電子装置を提供することができる。
［第６実施形態］
本発明の第６実施形態による電子装置を図１９を用いて説明する。図１９は、本実施形態による電子装置を示す断面図である。図１乃至図１８に示す第１乃至第５実施形態による薄膜キャパシタ及びその製造方法等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態による電子装置（キャパシタ内蔵パッケージ）は、上述した第４実施形態による薄膜キャパシタ４が用いられていることに主な特徴がある。
パッケージ基板（回路基板）７０には、配線（図示せず）等が形成されている。パッケージ基板７０の上面側及び下面側には、それぞれ複数の電極（図示せず）が設けられている。かかる電極は、パッケージ基板７０に形成された配線等に電気的に接続されている。パッケージ基板７０に形成された電極には、半田バンプ７２が形成されている。半田バンプ７２は、本実施形態による電子装置を他の回路基板（図示せず）に実装する際に、かかる他の回路基板と本実施形態による電子装置とを電気的に接続するためのものである。
パッケージ基板７０上には、上述した第４実施形態による薄膜キャパシタ４が実装されている。薄膜キャパシタ４は、インターポーザとして機能するものである。薄膜キャパシタ４に形成された貫通電極５４ａ、５４ｂ（図１４参照）と、パッケージ基板７０に形成された電極（図示せず）とは、半田バンプ５２を介して電気的に接続されている。
薄膜キャパシタ４上には、ＬＳＩ（半導体素子）５８が実装されている。薄膜キャパシタ４に形成された貫通電極５４ａ、５４ｂ（図１４参照）とＬＳＩ５８に形成された電極（図示せず）とは、半田バンプ３６を介して電気的に接続されている。
パッケージ基板７０上には、パッケージ基板７０と薄膜キャパシタ４との隙間、及び、薄膜キャパシタ４とＬＳＩ５８との隙間を埋めるように、アンダーフィル剤が充填されている。
薄膜キャパシタ４及びＬＳＩ５８が実装されたパッケージ基板７０上には、薄膜キャパシタ４及びＬＳＩ５８を囲むようにフレーム６４が設けられている。
ＬＳＩ５８上には、サーマルコンパウンド６６、即ち、熱伝導性グリースが塗布されている。
サーマルコンパウンド６６が塗布されたＬＳＩ５８上には、放熱板６８が設けられている。
こうして、本実施形態による電子装置（キャパシタ内蔵パッケージ）が構成されている。
本実施形態によれば、電気的特性が良好で信頼性の高い薄膜キャパシタ４が用いられているため、電気的特性が良好で信頼性の高い電子装置を提供することができる。
［第７実施形態］
本発明の第７実施形態による回路基板を図２０を用いて説明する。図２０は、本実施形態による回路基板を示す断面図である。なお、図２０は、本実施形態による回路基板７４上にＬＳＩ５８が実装されている状態を示している。図１乃至図１９に示す第１乃至第６実施形態による薄膜キャパシタ等及びその製造方法等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態による回路基板（キャパシタ内蔵基板）は、第１乃至第３実施形態のいずれかによる薄膜キャパシタ２が内蔵されていることに主な特徴がある。
図２０に示すように、本実施形態による回路基板は、樹脂層７６と、所定の形状にパターニングされた配線層７８とを、交互に積層することにより形成されている。
樹脂層７６には、上述した第１乃至第３実施形態のいずれかによる薄膜キャパシタ２が埋め込まれている。
薄膜キャパシタ２は、樹脂層７６に埋め込まれたビア８０及び半田バンプ８２を介して、ＬＳＩ５８の電子回路（図示せず）に電気的に接続されている。また、樹脂層７６に埋め込まれた配線７８は、ビア８０及び半田バンプ８２を介して、ＬＳＩ５８の電子回路（図示せず）に電気的に接続されている。
こうして、本実施形態による回路基板（キャパシタ内蔵基板）７４が構成されている。
本実施形態によれば、電気的特性が良好で信頼性の高い薄膜キャパシタ２が埋め込まれているため、電気的特性が良好で信頼性の高い回路基板７４を提供することができる。
［第８実施形態］
本発明の第８実施形態による回路基板を図２１を用いて説明する。図２１は、本実施形態による回路基板を示す断面図である。なお、図２１は、本実施形態による回路基板８４上にＬＳＩ５８が実装されている状態を示している。図１乃至図２０に示す第１乃至第７実施形態による薄膜キャパシタ等及びその製造方法等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態による回路基板（薄膜キャパシタ内蔵基板）は、第４実施形態による薄膜キャパシタ４が内蔵されていることに主な特徴がある。
図２１に示すように、本実施形態による回路基板８４は、樹脂層７６と、所定の形状にパターニングされた配線層７８とを、交互に積層することにより構成されている。
樹脂層７６には、上述した第４実施形態による薄膜キャパシタ４が埋め込まれている。
樹脂層７６に埋め込まれた配線７８は、樹脂層に埋め込まれたビア８０、薄膜キャパシタ４の貫通電極５４ａ、５４ｂ（図１４参照）及び半田バンプ８２を介して、ＬＳＩ５８に電気的に接続されている。
こうして、本実施形態による回路基板（薄膜キャパシタ内蔵基板）８４が構成されている。
本実施形態によれば、電気的特性が良好で信頼性の高い薄膜キャパシタ４が埋め込まれているため、電気的特性が良好で信頼性の高い回路基板８４を提供することができる。
［第９実施形態］
本発明の第９実施形態による薄膜キャパシタ及びその製造方法を図２２乃至図２５を用いて説明する。図２２は、本実施形態による薄膜キャパシタを示す断面図である。図１乃至図２１に示す第１乃至第８実施形態による薄膜キャパシタ等及びその製造方法等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
（薄膜キャパシタ）
まず、本実施形態による薄膜キャパシタを図２２を用いて説明する。
本実施形態による薄膜キャパシタは、水素又は水分の拡散を防止する導電性バリア膜８６ａ、８６ｂがキャパシタ電極１４、１８上にそれぞれ形成されており、かかる導電性バリア膜８６ａ、８６ｂを介して外部接続用電極３４ａ、３４ｂがキャパシタ電極１４、１８にそれぞれ電気的に接続されていることに主な特徴がある。
図２２に示すように、支持基板１０の表面には、絶縁膜１２が形成されている。
絶縁膜１２上には、例えばＴｉＯ２より成る密着層（図示せず）が形成されている。
密着層上には、キャパシタ電極（下部電極）１４が形成されている。キャパシタ電極１４としては、例えば膜厚１００ｎｍのＰｔが形成されている。
キャパシタ電極１４上には、キャパシタ誘電体膜１６が形成されている。キャパシタ誘電体膜１６の材料としては、例えば高誘電率材料が用いられている。より具体的には、キャパシタ誘電体膜１６として、多結晶のＢＳＴ膜が用いられている。キャパシタ誘電体膜１６の膜厚は、例えば１００ｎｍとする。
キャパシタ誘電体膜１６上には、キャパシタ電極（上部電極）１８が形成されている。キャパシタ電極１８としては、例えば膜厚１００ｎｍのＰｔ膜が形成されている。キャパシタ電極１８及びキャパシタ誘電体膜１６には、キャパシタ電極１４に達する開口部１９が形成されている。
こうして、キャパシタ電極１４とキャパシタ誘電体膜１６とキャパシタ電極１８とを有するキャパシタ部２０が構成されている。
開口部１９内におけるキャパシタ電極１４上には、水素又は水分の拡散を防止する導電性バリア膜８６ａが形成されている。また、キャパシタ電極１８上には、水素又は水分の拡散を防止する導電性バリア膜８６ｂが形成されている。導電性バリア膜８６ａと導電性バリア膜８６ｂとは、同一導電膜をパターニングすることにより形成したものである。導電性バリア膜８６ａ、８６ｂとしては、例えばＩｒＯ２膜が用いられている。本実施形態において、導電性バリア膜８６ａ、８６ｂの材料としてＩｒＯ２膜を用いているのは、ＩｒＯ２膜は水素や水分の拡散を防止する機能が非常に優れているためである。導電性バリア膜８６ａ、８６ｂの膜厚は、例えば５０ｎｍ程度とする。
本実施形態において、導電性バリア膜８６ａと導電性バリア膜８６ｂとを同一導電膜により構成しているのは、以下のような理由によるものである。即ち、導電性バリア膜８６ａ、８６ｂの材料として用いられているＩｒＯ２膜は、水素や水分の拡散を防止する機能が非常に優れている一方、内部応力が非常に大きい。このため、導電性バリア膜８６ａと導電性バリア膜８６ｂとを別個の工程で複数層形成した場合には、キャパシタ部２０に大きなストレスが加わり、膜の剥がれ等の問題が生ずる虞がある。本実施形態では、後述するように、全面に導電性バリア膜８６を形成し（図２３（ｄ）参照）、この後、導電性バリア膜８６をパターニングすることにより、導電性バリア膜８６ａと導電性バリア膜８６ｂとを形成するため（図２４（ａ）参照）、キャパシタ部２０に大きなストレスが加わるのを防止することができ、膜の剥がれ等の問題が生ずるのを防止することができる。
導電性バリア膜８６ａ、８６ｂ上には、導電膜８８ａ、８８ｂが形成されている。かかる導電膜８８ａ、８８ｂは、保護膜３０をエッチングして開口部３２ａ、３２ｂを形成する際に導電性バリア膜８６ａ、８６ｂまでもがエッチング除去されるのを防止するためのものである。導電性バリア膜８６ａ、８６ｂがエッチング除去されないため、水素又は水分の拡散を導電性バリア膜８６ａ、８６ｂにより十分に防止することが可能となる。
導電性バリア膜８６ａと導電膜８８ａとにより導電層９０ａが構成されている。導電性バリア膜８６ｂと導電膜８８ｂとにより導電層９０ｂが構成されている。
キャパシタ部２０、導電層９０ａ及び導電層９０ｂが形成された支持基板１０上には、水素又は水分の拡散を防止する絶縁性バリア膜２８が形成されている。絶縁性バリア膜２８は、キャパシタ部２０を覆うように形成されている。絶縁性バリア膜２８としては、例えば、酸化アルミニウム膜を用いる。絶縁性バリア膜２８の膜厚は、例えば５０ｎｍ程度とする。
絶縁性バリア膜２８上には、例えば感光性ポリイミドより成る保護膜３０が形成されている。保護膜３０の膜厚は、例えば５μｍ程度とする。
保護膜３０及び絶縁性バリア膜２８には、導電層９０ａに達する開口部３２ａが形成されている。また、保護膜３０及び絶縁層２８には、導電層９０ｂに達する開口部３２ｂが形成されている。
開口部３２ａ、３２ｂ内には、Ｔｉ膜とＣｕ膜とを順次積層して成る積層膜（図示せず）が形成されている。積層膜は、密着層として機能する。
積層膜が形成された開口部３２ａ、３２ｂ内には、Ｎｉより成る外部接続用電極３４ａ、３４ｂが形成されている。
外部接続用電極３４ａ、３４ｂ上には、例えばＳｎ−Ａｇ系の材料より成る半田バンプ３６が形成されている。
こうして本実施形態による薄膜キャパシタが構成されている。
本実施形態による薄膜キャパシタは、上述したように、キャパシタ電極１４、１８上に水素又は水分の拡散を防止する導電性バリア膜８６ａ、８６ｂがそれぞれ形成されており、かかる導電性バリア膜８６ａ、８６ｂを介して外部接続用電極３４ａ、３４ｂがキャパシタ電極１４、１８にそれぞれ電気的に接続されていることに主な特徴がある。
本実施形態によれば、導電性バリア膜８６ａ、８６ｂを介して外部接続用電極３４ａ、３４ｂがキャパシタ電極１４、１８にそれぞれ電気的に接続されているため、外部接続用電極３４ａ、３４ｂを介して水素や水分がキャパシタ誘電体膜１６に達するのを防止することができる。
（薄膜キャパシタの製造方法）
次に、本実施形態による薄膜キャパシタの製造方法を図２３乃至図２５を用いて説明する。図２３乃至図２５は、本実施形態による薄膜キャパシタの製造方法を示す工程断面図である。
まず、表面に絶縁膜１２が形成された支持基板１０を用意する。より具体的には、表面に例えばシリコン酸化膜１２が形成されたシリコン基板１０を用意する。
次に、かかる支持基板１０をスパッタリング装置の成膜室内に導入する。スパッタリング装置（図示せず）としては、例えば、マルチターゲット型のマグネトロンスパッタリング装置を用いる。
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＴｉＯ２より成る密着層（図示せず）を形成する。
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＰｔより成る導電膜１４を形成する。
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍの多結晶のＢＳＴ膜より成るキャパシタ誘電体膜１６を形成する。
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＰｔより成る導電膜１８を形成する（図２３（ａ）参照）。
この後、スパッタリング装置の成膜室内から支持基板１０を取り出す。
次に、フォトリソグラフィ技術を用い、導電膜１８及びキャパシタ誘電体膜１６をパターニングする。これにより、キャパシタ電極１８及びキャパシタ誘電体膜１６に開口部１９が形成される（図２３（ｂ）参照）。
こうして、キャパシタ電極１４とキャパシタ誘電体膜１６とキャパシタ電極１８とを有するキャパシタ部２０が形成される。
次に、図２３（ｃ）に示すように、全面に、例えばスパッタリング法により、水素又は水分の拡散を防止する導電性バリア膜８６を形成する。かかる導電性バリア膜８６としては、例えば膜厚５０ｎｍのＩｒＯ２膜を形成する。
次に、全面に、例えばスパッタリング法により、導電膜８８を形成する。かかる導電膜８８としては、例えば膜厚５０ｎｍのＡｕ膜又はＩｒ膜を形成する。こうして、導電性バリア膜８６と導電膜８８とから成る積層膜９０が構成される（図２３（ｄ）参照）。
次に、フォトリソグラフィ技術を用い、積層膜９０をパターニングする。こうして、開口部１９内におけるキャパシタ電極１４上に、積層膜９０より成る導電層９０ａが形成される。また、キャパシタ電極１８上に、積層膜９０より成る導電層９０ｂが形成される（図２４（ａ）参照）。
次に、全面に、例えばスパッタリング法により、水素又は水分の拡散を防止する絶縁性バリア膜２８を形成する。絶縁性バリア膜２８としては、例えば非晶質の酸化アルミニウム膜を形成する。絶縁性バリア膜２８の膜厚は、例えば５０ｎｍ程度とする（図２４（ｂ）参照）。
次に、図２４（ｃ）に示すように、全面に、例えばスピンコート法により、例えば感光性ポリイミドより成る保護膜３０を形成する。保護膜３０の厚さは、例えば５μｍ程度とする。
次に、フォトリソグラフィ技術を用い、絶縁性バリア膜２８に達する開口部３２ａ、３２ｂを、保護膜３０に形成する。
次に、開口部３２ａ、３２ｂ内に露出する絶縁性バリア膜２８をエッチング除去する。こうして、引き出し電極２６ａ、２６ｂに達する開口部３２ａ、３２ｂが、保護膜３０及び絶縁性バリア膜２８に形成される（図２４（ｄ）参照）。
次に、例えばスパッタリング法により、Ｔｉ膜とＣｕ膜とを順次積層してなる積層膜（図示せず）を形成する。かかる積層膜は、密着層として機能する。また、かかる積層膜は、後工程で電気めっき法により外部接続用電極３４ａ、３４ｂを形成する際にシード層としても機能する。
次に、全面に、スピンコート法により、フォトレジスト膜（図示せず）を形成する。
次に、フォトリソグラフィ技術を用い、フォトレジスト膜に開口部（図示せず）を形成する。かかる開口部は、外部接続用電極３４ａ、３４ｂを形成するためのものである。導電性バリア膜８６ａ、８６ｂ上に導電膜８８ａ、８８ｂが形成されているため、開口部３２ａ、３２ｂを形成する際に導電性バリア膜８６ａ、８６ｂまでもがエッチング除去されるのを防止することができる。導電性バリア膜８６ａ、８６ｂがエッチング除去されるのを防止することができるため、水素又は水分の拡散を導電性バリア膜８６ａ、８６ｂにより十分に防止することが可能となる。
導電性バリア膜８６ａと導電膜８８ａとにより導電層９０ａが構成されている。導電性バリア膜８６ｂと導電膜８８ｂとにより導電層９０ｂが構成されている。
次に、電気めっき法により、開口部３２ａ、３２ｂ内に、例えばＮｉより成る外部接続用電極３４ａ、３４ｂを形成する。
次に、電気めっき法により、例えばＳｎ−Ａｇ系の材料より成る半田バンプ３６を形成する。この後、フォトレジスト膜を剥離する。
次に、外部接続用電極３４ａ、３４ｂの周囲に露出している積層膜をウエットエッチングにより除去する。
次に、リフロー装置を用いて半田バンプ３６を溶融させ、半田バンプ３６を半球状に成形する。
次に、ダイシングにより、支持基板１０を所定のサイズに切断する。
こうして本実施形態による薄膜キャパシタが製造される（図２５参照）。
本実施形態による半導体装置の製造方法は、導電性バリア膜８６ａと導電性バリア膜８６ｂとを同一導電膜８６により形成することに主な特徴がある。
導電性バリア膜８６ａ、８６ｂとして用いられているＩｒＯ２膜は、上述したように、水素や水分の拡散を防止する機能が非常に優れている一方、内部応力が非常に大きい。このため、導電性バリア膜８６ａと導電性バリア膜８６ｂとを別個の工程で複数層形成した場合には、キャパシタ部２０に大きなストレスが加わり、膜の剥がれ等の問題が生ずる虞がある。本実施形態では、全面に導電性バリア膜８６を形成し、この後、導電性バリア膜８６をパターニングすることにより、導電性バリア膜８６ａと導電性バリア膜８６ｂとを形成するため、導電性バリア膜８６は１層のみ形成すればよい。形成すべき導電性バリア膜８６が１層のみでよいため、キャパシタ部２０に過度のストレスが加わるのを防止することができ、膜の剥がれ等の問題が生ずるのを防止することができる。
また、本実施形態による半導体装置の製造方法は、導電性バリア膜８６ａ、８６ｂ上に導電膜８８ａ、８８ｂを形成することにも主な特徴の一つがある。
本実施形態によれば、導電性バリア膜８６ａ、８６ｂ上に導電膜８８ａ、８８ｂを形成するため、開口部３２ａ、３２ｂを形成する際に導電性バリア膜８６ａ、８６ｂまでもがエッチング除去されるのを防止することができる。本実施形態によれば、導電性バリア膜８６ａ、８６ｂがエッチング除去されるのを防止することができるため、水素又は水分の拡散を導電性バリア膜８６ａ、８６ｂにより十分に防止することが可能となる。
［第１０実施形態］
本発明の第１０実施形態による薄膜キャパシタ及びその製造方法を図２６乃至図２８を用いて説明する。図２６は、本実施形態による薄膜キャパシタを示す断面図である。図１乃至図２５に示す第１乃至第９実施形態による薄膜キャパシタ等及びその製造方法等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
（薄膜キャパシタ）
まず、本実施形態による薄膜キャパシタを図２６を用いて説明する。
本実施形態による薄膜キャパシタは、キャパシタ電極（下部電極）１４上に導電性バリア膜９２が形成されており、キャパシタ電極（上部電極）１８上に導電性バリア膜９２と別個の導電性バリア膜９４が形成されており、更に、キャパシタ電極（下部電極）１４とキャパシタ誘電体膜１６との間に導電性バリア膜９２が存在していることに主な特徴がある。
図２６に示すように、支持基板１０の表面には、絶縁膜１２が形成されている。
絶縁膜１２上には、例えばＴｉＯ２より成る密着層（図示せず）が形成されている。
密着層上には、キャパシタ電極（下部電極）１４が形成されている。キャパシタ電極１４としては、例えば膜厚１００ｎｍのＰｔが形成されている。
キャパシタ電極１４上には、水素又は水分の拡散を防止する導電性バリア膜９２が形成されている。導電性バリア膜９２としては、例えばＩｒＯ２膜が用いられている。本実施形態において、導電性バリア膜９２の材料としてＩｒＯ２膜を用いているのは、上述したように、ＩｒＯ２膜は水素や水分の拡散を防止する機能が非常に優れているためである。導電性バリア膜９２の膜厚は、例えば５０ｎｍ程度とする。
導電性バリア膜９２上には、キャパシタ誘電体膜１６が形成されている。キャパシタ誘電体膜１６の材料としては、例えば高誘電率材料が用いられている。より具体的には、キャパシタ誘電体膜１６として、多結晶のＢＳＴ膜が用いられている。キャパシタ誘電体膜１６の膜厚は、例えば１００ｎｍとする。
キャパシタ誘電体膜１６上には、キャパシタ電極（上部電極）１８が形成されている。キャパシタ電極１８としては、例えば膜厚１００ｎｍのＰｔ膜が形成されている。
キャパシタ電極１８上には、水素又は水分の拡散を防止する導電性バリア膜９４が形成されている。導電性バリア膜９４としては、例えばＩｒＯ２膜が用いられている。本実施形態において、導電性バリア膜９４の材料としてＩｒＯ２膜を用いているのは、上述したように、ＩｒＯ２膜は水素や水分の拡散を防止する機能が非常に優れているためである。導電性バリア膜９４の膜厚は、例えば５０ｎｍ程度とする。
導電性バリア膜９４、キャパシタ電極１８及びキャパシタ誘電体膜１６には、キャパシタ電極１４に達する開口部１９が形成されている。
こうして、キャパシタ電極１４とキャパシタ誘電体膜１６とキャパシタ電極１８とを有するキャパシタ部２０が構成されている。
キャパシタ部２０が形成された支持基板１０上には、水素又は水分の拡散を防止する絶縁性バリア膜２８が形成されている。絶縁性バリア膜２８は、キャパシタ部２０を覆うように形成されている。絶縁性バリア膜２８としては、例えば、酸化アルミニウム膜を用いる。絶縁性バリア膜２８の膜厚は、例えば５０ｎｍ程度とする。
絶縁性バリア膜２８上には、例えば感光性ポリイミドより成る保護膜３０が形成されている。保護膜３０の膜厚は、例えば５μｍ程度とする。
保護膜３０及び絶縁性バリア膜２８には、導電性バリア膜９２に達する開口部３２ａが形成されている。また、保護膜３０及び絶縁層２８には、導電性バリア膜９４に達する開口部３２ｂが形成されている。
開口部３２ａ、３２ｂ内には、Ｔｉ膜とＣｕ膜とを順次積層して成る積層膜（図示せず）が形成されている。積層膜は、密着層として機能する。
積層膜が形成された開口部３２ａ、３２ｂ内には、Ｎｉより成る外部接続用電極３４ａ、３４ｂが形成されている。
外部接続用電極３４ａ、３４ｂ上には、例えばＳｎ−Ａｇ系の材料より成る半田バンプ３６が形成されている。
こうして本実施形態による薄膜キャパシタが構成されている。
本実施形態による薄膜キャパシタは、上述したように、キャパシタ電極（下部電極）１４上に導電性バリア膜９２が形成されており、キャパシタ電極（上部電極）１８上に導電性バリア膜９２と別個の導電性バリア膜９４が形成されており、更に、キャパシタ電極（下部電極）１４とキャパシタ誘電体膜１６との間に導電性バリア膜９２が存在していることに主な特徴がある。
本実施形態によれば、外部接続用電極３４ａ、３４ｂとキャパシタ電極１４、１８との間に導電性バリア膜９２、９４が存在しているため、外部接続用電極３４ａ、３４ｂを介して外部から浸入する水素や水分がキャパシタ電極１４、１８に達するのを防止することができる。しかも、本実施形態によれば、導電性バリア膜９２がキャパシタ電極１４とキャパシタ誘電体膜１６との間に存在しているため、水素や水分がキャパシタ電極１４に達したとしても、キャパシタ電極１４からキャパシタ誘電体膜１６に水素や水分が達するのを、キャパシタ電極１４とキャパシタ誘電体膜１６との間に存在する導電性バリア膜９２により防止することができる。
（薄膜キャパシタの製造方法）
次に、本実施形態による薄膜キャパシタの製造方法を図２７及び図２８を用いて説明する。図２７及び図２８は、本実施形態による薄膜キャパシタの製造方法を示す工程断面図である。
まず、表面に絶縁膜１２が形成された支持基板１０を用意する。より具体的には、表面に例えばシリコン酸化膜１２が形成されたシリコン基板１０を用意する。
次に、かかる支持基板１０をスパッタリング装置の成膜室内に導入する。スパッタリング装置（図示せず）としては、例えば、マルチターゲット型のマグネトロンスパッタリング装置を用いる。
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＴｉＯ２より成る密着層（図示せず）を形成する。
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＰｔより成る導電膜１４を形成する。
次に、全面に、例えばスパッタリング法により、水素又は水分の拡散を防止する導電性バリア膜９２を形成する。かかる導電性バリア膜９２としては、例えば膜厚５０ｎｍのＩｒＯ２膜を形成する。
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍの多結晶のＢＳＴ膜より成るキャパシタ誘電体膜１６を形成する。
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＰｔより成る導電膜１８を形成する。
次に、全面に、例えばスパッタリング法により、水素又は水分の拡散を防止する導電性バリア膜９４を形成する。かかる導電性バリア膜９４としては、例えば膜厚５０ｎｍのＩｒＯ２膜を形成する（図２７（ａ）参照）。
この後、スパッタリング装置の成膜室内から支持基板１０を取り出す。
次に、フォトリソグラフィ技術を用い、導電性バリア膜９４、導電膜１８及びキャパシタ誘電体膜１６をパターニングする。これにより、導電性バリア膜９４、キャパシタ電極１８及びキャパシタ誘電体膜１６に開口部１９が形成される（図２７（ｂ）参照）。
こうして、キャパシタ電極１４とキャパシタ誘電体膜１６とキャパシタ電極１８とを有するキャパシタ部２０が形成される。
次に、全面に、例えばスパッタリング法により、水素又は水分の拡散を防止する絶縁性バリア膜２８を形成する。絶縁性バリア膜２８としては、例えば非晶質の酸化アルミニウム膜を形成する。絶縁性バリア膜２８の膜厚は、例えば５０ｎｍ程度とする（図２７（ｃ）参照）。
次に、図２７（ｄ）に示すように、全面に、例えばスピンコート法により、例えば感光性ポリイミドより成る保護膜３０を形成する。保護膜３０の厚さは、例えば５μｍ程度とする。
次に、フォトリソグラフィ技術を用い、絶縁性バリア膜２８に達する開口部３２ａ、３２ｂを、保護膜３０に形成する。
次に、開口部３２ａ、３２ｂ内に露出する絶縁性バリア膜２８をエッチング除去する。こうして、引き出し電極２６ａ、２６ｂに達する開口部３２ａ、３２ｂが、保護膜３０及び絶縁性バリア膜２８に形成される（図２８（ａ）参照）。
この後の半導体装置の製造方法は、図２５を用いて上述した第９実施形態による半導体装置の製造方法と同様であるので説明を省略する。
こうして本実施形態による薄膜キャパシタが製造される（図２８（ｂ）参照）。
［第１１実施形態］
本発明の第１１実施形態による薄膜キャパシタ及びその製造方法を図２９乃至図３１を用いて説明する。図２９は、本実施形態による薄膜キャパシタを示す断面図である。図１乃至図２８に示す第１乃至第１０実施形態による薄膜キャパシタ等及びその製造方法等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
（薄膜キャパシタ）
まず、本実施形態による薄膜キャパシタを図２９を用いて説明する。
本実施形態による薄膜キャパシタは、導電性バリア膜９４上に更に導電膜９６が形成されていることに主な特徴がある。
図２９に示すように、支持基板１０の表面には、絶縁膜１２が形成されている。
絶縁膜１２上には、例えばＴｉＯ２より成る密着層（図示せず）が形成されている。
密着層上には、キャパシタ電極（下部電極）１４が形成されている。キャパシタ電極１４としては、例えば膜厚１００ｎｍのＰｔが形成されている。
キャパシタ電極１４上には、水素又は水分の拡散を防止する導電性バリア膜９２が形成されている。導電性バリア膜９２としては、例えばＩｒＯ２膜が用いられている。本実施形態において、導電性バリア膜９２の材料としてＩｒＯ２膜を用いているのは、上述したように、ＩｒＯ２膜は水素や水分の拡散を防止する機能が非常に優れているためである。導電性バリア膜９２の膜厚は、例えば５０ｎｍ程度とする。
導電性バリア膜９２上には、キャパシタ誘電体膜１６が形成されている。キャパシタ誘電体膜１６の材料としては、例えば高誘電率材料が用いられている。より具体的には、キャパシタ誘電体膜１６として、多結晶のＢＳＴ膜が用いられている。キャパシタ誘電体膜１６の膜厚は、例えば１００ｎｍとする。
キャパシタ誘電体膜１６上には、キャパシタ電極（上部電極）１８が形成されている。キャパシタ電極１８としては、例えば膜厚１００ｎｍのＰｔ膜が形成されている。
キャパシタ電極１８上には、水素又は水分の拡散を防止する導電性バリア膜９４が形成されている。導電性バリア膜９４としては、例えばＩｒＯ２膜が用いられている。本実施形態において、導電性バリア膜９４の材料としてＩｒＯ２膜を用いているのは、上述したように、ＩｒＯ２膜は水素や水分の拡散を防止する機能が非常に優れているためである。導電性バリア膜９４の膜厚は、例えば５０ｎｍ程度とする。
導電性バリア膜９４上には、導電膜９６が形成されている。かかる導電膜９６は、保護膜３０をエッチングして開口部３２ｂを形成する際に導電性バリア膜９４までもがエッチング除去されるのを防止するためのものである。導電性バリア膜９４がエッチング除去されないため、水素又は水分の拡散を導電性バリア膜９４により十分に防止することが可能となる。
導電性バリア膜９４と導電膜９６とにより積層膜９８が構成されている。
積層膜９８、キャパシタ電極１８及びキャパシタ誘電体膜１６には、キャパシタ電極１４に達する開口部１９が形成されている。
こうして、キャパシタ電極１４とキャパシタ誘電体膜１６とキャパシタ電極１８とを有するキャパシタ部２０が構成されている。
キャパシタ部２０が形成された支持基板１０上には、水素又は水分の拡散を防止する絶縁性バリア膜２８が形成されている。絶縁性バリア膜２８は、キャパシタ部２０を覆うように形成されている。絶縁性バリア膜２８としては、例えば、酸化アルミニウム膜を用いる。絶縁性バリア膜２８の膜厚は、例えば５０ｎｍ程度とする。
絶縁性バリア膜２８上には、例えば感光性ポリイミドより成る保護膜３０が形成されている。保護膜３０の膜厚は、例えば５μｍ程度とする。
保護膜３０及び絶縁性バリア膜２８には、導電性バリア膜９２に達する開口部３２ａが形成されている。また、保護膜３０及び絶縁層２８には、導電性バリア膜９４に達する開口部３２ｂが形成されている。
開口部３２ａ、３２ｂ内には、Ｔｉ膜とＣｕ膜とを順次積層して成る積層膜（図示せず）が形成されている。積層膜は、密着層として機能する。
積層膜が形成された開口部３２ａ、３２ｂ内には、Ｎｉより成る外部接続用電極３４ａ、３４ｂが形成されている。
外部接続用電極３４ａ、３４ｂ上には、例えばＳｎ−Ａｇ系の材料より成る半田バンプ３６が形成されている。
こうして本実施形態による薄膜キャパシタが構成されている。
本実施形態による薄膜キャパシタは、上述したように、導電性バリア膜９４上に更に導電膜９６が形成されていることに主な特徴がある。本実施形態によれば、導電性バリア膜９４上に導電膜９６が更に形成されているため、保護膜３０をエッチングして開口部３２ｂを形成する際に導電性バリア膜９４までもがエッチング除去されるのを防止することができる。従って、本実施形態によれば、水素又は水分の拡散をより確実に導電性バリア膜９４により防止することが可能となる。
（薄膜キャパシタの製造方法）
次に、本実施形態による薄膜キャパシタの製造方法を図３０及び図３１を用いて説明する。図３０及び図３１は、本実施形態による薄膜キャパシタの製造方法を示す工程断面図である。
まず、表面に絶縁膜１２が形成された支持基板１０を用意する。より具体的には、表面に例えばシリコン酸化膜１２が形成されたシリコン基板１０を用意する。
次に、かかる支持基板１０をスパッタリング装置の成膜室内に導入する。スパッタリング装置（図示せず）としては、例えば、マルチターゲット型のマグネトロンスパッタリング装置を用いる。
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＴｉＯ２より成る密着層（図示せず）を形成する。
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＰｔより成る導電膜１４を形成する。
次に、全面に、例えばスパッタリング法により、水素又は水分の拡散を防止する導電性バリア膜９２を形成する。かかる導電性バリア膜９２としては、例えば膜厚５０ｎｍのＩｒＯ２膜を形成する。
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍの多結晶のＢＳＴ膜より成るキャパシタ誘電体膜１６を形成する。
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＰｔより成る導電膜１８を形成する。
次に、全面に、例えばスパッタリング法により、水素又は水分の拡散を防止する導電性バリア膜９４を形成する。かかる導電性バリア膜９４としては、例えば膜厚５０ｎｍのＩｒＯ２膜を形成する。
次に、全面に、例えばスパッタリング法により、導電膜９６を形成する。かかる導電膜９６としては、例えば膜厚５０ｎｍのＡｕ膜又はＩｒ膜を形成する。こうして、導電性バリア膜９４と導電膜９６とから成る積層膜９８が構成される（図３０（ａ）参照）。
この後、スパッタリング装置の成膜室内から支持基板１０を取り出す。
次に、フォトリソグラフィ技術を用い、積層膜９８、導電膜１８及びキャパシタ誘電体膜１６をパターニングする。これにより、積層膜９８、キャパシタ電極１８及びキャパシタ誘電体膜１６に開口部１９が形成される（図３０（ｂ）参照）。
こうして、キャパシタ電極１４とキャパシタ誘電体膜１６とキャパシタ電極１８とを有するキャパシタ部２０が形成される。
次に、全面に、例えばスパッタリング法により、水素又は水分の拡散を防止する絶縁性バリア膜２８を形成する。絶縁性バリア膜２８としては、例えば非晶質の酸化アルミニウム膜を形成する。絶縁性バリア膜２８の膜厚は、例えば５０ｎｍ程度とする（図３０（ｃ）参照）。
次に、図３０（ｄ）に示すように、全面に、例えばスピンコート法により、例えば感光性ポリイミドより成る保護膜３０を形成する。保護膜３０の厚さは、例えば５μｍ程度とする。
次に、フォトリソグラフィ技術を用い、絶縁性バリア膜２８に達する開口部３２ａ、３２ｂを、保護膜３０に形成する。本実施形態では、導電性バリア膜９４上に導電膜９６が更に形成されているため、開口部３２ｂを形成する際に導電性バリア膜９４までもがエッチング除去されるのを防止することができる。
次に、開口部３２ａ、３２ｂ内に露出する絶縁性バリア膜２８をエッチング除去する。こうして、引き出し電極２６ａ、２６ｂに達する開口部３２ａ、３２ｂが、保護膜３０及び絶縁性バリア膜２８に形成される（図３１（ａ）参照）。
この後の半導体装置の製造方法は、図２５を用いて上述した第９実施形態による半導体装置の製造方法と同様であるので説明を省略する。
こうして本実施形態による薄膜キャパシタが製造される（図３１（ｂ）参照）。
本実施形態によれば、導電性バリア膜９４上に導電膜９６が更に形成されているため、開口部３２ｂを形成する際に導電性バリア膜９４までもがエッチング除去されるのを防止することができる。従って、本実施形態によれば、水素又は水分の拡散をより確実に導電性バリア膜９４により防止することが可能となる。
［第１２実施形態］
本発明の第１２実施形態による薄膜キャパシタ及びその製造方法を図３２乃至図３４を用いて説明する。図３２は、本実施形態による薄膜キャパシタを示す断面図である。図１乃至図３１に示す第１乃至第１１実施形態による薄膜キャパシタ等及びその製造方法等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
（薄膜キャパシタ）
まず、本実施形態による薄膜キャパシタを図３２を用いて説明する。
本実施形態による薄膜キャパシタは、導電性バリア膜９４上に導電膜９６ｂが形成されているのみならず、導電性バリア膜９２ａ上にも導電膜９６ａが形成されていることに主な特徴がある。
図３２に示すように、支持基板１０の表面には、絶縁膜１２が形成されている。
絶縁膜１２上には、例えばＴｉＯ２より成る密着層（図示せず）が形成されている。
密着層上には、キャパシタ電極（下部電極）１４が形成されている。キャパシタ電極１４としては、例えば膜厚１００ｎｍのＰｔが形成されている。
キャパシタ電極１４上には、水素又は水分の拡散を防止する導電性バリア膜９２ａ、９２ｂが形成されている。導電性バリア膜９２ａ、９２ｂとしては、例えばＩｒＯ２膜が用いられている。本実施形態において、導電性バリア膜９２ａ、９２ｂの材料としてＩｒＯ２膜を用いているのは、上述したように、ＩｒＯ２膜は水素や水分の拡散を防止する機能が非常に優れているためである。導電性バリア膜９２ａ、９２ｂの膜厚は、例えば５０ｎｍ程度とする。
導電性バリア膜９２ｂ上には、キャパシタ誘電体膜１６が形成されている。キャパシタ誘電体膜１６の材料としては、例えば高誘電率材料が用いられている。より具体的には、キャパシタ誘電体膜１６として、多結晶のＢＳＴ膜が用いられている。キャパシタ誘電体膜１６の膜厚は、例えば１００ｎｍとする。
キャパシタ誘電体膜１６上には、キャパシタ電極（上部電極）１８が形成されている。キャパシタ電極１８としては、例えば膜厚１００ｎｍのＰｔ膜が形成されている。
キャパシタ電極１８上には、水素又は水分の拡散を防止する導電性バリア膜９４が形成されている。導電性バリア膜９４としては、例えばＩｒＯ２膜が用いられている。本実施形態において、導電性バリア膜９４の材料としてＩｒＯ２膜を用いているのは、上述したように、ＩｒＯ２膜は水素や水分の拡散を防止する機能が非常に優れているためである。導電性バリア膜９４の膜厚は、例えば５０ｎｍ程度とする。
導電性バリア膜９４上には、導電膜９６ｂが形成されている。かかる導電膜９６ｂは、保護膜３０をエッチングして開口部３２ｂを形成する際に導電性バリア膜９４までもがエッチング除去されるのを防止するためのものである。導電性バリア膜９４がエッチング除去されないため、水素又は水分の拡散を導電性バリア膜９４により十分に防止することが可能となる。
導電性バリア膜９２ａ上には、導電膜９６ａが形成されている。かかる導電膜９６ａは、保護膜３０をエッチングして開口部３２ａを形成する際に導電性バリア膜９２ａまでもがエッチング除去されるのを防止するためのものである。導電性バリア膜９２ａがエッチング除去されないため、水素又は水分の拡散を導電性バリア膜９２ａにより十分に防止することが可能となる。
導電性バリア膜９２ａと導電膜９６ａとにより積層膜（導電層）９８ａが構成されている。また、導電性バリア膜９４と導電膜９６ｂとにより積層膜（導電層）９８ｂが構成されている。
積層膜９８ｂ、キャパシタ電極１８及びキャパシタ誘電体膜１６には、キャパシタ電極１４に達する開口部１９が形成されている。
こうして、キャパシタ電極１４とキャパシタ誘電体膜１６とキャパシタ電極１８とを有するキャパシタ部２０が構成されている。
キャパシタ部２０が形成された支持基板１０上には、水素又は水分の拡散を防止する絶縁性バリア膜２８が形成されている。絶縁性バリア膜２８は、キャパシタ部２０を覆うように形成されている。絶縁性バリア膜２８としては、例えば、酸化アルミニウム膜を用いる。絶縁性バリア膜２８の膜厚は、例えば５０ｎｍ程度とする。
絶縁性バリア膜２８上には、例えば感光性ポリイミドより成る保護膜３０が形成されている。保護膜３０の膜厚は、例えば５μｍ程度とする。
保護膜３０及び絶縁性バリア膜２８には、導電膜９６ａに達する開口部３２ａが形成されている。また、保護膜３０及び絶縁層２８には、導電膜９６ｂに達する開口部３２ｂが形成されている。
開口部３２ａ、３２ｂ内には、Ｔｉ膜とＣｕ膜とを順次積層して成る積層膜（図示せず）が形成されている。積層膜は、密着層として機能する。
積層膜が形成された開口部３２ａ、３２ｂ内には、Ｎｉより成る外部接続用電極３４ａ、３４ｂが形成されている。
外部接続用電極３４ａ、３４ｂ上には、例えばＳｎ−Ａｇ系の材料より成る半田バンプ３６が形成されている。
こうして本実施形態による薄膜キャパシタが構成されている。
本実施形態による薄膜キャパシタは、上述したように、導電性バリア膜９４上に導電膜９６ｂが形成されているのみならず、導電性バリア膜９２ａ上にも導電膜９６ａが形成されていることに主な特徴がある。
本実施形態によれば、導電性バリア膜９４上に導電膜９６ｂが形成されているのみならず、導電性バリア膜９２ａ上にも導電膜９６ａが形成されているため、保護膜３０をエッチングして開口部３２ａ、３２ｂを形成する際に、導電性バリア膜９４がエッチング除去されるのを防止し得るのみならず、導電性バリア膜９２ａがエッチング除去されるのも防止することができる。従って、本実施形態によれば、水素又は水分の拡散をより確実に導電性バリア膜９２ａ、９４により防止することが可能となる。
（薄膜キャパシタの製造方法）
次に、本実施形態による薄膜キャパシタの製造方法を図３３及び図３４を用いて説明する。図３３及び図３４は、本実施形態による薄膜キャパシタの製造方法を示す工程断面図である。
まず、表面に絶縁膜１２が形成された支持基板１０を用意する。より具体的には、表面に例えばシリコン酸化膜１２が形成されたシリコン基板１０を用意する。
次に、かかる支持基板１０をスパッタリング装置の成膜室内に導入する。スパッタリング装置（図示せず）としては、例えば、マルチターゲット型のマグネトロンスパッタリング装置を用いる。
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＴｉＯ２より成る密着層（図示せず）を形成する。
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＰｔより成る導電膜１４を形成する。
次に、全面に、例えばスパッタリング法により、水素又は水分の拡散を防止する導電性バリア膜９２を形成する。かかる導電性バリア膜９２としては、例えば膜厚５０ｎｍのＩｒＯ２膜を形成する。
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍの多結晶のＢＳＴ膜より成るキャパシタ誘電体膜１６を形成する。
次に、全面に、スパッタリング法により、例えば膜厚１００ｎｍのＰｔより成る導電膜１８を形成する。
次に、全面に、例えばスパッタリング法により、水素又は水分の拡散を防止する導電性バリア膜９４を形成する。かかる導電性バリア膜９４としては、例えば膜厚５０ｎｍのＩｒＯ２膜を形成する（図３３（ａ）参照）。
この後、スパッタリング装置の成膜室内から支持基板１０を取り出す。
次に、フォトリソグラフィ技術を用い、導電性バリア膜９４、導電膜１８及びキャパシタ誘電体膜１６をパターニングする。これにより、導電性バリア膜９４、キャパシタ電極１８及びキャパシタ誘電体膜１６に開口部１９が形成される（図３３（ｂ）参照）。
こうして、キャパシタ電極１４とキャパシタ誘電体膜１６とキャパシタ電極１８とを有するキャパシタ部２０が形成される。
次に、全面に、例えばスパッタリング法により、導電膜９６を形成する。かかる導電膜９６としては、例えば膜厚５０ｎｍのＡｕ膜又はＩｒ膜を形成する。こうして、導電性バリア膜９４と導電膜９６とから成る積層膜９８が構成される（図３３（ｃ）参照）。
次に、フォトリソグラフィ技術を用い、積層膜９８をパターニングする。こうして、導電性バリア膜９２ａと導電膜９６ａとから成る積層膜９８ａが構成される。また、導電性バリア膜９４と導電膜９６ｂとから成る積層膜９８ｂが構成される（図３３（ｄ）参照）。本実施形態では、導電性バリア膜９２ａ、９４上に導電膜９６ａ、９６ｂが更に形成されているため、開口部３２ａ、３２ｂを形成する際に導電性バリア膜９２ａ、９４までもがエッチング除去されるのを防止することができる。
次に、全面に、例えばスパッタリング法により、水素又は水分の拡散を防止する絶縁性バリア膜２８を形成する。絶縁性バリア膜２８としては、例えば非晶質の酸化アルミニウム膜を形成する。絶縁性バリア膜２８の膜厚は、例えば５０ｎｍ程度とする（図３４（ａ）参照）。
次に、図３４（ｂ）に示すように、全面に、例えばスピンコート法により、例えば感光性ポリイミドより成る保護膜３０を形成する。保護膜３０の厚さは、例えば５μｍ程度とする。
次に、開口部３２ａ、３２ｂ内に露出する絶縁性バリア膜２８をエッチング除去する。こうして、引き出し電極２６ａ、２６ｂに達する開口部３２ａ、３２ｂが、保護膜３０及び絶縁性バリア膜２８に形成される（図３４（ｃ）参照）。
この後の半導体装置の製造方法は、図２５を用いて上述した第９実施形態による半導体装置の製造方法と同様であるので説明を省略する。
こうして本実施形態による薄膜キャパシタが製造される（図３４（ｂ）参照）。
本実施形態によれば、導電性バリア膜９４上に導電膜９６ｂが形成されているのみならず、導電性バリア膜９２ａ上にも導電膜９６ａが形成されているため、保護膜３０をエッチングして開口部３２ａ、３２ｂを形成する際に、導電性バリア膜９４がエッチング除去されるのを防止し得るのみならず、導電性バリア膜９２ａがエッチング除去されるのも防止することができる。従って、本実施形態によれば、水素又は水分の拡散をより確実に導電性バリア膜９２ａ、９４により防止することが可能となる。
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、引き出し電極２６ａ〜２６ｄを構成する導電性バリア膜として非晶質膜を用いる場合を説明したが、導電性バリア膜の膜質は非晶質に限定されるものではない。例えば、引き出し電極２６ａ〜２６ｄを構成する導電性バリア膜として、微結晶より成る多結晶膜、即ち微結晶膜を用いてもよい。より具体的には、結晶粒径が５０ｎｍ以下の微結晶より成る多結晶膜を、引き出し電極２６ａ〜２６ｄを構成する導電性バリア膜として用いてもよい。微結晶より成る多結晶膜は、結晶粒どうしの隙間、即ち、結晶粒界が極めて狭いため、水素や水分が結晶粒どうしの隙間を通り抜けにくい。従って、引き出し電極２６ａ〜２６ｄを構成する導電性バリア膜として微結晶より成る多結晶膜をとして用いた場合にも、水素や水分の拡散を十分に防止することが可能である。
また、引き出し電極２６ａ〜２６ｄを構成する導電性バリア膜の材料は、上記実施形態において示した材料に限定されるものではない。例えば、引き出し電極２６ａ〜２６ｄを構成する導電性バリア膜の材料として、ＩｒＯ２などの酸化物を用いてもよい。また、引き出し電極２６ａ〜２６ｄを構成する導電性バリア膜の材料として、ＴｉＮやＴａＳｉＮ等の窒化物を用いてもよい。また、引き出し電極２６ａ〜２６ｄを構成する導電性バリア膜の材料として、ＴｉＣ、ＳｉＣ等の炭化物を用いてもよい。また、引き出し電極２６ａ〜２６ｄを構成する導電性バリア膜の材料として、導電性のダイヤモンドライクカーボン等を用いてもよい。即ち、引き出し電極２６ａ〜２６ｄを構成する導電性バリア膜の材料として、導電性の炭素膜を用いてもよい。また、引き出し電極２６ａ〜２６ｄを構成する導電性バリア膜の材料として、ＣｏＳｉやＴａＳｉ等のシリサイド（珪化物）を用いてもよい。また、このような材料の複合物を、引き出し電極２６ａ〜２６ｄを構成する導電性バリア膜の材料として用いてもよい。
また、上記実施形態では、引き出し電極２６ａ〜２６ｄの材料として、導電性バリア膜、即ち、水素や水分の拡散を防止する機能が高い材料を用いたが、水素や水分の拡散を防止する機能が必ずしも十分に高くない材料を、引き出し電極２６ａ〜２６ｄの材料として用いることも可能である。外部接続用電極３４ａ、３４ｂとキャパシタ電極１４、１８とを引き出し電極２６ａ、２６ｂを用いて接続すれば、外部接続用電極３４ａ、３４ｂと引き出し電極２６ａ、２６ｂとが接続されている箇所と、キャパシタ電極１４、１８と引き出し電極２６ａ、２６ｂとが接続されている箇所との間の距離を十分に大きく設定することができるため、外部接続用電極３４ａ、３４ｂを介して浸入する水素や水分を引き出し電極２６ａ、２６ｂにおいて十分に遮断することが可能なためである。例えば、引き出し電極２６ａ〜２６ｄの材料として、Ｃｕ、Ａｕ、Ａｌ、Ｎｉ、Ｗ（タングステン）等の通常の金属を用いた場合にも、使用条件によっては十分なバリア効果が得ることが可能である。
また、上記実施形態では、絶縁性バリア膜２２、２８として非晶質膜を用いる場合を説明したが、絶縁性バリア膜２２、２８の膜質は非晶質に限定されるものではない。例えば、微結晶より成る多結晶膜、即ち微結晶膜を、絶縁性バリア膜２２、２８として用いてもよい。より具体的には、結晶粒径が５０ｎｍ以下の微結晶より成る多結晶膜を絶縁性バリア膜２２、２８として用いてもよい。微結晶より成る多結晶膜は、上述したように、結晶粒どうしの隙間、即ち、結晶粒界が極めて狭いため、水素や水分が結晶粒どうしの隙間を通り抜けにくい。従って、微結晶より成る多結晶膜を絶縁性バリア膜２２、２８として用いた場合にも、水素や水分の拡散を防止する絶縁性バリア膜２２、２８を構成することが可能である。
また、絶縁性バリア膜２２、２８の材料は、上記実施形態で示した材料に限定されるものではない。例えば、酸化アルミニウム、酸化チタン、酸化ジルコニウム、ＢａＳｒＴｉＯ３（ＢＳＴ）、ＳｒＴｉＯ３（ＳＴＯ）等の酸化物を絶縁性バリア膜２２、２８の材料として用いてもよい。また、絶縁性のダイヤモンドライクカーボン等を絶縁性バリア膜２２、２８の材料として用いてもよい。即ち、絶縁性の炭素膜を絶縁性バリア膜２２、２８として用いてもよい。また、このような材料の複合物を絶縁性バリア膜２２、２８の材料として用いてもよい。
また、上記実施形態では、キャパシタ誘電体膜１６、３８としてＢＳＴ膜を用いる場合を例に説明したが、キャパシタ誘電体膜１６、３８の材料はＢＳＴ膜に限定されるものではない。他のあらゆる誘電体膜をキャパシタ誘電体膜１６、３８として適宜用いることが可能である。
例えば、ペロブスカイト型の結晶構造を有する酸化物（ペロブスカイト酸化物）を主成分とする誘電体膜を、キャパシタ誘電体膜１６、３８として広く用いることが可能である。より具体的には、例えば、ＢａＳｒＴｉＯ３（ＢＳＴ）、ＳｒＴｉＯ３（ＳＴＯ）、ＢａＺｒＴｉＯ３、ＢａＴｉＳｎＯ３等のＢａＴｉＯ３系等のペロブスカイト酸化物を、キャパシタ誘電体膜１６、３８の材料として用いてもよい。また、ＰｂＭｎＮｂＯ３−ＰｂＴｉＯ３（ＰＭＮ−ＰＴ）等のＰｂ系のペロブスカイト酸化物を、キャパシタ誘電体膜１６、３８の材料として用いてもよい。
また、酸化タンタル、酸化ニオブ、酸化ハフニウム、酸化イットリウム、酸化アルミニウム等の酸化物をキャパシタ誘電体膜１６、３８の材料として用いてもよい。また、Ｔａ、Ｎｂ、Ｈｆ、Ｙ、Ａｌ等の金属を二種類以上含む複合酸化物をキャパシタ誘電体膜１６、３８の材料として用いてもよい。また、このような材料の混合物をキャパシタ誘電体膜１６、３８の材料として用いてもよい。
また、上記実施形態では、多結晶の誘電体膜をキャパシタ誘電体膜１６、３８として用いる場合を例に説明したが、キャパシタ誘電体膜１６、３８の膜質は多結晶に限定されるものではない。例えば、単結晶の誘電体膜をキャパシタ誘電体膜１６、３８として用いてもよい。単結晶の誘電体膜をキャパシタ誘電体膜１６、３８として用いれば、比誘電率が極めて高いキャパシタ部２０、２０ａを構成することが可能である。また、非晶質の誘電体膜をキャパシタ誘電体膜１６、３８として用いてもよい。非晶質の誘電体膜をキャパシタ誘電体膜１６、３８として用いれば、リーク特性の良好なキャパシタ部を構成することが可能である。また、結晶質と非晶質との混合相の誘電体膜をキャパシタ誘電体膜１６、３８として用いてもよい。
また、上記実施形態では、キャパシタ電極１４、１８、４０の材料としてＰｔを用いる場合を例に説明したが、キャパシタ電極１４、１８、４０の材料はＰｔに限定されるものではない。例えば、Ｉｒ、Ｒｕ、Ｒｈ等の他の貴金属をキャパシタ電極１４、１８、４０の材料として用いてもよい。貴金属は、酸化しにくく、しかも電気抵抗が低いため、キャパシタ電極１４、１８、４０の材料として適している。また、ＳｒＲｕＯ３、ＬａＮｉＯ３、ＬａＳｒＣｏＯ３等の導電性酸化物を、キャパシタ電極１４、１８、４０の材料として用いてもよい。また、ＡｌＴｉＮ等の導電性窒化物をキャパシタ電極１４、１８、４０の材料として用いてもよい。また、ＴｉＣ等の導電性炭化物をキャパシタ電極１４、１８、４０の材料として用いてもよい。また、Ｃｕ、Ｎｉ等をキャパシタ電極１４、１８、４０の材料として用いてもよい。
また、上記実施形態では、保護膜３０の材料としてポリイミド樹脂を用いる場合を例に説明したが、保護膜３０の材料はポリイミド樹脂に限定されるものではない。例えば、エポキシ樹脂等の他のあらゆる樹脂を保護膜３０の材料として適宜用いてもよい。また、酸化アルミニウム膜、シリコン酸化膜等を保護膜３０として用いてもよい。また、窒化物や、酸窒化物等を保護膜３０の材料として用いてもよい。また、他の絶縁材料を保護膜３０の材料として適宜用いてもよい。また、このような絶縁材料の混合物を保護膜３０の材料として用いてもよい。また、複数の絶縁膜を積層して成る積層膜を保護膜３０として用いてもよい。これら保護膜３０には、例えばエッチングを行うことにより引き出し電極２６ａ〜２６ｄに達する開口部３２ａ、３２ｂを形成することが可能である。また、保護膜３０として感光性の材料を用いる場合には、保護膜３０に対して露光、現像等を行うことにより、引き出し電極２６ａ〜２６ｄに達する開口部３２ａ、３２ｂを形成することが可能である。
また、上記実施形態では、支持基板１０としてシリコン基板を用いる場合を例に説明したが、支持基板１０はシリコン基板に限定されるものではない。例えば、ガラス基板を支持基板１０として用いてもよい。また、酸化アルミニウム等より成るセラミックス基板を支持基板１０として用いてもよい。また、モリブデン（Ｍｏ）やタングステン（Ｗ）等より成る金属基板を支持基板１０として用いてもよい。また、エポキシ樹脂等より成る樹脂基板を支持基板１０として用いてもよい。また、このような材料の複合材料を支持基板１０の材料として用いてもよい。
また、第９乃至第１２実施形態では、導電性バリア膜８６ａ、８６ｂの材料としてＩｒＯ２膜を用いる場合を例に説明したが、導電性バリア膜８６ａ、８６ｂの材料はＩｒＯ２膜に限定されるものではない。他のあらゆる導電性バリア膜８６ａ、８６ｂを適宜用いてもよい。ただし、水素や水分の拡散を防止する機能ができるだけ高い材料を導電性バリア膜８６ａ、８６ｂの材料として用いることが好ましい。水素や水分の拡散を防止する機能が高い材料としては、ＩｒＯ２の他に、例えばＲｕＯ２等の酸化物、ＴｉＮ、ＴｉＳｉＮ、ＴａＳｉＮ、ＮｂＳｉＮ等の窒化物、ＴｉＣ、ＳｉＣ等の炭化物、カーボン等を挙げることができる。
以上詳述したように、本発明の特徴をまとめると以下のようになる。
（付記１）
支持基板上に形成され、第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部と、
前記第１のキャパシタ電極又は前記第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、
前記引き出し電極に接続された外部接続用電極と
を有することを特徴とする薄膜キャパシタ。
（付記２）
付記１記載の薄膜キャパシタにおいて、
前記キャパシタ部及び前記引き出し電極を覆うように形成され、水素又は水分の拡散を防止する絶縁性バリア膜を更に有する
ことを特徴とする薄膜キャパシタ。
（付記３）
付記１又は２記載の薄膜キャパシタにおいて、
前記第１のキャパシタ電極、前記キャパシタ誘電体膜及び前記第２のキャパシタ電極に開口部が形成されており、
前記引き出し電極は、前記開口部における前記第１のキャパシタ電極の内縁部から引き出されており、
前記外部接続用電極は、前記開口部内における前記引き出し電極上に形成されている
ことを特徴とする薄膜キャパシタ。
（付記４）
付記１又は２記載の薄膜キャパシタにおいて、
前記第１のキャパシタ電極、前記キャパシタ誘電体膜及び前記第２のキャパシタ電極に開口部が形成されており、
前記引き出し電極は、前記開口部における前記第２のキャパシタ電極の内縁部から引き出されており、
前記外部接続用電極は、前記開口部内における前記引き出し電極上に形成されている
ことを特徴とする薄膜キャパシタ。
（付記５）
付記１乃至４のいずれかに記載の薄膜キャパシタにおいて、
前記キャパシタ部は、前記第２のキャパシタ電極上に形成された他のキャパシタ誘電体膜と、前記他のキャパシタ誘電体膜上に形成された第３のキャパシタ電極とを更に有し、
前記第１のキャパシタ電極と前記第３のキャパシタ電極とが電気的に接続されている
ことを特徴とする薄膜キャパシタ。
（付記６）
付記１記載の薄膜キャパシタにおいて、
前記キャパシタ部を覆うように形成され、水素又は水分の拡散を防止する第１の絶縁性バリア膜を更に有し、
前記引き出し電極は、前記第１の絶縁性バリア膜上に形成されており、前記第１の絶縁性バリア膜に形成された開口部を介して前記第２のキャパシタ電極に接続されており、
前記第１の絶縁性バリア膜及び前記引き出し電極を覆うように形成され、水素又は水分の拡散を防止する第２の絶縁性バリア膜を更に有し、
前記外部接続用電極は、前記第２の絶縁性バリア膜に形成された開口部を介して前記引き出し電極に接続されている
ことを特徴とする薄膜キャパシタ。
（付記７）
付記１乃至６のいずれかに記載の薄膜キャパシタにおいて、
前記引き出し電極に電気的に接続され、前記支持基板を貫く貫通電極を更に有する
ことを特徴とする薄膜キャパシタ。
（付記８）
付記１乃至７のいずれかに記載の薄膜キャパシタにおいて、
前記引き出し電極は、非晶質膜、又は、結晶粒径が５０ｎｍ以下の微結晶より成る多結晶膜より成る
ことを特徴とする薄膜キャパシタ。
（付記９）
付記１乃至７のいずれかに記載の薄膜キャパシタにおいて、
前記引き出し電極は、酸化物、窒化物、炭素、炭化物、珪化物、又は、これらの複合物より成る
ことを特徴とする薄膜キャパシタ。
（付記１０）
付記１乃至９のいずれかに記載の薄膜キャパシタにおいて、
前記絶縁性バリア膜は、非晶質膜、又は、結晶粒径が５０ｎｍ以下の微結晶より成る多結晶膜より成る
ことを特徴とする薄膜キャパシタ。
（付記１１）
付記１乃至１０のいずれかに記載の薄膜キャパシタにおいて、
前記キャパシタ誘電体膜は、ペロブスカイト型の結晶構造を有する酸化物を主成分とする誘電体膜より成る
ことを特徴とする薄膜キャパシタ。
（付記１２）
支持基板上に、第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部を形成する工程と、
前記第１のキャパシタ電極又は前記第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極を形成する工程と、
前記引き出し電極に接続された外部接続用電極を形成する工程と
を有することを特徴とする薄膜キャパシタの製造方法。
（付記１３）
付記１２記載の薄膜キャパシタの製造方法において、
前記引き出し電極に電気的に接続され、前記支持基板を貫く貫通電極を形成する工程を更に有する
ことを特徴とする薄膜キャパシタの製造方法。
（付記１４）
回路基板と、
前記回路基板上に実装された薄膜キャパシタであって、支持基板上に形成された第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部と、前記第１又は前記第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極とを有する薄膜キャパシタと、
前記回路基板に実装された半導体素子と
を有することを特徴とする電子装置。
（付記１５）
回路基板と、
前記回路基板上に実装された薄膜キャパシタであって、支持基板上に形成された第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部と、前記第１又は前記第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極と、前記引き出し電極に電気的に接続され、前記支持基板を貫く貫通電極とを有する薄膜キャパシタと、
前記薄膜キャパシタ上に実装され、前記外部接続用電極及び前記貫通電極を介して前記回路基板に電気的に接続された半導体素子と
を有することを特徴とする電子装置。
（付記１６）
薄膜キャパシタが内蔵された回路基板であって、
前記薄膜キャパシタは、支持基板上に形成された第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部と、前記第１又は前記第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極とを有しており、
前記外部接続電極は、前記回路基板に形成された配線に電気的に接続されている
ことを特徴とする回路基板。
（付記１７）
薄膜キャパシタが内蔵された回路基板であって、
前記薄膜キャパシタは、支持基板上に形成された第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部と、前記第１又は前記第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極と、前記引き出し電極に電気的に接続され、前記支持基板を貫く貫通電極とを有しており、
前記貫通電極は、前記回路基板に形成された配線に電気的に接続されている
ことを特徴とする回路基板。
（付記１８）
支持基板上に形成され、第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部と、
前記第１のキャパシタ電極上に形成され、水素又は水分の拡散を防止する第１の導電性バリア膜と、
前記第２のキャパシタ電極上に形成され、水素又は水分の拡散を防止する第２の導電性バリア膜と、
前記キャパシタ部上に、前記第１の導電層及び前記第２の導電層を覆うように形成された絶縁膜と、
前記絶縁膜に埋め込まれ、前記第１の導電性バリア膜を介して前記第１のキャパシタ電極に電気的に接続された第１の外部接続用電極と、
前記絶縁層に埋め込まれ、前記第２の導電性バリア膜を介して前記第２のキャパシタ電極に電気的に接続された第２の外部接続用電極と
を有することを特徴とする薄膜キャパシタ。
（付記１９）
付記１８記載の薄膜キャパシタにおいて、
前記キャパシタ誘電体膜及び前記第２のキャパシタ電極に開口部が形成されており、
前記第１の導電性バリア膜は、前記開口部内における前記第１のキャパシタ電極上に形成されている
ことを特徴とする薄膜キャパシタ。
（付記２０）
付記１８又は１９記載の薄膜キャパシタにおいて、
前記第１の導電性バリア膜と前記第２の導電性バリア膜とは、同一導電膜より成る
ことを特徴とする薄膜キャパシタ。
（付記２１）
付記１８乃至２０のいずれかに記載の薄膜キャパシタにおいて、
前記第１の導電性バリア膜上に形成された第１の導電膜と、
前記第２の導電性バリア膜上に形成された第２の導電膜とを更に有し、
前記第１の外部接続用電極は、前記第１の導電膜に接続されており、
前記第２の外部接続用電極は、前記第２の導電膜に接続されている
ことを特徴とする薄膜キャパシタ。
（付記２２）
支持基板上に形成された、第１のキャパシタ電極と、
前記第１のキャパシタ電極上に形成され、水素又は水分の拡散を防止する第１の導電性バリア膜と、
前記第１の導電性バリア膜上に形成されたキャパシタ誘電体膜と、
前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極と、
前記第２のキャパシタ電極上に形成され、水素又は水分の拡散を防止する第２の導電性バリア膜と、
前記第１のキャパシタ電極上及び前記第２のキャパシタ電極上に形成された絶縁膜と、
前記絶縁膜に埋め込まれ、前記第１の導電性バリア膜を介して前記第１のキャパシタ電極に電気的に接続された第１の外部接続用電極と、
前記絶縁層に埋め込まれ、前記第２の導電性バリア膜を介して前記第２のキャパシタ電極に電気的に接続された第２の外部接続用電極と
を有することを特徴とする薄膜キャパシタ。
（付記２３）
付記２２記載の薄膜キャパシタにおいて、
前記第１の導電性バリア膜上又は前記第２の導電性バリア膜上に形成された導電膜を更に有する
ことを特徴とする薄膜キャパシタ。
（付記２４）
付記１８乃至２３のいずれかに記載の薄膜キャパシタにおいて、
前記第１の導電性バリア膜及び前記第２の導電性バリア膜は、ＩｒＯ２より成る
ことを特徴とする薄膜キャパシタ。
（付記２５）
付記１８乃至２４のいずれかに記載の薄膜キャパシタにおいて、
前記キャパシタ誘電体膜は、ペロブスカイト型の結晶構造を有する酸化物を主成分とする誘電体膜より成る
ことを特徴とする薄膜キャパシタ。
（付記２６）
支持基板上に、第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部を形成する工程と、
前記第１のキャパシタ電極上に、水素又は水分の拡散を防止する第１の導電性バリア膜を形成するとともに、前記第２のキャパシタ電極上に、水素又は水分の拡散を防止する第２の導電性バリア膜を形成する工程と、
前記キャパシタ部上に、前記第１の導電性バリア膜及び前記第２の導電性バリア膜を覆うように絶縁膜を形成する工程と、
前記第１の導電性バリア膜を介して前記第１のキャパシタ電極に電気的に接続された第１の外部接続用電極と、前記第２の導電性バリア膜を介して前記第２のキャパシタ電極に電気的に接続された第２の外部接続用電極とを、絶縁膜に埋め込む工程と
を有することを特徴とする薄膜キャパシタの製造方法。
（付記２７）
支持基板上に、第１のキャパシタ電極を形成する工程と、
前記第１のキャパシタ電極上に、水素又は水分の拡散を防止する第１の導電性バリア膜を形成する工程と、
前記第１の導電性バリア膜上に、キャパシタ誘電体膜を形成する工程と、
前記キャパシタ誘電体膜上に、前記第２のキャパシタ電極を形成する工程と、
前記第２のキャパシタ電極上に、水素又は水分の拡散を防止する第２の導電性バリア膜を形成する工程と、
前記第１の導電性バリア膜上及び前記第２の導電性バリア膜上に絶縁膜を形成する工程と、
前記第１の導電性バリア膜を介して前記第１のキャパシタ電極に電気的に接続された第１の外部接続用電極と、前記第２の導電性バリア膜を介して第２のキャパシタ電極に電気的に接続された第２の外部接続用電極とを、前記絶縁膜に埋め込む工程と
を有することを特徴とする薄膜キャパシタの製造方法。
本発明の第１実施形態による薄膜キャパシタを示す断面図及び平面図である。 本発明の第１実施形態による薄膜キャパシタの製造方法を示す工程断面図（その１）である。 本発明の第１実施形態による薄膜キャパシタの製造方法を示す工程断面図（その２）である。 本発明の第１実施形態による薄膜キャパシタの製造方法を示す工程断面図（その３）である。 本発明の第２実施形態による薄膜キャパシタを示す断面図及び平面図である。 本発明の第２実施形態による薄膜キャパシタの製造方法を示す工程断面図（その１）である。 本発明の第２実施形態による薄膜キャパシタの製造方法を示す工程断面図（その２）である。 本発明の第２実施形態による薄膜キャパシタの製造方法を示す工程断面図（その３）である。 本発明の第３実施形態による薄膜キャパシタを示す断面図及び平面図である。 本発明の第３実施形態による薄膜キャパシタの製造方法を示す工程断面図（その１）である。 本発明の第３実施形態による薄膜キャパシタの製造方法を示す工程断面図（その２）である。 本発明の第３実施形態による薄膜キャパシタの製造方法を示す工程断面図（その３）である。 本発明の第３実施形態による薄膜キャパシタの製造方法を示す工程断面図（その４）である。 本発明の第４実施形態による薄膜キャパシタを示す断面図である。 本発明の第４実施形態による薄膜キャパシタを示す工程断面図（その１）である。 本発明の第４実施形態による薄膜キャパシタを示す工程断面図（その２）である。 本発明の第４実施形態による薄膜キャパシタを示す工程断面図（その３）である。 本発明の第５実施形態による電子装置を示す断面図である。 本発明の第６実施形態による電子装置を示す断面図である。 本発明の第７実施形態による回路基板を示す断面図である。 本発明の第８実施形態による回路基板を示す断面図である。 本発明の第９実施形態による薄膜キャパシタを示す断面図及び平面図である。 本発明の第９実施形態による薄膜キャパシタの製造方法を示す工程断面図（その１）である。 本発明の第９実施形態による薄膜キャパシタの製造方法を示す工程断面図（その２）である。 本発明の第９実施形態による薄膜キャパシタの製造方法を示す工程断面図（その３）である。 本発明の第１０実施形態による薄膜キャパシタを示す断面図及び平面図である。 本発明の第１０実施形態による薄膜キャパシタの製造方法を示す工程断面図（その１）である。 本発明の第１０実施形態による薄膜キャパシタの製造方法を示す工程断面図（その２）である。 本発明の第１１実施形態による薄膜キャパシタを示す断面図及び平面図である。 本発明の第１１実施形態による薄膜キャパシタの製造方法を示す工程断面図（その１）である。 本発明の第１１実施形態による薄膜キャパシタの製造方法を示す工程断面図（その２）である。 本発明の第１２実施形態による薄膜キャパシタを示す断面図及び平面図である。 本発明の第１２実施形態による薄膜キャパシタの製造方法を示す工程断面図（その１）である。 本発明の第１２実施形態による薄膜キャパシタの製造方法を示す工程断面図（その２）である。 提案されている薄膜キャパシタを示す断面図である。
符号の説明
１０…支持基板
１２…絶縁膜
１４…キャパシタ電極
１５、１５ａ…開口部
１６…キャパシタ誘電体膜
１７、１７ａ…開口部
１８…キャパシタ電極
１９、１９ａ…開口部
２０、２０ａ…キャパシタ部
２２…絶縁性バリア膜
２４ａ、２４ｂ…開口部
２６ａ〜２６ｄ…引き出し電極
２８…絶縁性バリア膜
３０…保護膜
３２ａ、３２ｂ…開口部
３４ａ、３４ｂ…外部接続用電極、部分電極
３６…半田バンプ
３８…キャパシタ誘電体膜
３９、３９ａ…開口部
４０…キャパシタ電極
４１、４１ａ…開口部
４２ａ、４２ｂ…貫通孔
４４…絶縁膜
４６…貫通孔
４８…導電性バリア膜
５０ａ、５０ｂ…部分電極
５２…半田バンプ
５４ａ、５４ｂ…貫通電極
５５…パッケージ基板、回路基板
５６…ピン
５８…ＬＳＩ
６０…半田バンプ
６２…アンダーフィル剤
６４…フレーム
６６…サーマルコンパウンド
６８…放熱板
６９…アンダーフィル剤
７０…パッケージ基板、回路基板
７２…半田バンプ
７４…回路基板
７６…樹脂層
７８…配線層
８０…ビア
８２…半田バンプ
８４…回路基板
８６…導電性バリア膜
８８…導電膜
９０ａ、９０ｂ…導電層
９２、９２ａ、９２ｂ…導電性バリア膜
９４…導電性バリア膜
９６、９６ａ、９６ｂ…導電膜
９８ａ、９８ｂ…積層膜、導電層
１１０…シリコン基板
１１２…シリコン酸化膜
１１４…キャパシタ電極
１１６…キャパシタ誘電体膜
１１８…キャパシタ電極
１２０…キャパシタ部
１２２…絶縁性バリア膜
１３０…保護膜
１３２ａ、１３２ｂ…開口部
１３４ａ、１３４ｂ…外部接続用電極
１３６…半田バンプ

Claims (10)

  1. 支持基板上に形成され、第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部と、
    前記第１のキャパシタ電極又は前記第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、
    前記引き出し電極に接続された外部接続用電極と
    を有することを特徴とする薄膜キャパシタ。
  2. 請求項１記載の薄膜キャパシタにおいて、
    前記キャパシタ部及び前記引き出し電極を覆うように形成され、水素又は水分の拡散を防止する絶縁性バリア膜を更に有する
    ことを特徴とする薄膜キャパシタ。
  3. 支持基板上に、第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部を形成する工程と、
    前記第１のキャパシタ電極又は前記第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極を形成する工程と、
    前記引き出し電極に接続された外部接続用電極を形成する工程と
    を有することを特徴とする薄膜キャパシタの製造方法。
  4. 請求項３記載の薄膜キャパシタの製造方法において、
    前記引き出し電極を形成する工程の後、前記外部接続用電極を形成する工程の前に、水素又は水分の拡散を防止する絶縁性バリア膜を、前記キャパシタ部及び前記引き出し電極を覆うように形成する工程を更に有する
    ことを特徴とする薄膜キャパシタの製造方法。
  5. 回路基板と、
    前記回路基板上に実装された薄膜キャパシタであって、支持基板上に形成された第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部と、前記第１又は前記第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極とを有する薄膜キャパシタと、
    前記回路基板に実装された半導体素子と
    を有することを特徴とする電子装置。
  6. 回路基板と、
    前記回路基板上に実装された薄膜キャパシタであって、支持基板上に形成された第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部と、前記第１又は前記第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極と、前記引き出し電極に電気的に接続され、前記支持基板を貫く貫通電極とを有する薄膜キャパシタと、
    前記薄膜キャパシタ上に実装され、前記外部接続用電極及び前記貫通電極を介して前記回路基板に電気的に接続された半導体素子と
    を有することを特徴とする電子装置。
  7. 請求項６又は７記載の電子装置において、
    前記薄膜キャパシタは、前記キャパシタ及び前記引き出し電極を覆うように形成され、水素又は水分の拡散を防止する絶縁性バリア膜を更に有する
    ことを特徴とする電子装置。
  8. 薄膜キャパシタが内蔵された回路基板であって、
    前記薄膜キャパシタは、支持基板上に形成された第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部と、前記第１又は前記第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極とを有しており、
    前記外部接続電極は、前記回路基板に形成された配線に電気的に接続されている
    ことを特徴とする回路基板。
  9. 薄膜キャパシタが内蔵された回路基板であって、
    前記薄膜キャパシタは、支持基板上に形成された第１のキャパシタ電極と；前記第１のキャパシタ電極上に形成されたキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有するキャパシタ部と、前記第１又は前記第２のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極と、前記引き出し電極に電気的に接続され、前記支持基板を貫く貫通電極とを有しており、
    前記貫通電極は、前記回路基板に形成された配線に電気的に接続されている
    ことを特徴とする回路基板。
  10. 請求項９又は１０記載の回路基板において、
    前記薄膜キャパシタは、前記キャパシタ部及び前記引き出し電極を覆うように形成され、水素又は水分の拡散を防止する絶縁性バリア膜を更に有する
    ことを特徴とする回路基板。
JP2005366789A 2005-12-20 2005-12-20 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板 Expired - Fee Related JP4997757B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005366789A JP4997757B2 (ja) 2005-12-20 2005-12-20 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板
DE102006013812A DE102006013812A1 (de) 2005-12-20 2006-03-23 Dünnfilmkondensator und Verfahren zur Herstellung desselben, elektronische Anordnung und Leiterplatte
TW095111468A TWI294628B (en) 2005-12-20 2006-03-31 Thin-film capacitor and method for fabricating the same, electronic device and circuit board
US11/393,910 US7456078B2 (en) 2005-12-20 2006-03-31 Thin-film capacitor and method for fabricating the same, electronic device and circuit board
KR1020060035701A KR100788131B1 (ko) 2005-12-20 2006-04-20 박막 캐패시터 및 그 제조 방법, 전자 장치 및 회로 기판
CN2006100771813A CN1988083B (zh) 2005-12-20 2006-04-27 薄膜电容器及其制造方法、电子器件和电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005366789A JP4997757B2 (ja) 2005-12-20 2005-12-20 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012032164A Division JP2012138595A (ja) 2012-02-16 2012-02-16 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板

Publications (2)

Publication Number Publication Date
JP2007173386A JP2007173386A (ja) 2007-07-05
JP4997757B2 true JP4997757B2 (ja) 2012-08-08

Family

ID=38174183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005366789A Expired - Fee Related JP4997757B2 (ja) 2005-12-20 2005-12-20 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板

Country Status (6)

Country Link
US (1) US7456078B2 (ja)
JP (1) JP4997757B2 (ja)
KR (1) KR100788131B1 (ja)
CN (1) CN1988083B (ja)
DE (1) DE102006013812A1 (ja)
TW (1) TWI294628B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101703261B1 (ko) * 2015-11-13 2017-02-06 가부시키가이샤 노다스크린 반도체 장치

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8003479B2 (en) * 2006-03-27 2011-08-23 Intel Corporation Low temperature deposition and ultra fast annealing of integrated circuit thin film capacitor
JP5183893B2 (ja) * 2006-08-01 2013-04-17 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
US20110012239A1 (en) * 2009-07-17 2011-01-20 Qualcomm Incorporated Barrier Layer On Polymer Passivation For Integrated Circuit Packaging
DE102009043740B4 (de) * 2009-09-30 2021-08-05 Globalfoundries Dresden Module One Llc & Co. Kg Rückseitenmetallisierung mit besserer Haftung in Hochleistungshalbleiterbauelementen
JP2011204852A (ja) * 2010-03-25 2011-10-13 Elpida Memory Inc キャパシタおよびその製造方法、半導体装置
JP2011228462A (ja) * 2010-04-19 2011-11-10 Taiyo Yuden Co Ltd 薄膜キャパシタ
CN102623439B (zh) * 2011-01-28 2015-09-09 精材科技股份有限公司 电容耦合器封装结构
CN102412250A (zh) * 2011-11-04 2012-04-11 日月光半导体制造股份有限公司 半导体封装结构、整合式无源元件及其制造方法
US9076600B2 (en) * 2012-03-27 2015-07-07 Tdk Corporation Thin film capacitor
KR101358939B1 (ko) * 2012-05-23 2014-02-06 한국과학기술연구원 고밀도 실장용 박막 콘덴서, 그 제조방법 및 고밀도 실장 기판
DE102012223904A1 (de) * 2012-10-05 2014-04-10 Continental Automotive Gmbh Verfahren zum Herstellen eines elektronischen Hochstrom-Schaltkreises mittels Gasspritz-Technologie und Abdichten mit isolierendem Polymer
JP2013051450A (ja) * 2012-12-11 2013-03-14 Hitachi Ltd 半導体装置及びその配線部品
US8994171B2 (en) 2013-03-12 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for a conductive pillar structure
US8847389B1 (en) * 2013-03-12 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for a conductive bump structure
US9343403B2 (en) * 2014-04-04 2016-05-17 Qualcomm Incorporated Stress mitigation structure for wafer warpage reduction
JP6284859B2 (ja) * 2014-08-29 2018-02-28 太陽誘電株式会社 可変容量デバイス及びアンテナ装置
CN104377033A (zh) * 2014-10-22 2015-02-25 厦门法拉电子股份有限公司 一种薄膜电容器表面安装焊接引出结构及其安装方法
KR102225215B1 (ko) * 2014-11-07 2021-03-09 삼성전자주식회사 반도체 장치
JP6887655B2 (ja) * 2015-03-06 2021-06-16 国立研究開発法人物質・材料研究機構 ビスマス系誘電体用電極及びキャパシタ
WO2016158228A1 (ja) * 2015-04-02 2016-10-06 太陽誘電株式会社 薄膜キャパシタ
FR3047604B1 (fr) * 2016-02-04 2018-02-02 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif electronique hybride protege contre l'humidite et procede de protection contre l'humidite d'un dispositif electronique hybride
JP2017208369A (ja) * 2016-05-16 2017-11-24 富士通株式会社 回路基板、回路基板の製造方法及び電子装置
EP3270392A1 (en) * 2016-07-13 2018-01-17 Rhodia Operations Pseudocapacitive materials for supercapacitor electrodes
CN107622950A (zh) * 2016-07-13 2018-01-23 欣兴电子股份有限公司 封装基板及其制造方法
KR102762892B1 (ko) * 2016-12-15 2025-02-07 삼성전기주식회사 박막 커패시터
WO2018117111A1 (ja) * 2016-12-21 2018-06-28 大日本印刷株式会社 貫通電極基板、半導体装置及び貫通電極基板の製造方法
JP6354016B1 (ja) * 2016-12-28 2018-07-11 株式会社野田スクリーン 薄膜キャパシタ、および半導体装置
JP6822192B2 (ja) 2017-02-13 2021-01-27 Tdk株式会社 電子部品内蔵基板
JP6862886B2 (ja) 2017-02-13 2021-04-21 Tdk株式会社 電子部品内蔵基板
JP2018137311A (ja) 2017-02-21 2018-08-30 Tdk株式会社 薄膜キャパシタ
JP2018137310A (ja) * 2017-02-21 2018-08-30 Tdk株式会社 薄膜キャパシタ
JP6826947B2 (ja) * 2017-05-18 2021-02-10 新光電気工業株式会社 配線基板、配線基板の製造方法
JP7238771B2 (ja) * 2017-05-31 2023-03-14 Tdk株式会社 薄膜コンデンサ及び薄膜コンデンサの製造方法
WO2019021827A1 (ja) 2017-07-26 2019-01-31 株式会社村田製作所 キャパシタ
US10741488B2 (en) 2017-09-29 2020-08-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device with integrated capacitor and manufacturing method thereof
JP7206589B2 (ja) * 2017-12-22 2023-01-18 凸版印刷株式会社 キャパシタ内蔵ガラス回路基板の製造方法
US11011315B2 (en) 2018-06-20 2021-05-18 Tdk Corporation Thin film capacitor, manufacturing method therefor, and multilayer circuit board embedded with thin film capacitor
GB2576194A (en) * 2018-08-08 2020-02-12 Xaar Technology Ltd Electrical component comprising a lead-free thin film ceramic member and an alumina barrier layer
JP6961639B2 (ja) * 2019-03-19 2021-11-05 株式会社東芝 圧力センサ
US11756948B2 (en) * 2019-05-01 2023-09-12 Intel Corporation In situ package integrated thin film capacitors for power delivery
GB2590643B (en) * 2019-12-20 2022-08-03 Graphcore Ltd Method of manufacturing a computer device
US11437312B2 (en) * 2020-02-07 2022-09-06 International Business Machines Corporation High performance metal insulator metal capacitor
JP7428000B2 (ja) * 2020-02-20 2024-02-06 Tdk株式会社 薄膜キャパシタ及びこれを内蔵する回路基板、並びに、薄膜キャパシタの製造方法
CN111834341B (zh) * 2020-06-17 2021-09-21 珠海越亚半导体股份有限公司 电容电感嵌埋结构及其制作方法和基板
JP2022094534A (ja) * 2020-12-15 2022-06-27 富士通株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03157734A (ja) * 1989-11-15 1991-07-05 Nec Field Service Ltd 論理回路管理装置
JP3369827B2 (ja) * 1995-01-30 2003-01-20 株式会社東芝 半導体装置及びその製造方法
JPH08241830A (ja) * 1995-03-07 1996-09-17 Sumitomo Metal Ind Ltd 薄膜コンデンサ
JPH09293869A (ja) * 1996-04-25 1997-11-11 Nec Corp 半導体装置およびその製造方法
JP3157734B2 (ja) 1997-02-03 2001-04-16 松下電子工業株式会社 強誘電体メモリ装置及びその製造方法
JPH1197289A (ja) * 1997-09-18 1999-04-09 Fujitsu Ltd 薄膜チップコンデンサー及びその製造方法
US5976928A (en) * 1997-11-20 1999-11-02 Advanced Technology Materials, Inc. Chemical mechanical polishing of FeRAM capacitors
JP3212930B2 (ja) * 1997-11-26 2001-09-25 日本電気株式会社 容量及びその製造方法
JP3183243B2 (ja) * 1998-02-25 2001-07-09 日本電気株式会社 薄膜キャパシタ及びその製造方法
US6178082B1 (en) * 1998-02-26 2001-01-23 International Business Machines Corporation High temperature, conductive thin film diffusion barrier for ceramic/metal systems
US6023407A (en) * 1998-02-26 2000-02-08 International Business Machines Corporation Structure for a thin film multilayer capacitor
US6225656B1 (en) * 1998-12-01 2001-05-01 Symetrix Corporation Ferroelectric integrated circuit with protective layer incorporating oxygen and method for fabricating same
TW434877B (en) * 1998-12-03 2001-05-16 Matsushita Electronics Corp Semiconductor memory device and method for manufacturing the same
JP3400964B2 (ja) * 1998-12-03 2003-04-28 松下電器産業株式会社 半導体記憶装置の製造方法
IT1318279B1 (it) * 2000-07-28 2003-07-28 Getters Spa Dispositivo capacitivo integrato con strato dielettrico degradabiledall'idrogeno protetto da strato getter.
JP2002110931A (ja) * 2000-10-02 2002-04-12 Matsushita Electric Ind Co Ltd 強誘電体メモリ装置
US6624500B2 (en) * 2000-11-30 2003-09-23 Kyocera Corporation Thin-film electronic component and motherboard
JP4827299B2 (ja) * 2001-01-26 2011-11-30 富士通株式会社 キャパシタ及び半導体装置
US6624501B2 (en) * 2001-01-26 2003-09-23 Fujitsu Limited Capacitor and semiconductor device
JP2002231903A (ja) * 2001-02-06 2002-08-16 Sanyo Electric Co Ltd 誘電体素子およびその製造方法
JP2004079801A (ja) * 2002-08-19 2004-03-11 Fujitsu Ltd コンデンサ装置及びその製造方法
JP4523299B2 (ja) * 2003-10-31 2010-08-11 学校法人早稲田大学 薄膜コンデンサの製造方法
JP4475919B2 (ja) * 2003-11-06 2010-06-09 富士通株式会社 デカップリングキャパシタ及びその製造方法
JP4357289B2 (ja) * 2003-12-26 2009-11-04 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101703261B1 (ko) * 2015-11-13 2017-02-06 가부시키가이샤 노다스크린 반도체 장치

Also Published As

Publication number Publication date
TW200725658A (en) 2007-07-01
DE102006013812A1 (de) 2007-09-06
CN1988083B (zh) 2012-10-24
KR100788131B1 (ko) 2007-12-21
KR20070065769A (ko) 2007-06-25
JP2007173386A (ja) 2007-07-05
TWI294628B (en) 2008-03-11
US20070141800A1 (en) 2007-06-21
CN1988083A (zh) 2007-06-27
US7456078B2 (en) 2008-11-25

Similar Documents

Publication Publication Date Title
JP4997757B2 (ja) 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板
KR100647180B1 (ko) 반도체 장치 및 그 제조 방법, 캐패시터 구조체 및 그 제조방법
JP4671829B2 (ja) インターポーザ及び電子装置の製造方法
US8810007B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
JP5463908B2 (ja) キャパシタ搭載インターポーザ及びその製造方法
JP5093327B2 (ja) 薄膜キャパシタ
JP3843708B2 (ja) 半導体装置およびその製造方法ならびに薄膜コンデンサ
JP4611943B2 (ja) 半導体装置
US6897544B2 (en) Capacitor and manufacturing method thereof, semiconductor device and substrate for a semiconductor device
US8203198B2 (en) Thin film capacitor device used for a decoupling capacitor and having a resistor inside
US8669643B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
JP2007227874A (ja) 薄膜キャパシタ及びその製造方法
JP2010157690A (ja) 電子部品実装用基板及び電子部品実装用基板の製造方法
JP2012138595A (ja) 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板
JP2003273155A (ja) 半導体装置及びその製造方法
JP4584700B2 (ja) 配線基板の製造方法
JP4447881B2 (ja) インターポーザの製造方法
JPWO2009028596A1 (ja) 受動素子内蔵基板、製造方法、及び半導体装置
JP4738228B2 (ja) 半導体装置及び半導体装置の製造方法
JP4784128B2 (ja) 半導体装置およびその製造方法
CN101233614A (zh) 电容器装载型半导体器件
JP4084255B2 (ja) プローブカード
JP2007194472A (ja) 薄膜キャパシタの製造方法
JP4864313B2 (ja) 薄膜キャパシタ基板、その製造方法、及び、半導体装置
JP4784142B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120430

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees