[go: up one dir, main page]

JPH1197289A - 薄膜チップコンデンサー及びその製造方法 - Google Patents

薄膜チップコンデンサー及びその製造方法

Info

Publication number
JPH1197289A
JPH1197289A JP9253676A JP25367697A JPH1197289A JP H1197289 A JPH1197289 A JP H1197289A JP 9253676 A JP9253676 A JP 9253676A JP 25367697 A JP25367697 A JP 25367697A JP H1197289 A JPH1197289 A JP H1197289A
Authority
JP
Japan
Prior art keywords
thin film
dielectric
film layer
dielectric crystal
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9253676A
Other languages
English (en)
Inventor
Toshiyuki Kuramochi
俊幸 倉持
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9253676A priority Critical patent/JPH1197289A/ja
Priority to KR1019980005918A priority patent/KR19990029116A/ko
Publication of JPH1197289A publication Critical patent/JPH1197289A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/015Special provisions for self-healing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 漏洩電流の発生を抑制した薄膜チップコンデ
ンサーとその製造方法を提供する。 【解決手段】 本発明のコンデンサーは、基板2上に順
次形成した下部電極薄膜層3、誘電体薄膜層4、上部電
極薄膜層5及び保護薄膜層6を有し、接続用のバンプ7
を備えていて、誘電体薄膜層4が、少なくとも二つの誘
電体結晶薄膜4a、4bから構成される。このコンデン
サーは、誘電体結晶薄膜を形成しようとする層3又は薄
膜4a上に誘電体結晶の出発物質を含む溶液を塗布して
ゾル−ゲル法により乾燥ゲルを作り、次いでこの乾燥ゲ
ルを加熱して誘電体結晶を生成させることにより誘電体
結晶薄膜を形成する工程を繰り返すことで誘電体薄膜層
4形成する方法で製造される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、薄膜チップコンデ
ンサーに関する。より詳しく言えば、本発明は、誘電体
薄膜をゾル−ゲル法(有機金属分解(MOD)法)によ
り形成した薄膜チップコンデンサーに関する。
【0002】
【従来の技術】近年の半導体装置は、高速化、高周波数
化、低雑音化への対応が要求されている。一般に、同時
スイッチングノイズ等の雑音を低減するためには、電源
回路にバイパスコンデンサーを備えつけることが行われ
ている。
【0003】同時スイッチングノイズ等の、半導体装置
の電源電圧変動を伴う雑音の低減には、電源回路のイン
ピーダンスを下げることが効果的であることが古くから
知られている。よく知られているように、電源回路のイ
ンピーダンスZは次式で与えられる。
【0004】
【数1】
【0005】この式によれば、インピーダンスZを最小
にする周波数fc が存在し、fc =(2π(L
C)1/2 -1 となる。電源回路の導線抵抗Rを小さく
すれば、確かにインピーダンスZはfc 近傍で小さくで
きるが、実際には、ある周波数帯域においてインピーダ
ンスをある一定値以下に制御することが必要とされる。
上記の式(1)で表される周波数とインピーダンスとの
関係から、静電容量が大きくなるとある一定値以下のイ
ンピーダンスを与える周波数帯域が広くなること、イン
ダクタンスが小さくなるとfc が高周波数側へ移動する
こと、そして導線抵抗が小さくなるとインピーダンス全
体が低くなることが分かる。導線インダクタンスと使用
されるLSI等の半導体装置の持つ容量とを考慮する
と、電源回路のバイパスコンデンサーは広帯域雑音除去
フィルターとして機能することが望ましく、一般にはf
c =3〜5fcl(fclはシステムのクロック周波数を表
す)程度となり、そしてインピーダンスZは0.05〜
0.10Ω程度となるように制御することを要求される
ことが多い。
【0006】電源回路におけるバイパスコンデンサーと
しては、セラミックコンデンサーが使用されている。セ
ラミックコンデンサーは、誘電体としてセラミックを使
用するものであり、誘電体材料の粉末のグリーンシート
(これらのグリーンシートの一部のものには電極材料の
導体が印刷されている)の積層体を一緒に焼成して製造
される。セラミックコンデンサーにおいては、静電容量
の要件を満足することはできても、外部への接続のため
に半田づけあるいは導電性樹脂での接合が利用されるの
で端子寸法を小さくできないことから、端子のインダク
タンス成分を十分小さくするのが困難である。そのた
め、セラミックコンデンサーを使用する場合、特に高周
波領域において、インピーダンスが大きくなってしま
う。
【0007】固体電解質コンデンサーをバイパスコンデ
ンサーとして使用することも可能である。大部分の固体
電解質コンデンサーは、電解質としてTCNQ錯塩、二
酸化マンガン、ポリピロール等を使用し、電極材料とし
てアルミニウム又はタンタルを使用している。固体電解
質コンデンサーの特徴は、静電容量を大きくできる一方
で、形状が大きくなりやすく、温度特性と耐熱性の点で
セラミックコンデンサーに劣ることである。
【0008】バイパスコンデンサーとして、薄膜チップ
コンデンサーを使用することも可能である。薄膜チップ
コンデンサーは、二つの電極層(金属薄膜層)の間に金
属酸化物の誘電体薄膜層を挿入した積層構造体を基板上
に形成したものであり、上部電極層の上に設けた表面保
護層の上に外部回路へ接続するための半田バンプが形成
されている。このような薄膜チップコンデンサーは、半
導体装置の製造で利用される薄膜形成技術を使って製作
するため、形状を小さくすることができ、半導体装置の
実装で多用される表面実装技術に応用しやすいのが特徴
である。更に、薄膜チップコンデンサーでは、外部回路
への接続用の半田バンプを小さく形成できるためそのイ
ンダクタンス成分を小さくでき、また誘電体として金属
酸化物を使用することで固体電解質コンデンサーを凌ぐ
耐熱性を実現できる。
【0009】薄膜チップコンデンサーの製造において
は、誘電体薄膜層の形成のためにゾル−ゲル法(MOD
法)が用いられている。具体的には、基板上に形成した
下部電極層の上に、金属酸化物の誘電体薄膜材料の出発
物質である金属アルコラートの溶液(加水分解用の水を
含む)を塗布し、加熱により加水分解及び重合反応を起
こさせて溶液を有機金属酸化物のゾルの状態を通してゲ
ルの状態(乾燥ゲル)に変化させ、この乾燥ゲルを更に
加熱して、コンデンサーにおける誘電体として使用可能
な結晶性無機材料(金属酸化物)に変化させる。
【0010】ゾル−ゲル法での誘電体薄膜の形成におい
て仮焼成で多孔質ゲル薄膜形成後にその薄膜上に加水分
解したゾルを塗布し、再度仮焼成することでクラックの
ない厚い誘電体薄膜を得る技術が、特開平6−1125
50号公報に記載されている。この公報記載の技術は、
圧電体としての誘電体薄膜に関するものであり、そして
ゾルを再塗布する多孔質ゲル薄膜は完全に焼成して結晶
化されておらず、結晶粒界が存在しない点で、本発明と
本質的に異なる。
【0011】
【発明が解決しようとする課題】上述のように誘電体薄
膜層をゾル−ゲル法により形成したこれまでの薄膜チッ
プコンデンサーには、表面実装技術に応用しやすく、外
部回路への接続用の半田バンプのインダクタンス成分を
小さくでき、固体電解質コンデンサーを凌ぐ耐熱性を有
するという利点がある一方で、漏洩電流が比較的大き
く、コンデンサーとしての電気的特性の面での改善が強
く要望されていた。
【0012】そこで、本発明は、漏洩電流の発生を抑制
した、電気的特性の優れた薄膜チップコンデンサーの提
供を目的とする。また、このような薄膜チップコンデン
サーを製造する方法を提供することも、本発明の目的で
ある。
【0013】
【課題を解決するための手段】本発明の薄膜チップコン
デンサーは、基板上に、下部電極薄膜層、誘電体薄膜
層、上部電極薄膜層、及び保護薄膜層を順次形成した積
層構造体を有し、保護薄膜層の表面に外部回路への接続
用のバンプが位置している薄膜チップコンデンサーであ
って、誘電体薄膜層が、少なくとも二つの誘電体結晶薄
膜から構成されていることを特徴とする。
【0014】本発明の薄膜チップコンデンサーの製造方
法は、基板上に、下部電極薄膜層、誘電体薄膜層、上部
電極薄膜層、及び保護薄膜層を順次形成し、保護薄膜層
の表面に外部回路への接続用のバンプを形成することに
より薄膜チップコンデンサーを製造する方法であって、
誘電体薄膜層を少なくとも二つの誘電体結晶薄膜の積層
構造体として形成し、この積層構造体の形成を、誘電体
結晶薄膜を形成しようとする層又は薄膜上に誘電体結晶
の出発物質を含む溶液を塗布してゾル−ゲル法により乾
燥ゲルを作り、次いでこの乾燥ゲルを加熱して誘電体結
晶を生成させることにより誘電体結晶薄膜を形成する工
程を繰り返すことで行うことを特徴とする。
【0015】
【発明の実施の形態】図1を参照して、本発明の薄膜チ
ップコンデンサーを説明する。本発明の薄膜チップコン
デンサー1は、基板2の上に形成した下部電極薄膜層
3、誘電体薄膜層4、上部電極薄膜層5、及び保護薄膜
層6の積層体を含み、保護薄膜層6の表面にバンプ7を
備えている。この図に示された四つのバンプ7のうちの
二つは上部電極薄膜層5に通じており、残りの二つは下
部電極薄膜層3に通じている。また、この図には四つの
バンプ7が示されているが、薄膜チップコンデンサー1
はこれ以外の任意の数のバンプを備えることができる。
【0016】図1のII−II線断面図である図2に示
したように、本発明の薄膜チップコンデンサー1の誘電
体薄膜層4は、第一の誘電体結晶薄膜4aと第二の誘電
体結晶薄膜4bの積層体から構成されている。この図に
示された二つのバンプ7のうちの一方は保護薄膜層6に
形成したコンタクトホールを介して上部電極薄膜層5に
通じ、もう一方は保護薄膜層6、上部電極薄膜層5及び
誘電体薄膜層4に形成したコンタクトホールを介して下
部電極薄膜層3に通じている。
【0017】本発明の薄膜チップコンデンサー1で使用
する基板2としては、半導体装置の製造で用いられるよ
うな薄膜形成技術を利用して薄膜を形成することができ
る任意の基板を使用することができる。代表例はシリコ
ン基板である。基板として使用するシリコンの結晶面方
位と不純物濃度は、どのようなものであってもよい。
【0018】下部及び上部の電極薄膜層3、5は、適当
な金属材料から、例えばスパッタ法等の方法により、形
成することができる。下部電極薄膜層3として好適な材
料は、Pt(厚み約0.3μm)、Ir(厚み約0.3
μm)、Ru(厚み約0.3μm)、Ti(厚み約0.
1μm)とPt(厚み約0.3μm)との積層体、Ta
(厚み約0.1μm)とPt(厚み約0.3μm)との
積層体、Ru(厚み約0.3μm)とRuO2 (厚み約
0.2μm)との積層体等である。上部電極薄膜層5と
して適当な材料は、CrW(厚み約0.1μm)とCu
(厚み約1.0μm)とCrW(厚み約0.1μm)と
の積層体、Cr(厚み約0.1μm)とCu(厚み約
1.0μm)とCr(厚み約0.1μm)との積層体、
TiN(厚み約0.1〜0.2μm)とCu(厚み約
1.0μm)とCr(厚み約0.1μm)との積層体、
TiN(厚み約0.1〜0.2μm)とCu(厚み約
1.0μm)とCrW(厚み約0.1μm)との積層体
(TiN薄膜を含む後者二つの積層体においてTiN薄
膜は誘電体薄膜層に接触する側に配置される)等であ
る。
【0019】誘電体薄膜層4は、第一の誘電体結晶薄膜
4aと第二の誘電体結晶薄膜4bの積層体から構成され
る。誘電体薄膜層4を構成する誘電体結晶薄膜は、二つ
に限定されず、本発明の薄膜チップコンデンサーの誘電
体薄膜層4は三つ以上の誘電体結晶薄膜から構成しても
よい。誘電体結晶薄膜は、例えば、下記の誘電性金属酸
化物から選ばれた材料で形成することができる。
【0020】STO(SrTiO3 ) BST((Ba,Sr)TiO3 ) PZT(Pb(Zr,Ti)O3 ) PLZT((Pb,La)(Zr,Ti)O3 ) BTO(BaTiO3 ) PMN(Pb(Mg1/3 Nb2/3 )O3 ) Ta2 5
【0021】誘電体薄膜4を構成する個々の誘電体結晶
薄膜は、同一の材料から形成してもよく、異なる材料か
ら形成してもよい。
【0022】それぞれの誘電体結晶薄膜は、それらの材
料の金属酸化物又は金属複合酸化物の出発物質である金
属アルコラートと加水分解用の水とを含む溶液(この溶
液は一般に溶媒や重合触媒も含有する)を、誘電体結晶
薄膜を形成すべき層(下部電極薄膜層)又は薄膜(既に
形成した誘電体結晶薄膜)の表面に塗布し、ゾル−ゲル
法により金属酸化物の乾燥ゲルを作り、次いでこの乾燥
ゲルを加熱して結晶化させて形成される。溶液を塗布す
る方法としては、スピンコート法やディップコート法を
使用することができる。金属アルコラート出発物質から
金属酸化物を作るゾル─ゲル法は広く知られた方法であ
り、ここで詳細に説明するには及ばない。下記の実施例
には、ゾル−ゲル法で本発明の誘電体薄膜層を形成する
方法が一例として詳しく記載されている。
【0023】誘電体結晶薄膜の出発物質である金属アル
コラートとしては、所定の金属を含む任意のアルコラー
トを使用することができる。一例として、BST((B
a,Sr)TiO3 )の誘電体結晶薄膜を形成しようと
する場合には、Ba(OCH 3 2 、Sr(OCH3
2 及びTi(OC3 7 4 等のアルコラートを使用す
ることができる。アルコラートを含む溶液は、個々のア
ルコラートを混合して調製してもよく、あるいは必要成
分(アルコラート、水、溶媒、触媒等)を含む溶液とし
て市販されているものを使用してもよい。そのような市
販されている溶液の例として、株式会社高純度化学研究
所製のST−06(STO誘電体薄膜形成用)、シンメ
トリック社製のSYM−SR05、SYN−BA05、
SYN−TI05等を挙げることができ、このほかにも
三菱マテリアル社から販売されている製品等を利用でき
る。
【0024】ゾル−ゲル法で形成した金属複合酸化物の
乾燥ゲルから所期の誘電体結晶薄膜を得るための加熱
は、酸素雰囲気又は大気中において600〜800℃の
温度で行うことができる。
【0025】本発明における誘電体薄膜層の形成のため
には、下部電極薄膜層上に形成した第一の誘電体結晶薄
膜の上に、更に第二の誘電体結晶薄膜を形成する。第二
の誘電体結晶薄膜は、第一の誘電体結晶薄膜と同じ出発
物質を使い、同じ処理工程で形成することができる。第
一及び第二の誘電体結晶薄膜の厚みは、両方の薄膜の合
計の厚みが本発明の薄膜チップコンデンサーの所定の電
気的特性を得るのに必要な厚みになるように選ぶことが
できる。誘電体結晶薄膜は三つ以上形成してもよいが、
コンデンサーの漏洩電流を抑制するという本発明の目的
のためには、誘電体薄膜層は二つの誘電体結晶薄膜から
構成されることで十分である。好ましくは、第一の薄膜
をコンデンサーの誘電体薄膜層の所定の厚さに近い厚さ
となるように形成し、第二の薄膜を、それに応じて薄く
形成する。第二の薄膜を薄く形成するために、必要なら
出発物質の金属アルコラート溶液の濃度を変えてもよ
い。例えば、市販の金属アルコラート溶液(その多くは
一般に固形成分(ゲル化して薄膜をもたらす成分)の濃
度が6〜8重量%程度である)を第一の薄膜の形成のた
めにそのまま使用し、そして第二の薄膜の形成のために
はこの溶液を例えば0.1〜1.0重量%程度に希釈し
た溶液を使用することができる。一般に、0.1重量%
より低濃度の溶液ではゾル−ゲル法で良好な乾燥ゲル膜
を得るのが困難になり、1重量%を超える固形成分濃度
の溶液では第二の薄膜の厚みを所望のように薄くするの
に不利になる。
【0026】本発明においては、誘電体薄膜層をこのよ
うに少なくとも二つの誘電体結晶薄膜から構成すること
により、薄膜チップコンデンサーの漏洩電流を抑制する
ことができる。このメカニズムは十分解明されてはいな
いが、漏洩電流の経路と考えられる誘電体結晶の結晶粒
界の間隙がその結晶薄膜の上に別の結晶薄膜を形成する
際に埋め込まれることによるものと考えられる。図3に
示したように、ゾル−ゲル法で得られた乾燥ゲルを加熱
し結晶化させて形成した誘電体薄膜4’には、結晶粒界
が存在して、それらの結晶粒界の間隙11がコンデンサ
ーの漏洩電流の原因になっているものと理解される。本
発明により、図4に見られるように誘電体薄膜層4を二
つの誘電体結晶薄膜4a及び4bで形成すると、下方の
薄膜4a上に別の薄膜4bを形成する際にこの薄膜4b
の材料の一部が薄膜4aの結晶粒界の間隙11を少なく
とも部分的に埋め込み(この埋め込みの様子は図には示
されていない)、それにより漏洩電流の経路を塞ぐもの
と考えられる。また、薄膜4aの結晶粒界の位置と薄膜
と4bの結晶粒界(図示せず)との位置がずれることも
考えられ、これによっても漏洩電流の経路が遮断される
のではないかと考えられる。
【0027】更に、誘電体薄膜層を二つの結晶薄膜から
構成すれば、結晶粒界より大きい異物(例えば有機物)
の欠落による欠陥や、ピンホール等を被覆する効果も期
待でき、そのため薄膜チップコンデンサーの電気的特性
の向上に貢献することもできる。従って、特にディップ
コート法を使用する場合には、二番目以降の誘電体結晶
薄膜のうちの少なくとも一つのものの形成のための金属
アルコラート溶液の塗布は大気圧以上の加圧下で、例え
ば1013〜5066hPaの圧力下で、行うのが有利
である。
【0028】上部電極薄膜層5の上の保護薄膜層6(図
1、2)は、バンプ電極形成時の耐熱性、薄膜チップコ
ンデンサー実装時の耐熱性等の条件を考慮して、例えば
感光性ポリイミド樹脂、非感光性ポリイミド樹脂、エポ
キシ樹脂、ビスマレイミドトリアジン樹脂等の各種樹脂
材料から形成することができる。
【0029】外部回路への接続用のバンプ7(図1、
2)は、任意の半田から形成することができる。適当な
半田の例として、Pb−Sn半田、In半田、In−S
n半田、In−Pb半田等を挙げることができる。ある
いは、金をバンプ材料として使用してもよい。バンプ7
は、適当な大きさの半田ボールを所定の位置に載置後、
熱処理してリフローさせることで形成することができ
る。あるいは、メッキ、転写、蒸着等の手法により半田
材料を被着後、リフローさせて形成してもよい。
【0030】半田バンプ7を形成する際には、半田バン
プ7が接続する上部又は下部電極薄膜層に通じるコンタ
クトホールを形成後、半田バンプ7と接する部分にバリ
ヤメタル薄膜層(図1、2には示されていない)を形成
するのが一般的である。バリヤメタル薄膜層は、電解メ
ッキあるいは無電解メッキにより形成することができ
る。バリヤメタル材料は、使用するバンプ材料に応じて
選ぶのが好ましい。例えば、バンプ材料がPb−Sn半
田である場合には、バリヤメタル薄膜層はNi(厚み約
2.0μm)とAu(厚み約0.1μm)から形成する
ことができる。また、バンプ材料がIn半田、In−S
n半田、In−Pb半田の場合にはバリヤメタル材料と
してPtを使用することができ、バンプ材料がAuの場
合にはバリヤメタル材料としてPdとPtを使用するこ
とができる。
【0031】上述の説明から理解されるように、本発明
の薄膜チップコンデンサーは、誘電体薄膜層をゾル−ゲ
ル法を繰り返して形成することを除いて、通常の半導体
装置の生産で利用されている薄膜形成手法及びバンプ形
成手法を使って製造される。ゾル−ゲル法がよく知られ
ているのと同様に、そのような薄膜形成手法もバンプ形
成手法も広く知られており、ここで詳細に説明するには
及ばない。下記の実施例には、それらの手法の一例が具
体的に記載されている。
【0032】
【実施例】次に、実施例により本発明を更に説明する。
本発明がこれらの実施例によりいささかも限定されない
ことは言うまでもない。
【0033】〔実施例1〕この例は、誘電体材料として
STO(SrTiO3 )の結晶を使用した薄膜チップコ
ンデンサーを説明する。
【0034】図5(a)に示したように、厚さ650μ
mのシリコン基板21を湿潤条件下に1000℃で熱酸
化して、基板表面に厚さ0.3μmの酸化膜(図示せ
ず)を形成後、この酸化膜の上にスパッタ法で厚さ0.
3μmのPt薄膜を堆積し、そしてこのPt薄膜をパタ
ーン化して下部電極薄膜層22を形成した。
【0035】次に、下部電極薄膜層22の上にSTOの
出発物質の金属アルコラートを含む溶液(株式会社高純
度化学研究所のST−06)をスピンコートし、0.1
μmの塗膜を形成後、200℃で30分間乾燥させ(こ
の乾燥はデジケータを使って行ってもよい)、続いて酸
素雰囲気中において500℃で60分間熱処理してST
Oの乾燥ゲルを形成した。金属アルコラート溶液の塗布
から乾燥ゲルの形成に至る一連の作業を更に2回繰り返
した。最後の(すなわち3回目の)乾燥ゲルの形成後、
引き続き酸素雰囲気下に650℃で結晶化熱処理を60
分間行って、第一の結晶薄膜23aを形成した(図5
(b))。
【0036】この第一の結晶薄膜23aの上に、STO
誘電体薄膜形成用ST−06を希釈して固形分濃度を
0.6重量%に低下させた溶液をスピンコートして0.
03μmの塗膜を形成し、200℃で30分間乾燥さ
せ、酸素雰囲気中で500℃で60分間加熱後、得られ
たゲルを引き続き650℃で60分間加熱して結晶化さ
せ、第二の結晶薄膜23bを形成して、誘電体薄膜層2
3を作製した(図5(b))。
【0037】次に、図5(c)に示すように、形成した
誘電体結晶薄膜23をエッチングして下部電極接続用の
コンタクトホール24を形成した。エッチング液には
2.5%HFあるいは2.5%BHF(緩衝剤入りH
F)を使用した。続いて、上部電極薄膜層を構成するC
rW、Cu、CrW薄膜をスパッタ法によりそれぞれ
0.1μm、1.0μm、0.1μmの厚みで形成し、
エッチングによりパターニングして上部電極薄膜層25
を形成した。図5(c)には、簡単にするため、上部電
極薄膜層25を構成する上記三つの薄膜は示していな
い。また、この図及び以下で参照する図5(d)、図6
(a)及び図6(b)においては、誘電体結晶薄膜層2
3を構成する二つの結晶薄膜23aと23bは、やはり
簡単にするため示さないことにする。
【0038】続いて、上部電極薄膜層25の上に感光性
ポリイミド(旭化成社製PIMELG7613N)を塗
布し、紫外線で重合させてその後熱硬化させることで厚
さ5.0μmの薄膜を形成した。この薄膜をエッチング
でパターニングして、下部電極薄膜層22に通じるコン
タクトホール24’と上部電極薄膜層25に通じるコン
タクトホール27を備えた保護薄膜層26を形成した
(図5(d))。
【0039】保護薄膜層26の上に厚さ2.0μmのN
i膜と厚さ0.1μmのAu膜を順次メッキ法で形成
し、パターニングして、バンプの下地層となるバリヤメ
タル薄膜層28を形成した(図6(a))。この図にお
いて、バリヤメタル薄膜層28を構成するNi膜とAu
膜は、簡単にするため示されていない。
【0040】次いで、コンタクトホール28の位置に直
径100μmの半田(Pb/Sn=40/60wt%)
のボールを配置し、200℃で60秒間熱処理してリフ
ローさせ、半田バンプ29を形成した(図6(b))。
【0041】こうして作製した薄膜チップコンデンサー
の特性を測定した。得られた結果を、第二の誘電体結晶
薄膜23bを形成しなかったことを除いて同様に作製し
た薄膜チップコンデンサーについて得られた結果と比較
して、図7に示す。実線が本発明の実施例のコンデンサ
ーについての結果であり、破線が比較用のコンデンサー
についての結果である。本発明のコンデンサーでは比較
のコンデンサーに比べて漏洩電流がおよそ1/3に低下
していることが分かる。
【0042】〔実施例2〕誘電体薄膜層として二つのS
TO膜の代わりに二つのBST((Ba,Sr)TiO
3 )膜を用いたことを除いて、実施例1と同様にして薄
膜チップコンデンサーを作製した。BST膜の形成に
は、株式会社高純度化学研究所製のアルコラート溶液
(BST−06)を実施例1と同様の条件で使用した。
【0043】作製した薄膜チップコンデンサーの特性を
測定した。得られた結果を、第二の誘電体結晶薄膜を形
成しなかったことを除いて同様に作製した薄膜チップコ
ンデンサーについて得られた結果と比較して、図8に示
す。この図でも、実線が本発明の実施例のコンデンサー
についての結果であり、破線が比較用のコンデンサーに
ついての結果である。この場合にも、本発明のコンデン
サーでは比較のコンデンサーに比べて漏洩電流がおよそ
1/3に低下していた。
【0044】
【発明の効果】以上説明したように、本発明によれば、
誘電体層の結晶粒界を経路とする漏洩電流を大きく抑制
した、電気的特性の優れた薄膜チップコンデンサーを提
供することができる。
【図面の簡単な説明】
【図1】本発明の薄膜チップコンデンサーを説明する斜
視図である。
【図2】図1のII−II線断面図である。
【図3】ゾル−ゲル法で形成した誘電体結晶薄膜を説明
する図である。
【図4】本発明の薄膜チップコンデンサーにおける誘電
体薄膜層を説明する図である。
【図5】実施例1の薄膜チップコンデンサーの製造工程
の前半を説明する図である。
【図6】実施例1の薄膜チップコンデンサーの製造工程
の後半を説明する図である。
【図7】実施例1の薄膜チップコンデンサーについて得
られた特性を説明するグラフである。
【図8】実施例2の薄膜チップコンデンサーについて得
られた特性を説明するグラフである。
【符号の説明】
1…薄膜チップコンデンサー 2…基板 3…下部電極薄膜層 4…誘電体薄膜層 4a、4b…誘電体結晶薄膜 5…上部電極薄膜層 6…保護薄膜層 7…バンプ 11…結晶粒界の間隙 21…シリコン基板 22…下部電極薄膜層 23…誘電体薄膜層 24、24’、27…コンタクトホール 25…上部電極薄膜層 26…保護薄膜層 28…バリヤメタル薄膜層 29…半田バンプ

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 基板上に、下部電極薄膜層、誘電体薄膜
    層、上部電極薄膜層、及び保護薄膜層を順次形成した積
    層構造体を有し、保護薄膜層の表面に外部回路への接続
    用のバンプが位置している薄膜チップコンデンサーであ
    って、上記誘電体薄膜層が少なくとも二つの誘電体結晶
    薄膜から構成されていることを特徴とする薄膜チップコ
    ンデンサー。
  2. 【請求項2】 前記誘電体結晶薄膜がSTO、BST、
    PZT、PLZT、BTO、PMN又はTa2 5 の結
    晶で形成されている、請求項1記載の薄膜チップコンデ
    ンサー。
  3. 【請求項3】 基板上に、下部電極薄膜層、誘電体薄膜
    層、上部電極薄膜層、及び保護薄膜層を順次形成し、保
    護薄膜層の表面に外部回路への接続用のバンプを形成す
    ることにより薄膜チップコンデンサーを製造する方法で
    あって、上記誘電体薄膜層を少なくとも二つの誘電体結
    晶薄膜の積層構造体として形成し、この積層構造体の形
    成を、当該誘電体結晶薄膜を形成しようとする層又は薄
    膜上に誘電体結晶の出発物質を含む溶液を塗布してゾル
    −ゲル法により乾燥ゲルを作り、次いでこの乾燥ゲルを
    加熱して誘電体結晶を生成させることにより誘電体結晶
    薄膜を形成する工程を繰り返すことで行うことを特徴と
    する薄膜チップコンデンサーの製造方法。
  4. 【請求項4】 前記誘電体結晶薄膜をSTO、BST、
    PZT、PLZT、BTO、PMN又はTa2 5 の結
    晶で形成する、請求項3記載の方法。
  5. 【請求項5】 前記誘電体結晶の出発物質として金属ア
    ルコラートの溶液を使用する、請求項3又は4記載の方
    法。
  6. 【請求項6】 前記金属アルコラートの溶液の塗布をス
    ピンコート又はディップコートにより行う、請求項5記
    載の方法。
  7. 【請求項7】 前記下部電極薄膜層の上に第一の誘電体
    結晶薄膜を形成後、この第一の誘電体結晶薄膜の形成に
    使用した金属アルコラート溶液を希釈した溶液を当該第
    一の誘電体結晶薄膜上に塗布して、第二の誘電体結晶薄
    膜を形成する、請求項6記載の方法。
  8. 【請求項8】 前記第二の誘電体結晶薄膜の形成に使用
    する金属アルコラート溶液の固形成分濃度が0.1〜
    1.0重量%となるように、前記第一の誘電体結晶薄膜
    の形成に使用した溶液を希釈する、請求項7記載の方
    法。
  9. 【請求項9】 前記第二の誘電体結晶薄膜の上に、当該
    第二の誘電体結晶薄膜の形成に使用したのと同じ溶液を
    使って更に一つ以上の誘電体結晶薄膜を形成する、請求
    項7又は8記載の方法。
  10. 【請求項10】 前記第二の誘電体結晶薄膜の形成を加
    圧下のディップコートで行う、請求項8記載の方法。
  11. 【請求項11】 前記第二の誘電体結晶薄膜と更にその
    上に形成する誘電体結晶薄膜のうちの少なくとも一つの
    形成を加圧下のディップコートで行う、請求項8記載の
    方法。
  12. 【請求項12】 前記ディップコートを1013〜50
    66hPaの圧力下で行う、請求項10又は11記載の
    方法。
JP9253676A 1997-09-18 1997-09-18 薄膜チップコンデンサー及びその製造方法 Withdrawn JPH1197289A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9253676A JPH1197289A (ja) 1997-09-18 1997-09-18 薄膜チップコンデンサー及びその製造方法
KR1019980005918A KR19990029116A (ko) 1997-09-18 1998-02-25 박막 칩 콘덴서 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9253676A JPH1197289A (ja) 1997-09-18 1997-09-18 薄膜チップコンデンサー及びその製造方法

Publications (1)

Publication Number Publication Date
JPH1197289A true JPH1197289A (ja) 1999-04-09

Family

ID=17254625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9253676A Withdrawn JPH1197289A (ja) 1997-09-18 1997-09-18 薄膜チップコンデンサー及びその製造方法

Country Status (2)

Country Link
JP (1) JPH1197289A (ja)
KR (1) KR19990029116A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004040604A1 (ja) * 2002-10-30 2004-05-13 Mitsui Mining & Smelting Co.,Ltd. キャパシタ層形成用の誘電体層付銅箔並びにその誘電体層付銅箔を用いたキャパシタ層形成用の銅張積層板及びそのキャパシタ層形成用の誘電体層付銅箔の製造方法
JP2005011929A (ja) * 2003-06-18 2005-01-13 Minowa Koa Inc 電子部品及びその製造法
US7118984B2 (en) 1999-04-23 2006-10-10 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor component
JP2007173386A (ja) * 2005-12-20 2007-07-05 Fujitsu Ltd 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板
US7326989B2 (en) 2002-08-29 2008-02-05 Fujitsu Limited Thin film capacitor and its manufacture method
US7898792B2 (en) 2005-10-18 2011-03-01 Murata Manufacturing Co., Ltd Thin-film capacitor
CN116313516A (zh) * 2023-04-21 2023-06-23 河北鼎瓷电子科技有限公司 一种高击穿电压陶瓷电容器及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100799117B1 (ko) * 2001-12-21 2008-01-29 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7118984B2 (en) 1999-04-23 2006-10-10 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor component
US7326989B2 (en) 2002-08-29 2008-02-05 Fujitsu Limited Thin film capacitor and its manufacture method
WO2004040604A1 (ja) * 2002-10-30 2004-05-13 Mitsui Mining & Smelting Co.,Ltd. キャパシタ層形成用の誘電体層付銅箔並びにその誘電体層付銅箔を用いたキャパシタ層形成用の銅張積層板及びそのキャパシタ層形成用の誘電体層付銅箔の製造方法
US7524552B2 (en) 2002-10-30 2009-04-28 Mitsui Mining And Smelting Co., Ltd. Copper foil provided with dielectric layer for forming capacitor layer, copper clad laminate for formation of capacitor layer using such copper foil with dielectric layer, and method for manufacturing producing such copper foil with dielectric layer for formation of capacitor layer
JP2005011929A (ja) * 2003-06-18 2005-01-13 Minowa Koa Inc 電子部品及びその製造法
JP4508558B2 (ja) * 2003-06-18 2010-07-21 コーア株式会社 電子部品及びその製造法
US7898792B2 (en) 2005-10-18 2011-03-01 Murata Manufacturing Co., Ltd Thin-film capacitor
JP2007173386A (ja) * 2005-12-20 2007-07-05 Fujitsu Ltd 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板
DE102006013812A1 (de) * 2005-12-20 2007-09-06 Fujitsu Ltd., Kawasaki Dünnfilmkondensator und Verfahren zur Herstellung desselben, elektronische Anordnung und Leiterplatte
US7456078B2 (en) 2005-12-20 2008-11-25 Fujitsu Limited Thin-film capacitor and method for fabricating the same, electronic device and circuit board
CN116313516A (zh) * 2023-04-21 2023-06-23 河北鼎瓷电子科技有限公司 一种高击穿电压陶瓷电容器及其制备方法
CN116313516B (zh) * 2023-04-21 2024-01-26 河北鼎瓷电子科技有限公司 一种高击穿电压陶瓷电容器及其制备方法

Also Published As

Publication number Publication date
KR19990029116A (ko) 1999-04-26

Similar Documents

Publication Publication Date Title
US7405921B2 (en) Layer capacitor element and production process as well as electronic device
JP3966208B2 (ja) 薄膜キャパシタおよびその製造方法
JP4211210B2 (ja) コンデンサとその実装構造ならびにその製造方法、半導体装置およびその製造方法
EP1876610B1 (en) Thin film capacitor and method for manufacturing same
JP4166013B2 (ja) 薄膜キャパシタ製造方法
US7778009B2 (en) Thin-film capacitor and method of manufacturing the same
US20050146838A1 (en) Capacitor device and method of manufacturing the same
JP3995619B2 (ja) 薄膜キャパシタ素子、その製造方法及び電子装置
US20070034989A1 (en) Capacitive element, method of manufacture of the same, and semiconductor device
WO1999018588A1 (fr) Dispositif electronique et son procede de production
JPH0878283A (ja) 薄膜キャパシタ
US7536780B2 (en) Method of manufacturing wiring substrate to which semiconductor chip is mounted
JP4827299B2 (ja) キャパシタ及び半導体装置
US5088003A (en) Laminated silicon oxide film capacitors and method for their production
JPH1197289A (ja) 薄膜チップコンデンサー及びその製造方法
JP2000323845A (ja) 電子回路実装用基板の製造方法
JP4009078B2 (ja) 薄膜電子部品
JPH08241830A (ja) 薄膜コンデンサ
JP2006019443A (ja) 薄膜キャパシタ、これを用いた半導体装置、および薄膜キャパシタの製造方法
JP2004273825A (ja) 薄膜キャパシタ素子、その製造方法及び電子装置
JP3246166B2 (ja) 薄膜コンデンサ
JP2000306767A (ja) 薄膜コンデンサ、多層積層実装基板、及び薄膜コンデンサの作製方法
JP3645808B2 (ja) 薄膜電子部品およびその製法並びに基板
JP2001345234A (ja) 薄膜電子部品および積層薄膜電子部品並びに基板
JP3987702B2 (ja) 薄膜コンデンサ

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20041207