CN111834341B - 电容电感嵌埋结构及其制作方法和基板 - Google Patents
电容电感嵌埋结构及其制作方法和基板 Download PDFInfo
- Publication number
- CN111834341B CN111834341B CN202010553554.XA CN202010553554A CN111834341B CN 111834341 B CN111834341 B CN 111834341B CN 202010553554 A CN202010553554 A CN 202010553554A CN 111834341 B CN111834341 B CN 111834341B
- Authority
- CN
- China
- Prior art keywords
- capacitor
- layer
- electrode
- inductor
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/20—Inductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Ceramic Capacitors (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
本申请公开了一种电容电感嵌埋结构及其制作方法和基板,该方法包括步骤:提供金属板;在金属板上表面依次沉积第一保护层、薄膜介质层、第二保护层和上电极层,并对第一保护层、薄膜介质层、第二保护层和上电极层刻蚀形成薄膜电容及电容上电极;压合上介质层至金属板上表面,覆盖薄膜电容和电容上电极,刻蚀金属板,形成电容下电极;压合下介质层至金属板下表面,对上介质层和下介质层钻孔,形成电感通孔和电容电极通孔;电镀金属形成电感和线路层,电感设置在电感导通孔中,线路层连通电感和电容电极通孔;在上下表面沉积阻焊层,并对阻焊层光刻形成线路层电极窗口。本申请能够减薄基板厚度,实现封装小型化。
Description
技术领域
本申请涉及半导体封装技术领域,尤其涉及一种电容电感嵌埋结构及其制作方法和基板。
技术背景
随着微电子技术的不断发展,用户对系统的小型化、多功能、低功耗、高可靠性的要求越来越高,将电子元件嵌埋至基板内部的封装方法越来越受到青睐。
目前,市面上多采用三维堆叠封装结构的方式将多个电子元件封装在基板内部不同层实现封装基板的小型化和集成化,但是三维堆叠封装技术封装层数较多,工艺较复杂并且随着嵌埋层数的增加会降低散热效率和提高成本。
申请内容
本申请旨在至少在一定程度上解决相关技术中的技术问题之一。为此,本申请提出一种电容电感嵌埋结构及其制作方法和基板,以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。所述技术方案如下:
第一方面,本申请实施例提供了一种电容电感嵌埋结构制作方法,包括以下步骤:
提供金属板;
在所述金属板上表面依次沉积第一保护层、薄膜介质层、第二保护层和上电极层,并对所述第一保护层、所述薄膜介质层、所述第二保护层和所述上电极层刻蚀形成薄膜电容及电容上电极;
压合上介质层至所述金属板上表面,所述上介质层覆盖所述薄膜电容和所述电容上电极,刻蚀所述金属板,形成电容下电极,所述电容上电极、所述薄膜电容和所述电容下电极依次连接组成电容;
压合下介质层至所述金属板下表面,对所述上介质层和所述下介质层钻孔,形成电感通孔和电容电极通孔;
电镀金属形成电感和线路层,所述电感设置在所述电感导通孔中,所述线路层连通所述电感和所述电容电极通孔;
在上下表面沉积阻焊层,并对所述阻焊层光刻形成所述线路层的电极窗口。
根据本申请第一方面实施例的电容电感嵌埋结构制作方法,至少具有以下有益效果:第一方面,本申请将薄膜电容和垂直电感嵌埋与同一水平面,与现有的薄膜电容和电感叠层的结构相比,缩小了电容电感嵌埋结构空间,实现嵌埋元器件小型化;第二方面,本申请分别在两个电容电极和薄膜介质层之间增加了保护层可以有效阻止金属离子迁移,提升了薄膜介质的可靠性;第三方面,该电容电感嵌埋结构制作方法与现有的无芯基板方法相比,流程更加简化,制作成本更加低廉。
可选地,在本申请的一个实施例中,还包括:对所述电极窗口表面进行抗氧化处理。
可选地,在本申请的一个实施例中,还包括沉积种子层,所述种子层覆盖在所述电感外壁、所述电容上表面和下表面以及所述线路层下表面。
可选地,在本申请的一个实施例中,所述电容电极通孔包括上电极导通孔和下电极导通孔,分别对应设置于所述电容上电极和所述电容下电极表面。
可选地,在本申请的一个实施例中,所述薄膜介质层包括氧化铝、二氧化硅、钛酸钙、钛酸钡、钛酸锶、氮化硅、氧化钛和氧化钽介电性能较好的化合物。
可选地,在本申请的一个实施例中,所述第一保护层和所述第二保护层为金属材料,所述第一保护层和所述第二保护层厚度大于等于200nm。
第二方面,本申请实施例提供一种电容电感嵌埋结构,包括:
介质层,包括上介质层和下介质层,在所述上介质层和所述下介质层分别设置有上电极导通孔和下电极导通孔;
电容,设置在所述介质层内部,所述电容包括从上往下依次连接的电容上电极、薄膜电容和电容下电极,所述电容上电极和所述电容下电极表面分别与所述上电极导通孔和所述下电极导通孔连通;
电感,贯穿于所述介质层;
线路层,设置在所述介质层的上表面和下表面,与所述电感和所述电容连接;
阻焊层,设置在上介质层和下介质层表面,覆盖所述线路层,所述阻焊层设置有电极窗口,用于线路层电极引出。
根据本申请第二方面实施例的电容电感嵌埋结构,至少具有以下有益效果:第一方面,本申请将薄膜电容和垂直电感嵌埋与同一水平面,与现有的薄膜电容和电感叠层的结构相比,缩小了电容电感嵌埋结构空间,实现嵌埋元器件小型化;第二方面,本申请分别在两个电容电极和薄膜介质层之间增加了保护层可以有效阻止金属离子迁移,提升了薄膜介质的可靠性;第三方面,该电容电感嵌埋结构制作方法与现有的无芯基板方法相比,流程更加简化,制作成本更加低廉。
可选地,在本申请的一个实施例中,还包括保护膜,所述保护膜设置设置在所述电极窗口表面。
可选地,在本申请的一个实施例中,还包括种子层,设置在所述电感外壁、所述电容上表面和下表面以及所述线路层下表面。
第三方面,本申请实施例提供一种基板,包括如上第二方面所述的电容电感嵌埋结构。
根据本申请第三方面实施例的基板,至少具有以下有益效果:第一方面,本申请将薄膜电容和垂直电感嵌埋与同一水平面,与现有的薄膜电容和电感叠层的结构相比,缩小了电容电感嵌埋结构空间,实现嵌埋元器件小型化;第二方面,本申请分别在两个电容电极和薄膜介质层之间增加了保护层可以有效阻止金属离子迁移,提升了薄膜介质的可靠性;第三方面,该电容电感嵌埋结构制作方法与现有的无芯基板方法相比,流程更加简化,制作成本更加低廉。
本申请的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本申请而了解。本申请的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本申请技术方案的进一步理解,并且构成说明书的一部分,与本申请的实施例一起用于解释本申请的技术方案,并不构成对本申请技术方案的限制。
图1是本申请一个实施例提供的电容电感嵌埋结构制作方法的步骤流程图;
图2至图16是本申请另一个实施例提供的电容电感嵌埋结构制作方法中间状态的截面图;
图17是本申请另一个实施例提供的电容电感嵌埋结构的截面图。
金属板110、第一保护层120、薄膜介质层130、第二保护层140、上电极种子层150、上电极层160、薄膜电容170、电容上电极180、电容下电极190、电容100、介质层200、上介质层210、下介质层220、电感通孔230、上电极导通孔241、下电极导通孔242、电感400、线路层500、阻焊层600、电极窗口610、种子层300、保护膜700、感光阻挡层800
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本申请进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本申请,并不用于限定本申请,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本申请所能产生的功效及所能达成的目的下,均应仍落在本申请所揭示的技术内容得能涵盖的范围内。
本部分将详细描述本申请的具体实施例,本申请之较佳实施例在附图中示出,附图的作用在于用图形补充说明书文字部分的描述,使人能够直观地、形象地理解本申请的每个技术特征和整体技术方案,但其不能理解为对本申请保护范围的限制。
在申请的描述中,若干的含义是一个或者多个,多个的含义是两个及两个以上,大于、小于、超过等理解为不包括本数,以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
参照图1,本申请的一个实施例提供的一种电容电感嵌埋结构制作方法包括以下步骤:
S100,如图2所示,提供金属板110,具体地,准备一块金属板110作为起始层,金属板110在垂直方向上包括两个表面,其中一面为上表面,相对一面为下表面,金属板110的厚度和尺寸根据不同的需求具体定制,金属板110材料可以为铜、铝、铜铝合金等金属或者金属合金中的一种,优选的,本申请中金属板110为铜箔。
S200,在金属板110上表面依次沉积第一保护层120、薄膜介质层130、第二保护层140和上电极层160,并对第一保护层120、薄膜介质层130、第二保护层140和上电极层160刻蚀形成薄膜电容170及电容上电极180,具体地,如图3所示,在铜箔上表面沉积第一保护层120,第一保护层120为金属材料,具体地与后续工艺的薄膜介质层130材料进行匹配,本申请一个实施例中优选的选择金属钽(Ta)作为第一保护层120,沉淀厚度可根据设计需求进行控制,在本申请的一个实施例中第一保护层120厚度大于等于200nm可起到很好的保护作用,需要说明的是,第一保护层120用于隔离铜箔和后续步骤中的薄膜介电质,防止铜离子迁移;如图4所示,在已沉积的第一保护层120表面继续沉积一层薄膜介质层130,薄膜介质层130材料可选用介电性能较好的化合物如氧化铝、二氧化硅、钛酸钙、钛酸钡、钛酸锶、氮化硅、氧化钛、氧化钽等中的一种或者多种组合,优选的,在本申请的一个实施例中,薄膜介质层130为氧化钽(Ta2O5),与第一保护层120钽(Ta)匹配,氧化钽(Ta2O5)厚度可根据实际设计的容阻需求来定义,优选的,在本申请的一个实施例中,氧化钽(Ta2O5)厚度设定为1um及其误差范围,需要说明的是,第一保护层120的隔离下,可以阻止铜箔和薄膜介电质发生离子迁移,保证介电质的介电性能;如图5所示,进一步的,在已沉积的氧化钽层表面继续沉积第二保护层140,在本申请的一个实施例中第二保护层140厚度与第一保护层120厚度要求一致,大于等于200nm即可;如图6所示,在第二保护层140上表面沉淀上电极种子层150,上电极种子层150可为下步工序沉积上电极层160提供良好的生长环境,使上电极层160沉积质量更好,上电极种子层150为金属或者金属合金材料,在本申请的一个实施例中,优选的,上电极种子层150为金属铜;需要说明的是,以上第一保护层120、薄膜介质层130、第二保护层140、上电极种子层150各个层的沉积方式可以选择物理溅射的方式,还可以选择化学气相淀积的方式,本申请不做限定;如图7所示,在起始金属板110铜箔下表面上贴附感光阻挡层800进行下表面保护和遮蔽,并在上电极种子层150上表面采用化学电镀的方式电镀上电极层160,电镀厚度根据实际需求定义;如图8所示,在上电极层160表面贴感光阻挡层800并进行图形制作,对电容上电极180端子位置处进行遮蔽,露出其他位置,继续对上述第一保护层120、薄膜介质层130、第二保护层140、上电极种子层150以及上电极层160未被遮蔽的区域进行离子蚀刻形成电容上电极180和薄膜电容170,如图9所示,去除上下表面贴附的感光阻挡层800。
需要说明的是,感光阻挡层800为光刻胶的一种,光刻胶包括感光干膜或者液态光阻,PCB光刻胶亦称为光阻或光阻剂,通过紫外光、深紫外光、电子束、离子束、X射线等光照或辐射后变化成耐蚀刻薄膜材料,从而起到对下层结构保护遮蔽的作用,本申请的一些实施例优选的采用感光阻挡层800,但不限于感光阻挡层800。
S300,压合上介质层210至金属板110上表面,上介质层210覆盖薄膜电容170和电容上电极180,刻蚀金属板110,形成电容下电极190,电容上电极180、薄膜电容170和电容下电极190依次连接组成电容100,具体地,如图10所示,压合上介质层210覆盖电容上电极180,上介质层210材料通常为树脂材料,如图11所示,在金属板110下表面重新贴附感光阻挡层800并光刻形成保护图案,将电容下电极190端子位置遮蔽,其他区域裸露出来,对金属板110进行离子刻蚀形成电容下电极190,去除感光阻挡层800。
S400,压合下介质层220至金属板110下表面,对上介质层210和下介质层220镭射钻孔,形成电感通孔230和电容100电极通孔,具体地,如图12所示,压合下介质层220覆盖电容下电极190,介质层200材料通常为树脂材料,如图13所示,分别对上介质层210和下介质层220对应电容上电极180、电容下电极190位置处通过镭射钻孔进行开窗,形成上电极导通孔241和下电极导通孔242以及在垂直方向上通过镭射钻孔的方式对上介质层210和下介质层220进行穿通钻孔,形成电感通孔230,说要说明的是,电容上电极180和电容下电极190可对薄膜介质层130进行有效保护,避免镭射钻孔过程造成的损伤。
S500,电镀金属形成电感400和线路层500,电感400设置在电感通孔230中,线路层500连通电感400和电容100,具体地,如图14所示,分别在上介质层210和下介质层220外侧表面利用物理溅射的方式沉淀种子层300,使种子层300覆盖上下表面,以及所有通盲孔孔壁,包括上电极导通孔241、下电极导通孔242以及电感通孔230,种子层300可以使线路层500与介质层200实现更好的接触,提高产品的可靠性;如图15所示,在图14所示结构的上下表面分别贴附感光阻挡层800并进行图形制作,露出需要电镀的区域,需要电镀的区域包括上电极导通孔241、下电极导通孔242、电感通孔230以及起到电气连接作用的线路层500区,在电镀区域电镀金属形成电感400和线路层500,线路层500位于介质层200的上下表面,在上表面通过线路层500将电容上电极180和电感400一端进行连通,在下表面线路层500包括两部分,一部分与电容下电极190连接,一部分与电感400另一端连接,通过上下表面的线路层500连接方式可以实现电感400与电容100的同层串联连接,线路层500电镀厚度可根据设计需求进行控制,如图16所示,去除上下表面感光阻挡层800,蚀刻种子层300,使种子层300与线路层500开口保持一致,最终形成一个由薄膜电容170和垂直电感400串联的回路。
S600,在上下表面沉积阻焊层600,并对阻焊层600光刻形成线路层500的电极窗口610,具体地,如图17所示,在图16所示结构的上下表面沉积阻焊层600,并对阻焊层600光刻露出线路层500的电极窗口610,线路层500的电极窗口610用于实现嵌埋的电容100和电感400的电气特性的引出,方便与外部电路连接使用,最后,对电极窗口610表面进行抗氧化处理,形成保护膜700,具体地,在电极窗口610表面形成一层稀有金属保护层,稀有金属具有化学性质稳定,耐腐蚀等特性,可以防止电极窗口610氧化。形成保护膜700的方式包括化学镀镍钯浸金(ENEPIG,Electroless Nickel Electroless Palladium Immersion Gold)技术和有机保焊(OSP,Organic Solderability Preservatives)技术。
基于上述电容电感嵌埋结构制作方法,提出本申请的电容电感嵌埋结构的各个实施例。
参照图9至图17,本申请的另一个实施例还提供了一种电容电感嵌埋结构包括介质层200,包括上介质层210和下介质层220,在上介质层210和下介质层220分别设置有上电极导通孔241和下电极导通孔242;电容100,设置在介质层200内部,电容100包括从上往下依次连接的电容上电极180、薄膜电容170和电容下电极190,电容上电极180和电容下电极190表面分别与上电极导通孔241和下电极导通孔242连通;电感400,贯穿于介质层200;线路层500,设置在介质层200的上表面和下表面,与电感400和电容100连接;阻焊层600,设置在上介质层210和下介质层220表面,覆盖线路层500,阻焊层600设置有电极窗口610,用于线路层500电极引出。
在一实施例中,电感400与电容100同时嵌埋于介质层200内部,介质层200包括上介质层210和下介质层220,在上介质层210和下介质中分别设置有与电容上电极180和电容下电极190连接的上电极导通孔241和下电极导通孔242,上电极导通孔241和下电极导通孔242表面填充有金属,金属与线路层500一体连通,线路层500设置于介质层200的上下两个表面,在上表面通过线路层500将电容上电极180和电感400一端进行连通,在下表面线路层500包括两部分,一部分与电容下电极190连接,一部分与电感400另一端连接,通过上下表面的线路层500连接方式可以实现电感400与电容100的同层串联连接回路,在线路层500的表面覆盖有阻焊层600,用于隔离内部电感400电容100与外部电路,在阻焊层600上设置有路层电极窗口610,通过电极窗口610引出内部电感400电容100的电气接口,实现与外部电路连接。
本申请的一个实施例提供的一种电容电感嵌埋结构,还包括保护膜700,保护膜700设置在电极窗口610表面。
在一实施例中,在电极窗口610表面设置有一层稀有金属保护层,稀有金属具有化学性质稳定,耐腐蚀等特性,可以防止电极窗口610氧化。形成保护膜700的方式包括化学镀镍钯浸金(ENEPIG,Electroless Nickel Electroless Palladium Immersion Gold)技术和有机保焊(OSP,Organic Solderability Preservatives)技术。
本申请的一个实施例提供的一种电容电感嵌埋结构,还包括种子层300,设置在电感400外壁、电容100上表面和下表面以及线路层500下表面,种子层300可以使线路层500与介质层200实现更好的接触,提高产品的可靠性。
本申请的另一个实施例还提供了一种基板,该基板包括有如上任一实施例中的电容电感嵌埋结构。
以上是对本申请的较佳实施进行了具体说明,但本申请并不局限于上述实施方式,熟悉本领域的技术人员在不违背本申请精神的前提下还可作出种种的等同变形或替换,这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
Claims (6)
1.一种电容电感嵌埋结构制作方法,其特征在于,包括以下步骤:
提供金属板;
在所述金属板上表面依次沉积第一保护层、薄膜介质层、第二保护层和上电极层,并对所述第一保护层、所述薄膜介质层、所述第二保护层和所述上电极层刻蚀形成薄膜电容及电容上电极;
压合上介质层至所述金属板上表面,所述上介质层覆盖所述薄膜电容和所述电容上电极,刻蚀所述金属板,形成电容下电极,所述电容上电极、所述薄膜电容和所述电容下电极依次连接组成电容;
压合下介质层至所述金属板下表面,对所述上介质层和所述下介质层钻孔,形成电感通孔和电容电极通孔;
电镀金属形成电感和线路层,所述电感设置在所述电感通孔中,所述线路层连通所述电感和所述电容;
在上下表面沉积阻焊层,并对所述阻焊层光刻形成所述线路层电极窗口。
2.根据权利要求1所述的电容电感嵌埋结构制作方法,其特征在于,还包括:对所述电极窗口表面进行抗氧化处理,形成保护膜。
3.根据权利要求1所述的电容电感嵌埋结构制作方法,其特征在于:还包括沉积种子层,所述种子层覆盖在所述电感外壁、所述电容上表面和下表面以及所述线路层下表面。
4.根据权利要求1所述的电容电感嵌埋结构制作方法,其特征在于:所述电容电极通孔包括上电极导通孔和下电极导通孔,分别对应设置于所述电容上电极和所述电容下电极表面。
5.根据权利要求1所述的电容电感嵌埋结构制作方法,其特征在于:所述薄膜介质层包括氧化铝、二氧化硅、钛酸钙、钛酸钡、钛酸锶、氮化硅、氧化钛和氧化钽中的一种或多种。
6.根据权利要求1所述的电容电感嵌埋结构制作方法,其特征在于:所述第一保护层和所述第二保护层为金属材料,所述第一保护层和所述第二保护层厚度大于等于200nm。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010553554.XA CN111834341B (zh) | 2020-06-17 | 2020-06-17 | 电容电感嵌埋结构及其制作方法和基板 |
PCT/CN2020/104570 WO2021253572A1 (zh) | 2020-06-17 | 2020-07-24 | 电容电感嵌埋结构及其制作方法和基板 |
JP2022556505A JP7450061B2 (ja) | 2020-06-17 | 2020-07-24 | キャパシタとインダクタ埋め込み構造及びその製造方法並びに基板 |
KR1020227032312A KR20220140631A (ko) | 2020-06-17 | 2020-07-24 | 커패시터 및 인덕터의 매립 구조, 그 제작 방법 및 기판 |
US17/998,159 US20230197739A1 (en) | 2020-06-17 | 2020-07-24 | Capacitor and inductor embedded structure and manufacturing method therefor, and substrate |
TW109128047A TWI743951B (zh) | 2020-06-17 | 2020-08-18 | 電容電感嵌埋結構、製作方法和基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010553554.XA CN111834341B (zh) | 2020-06-17 | 2020-06-17 | 电容电感嵌埋结构及其制作方法和基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111834341A CN111834341A (zh) | 2020-10-27 |
CN111834341B true CN111834341B (zh) | 2021-09-21 |
Family
ID=72898836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010553554.XA Active CN111834341B (zh) | 2020-06-17 | 2020-06-17 | 电容电感嵌埋结构及其制作方法和基板 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20230197739A1 (zh) |
JP (1) | JP7450061B2 (zh) |
KR (1) | KR20220140631A (zh) |
CN (1) | CN111834341B (zh) |
TW (1) | TWI743951B (zh) |
WO (1) | WO2021253572A1 (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114695339A (zh) * | 2020-12-25 | 2022-07-01 | 京东方科技集团股份有限公司 | 集成有无源器件的基板及其制备方法 |
WO2022222131A1 (zh) * | 2021-04-23 | 2022-10-27 | 京东方科技集团股份有限公司 | 集成有无源器件的基板及其制备方法 |
CN115516588B (zh) * | 2021-04-23 | 2025-03-28 | 京东方科技集团股份有限公司 | 集成有无源器件的基板及其制备方法 |
CN115513228A (zh) * | 2021-06-23 | 2022-12-23 | 京东方科技集团股份有限公司 | 集成有无源器件的基板及其制备方法 |
CN115458511B (zh) * | 2022-09-07 | 2024-07-30 | 安徽安努奇科技有限公司 | 一种滤波器电路封装结构及其制作方法 |
CN115867127B (zh) * | 2023-03-03 | 2023-06-02 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
CN118539284A (zh) * | 2024-05-26 | 2024-08-23 | 华夏芯智慧光子科技(北京)有限公司 | 一种蝶形激光器及制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1937123A (zh) * | 2005-09-21 | 2007-03-28 | Tdk株式会社 | 层叠电容器及其制造方法 |
CN1953169A (zh) * | 2005-10-21 | 2007-04-25 | E.I.内穆尔杜邦公司 | 电源芯线器件及其制造方法 |
US8350358B2 (en) * | 2009-02-03 | 2013-01-08 | Qualcomm Incorporated | Techniques for placement of active and passive devices within a chip |
CN106030782A (zh) * | 2014-02-18 | 2016-10-12 | 高通股份有限公司 | 具有无源器件的低剖型封装 |
CN106663670A (zh) * | 2014-08-25 | 2017-05-10 | 高通股份有限公司 | 包括嵌入式电容器的封装基板 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10161285A1 (de) * | 2001-12-13 | 2003-07-03 | Infineon Technologies Ag | Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator |
JP4878434B2 (ja) * | 2004-09-22 | 2012-02-15 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP4997757B2 (ja) * | 2005-12-20 | 2012-08-08 | 富士通株式会社 | 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板 |
KR100967056B1 (ko) * | 2007-03-29 | 2010-06-29 | 삼성전기주식회사 | 박막 캐패시터 및 박막 캐패시터 내장형 인쇄회로기판 |
TW200915938A (en) * | 2007-09-28 | 2009-04-01 | Unimicron Technology Corp | Circuit board with embedded capacitance and resistance structures |
CN101699587A (zh) * | 2009-10-10 | 2010-04-28 | 长兴立峰电子有限公司 | 一种金属化片式薄膜电容器及其制备方法 |
CN103038844A (zh) * | 2010-07-30 | 2013-04-10 | 三洋电机株式会社 | 基板内置用电容器、具备其的电容器内置基板、及基板内置用电容器的制造方法 |
CN102385985A (zh) * | 2011-08-05 | 2012-03-21 | 贵州大学 | 金属薄膜电容及其制备方法 |
GB2509296B (en) * | 2012-09-25 | 2016-10-26 | Cambridge Silicon Radio Ltd | Composite reconstituted wafer structures |
JP5401617B1 (ja) * | 2013-01-24 | 2014-01-29 | 有限会社 ナプラ | 受動素子内蔵基板 |
US9349788B2 (en) * | 2013-08-08 | 2016-05-24 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Thin film capacitors embedded in polymer dielectric |
JP2019106429A (ja) * | 2017-12-11 | 2019-06-27 | 凸版印刷株式会社 | ガラス配線基板、その製造方法及び半導体装置 |
WO2019130746A1 (ja) * | 2017-12-27 | 2019-07-04 | 株式会社村田製作所 | 半導体複合装置およびそれに用いられるパッケージ基板 |
CN109659239B (zh) * | 2018-11-22 | 2021-05-18 | 珠海越亚半导体股份有限公司 | 一种埋芯流程后置的集成电路封装方法及封装结构 |
-
2020
- 2020-06-17 CN CN202010553554.XA patent/CN111834341B/zh active Active
- 2020-07-24 JP JP2022556505A patent/JP7450061B2/ja active Active
- 2020-07-24 WO PCT/CN2020/104570 patent/WO2021253572A1/zh active Application Filing
- 2020-07-24 US US17/998,159 patent/US20230197739A1/en active Pending
- 2020-07-24 KR KR1020227032312A patent/KR20220140631A/ko active Pending
- 2020-08-18 TW TW109128047A patent/TWI743951B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1937123A (zh) * | 2005-09-21 | 2007-03-28 | Tdk株式会社 | 层叠电容器及其制造方法 |
CN1953169A (zh) * | 2005-10-21 | 2007-04-25 | E.I.内穆尔杜邦公司 | 电源芯线器件及其制造方法 |
US8350358B2 (en) * | 2009-02-03 | 2013-01-08 | Qualcomm Incorporated | Techniques for placement of active and passive devices within a chip |
CN106030782A (zh) * | 2014-02-18 | 2016-10-12 | 高通股份有限公司 | 具有无源器件的低剖型封装 |
CN106663670A (zh) * | 2014-08-25 | 2017-05-10 | 高通股份有限公司 | 包括嵌入式电容器的封装基板 |
Also Published As
Publication number | Publication date |
---|---|
WO2021253572A1 (zh) | 2021-12-23 |
JP7450061B2 (ja) | 2024-03-14 |
JP2023518080A (ja) | 2023-04-27 |
TWI743951B (zh) | 2021-10-21 |
TW202202014A (zh) | 2022-01-01 |
CN111834341A (zh) | 2020-10-27 |
KR20220140631A (ko) | 2022-10-18 |
US20230197739A1 (en) | 2023-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111834341B (zh) | 电容电感嵌埋结构及其制作方法和基板 | |
JP3809053B2 (ja) | 電子部品パッケージ | |
US6278153B1 (en) | Thin film capacitor formed in via | |
US8069560B2 (en) | Method of manufacturing multilayer wiring board | |
JP3098509B2 (ja) | 電子コンポーネント構造体およびその製造方法 | |
US10566130B2 (en) | Coil component and method of manufacturing same | |
US6555913B1 (en) | Electronic component having a coil conductor with photosensitive conductive paste | |
JP2019106429A (ja) | ガラス配線基板、その製造方法及び半導体装置 | |
JPH06318672A (ja) | 薄膜コンデンサの形成方法、薄膜コンデンサの製造方法、薄膜バイパスコンデンサの製造方法および薄膜コンデンサ | |
CA2595402A1 (en) | Multilayer circuit devices and manufacturing methods using electroplated sacrificial structures | |
KR20030040083A (ko) | 박막 커패시터를 일체로 형성한 다층 배선 기판의 제조 방법 | |
JP2019186518A (ja) | コイル部品及びその製造方法 | |
JP2009010114A (ja) | 誘電体薄膜キャパシタ | |
JP4537753B2 (ja) | 多層配線基板およびその製造方法 | |
KR20180049738A (ko) | 코일 전자 부품 | |
CN110349927A (zh) | 多层配线结构体及其制造方法 | |
JP2006041122A (ja) | 電子部品内蔵要素、電子装置及びそれらの製造方法 | |
WO2023162406A1 (ja) | 薄膜キャパシタ及びこれを備える電子回路基板 | |
JP2007194472A (ja) | 薄膜キャパシタの製造方法 | |
TW201132246A (en) | Side packaged type printed circuit board | |
TWI361483B (en) | Aluminum oxide-based substrate and method for manufacturing the same | |
WO2024143456A1 (ja) | 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを備える電子回路基板 | |
TWI355725B (en) | Multilayer module of stacked aluminum oxide-based | |
WO2024143455A1 (ja) | 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを備える電子回路基板 | |
CN118696385A (zh) | 薄膜电容器及具备其的电子电路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |