[go: up one dir, main page]

CN1988083A - 薄膜电容器及其制造方法、电子器件和电路板 - Google Patents

薄膜电容器及其制造方法、电子器件和电路板 Download PDF

Info

Publication number
CN1988083A
CN1988083A CNA2006100771813A CN200610077181A CN1988083A CN 1988083 A CN1988083 A CN 1988083A CN A2006100771813 A CNA2006100771813 A CN A2006100771813A CN 200610077181 A CN200610077181 A CN 200610077181A CN 1988083 A CN1988083 A CN 1988083A
Authority
CN
China
Prior art keywords
film
capacitor
electrode
barrier film
conductive barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100771813A
Other languages
English (en)
Other versions
CN1988083B (zh
Inventor
栗原和明
盐贺健司
约翰·大卫·巴尼基
石井雅俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1988083A publication Critical patent/CN1988083A/zh
Application granted granted Critical
Publication of CN1988083B publication Critical patent/CN1988083B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors (thin- or thick-film circuits; capacitors without a potential-jump or surface barrier specially adapted for integrated circuits, details thereof, multistep manufacturing processes therefor)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10712—Via grid array, e.g. via grid array capacitor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/694—Electrodes comprising noble metals or noble metal oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)

Abstract

一种薄膜电容器，包括：电容器元件(20)，形成在基础衬底(10)上且包含第一电容器电极(14)、形成在第一电容器电极(14)上的电容器介电膜(16)以及形成在电容器介电膜(16)上的第二电容器电极(18)；引出电极(26a、26b)，从第一电容器电极(14)或第二电容器电极(18)引出，且由能防止氢或水扩散的导电阻挡膜形成；以及外部连接电极(34a、34b)，用于与外部连接且连接至引出电极(26a、26b)。

Description

薄膜电容器及其制造方法、电子器件和电路板
技术领域
本发明涉及一种薄膜电容器及其制造方法、电子器件和电路板。
背景技术
通常，去耦电容器设置于安装在印刷电路板上的LSI(大规模集成电路)等附近，以便避免因电源电压改变和射频噪声所引起的误操作。
去耦电容器形成在与印刷电路板相分离的衬底上，且适当地安装在印刷电路板上。
最近，由于LSI等运行速度的增加以及电功耗的减少，因此需要对去耦电容器的特性加以改善。在小型化LSI等的同时，也需要小型化去耦电容器。
于是，提出了满足去耦电容器小型化需求的同时增加电容的技术。
参照图35描述已提出的电容器。图35为已提出的电容器的剖视图。
如图35所示，氧化硅膜112形成在硅衬底110上。在氧化硅膜112上，形成例如为100nm厚Pt膜的电容器电极(下电极)114。在电容器电极114上，例如由作为高介电质的BaxSr1-xTiO3膜(以下称为“BST膜”)形成100nm厚的电容器介电膜116。在电容器介电膜116上，形成为100nm厚Pt膜的电容器电极(上电极)118。因此，每个电容器元件120均由电容器电极114、电容器介电膜116和电容器电极118形成。
在形成有电容器元件120的硅衬底110上，形成绝缘阻挡膜122。绝缘阻挡膜122用于防止氢或水到达电容器元件120。
也就是说，在制造或使用薄膜电容器过程中，氢或水到达电容器介电膜116时，存在形成电容器介电膜116的氧化物被氢还原以及电容器元件120电特性退化的危险。在图35所示的薄膜电容器中，形成覆盖电容器元件120的绝缘阻挡膜122，由此阻止氢或水到达电容器介电膜116。
在绝缘阻挡膜122上，形成例如为树脂的保护膜130。在保护膜130和绝缘阻挡膜122中，形成分别向下至电容器电极114和电容器电极(上电极)118的开口132a和132b。用于连接外部的电极134a和134b分别埋设在开口132a和132b中。焊料凸点136形成在外部连接电极134和134b上。
通过外部连接电极134a和焊料凸点136，电容器元件120的电容器电极114电性连接到例如电路板(未示出)的电源线上。通过外部连接电极134b和焊料凸点136，电容器元件120的电容器电极118电性连接到例如电路板(未示出)的地线上。
图35所示的薄膜电容器具有由高介电质形成且大约为100nm这样薄的电容器介电膜116，而使电容得到提高。此外，薄膜电容器可通过半导体工艺形成，并且可形成为微型化。能够减少电感。因此，已提出的薄膜电容器能确保避免电源电压的变化以及能充分去除射频噪声。
下面的参考文献公开了本发明的背景技术。
(专利参考文献1)
日本特开平11-97289号公报的说明书
(专利参考文献2)
日本特开2000-228499号公报的说明书
(专利参考文献3)
日本特许3157734号公报的说明书
(专利参考文献4)
日本专特开平9-293869号公报的说明书
(专利参考文献5)
日本特开2002-110931号公报的说明书
然而，在图35所示的薄膜电容器中，不能够阻止氢或水通过外部连接电极134a和134b到达电容器介电膜116。电容器介电膜116在某种程度上被还原，而不能始终获得令人完全满意的电特性。
发明内容
本发明的目的为提供薄膜电容器及其制造方法、电子器件和使用该薄膜电容器的电路板，该薄膜电容器能够确保避免电容器介电膜被氢或水还原。
依照本发明的一个方案，提供一种薄膜电容器，其包括：电容器元件，形成在基础衬底上且包含第一电容器电极、形成在该第一电容器电极上的电容器介电膜、以及形成在该电容器介电膜上的第二电容器电极；引出电极，从该第一电容器电极或该第二电容器电极引出，且由能防止氢或水扩散的导电阻挡膜形成；以及外部连接电极，用于与外部连接，且电性连接至该引出电极。
依照本发明的另一方案，提供一种薄膜电容器的制造方法，其包括如下步骤：在基础衬底上形成电容器元件，该电容器元件包含第一电容器电极、形成在该第一电容器电极上的电容器介电膜、以及形成在该电容器介电膜上的第二电容器电极；形成引出电极，该引出电极从该第一电容器电极或该第二电容器电极引出且由能防止氢或水扩散的导电阻挡膜形成；以及形成外部连接电极，该外部连接电极用于与外部连接且连接至该引出电极。
依照本发明的另一方案，提供一种电子器件，其包括：电路板；薄膜电容器，安装在该电路板上且包括：包含形成在基础衬底上的第一电容器电极、形成在该第一电容器电极上的电容器介电膜和形成在该电容器介电膜上的第二电容器电极的电容器元件，从该第一或第二电容器电极引出且由能防止氢或水扩散的导电阻挡膜形成的引出电极，以及用于与外部连接且连接至该引出电极的外部连接电极；以及半导体器件，安装在该电路板上。
依照本发明的又一方案，提供一种电子器件，其包括：电路板；薄膜电容器，安装在该电路板上且包括：包含形成在基础衬底上的第一电容器电极、形成在该第一电容器电极上的电容器介电膜、以及形成在该电容器介电膜上的第二电容器电极的电容器元件，从该第一或第二电容器电极引出且由能防止氢或水扩散的导电阻挡膜形成的引出电极，用于与外部连接且连接至该引出电极的外部连接电极，以及电性连接到该引出电极且形成为贯穿该基础衬底的贯通电极；以及半导体器件，安装在该薄膜电容器上且通过该外部连接电极和该贯通电极电性连接至该电路板。
依照本发明的又一方案，提供一种组合有薄膜电容器的电路板，其中该薄膜电容器包括：第一电容器电极，形成在基础衬底上；电容器介电膜，形成在该第一电容器电极上；第二电容器电极，形成在该电容器介电膜上；引出电极，从该第一或第二电容器电极引出且由能防止氢或水扩散的导电阻挡膜形成；以及外部连接电极，用于与外部连接且连接至该引出电极，并且该外部连接电极与形成在该电路板中的互连电性相连。
依照本发明的又一方案，提供一种组合有薄膜电容器的电路板，其中该薄膜电容器包括：电容器元件，包含在基础衬底上形成的第一电容器电极、形成在该第一电容器电极上的电容器介电膜、以及形成在该电容器介电膜上的第二电容器电极；引出电极，从该第一或第二电容器电极引出且由能防止氢或水扩散的导电阻挡膜形成；外部连接电极，用于与外部连接且连接至该引出电极；以及贯通电极，电性连接到该引出电极且形成为贯穿该基础衬底，并且该贯通电极与形成在该电路板上的互连电性相连。
依照本发明的又一方案，提供一种薄膜电容器，其包括：电容器元件，形成在基础衬底上且包含第一电容器电极、形成在该第一电容器电极上的电容器介电膜、以及形成在该电容器介电膜上的第二电容器电极；第一导电阻挡膜，形成在该第一电容器电极上且能防止氢或水扩散；第二导电阻挡膜，形成在该第二电容器电极上，以防止氢或水扩散；绝缘膜，形成在该电容器元件上，且覆盖该第一导电阻挡膜和该第二导电阻挡膜；第一外部连接电极，用于与外部连接，埋设在该绝缘膜中且通过该第一导电阻挡膜电性连接到该第一电容器电极；以及第二外部连接电极，用于与外部连接，埋设在该绝缘膜中且通过该第二导电阻挡膜电性连接到该第二电容器电极。
依照本发明的又一方案，提供一种薄膜电容器，其包括：第一电容器电极，形成在基础衬底上；第一导电阻挡膜，形成在该第一电容器电极上，以防止氢或水扩散；电容器介电膜，形成在该第一导电阻挡膜上；第二电容器电极，形成在该电容器介电膜上；第二导电阻挡膜，形成在该第二电容器电极上，以防止氢或水扩散；绝缘膜，形成在该第一电容器电极和该第二电容器电极上；第一外部连接电极，用于与外部连接，埋设在该绝缘膜中，且通过该第一导电阻挡膜电性连接到该第一电容器电极；以及第二外部连接电极，用于与外部连接，埋设在该绝缘膜中，且通过该第二导电阻挡膜电性连接到该第二电容器电极。
依照本发明的又一方案，提供一种薄膜电容器的制造方法，其包括如下步骤：在基础衬底上形成电容器元件，该电容器元件包含第一电容器电极、形成在该第一电容器电极上的电容器介电膜、以及形成在该电容器介电膜上的第二电容器电极；在该第一电容器电极上形成能防止氢或水扩散的第一导电阻挡膜，以及在该第二电容器电极上形成能防止氢或水扩散的第二导电阻挡膜；在该电容器元件上形成绝缘膜，该绝缘膜覆盖该第一导电阻挡膜和该第二导电阻挡膜；以及在该绝缘膜中埋设第一外部连接电极和第二外部连接电极，该第一外部连接电极用于与外部连接且通过该第一导电阻挡膜电性连接至该第一电容器电极，该第二外部连接电极用于与外部连接且通过该第二导电阻挡膜电性连接至该第二电容器电极。
依照本发明的又一方案，提供一种薄膜电容器的制造方法，其包括步骤：在基础衬底上形成第一电容器电极；在该第一电容器电极上形成能防止氢或水扩散的第一导电阻挡膜；在该第一导电阻挡膜上形成电容器介电膜；在该电容器介电膜上形成第二电容器电极；在该第二电容器电极上形成能防止氢或水扩散的第二导电阻挡膜；在该第一导电阻挡膜和该第二导电阻挡膜上形成绝缘膜；以及在该绝缘膜中埋设第一外部连接电极和第二外部连接电极，该第一外部连接电极用于与外部连接且通过该第一导电阻挡膜连接至该第一电容器电极，该第二外部连接电极用于与外部连接且通过该第二导电阻挡膜连接至该第二电容器电极。
依照本发明，电容器电极和外部连接电极通过导电阻挡膜的引出电极而相互连接，由此通过引出电极可重复阻止经由外部连接电极侵入的氢或水到达电容器电极，并且能防止由于氢或水引起的电容器介电膜退化。因此，本发明提供一种可防止电特性和可靠性退化的薄膜电容器及其制造方法，电子器件以及使用该薄膜电容器的电路板。
依照本发明，用于防止氢或水扩散的第一导电阻挡膜形成在第一电容器电极上，且用于防止氢或水扩散的第二导电阻挡膜形成在第二电容器电极上。第一外部连接电极通过第一导电阻挡膜电性连接到第一电容器电极，且第二外部连接电极通过第二导电阻挡膜连接到第二电容器电极。因此，避免了氢或水经由第一外部连接电极和第二外部连接电极到达电容器介电膜。
附图说明
图1A和1B为依照本发明第一实施例的薄膜电容器的剖视图和俯视图；
图2A到2D为依照本发明第一实施例的薄膜电容器在其制造方法步骤中的剖视图，其示出了该方法(部分1)。
图3A到3C为依照本发明第一实施例的薄膜电容器在其制造方法步骤中的剖视图，其示出了该方法(部分2)。
图4A到4C为依照本发明第一实施例的薄膜电容器在其制造方法步骤中的剖视图，其示出了该方法(部分3)。
图5A和5B为依照本发明第二实施例的薄膜电容器的剖视图和俯视图。
图6A到6D为依照本发明第二实施例的薄膜电容器在其制造方法步骤中的剖视图，其示出了该方法(部分1)。
图7A到7C为依照本发明第二实施例的薄膜电容器在其制造方法步骤中的剖视图，其示出了该方法(部分2)。
图8A到8C为依照本发明第二实施例的薄膜电容器在其制造方法步骤中的剖视图，其示出了该方法(部分3)。
图9A和9B为依照本发明第三实施例的薄膜电容器的剖视图和俯视图。
图10A到10D为依照本发明第三实施例的薄膜电容器在其制造方法步骤中的剖视图，其示出了该方法(部分1)。
图11A到11C为依照本发明第三实施例的薄膜电容器在其制造方法步骤中的剖视图，其示出了该方法(部分2)。
图12A到12C为依照本发明第三实施例的薄膜电容器在其制造方法步骤中的剖视图，其示出了该方法(部分3)。
图13A和13B为依照本发明第三实施例的薄膜电容器在其制造方法步骤中的剖视图，其示出了该方法(部分4)。
图14为依照本发明第四实施例的薄膜电容器的剖视图。
图15A到15C为依照本发明第四实施例的薄膜电容器在其制造方法步骤中的剖视图，其示出了该方法(部分1)。
图16A到16C为依照本发明第四实施例的薄膜电容器在其制造方法步骤中的剖视图，其示出了该方法(部分2)。
图17为依照本发明第四实施例的薄膜电容器在其制造方法步骤中的剖视图，其示出了该方法(部分3)。
图18为依照本发明第五实施例的电子器件的剖视图。
图19为依照本发明第六实施例的电子器件的剖视图。
图20为依照本发明第七实施例的电子器件的剖视图。
图21为依照本发明第八实施例的电子器件的剖视图。
图22A和22B为依照本发明第九实施例的薄膜电容器的剖视图和俯视图。
图23A到23D为依照本发明第九实施例的薄膜电容器在其制造方法步骤中的剖视图，其示出了该方法(部分1)。
图24A到24d为依照本发明第九实施例的薄膜电容器在其制造方法步骤中的剖视图，其示出了该方法(部分2)。
图25为依照本发明第九实施例的薄膜电容器在其制造方法步骤中的剖视图，其示出了该方法(部分3)。
图26A和26B为依照本发明第十实施例的薄膜电容器的剖视图和俯视图。
图27A到27D为依照本发明第十实施例的薄膜电容器在其制造方法步骤中的剖视图，其示出了该方法(部分1)。
图28A和28B为依照本发明第十实施例的薄膜电容器在其制造方法步骤中的剖视图，其示出了该方法(部分2)。
图29A和29B为依照本发明第十一实施例的薄膜电容器的剖视图和俯视图。
图30A到30D为依照本发明第十一实施例的薄膜电容器在其制造方法步骤中的剖视图，其示出了该方法(部分1)。
图31A和31B为依照本发明第十一实施例的薄膜电容器在其制造方法步骤中的剖视图，其示出了该方法(部分2)。
图32A和32B为依照本发明第十二实施例的薄膜电容器的剖视图和俯视图。
图33A到33D为依照本发明第十二实施例的薄膜电容器在其制造方法步骤中的剖视图，其示出了该方法(部分1)。
图34A到34D为依照本发明第十二实施例的薄膜电容器在其制造方法步骤中的剖视图，其示出了该方法(部分2)。
图35为已提出的薄膜电容器的剖视图。
具体实施方式
[第一实施例]
参照图1A到4C说明依照本发明第一实施例的薄膜电容器及其制造方法。图1A和1B为依照本实施例的薄膜电容器的剖视图和俯视图。图1A为沿图1B中A-A′线的剖视图。
(薄膜电容器)
参照图1A和1B，首先说明依照本实施例的薄膜电容器。
如图1A和1B所示，绝缘膜12形成在基础衬底10上。基础衬底10例如为半导体衬底，更具体地，为硅衬底。形成例如氧化硅膜作为绝缘膜12。绝缘膜12用于将基础衬底10和稍后描述的电容器元件20彼此隔绝。
粘合层(未示出)形成在绝缘膜12上。形成例如100nm厚的氧化钛(TiO2)层作为粘合层。
在粘合层上，形成100nm厚的铂(Pt)层的电容器电极(下电极)。在电容器电极14中形成向下至绝缘膜12的开口15。
电容器介电膜16形成在电容器电极14上。电容器介电膜16例如由高介电常数材料形成。更具体地，将多晶BaxSr1-xTiO3膜(以下也称为“BST膜”)用作电容器介电膜16。电容器介电膜16的厚度例如为100nm。相应于形成在电容器电极14中的开口15，在电容器介电膜16中形成开口17。开口17的直径大于开口15的直径。
在电容器介电膜16上，由100nm厚的Pt膜形成电容器电极(上电极)18。相应于开口15、17，在电容器电极18中形成开口19。开口19的直径大于开口17的直径。
由此，形成均包含电容器电极14、电容器介电膜16和电容器电极18的电容器元件。
在形成有电容器元件20的基础衬底10上，形成防止氢或水扩散的绝缘阻挡膜22。阻挡膜22形成为覆盖电容器元件20。在稍后描述的固化保护膜30工艺中和在通过电镀形成用于与外部相连的电极34a、34b工艺中产生氢气等，绝缘阻挡膜22与绝缘阻挡膜28和导电阻挡膜26a、26b协同防止上述产生的氢气等到达电容器元件20。绝缘阻挡膜22例如由与电容器介电膜16相同材料的非晶膜形成。在本实施例中，电容器介电膜16由BST膜形成，而绝缘阻挡膜22由非晶BST膜形成。绝缘阻挡膜22的膜厚例如为大约50nm。
在本实施例中，基于下述理由，绝缘阻挡膜22由非晶膜形成。即多晶膜在晶粒之间有间隙，即晶界(grain boundary)，而氢或水容易通过晶粒之间的间隙。与此相反，非晶膜没有晶界，氢或水不容易通过非晶膜。由此，在本实施例中绝缘阻挡膜22由非晶膜形成。
基于下述理由，绝缘阻挡膜22由与电容器介电膜16相同材料的非晶膜形成。即当绝缘阻挡膜22由不同于电容器介电膜16的材料形成时，存在将由于绝缘阻挡膜22的热膨胀系数和电容器介电膜16的热膨胀系数不同而产生的应力施加到电容器元件20的危险。与此相反，当绝缘阻挡膜22由与电容器介电膜16相同材料的非晶膜形成时，由于绝缘阻挡膜22的热膨胀系数和电容器介电膜16的热膨胀系数彼此相等，从而可避免施加应力。由此，在本实施例中，绝缘阻挡膜22由与电容器介电膜16相同材料的非晶膜形成。
在本实施例中，绝缘阻挡膜22由与电容器介电膜16相同材料的非晶膜形成。然而，绝缘阻挡膜22能由不同于电容器介电膜16的材料形成。
在绝缘阻挡膜22中形成开口24a和开口24b，开口24a用于露出电容器电极14的内边缘和绝缘膜12，开口24b用于部分露出电容器电极18。开口24b和外部连接电极34b之间的距离设定在例如5μm或以上。由于开口24b和外部连接电极34b之间的距离设定在5μm或以上，因此，如同稍后描述，确实避免了经由外部连接电极34b侵入的氢或水，通过引出电极26b到达电容器元件20。
在开口24a中的绝缘膜12和电容器电极14上，由导电阻挡膜形成防止氢或水扩散的引出电极26a。在绝缘阻挡膜22上和在开口24b中，由导电阻挡膜形成防止氢或水扩散的引出电极26b。即引出电极26b经由开口24b连接到电容器电极18。形成引出电极26a、26b的导电阻挡膜例如为非晶TaSiN膜。引出电极26a、26b的膜厚例如为大约100nm。
基于下述理由，在本实施例中，引出电极26a、26b由非晶膜形成。即多晶膜在晶粒之间有间隙，即晶界，而氢或水容易通过晶粒间的间隙。与此相反，非晶膜没有晶界，氢或水不容易通过非晶膜。由此，在本实施例中，形成引出电极26a、26b的导电阻挡膜为非晶膜。
在绝缘阻挡膜22和导出引出电极26a、26b上还形成绝缘阻挡膜28。绝缘阻挡膜28例如为非晶氧化铝(矾土，Al2O3)膜。绝缘阻挡膜28的膜厚例如为大约50nm。在稍后描述的固化保护膜30工艺中和在通过电镀形成用于与外部相连的电极34a、34b工艺中产生氢气等，绝缘阻挡膜28与绝缘阻挡膜22和导电阻挡膜26a、26b协同防止上述产生的氢气等到达电容器元件20。
在本实施例中，由于与上述绝缘阻挡膜22为非晶膜的相同理由，绝缘阻挡膜28为非晶膜。
在绝缘阻挡膜28上，形成例如为光敏聚酰亚胺树脂的保护膜30。保护膜30的厚度例如为大约2μm。
在保护膜30和绝缘阻挡膜28中形成向下至引出电极26a、26b的开口32a、32b。
在开口32a、32b中形成由依序设置的钛(Ti)膜和铜(Cu)膜构成的分层膜(layer film，图中未示出)。分层膜用作粘合层。
在形成有分层膜的开口32a、32b中，由Ni(镍)形成用于与外部连接的电极(焊盘电极)34a、34b。
在外部连接电极34a、34b上，形成例如为Sn-Ag基材料的焊料凸点36。
由此，形成依照本实施例的薄膜电容器。
依照本实施例的薄膜电容器的主要特征在于，电容器电极14、18与防止氢或水扩散的导电阻挡膜的引出电极26a、26b相连接，而从电容器电极14、18引出的引出电极26a、26b连接到外部连接电极34a、34b。
通过简单夹在外部连接电极和电容器电极之间的导电阻挡膜，经由外部连接电极侵入的氢或水到达电容器元件的距离，相应于导电阻挡膜的膜厚。导电阻挡膜的膜厚通常只有大约100nm这样小。通过简单夹在外部连接电极和电容器电极之间的导电阻挡膜，存在经由引出电极侵入的氢或水不能被充分阻止并到达电容器介电膜的危险，而使电特性和可靠性退化。
与此相反，在本实施例中，电容器电极14、18和外部连接电极26a、26b通过由导电阻挡膜形成的引出电极26a、26b相连接，从而经由外部连接电极34a、34b侵入氢或水到达电容器电极14、18的距离为外部连接电极34a、34b与引出电极26a、26b的连接点到电容器电极14、18与引出电极26a、26b的连接点之间的距离。通过经由引出电极26a、26b彼此相连的电容器电极14、18与外部连接电极34a、34b，从外部连接电极34a、34b与引出电极26a、26b之间的连接点到电容器电极14、18与引出电极26a、26b之间的连接点的距离，可设定为从几μm到几百μm这样大。因此，在本实施例中，电容器电极14、18和外部连接电极34a、34b通过由导电阻挡膜形成的引出电极26a、26b彼此连接，从而经由外部连接电极34a、34b侵入的氢或水可被引出电极26a、26b充分阻止。因此，依照本实施例，确实能防止氢或水到达电容器元件20，并且可放置由于氢或水造成的电容器介电膜16的退化。依照本实施例的薄膜电容器能防止电特性和可靠性的退化。
(薄膜电容器的制造方法)
接下来，参照图2A到4C说明依照本实施例的薄膜电容器的制造方法。图2A到4C为依照本实施例的薄膜电容器在其制造方法步骤中的剖视图，其示出了该方法。
首先，制备形成有绝缘膜12的基础衬底10。基础衬底10如为半导体衬底。更具体地，基础衬底10例如为硅衬底，以及形成例如氧化硅膜作为绝缘膜12。
然后，基础衬底10被载入溅射系统(未示出)的成膜室。溅射系统如为多靶磁控管型溅射系统。
然后，通过溅射在整个表面上形成例如为100nm厚TiO2膜的粘合层(未示出)。
然后，通过溅射在整个表面上形成用于形成电容器电极(下电极)的导电膜14。导电膜14例如为Pt膜。导电膜14的膜厚例如为100nm。
然后，通过溅射在整个表面上形成电容器介电膜16。电容器介电膜16例如为多晶BST膜。电容器介电膜16的膜厚例如为100nm。
然后，通过溅射在整个表面上形成用于形成电容器电极(上电极)的导电膜18。导电膜18例如为Pt膜。导电膜18的膜厚例如为100nm(参见图1A)。
然后，基础衬底10被卸载出溅射系统的成膜室。
然后，通过旋涂在整个表面上形成光致抗蚀剂膜(未示出)。接下来，通过光刻将光致抗蚀剂膜图案化成电容器电极(上电极)18(参见图1A和1B)的平面形状。
紧接着，使用光致抗蚀剂膜作为掩模，通过离子研磨(milling)，图案化导电膜18(参见图2B)。由此，形成电容器电极(上电极)18，其形成有向下至电容器介电膜16的开口19。
紧接着，通过旋涂在整个表面上形成光致抗蚀剂膜(未示出)。然后，通过光刻，将光致抗蚀剂膜图案化成电容器介电膜16(参见图1A和1B)的平面形状。
然后，使用光致抗蚀剂膜作为掩模，通过离子研磨，图案化电介电膜16(参见图2C)。由此，在电容器介电膜16中形成向下至导电膜14的开口17。
然后，通过旋涂在整个表面上形成光致抗蚀剂膜(未示出)。然后，通过光刻将光致抗蚀剂膜图案化成电容器电极(下电极)14(参见图1A和1B)的平面形状。
紧接着，使用光致抗蚀剂膜作为掩模，通过离子研磨，图案化导电膜14。由此，形成电容器电极(下电极)14，其形成有向下至绝缘膜12的开口15。
由此，形成均包含电容器电极14、电容器介电膜16和电容器电极18的电容器元件20(参见图2D)。
在本实施例中，基于下述理由，连续形成固态的电容器电极14、电容器介电膜16和电容器电极18，然后依序图案化电容器电极18、电容器介电膜16和电容器电极14。
即，如果每次分别形成电容器电极14、电容器介电膜16和电容器电极18时，而上述这些膜分别被图案化，则由于在每个图案化过程中产生的灰尘和颗粒(fins)而造成电容器元件20的制造成品率和可靠性降低。与此相反，在连续形成固态的电容器电极14、电容器介电膜16和电容器电极18，然后依序地图案化电容器电极18、电容器介电膜16和电容器电极14的过程中，不存在由于灰尘和颗粒而造成制造成品率和可靠性降低的危险。于是，在本实施例中，连续形成固态的电容器电极14、电容器介电膜16和电容器电极18，然后依序图案化电容器电极18、电容器介电膜16和电容器电极14。
然后，用于防止氢或水扩散的绝缘阻挡膜22通过溅射形成在整个表面上。绝缘阻挡膜22例如为非晶的BST膜。绝缘阻挡膜22的膜厚例如为50nm。
紧接着，用于露出电容器电极14和绝缘膜12的开口24a和用于部分露出电容器电极18的开口24b，形成在绝缘阻挡膜22上。形成的开口24a露出电容器电极14的内边缘，也就是，电容器电极14的开口15的周围边缘(参见图3A)。
然后，通过溅射在整个表面上形成用于防止氢或水扩散的导电阻挡膜。导电阻挡膜例如为非晶的TaSiN膜。导电阻挡膜的膜厚例如为100nm。
然后，通过光刻图案化导电膜。由此，在开口24a中的绝缘膜12上和电容器电极14上形成导电阻挡膜的引出电极26a。在绝缘阻挡膜22上和开口24b中形成导电阻挡膜的引出电极26b(参见图3B)。
紧接着，通过溅射在整个表面上形成用于防止氢或水扩散的绝缘阻挡膜28。绝缘阻挡膜28例如为非晶氧化铝(矾土)膜。绝缘阻挡膜28的膜厚例如为大约50nm(参见图3C)。
然后，通过例如旋涂在整个表面上形成保护膜30。保护膜30例如由光敏聚酰亚胺树脂形成。保护膜30的膜厚例如为大约2μm。
紧接着，通过光刻在保护膜30中形成向下至绝缘阻挡膜28的开口32a、32b(参见图4A)。
紧接着，蚀刻去除暴露在开口32a、32b中的绝缘阻挡膜28。由此，在保护膜30和绝缘阻挡膜28中形成向下至引出电极26a、26b的开口32a、32b(参见图4B)。
然后，通过例如溅射依序设置Ti膜(未示出)和Cu膜(未示出)以形成分层膜。分层膜用作粘合层(未示出)。分层膜在后续的步骤中还用作电镀的籽晶层。
然后，通过旋涂在整个表面上形成光致抗蚀剂膜(未示出)。
然后，通过光刻在光致抗蚀剂膜上形成开口(未示出)。所述开口用于形成外部连接电极(焊盘电极)34a、34b。
然后，通过电镀在开口32a、32b中以及开口32a、32b周围的保护膜30上形成例如为Ni的外部连接电极34a、34b。
然后，通过电镀由例如Sn-Ag基材料形成焊料凸点36。然后，除去光致抗蚀剂膜。
紧接着，通过湿蚀刻，除去外部连接电极34a、34b周围露出的分层膜。
然后，通过回流炉将焊料凸点36熔化成半球形。
然后，将基础衬底10切割成规定的尺寸。
由此，制造出依照本实施例的薄膜电容器(参见图4C)。
(评估结果)
将说明依照本实施例的薄膜电容器的评估结果。
对图35所示已提出的薄膜电容器每单位面积的电容进行测量。该电容为5μF/cm2。
对依照本实施例的薄膜电容器每单位面积的电容进行测量，该电容为5μF/cm2。
基于这些结果，可发现依照本实施例的薄膜电容器的电容与图35所示已提出的薄膜电容器每单位面积的电容相等。
施加1.5V电压时，测量图35所示已提出的薄膜电容器的绝缘电阻为50MΩ。
施加1.5V电压时，测量依照本实施例的薄膜电容器的绝缘电阻高于10GΩ。
基于这些结果，可发现依照本实施例的薄膜电容器制造方法能够实现绝缘电阻非常高的薄膜电容器。
对图35所示已提出的薄膜电容器进行PCBT(加压蒸煮偏置测试，Pressure Cooker Bias Test)。施加1.5V电压时，PCBT中得出的绝缘电阻为大约1MΩ。PCBT的条件为：压强为2个大气压；温度为125℃；湿度为85％；施加的电压为3V；以及测试时间为48小时。
对依照本实施例的薄膜电容器上进行PCBT。施加1.5V电压时，通过PCBT得出的绝缘电阻为大约1GΩ。PCBT试验的条件与已提出的薄膜电容器的PCBT试验条件相同：压强为2个大气压；温度为125℃；湿度为85％；施加的电压为3V；以及测试时间为48小时。
基于这些结果，可发现本实施例能够彻底抑制电特性的退化。
[第二实施例]
参照图5A到8C说明依照本发明第二实施例的薄膜电容器及其制造方法。图5A和5B是依照本实施例的薄膜电容器的剖视图和俯视图。图5A为沿图5B中线A-A′的剖视图。本实施例中与图1A到4C所示的依照本发明第一实施例的薄膜电容器及其制造方法相同的元件，使用相同的标号表示，并且不再重复说明或只是对它们进行简单的说明。
(薄膜电容器)
参照图5A和5B说明依照本实施例的薄膜电容器。
依照本实施例的薄膜电容器的特征在于，外部连接电极34b在形成于电容器电极14中的开口15a中形成。
如图5A和5B所示，绝缘膜12形成在基础衬底10的表面上。
例如为TiO2的粘合层(未示出)形成在绝缘膜12上。
电容器电极(下电极)14形成在绝缘膜12上。例如，形成100nm厚的Pt膜作为电容器电极14。在电容器电极14中形成向下至绝缘膜12的开口15、15a。
电容器介电膜16形成在电容器电极14上。电容器介电膜16例如由高介电常数材料形成。更具体地，电容器介电膜16由多晶BST膜形成。电容器介电膜16的膜厚例如为100nm。相应于开口15、15a，向下至电容器电极14的开口17、17a形成在电容器介电膜16中。开口17、17a的直径大于开口15，15a的直径。
电容器电极(上电极)18形成在电容器介电膜16上。电容器电极18例如由100nm厚的Pt膜形成。在电容器电极18中形成向下至电容器介电膜16的开口19、19a。开口19相应于开口15、17而形成。开口19a相应于开口15a、17a而形成。开口19、19a的直径大于开口17、17a的直径。
由此，形成均包括电容器电极14、电容器介电膜16和电容器电极18的电容器元件20。
在形成有电容器元件20的基础衬底10上，形成用于防止氢或水扩散的绝缘阻挡膜22。绝缘阻挡膜22形成为覆盖电容器元件20。绝缘阻挡膜22例如由与电容器介电膜相同材料的非晶膜形成。此处，绝缘阻挡膜22由非晶BST膜形成。绝缘膜22的膜厚例如为大约50nm。
此处，绝缘阻挡膜22例如由与电容器介电膜16相同材料的非晶膜形成，但是绝缘阻挡膜22的材料能由不同于电容器介电膜16的材料形成。
在绝缘阻挡膜22中，形成用于露出电容器电极14内边缘和绝缘膜12的开口24a、用于部分地露出电容器电极18的开口24b和用于露出绝缘膜12的开口24c。
防止氢或水扩散的导电阻挡膜的引出电极26a，形成在绝缘膜12上和电容器电极14的内边缘上。防止氢或水扩散的导电阻挡膜的引出电极26c，形成在绝缘阻挡膜22上以及开口24b、24c中。形成引出电极26a、26c的导电阻挡膜例如为TaSiN膜。引出电极26a、26b的厚度例如为大约100nm。
在绝缘阻挡膜22和引出电极26a、26b上，进一步形成绝缘阻挡膜28。绝缘阻挡膜28例如由非晶氧化铝膜形成。绝缘阻挡膜28的膜厚例如为大约50nm。
在绝缘阻挡膜28上，形成例如为光敏聚酰亚胺的保护膜30。保护膜30的膜厚例如为大约2μm。
在保护膜30和绝缘阻挡膜28中，形成向下至引出电极26a的开口32a。在保护膜30和绝缘阻挡膜28中，形成向下至引出电极26b的开口32b。
在开口32a、32b中，形成由依序设置的Ti膜和Cu膜构成的分层膜(未示出)。分层膜用作粘合层。
在形成有分层膜的开口32a、32b中，形成用于与外部连接的电极34a、34b。
在外部连接电极34a、34b上，形成例如为Sn-Ag基材料的焊料凸点36。
由此，形成依照本实施例的薄膜电容器。
如上所述，依照本实施例的薄膜电容器的主要特征在于，外部连接电极34a、34b设置于形成有电容器电极14的开口15、15a中。
依照本实施例，外部连接电极34a、34b设置于形成有电容器电极14的开口15、15a中，从而阻止在结合薄膜电容器与电路板等(未示出)中产生的应力施加到电容器元件20。因此，本实施例更进一步提高可靠性。
(薄膜电容器的制造方法)
然后，参照图6A到8C说明依照本实施例的薄膜电容器的制造方法。图6A到8C为依照本实施例的薄膜电容器在其制造方法步骤中的剖视图，其示出了该方法。
首先，制备形成有绝缘膜12的基础衬底10。更具体地，制备例如形成有氧化硅膜12的硅衬底10。
然后，将基础衬底10载入溅射系统的成膜室(未示出)。溅射系统例如为多靶磁控管溅射系统。
然后，通过溅射在整个表面上形成例如为100nm厚TiO2膜的粘合层(未示出)。
然后，通过溅射在整个表面上形成例如100nm厚的导电膜14。
紧接着，通过溅射在整个表面上形成例如为100nm厚多晶BST膜的电容器介质膜16。
紧接着，通过溅射在整个表面上形成例如为100nm厚Pt膜的导电膜18(参见图6A)。
然后，基础衬底10被卸载出溅射系统的成膜室。
然后，通过光刻图案化导电膜18。由此，形成电容器电极18，其形成有向下至电容器介电膜16的开口19、19a(参见图6B)。
紧接着，通过光刻图案化电容器介电膜16。因此，开口17、17a形成在电容器介电膜16中(参见图6C)。
然后，通过光刻图案化导电膜14。因此，形成电容器电极14，其形成有向下至绝缘膜12的开口15、15a(参见图6D)。
由此，形成都包含电容器电极14、电容器介电膜16和电容器电极18的电容器元件20。
然后，通过例如溅射在整个表面上形成绝缘阻挡膜22。绝缘阻挡膜22例如为50nm厚的非晶BST膜。
然后，在绝缘阻挡膜22中，形成用于露出电容器电极14的内边缘和绝缘膜12的开口24a，用于部分地露出电容器电极18的开口24b和用于露出绝缘膜12的开口24c(参见图7A)。
然后，通过例如溅射在整个表面上形成用于防止氢或水扩散的导电阻挡膜。导电阻挡膜例如为100nm厚的非晶TaSiN膜。
然后，通过光刻图案化导电阻挡膜。由此，在绝缘膜12上和电容器电极14的内边缘上形成导电阻挡膜的引出电极26a。在绝缘阻挡膜22上和开口24b、24c中形成导电阻挡膜的引出电极26c(参见图7B)。
然后，通过例如溅射在整个表面上形成用于防止氢或水扩散的绝缘阻挡膜28。绝缘阻挡膜28例如为非晶氧化铝膜。绝缘阻挡膜28的膜厚例如为大约50nm(图7C)。
紧接着，通过例如旋涂在整个表面上形成例如为光敏聚酰亚胺的保护膜30。保护膜30的厚度例如为大约2μm。
然后，通过光刻在保护膜30中形成向下至绝缘阻挡膜28的开口32a、32b(参见图8A)。
然后，蚀刻去除开口32a、32b中的绝缘阻挡膜28。由此，在保护膜30和绝缘阻挡膜28中形成向下至引出电极26a、26b的开口32a、32b(参见图8B)。
然后，例如通过溅射，形成由依序设置的Ti膜和Cu膜构成的分层膜(未示出)。分层膜用作粘合层。分层膜在后续的步骤中还用作通过电镀形成外部连接电极34a、34b的籽晶层。
紧接着，通过旋涂，在整个表面上形成光致抗蚀剂膜(未示出)。
然后，通过光刻在光致抗蚀剂膜中形成开口(未示出)。所述开口用于形成外部连接电极34a、34b。
紧接着，例如为Ni的外部连接电极34a、34b通过电镀形成在开口中。
然后，通过电镀由例如Sn-Ag基材料形成焊料凸点36。然后，去除光致抗蚀剂膜。
紧接着，通过湿蚀刻除去外部连接电极34a、34b周围暴露的分层膜。
紧接着，通过回流炉将焊料凸点36熔化且使其形成为半球形。
紧接着，将基础衬底10切割成规定的尺寸。
然后，制造出依照本实施例的薄膜电容器(参见图8C)。
[第三个实施例]
参照图9A到13B说明依照本发明第三实施例的薄膜电容器。图9A和9B依照本实施例的薄膜电容器的剖视图和俯视图。图9A是沿图9B中的线A-A′的剖视图。本实施例中与图1A到8C所示依照第一或第二实施例的薄膜电容器及其制造方法相同的元件，使用相同的标号表示，并且不再重复说明或只是对它们进行简单的说明。
依照本实施例的薄膜电容器的主要特征在于，电容器介电膜38进一步形成在电容器电极18上，电容器电极40进一步形成在电容器介电膜38上，且电容器电极40和电容器电极14彼此电性相连。
如图9A和9B所示，电容器介电膜38形成在电容器电极18上。举例来说，如同电容器介电膜16，电容器介电膜38由高介电常数材料形成。更具体地，电容器介电膜38为多晶BST膜。电容器介电膜38的膜厚例如为100nm。
电容器电极40形成在电容器介电膜38上。电容器电极40例如由100nm厚的Pt膜形成。电容器电极40通过稍后描述的引出电极26d电性连接到电容器电极14。
由此，形成都包含电容器电极14、电容器介电膜16、电容器电极18、电容器介电膜38和电容器电极40的电容器元件20a。
在形成有电容器元件20a的基础衬底10上，形成用于防止氢或水扩散的绝缘阻挡膜28。绝缘阻挡膜28形成为覆盖电容器元件20a。绝缘阻挡膜28例如为与形成电容器介电膜16、38相同材料的非晶膜。在此，电容器介电膜28为非晶BST膜。绝缘阻挡膜28的膜厚例如为大约50nm。
在此，绝缘阻挡膜28由与形成电容器介电膜16、38相同材料的非晶膜形成。然而，绝缘阻挡膜28可由不同于形成电容器介电膜16、38的材料形成。
在绝缘阻挡膜22中形成用于露出电容器电极14的内边缘和绝缘膜12的开口24a、用于部分地露出电容器电极18的开口24b、用于露出绝缘膜12表面的开口24c以及用于部分地露出电容器电极40的开口24d。
防止氢或水扩散的导电阻挡膜的引出电极26d，形成在开口24d中、绝缘阻挡膜22上、电容器电极14的内边缘以及绝缘膜12上。防止氢或水扩散的导电阻挡膜的引出电极26c，形成在电容器电极18的内边缘上、绝缘阻挡膜22以及绝缘膜12上。形成引出电极26c、26d的导电阻挡膜，例如为氧化铱(IrO2)膜。引出电极26c、26d的膜厚例如为大约100nm。
绝缘阻挡膜28进一步形成在绝缘阻挡膜22和引出电极26c、26d上。绝缘阻挡膜28例如为非晶氧化铝膜。绝缘阻挡膜28的膜厚例如为大约50nm。
在绝缘阻挡膜28上，形成例如为光敏聚酰亚胺的保护膜30。保护膜30的厚度例如为大约2μm。
向下至引出电极26c、26d的开口32a、32b形成在保护膜30和绝缘阻挡膜28中。
由依序设置的Ti膜和Cu膜构成的分层膜(未示出)，形成在开口32a、32b中。分层膜用作粘合层。在形成有分层膜的开口32a、32b中，形成用于与外部连接的Ni外部连接电极34a、34b。
例如为Sn-Ag基材料的焊料凸点形成在外部连接电极34a、34b上。
因此，制造出依照本实施例的薄膜电容器。
如上所述，依照本实施例的薄膜电容器的主要特征在于，电容器介电膜38进一步形成在电容器电极18上，电容器电极40进一步形成在电容器介电膜38上，且电容器电极40和电容器电极14通过引出电极26d电性相连。
依照本实施例的薄膜电容器具有在较大的总面积上彼此相对的电容器电极14、40和电容器电极16，由此，薄膜电容器具有更大的电容。
(薄膜电容器的制造方法)
然后，参照图10A到13B说明依据本实施例的薄膜电容器的制造方法。图10A到13B为依照本实施例的薄膜电容器在其制造方法步骤中的剖视图，其示出了该方法。
首先，制备具有绝缘膜12的基础衬底10。更具体地，例如，制备表面上形成有氧化硅膜12的硅衬底10。
然后，将基础衬底10载入溅射系统的成膜室(未示出)。溅射系统例如为多靶型磁控管溅射系统。
然后，通过溅射，在整个表面上形成例如为100nm厚TiO2膜的粘合层(未示出)。
然后，通过溅射，在整个表面上形成例如为100nm厚Pt膜的导电膜14。
然后，通过溅射，在整个表面上形成例如为100nm厚多晶BST膜的电容器介电膜16。
接着，通过溅射，在整个表面上形成例如为100nm厚Pt膜的导电膜18。
然后，通过溅射，在整个表面上形成例如为100nm厚BST膜的电容器介电膜38。
然后，通过溅射，在整个表面上形成例如为100nm厚Pt膜的导电膜40(参见图10A)。
然后，将基础衬底10卸载出溅射系统的成膜室。
紧接着，通过光刻图案化导电膜40。由此，形成电容器电极40，其形成有向下至电容器介电膜38的开口41、41a(参见图10B)。
然后，通过光刻图案化电容器介电膜38。由此，在电容器介电膜38中形成向下至导电膜18的开口41、41a(参见图10C)。
紧接着，通过光刻图案化导电膜18。由此，形成电容器电极18，其形成有向下至电容器介电膜16的开口19、19a(参见图10D)。
然后，通过光刻图案化电容器介电膜16。由此，在电容器介电膜16中形成向下至导电膜14的开口17、17a(参见图11A)。
紧接着，通过光刻图案化导电膜14。由此，形成电容器电极14，其形成有向下至绝缘膜12的开口15、15a(参见图11B)。
由此，形成都包含电容器电极14、电容器介电膜16、电容器电极18、电容器介电膜38和电容器电极40的电容器元件20a。
然后，通过溅射，在整个表面上形成例如为50nm厚非晶BST膜的绝缘阻挡膜22。
紧接着，通过光刻，在绝缘阻挡膜22中形成用于露出电容器电极14的内边缘和绝缘膜12的开口24a、用于部分地露出电容器电极18的开口24b、用于露出绝缘膜12的开口24c和用于部分地露出电容器电极40的开口24d(参见图11C)。
然后，通过溅射，在整个表面上形成用于防止氢或水扩散的导电阻挡膜。导电阻挡膜例如为100nm厚的非晶氧化铱(IrO2)。
然后，通过光刻图案化导电阻挡膜。由此，在绝缘膜12和开口24a中电容器电极14的内边缘上形成导电阻挡膜的引出电极26d。在电容器电极18的内边缘上、绝缘阻挡膜22上和绝缘膜12上形成导电阻挡膜的引出电极26c(参见图12A)。
然后，通过溅射，在整个表面上形成用于防止氢或水扩散的绝缘阻挡膜28。绝缘阻挡膜28例如为非晶氧化铝膜。绝缘阻挡膜28的膜厚例如为大约50nm(参见图12B)。
然后，通过例如旋涂在整个表面上形成例如为光敏聚酰亚胺的保护膜30。保护膜30的厚度例如为大约2μm。
紧接着，通过光刻，在保护膜30中形成向下至绝缘阻挡膜28的开口32a、32b(参见图12C)。
然后，蚀刻去除暴露在开口32a、32b中的绝缘阻挡膜28。由此，在保护膜30和绝缘阻挡膜28中形成向下至引出电极26a、26b的开口32a、32b。
然后，通过例如溅射，形成由依序设置的Ti膜和Cu膜构成的分层膜。
然后，在整个表面上形成光致抗蚀剂膜(未示出)。
然后，通过光刻在光致抗蚀剂膜中形成开口。所述开口用于形成外部连接电极34a、34b。
紧接着，通过电镀，在开口32a、32b中形成例如为Ni的外部连接电极34a、34b。
然后，通过电镀形成例如为Sn-Ag基材料的焊料凸点。然后，除去光致抗蚀剂膜。
然后，通过湿蚀刻除去由Cu膜和Ti膜构成的分层膜。
然后，通过回流炉将焊料凸点36熔化且使其形成为半球形。
紧接着，将基础衬底10切割成规定的尺寸。
由此，制造出依照本实施例的薄膜电容器(参见图13B)。
(评估结果)
下面将说明依照本实施例的薄膜电容器的评估结果。
如上所述，图35所示已提出的薄膜电容器每单位面积的电容为5μF/cm2。
对依照本实施例的薄膜电容器的电容进行测量。该电容为9μF/cm2。
基于这些结果，可以发现本实施例能够实现每单位面积的电容较大的薄膜电容器。由于分别形成在电容器电极18下面和上面的电容器电极14、40，因此本实施例能够实现每单位面积的电容较大的薄膜电容器。
施加1.5V电压时，图35所示已提出的薄膜电容器的绝缘电阻大约为50MΩ。
对依照本实施例的薄膜电容器的绝缘电阻进行测量。施加1.5V电压时，该绝缘电阻为10GΩ或更大。
基于这些结果，可以发现本实施例能够获得绝缘电阻非常高的薄膜电容器。
施加1.5V电压时，图35所示已提出的薄膜电容器在PCBT之后，具有大约1MΩ的绝缘电阻。PCBT的条件为：压强为2个大气压；温度为125℃；湿度为85％；施加的电压为3V；且测试时间为48小时。
对依照本实施例的薄膜电容器进行PCBT。施加1.5V电压时，经PCBT后的绝缘电阻为大约1GΩ。PCBT的条件与对已提出的薄膜电容器所进行的PCBT条件相同：压强为2个大气压；温度为125℃；湿度为85％；施加的电压为3V；且测试时间为48小时。
基于此，本实施例能够彻底地抑制电特性的退化。
(第四实施例)
参照图14到图17说明依照本实施例的薄膜电容器及其制造方法。图14是依照本实施例的薄膜电容器的剖视图。本实施例中与图1A到13B所示依照第一到第三实施例的薄膜电容器及其制造方法相同的元件，使用相同的标号表示，并且不再重复说明或只是对它们进行简单的说明。
依照本实施例的薄膜电容器作为内插件(interpsoer)使用。内插件配置在例如电路板等和半导体器件(LSI)等之间。在本申请的说明书和权利要求中，薄膜电容器包括内插件。
如图14所示，绝缘膜12形成在基础衬底10上。
例如为100nm厚氧化钛(TiO2)膜的粘合层，形成在绝缘膜12上。
在粘合层上，形成例如为100nm厚Pt膜的电容器电极14。向下至绝缘膜12的开口13、13a形成在电容器电极14中。
例如为100nm厚BST膜的电容器介电膜16，形成在电容器电极14上。向下至电容器介电膜14的开口15、15a形成在电容器介电膜16中。相应于开口13、13a，形成开口15、15a。
例如为100nm厚Pt膜的电容器电极18形成在电容器介电膜16上。向下至电容器介电膜16的开口19、19a形成在电容器电极18中。相应于开口13、13a，形成开口19、19a。
在电容器电极18上，形成例如为100nm厚BST膜的电容器介电膜38。向下至电容器电极18的开口39、39a形成在电容器介电膜38中。相应于开口13、13a，形成开口39、39a。
在电容器介电膜38上，形成例如为100nm厚Pt膜的电容器电极40。电容器电极40通过引出电极26d电性连接到电容器电极14。向下至电容器介电膜38的开口41、41a形成在电容器电极40中。相应于开口13、13a，形成开口41、41a。
由此，形成均包含电容器电极14、电容器介电膜16、电容器电极18、电容器介电膜38和电容器电极40的电容器元件20。
在形成有电容器元件20a的基础衬底10上，形成用于防止氢或水扩散的绝缘阻挡膜22。绝缘阻挡膜22形成为覆盖电容器元件20a。绝缘阻挡膜22例如为与电容器介电膜16相同材料的非晶膜。在此，绝缘膜22例如为50nm厚的非晶BST膜。
在此，绝缘阻挡膜22由与电容器介电膜16、38相同材料的非晶膜形成。绝缘阻挡膜22也可以由不同于形成电容器介电膜16、38的材料形成。
在绝缘阻挡膜22中形成用于露出电容器电极14的内边缘和绝缘膜12的开口24a、用于部分地露出电容器电极40的开口24d、用于露出绝缘膜12的开口24c和用于露出电容器电极18的内边缘的开口24b。
防止氢或水扩散的导电阻挡膜的引出电极26d，形成在开口24d中、绝缘阻挡膜22上、电容器电极14的内边缘上和绝缘膜12上。防止氢或水扩散的导电阻挡膜的引出电极26c，形成在电容器电极18的内边缘上、绝缘阻挡膜22上和绝缘膜12上。导电阻挡膜的引出电极26c、26d例如为100nm厚的氧化铱(IrO2)膜。
绝缘膜28进一步形成在绝缘阻挡膜22和引出电极26c、26d上。绝缘阻挡膜28例如为50nm厚的非晶氧化铝膜。
例如2μm厚光敏聚酰亚胺膜的保护膜30，形成在绝缘阻挡膜28上。
在保护膜30和绝缘阻挡膜28中，形成向下至引出电极26c、26d的开口32a、32b。
由依序设置的Ti膜和Cu膜构成的分层膜(未示出)形成在开口32a、32b中。
在形成有分层膜的开口32a、32b中，形成例如为Ni的部分电极34a、34b。部分电极34a、34b为贯通(through)电极54a、54b的一部分。
在部分电极34a、34b上，形成例如为Sn-Ag基材料的焊料凸点36。
在基础衬底10和绝缘膜中，形成向下至引出电极26c、26d的通孔42a、42b。
例如为树脂的绝缘膜44，形成在通孔42a、42b中和基础衬底10的下侧面(与形成电容器元件20a的侧面相反)上。
向下至引出电极26c、26d的通孔46a、46b形成在绝缘膜12和绝缘膜44中。
用于防止氢或水扩散的导电阻挡膜48形成在开口46a、46b中引出电极26c、26d的下侧面(与接触部分电极34a、34b的侧面相反)上。
在形成有绝缘膜44和导电阻挡膜48的通孔中，形成例如为Ni的部分电极50a、50b。部分电极50a、50b为贯通电极54a、54b的一部分。部分电极34a和部分电极50a形成贯通电极54a。部分电极34b和部分电极50b形成贯通电极54b。
例如为Sn-Ag基材料的焊料凸点52，形成在部分电极5a、50b的下侧面(与接触导电阻挡膜48的侧面相反)上。
由此，形成依照本实施例的薄膜电容器4。
依照本实施例的薄膜电容器配置于，例如电路板(未示出)和LSI(未示出)之间。由于薄膜电容器配置于电路板和LSI之间，因此LSI和电容器元件20a之间的电感能达到非常小。因此，依照本实施例，能够更确保去除电源电压的变化和射频噪声等。
(薄膜电容器的制造方法)
然后，参照图15A到17将说明依照本实施例的薄膜电容器的制造方法。图15A到17为依照本实施例的薄膜电容器在其制造方法步骤中的剖视图，其示出了该方法。
首先，从制备表面上形成有绝缘膜12的基础衬底10的步骤到在部分电极34a、34b上形成焊料凸点36的步骤，与图10A到图13B所示依照第三实施例的薄膜电容器的制造方法的相应步骤相同，且将不再重复说明这些步骤(参见图15A)。
然后，基础衬底10的前侧面(其上形成保护膜30、焊料凸点36等)通过例如粘合带(未示出)粘合到基部(支撑衬底)上。粘合带例如为UV带。UV带是具有如下特性的带子：在使用时具有非常大的粘性，而在应用UV时，其粘度突然降低。
紧接着，例如用背面研磨机(back grinder)将基础衬底10的下侧面(与形成电容器元件20a的侧面相反)抛光，直到基础衬底10的厚度变成大约50μm(参见图15B)。
然后，通过旋涂，在基础衬底10的下侧面上形成光致抗蚀剂膜。然后，通过光刻，图案化光致抗蚀剂膜。由此，在光致抗蚀剂膜中，形成用于形成通孔42a、42b的开口(参见图15C)。
然后，使用光致抗蚀剂膜作为掩模以及使用绝缘膜12作为蚀刻停止层，湿蚀刻基础衬底10，借此形成通孔42a、42b。蚀刻剂例如为氟化氢和硝酸的混合溶液。通孔42a、42b的直径例如为大约100μm。通孔42a、42b的间距例如为大约250μm(参见图15C)。
然后，通过旋涂，将环氧树脂施加到基础衬底10的下侧面。然后，进行热处理，以固化环氧树脂。因此，绝缘膜44由环氧树脂形成(参见图16A)。
然后，通过例如ArF准分子激光，在绝缘膜44中形成通孔46a。通孔46a的直径例如为大约70μm。此时，也去除了在通孔46a中暴露的绝缘膜12(参见图16B)。
紧接着，通过溅射，在基础衬底10的下侧面上形成用于防止氢或水扩散的导电阻挡膜。导电阻挡膜例如为200nm厚的非晶TaSiN膜。
紧接着，通过离子蚀刻去除基础衬底10下侧面上和通孔46a、46b侧表面上的导电阻挡膜。由此，导电阻挡膜48形成在通孔46a、46b中引出电极26c、26d的下侧面上(参见图16C)。
然后，通过例如溅射，在基础衬底的下侧面上形成由Ti膜和Cu膜构成的分层膜。分层膜用作粘合层。在稍后的步骤中分层膜也可用作电镀的籽晶层。
然后，通过旋涂，在基础衬底10的整个下侧面上形成光致抗蚀剂膜(未示出)。
然后，通过光刻，在光致抗蚀剂膜中形成开口(未示出)。所述开口用于形成部分电极50a、50b。
紧接着，通过电镀，在开口中形成例如为Ni的部分电极50a、50b。部分电极34a和部分电极50a形成贯通电极54a。部分电极34b和部分电极50b形成贯通电极54b。
然后，通过电镀形成例如为Sn-Ag基材料的焊料凸点52。然后，除去光致抗蚀剂膜。
然后，通过湿蚀刻除去由Cu膜和Ti膜构成的分层膜。
紧接着，将基础衬底10切割成规定的尺寸。
由此，制造出依照本实施例的薄膜电容器(参见图17)。
(评估结果)
将说明依照本实施例的薄膜电容器的评估结果。
如上所述，图35所示已提出的薄膜电容器每单位面积的电容为大约5μF/cm2。
依照本实施例的薄膜电容器每单位面积的电容为8μF/crn2。
基于这些结果，可以发现本实施例能够实现每单位面积的电容较大的薄膜电容器。在本实施例中，因为电容器电极14、40形成在电容器电极18的下面和上面，从而电容器电极18和电容器电极14、40在较大的总面积上相对，因此薄膜电容器每单位面积的电容较大。
如上所述，施加1.5V电压时，已提出的薄膜电容器的绝缘电阻为大约50MΩ。
对依照本实施例的薄膜电容器的绝缘电阻进行测量。施加1.5V电压时，绝缘电阻为10GΩ或更高。
基于这些结果，可以发现本实施例能够实现具有非常高绝缘电阻的薄膜电容器。
施加1.5V电压时，图35所示已提出的薄膜电容器在进行PCBT后，具有大约1MΩ的绝缘电阻。PCBT的条件为：压强为2个大气压；温度为125℃；湿度为85％；施加的电压为3V；且测试时间为48小时。
对依照本实施例的薄膜电容器进行PCBT。施加1.5V电压时，经PCBT后的绝缘电阻为大约10MΩ。如同对已提出的薄膜电容器进行PCBT的条件，PCBT的条件为：压强为2个大气压；温度为125℃；湿度为85％；施加的电压为3V；且测试时间为48小时。
基于这些结果，可以发现本实施例能够彻底抑止电特性的退化。
[第五实施例]
参照图18描述依照本发明第五实施例的电子器件。图18是依照本实施例的电子器件的剖视图。本实施例中与图1A到17所示依照第一到第四实施例的薄膜电容器及其制造方法相同的元件，使用相同的标号表示，并且不再重复说明或只是对它们进行简单的说明。
依照本实施例的电子器件(组合有电容器的封装)的主要特征在于，使用依照上述第一到第三实施例其中之一的薄膜电容器2。
互连(interconnection)等形成在封装衬底(电路板)55上。引脚56设置于封装衬底55的下侧面上。在将依照本实施例的电子器件安装在另一电路板(未示出)上时，引脚56用于将电子器件与该电路板电性相连。引脚56电性连接到形成在封装衬底55上的互连。多个电极(未示出)分别设置在封装衬底55的上侧面和下侧面上。电极与形成在封装衬底55上的互连等电性相连。
LSI(半导体器件)58安装在封装衬底55上。形成在封装衬底55上的电极和形成在LSI 58上的电极(未示出)通过焊料凸点60彼此电性连接。底部填充物62被埋设在封装衬底55和LSI 58之间的间隙中。
在安装有LSI 58的封装衬底55上设置框架64。
热化合物66，即导热润滑脂被施加于LSI 58上。
辐射板68设置于施加有热化合物66的LSI 58上。
另一方面，上述依照第一到第三实施例其中之一的薄膜电容器2，安装在封装衬底55的下侧面上。薄膜电容器2的电极34a、34b和封装衬底55的电极，通过焊料凸点36电性连接。薄膜电容器2被底部填充物70覆盖。
由此，构成依照本实施例的电子器件(组合有电容器的封装)。
依照本实施例的电子器件使用具有良好的电特性和高可靠性的薄膜电容器2，且具有良好的电特性和高可靠性。
[第六实施例]
参照图19说明依照本发明第六实施例的电子器件。图19是依照本实施例的电子器件的剖视图。本实施例中与图1A到18所示依照第一到第五实施例的薄膜电容器及其制造方法相同的元件，使用相同的标号表示，并且不再重复说明或只是对它们进行简单的说明。
依照本实施例的电子器件(组合有电容器的封装)的主要特征在于，使用上述依照第四实施例的薄膜电容器4。
互连(未示出)等形成在封装衬底(电路板)70上。多个电极分别形成在封装衬底70的上侧面和下侧面上。电极与形成在封装衬底70上的互连等电性相连。在形成于封装衬底70上的电极上形成焊料凸点72。在将依照本实施例的电子器件安装在另一电路板(未示出)上时，焊料凸点72用于将电子器件与该电路板电性相连。
上述依照第四实施例的薄膜电容器4安装在封装衬底70上。薄膜电容器4用作内插件。形成在薄膜电容器4中的贯通电极54a、54b(参见图14)和封装衬底70上的电极(未示出)通过焊料凸点52电性连接。
LSI(半导体器件)58安装在薄膜电容器4上。形成在薄膜电容器4中的贯通电极54a、54b(参见图14)和LSI 58上的电极(未示出)通过焊料凸点36电性连接。
在封装衬底70上，底部填充物被埋设在封装衬底70与薄膜电容器4之间以及薄膜电容器4与LSI 58之间的间隙中。
在安装有薄膜电容器4和LSI 58的封装衬底70上设置框架64，其围绕薄膜电容器4和LSI 58。
热化合物66，即导热润滑脂被施加于LSI 58上。
辐射板68设置于施加有热化合物66的LSI 58上。
由此，构成依照本实施例的电子器件(组合有电容器的封装)。
依照本实施例的电子器件使用具有良好的电特性和高可靠性的薄膜电容器4，且具有良好的电特性和高可靠性。
[第七实施例]
参照图20说明依照本发明第七实施例的电路板。图20是依照本实施例安装有LSI 58的电路板74的剖视图。本实施例中与图1A到19所示依照第一到第六实施例的薄膜电容器及其制造方法相同的元件，使用相同的标号表示，并且不再重复说明或只是对它们进行简单的说明。
依照本实施例的电路板(组合有电容器的电路板)的主要特征在于，组合依照第一到第三实施例其中之一的薄膜电容器。
如图20所示，依照本实施例的电路板74由交替设置的树脂层76和互连层78形成，其中互连层78被图案化成预设的结构。
上述依照第一到第三实施例其中之一的薄膜电容器2被埋设在树脂层76中。
通过埋设在树脂层76中的通路80和焊料凸点82，薄膜电容器2与LSI58的电路(未示出)电性相连。通过通路80和焊料凸点82，埋设在树脂层76中的互连78与LSI 58的电路(未示出)电性相连。
由此，构成依照本实施例的电路板(组合有电容器的衬底)74。
依照本实施例的电路板74中埋设的薄膜电容器2具有良好的电特性和高可靠性，而且电路板74具有良好的电特性和高可靠性。
[第八实施例]
参照图21说明依照本发明第八实施例的电路板。图21是依照本实施例的电路板的剖视图。图21显示安装有LSI 58的电路板84。本实施例中与图1A到20所示依照第一到第七实施例的薄膜电容器等及其制造方法相同的元件，使用相同的标号表示，并且不再重复说明或只是对它们进行简单的说明。
依照本实施例的电路板(组合有薄膜电容器的衬底)的主要特征在于，组合上述依照第四实施例的薄膜电容器4。
如图21所示，依照本实施例的电路板84由交替设置的树脂层76和互连层78形成，其中该互连层78被图案化成预设的图案。
上述依照第四实施例的薄膜电容器4埋设在树脂层76中。
通过埋设在树脂层中的通路80、薄膜电容器的贯通电极54a、54b(参见图14)和焊料凸点82，埋设在树脂层76中的互连78与LSI 58电性连接。
由此，构成依照本实施例的电路板(组合有薄膜电容器的衬底)84。
依照本实施例的电路板84中埋设有具有良好的电特性和高可靠性的薄膜电容器4，且该电路板84具有良好的电特性和高可靠性。
[第九实施例]
参照图22A到25说明依照本发明第九实施例的薄膜电容器及其制造方法。图22A和22B是依照本实施例的薄膜电容器的剖视图和俯视图。本实施例中与图1A到21所示依照第一到第八实施例的薄膜电容器等及其制造方法相同的元件，使用相同的标号表示，并且不再重复说明或只是对它们进行简单的说明。
(薄膜电容器)
首先，参照图22A和22B说明依照本实施例的薄膜电容器。
依照本实施例的薄膜电容器的主要特征在于，为电容器电极14、18，分别形成用于防止氢或水扩散的导电阻挡膜86a、86b，并且用于与外部连接的电极34a、34b分别通过导电阻挡膜86a、86b电性连接到电容器电极14、18。
如图22A和22B所示，导电膜12形成在基础衬底10的表面上。
例如为TiO2的粘合层(未示出)形成在绝缘膜12上。
电容器电极(下电极)14形成在粘合层上。电容器电极14例如由100nm厚的Pt膜形成。
电容器介电膜16形成在电容器电极14上。电容器介电膜16例如由高介电常数材料形成。更具体地，电容器介电膜16为多晶BST膜。电容器介电膜16的膜厚例如为100nm。
电容器电极(上电极)18形成在电容器介电膜16上。电容器电极18例如由100nm厚的Pt膜形成。向下至电容器电极14的开口19形成在电容器电极18和电容器介电膜16中。
由此，形成均包含电容器电极14、电容器介电膜16和电容器电极18的电容器元件20。
用于防止氢或水扩散的导电阻挡膜86a形成在开口19中的电容器电极14上。用于防止氢或水扩散的导电阻挡膜86b形成在电容器电极16上。导电阻挡膜86a和导电阻挡膜86b是通过图案化同一导电膜形成。导电阻挡膜86a、86b例如为IrO2膜。因为IrO2膜具有优异的防止氢或水扩散的功能，所以在本实施例中导电阻挡膜86a、86b例如为IrO2膜。导电阻挡膜86a、86b的膜厚例如为大约50nm。
基于下述理由，在本实施例中导电阻挡膜86a和导电阻挡膜86b由同一种导电膜形成。即当有非常高的内部应力时，形成导电阻挡膜86a、86b的IrO2膜具有优异的防止氢或水扩散的功能。于是，当在不同的步骤中形成多个导电阻挡膜86a和导电阻挡膜86b时，对电容器元件20施加较大的应力，这可能引起膜脱落等问题。在本实施例中，如稍后所描述的，导电阻挡膜86形成在整个表面(参见图23D)上，然后图案化导电阻挡膜86以形成导电阻挡膜86a和导电阻挡膜86b(参见图24A)，由此避免了将较大的应力施加到电容器元件20，并且避免了引起膜脱落等问题。
导电膜88a、88b形成在导电阻挡膜86a、86b上。当蚀刻保护膜30以形成开口32a、32b时，导电膜88a、88b用于防止蚀刻掉导电阻挡膜86a、86b。没有被蚀刻掉的导电阻挡膜86a、86b能够充分防止氢或水扩散。
导电阻挡膜86a和导电膜88a形成导电层90a。导电阻挡膜86b和导电膜88b形式导电层90b。
在形成有电容器元件20、导电层90a和导电层90b的基础衬底10上，形成用于防止氢或水扩散的绝缘阻挡膜28。绝缘阻挡膜28形成为覆盖电容器元件20。绝缘阻挡膜28例如为氧化铝膜。绝缘阻挡膜28的膜厚例如为大约50nm。
例如为光敏聚酰亚胺的保护膜30，形成在绝缘阻挡膜28上。保护膜30的膜厚例如为大约5μm。
向下至导电层90a的开口32a形成在保护膜30和绝缘阻挡膜28中。向下至导电层90b的开口32b形成在保护膜30和绝缘阻挡膜28中。
在开口32a、32b中，形成由依序设置的Ti膜和Cu膜构成的分层膜(未示出)。分层膜用作粘合层。
在开口32a、32b中，形成Ni外部连接电极34a、34b。
在外部连接电极34a、34b上，形成例如为Sn-Ag基材料的焊料凸点36。
因此，构成依照本实施例的薄膜电容器。
依照本实施例的薄膜电容器的主要特征在于，为电容器电极14、18分别形成用于防止氢或水扩散的导电阻挡膜86a、86b，以及用于与外部连接的电极34a、34b通过导电阻挡膜86a、86b分别电性连接到电容器电极14、18。
依照本实施例，外部连接电极34a、34b通过导电阻挡膜86a、86b分别电性连接到电容器电极14、18，由此，防止了氢或水通过外部连接电极34a、34b到达电容器介电膜16。
(薄膜电容器的制造方法)
紧接着，将参照图23A到25说明依照本实施例的薄膜电容器的制造方法。图23A到25是依照本实施例的薄膜电容器在其制造方法步骤中的剖视图，其示出该方法。
首先，制备表面上形成有绝缘膜12的基础衬底10。更具体地，制备表面上形成有例如氧化硅膜12的硅衬底10。
然后，将基础衬底10载入溅射系统的成膜室。溅射系统(未示出)例如为多靶型磁控管溅射系统。
然后，通过溅射，在整个表面上形成例如为100nm厚TiO2膜的粘合层(未示出)。
紧接着，通过溅射，在整个表面上形成例如为100nm厚Pt膜的导电膜14。
紧接着，通过溅射，在整个表面上形成例如为100nm厚多晶BST膜的电容器介电膜16。
紧接着，通过溅射，在整个表面上形成例如为100nm厚Pt膜的导电膜18(参见图23A)。
然后，将基础衬底10卸载出溅射系统的成膜室。
紧接着，通过光刻图案化导电膜18和电容器介电膜16。由此，在电容器电极18和电容器介电膜16中形成开口19(参见图23B)。
由此，形成均包含电容器电极14、电容器介电膜16和电容器电极18的电容器元件20。
然后，如图23C所示，例如通过溅射，在整个表面上形成用于防止氢或水扩散的导电阻挡膜86。导电阻挡膜86例如为50nm厚的IrO2膜。
紧接着，例如通过溅射，在整个表面上形成导电膜88。导电膜88例如为50nm厚的Au膜或Ir膜。由此，形成由导电阻挡膜86和导电膜88构成的分层膜90(参见图23D)。
然后，通过光刻图案化分层膜90。在开口19中的电容器电极14上形成分层膜90的导电膜90a。在电容器电极18上形成分层膜90的导电层90b(参见图24A)。
然后，例如通过溅射，在整个表面上形成用于防止氢或水扩散的绝缘阻挡膜28。绝缘阻挡膜28是非晶氧化铝膜。绝缘阻挡膜28的膜厚例如为大约50nm(参见图24B)。
然后，如图24c所示，通过例如旋涂，在整个表面上形成例如为光敏聚酰亚胺的保护膜30。保护膜30的厚度例如为大约5μm。
紧接着，通过光刻在保护膜30中形成向下至绝缘阻挡膜28的开口32a、32b。
然后，蚀刻去除在开口32a、32b中暴露的绝缘阻挡膜28。由此，在保护膜30和绝缘阻挡膜28中形成向下至引出电极26a、26b的开口32a、32b(参见图24D)。
然后，通过例如溅射，形成由依序设置的Ti膜和Cu膜构成的分层膜(未示出)。分层膜用作粘合层。分层膜在后续的步骤中也用作通过电镀形成外部连接电极34a、34b的籽晶层。
然后，通过旋涂，在整个表面上形成光致抗蚀剂膜(未示出)。
通过光刻在光致抗蚀剂膜中形成开口(未示出)。所述开口用于形成外部连接电极34a、34b。由于形成在导电阻挡膜86a、86b上的导电膜88a、88b，防止了在形成开口32a、32b时蚀刻掉导电阻挡膜86a、86b。未被蚀刻掉的导电阻挡膜86a、86b能够充分防止氢或水的扩散。
导电阻挡膜86a和导电膜88a形成导电层90a。导电阻挡膜86b和导电膜88b形成导电层90b。
紧接着，通过电镀，在开口32a、32b中形成例如为Ni的外部连接电极34a、34b。
然后，通过电镀形成例如未Sn-Ag基材料的焊料凸点36。然后，去除光致抗蚀剂膜。
然后，通过湿蚀刻除去在外部连接电极34a、34b周围暴露的分层膜。
然后，通过回流炉将焊料凸点36熔化成半球形。
紧接着，将基础衬底10切割成指定的尺寸。
由此，制造出依照本实施例的薄膜电容器(参见图25)。
依照本实施例的薄膜电容器的制造方法的主要特征在于，导电阻挡膜86a和导电阻挡膜86b由同一导电膜86形成。
如上所述，当具有非常大的内应力时，形成导电阻挡膜86a、86b的IrO2膜具有优异的防止氢或水扩散的功能。当在不同的步骤中形成多个导电阻挡膜86a和导电阻挡膜86b时，对电容器元件20施加较大的应力，这将引起膜脱落等问题。在本实施例中，在整个表面上形成导电阻挡膜86，然后将其图案化，以此形成导电阻挡膜86a和导电阻挡膜86b。因此，可以仅形成一层导电阻挡膜86。必须仅形成一层导电阻挡膜86，这可防止将过量的应力施加到电容器元件20，并且能够避免膜脱落等问题。
依照本实施例的薄膜电容器的制造方法的一个主要特性是导电层88a、88b形成在导电阻挡膜86a、86b上。
依照本实施例，因为形成在导电阻挡膜86a、86b上的导电膜88a、88b，所以可防止在形成开口32a、32b时蚀刻掉导电阻挡膜86a、86b。依照本实施例，未被蚀刻掉的导电阻挡膜86a、86b能够充分防止氢或水扩散。
(第十实施例)
参照图26A到28B说明依照本发明第十实施例的薄膜电容器及其制造方法。图26A和26B为依照本实施例的薄膜电容器的剖视图和俯视图。本实施例中与图1A到25所示的依照第一到第九实施例的薄膜电容器及其制造方法相同的元件，使用相同的标号表示，并且不再重复描述或只是对它们进行简单的描述。
(薄膜电容器)
首先，参照图26A和26B说明依照本实施例的薄膜电容器。
依照本实施例的薄膜电容器的主要特征在于，导电阻挡膜92形成在电容器电极(下电极)14上，不同于导电阻挡膜92的导电阻挡膜94形成在电容器电极(上电极)18上，以及导电阻挡膜92处于电容器电极(下电极)14和电容器介电膜16之间。
如图26A和26B所示，绝缘膜12形成在基础衬底10的表面上。
例如为TiO2的粘合层(未示出)形成在绝缘膜12上。
电容器电极(下电极)14形成在粘合层上。电容器电极14例如由100nm厚的Pt膜形成。
防止氢或水扩散的导电阻挡膜92形成在电容器电极14上。导电阻挡膜92例如为IrO2膜。如上所述，由于IrO2膜具有优异的防止氢或水扩散的功能，因此在本实施例中导电阻挡膜92为IrO2膜。导电阻挡膜92的膜厚例如为大约50nrn。
电容器介电膜16形成在导电阻挡膜92上。电容器介电膜16例如由高介电常数材料形成。更具体地，电容器介电膜16是多晶BST膜。电容器介电膜16的膜厚例如为100nm。
电容器电极(上电极)18形成在电容器介电膜16上。电容器电极18例如为100nm厚的Pt膜。
防止氢或水扩散的导电阻挡膜94形成在电容器电极18上。导电阻挡膜94例如为IrO2膜。如上所述，由于IrO2膜具有优异的防止氢或水扩散的功能，因此在本实施例中导电阻挡膜94为IrO2膜。导电阻挡膜94的膜厚例如为大约50nm。
向下至电容器电极14的开口19形成在导电阻挡膜94、电容器电极18和电容器介电膜16中。
由此，构成均包含电容器电极14、电容器介电膜16和电容器电极18的电容器元件20。
在形成有电容器元件20的基础衬底10上，形成用于防止氢或水扩散的绝缘阻挡膜28。形成覆盖电容器元件20的绝缘阻挡膜28。绝缘阻挡膜28例如为氧化铝膜。绝缘阻挡膜28的膜厚例如为大约50nm。
例如为光敏聚酰亚胺的保护膜30形成在绝缘阻挡膜28上。保护膜30的膜厚例如为大约5μm。
向下至导电阻挡膜92的开口32a形成在保护膜30和绝缘阻挡膜28中。向下至导电阻挡膜94的开口32b形成在保护膜30和绝缘层28中。
由依序设置的Ti膜和Cu膜构成的分层膜(未示出)形成在开口32a、32b中。分层膜用作粘合层。
在形成有分层膜的开口32a、32b中，形成用于与外部相连的Ni电极34a、34b。
例如为Sn-Ag基材料的焊料凸点36，形成在外部连接电极34a、34b上。
因此，制造出依照本实施例的薄膜电容器。
依照本实施例的薄膜电容器的主要特征在于，导电阻挡膜92形成在电容器电极(下电极)14上，不同于导电阻挡膜92的导电阻挡膜94形成在电容器电极(上电极)18上，且导电阻挡膜92处于电容器电极(下电极)14和电容器介电膜16之间。
依照本实施例，由于导电阻挡膜92、94处于外部连接电极34a、34b和电容器电极14、18之间，因此可防止经由外部连接电极34a、34b从外部侵入的氢或水到达电容器电极14、18。此外，依照本实施例，由于导电阻挡膜92处于电容器电极14和电容器介电膜16之间，因此即使氢或水到达电容器电极14，通过电容器电极14和电容器介电膜16之间的导电阻挡膜92，仍可防止氢或水从电容器电极14到达电容器介电膜16。
(薄膜电容器的制造方法)
接下来，参照图27A到28B说明依照本实施例的薄膜电容器的制造方法。图27A到28B为依照本实施例的薄膜电容器在其制造方法步骤中的剖视图，其示出该方法。
首先，制备形成有绝缘膜12的基础衬底10。更具体地，制备表面上形成有例如氧化硅膜12的硅衬底10。
然后，将基础衬底10载入溅射系统的成膜室。溅射系统(未示出)例如为多靶型磁控管溅射系统。
然后，通过溅射，在整个表面上形成例如为100nm厚TiO2膜的粘合层(未示出)。
紧接着，通过溅射，在整个表面上形成例如为100nm厚Pt膜的导电膜14。
紧接着，例如通过溅射，在整个表面上形成用于防止氢或水扩散的导电阻挡膜92。导电阻挡膜92例如为50nm厚的IrO2膜。
紧接着，通过溅射，在整个表面上形成例如为100nm厚多晶BST膜的电容器介电膜16。
紧接着，通过溅射，在整个表面上形成例如为100nm厚Pt膜的导电膜18。
紧接着，通过例如溅射，在整个表面上形成用于防止氢或水扩散的导电阻挡膜94。导电阻挡膜94例如为50nm厚的IrO2膜(参见图27A)。
然后，将基础衬底10卸载出溅射系统的成膜室。
然后，通过光刻图案化导电阻挡膜94、导电膜18和电容器介电膜16。由此，在导电阻挡膜94、电容器电极18和电容器介电膜16中形成开口19(参见图27B)。
由此，形成均包含电容器电极14、电容器介电膜16和电容器电极18的电容器元件20。
然后，例如通过溅射，在整个表面上形成用于防止氢或水扩散的绝缘阻挡膜28。绝缘阻挡膜28例如为非晶氧化铝膜。绝缘阻挡膜28的膜厚例如为大约50nm(参见图27C)。
然后，如图27D所示，通过例如旋涂，在整个表面上形成例如为光敏聚酰亚胺的保护膜30。保护膜20的厚度例如为大约5μm。
紧接着，通过光刻，在保护膜30中形成向下至绝缘阻挡膜28的开口32a、32b。
然后，蚀刻除去暴露在开口32a、32b中的绝缘阻挡膜28。由此，在保护膜30和绝缘阻挡膜28中形成向下至引出电极26a、26b的开口32a、32b(参见图28A)。
后续的半导体器件制造方法与上述参照图25的第九实施例的半导体器件制造方法相同，并且将不再赘述。
由此，制造出依照本实施例的薄膜电容器(参见图28B)。
(第十一实施例)
参照图29A到31B说明依照本发明第十一实施例的薄膜电容器及其制造方法。图29A和29B为依照本实施例的薄膜电容器的剖视图和俯视图。本实施例中与图1A到28B所示依照第一到第十实施例的薄膜电容器及其制造方法相同的元件，使用相同的标号表示，并且不再重复说明或只是对它们进行简单的说明。
(薄膜电容器)
首先，参照图29A和29B说明依照本实施例的薄膜电容器。
依照本实施例的薄膜电容器的主要特征在于，导电膜96进一步形成在导电阻挡膜92上。
如图29A和29B所示，绝缘膜12形成在基础衬底10的表面上。
例如为TiO2的粘合层(未示出)形成在绝缘膜12上。
电容器电极(下电极)14形成在粘合层上。电容器电极14例如由100nm厚的Pt膜形成。
用于防止氢或水扩散的导电阻挡膜92形成在电容器电极14上。导电阻挡膜92例如为IrO2膜。如上所述，因为IrO2膜具有优异的防止氢或水扩散的功能，所以在本实施例中导电阻挡膜92是IrO2膜。导电阻挡膜92的膜厚例如为大约50nm。
电容器介电膜16形成在导电阻挡膜92上。电容器介电膜16例如由高介电常数材料形成。更具体地，电容器介电膜16为多晶BST膜。电容器介电膜16的膜厚例如为100nm。
电容器电极(上电极)18形成在电容器介电膜16上。电容器电极18例如由100nm厚的Pt膜形成。
用于防止氢或水扩散的导电阻挡膜94形成在电容器电极18上。导电阻挡膜94例如为IrO2膜。如上所述，因为IrO2膜具有优异的防止氢或水扩散的功能，所以在本实施例中导电阻挡膜94为IrO2膜。导电阻挡膜94的膜厚例如为大约50nm。
导电膜96形成在导电阻挡膜94上。导电膜96用于防止在蚀刻保护膜30以形成开口32b时蚀刻掉导电阻挡膜94。未被蚀刻掉的导电阻挡膜94能够充分防止氢或水扩散。
导电阻挡膜94和导电膜96形成分层膜98。
向下至电容器电极14的开口19形成在分层膜98、电容器电极18和电容器介电膜16中。
由此，形成均包含电容器电极14、电容器介电膜16和电容器电极18的电容器元件20。
在形成有电容器元件20的基础衬底10上，形成用于防止氢或水扩散的绝缘阻挡膜28。绝缘阻挡膜28形成为覆盖电容器元件20。绝缘阻挡膜28例如为氧化铝膜。绝缘阻挡膜28的膜厚例如为大约50nm。
例如为光敏聚酰亚胺的保护膜30，形成在绝缘阻挡膜28上。保护膜30的膜厚例如为大约5μm。
向下至导电阻挡膜92的开口32a形成在保护膜30和绝缘阻挡膜28中。向下至导电阻挡膜94的开口32b形成在保护膜30和绝缘层28中。
由依序设置的Ti膜和Cu膜构成的分层膜(未示出)形成在开口32a、32b中。分层膜用作粘合层。
在形成有分层膜的开口32a、32b中，形成用于与外部连接的Ni电极34a、34b。
例如为Sn-Ag基材料的焊料凸点36，形成在外部连接电极34a、34b上。
由此，构成依照本实施例的薄膜电容器。
依照本实施例的薄膜电容器的主要特征在于，导电膜96进一步形成在导电阻挡膜92上。依照本实施例，因为进一步形成在导电阻挡膜94上的导电膜96，所以避免了在蚀刻保护膜30以形成开口32b时蚀刻掉导电阻挡膜94。因此，依照本实施例，通过导电阻挡膜94能够更确保避免氢或水扩散。
(薄膜电容器的制造方法)
然后，参照图30A到31B说明依照本实施例的薄膜电容器的制造方法。图30A到31B为依照本实施例的薄膜电容器在其制造方法步骤中的剖视图，其示出该方法。
首先，制备表面上形成有绝缘膜12的基础衬底10。更具体地，制备表面上形成有例如氧化硅膜12的硅衬底10。
然后，将基础衬底10载入溅射系统的成膜室。溅射系统(未示出)例如为多靶型磁控管溅射系统。
然后，通过溅射，在整个表面上形成例如为100nm厚TiO2膜的粘合层(未示出)。
紧接着，通过溅射，在整个表面上形成例如为100nm厚Pt膜的导电膜14。
然后，通过例如溅射，在整个表面上形成用于防止氢或水扩散的导电阻挡膜92。导电阻挡膜92例如为50nm厚的IrO2膜。
紧接着，通过溅射，在整个表面上形成例如为100nm厚多晶BST膜的电容器介电膜16。
紧接着，通过溅射，在整个表面上形成例如为100nm厚Pt膜的导电膜18。
紧接着，通过例如溅射，在整个表面上形成用于防止氢或水扩散的导电阻挡膜94。导电阻挡膜94例如为50nm厚的IrO2膜。
然后，例如通过溅射，在整个表面上形成导电膜96。导电膜96例如为50nm厚的Au膜或Ir膜。由此，形成由导电阻挡膜94和导电膜96构成的分层膜98(参见图30A)。
然后，将基础衬底10卸载出溅射系统的成膜室。
然后，图案化分层膜98、导电膜18和电容器介电膜16。由此，在分层膜98、电容器电极18和电容器介电膜16中形成开口19(参见图30B)。
由此，形成均包含电容器电极14、电容器介电膜16和电容器电极18的电容器元件20。
然后，通过例如溅射，在整个表面上形成用于防止氢或水扩散的绝缘阻挡膜28。绝缘阻挡膜28例如为非晶氧化铝膜。绝缘阻挡膜28的膜厚例如为大约50nm(参见图30C)。
然后，如图30D所示，通过例如旋涂，在整个表面上形成例如为光敏聚酰亚胺的保护膜30。保护膜30的厚度例如为大约50μm。
然后，通过光刻，在保护膜30中形成向下至绝缘阻挡膜28的开口32a、32b。在本实施例中，导电膜96进一步形成在导电阻挡膜94上，由此可避免在形成开口32b时蚀刻掉导电阻挡膜94。
然后，蚀刻除去暴露在开口32a、32b中的绝缘阻挡膜28。由此，在保护膜30和绝缘阻挡膜28中形成向下至引出电极26a、26b的开口32a、32b(参见图31A)。
后续的半导体器件制造方法与上述参照图25的第九实施例的半导体器件制造方法相同，且将不再赘述。
由此，制造出依照本实施例的薄膜电容器(参见图31B)。
依照本实施例，导电膜96进一步形成在导电阻挡膜94上，由此，避免了在形成开口32b时蚀刻掉导电阻挡膜94。因此，依照本实施例，通过导电阻挡膜94能够更确保避免氢或水扩散。
(第十二实施例)
参照图32A到34D说明依照本发明第十二实施例的薄膜电容器及其制造方法。图32A和32B为依照本实施例的薄膜电容器的剖视图和俯视图。本实施例中与图1A到31B所示依照第一到第十一实施例的薄膜电容器及其制造方法相同的元件，使用相同的标号表示，并且不再重复说明或只是对它们进行简单的说明。
(薄膜电容器)
首先，参照图32A和32B说明依照本实施例的薄膜电容器。
依照本实施例的薄膜电容器的主要特征在于，导电膜96b形成在导电阻挡膜94上，以及导电膜96a形成在导电阻挡膜92a上。
如图32A和32B所示，绝缘膜12形成在基础衬底10的表面上。
例如为TiO2的粘合层(未示出)形成在绝缘膜12上。
电容器电极(下电极)14形成在粘合层上。电容器电极14例如由100nm厚的Pt膜形成。
用于防止氢或水扩散的导电阻挡膜92a、92b形成在电容器电极14上。导电阻挡膜92a、92b例如为IrO2膜。如上所述，因为IrO2膜具有优异的防止氢或水扩散的功能，所以在本实施例中导电阻挡膜92a、92b为IrO2膜。导电阻挡膜92a、92b的膜厚例如为大约50nm。
电容器介电膜16形成在导电阻挡膜92b上。电容器介电膜16例如由高介电常数材料形成。更具体地，电容器介电膜16为多晶BST膜。电容器介电膜16的膜厚例如为100nm。
电容器电极(上电极)18形成在电容器介电膜16上。电容器电极18例如由100nm厚的Pt膜形成。
用于防止氢或水扩散的导电阻挡膜94形成在电容器电极18上。导电阻挡膜94例如为IrO2膜。如上所述，因为IrO2膜具有优异的防止氢或水扩散的功能，所以在本实施例中导电阻挡膜94为IrO2膜。导电阻挡膜94的膜厚例如为大约50nm。
导电膜96b形成在导电阻挡膜94上。导电膜96b用于防止在蚀刻保护膜30以形成开口32b时蚀刻掉导电阻挡膜94。未被蚀刻掉的导电阻挡膜94能够充分防止氢或水扩散。
导电膜96a形成在导电阻挡膜92a上。导电膜96a用于防止在蚀刻保护膜30以形成开口32a时蚀刻掉导电阻挡膜92a。未被蚀刻掉的导电阻挡膜92a能够充分防止氢或水扩散。
导电阻挡膜92a和导电膜96a形成分层膜(导电层)98a。导电阻挡膜94和导电膜96b形成分层膜(导电层)98b。
向下至电容器电极14的开口19形成在分层膜98b、电容器电极18和电容器介电膜16中。
由此，构成均包含电容器电极14、电容器介电膜16和电容器电极18的电容器元件20。
在形成有电容器元件20的基础衬底10上，形成用于防止氢或水扩散的绝缘阻挡膜28。绝缘阻挡膜28形成为覆盖电容器元件20。绝缘阻挡膜28例如为氧化铝膜。绝缘阻挡膜18的膜厚例如为大约50nrn。
例如为光敏聚酰亚胺的保护膜30形成绝缘阻挡膜28上。保护膜30的膜厚例如为大约5μm。
向下至导电膜96a的开口32a形成在保护膜30和绝缘阻挡膜28中。向下至导电膜96b的开口32b形成在保护膜30和绝缘层28中。
由依序设置的Ti膜和Cu膜构成的分层膜(未示出)形成在开口32a、32b中。分层膜用作粘合层。
在形成有分层膜的开口32a、32b中，形成用于与外部连接的Ni电极34a、34b。
例如为Sn-Ag基材料的焊料凸点36形成在外部连接电极34a、34b上。
由此，构成依照本实施例的薄膜电容器。
依照本实施例的薄膜电容器的主要特征在于，如上所述，导电膜96b形成在导电阻挡膜94上，以及导电膜96a形成在导电阻挡膜92a上。
依照本实施例，导电膜96b形成在导电阻挡膜94上，以及导电膜96a形成在导电阻挡膜92a上，由此可避免在蚀刻保护膜30以形成开口32a、32b时蚀刻掉导电阻挡膜94，以及也可避免蚀刻掉导电阻挡膜92a。因此，依照本实施例，通过导阻挡膜92a、94能够更确保避免氢或水扩散。
(薄膜电容器的制造方法)
然后，参照图33A到34D说明依照本实施例的薄膜电容器。图33A到34D为依照本实施例的薄膜电容器在其制造方法步骤中的剖视图，其示出该方法。
首先，制备表面上形成有绝缘膜12的基础衬底10。更具体地，制备表面上形成有例如氧化硅膜12的硅衬底10。
然后，将基础衬底10载入溅射系统的成膜室。溅射系统(未示出)例如为多靶型磁控管溅射系统。
紧接着，通过溅射，在整个表面上形成例如为100nm厚TiO2膜的粘合层(未示出)。
然后，通过溅射，在整个表面上形成例如为100nm厚Pt膜的导电膜14。
紧接着，通过例如溅射，在整个表面上形成用于防止氢或水扩散的导电阻挡膜92。导电阻挡膜92例如为50nm厚的IrO2膜。
紧接着，通过溅射，在整个表面上形成例如为100nm厚多晶BST膜的电容器介电膜16。
紧接着，通过溅射，在整个表面上形成例如为100nm厚Pt膜的导电膜18。
然后，通过例如溅射，在整个表面上形成用于防止氢或水扩散的导电阻挡膜94。导电阻挡膜94例如为50nm厚的IrO2膜(参见图33A)。
然后，将基础衬底10卸载出溅射系统的成膜室。
然后，通过光刻图案化导电阻挡膜94、导电膜18和电容器介电膜16。由此，在导电阻挡膜94、电容器介电膜18和电容器介电膜16中形成开口19(参见图33B)。
由此，形成均包含电容器电极14、电容器介电膜16和电容器电极18的电容器元件20。
紧接着，通过例如溅射，在整个表面上形成导电膜96。导电膜96例如为50nm厚的Au膜或Ir膜。由此，形成由导电阻挡膜94和导电膜96构成的分层膜98(参见图33C)。
然后，通过光刻图案化分层膜98。由此，由导电阻挡膜92a和导电膜96a形成分层膜98a。由导电阻挡膜94和导电膜96b形成分层膜98b(参见图33D)。在本实施例中，导电膜96a、96b进一步形成在导电阻挡膜92a、94上，由此，避免了在形成开口32时蚀刻掉导电阻挡膜92a、94。
然后，通过例如溅射，在整个表面上形成用于防止氢或水扩散的绝缘阻挡膜28。绝缘阻挡膜28例如为非晶氧化铝膜。绝缘阻挡膜28的膜厚例如为大约50nm(参见图34A)。
然后，如图34B所示，通过例如旋涂，在整个表面上形成例如为光敏聚酰亚胺的保护膜30。保护膜30的厚度例如为大约5μm。
然后，蚀刻除去在开口32a、32b中暴露的绝缘阻挡膜28。由此，在保护膜30和绝缘阻挡膜28中形成向下至引出电极26a、26b的开口32a、32b(参见图34C)。
后续的半导体器件制造方法与上述参照图25的第九实施例的半导体器件制造方法相同，且将不再赘述。
因此，制造出依照本实施例的薄膜电容器(参见图34A到34D)。
依照本实施例，导电膜96b形成在导电阻挡膜94上，以及导电膜96a也形成在导电阻挡膜92a上，由此，可避免在蚀刻保护膜30以形成开口32a、32b时蚀刻掉导电阻挡膜94，以及可避免蚀刻掉导电阻挡膜92a。因此，依照本实施例，通过导电阻挡膜92a、94能够更确保避免氢或水扩散。
(修改的实施例)
本发明并不局限于上述实施例，而且能覆盖其它种种不同的修改。
例如，在上述实施例中，形成引出电极26a-26d的导电阻挡膜为非晶膜。然而导电阻挡膜不一定为非晶膜。形成引出电极26a-26d的导电阻挡膜可为微晶的多晶膜，也就是微晶膜。更具体地，晶粒直径为50nm或更小的微晶的多晶膜可作为形成引出电极26a-26d的导电阻挡膜使用。微晶的多晶膜在晶粒之间具有非常小的间隙，也就是非常小的晶界，而氢或水不容易通过晶粒之间的间隙。因此，当形成引出电极26a-26d的导电阻挡膜为微晶的多晶膜时，能够充分避免氢或水扩散。
形成引出电极26a-26d的导电阻挡膜的材料不局限于上述实施例中所述的材料。例如，形成引出电极26a-26d的导电阻挡膜可为氧化物，如IrO2等。形成引出电极26a-26d的导电阻挡膜材料可为氮化物，如TiN、TaSiN等。形成引出电极26a-26d的导电阻挡膜材料可为碳化物，如TiC、SiC等。形成引出电极26a-26d的导电阻挡膜材料为导电的金刚石类碳等。即形成引出电极26a-26d的导电阻挡膜材料为导电的碳膜。形成引出电极26a-26d的导电阻挡膜材料可为硅化物，如CoSi、TaSi等。这些材料的混合物可作为形成引出电极26a-26d的导电阻挡膜材料使用。
在上述实施例中，导出电极26a-26d由具有例如较佳的防止氢或水的扩散功能的导电阻挡膜形成。然而，不具有防止氢或水的扩散材料可以作为导出电极26a-26d的材料使用；外侧连接电极34a、34b和电容器电极14、18通过导出电极26a、26b相连，由此，外侧连接电极34a、34b和导出电极26a、26b之间的连接点，以及电极14、18和导出电极26a、26b之间的连接点，能使彼此间隔足够的距离，此外，通过外侧连接电极34a、34b的氢或水能充分被导出电极26a、26b阻止。即使当导出电极26a-26d由通常的金属如Cu、Au、Al、Ni、W(钨)等形成，仰赖所使用材料的条件，能充分获得阻挡的效果。
在上述实施例中，绝缘阻挡膜22、28由非晶膜形成。然而，绝缘阻挡膜22、28不一定是非晶的。例如，绝缘阻挡膜22、28可为微晶的多晶膜，也就是微晶膜。更具体地，绝缘阻挡膜22、28可以是晶粒直径为50nm或更小的多晶膜。如上所述，微晶的多晶膜在晶粒之间具有非常小的间隙，也就是非常窄的晶界，因此，氢或水不容易通过晶粒之间的间隙。因此，即使当绝缘阻挡膜22、28由微晶的多晶膜形成时，绝缘阻挡膜22、28也能防止氢或水扩散。
绝缘阻挡膜22、28的材料不局限于上述实施例中使用的材料。例如氧化铝、氧化钛、氧化锆、BaSrTiO3(BST)、SrTiO3(STO)等氧化物，可用作绝缘阻挡膜22、28的材料。绝缘的金刚石类碳等可作为绝缘阻挡膜22、28的材料使用。即绝缘的碳膜可作为绝缘阻挡膜22、28使用。这些材料的混合物也可作为绝缘阻挡膜22、28的材料使用。
在上述实施例中，电容器介电膜16、38由BST膜形成。然而，电容器介电膜16、38的材料并不局限于BST膜。任何其它的介电膜可适当地作为电容器介电膜16、38使用。
例如，主要由具有钙钛矿晶体结构的氧化物(钙钛矿氧化物)形成的介电膜，可作为电容器介电膜16、38使用。更具体地，例如BaTiO3基钙钛矿氧化物，如BaSrTiO3(BST)、SrTiO3(STO)、BaZrTiO3、BaTiSnO3等，可用作电容器介电膜16、38的材料。Pb基钙钛矿氧化物，如PbMnNbO3-PbTiO3(PMN-PT)可用作电容器介电膜16、38的材料。
如氧化钽、氧化铌、氧化铪、氧化钇、氧化铝等氧化物，可作为电容器介电膜16、38的材料使用。两种或更多金属(如Ta、Nb、Ht、Y、Al等)的复合氧化物，可作为电容器介电膜16、38的材料使用。这些材料的混合物可作为电容器介电膜16、38的材料使用。
在上述实施例中，电容器介电膜16、38为多晶介电膜。然而，电容器介电膜16、38不一定为多晶的。例如，电容器介电膜16、38可为单晶介电膜。电容器介电膜16、38是单晶介电膜，由此，电容器元件20、20a的特定介电常数是非常高的。电容器介电膜16、38可为非晶介电膜。为非晶介电膜的电容器介电膜16、38，可形成漏电特性好的电容器元件。电容器介电膜16、38可具有混合的晶相和非晶相。
在上述实施例中，电容器电极14、18、40由Pt形成。然而，电容器电极14、18、40不一定由Pt形成。电容器电极14、18、40可由如Ir、Ru、Rh等贵金属形成。贵金属不容易被氧化，此外具有适于电容器电极14、18、40的低电阻。电容器电极14、18、40可由如SrRuO3、LaNi O3、LaSrCoO3等导电的氧化物形成。电容器电极14、18、40可由如AlTiN等导电的氮化物形成。电容器电介质电极14、18、40可由如TiC等导电的碳化物形成。电容器电极14、18、40可由Cu、Ni等形成。
在上述实施例中，保护膜30由聚酰亚胺树脂形成。然而，保护膜30并不一定由聚酰亚胺树脂形成。例如，任何其它的树脂，如环氧树脂等，可适当地作为保护膜30的材料使用。保护膜30可为氧化铝膜、氧化硅膜等。保护膜30可为氮化物、氧氮化物等。保护膜30可由其它的绝缘材料形成。保护膜30可为由多层堆叠绝缘膜构成的分层膜。在这些材料的保护膜30中，通过例如蚀刻，形成向下至引出电极26a-26d的开口32a、32b。当保护膜30由光敏材料形成时，对保护膜执行曝光、显影等处理，由此形成向下至引出电极26a-26d的开口32a、32b。
在上述实施例中，基础衬底10是硅衬底。然而，基础衬底10并不局限于硅衬底。例如，玻璃衬底可作为基础衬底10使用。基础衬底10可为氧化铝等的陶瓷衬底。基础衬底10可为钼(Mo)、钨(W)等的金属衬底。基础衬底10可为环氧树脂等的树脂衬底。这些材料的混合材料可作为基础衬底10的材料使用。
在第九到第十二实施例中，导电阻挡膜86a、86b是IrO2膜。然而，导电阻挡膜86a、86b并不局限于IrO2膜。导电阻挡膜86a、86b可由任何其它合适的材料形成。然而，较佳地，导电阻挡膜86a、86b由能够有效防止氢或水扩散的材料形成。除了IrO2之外，具有优异的防止氢或水扩散的功能的材料例如为如RuO2等氧化物，如TiN、TiSiN、TaSiN、NbSiN等氮化物，如TiC、SiC等碳化物，碳等等。

Claims (29)

1、一种薄膜电容器，包括：
电容器元件，形成在基础衬底上且包含第一电容器电极、形成在该第一电容器电极上的电容器介电膜、以及形成在该电容器介电膜上的第二电容器电极；
引出电极，从该第一电容器电极或该第二电容器电极引出，且由能防止氢或水扩散的导电阻挡膜形成；以及
外部连接电极，用于与外部连接，且电性连接至该引出电极。
2、根据权利要求1所述的薄膜电容器，还包括：
绝缘阻挡膜，形成为覆盖该电容器元件和该引出电极，以防止氢或水扩散。
3、根据权利要求1所述的薄膜电容器，其中，
在该第一电容器电极、该电容器介电膜和该第二电容器电极中形成有开口；
该引出电极从该开口中的第一电容器电极的内边缘引出；以及
该外部连接电极形成在该开口中的引出电极上。
4、根据权利要求1所述的薄膜电容器，其中，
在该第一电容器电极、该电容器介电膜和该第二电容器电极中形成有开口；
该引出电极从该开口中的第二电容器电极的内边缘引出；以及
该外部连接电极形成在该开口中的引出电极上。
5、根据权利要求1所述的薄膜电容器，其中，
该电容器元件还包含形成在该第二电容器电极上的另一电容器介电膜，以及形成在所述另一电容器介电膜上的第三电容器电极；以及
该第一电容器电极和该第三电容器电极彼此电性相连。
6、根据权利要求1所述的薄膜电容器，还包括：
第一绝缘阻挡膜，形成为覆盖该电容器元件，以防止氢或水扩散，
该引出电极形成在该第一绝缘阻挡膜上，且通过形成在该第一绝缘阻挡膜中的开口与该第二电容器电极连接；以及
第二绝缘阻挡膜，形成为覆盖该第一绝缘阻挡膜和该引出电极，以防止氢或水扩散，
该外部连接电极通过形成在该第二绝缘阻挡膜中的开口与该引出电极连接。
7、根据权利要求1所述的薄膜电容器，还包括：
贯通电极，电性连接到该引出电极且形成为贯穿该基础衬底。
8、根据权利要求1所述的薄膜电容器，其中，
该引出电极由非晶膜、或晶粒直径为50nm或更小的微晶的多晶膜形成。
9、根据权利要求1所述的薄膜电容器，其中，
该引出电极由氧化物、氮化物、碳、碳化物、硅化物或它们的混合物形成。
10、根据权利要求1所述的薄膜电容器，其中，
该绝缘阻挡膜是非晶膜、或晶粒直径为50nm或更小的微晶的多晶膜。
11、根据权利要求1所述的薄膜电容器，其中，
该电容器介电膜是主要由具有钙钛矿晶体结构的氧化物形成的介电膜。
12、一种薄膜电容器的制造方法，包括如下步骤：
在基础衬底上形成电容器元件，该电容器元件包含第一电容器电极、形成在该第一电容器电极上的电容器介电膜、以及形成在该电容器介电膜上的第二电容器电极；
形成引出电极，该引出电极从该第一电容器电极或该第二电容器电极引出，且由能防止氢或水扩散的导电阻挡膜形成；以及
形成外部连接电极，该外部连接电极用于与外部连接且连接至该引出电极。
13、根据权利要求12所述的薄膜电容器的制造方法，还包括如下步骤：
形成贯通电极，该贯通电极电性连接到该引出电极且形成为贯穿该基础衬底。
14、一种电子器件，包括：
电路板；
薄膜电容器，安装在该电路板上且包括：包含形成在基础衬底上的第一电容器电极、形成在该第一电容器电极上的电容器介电膜、以及形成在该电容器介电膜上的第二电容器电极的电容器元件，从该第一或第二电容器电极引出且由能防止氢或水扩散的导电阻挡膜形成的引出电极，以及用于与外部连接且连接至该引出电极的外部连接电极；以及
半导体器件，安装在该电路板上。
15、一种电子器件，包括：
电路板；
薄膜电容器，安装在该电路板上且包括：包含形成在基础衬底上的第一电容器电极、形成在该第一电容器电极上的电容器介电膜、以及形成在该电容器介电膜上的第二电容器电极的电容器元件，从该第一或第二电容器电极引出且由能防止氢或水扩散的导电阻挡膜形成的引出电极，用于与外部连接且连接至该引出电极的外部连接电极，以及电性连接到该引出电极且形成为贯穿该基础衬底的贯通电极；以及
半导体器件，安装在该薄膜电容器上且通过该外部连接电极和该贯通电极电性连接至该电路板。
16、一种组合有薄膜电容器的电路板，其中该薄膜电容器包括：
第一电容器电极，形成在基础衬底上；
电容器介电膜，形成在该第一电容器电极上；
第二电容器电极，形成在该电容器介电膜上；
引出电极，从该第一或第二电容器电极引出，且由能防止氢或水扩散的导电阻挡膜形成；以及
外部连接电极，用于与外部连接且连接至该引出电极，并且该外部连接电极与形成在该电路板中的互连电性相连。
17、一种组合有薄膜电容器的电路板，其中该薄膜电容器包括：
电容器元件，包含在基础衬底上形成的第一电容器电极、形成在该第一电容器电极上的电容器介电膜、以及形成在该电容器介电膜上的第二电容器电极；
引出电极，从该第一或第二电容器电极引出，且由能防止氢或水扩散的导电阻挡膜形成；
外部连接电极，用于与外部连接且连接至该引出电极；以及
贯通电极，电性连接到该引出电极且形成为贯穿该基础衬底，并且该贯通电极与形成在该电路板上的互连电性相连。
18、一种薄膜电容器，包括：
电容器元件，形成在基础衬底上且包含第一电容器电极、形成在该第一电容器电极上的电容器介电膜、以及形成在该电容器介电膜上的第二电容器电极；
第一导电阻挡膜，形成在该第一电容器电极上，以防止氢或水扩散；
第二导电阻挡膜，形成在该第二电容器电极上，以防止氢或水扩散；
绝缘膜，形成在该电容器元件上，且覆盖该第一导电阻挡膜和该第二导电阻挡膜；
第一外部连接电极，用于与外部连接，埋设在该绝缘膜中且通过该第一导电阻挡膜电性连接到该第一电容器电极；以及
第二外部连接电极，用于与外部连接，埋设在该绝缘膜中且通过该第二导电阻挡膜电性连接到该第二电容器电极。
19、根据权利要求18所述的薄膜电容器，其中，
在该电容器介电膜和该第二电容器电极中形成有第三开口，以及
所述第一导电阻挡膜形成在该第三开口中的第一电容器电极上。
20、根据权利要求18所述的薄膜电容器，其中，
所述第一导电阻挡膜和所述第二导电阻挡膜由同一导电膜形成。
21、根据权利要求18的薄膜电容器，还包括：
第一导电膜，形成在所述第一导电阻挡膜上；以及
第二导电膜，形成在该第二导电阻挡膜上，
其中，该第一外部连接电极连接到该第一导电膜，而该第二外部连接电极连接到该第二导电膜。
22、一种薄膜电容器，包括：
第一电容器电极，形成在基础衬底上；
第一导电阻挡膜，形成在该第一电容器电极上，以防止氢或水扩散；
电容器介电膜，形成在该第一导电阻挡膜上；
第二电容器电极，形成在该电容器介电膜上；
第二导电阻挡膜，形成在该第二电容器电极上，以防止氢或水扩散；
绝缘膜，形成在该第一电容器电极和该第二电容器电极上；
第一外部连接电极，用于与外部连接，埋设在该绝缘膜中，且通过该第一导电阻挡膜电性连接到该第一电容器电极；以及
第二外部连接电极，用于与外部连接，埋设在该绝缘膜中，且通过该第二导电阻挡膜电性连接到该第二电容器电极。
23、根据权利要求22所述的薄膜电容器，还包括：
导电膜，形成在该第一导电阻挡膜或该第二导电阻挡膜上。
24、根据权利要求18的薄膜电容器，其中，
该第一导电阻挡膜和该第二导电阻挡膜由IrO2形成。
25、根据权利要求22的薄膜电容器，其中，
该第一导电阻挡膜和该第二导电阻挡膜由IrO2形成。
26、根据权利要求18所述的薄膜电容器，其中，
该电容器介电膜是主要由具有钙钛矿晶体结构的氧化物形成的介电膜。
27、根据权利要求22所述的薄膜电容器，其中，
该电容器介电膜是主要由具有钙钛矿晶体结构的氧化物形成的介电膜。
28、一种薄膜电容器的制造方法，包括如下步骤：
在基础衬底上形成电容器元件，该电容器元件包含第一电容器电极、形成在该第一电容器电极上的电容器介电膜、以及形成在该电容器介电膜上的第二电容器电极；
在该第一电容器电极上形成能防止氢或水扩散的第一导电阻挡膜，以及在该第二电容器电极上形成能防止氢或水扩散的第二导电阻挡膜；
在该电容器元件上形成绝缘膜，该绝缘膜覆盖该第一导电阻挡膜和该第二导电阻挡膜；以及
在该绝缘膜中埋设第一外部连接电极和第二外部连接电极，该第一外部连接电极用于与外部连接且通过该第一导电阻挡膜电性连接至该第一电容器电极，该第二外部连接电极用于与外部连接且通过该第二导电阻挡膜电性连接至该第二电容器电极。
29、一种薄膜电容器的制造方法，包括如下步骤：
在基础衬底上形成第一电容器电极；
在该第一电容器电极上形成能防止氢或水扩散的第一导电阻挡膜；
在该第一导电阻挡膜上形成电容器介电膜；
在该电容器介电膜上形成第二电容器电极；
在该第二电容器电极上形成能防止氢或水扩散的第二导电阻挡膜；
在该第一导电阻挡膜和该第二导电阻挡膜上形成绝缘膜；以及
在该绝缘膜中埋设第一外部连接电极和第二外部连接电极，该第一外部连接电极用于与外部连接且通过该第一导电阻挡膜连接至该第一电容器电极，该第二外部连接电极用于与外部连接且通过该第二导电阻挡膜连接至该第二电容器电极。
CN2006100771813A 2005-12-20 2006-04-27 薄膜电容器及其制造方法、电子器件和电路板 Expired - Fee Related CN1988083B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005366789 2005-12-20
JP2005-366789 2005-12-20
JP2005366789A JP4997757B2 (ja) 2005-12-20 2005-12-20 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板

Publications (2)

Publication Number Publication Date
CN1988083A true CN1988083A (zh) 2007-06-27
CN1988083B CN1988083B (zh) 2012-10-24

Family

ID=38174183

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100771813A Expired - Fee Related CN1988083B (zh) 2005-12-20 2006-04-27 薄膜电容器及其制造方法、电子器件和电路板

Country Status (6)

Country Link
US (1) US7456078B2 (zh)
JP (1) JP4997757B2 (zh)
KR (1) KR100788131B1 (zh)
CN (1) CN1988083B (zh)
DE (1) DE102006013812A1 (zh)
TW (1) TWI294628B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412250A (zh) * 2011-11-04 2012-04-11 日月光半导体制造股份有限公司 半导体封装结构、整合式无源元件及其制造方法
CN104377033A (zh) * 2014-10-22 2015-02-25 厦门法拉电子股份有限公司 一种薄膜电容器表面安装焊接引出结构及其安装方法
CN105590924A (zh) * 2014-11-07 2016-05-18 三星电子株式会社 半导体器件
CN106165094A (zh) * 2014-04-04 2016-11-23 高通股份有限公司 用于晶片翘曲减小的应力缓解结构
CN107622950A (zh) * 2016-07-13 2018-01-23 欣兴电子股份有限公司 封装基板及其制造方法
CN109599391A (zh) * 2017-09-29 2019-04-09 台湾积体电路制造股份有限公司 半导体结构及其制造方法
CN109923632A (zh) * 2016-07-13 2019-06-21 罗地亚经营管理公司 用于超级电容器电极的赝电容材料
CN110024066A (zh) * 2017-02-21 2019-07-16 Tdk株式会社 薄膜电容器
CN111834341A (zh) * 2020-06-17 2020-10-27 珠海越亚半导体股份有限公司 电容电感嵌埋结构及其制作方法和基板

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8003479B2 (en) * 2006-03-27 2011-08-23 Intel Corporation Low temperature deposition and ultra fast annealing of integrated circuit thin film capacitor
JP5183893B2 (ja) * 2006-08-01 2013-04-17 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
US20110012239A1 (en) * 2009-07-17 2011-01-20 Qualcomm Incorporated Barrier Layer On Polymer Passivation For Integrated Circuit Packaging
DE102009043740B4 (de) * 2009-09-30 2021-08-05 Globalfoundries Dresden Module One Llc & Co. Kg Rückseitenmetallisierung mit besserer Haftung in Hochleistungshalbleiterbauelementen
JP2011204852A (ja) * 2010-03-25 2011-10-13 Elpida Memory Inc キャパシタおよびその製造方法、半導体装置
JP2011228462A (ja) * 2010-04-19 2011-11-10 Taiyo Yuden Co Ltd 薄膜キャパシタ
CN102623439B (zh) * 2011-01-28 2015-09-09 精材科技股份有限公司 电容耦合器封装结构
US9076600B2 (en) * 2012-03-27 2015-07-07 Tdk Corporation Thin film capacitor
KR101358939B1 (ko) * 2012-05-23 2014-02-06 한국과학기술연구원 고밀도 실장용 박막 콘덴서, 그 제조방법 및 고밀도 실장 기판
DE102012223904A1 (de) * 2012-10-05 2014-04-10 Continental Automotive Gmbh Verfahren zum Herstellen eines elektronischen Hochstrom-Schaltkreises mittels Gasspritz-Technologie und Abdichten mit isolierendem Polymer
JP2013051450A (ja) * 2012-12-11 2013-03-14 Hitachi Ltd 半導体装置及びその配線部品
US8994171B2 (en) 2013-03-12 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for a conductive pillar structure
US8847389B1 (en) * 2013-03-12 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for a conductive bump structure
JP6284859B2 (ja) * 2014-08-29 2018-02-28 太陽誘電株式会社 可変容量デバイス及びアンテナ装置
JP6887655B2 (ja) * 2015-03-06 2021-06-16 国立研究開発法人物質・材料研究機構 ビスマス系誘電体用電極及びキャパシタ
JPWO2016158228A1 (ja) * 2015-04-02 2017-10-12 太陽誘電株式会社 薄膜キャパシタ
WO2017081823A1 (ja) * 2015-11-13 2017-05-18 株式会社野田スクリーン 半導体装置
FR3047604B1 (fr) * 2016-02-04 2018-02-02 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif electronique hybride protege contre l'humidite et procede de protection contre l'humidite d'un dispositif electronique hybride
JP2017208369A (ja) * 2016-05-16 2017-11-24 富士通株式会社 回路基板、回路基板の製造方法及び電子装置
KR102762892B1 (ko) * 2016-12-15 2025-02-07 삼성전기주식회사 박막 커패시터
WO2018117111A1 (ja) 2016-12-21 2018-06-28 大日本印刷株式会社 貫通電極基板、半導体装置及び貫通電極基板の製造方法
US20180261665A1 (en) * 2016-12-28 2018-09-13 Noda Screen Co., Ltd. Thin film capacitor and semiconductor device
JP6822192B2 (ja) 2017-02-13 2021-01-27 Tdk株式会社 電子部品内蔵基板
JP6862886B2 (ja) 2017-02-13 2021-04-21 Tdk株式会社 電子部品内蔵基板
JP2018137311A (ja) 2017-02-21 2018-08-30 Tdk株式会社 薄膜キャパシタ
JP6826947B2 (ja) * 2017-05-18 2021-02-10 新光電気工業株式会社 配線基板、配線基板の製造方法
WO2018221228A1 (ja) * 2017-05-31 2018-12-06 Tdk株式会社 薄膜コンデンサ及び薄膜コンデンサの製造方法
WO2019021827A1 (ja) 2017-07-26 2019-01-31 株式会社村田製作所 キャパシタ
JP7206589B2 (ja) * 2017-12-22 2023-01-18 凸版印刷株式会社 キャパシタ内蔵ガラス回路基板の製造方法
US11011315B2 (en) 2018-06-20 2021-05-18 Tdk Corporation Thin film capacitor, manufacturing method therefor, and multilayer circuit board embedded with thin film capacitor
GB2576194A (en) * 2018-08-08 2020-02-12 Xaar Technology Ltd Electrical component comprising a lead-free thin film ceramic member and an alumina barrier layer
JP6961639B2 (ja) * 2019-03-19 2021-11-05 株式会社東芝 圧力センサ
US11756948B2 (en) 2019-05-01 2023-09-12 Intel Corporation In situ package integrated thin film capacitors for power delivery
GB2590643B (en) * 2019-12-20 2022-08-03 Graphcore Ltd Method of manufacturing a computer device
US11437312B2 (en) * 2020-02-07 2022-09-06 International Business Machines Corporation High performance metal insulator metal capacitor
JP7428000B2 (ja) * 2020-02-20 2024-02-06 Tdk株式会社 薄膜キャパシタ及びこれを内蔵する回路基板、並びに、薄膜キャパシタの製造方法
JP2022094534A (ja) * 2020-12-15 2022-06-27 富士通株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03157734A (ja) * 1989-11-15 1991-07-05 Nec Field Service Ltd 論理回路管理装置
JP3369827B2 (ja) * 1995-01-30 2003-01-20 株式会社東芝 半導体装置及びその製造方法
JPH08241830A (ja) * 1995-03-07 1996-09-17 Sumitomo Metal Ind Ltd 薄膜コンデンサ
JPH09293869A (ja) * 1996-04-25 1997-11-11 Nec Corp 半導体装置およびその製造方法
JP3157734B2 (ja) 1997-02-03 2001-04-16 松下電子工業株式会社 強誘電体メモリ装置及びその製造方法
JPH1197289A (ja) * 1997-09-18 1999-04-09 Fujitsu Ltd 薄膜チップコンデンサー及びその製造方法
US5976928A (en) * 1997-11-20 1999-11-02 Advanced Technology Materials, Inc. Chemical mechanical polishing of FeRAM capacitors
JP3212930B2 (ja) * 1997-11-26 2001-09-25 日本電気株式会社 容量及びその製造方法
JP3183243B2 (ja) * 1998-02-25 2001-07-09 日本電気株式会社 薄膜キャパシタ及びその製造方法
US6023407A (en) * 1998-02-26 2000-02-08 International Business Machines Corporation Structure for a thin film multilayer capacitor
US6178082B1 (en) * 1998-02-26 2001-01-23 International Business Machines Corporation High temperature, conductive thin film diffusion barrier for ceramic/metal systems
US6225656B1 (en) * 1998-12-01 2001-05-01 Symetrix Corporation Ferroelectric integrated circuit with protective layer incorporating oxygen and method for fabricating same
JP3400964B2 (ja) * 1998-12-03 2003-04-28 松下電器産業株式会社 半導体記憶装置の製造方法
TW434877B (en) 1998-12-03 2001-05-16 Matsushita Electronics Corp Semiconductor memory device and method for manufacturing the same
IT1318279B1 (it) * 2000-07-28 2003-07-28 Getters Spa Dispositivo capacitivo integrato con strato dielettrico degradabiledall'idrogeno protetto da strato getter.
JP2002110931A (ja) * 2000-10-02 2002-04-12 Matsushita Electric Ind Co Ltd 強誘電体メモリ装置
US6624500B2 (en) * 2000-11-30 2003-09-23 Kyocera Corporation Thin-film electronic component and motherboard
US6624501B2 (en) * 2001-01-26 2003-09-23 Fujitsu Limited Capacitor and semiconductor device
JP4827299B2 (ja) * 2001-01-26 2011-11-30 富士通株式会社 キャパシタ及び半導体装置
JP2002231903A (ja) * 2001-02-06 2002-08-16 Sanyo Electric Co Ltd 誘電体素子およびその製造方法
JP2004079801A (ja) * 2002-08-19 2004-03-11 Fujitsu Ltd コンデンサ装置及びその製造方法
JP4523299B2 (ja) * 2003-10-31 2010-08-11 学校法人早稲田大学 薄膜コンデンサの製造方法
JP4475919B2 (ja) * 2003-11-06 2010-06-09 富士通株式会社 デカップリングキャパシタ及びその製造方法
JP4357289B2 (ja) * 2003-12-26 2009-11-04 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法及び半導体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412250A (zh) * 2011-11-04 2012-04-11 日月光半导体制造股份有限公司 半导体封装结构、整合式无源元件及其制造方法
CN106165094A (zh) * 2014-04-04 2016-11-23 高通股份有限公司 用于晶片翘曲减小的应力缓解结构
CN104377033A (zh) * 2014-10-22 2015-02-25 厦门法拉电子股份有限公司 一种薄膜电容器表面安装焊接引出结构及其安装方法
CN105590924A (zh) * 2014-11-07 2016-05-18 三星电子株式会社 半导体器件
CN105590924B (zh) * 2014-11-07 2019-11-19 三星电子株式会社 半导体器件
CN109923632A (zh) * 2016-07-13 2019-06-21 罗地亚经营管理公司 用于超级电容器电极的赝电容材料
CN107622950A (zh) * 2016-07-13 2018-01-23 欣兴电子股份有限公司 封装基板及其制造方法
CN110024066A (zh) * 2017-02-21 2019-07-16 Tdk株式会社 薄膜电容器
US11114249B2 (en) 2017-02-21 2021-09-07 Tdk Corporation Thin-film capacitor
CN110024066B (zh) * 2017-02-21 2022-05-06 Tdk株式会社 薄膜电容器
CN109599391A (zh) * 2017-09-29 2019-04-09 台湾积体电路制造股份有限公司 半导体结构及其制造方法
US10741488B2 (en) 2017-09-29 2020-08-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device with integrated capacitor and manufacturing method thereof
CN111834341A (zh) * 2020-06-17 2020-10-27 珠海越亚半导体股份有限公司 电容电感嵌埋结构及其制作方法和基板

Also Published As

Publication number Publication date
US7456078B2 (en) 2008-11-25
JP4997757B2 (ja) 2012-08-08
US20070141800A1 (en) 2007-06-21
TW200725658A (en) 2007-07-01
KR20070065769A (ko) 2007-06-25
KR100788131B1 (ko) 2007-12-21
CN1988083B (zh) 2012-10-24
TWI294628B (en) 2008-03-11
JP2007173386A (ja) 2007-07-05
DE102006013812A1 (de) 2007-09-06

Similar Documents

Publication Publication Date Title
CN1988083A (zh) 薄膜电容器及其制造方法、电子器件和电路板
US7795739B2 (en) Semiconductor device, method of manufacturing the same
TWI247563B (en) Interposer and method of making same
JP5021003B2 (ja) 高信頼性多層回路基板およびその形成方法
JP3207430B2 (ja) コンデンサ構造およびその製造方法
US6624501B2 (en) Capacitor and semiconductor device
CN100585849C (zh) 集成无源器件
US8203198B2 (en) Thin film capacitor device used for a decoupling capacitor and having a resistor inside
US7026680B2 (en) Thin film capacitive element, method for producing same and electronic device
JP2005159259A (ja) 薄膜コンデンサ、薄膜コンデンサ内蔵型高密度実装基板、および薄膜コンデンサの製造方法
JP2004214589A (ja) 薄膜キャパシタおよびその製造方法
US5440174A (en) Plurality of passive elements in a semiconductor integrated circuit and semiconductor integrated circuit in which passive elements are arranged
JP5333435B2 (ja) 貫通電極付きキャパシタおよびその製造方法、並びに半導体装置
CN100437849C (zh) 薄膜电容器及其制造方法
JP2012138595A (ja) 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板
JP2009010114A (ja) 誘電体薄膜キャパシタ
JP2001358248A (ja) キャパシタを内蔵した回路基板とその製造方法
JPH0888318A (ja) 薄膜コンデンサー及び薄膜コンデンサー内蔵基板
JP2004273825A (ja) 薄膜キャパシタ素子、その製造方法及び電子装置
JP2001250885A (ja) キャパシタ内蔵回路基板及びそれを用いた半導体装置
JP2006147819A (ja) 薄膜キャパシタ、その製造方法、及び、半導体装置
JPH05299584A (ja) 薄膜容量素子及び半導体記憶装置
US5420068A (en) Semiconductor integrated circuit and a method for manufacturing a fully planar multilayer wiring structure
JPS59205739A (ja) 半導体装置の製造法
JP2000311832A (ja) 薄膜コンデンサおよび基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121024

Termination date: 20180427

CF01 Termination of patent right due to non-payment of annual fee