[go: up one dir, main page]

JP6822192B2 - 電子部品内蔵基板 - Google Patents

電子部品内蔵基板 Download PDF

Info

Publication number
JP6822192B2
JP6822192B2 JP2017024159A JP2017024159A JP6822192B2 JP 6822192 B2 JP6822192 B2 JP 6822192B2 JP 2017024159 A JP2017024159 A JP 2017024159A JP 2017024159 A JP2017024159 A JP 2017024159A JP 6822192 B2 JP6822192 B2 JP 6822192B2
Authority
JP
Japan
Prior art keywords
terminal
via conductor
electronic component
adhesion
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017024159A
Other languages
English (en)
Other versions
JP2018133362A (ja
Inventor
満広 冨川
満広 冨川
晃一 角田
晃一 角田
吉川 和弘
吉川  和弘
吉田 健一
健一 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2017024159A priority Critical patent/JP6822192B2/ja
Priority to US15/892,722 priority patent/US10813220B2/en
Publication of JP2018133362A publication Critical patent/JP2018133362A/ja
Application granted granted Critical
Publication of JP6822192B2 publication Critical patent/JP6822192B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10015Non-printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954Other details of electrical connections
    • H05K2201/10984Component carrying a connection agent, e.g. solder, adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/007Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、電子部品内蔵基板に関する。
特許文献1には、下部電極、誘電体薄膜、及び誘電体膜を挟んで下部電極と対向する上部電極とを有する薄膜キャパシタを備えた電子部品内蔵基板が記載されている。
特開2007−81325号公報
ところで、上述のような電子部品(薄膜キャパシタ)を内蔵した電子部品内蔵基板において、電子部品の第2端子(下部電極)は、例えばビア導体を介して外部の部品等と電気的に接続される。しかしながら、電子部品の第2端子とビア導体との密着性が不十分となる場合があり、この場合、電子部品内蔵基板における内部応力及び外力等によって第2端子とビア導体との接続構造が破損する可能性がある。したがって、第2端子とビア導体との電気的な接続の信頼性を向上させることが求められている。
本発明は上記に鑑みてなされたものであり、第2端子とビア導体との電気的な接続の信頼性を向上させることが可能な電子部品内蔵基板を提供することを目的とする。
本発明の一実施形態に係る電子部品内蔵基板は、絶縁層を含み、第1主面及び第1主面の反対側に第2主面を有する基板と、基板に内蔵され、第1主面側に設けられた第1端子、第2主面側に設けられた第2端子、及び第1端子と第2端子との間に設けられた容量部を有する電子部品と、絶縁層内に形成され、第2端子と電気的に接続されるビア導体と、第2端子に対して第2主面側の端面において第2端子と接している密着層と、を備え、電子部品は絶縁層に対して積層され、密着層と絶縁層との密着強度は、第2端子と絶縁層との密着強度より大きい。
この電子部品内蔵基板は、第2端子に対して第2主面側の端面において第2端子と接している密着層を備え、密着層と絶縁層との密着強度は、第2端子と絶縁層との密着強度より大きい。このように密着層を設けることにより、第2端子と絶縁層との間における密着性を向上させ、電子部品内蔵基板における内部応力及び外力等によって第2端子と絶縁層との間が剥離することを抑制できる。したがって、ビア導体に応力が集中することが抑制され、第2端子とビア導体との電気的な接続の信頼性を向上させることが可能である。
一形態において、第2端子を構成する材料のうち端面における面積が最も大きい材料と、ビア導体を構成する材料とは互いに異なっていてもよい。このような場合、絶縁層を構成する材料は、絶縁層に接するビア導体を構成する材料との密着性を優先して選択されることが多い。その結果、第2端子とビア導体とが互いに同一の材料によって構成されている場合に比べ、第2端子と絶縁層との間の密着強度が不十分となりやすく、第2端子と絶縁層との間が剥離する可能性がある。これに対し、密着層を設けることにより、第2端子と絶縁層との間が剥離することをより効果的に抑制できる。
一形態において、密着層とビア導体とは互いに接触しており、密着層とビア導体との密着強度は、第2端子とビア導体との密着強度より大きくてもよい。この場合、第2端子とビア導体とが互いに接触する部分に加え、密着層とビア導体とが互いに接触する部分が形成される。更に、密着層とビア導体との密着強度は、第2端子とビア導体との密着強度より大きいので、ビア導体がより強固に固定される。したがって、第2端子とビア導体との電気的な接続の信頼性を更に向上させることが可能である。
一形態において、密着層は、複数の層を有していてもよい。この場合、複数種類の材料によって密着層を構成することができるので、密着層と第2端子との密着強度、及び、密着層と絶縁層との密着強度を共に高めることができる。したがって、第2端子と絶縁層との間における密着性を更に向上させ、電子部品内蔵基板における内部応力及び外力等によって第2端子と絶縁層との間が剥離することをより確実に抑制できる。したがって、第2端子とビア導体との電気的な接続の信頼性を更に向上させることが可能である。
一形態において、基板は、絶縁層に内蔵されたコアを更に有し、コアには、第1主面側から第2主面側へ貫通する貫通孔が設けられ、電子部品は貫通孔内に配置されていてもよい。この場合、電子部品内蔵基板全体の強度向上を図ることが可能である。
本発明によれば、第2端子とビア導体との電気的な接続の信頼性を向上させることが可能な電子部品内蔵基板が提供される。
本発明の一実施形態に係る電子部品内蔵基板の一部を概略的に示す断面図である。 図1に示す電子部品内蔵基板の製造方法を説明するための図である。 図1に示す電子部品内蔵基板の製造方法を説明するための図である。 図1に示す電子部品内蔵基板の製造方法を説明するための図である。 変形例に係る電子部品内蔵基板の一部を概略的に示す断面図である。 変形例に係る電子部品内蔵基板の一部を概略的に示す断面図である。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を付し、重複する説明を省略する。
図1は、本発明の一実施形態に係る電子部品内蔵基板の一部を概略的に示す断面図である。図1に示す電子部品内蔵基板1は、例えば、通信端末等に使用される基板である。図1に示すように、電子部品内蔵基板1は、絶縁層11及びコア12を含む基板10と、基板10に内蔵された電子部品20と、密着層30と、絶縁層11内に形成されたビア導体40と、を備えている。基板10は、第1主面10A及び第1主面10Aの反対側の第2主面10Bを有している。電子部品20は、第1主面10A側に設けられた複数の第1端子21、第2主面10B側に設けられた複数の第2端子22、及び第1端子21と第2端子22十の間に設けられた容量部23を有している。密着層30は、電子部品20の第2端子22に対して第2主面10B側に設けられている。また、電子部品内蔵基板1は、電子部品20の第1端子21と電気的に接続される第1電極41と、電子部品20の第2端子22と電気的に接続される第2電極42と、を備えている。ここで、電子部品20が基板10に「内蔵されている」とは、電子部品20が基板10の第1主面10A及び第2主面10Bから露出していない状態をいう。
基板10は、いわゆる多層回路基板である。本実施形態においては、基板10は絶縁層11及びコア12を含んでいる。コア12は絶縁層11に内蔵されており、基板10の第1主面10A及び第2主面10Bは絶縁層11の主面に相当する。コア12には、第1主面10A側から第2主面10B側へ貫通する貫通孔13が設けられており、電子部品20は、貫通孔13内に配置されている。また、絶縁層11は貫通孔13内に充填されており、電子部品20とコア12との間には絶縁層11が介在している。絶縁層11は、例えばエポキシ樹脂、アクリル樹脂、又はフェノール樹脂等の絶縁性材料によって構成される。なお、絶縁層11を構成する絶縁性材料は、例えば、熱硬化性樹脂又は光硬化性樹脂等、特定の処理によって硬度が変化する材料であることが好ましい。コア12は、例えばシリコン(Si)、ガラス(SiO)、又は樹脂基板等によって構成される。基板10の全体の厚みは、例えば40μm〜1000μm程度とすることができる。また、絶縁層11の厚みは、例えば1μm〜200μm程度、コア12の厚みは、例えば20μm〜400μm程度とすることができる。なお、基板10の全体の厚み、絶縁層11の厚み、及びコア12の厚みは特に限定されない。また、基板10はコア12を含まずに構成されていてもよい。
電子部品20は、複数の第1端子21、複数の第2端子22、及び複数の第1端子21と複数の第2端子22との間に設けられた容量部23を有するキャパシタである。本実施形態では、電子部品20が、第1端子21及び第2端子22が金属薄膜により構成され、容量部23が誘電体膜により構成されたいわゆるTFCP(Thin Film Capacitor:薄膜キャパシタ)である場合について説明する。
第1端子21は、例えば5つに分割され、第2端子22は、例えば2つに分割されている。分割された第2端子22のそれぞれは、隣り合う第2端子22と互いに対向する端面22aと、第2主面10B側の端面22bとを有している。隣り合う第2端子22の端面22a同士の間には、絶縁層11が充填されている。電子部品20の3層(第1端子21、第2端子22、及び容量部23)の厚みの合計は、例えば5μm〜650μm程度であり、第1端子21の厚みを0.1μm〜50μm程度とし、容量部23の厚みを0.05μm〜100μm程度とし、第2端子22の厚みを5μm〜500μm程度とすることができる。
第1端子21及び第2端子22を構成する材料としては、主成分がニッケル(Ni)、銅(Cu)、アルミニウム(Al)、白金(Pt)、これらの金属を含有する合金、又は金属間化合物である材料が好適に用いられる。ただし、第1端子21及び第2端子22の材料は、導電性材料であれば特に限定されない。本実施形態では、第1端子21が銅を主成分とすると共に、第2端子22がニッケルを主成分とする場合について説明する。なお、「主成分」であるとは、当該成分の占める割合が50質量%以上であることをいう。また、第1端子21及び第2端子22の態様としては、合金や金属間化合物を形成する場合のほか、2種類以上からなる積層体構造である場合も含む。例えば、Ni薄膜上にCu薄膜を設けた2層構造として電極層を形成してもよい。また、第1端子21及び/又は第2端子22として純ニッケルを使用する場合、そのニッケルの純度は99.99%以上が好ましい。更に、ニッケルを含有する合金の場合、ニッケル以外の金属として含まれる金属は、白金(Pt)、パラジウム(Pd)、イリジウム(Ir)、ロジウム(Rh)、ルテニウム(Ru)、オスミウム(Os)、レニウム(Re)、タングステン(W)、クロム(Cr)、タンタル(Ta)、銀(Ag)、銅(Cu)からなる群より選ばれる少なくとも一種とすれば好適である。
なお、第2端子22が2種類以上の材料を含む場合、第2端子22は、いわゆるTSV(Through Silicon Via)構造等、シリコン(Si)又はガラス(SiO)等に貫通孔が形成され、貫通孔内に他の導電性材料が埋め込まれた構造を有していてもよい。
容量部23は、ペロブスカイト系の誘電体材料から構成される。ここで、本実施形態におけるペロブスカイト系の誘電体材料としては、BaTiO(チタン酸バリウム)、(Ba1−xSr)TiO(チタン酸バリウムストロンチウム)、(Ba1−xCa)TiO、PbTiO、Pb(ZrTi1−x)O、などのペロブスカイト構造を持った(強)誘電体材料や、Pb(Mg1/3Nb2/3)Oなどに代表される複合ペロブスカイトリラクサー型強誘電体材などが含まれる。ここで、上記のペロブスカイト構造、ペロブスカイトリラクサー型誘電体材料において、AサイトとBサイトとの比は、通常整数比であるが、特性向上のために意図的に整数比からずらしてもよい。なお、容量部23の特性制御のため、容量部23に適宜、副成分として添加物質が含有されていてもよい。
電子部品20は、絶縁層11に対して積層されている。本明細書中において「電子部品20は、絶縁層11に対して積層されている」とは、電子部品の厚さ方向(積層方向)に沿って見たときに電子部品20と絶縁層11とが並んでいることをいう。なお、電子部品20が絶縁層11に埋め込まれた状態も「電子部品20は、絶縁層11に対して積層されている」に含まれるものとする。本実施形態においては、電子部品20全体が絶縁層11に埋め込まれた状態となっており、第2端子22と絶縁層11との間には密着層30が介在している。なお、電子部品20は、第2端子22の一部が絶縁層11に埋め込まれた状態で絶縁層11に対して積層されていてもよいし、第2端子22と絶縁層11とが接触しないように密着層30を介して積層されていてもよい。ここで、「第2端子22の一部が絶縁層に埋め込まれた状態」とは、第2端子22の周囲の一部が絶縁層11によって覆われた状態をいう。
密着層30は、電子部品20の第2端子22に対して第2主面10B側の端面22bにおいて第2端子22と接して設けられている。より具体的には、密着層30は、2つの第2端子22の端面22bを覆い、第2端子22と絶縁層11とを接続するように設けられている。また、密着層30と絶縁層11との密着強度は、第2端子22と絶縁層11との密着強度より大きい。密着層30を構成する材料としては、例えば銅(Cu)、アルミニウム(Al)、チタン(Ti)、クロム(Cr)等の金属材料、及び、ガラス(SiO)、シリコンナイトライド(SiN)等の絶縁材料を用いることができる。一例として、電子部品20の第2端子22にニッケルが用いられ、絶縁層11にエポキシ樹脂が用いられる場合、銅を用いて密着層30を構成することができる。また、密着層30と絶縁層11との密着強度は、例えば0.075N/m〜0.375N/m程度とすることができる。なお、密着強度は、ピール法によって測定することができる。また、密着層30の厚みは、例えば0.1μm〜50μm程度とすることができる。
第1電極41は、複数の第1端子21のそれぞれに対応して設けられている。本実施形態においては、5つの第1電極41が設けられている例を示している。第1電極41のそれぞれは、基板10の第1主面10Aに対して積層されており、ビア導体40(後述する第1ビア導体43)を介して第1端子21と電気的に接続されている。電子部品20の第1端子21は、第1ビア導体43及び第1電極41を介して外部の電子部品又は配線等と電気的に接続可能に構成されている。第1電極41は、例えば銅(Cu)等の導電性材料によって構成されている。
第2電極42は、複数の第2端子22のそれぞれに対応して設けられている。本実施形態においては、2つの第2電極42が設けられている例を示している。第2電極42のそれぞれは、基板10の第2主面10Bに対して積層されており、ビア導体40(後述する第2ビア導体44)を介して第2端子22と電気的に接続されている。電子部品20の第2端子22は、第2ビア導体44及び第2電極42を介して外部の電子部品又は配線等と電気的に接続可能に構成されている。第2電極42は、例えば銅(Cu)等の導電性材料によって構成されている。
ビア導体40は、第1端子21と第1電極41とを電気的に接続する第1ビア導体43と、第2端子22と第2電極42とを電気的に接続する第2ビア導体44とを含んでいる。第1ビア導体43は第1端子21と第1電極41との間において絶縁層11を貫通している。また、第2ビア導体44は第2端子22と第2電極42との間において絶縁層11及び密着層30を貫通し、密着層30と第2ビア導体44とは互いに接触している。第1ビア導体43及び第2ビア導体44は、例えば銅(Cu)等の導電性材料によって構成されている。なお、第2ビア導体44は、第2端子22を構成する材料のうち端面22bにおける面積が最も大きい材料とは異なる材料によって構成されている。一例として、電子部品20の第2端子22にニッケルが用いられ、絶縁層11にエポキシ樹脂が用いられ、密着層30に銅が用いられる場合、銅を用いて第2ビア導体44を構成することができる。このように、第2ビア導体44と密着層30とは、互いに同一の材料によって構成されていてもよい。なお、第2端子22と第2ビア導体44とは、互いに同一の材料によって構成されていてもよい。
次に、図2〜図4を参照して、本実施形態に係る電子部品内蔵基板1の製造方法について説明する。図2〜図4は、図1に示す電子部品内蔵基板の製造方法を説明するための図である。なお、図2〜図4では、一つの電子部品内蔵基板1の製造方法を示しているが、実際には複数の電子部品内蔵基板1を一枚の支持基板上で形成した後に、それぞれの電子部品内蔵基板1に個片化する。したがって、図2〜図4は、一枚の支持基板上の一部を拡大して示しているものである。
まず、図2に示すように、電子部品20を準備し、第2端子22の端面22bに密着層30を形成する。電子部品20の第1端子21は5つに分割され、第2端子22は2つに分割されている。密着層30は、例えばスパッタ等の公知の成膜プロセスを用いて形成することができる。これにより、2つの第2端子22の端面22bは、それぞれ密着層30に覆われた状態となる。
次に、図3(a)に示すように、貫通孔13が設けられたコア12を準備する。貫通孔13は、例えばエッチング等の公知のプロセスによって形成することができる。その後、図3(b)に示すように、支持基板Wを準備し、コア12を支持基板Wに仮固定する。更に、コア12の貫通孔13内に電子部品20を配置して仮固定する。支持基板Wとしては、例えば粘着性を有する搭載用仮固定材等を用いることができる。
次に、図4(a)に示すように、絶縁層11を形成する。絶縁層11は、例えば、支持基板Wに仮固定されたコア12及び電子部品20に対して未硬化の状態の樹脂材料を塗布し、樹脂材料を硬化させた後に支持基板Wを取り除くことによって形成される。これにより、コア12及び電子部品20が絶縁層11に埋め込まれた状態となる。
次に、図4(b)に示すように、第1ビア導体43を形成するための孔43A及び第2ビア導体44を形成するための孔44Aを形成する。孔43Aは、それぞれの第1端子21に対応した箇所に形成され、第1主面10Aと第1端子21との間において絶縁層11を貫通している。孔44Aは、それぞれの第2端子22に対応した箇所に形成され、第2主面10Bと第2端子22との間において絶縁層11及び密着層30を貫通している。孔43A,44Aは、例えばレーザーアブレーションによって形成することができる。
次に、メッキ又はスパッタ等によって孔43A内に第1ビア導体43を形成し、孔44A内に第2ビア導体44を形成する。その後、第1主面10A及び第2主面10B上に形成された金属層に対してパターニングを行う。これにより、複数の第1電極41及び複数の第2電極42が形成される。最後に、ダイシング等によって個片化を行うことにより、図1に示す電子部品内蔵基板1が得られる。
以上説明したように、電子部品内蔵基板1は、第2端子22に対して第2主面10B側の端面22bにおいて第2端子22と接している密着層30を備え、密着層30と絶縁層11との密着強度は、第2端子22と絶縁層11との密着強度より大きい。密着層30が設けられていない場合、第2端子22と絶縁層11との間の密着強度が不十分となり、電子部品内蔵基板1における内部応力及び外力等によって第2端子22と絶縁層11との間が剥離する場合がある。この場合、第2ビア導体44に応力が集中し、第2端子22と第2ビア導体44との接続構造が破損する可能性がある。これに対し、本実施形態のように密着層30を設けることにより、第2端子22と絶縁層11との間における密着性を向上させることができる。これにより、密着層30が設けられていない場合に比べ、電子部品内蔵基板1における内部応力及び外力等によって第2端子22と絶縁層11との間が剥離することを抑制できる。その結果、第2ビア導体44に応力が集中することが抑制され、第2端子22と第2ビア導体44との電気的な接続の信頼性を向上させることが可能である。
また、第2端子22を構成する材料のうち端面22bにおける面積が最も大きい材料と、第2ビア導体44を構成する材料とは互いに異なっている。このような場合、絶縁層11を構成する材料は、絶縁層11に接する第2ビア導体44を構成する材料との密着性を優先して選択されることが多い。その結果、第2端子22と第2ビア導体44とが互いに同一の材料によって構成されている場合に比べ、第2端子22と絶縁層11との間の密着強度が不十分となりやすい。そのため、電子部品内蔵基板1における内部応力及び外力等によって第2端子22と絶縁層11との間が剥離する可能性がある。これに対し、密着層30を設けることにより、第2端子22と絶縁層11との間が剥離することをより効果的に抑制できる。
また、第2ビア導体44は密着層30を貫通し、密着層30と第2ビア導体44とは互いに接触しており、密着層30と第2ビア導体44との密着強度は、第2端子22と第2ビア導体44との密着強度より大きい。これにより、第2端子22と第2ビア導体44とが互いに接触する部分に加え、密着層30と第2ビア導体44とが互いに接触する部分が形成される。更に、密着層30と第2ビア導体44との密着強度は、第2端子22と第2ビア導体44との密着強度より大きいので、第2ビア導体44がより強固に固定される。したがって、第2端子22と第2ビア導体44との電気的な接続の信頼性を更に向上させることが可能である。なお、密着層30と第2ビア導体44とが互いに同一の材料によって構成されている場合には、第2端子22と第2ビア導体44との電気的な接続の信頼性をより効果的に向上させることが可能である。
また、電子部品内蔵基板1においては、基板10は、絶縁層11に内蔵されたコア12を更に有し、コア12には、第1主面10A側から第2主面10B側へ貫通する貫通孔13が設けられ、電子部品20は貫通孔13内に配置されている。これにより、基板10がコア12を有していない場合に比べ、コア12によって基板10の強度を高めることができる。したがって、電子部品内蔵基板1全体の強度向上を図ることが可能である。
以上、本発明の実施形態について説明してきたが、本発明は上記の実施形態に限定されず、種々の変更を行うことができる。
上記の実施形態において、密着層30は単一の層によって構成されていたが、密着層30は複数の層を有していてもよい。図5は、変形例に係る電子部品内蔵基板の一部を概略的に示す断面図である。図5に示す電子部品内蔵基板2においては、密着層30は、第2端子22に接触する第1密着層30A、及び、第1密着層30Aに対して第2主面10B側に設けられた第2密着層30Bの2つの層によって構成されている。このように、密着層30を多層構造とすることにより、第2端子22との密着性に優れた材料によって第1密着層30Aを構成し、絶縁層11との密着性に優れた材料によって第2密着層30Bを構成することができる。すなわち、複数種類の材料によって密着層30を構成することができる。
したがって、密着層30(第1密着層30A)と第2端子22との密着強度、及び、密着層30(第2密着層30B)と絶縁層11との密着強度を共に高めることができる。その結果、第2端子22と絶縁層11との間における密着性を更に向上させ、電子部品内蔵基板2における内部応力及び外力等によって第2端子22と絶縁層11との間が剥離することをより確実に抑制することができる。故に、第2端子22と第2ビア導体44との電気的な接続の信頼性を更に向上させることが可能である。第1密着層30A及び第2密着層30Bを構成する材料の組合せの一例として、第2端子22にニッケルが用いられ、絶縁層11にエポキシ樹脂が用いられる場合、クロム(Cr)によって第1密着層30Aを構成し、銅(Cu)によって第2密着層30Bを構成することができる。なお、密着層30を構成する層の数は特に限定されず、密着層30が3層以上の多層構造を有していてもよい。また、密着層30を構成するそれぞれの層の厚さは特に限定されず、任意に設定することができる。
また、上記の実施形態においては、密着層30と第2ビア導体44とが互いに接触していたが、密着層30と第2ビア導体44とが互いに接触していなくてもよい。図6は、変形例に係る電子部品内蔵基板の一部を概略的に示す断面図である。図6に示す電子部品内蔵基板3においては、第2ビア導体44と密着層30とは互いに接触しておらず、第2ビア導体44と密着層30との間には、絶縁層11が介在している。この場合においても、第2端子22と絶縁層11との間における密着性を向上させることができるので、電子部品内蔵基板3における内部応力及び外力等によって第2端子22と絶縁層11との間が剥離することを抑制できる。したがって、第2ビア導体44に応力が集中することを抑制し、第2端子22と第2ビア導体44との電気的な接続の信頼性を向上させることが可能である。
また、上記の実施形態においては、第2ビア導体44は密着層30を貫通して第2端子22と接触していたが、密着層30が導電性材料によって構成されている場合には、第2ビア導体44は第2端子22と接触していなくてもよい。この場合、第2端子22と第2ビア導体44とは、密着層30を介して電気的に接続される。この構成においても、第2ビア導体44との密着性に優れた材料によって密着層30を構成することにより、第2端子22と第2ビア導体44との電気的な接続の信頼性を向上させることが可能である。
また、上記の実施形態においては、密着層30は第2端子22の端面22b上のみに設けられていたが、第2端子22の端面22bに加え、端面22aに対しても密着層30を設けてもよい。更に、コア12に対向する第2端子22の端面に対しても、密着層30設けてもよい。この場合、第2端子22と絶縁層11との間における密着性を更に向上させることができる。
また、第2端子22には焼結処理がなされていてもよい。これにより、焼結処理が成されていない場合に比べ、第2端子22の端面22a及び端面22bの表面粗さを大きくすることができる。したがって、アンカー効果等により、第2端子22と密着層30との密着性、及び、第2端子22と絶縁層11との密着性を向上させることができる。
また、上記の実施形態では、電子部品内蔵基板内の電子部品20について、第1端子21が5つに分割され、第2端子22が2つに分割されている例について説明したが、その数及び形状は上記実施形態に限定されず、適宜変更することができる。また、第2端子22が2つ以上に分割されている場合、全ての第2端子22に対して密着層30を設けてもよいし、一部の第2端子22のみに対して密着層30を設けてもよい。なお、一部の第2端子22のみに対して密着層30を設ける場合においても、第2端子22と絶縁層11との間における密着性を向上させ、第2端子22と第2ビア導体44との電気的な接続の信頼性を向上させることが可能である。また、第1端子21及び第2端子22のそれぞれは、複数に分割されていなくてもよい。
1,2,3…電子部品内蔵基板、10…基板、10A…第1主面、10B…第2主面、11…絶縁層、12…コア、13…貫通孔、20…電子部品、21…第1端子、22…第2端子、22a,22b…端面、23…容量部、30…密着層、30A…第1密着層、30B…第2密着層、40…ビア導体、41…第1電極、42…第2電極、43…第1ビア導体、44…第2ビア導体。

Claims (5)

  1. 絶縁層を含み、第1主面及び前記第1主面の反対側に第2主面を有する基板と、
    前記基板に内蔵され、前記第1主面側に設けられた第1端子、前記第2主面側に設けられた第2端子、及び前記第1端子と前記第2端子との間に設けられた容量部を有する電子部品と、
    前記絶縁層内に形成され、前記第2端子と電気的に接続されるビア導体と、
    前記第2端子に対して前記第2主面側の端面において前記第2端子と接している密着層と、を備え、
    前記電子部品は前記絶縁層に対して積層され、
    前記密着層と前記絶縁層との密着強度は、前記第2端子と前記絶縁層との密着強度より大きい、電子部品内蔵基板。
  2. 前記第2端子を構成する材料のうち前記端面における面積が最も大きい材料と、前記ビア導体を構成する材料とは互いに異なっている、請求項1に記載の電子部品内蔵基板。
  3. 前記密着層と前記ビア導体とは互いに接触しており、
    前記密着層と前記ビア導体との密着強度は、前記第2端子と前記ビア導体との密着強度より大きい、請求項1又は2に記載の電子部品内蔵基板。
  4. 前記密着層は、複数の層を有している、請求項1〜3の何れか一項に記載の電子部品内蔵基板。
  5. 前記基板は、前記絶縁層に内蔵されたコアを更に有し、
    前記コアには、前記第1主面側から前記第2主面側へ貫通する貫通孔が設けられ、
    前記電子部品は前記貫通孔内に配置されている、請求項1〜4の何れか一項に記載の電子部品内蔵基板。
JP2017024159A 2017-02-13 2017-02-13 電子部品内蔵基板 Active JP6822192B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017024159A JP6822192B2 (ja) 2017-02-13 2017-02-13 電子部品内蔵基板
US15/892,722 US10813220B2 (en) 2017-02-13 2018-02-09 Electronic component embedded substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017024159A JP6822192B2 (ja) 2017-02-13 2017-02-13 電子部品内蔵基板

Publications (2)

Publication Number Publication Date
JP2018133362A JP2018133362A (ja) 2018-08-23
JP6822192B2 true JP6822192B2 (ja) 2021-01-27

Family

ID=63105011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017024159A Active JP6822192B2 (ja) 2017-02-13 2017-02-13 電子部品内蔵基板

Country Status (2)

Country Link
US (1) US10813220B2 (ja)
JP (1) JP6822192B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11277917B2 (en) 2019-03-12 2022-03-15 Advanced Semiconductor Engineering, Inc. Embedded component package structure, embedded type panel substrate and manufacturing method thereof
US10950551B2 (en) 2019-04-29 2021-03-16 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
US11296030B2 (en) 2019-04-29 2022-04-05 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02216895A (ja) * 1989-02-17 1990-08-29 Nippon Oil & Fats Co Ltd コンデンサ内蔵型半導体磁器基板
JP2616569B2 (ja) 1994-09-29 1997-06-04 日本電気株式会社 半導体集積回路装置の製造方法
JP3369827B2 (ja) 1995-01-30 2003-01-20 株式会社東芝 半導体装置及びその製造方法
US5822175A (en) 1995-04-13 1998-10-13 Matsushita Electronics Corporation Encapsulated capacitor structure having a dielectric interlayer
US6027947A (en) 1996-08-20 2000-02-22 Ramtron International Corporation Partially or completely encapsulated top electrode of a ferroelectric capacitor
JPH1093041A (ja) 1996-09-13 1998-04-10 Toshiba Corp 半導体記憶装置
JP2000138350A (ja) 1998-10-30 2000-05-16 Sharp Corp 半導体記憶装置の製造方法
JP4432207B2 (ja) 2000-05-25 2010-03-17 パナソニック株式会社 コンデンサ
US6407929B1 (en) * 2000-06-29 2002-06-18 Intel Corporation Electronic package having embedded capacitors and method of fabrication therefor
US6624501B2 (en) 2001-01-26 2003-09-23 Fujitsu Limited Capacitor and semiconductor device
JP4827299B2 (ja) 2001-01-26 2011-11-30 富士通株式会社 キャパシタ及び半導体装置
JP2004079801A (ja) 2002-08-19 2004-03-11 Fujitsu Ltd コンデンサ装置及びその製造方法
US7161793B2 (en) 2002-11-14 2007-01-09 Fujitsu Limited Layer capacitor element and production process as well as electronic device
JP3966208B2 (ja) 2002-11-14 2007-08-29 富士通株式会社 薄膜キャパシタおよびその製造方法
JP4209178B2 (ja) * 2002-11-26 2009-01-14 新光電気工業株式会社 電子部品実装構造及びその製造方法
KR100467834B1 (ko) * 2002-12-23 2005-01-25 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
JP4523299B2 (ja) 2003-10-31 2010-08-11 学校法人早稲田大学 薄膜コンデンサの製造方法
JP2005311156A (ja) * 2004-04-23 2005-11-04 Matsushita Electric Ind Co Ltd コンデンサを内蔵したセラミック多層基板
JP4499731B2 (ja) 2004-07-15 2010-07-07 富士通株式会社 容量素子とその製造方法、及び半導体装置
JP4512497B2 (ja) 2005-01-31 2010-07-28 イビデン株式会社 コンデンサ内蔵パッケージ基板及びその製法
WO2006117912A1 (ja) 2005-04-27 2006-11-09 Murata Manufacturing Co., Ltd 薄膜キャパシタおよびその製造方法
JP4956947B2 (ja) 2005-09-16 2012-06-20 株式会社村田製作所 薄膜キャパシタ
JP4674606B2 (ja) 2005-10-18 2011-04-20 株式会社村田製作所 薄膜キャパシタ
JP4997757B2 (ja) 2005-12-20 2012-08-08 富士通株式会社 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板
JP4738299B2 (ja) 2006-09-20 2011-08-03 富士通株式会社 キャパシタ、その製造方法、および電子基板
JP2008153497A (ja) 2006-12-19 2008-07-03 Murata Mfg Co Ltd 誘電体薄膜キャパシタの製造方法
WO2008105496A1 (ja) * 2007-03-01 2008-09-04 Nec Corporation キャパシタ搭載インターポーザ及びその製造方法
JP2008227177A (ja) * 2007-03-13 2008-09-25 Nec Corp インターポーザ、半導体モジュール、及びそれらの製造方法
JP5098422B2 (ja) 2007-04-27 2012-12-12 株式会社村田製作所 薄膜電子部品
JP2009194096A (ja) 2008-02-13 2009-08-27 Murata Mfg Co Ltd 部品内蔵基板、及びそれを用いた部品パッケージ
US7935893B2 (en) * 2008-02-14 2011-05-03 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
EP2259668A4 (en) * 2008-03-27 2011-12-14 Ibiden Co Ltd METHOD FOR PRODUCING A MULTILAYER CONDUCTOR PLATE
JP2010225849A (ja) 2009-03-24 2010-10-07 Murata Mfg Co Ltd 薄膜キャパシタ
JP5407775B2 (ja) 2009-03-31 2014-02-05 Tdk株式会社 薄膜コンデンサの製造方法及び薄膜コンデンサ
JP2010251530A (ja) * 2009-04-16 2010-11-04 Cmk Corp キャパシタ内蔵型多層プリント配線板及びその製造方法
US8299366B2 (en) * 2009-05-29 2012-10-30 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
EP2453475A4 (en) 2009-07-09 2016-05-11 Murata Manufacturing Co ANTI MELTING ELEMENT
JP5299158B2 (ja) 2009-08-11 2013-09-25 株式会社村田製作所 誘電体薄膜素子
JP5234521B2 (ja) 2009-08-21 2013-07-10 Tdk株式会社 電子部品及びその製造方法
JP5287644B2 (ja) 2009-09-30 2013-09-11 Tdk株式会社 薄膜コンデンサ
JP5158061B2 (ja) 2009-11-30 2013-03-06 Tdk株式会社 薄膜コンデンサ
US8338934B2 (en) * 2010-03-18 2012-12-25 Marvell World Trade Ltd. Embedded die with protective interposer
JP5001395B2 (ja) * 2010-03-31 2012-08-15 イビデン株式会社 配線板及び配線板の製造方法
JP2013004866A (ja) * 2011-06-20 2013-01-07 Dainippon Printing Co Ltd 部品内蔵基板
JP6430686B2 (ja) 2012-10-30 2018-11-28 株式会社村田製作所 薄膜キャパシタおよびその製造方法
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
KR101472638B1 (ko) * 2012-12-31 2014-12-15 삼성전기주식회사 수동소자 내장기판
JPWO2014162478A1 (ja) * 2013-04-01 2017-02-16 株式会社メイコー 部品内蔵基板及びその製造方法
KR101522780B1 (ko) * 2013-10-07 2015-05-26 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
KR20160004157A (ko) * 2014-07-02 2016-01-12 삼성전기주식회사 칩 내장형 기판 및 이의 제조 방법
JP6519112B2 (ja) 2014-07-24 2019-05-29 Tdk株式会社 薄膜キャパシタ
JP2016046454A (ja) 2014-08-26 2016-04-04 太陽誘電株式会社 薄膜電子部品
JP6233445B2 (ja) 2016-04-26 2017-11-22 株式会社村田製作所 電子部品

Also Published As

Publication number Publication date
JP2018133362A (ja) 2018-08-23
US10813220B2 (en) 2020-10-20
US20180235086A1 (en) 2018-08-16

Similar Documents

Publication Publication Date Title
JP6862886B2 (ja) 電子部品内蔵基板
JP5239731B2 (ja) 積層セラミック電子部品およびその製造方法
JP6750462B2 (ja) 薄膜コンデンサ及び電子部品内蔵基板
JP4708407B2 (ja) キャパシタ内蔵型印刷回路基板及びその製造方法
JP5924461B1 (ja) 複合電子部品
JP7089426B2 (ja) 積層セラミック電子部品、積層セラミック電子部品の製造方法及び電子部品内蔵基板
JP6822192B2 (ja) 電子部品内蔵基板
KR102356125B1 (ko) 전자 부품 내장 기판
US11276531B2 (en) Thin-film capacitor and method for manufacturing thin-film capacitor
JP6897139B2 (ja) 電子部品内蔵基板及び基板実装構造体
US10278290B2 (en) Electronic component embedded substrate
JP2018137311A (ja) 薄膜キャパシタ
JP7063019B2 (ja) 薄膜コンデンサの製造方法及び薄膜コンデンサ
JP5061895B2 (ja) キャパシタ及びそれを内蔵した配線基板
JP2018063978A (ja) 薄膜コンデンサ
JP7063027B2 (ja) 薄膜コンデンサおよび薄膜コンデンサの製造方法
JP2018206839A (ja) 薄膜コンデンサ
JP6819894B2 (ja) 電子部品
JP6904085B2 (ja) 電子部品内蔵基板
WO2018155257A1 (ja) 薄膜キャパシタ
JP2019165069A (ja) 薄膜コンデンサおよび薄膜コンデンサの製造方法
JP2014239112A (ja) 容量基板および電子装置
JP2007106007A (ja) 積層体及び電気回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201221

R150 Certificate of patent or registration of utility model

Ref document number: 6822192

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250