JP2018206839A

JP2018206839A - 薄膜コンデンサ

Info

Publication number: JP2018206839A
Application number: JP2017107850A
Authority: JP
Inventors: 晃一角田; Koichi Tsunoda; 吉川　和弘; Kazuhiro Yoshikawa; 吉川　　和弘; 満広冨川; Mitsuhiro Tomikawa; 吉田　健一; Kenichi Yoshida; 健一吉田
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2017-05-31
Filing date: 2017-05-31
Publication date: 2018-12-27
Anticipated expiration: 2037-05-31
Also published as: JP7019969B2

Abstract

【課題】低ＥＳＬ化が図られた薄膜コンデンサを提供する。【解決手段】薄膜コンデンサ１は、下部電極層１１と、下部電極層１１のうちの一部領域上に積層された誘電体層１３と、誘電体層１３上に積層された上部電極層１２と、下部電極層１１、誘電体層１３及び上部電極層１２上に積層された絶縁層１４と、を有し、下部電極層１１は誘電体層１３が積層されていない領域を有する端子部を含む複数の端子部に分割され、上部電極層１２上の絶縁層１４に形成された絶縁層１４を貫通する開口１４ａにおいて形成された第１ビア導体１５ａと、下部電極層１１のうち誘電体層が積層されていない領域上の絶縁層に形成された前記絶縁層を貫通する開口に形成された第２ビア導体１５ｂと、絶縁層１４上で第１ビア導体１５ａと第２ビア導体１５ｂとを接続する接続導体１５ｃと、を有する導体部１５と、を有する。【選択図】図１

Description

本発明は、薄膜コンデンサに関する。

電子機器に用いられる電子部品として、例えば、特許文献１では、基板上に誘電体薄膜を含む容量部が形成された薄膜キャパシタが開示されている。

特開２００７−８１３２５号公報

しかしながら、特許文献１記載の薄膜キャパシタについては、内部の配線の形状から低ＥＳＬ（等価直列インダクタンス）化に限界がある。

本発明は上記に鑑みてなされたものであり、低ＥＳＬ化が図られた薄膜コンデンサを提供することを目的とする。

上記目的を達成するため、本発明の一形態に係る薄膜コンデンサは、下部電極層と、前記下部電極層のうちの一部領域上に積層された誘電体層と、前記誘電体層上に積層された上部電極層と、前記下部電極層、前記誘電体層及び前記上部電極層上に積層された絶縁層と、を有し、前記下部電極層は前記誘電体層が積層されていない領域を有する端子部を含む複数の端子部に分割され、前記上部電極層上の前記絶縁層に形成された前記絶縁層を貫通する開口において形成された第１ビア導体と、前記下部電極層のうち前記誘電体層が積層されていない領域上の前記絶縁層に形成された前記絶縁層を貫通する開口に形成された第２ビア導体と、前記絶縁層上で前記第１ビア導体と前記第２ビア導体とを接続する接続導体と、を有する導体部と、を有する。

上記の薄膜コンデンサによれば、下部電極層、上部電極層及び誘電体層を含むコンデンサ部分に電流を流した場合に、絶縁層内において、導体部の第１ビア導体と第２ビア導体との間で流れる電流の方向が互いに逆となっている。そのため、絶縁層内及びその周辺で、第１ビア導体、第２ビア導体のそれぞれにおいて電流が流れることによるＥＳＬの上昇を打ち消すことができるため、低ＥＳＬ化を実現することができる。

ここで、前記絶縁層及び前記導体部上に積層された絶縁材料からなる保護層をさらに有する態様とすることができる。

上記のように、絶縁層及び導体部上に絶縁材料からなる保護層が設けられている。このような構成とすることで、絶縁層の上面での導体部の破損を防ぐことができる。

本発明によれば、低ＥＳＬ化が図られた薄膜コンデンサが提供される。

本発明の一実施形態に係る薄膜コンデンサの一部を概略的に示す断面図である。図１に示される薄膜コンデンサの製造方法を説明するための図である。図１に示される薄膜コンデンサの製造方法を説明するための図である。

以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を付し、重複する説明を省略する。

図１は、本発明の一実施形態に係る薄膜コンデンサの一部を概略的に示す断面図である。図１に示されるように、薄膜コンデンサ１は、下部電極層１１、上部電極層１２、誘電体層１３、絶縁層１４、導体部１５及び保護層１６を有している。下部電極層１１の上に誘電体層１３が積層され、誘電体層１３上に上部電極層１２が積層されることで、これらは薄膜コンデンサ１の容量部１０を形成している。

なお、本明細書中において「積層方向」とは、下部電極層１１、誘電体層１３、上部電極層１２、絶縁層１４及び保護層１６というように、下部電極層１１から保護層１６に向けて各層が順次重なる方向である。また、以下の説明では、積層方向に沿って保護層１６側を「上」、積層方向に沿って下部電極層１１側を「下」として説明する場合がある。

容量部１０は、積層方向に沿って設けられた一対の電極層である下部電極層１１及び上部電極層１２と、一対の電極層に挟まれた誘電体層１３と、を有している。本実施形態において、容量部１０は２層の電極層と１層の誘電体層１３を有する単層構造である場合について説明するが、容量部１０は下部電極層１１上に、誘電体層１３と内部電極層（図示せず）とが交互に積層されると共に、最上部の誘電体層上に上部電極層１２が積層された多層構造であってもよい。

薄膜コンデンサ１の最下層を形成する下部電極層１１は、導電性を有する材料によって形成される。具体的には、主成分としてニッケル（Ｎｉ）や銅（Ｃｕ）を含有する材料が下部電極層１１として好適に用いられ、Ｎｉが特に好適に用いられる。なお、「主成分」であるとは、当該成分の占める割合が５０質量％以上であることをいう。また、下部電極層１１の主成分がＮｉである場合、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、レニウム（Ｒｅ）、タングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、及び銀（Ａｇ）からなる群より選ばれる少なくとも一種（以下、「添加元素」と記す。）を更に含有する。

なお、下部電極層１１は、複数の端子部として、第１端子部１１Ａと第２端子部１１Ｂとに分割されている。第１端子部１１Ａには、上面に誘電体層１３が積層されていない領域が含まれるが、この領域は後述のように上部電極層１２と電気的接続を行うための領域である。第２端子部１１Ｂにも上面に誘電体層１３が積層されていない領域が含まれている例を示しているが、第２端子部１１Ｂの上面全面に誘電体層１３が積層されていてもよい。第１端子部１１Ａと第２端子部１１Ｂとの間には、絶縁材料１８が充填されて両者間は絶縁される。なお、第１端子部１１Ａと第２端子部１１Ｂとが絶縁されていればよく、両者間に絶縁材料１８が設けられていなくてもよい。下部電極層１１の厚さは、例えば、３００ｎｍ〜１０μｍ程度である。

上部電極層１２は、導電性を有する材料によって形成される。具体的には、主成分としてニッケル（Ｎｉ）や白金（Ｐｔ）を含有する材料が上部電極層１２として好適に用いられ、Ｎｉが特に好適に用いられる。上部電極層１２の主成分がＮｉである場合、下部電極層１１と同様に、添加元素が更に含有していてもよい。上部電極層１２が添加元素を含有することにより、上部電極層１２の途切れを抑制することができる。なお、上部電極層１２は複数の添加元素を含有してもよい。上部電極層１２の厚さは、例えば、１０ｎｍ〜１０００ｎｍ程度である。

誘電体層１３は、下部電極層１１上に積層されて、下部電極層１１と上部電極層１２とに挟まれる。誘電体層１３は、下部電極層１１上の全面に積層されるのではなく、少なくとも第１端子部１１Ａの上面の一部が露出した状態となる（当該領域には誘電体層１３が積層されない状態となる）ように、下部電極層１１の一部領域に積層される。ただし、第２端子部１１Ｂの上面を覆う面積は広い方が好ましく、そのような構成とすることで容量部１０としての機能を向上させることができる。

誘電体層１３は、ペロブスカイト系の誘電体材料によって構成される。本実施形態におけるペロブスカイト系の誘電体材料としては、ＢａＴｉＯ_３（チタン酸バリウム）、（Ｂａ_１−ＸＳｒ_Ｘ）ＴｉＯ_３（チタン酸バリウムストロンチウム）、（Ｂａ_１−ＸＣａ_Ｘ）ＴｉＯ_３、ＰｂＴｉＯ_３、Ｐｂ（Ｚｒ_ＸＴｉ_１−Ｘ）Ｏ_３等のペロブスカイト構造を持った（強）誘電体材料や、Ｐｂ（Ｍｇ_１／３Ｎｂ_２／３）Ｏ_３等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、Ｂｉ_４Ｔｉ_３Ｏ_１２、ＳｒＢｉ_２Ｔａ_２Ｏ_９等に代表されるビスマス層状化合物、（Ｓｒ_１−ＸＢａ_Ｘ）Ｎｂ_２Ｏ_６、ＰｂＮｂ_２Ｏ_６等に代表されるタングステンブロンズ型強誘電体材料等から構成される。ここで、ペロブスカイト構造、ペロブスカイトリラクサー型強誘電体材料、ビスマス層状化合物、タングステンブロンズ型強誘電体材料において、ＡサイトとＢサイト比は、通常整数比であるが、特性向上のため、意図的に整数比からずらしてもよい。なお、誘電体層１３の特性制御のため、誘電体層１３に適宜、副成分として添加物質が含有されていてもよい。なお、誘電体層１３の特性制御のため、誘電体層１３に適宜、副成分として添加物質が含有されていてもよい。誘電体層１３の厚さは、例えば１０ｎｍ〜１０００ｎｍである。

絶縁層１４は、下部電極層１１、誘電体層１３及び上部電極層１２の上面を覆うように積層される。絶縁層１４には、その上面から上部電極層１２の上面まで貫通する開口１４ａと、その上面から下部電極層１１のうち第１端子部１１Ａの上面まで貫通する開口１４ｂと、を有する。絶縁層１４の厚さは、例えば、３００ｎｍ〜１０μｍ程度である。

導体部１５は、絶縁層１４の上面及び開口１４ａ，１４ｂ内に設けられる。開口１４ａ内において、導体部１５は上部電極層１２ａと接する第１ビア導体１５ａとなっている。また、開口１４ｂ内において、導体部１５は第１端子部１１Ａと接する第２ビア導体１５ｂとなっている。そして、開口１４ａ内の第１ビア導体１５ａと開口１４ｂ内の第２ビア導体１５ｂとは絶縁層１４上に形成された接続導体１５ｃにより接続されている。すなわち、導体部１５は、上部電極層１２ａと第１端子部１１Ａとを接続する導体配線として機能する。導体部１５は、導電性を有する材料によって形成される。具体的には、主成分としてニッケル（Ｎｉ）や銅（Ｃｕ）を含有する材料が導体部１５として好適に用いられ、Ｃｕが特に好適に用いられる。また、導体部１５の厚さは、例えば、１μｍ〜５μｍ程度である。なお、第１ビア導体１５ａと第２ビア導体１５ｂとの距離（積層方向に対して直交する水平方向の長さ：接続導体１５ｃの長さに相当）は、例えば、１０μｍ〜１００μｍ程度であり、近接配置された状態となっている。このような構成とすることで、低ＥＳＬ化を実現できる。この点については後述する。

保護層１６は、絶縁層１４及び導体部１５の上面を覆うように積層される。また、保護層１６は、絶縁層１４に設けられた開口１４ａ，１４ｂ内を埋めるように開口１４ａ，１４ｂ内に導入されている。このため、第１ビア導体１５ａ，第２ビア導体１５ｂは、開口１４ａ，１４ｂの内面に沿って伸びると共に、上面側（内面側）には保護層１６が設けられる状態となる。

上記の絶縁層１４及び保護層１６は、絶縁性を有する材料であれば特に限定されないが、例えば、ポリイミド等の非導電性樹脂、ガラス（ＳｉＯ_２）、アルミナ（Ａｌ_２Ｏ_３）、シリコンナイトライド（ＳｉＮ）等の無機材料、あるいはこれらを混合又は積層させた絶縁材料等を用いることができるが、樹脂材料が好適に用いられる。絶縁層１４及び保護層１６それぞれの厚さは、例えば、０．５μｍ以上１０μｍ以下である。

上記の薄膜コンデンサ１では、導体部１５により上部電極層１２と、下部電極層１１のうちの第１端子部１１Ａとが電気的に接続される。したがって、第１端子部１１Ａ及び第２端子部１１Ｂを端子電極として電流を流すと、上部電極層１２、誘電体層１３、及び第２端子部１１Ｂがコンデンサとして機能する。したがって、誘電体層１３と第２端子部１１Ｂとが接する面積が大きいほど、コンデンサの容量を増大させることができる。

上記の薄膜コンデンサ１において、第１端子部１１Ａから第２端子部１１Ｂへ向けて電流を流したとする。この場合、導体部１５のうち第２ビア導体１５ｂは下方から上方へ電流が流れる。一方、導体部１５のうち第１ビア導体１５ａは上方から下方へ電流が流れる。すなわち、近接配置された２つの第１ビア導体１５ａ，第２ビア導体１５ｂを流れる電流の方向が互いに逆となっている。そのため、低ＥＳＬ化を実現できる。

次に、図２及び図３を参照して薄膜コンデンサ１の製造方法について説明する。図２及び図３は、図１に示される薄膜コンデンサの製造方法を説明するための図である。なお、図２及び図３は製造の途中段階における薄膜コンデンサ１の一部を拡大して示している。実際には、複数の薄膜コンデンサ１を一度に形成した後、それぞれの薄膜コンデンサ１に個片化する。

まず、図２（ａ）に示されるように、下部電極層１１を準備し、その上面に誘電体層１３及び上部電極層１２を積層する。誘電体層１３の積層方法としては、溶液法、スパッタリング等のＰＶＤ（Physical Vapor Deposition）法、又はＣＶＤ（ChemicalVapor Deposition）法等の成膜技術を用いることができる。また、上部電極層１２の積層方法としては、例えばＤＣスパッタリング等が挙げられる。ただし、積層方法は特に限定されない。また、誘電体層１３の形成時に焼成を行ってもよい。

次に、図２（ｂ）に示されるように、下部電極層１１、誘電体層１３及び上部電極層１２の上面を覆うように絶縁層１４を積層する。絶縁層１４の形成方法としては、溶液法、スパッタリング等のＰＶＤ（Physical Vapor Deposition）法、又はＣＶＤ（ChemicalVapor Deposition）法等の成膜技術を用いることができる。その後、絶縁層１４に開口１４ａ，１４ｂを形成する。開口１４ａ，１４ｂは、例えばパターニングされたレジストをマスクとしたドライエッチングによって形成される。開口１４ａでは、上部電極層１２の上面が底面において露出すると共に、絶縁層１４による側面が形成される。開口１４ｂでは、下部電極層１１の上面が底面において露出すると共に、絶縁層１４による側面が形成される。開口１４ｂの底面に露出する領域は、第１端子部１１Ａ（図１参照）の上面となる領域である。

次に、図２（ｃ）に示されるように、導体部１５を形成する。導体部１５は、例えば銅（Ｃｕ）等の導電性材料をスパッタ又は蒸着した後、エッチングによるパターニングを行うことによって形成される。この工程により、第１ビア導体１５ａ，第２ビア導体１５ｂ，接続導体１５ｃを含む導体部１５が形成される。なお、第１ビア導体１５ａ，第２ビア導体１５ｂは、少なくとも下部電極層１１と上部電極層１２とが接続されるように形成していればよく、開口１４ａ，１４ｂの底面及び側面を全て覆うように形成されていなくてもよい。また、開口１４ａ，１４ｂ内を全て充填するように第１ビア導体１５ａ，第２ビア導体１５ｂが形成されていてもよい。

次に、図３（ａ）に示されるように、絶縁層１４及び導体部１５（接続導体１５ｃ）の上面を覆うように保護層１６を積層する。保護層１６の形成方法としては、溶液法、スパッタリング等のＰＶＤ（Physical Vapor Deposition）法、又はＣＶＤ（ChemicalVapor Deposition）法等の成膜技術を用いることができる。保護層１６は、絶縁層１４の開口１４ａ，１４ｂ内にも充填されるように形成される。

次に、図３（ｂ）に示されるように、下部電極層１１を第１端子部１１Ａと第２端子部１１Ｂとに分割する。下部電極層１１の分割方法としては、例えば、レーザ加工等が挙げられるが、特に限定されない。その後、第１端子部１１Ａと第２端子部１１Ｂとの間に形成された領域１１ｃに絶縁材料１８（図１参照）を充填し、ダイシング等によって個片化を行うことにより、図１に示される薄膜コンデンサ１が得られる。

ここで、本実施形態に係る薄膜コンデンサ１では、下部電極層１１が複数に分割されていて、導体部１５により、上部電極層１２と、複数に分割された下部電極層１１のうちの第１端子部１１Ａと、が電気的に接続されている。したがって、薄膜コンデンサ１では、下部電極層１１の第１端子部１１Ａ及び第２端子部１１Ｂを容量部１０に対する端子電極として利用することができる。また、このように上部電極層１２と下部電極層１１の第１端子部１１Ａとが電気的に接続されている構成とすることで、薄膜コンデンサ１を個片化する際の短絡等を防ぐことができる。具体的には、従来の薄膜コンデンサの構成では、ダイシング等によって薄膜コンデンサ１の個片化を行う際に、下部電極層１１と、上部電極層１２側の配線（本実施形態の薄膜コンデンサ１における導体部１５）とが短絡する可能性があった。これに対して、本実施形態に係る薄膜コンデンサ１では、導体部１５と下部電極層１１（第１端子部１１Ａ）とが電気的に接続されているため、短絡のリスクを回避することができる。したがって、薄膜コンデンサ１の歩留まりを向上させることができる。

また、絶縁層１４内では、導体部１５の第１ビア導体１５ａと第２ビア導体１５ｂとの間で流れる電流の方向が互いに逆となっている。そのため、絶縁層１４内及びその周辺で、第１ビア導体１５ａ，第２ビア導体１５ｂのそれぞれにおいて電流が流れることによるＥＳＬの上昇を打ち消すことができるため、低ＥＳＬ化を実現することができる。なお、上記の低ＥＳＬ化を達成するためには、ＥＳＬを打ち消し会うことが可能な程度にビア導体同士が近接していることが好ましい。具体的には、第１ビア導体１５ａと第２ビア導体１５ｂとの距離（積層方向に対して直交する水平方向の長さ：接続導体１５ｃの長さに相当）が、例えば、１０μｍ〜１００μｍ程度であると、低ＥＳＬ化の効果が高められる。

また、薄膜コンデンサ１は、絶縁層１４及び導体部１５の上面に絶縁材料からなる保護層１６が設けられている。このような構成とすることで、上面側の導体部１５の破損を防ぐことができる。

なお、本実施形態では、薄膜コンデンサ１の容量部１０の誘電体層１３が一層である単層構造である場合について説明したが、誘電体層１３を複数有する所謂多層構造としてもよい。その場合には、複数の誘電体層１３の間にはそれぞれ内部電極層が設けられることになる。容量部１０が１以上の内部電極層を有する場合には、下部電極層１１を内部電極層の数に合わせてさらに分割し、分割後の下部電極層１１から形成される端子部と内部電極層とを個別に接続する導体配線をさらに設けることで、本実施形態で説明した薄膜コンデンサ１と同様に下部電極層１１側に端子を設けることができる。また、新たに設けられる導体配線については、導体部１５と同様に、絶縁層１４に設けられた２つの開口内に形成されるビア導体と、２つのビア導体を接続する接続導体とを含んで構成されることになるが、２つのビア導体を流れる電流の方向を互いに逆とすることができる。そのため、薄膜コンデンサ１と同様に導体部周辺での低ＥＳＬ化を実現することができる。

以上、本発明の実施形態について説明してきたが、本発明は上記の実施形態に限定されず、種々の変更を行うことができる。

例えば、上記実施形態では、誘電体層１３は、下部電極層１１のうち、コンデンサとしては機能しない第１端子部１１Ａ上にも積層されている場合について説明した。しかしながら、誘電体層１３は、少なくとも第２端子部１１Ｂ上に設けられていればよく、第１端子部１１Ａ上には設けられていなくてもよい。

１…薄膜コンデンサ、１０…容量部、１１…下部電極層、１１Ａ…第１端子部、１１Ｂ…第２端子部、１２…上部電極層、１３…誘電体層、１４…絶縁層、１５…導体部、１５ａ…第１ビア導体、１５ｂ…第２ビア導体、１５ｃ…接続導体、１６…保護層。

Claims

下部電極層と、
前記下部電極層のうちの一部領域上に積層された誘電体層と、
前記誘電体層上に積層された上部電極層と、
前記下部電極層、前記誘電体層及び前記上部電極層上に積層された絶縁層と、
を有し、
前記下部電極層は前記誘電体層が積層されていない領域を有する端子部を含む複数の端子部に分割され、
前記上部電極層上の前記絶縁層に形成された前記絶縁層を貫通する開口において形成された第１ビア導体と、前記下部電極層のうち前記誘電体層が積層されていない領域上の前記絶縁層に形成された前記絶縁層を貫通する開口に形成された第２ビア導体と、前記絶縁層上で前記第１ビア導体と前記第２ビア導体とを接続する接続導体と、を有する導体部と、
を有する、薄膜コンデンサ。
前記絶縁層及び前記導体部上に積層された絶縁材料からなる保護層をさらに有する、請求項１に記載の薄膜コンデンサ。