[go: up one dir, main page]

JP6862886B2 - 電子部品内蔵基板 - Google Patents

電子部品内蔵基板 Download PDF

Info

Publication number
JP6862886B2
JP6862886B2 JP2017024158A JP2017024158A JP6862886B2 JP 6862886 B2 JP6862886 B2 JP 6862886B2 JP 2017024158 A JP2017024158 A JP 2017024158A JP 2017024158 A JP2017024158 A JP 2017024158A JP 6862886 B2 JP6862886 B2 JP 6862886B2
Authority
JP
Japan
Prior art keywords
electronic component
substrate
terminal
terminals
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017024158A
Other languages
English (en)
Other versions
JP2018133361A (ja
Inventor
満広 冨川
満広 冨川
晃一 角田
晃一 角田
吉川　和弘
吉川　　和弘
吉田　健一
健一 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2017024158A priority Critical patent/JP6862886B2/ja
Priority to US15/891,637 priority patent/US10483345B2/en
Publication of JP2018133361A publication Critical patent/JP2018133361A/ja
Application granted granted Critical
Publication of JP6862886B2 publication Critical patent/JP6862886B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/236—Terminals leading through the housing, i.e. lead-through
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors (thin- or thick-film circuits; capacitors without a potential-jump or surface barrier specially adapted for integrated circuits, details thereof, multistep manufacturing processes therefor)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、電子部品内蔵基板に関する。
特許文献１には、下部電極、誘電体薄膜、及び誘電体膜を挟んで下部電極と対向する上部電極とを有する薄膜キャパシタを備えた電子部品内蔵基板が記載されている。
特開２００７−８１３２５号公報
ところで、本願発明者らは、上述のような電子部品（薄膜キャパシタ）を内蔵した電子部品内蔵基板において低ＥＳＬ（等価直列インダクタンス）化を図るために、電子部品の下部電極を複数に分割することを検討している。しかしながら、下部電極を複数に分割すると電子部品の強度が低下し、ハンドリング等の際に電子部品が破損する可能性がある。
本発明は上記に鑑みてなされたものであり、電子部品の破損を抑制することが可能な電子部品内蔵基板を提供することを目的とする。
上記の課題を解決するために、本発明の一形態に係る電子部品内蔵基板は、絶縁層を含み、第１主面及び第１主面の反対側に第２主面を有する基板と、基板に内蔵され、第１主面側に設けられた複数の第１端子、第２主面側に設けられた複数の第２端子、及び複数の第１端子と複数の第２端子との間に設けられた容量部を有する電子部品と、を備え、電子部品は、少なくとも第２端子の一部が絶縁層に埋め込まれ、隣り合う第２端子の間に、当該隣り合う第２端子の両方に接するように絶縁部材が設けられ、絶縁部材と絶縁層とは、互いに異なる熱膨張係数を有する材料によって構成されている。
この電子部品内蔵基板では、電子部品が複数の第２端子を有し、隣り合う第２端子の両方に接するように、絶縁層とは異なる熱膨張係数を有する材料によって構成された絶縁部材が設けられている。これにより、電子部品の強度が低下することを抑制することができる。したがって、電子部品の破損を抑制することが可能である。また、隣り合う第２端子の間に絶縁部材が設けることにより、第２端子同士の短絡を抑制することが可能である。
一形態に係る電子部品内蔵基板において、絶縁部材を構成する材料の熱膨張係数は、絶縁層を構成する材料の熱膨張係数より小さく、第２端子を構成する材料の熱膨張係数より大きくてもよい。この場合、絶縁部材によって、絶縁層を構成する材料の熱膨張係数と第２端子を構成する材料の熱膨張係数との差に起因する応力を緩和することができる。したがって、電子部品内蔵基板における応力によって電子部品が破損することを抑制することが可能である。
一形態に係る電子部品内蔵基板において、絶縁部材は、第２端子に対して第２主面側にも設けられていてもよい。この場合、電子部品の強度が低下することをより確実に抑制することができる。したがって、電子部品の破損をより確実に抑制することが可能である。
一形態に係る電子部品内蔵基板において、基板は、絶縁層に内蔵されたコアを更に有し、コアには、第１主面側から第２主面側へ貫通する貫通孔が設けられ、電子部品は貫通孔内に配置されていてもよい。この場合、電子部品内蔵基板全体の強度向上を図ることが可能である。
本発明によれば、電子部品の破損を抑制することが可能な電子部品内蔵基板が提供される。
本発明の第１実施形態に係る電子部品内蔵基板の一部を概略的に示す断面図である。 図１に示す電子部品内蔵基板の製造方法を説明するための図である。 図１に示す電子部品内蔵基板の製造方法を説明するための図である。 図１に示す電子部品内蔵基板の製造方法を説明するための図である。 図１に示す電子部品内蔵基板の製造方法を説明するための図である。 本発明の第２実施形態に係る電子部品内蔵基板の一部を概略的に示す断面図である。 図６に示す電子部品内蔵基板の製造方法を説明するための図である。 図６に示す電子部品内蔵基板の製造方法を説明するための図である。 図６に示す電子部品内蔵基板の製造方法を説明するための図である。 変形例に係る電子部品内蔵基板の一部を概略的に示す断面図である。 変形例に係る電子部品内蔵基板の一部を概略的に示す断面図である。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を付し、重複する説明を省略する。
（第１実施形態）
図１は、本発明の第１実施形態に係る電子部品内蔵基板の一部を概略的に示す断面図である。図１に示す電子部品内蔵基板１は、例えば、通信端末等に使用される基板である。図１に示すように、電子部品内蔵基板１は、絶縁層１１を含む基板１０と、基板１０に内蔵された電子部品２０と、絶縁部材３０と、を備えている。基板１０は、第１主面１０Ａ及び第１主面１０Ａの反対側の第２主面１０Ｂを有している。電子部品２０は、第１主面１０Ａ側に設けられた複数の第１端子２１、第２主面１０Ｂ側に設けられた複数の第２端子２２、及び第１端子２１と第２端子２２との間に設けられた容量部２３を有している。隣り合う第２端子２２の間には、絶縁部材３０が設けられている。また、電子部品内蔵基板１は、電子部品２０の第１端子２１と電気的に接続される第１電極４１と、電子部品２０の第２端子２２と電気的に接続される第２電極４２と、を備えている。ここで、電子部品２０が基板１０に「内蔵されている」とは、電子部品２０が基板１０の第１主面１０Ａ及び第２主面１０Ｂから露出していない状態をいう。
基板１０は、いわゆる多層回路基板である。本実施形態においては、基板１０は絶縁層１１のみを含んでおり、基板１０の第１主面１０Ａ及び第２主面１０Ｂは絶縁層１１の主面に相当する。絶縁層１１は、例えばエポキシ樹脂、アクリル樹脂、又はフェノール樹脂等の絶縁性材料によって構成される。なお、絶縁層１１を構成する絶縁性材料は、例えば、熱硬化性樹脂又は光硬化性樹脂等、特定の処理によって硬度が変化する材料であることが好ましい。基板１０の全体の厚みは、例えば４０μｍ〜１０００μｍ程度とすることができる。また、絶縁層１１の厚みは、例えば１μｍ〜２００μｍ程度とすることができる。なお、基板１０の全体の厚み及び絶縁層１１の厚みは特に限定されない。
電子部品２０は、複数の第１端子２１、複数の第２端子２２、及び複数の第１端子２１と複数の第２端子２２との間に設けられた容量部２３を有するキャパシタである。本実施形態では、電子部品２０が、第１端子２１及び第２端子２２が金属薄膜により構成され、容量部２３が誘電体膜により構成されたいわゆるＴＦＣＰ（Thin Film Capacitor：薄膜キャパシタ）である場合について説明する。電子部品２０は、少なくとも第２端子２２の一部が絶縁層１１に埋め込まれた状態となるように配置される。ここで「少なくとも第２端子２２の一部が絶縁層１１に埋め込まれた状態」とは、第２端子２２の周囲の一部が絶縁層１１により覆われた状態をいう。なお、第２端子２２と絶縁層１１との間に絶縁部材３０が介在していてもよい。本実施形態においては、電子部品２０全体が絶縁層１１に埋め込まれた状態となっている。また、第１端子２１は、例えば５つに分割され、第２端子２２は、例えば２つに分割されている。分割された第２端子２２のそれぞれは、隣り合う第２端子と互いに対向する端面２２ａと、第２主面１０Ｂ側の端面２２ｂとを有している。電子部品２０の３層（第１端子２１、第２端子２２、及び容量部２３）の厚みの合計は、例えば５μｍ〜６５０μｍ程度であり、第１端子２１の厚みを０．１μｍ〜５０μｍ程度とし、容量部２３の厚みを０．０５μｍ〜１００μｍ程度とし、第２端子２２の厚みを５μｍ〜５００μｍ程度とすることができる。
第１端子２１及び第２端子２２を構成する材料としては、主成分がニッケル（Ｎｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、これらの金属を含有する合金、又は金属間化合物である材料が好適に用いられる。ただし、第１端子２１及び第２端子２２の材料は、導電性材料であれば特に限定されない。本実施形態では、第１端子２１が銅を主成分とすると共に、第２端子２２がニッケルを主成分とする場合について説明する。なお、「主成分」であるとは、当該成分の占める割合が５０質量％以上であることをいう。また、第１端子２１及び第２端子２２の態様としては、合金や金属間化合物を形成する場合のほか、２種類以上からなる積層体構造である場合も含む。例えば、Ｎｉ薄膜上にＣｕ薄膜を設けた２層構造として電極層を形成してもよい。また、第１端子２１及び／又は第２端子２２として純ニッケルを使用する場合、そのニッケルの純度は９９．９９％以上が好ましい。更に、ニッケルを含有する合金の場合、ニッケル以外の金属として含まれる金属は、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、レニウム（Ｒｅ）、タングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、銀（Ａｇ）、銅（Ｃｕ）からなる群より選ばれる少なくとも一種とすれば好適である。
容量部２３は、ペロブスカイト系の誘電体材料から構成される。ここで、本実施形態におけるペロブスカイト系の誘電体材料としては、ＢａＴｉＯ３（チタン酸バリウム）、（Ｂａ１−ｘＳｒｘ）ＴｉＯ３（チタン酸バリウムストロンチウム）、（Ｂａ１−ｘＣａｘ）ＴｉＯ３、ＰｂＴｉＯ３、Ｐｂ（ＺｒｘＴｉ１−ｘ）Ｏ３、などのペロブスカイト構造を持った（強）誘電体材料や、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ３などに代表される複合ペロブスカイトリラクサー型強誘電体材などが含まれる。ここで、上記のペロブスカイト構造、ペロブスカイトリラクサー型誘電体材料において、ＡサイトとＢサイトとの比は、通常整数比であるが、特性向上のために意図的に整数比からずらしてもよい。なお、容量部２３の特性制御のため、容量部２３に適宜、副成分として添加物質が含有されていてもよい。
絶縁部材３０は、電子部品２０の隣り合う第２端子２２の間に設けられる。また、絶縁部材３０は、隣り合う第２端子２２の両方と接し、両者を接続するように設けられている。さらに、絶縁部材３０は、第２端子２２に対して第２主面１０Ｂ側にも設けられている。より具体的には、絶縁部材３０は、一方の第２端子２２の端面２２ａと他方の第２端子２２の端面２２ａとを繋ぐように隣り合う第２端子２２の間に充填され、且つ、２つの第２端子２２の端面２２ｂを覆うように設けられている。この結果、隣り合う第２端子２２の端面２２ａ同士が絶縁部材３０を介して接続されている。絶縁部材３０と絶縁層１１とは、互いに異なる熱膨張係数を有する材料によって構成されている。また、絶縁部材３０を構成する材料の熱膨張係数は、絶縁層１１を構成する材料の熱膨張係数より小さく、第２端子２２を構成する材料の熱膨張係数より大きい。絶縁部材３０を構成する材料には、例えばポリイミド樹脂を用いることができる。この場合、絶縁層１１には例えばエポキシ樹脂が用いられ、第２端子２２には例えばニッケルが用いられる。また、一例として、絶縁部材３０を構成する材料の熱膨張係数を１５ｐｐｍ／℃以上２０ｐｐｍ／℃以下とし、絶縁層１１を構成する材料の熱膨張係数を２０ｐｐｍ／℃より大きくし、第２端子２２の熱膨張係数を１３ｐｐｍ／℃程度とすることができる。
第１電極４１は、複数の第１端子２１のそれぞれに対応して設けられている。本実施形態においては、５つの第１電極４１が設けられている例を示している。第１電極４１のそれぞれは、基板１０の第１主面１０Ａに対して積層されており、絶縁層１１に埋め込まれたビア導体４３を介して第１端子２１と電気的に接続されている。電子部品２０の第１端子２１は、ビア導体４３及び第１電極４１を介して外部の電子部品又は配線等と電気的に接続可能に構成されている。第１電極４１及びビア導体４３は、例えば銅（Ｃｕ）等の導電性材料によって構成されている。
第２電極４２は、複数の第２端子２２のそれぞれに対応して設けられている。本実施形態においては、２つの第２電極４２が設けられている例を示している。第２電極４２のそれぞれは、第２主面１０Ｂにおいて露出するように絶縁層１１（基板１０）に埋め込まれており、ビア導体４４を介して第２端子２２と電気的に接続されている。ビア導体４４は絶縁部材３０を貫通して、第２端子２２と電気的に接続されている。電子部品２０の第２端子２２は、ビア導体４４及び第２電極４２を介して外部の電子部品又は配線等と電気的に接続可能に構成されている。第２電極４２は、例えば銅（Ｃｕ）等の導電性材料によって構成されている。なお、第２電極４２は絶縁層１１に埋め込まれず、第２主面１０Ｂに対して積層されていてもよい。
次に、図２〜図５を参照して、電子部品内蔵基板１の製造方法について説明する。図２〜図５は、図１に示された電子部品内蔵基板の製造方法を説明するための図である。なお、図２〜図５では、一つの電子部品内蔵基板１の製造方法を示しているが、実際には複数の電子部品内蔵基板１を一枚の支持基板上で形成した後に、それぞれの電子部品内蔵基板１に個片化する。したがって、図２〜図５は、一枚の支持基板上の一部を拡大して示しているものである。
まず、図２に示すように、電子部品２０を準備し、電子部品２０の隣り合う第２端子２２の間を接続する絶縁部材３０を形成する。電子部品２０の第１端子２１は５つに分割され、第２端子２２は２つに分割されている。絶縁部材３０は、例えば未硬化の状態の樹脂材料を電子部品２０の第２端子２２側に塗布した後、樹脂材料を硬化させることによって形成される。これにより、隣り合う第２端子２２の間に絶縁部材３０が充填され、且つ、第２端子２２の端面２２ｂが絶縁部材３０に覆われた状態となる。
次に、図３（ａ）に示すように、支持基板Ｗを準備し、支持基板Ｗ上に第２電極４２を形成するための導電層４２Ａ，４２Ｂを形成する。導電層４２Ｂは、第２電極４２に対応したパターンとなるように導電層４２Ａ上に形成される。導電層４２Ａ，４２Ｂの形成には、例えばスパッタ等の公知のプロセスを用いることができる。また、導電層４２Ｂのパターニングには、例えばエッチング等の公知のプロセスが用いられる。その後、図３（ｂ）に示すように、絶縁層１１の一部となる樹脂層１１Ａを導電層４２Ａ，４２Ｂ上に形成する。樹脂層１１Ａは、例えばフィルムラミネート法によって形成することができる。
次に、図４に示すように、樹脂層１１Ａ上に電子部品２０を搭載する。このとき、電子部品２０の第２端子２２の位置が導電層４２Ｂのパターンと整合するようにアライメントされる。
次に、図５（ａ）に示すように、電子部品２０を覆うように樹脂をラミネートする。これにより、絶縁層１１が形成され、電子部品２０が絶縁層１１に埋め込まれた状態となる。樹脂のラミネートは、例えば未硬化のフィルム状の樹脂を貼合わせ、加圧することによって行われる。その後、絶縁層１１上に第１電極４１となる導電層４１Ａを形成する。
次に、図５（ｂ）に示すように、支持基板Ｗ及び導電層４２Ａを取り除く。これにより、導電層４２Ｂが支持基板Ｗ及び導電層４２Ａから剥離され、絶縁層１１（基板１０の第２主面１０Ｂ）に導電層４２Ｂが形成された状態となる。その後、ビア導体４３，４４を形成するための孔４３Ａ，４４Ａを形成する。孔４３Ａは、それぞれの第１端子２１に対応した箇所に形成され、導電層４１Ａと第１端子２１との間において絶縁層１１を貫通している。孔４４Ａは、それぞれの第２端子２２に対応した箇所に形成され、導電層４２Ｂと第２端子２２との間において絶縁層１１及び絶縁部材３０を貫通している。孔４３Ａ，４４Ａは、例えばレーザーアブレーションによって形成することができる。
最後に、メッキ又はスパッタ等によって孔４３Ａ，４４Ａ内にビア導体４３，４４を形成し、導電層４１Ａのパターニングを行う。これにより、複数の第１電極４１及び複数の第２電極４２が形成される。その後、ダイシング等によって個片化を行うことにより、図１に示す電子部品内蔵基板１が得られる。
以上説明したように、電子部品内蔵基板１では、電子部品２０が複数の第２端子２２を有し、隣り合う第２端子２２の間には、絶縁層１１とは異なる熱膨張係数を有する材料によって構成された絶縁部材３０が設けられている。これにより、絶縁部材３０が設けられていない場合に比べ、電子部品内蔵基板１における内部応力及び外力等による電子部品２０の変形を抑制するように、絶縁部材３０によって第２端子２２を保持することができる。したがって、電子部品２０の強度が低下することを抑制することができ、電子部品２０の破損を抑制することが可能である。また、隣り合う第２端子２２の間に絶縁部材３０が設けることにより、第２端子２２同士の短絡を抑制することが可能である。
また、絶縁部材３０が設けられていることにより、電子部品内蔵基板１の製造過程におけるハンドリング等の際に電子部品２０が破損することを抑制することが可能である。
また、絶縁部材３０は、第２端子２２に対して第２主面１０Ｂ側（端面２２ｂ）にも設けられている。これにより、端面２２ａに加え、端面２２ｂにおいても第２端子２２と絶縁部材３０とが接続されるので、絶縁部材３０によって第２端子２２がより強力に保持される。したがって、電子部品２０の強度が低下することをより確実に抑制することができ、電子部品２０の破損をより確実に抑制することが可能である。
また、絶縁部材３０を構成する材料の熱膨張係数は、絶縁層１１を構成する材料の熱膨張係数より小さく、第２端子２２を構成する材料の熱膨張係数より大きい。このように、相対的に大きい絶縁層１１の熱膨張係数、及び、相対的に小さい第２端子２２の熱膨張係数の中間の熱膨張係数を有する材料によって絶縁部材３０を構成することにより、絶縁層１１を構成する材料の熱膨張係数と第２端子２２を構成する材料の熱膨張係数との差に起因する応力を緩和することができる。したがって、電子部品内蔵基板１における応力によって電子部品２０が破損することを抑制することが可能である。
（第２実施形態）
次に、図６を参照して本発明の第２実施形態に係る電子部品内蔵基板２について説明する。図６は、本発明の第２実施形態に係る電子部品内蔵基板の一部を概略的に示す断面図である。図６に示すように、電子部品内蔵基板２は、電子部品内蔵基板１と同様に、絶縁層１１を含む基板１０と、基板１０に内蔵された電子部品２０と、絶縁部材３０と、を備えている。電子部品内蔵基板２が電子部品内蔵基板１と相違する点は、基板１０が絶縁層１１に内蔵されたコア１２を更に有している点である。コア１２には、第１主面１０Ａ側から第２主面１０Ｂ側へ貫通する貫通孔１３が設けられており、電子部品２０は、貫通孔１３内に配置されている。また、絶縁層１１は貫通孔１３内に充填されており、電子部品２０とコア１２との間には絶縁層１１が介在していて、電子部品２０の第２端子２２は絶縁層１１に埋め込まれた状態である。なお、電子部品内蔵基板２においても、基板１０の第１主面１０Ａ及び第２主面１０Ｂは絶縁層１１の主面に相当する。コア１２は、例えばシリコン（Ｓｉ）、ガラス（ＳｉＯ２）、又は樹脂基板等によって構成される。
続いて、図７〜図９を参照して、電子部品内蔵基板２の製造方法について説明する。図７〜図９は、図６に示す電子部品内蔵基板の製造方法を説明するための図である。なお、図７〜図９では、一つの電子部品内蔵基板２の製造方法を示しているが、実際には複数の電子部品内蔵基板２を一枚の支持基板上で形成した後に、それぞれの電子部品内蔵基板２に個片化する。したがって、図７〜図９は、一枚の支持基板上の一部を拡大して示しているものである。
まず、図７に示すように、貫通孔１３が設けられたコア１２を準備する。また、図２に示す電子部品２０を準備する。貫通孔１３は、例えばエッチング等の公知のプロセスによって形成することができる。
次に、図８に示すように、支持基板Ｗにコア１２を仮固定し、コア１２の貫通孔１３内に電子部品２０を配置して仮固定する。支持基板Ｗとしては、例えば粘着性を有する搭載用仮固定材等を用いることができる。
次に、図９に示すように、絶縁層１１を形成する。絶縁層１１は、例えば、支持基板Ｗに仮固定されたコア１２及び電子部品２０に対して未硬化の状態の樹脂材料を塗布し、樹脂材料を硬化させた後に支持基板Ｗを取り除くことによって形成される。これにより、コア１２及び電子部品２０が絶縁層１１に内蔵された状態となる。
最後に、第１主面１０Ａ及び第２主面１０Ｂのそれぞれにビア導体４３，４４を形成するための孔４３Ａ，４４Ａを形成する。その後、第１主面１０Ａ側の孔４３Ａ及び第２主面１０Ｂ側の孔４４Ａを埋めるようにそれぞれ導電層を形成し、パターニングを行う。これにより、第１電極４１、第２電極４２、及びビア導体４３，４４が形成され、図６に示す電子部品内蔵基板２が得られる。
以上説明したように、電子部品内蔵基板２が電子部品内蔵基板１と相違する点は、基板１０がコア１２を更に有している点であるので、電子部品内蔵基板２においても電子部品内蔵基板１と同様の効果を得ることができる。すなわち、電子部品内蔵基板２においても、電子部品２０が複数の第２端子２２を有し、隣り合う第２端子２２の間には、当該隣り合う第２端子２２の両方に接し、絶縁層１１とは異なる材料によって構成された絶縁部材３０が設けられている。これにより、絶縁部材３０が設けられていない場合に比べ、電子部品内蔵基板１における内部応力及び外力等による電子部品２０の変形を抑制するように、絶縁部材３０によって第２端子２２を保持することができる。したがって、電子部品２０の強度が低下することを抑制することができ、電子部品２０の破損を抑制することが可能である。また、隣り合う第２端子２２の間に絶縁部材３０を設けることにより、第２端子２２同士の短絡を抑制することが可能である。
また、電子部品内蔵基板２においては、基板１０は、絶縁層１１に内蔵されたコア１２を更に有し、コア１２には、第１主面１０Ａ側から第２主面１０Ｂ側へ貫通する貫通孔１３が設けられ、電子部品２０は貫通孔１３内に配置されている。これにより、基板１０が絶縁層１１のみを含む場合に比べ、コア１２によって基板１０の強度を高めることができる。したがって、電子部品内蔵基板２全体の強度向上を図ることが可能である。
以上、本発明の実施形態について説明してきたが、本発明は上記の実施形態に限定されず、種々の変更を行うことができる。
上記の実施形態において、絶縁部材３０は第２端子２２の端面２２ｂの全面を覆うように構成されていたが、絶縁部材３０は端面２２ｂの全面を覆っていなくてもよい。図１０は、変形例に係る電子部品内蔵基板の一部を概略的に示す断面図である。図１０に示す電子部品内蔵基板３のように、絶縁部材３０は、端面２２ｂの一部のみを覆うように設けられていてもよい。なお、この場合、隣り合う第２端子２２の間の距離をＬ１とし、一つの第２端子の端面２２ｂ上に設けられた絶縁部材３０の長さをＬ２とした場合、Ｌ２／Ｌ１の値は１．１より大きいことが好ましい。この場合、第２端子２２と絶縁部材３０との密着性を更に向上させることができる。
また、絶縁部材３０は、少なくとも隣り合う第２端子２２の端面２２ａ同士の間に設けられていればよく、第２端子２２の端面２２ｂを覆っていなくてもよい。更に、絶縁部材３０は、隣り合う第２端子２２の間に充填されず、第２端子２２の端面２２ａ、及び、隣り合う第２端子２２の間において露出する容量部２３の表面に沿うように設けられていてもよい。
また、電子部品内蔵基板は、熱膨張係数の違いに起因する応力を緩和することを目的として、コア１２と第２端子２２との間にも絶縁部材３０が設けられていてもよい。図１１は、変形例に係る電子部品内蔵基板の一部を概略的に示す断面図である。図１１に示す電子部品内蔵基板４のように、絶縁部材３０は、隣り合う第２端子２２の間及び第２端子２２の端面２２ｂに加え、コア１２に対向する第２端子２２の端面にも設けられている。この場合、コア１２と第２端子２２との間に介在する絶縁層１１の量を低減することができるので、絶縁層１１を構成する材料の熱膨張係数と第２端子２２を構成する材料の熱膨張係数との差に起因する応力を更に緩和することができる。
また、第２端子２２には焼結処理がなされていてもよい。これにより、焼結処理がなされていない場合に比べ、第２端子２２の端面２２ａ及び端面２２ｂの表面粗さを大きくすることができる。したがって、アンカー効果等により第２端子２２と絶縁部材３０との密着性を向上させることができる。
また、上記実施形態では、電子部品内蔵基板内の電子部品２０について、第１端子２１が５つに分割され、第２端子２２が２つに分割されている例について説明したが、第１端子２１及び第２端子２２はそれぞれ複数に分割されていればよく、その数及び形状は上記実施形態に限定されず、適宜変更することができる。第２端子２２が３つ以上に分割されている場合、全ての第２端子２２に対して、隣り合う第２端子２２の間に絶縁部材３０を設けてもよいし、一部の第２端子２２のみに対して、隣り合う第２端子２２の間に絶縁部材３０を設けてもよい。なお、一部の第２端子２２のみに対して絶縁部材３０を設ける場合においても、電子部品２０の強度が低下することを抑制し、電子部品２０の破損を抑制する効果を得ることができる。
１，２，３，４…電子部品内蔵基板、１０…基板、１０Ａ…第１主面、１０Ｂ…第２主面、１１…絶縁層、１２…コア、１３…貫通孔、２０…電子部品、２０…電子部品、２１…第１端子、２２…第２端子、２３…容量部、３０…絶縁部材、４１…第１電極、４２…第２電極、４３，４４…ビア導体。

Claims (3)

  1. 絶縁層を含み、第１主面及び前記第１主面の反対側に第２主面を有する基板と、
    前記基板に内蔵され、前記第１主面側に設けられた複数の第１端子、前記第２主面側に設けられた複数の第２端子、及び前記複数の第１端子と前記複数の第２端子との間に設けられた容量部を有する電子部品と、を備え、
    前記電子部品は、少なくとも前記第２端子の一部が前記絶縁層に埋め込まれ、
    隣り合う前記第２端子の間に、当該隣り合う前記第２端子の両方に接するように絶縁部材が設けられ、
    前記絶縁部材は、前記第２端子に対して前記第２主面側にも設けられ、
    前記絶縁部材と前記絶縁層とは、互いに異なる熱膨張係数を有する材料によって構成されている、電子部品内蔵基板。
  2. 前記絶縁部材を構成する材料の熱膨張係数は、前記絶縁層を構成する材料の熱膨張係数より小さく、前記第２端子を構成する材料の熱膨張係数より大きい、請求項１に記載の電子部品内蔵基板。
  3. 前記基板は、前記絶縁層に内蔵されたコアを更に有し、
    前記コアには、前記第１主面側から前記第２主面側へ貫通する貫通孔が設けられ、
    前記電子部品は前記貫通孔内に配置されている、請求項１または２に記載の電子部品内蔵基板。
JP2017024158A 2017-02-13 2017-02-13 電子部品内蔵基板 Active JP6862886B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017024158A JP6862886B2 (ja) 2017-02-13 2017-02-13 電子部品内蔵基板
US15/891,637 US10483345B2 (en) 2017-02-13 2018-02-08 Electronic component embedded substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017024158A JP6862886B2 (ja) 2017-02-13 2017-02-13 電子部品内蔵基板

Publications (2)

Publication Number Publication Date
JP2018133361A JP2018133361A (ja) 2018-08-23
JP6862886B2 true JP6862886B2 (ja) 2021-04-21

Family

ID=63105489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017024158A Active JP6862886B2 (ja) 2017-02-13 2017-02-13 電子部品内蔵基板

Country Status (2)

Country Link
US (1) US10483345B2 (ja)
JP (1) JP6862886B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7056290B2 (ja) * 2018-03-23 2022-04-19 Tdk株式会社 薄膜キャパシタ、及び薄膜キャパシタの製造方法
CN109548283A (zh) * 2018-10-16 2019-03-29 欣强电子（清远）有限公司 一种电容板的设计方法
EP3654264A1 (en) 2018-11-14 2020-05-20 Mastercard International Incorporated Credential management for mobile devices
US11277917B2 (en) 2019-03-12 2022-03-15 Advanced Semiconductor Engineering, Inc. Embedded component package structure, embedded type panel substrate and manufacturing method thereof
EP3709779A1 (en) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
US10950551B2 (en) 2019-04-29 2021-03-16 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
US11296030B2 (en) 2019-04-29 2022-04-05 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2616569B2 (ja) 1994-09-29 1997-06-04 日本電気株式会社 半導体集積回路装置の製造方法
JP3369827B2 (ja) 1995-01-30 2003-01-20 株式会社東芝 半導体装置及びその製造方法
US5822175A (en) 1995-04-13 1998-10-13 Matsushita Electronics Corporation Encapsulated capacitor structure having a dielectric interlayer
US6027947A (en) 1996-08-20 2000-02-22 Ramtron International Corporation Partially or completely encapsulated top electrode of a ferroelectric capacitor
JPH1093041A (ja) 1996-09-13 1998-04-10 Toshiba Corp 半導体記憶装置
JP2000138350A (ja) 1998-10-30 2000-05-16 Sharp Corp 半導体記憶装置の製造方法
JP4432207B2 (ja) 2000-05-25 2010-03-17 パナソニック株式会社 コンデンサ
JP4827299B2 (ja) 2001-01-26 2011-11-30 富士通株式会社 キャパシタ及び半導体装置
US6624501B2 (en) 2001-01-26 2003-09-23 Fujitsu Limited Capacitor and semiconductor device
JP2004079801A (ja) 2002-08-19 2004-03-11 Fujitsu Ltd コンデンサ装置及びその製造方法
US7161793B2 (en) 2002-11-14 2007-01-09 Fujitsu Limited Layer capacitor element and production process as well as electronic device
JP3966208B2 (ja) 2002-11-14 2007-08-29 富士通株式会社 薄膜キャパシタおよびその製造方法
JP4523299B2 (ja) 2003-10-31 2010-08-11 学校法人早稲田大学 薄膜コンデンサの製造方法
JP2004320043A (ja) * 2004-05-24 2004-11-11 Ngk Spark Plug Co Ltd コンデンサ及びその製造方法
JP4499731B2 (ja) 2004-07-15 2010-07-07 富士通株式会社 容量素子とその製造方法、及び半導体装置
JP4512497B2 (ja) 2005-01-31 2010-07-28 イビデン株式会社 コンデンサ内蔵パッケージ基板及びその製法
WO2006117912A1 (ja) 2005-04-27 2006-11-09 Murata Manufacturing Co., Ltd 薄膜キャパシタおよびその製造方法
JP5160052B2 (ja) * 2006-06-16 2013-03-13 日本特殊陶業株式会社 配線基板、キャパシタ
JP4956947B2 (ja) 2005-09-16 2012-06-20 株式会社村田製作所 薄膜キャパシタ
JP4674606B2 (ja) 2005-10-18 2011-04-20 株式会社村田製作所 薄膜キャパシタ
JP4997757B2 (ja) 2005-12-20 2012-08-08 富士通株式会社 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板
JP4738299B2 (ja) 2006-09-20 2011-08-03 富士通株式会社 キャパシタ、その製造方法、および電子基板
JP2008153497A (ja) 2006-12-19 2008-07-03 Murata Mfg Co Ltd 誘電体薄膜キャパシタの製造方法
JP5098422B2 (ja) 2007-04-27 2012-12-12 株式会社村田製作所 薄膜電子部品
JP2009194096A (ja) 2008-02-13 2009-08-27 Murata Mfg Co Ltd 部品内蔵基板、及びそれを用いた部品パッケージ
JP2010225849A (ja) 2009-03-24 2010-10-07 Murata Mfg Co Ltd 薄膜キャパシタ
JP5407775B2 (ja) 2009-03-31 2014-02-05 Ｔｄｋ株式会社 薄膜コンデンサの製造方法及び薄膜コンデンサ
EP2453475A4 (en) 2009-07-09 2016-05-11 Murata Manufacturing Co ANTI MELTING ELEMENT
JP5299158B2 (ja) 2009-08-11 2013-09-25 株式会社村田製作所 誘電体薄膜素子
JP5234521B2 (ja) 2009-08-21 2013-07-10 Ｔｄｋ株式会社 電子部品及びその製造方法
JP5287644B2 (ja) 2009-09-30 2013-09-11 Ｔｄｋ株式会社 薄膜コンデンサ
JP5158061B2 (ja) 2009-11-30 2013-03-06 Ｔｄｋ株式会社 薄膜コンデンサ
JPWO2011121993A1 (ja) * 2010-03-30 2013-07-04 株式会社村田製作所 部品集合体
JP6430686B2 (ja) 2012-10-30 2018-11-28 株式会社村田製作所 薄膜キャパシタおよびその製造方法
KR101514539B1 (ko) * 2013-08-29 2015-04-22 삼성전기주식회사 전자부품 내장기판
JP6519112B2 (ja) 2014-07-24 2019-05-29 Tdk株式会社 薄膜キャパシタ
JP2016046454A (ja) 2014-08-26 2016-04-04 太陽誘電株式会社 薄膜電子部品
JP6233445B2 (ja) 2016-04-26 2017-11-22 株式会社村田製作所 電子部品

Also Published As

Publication number Publication date
US20180233553A1 (en) 2018-08-16
JP2018133361A (ja) 2018-08-23
US10483345B2 (en) 2019-11-19

Similar Documents

Publication Publication Date Title
JP6862886B2 (ja) 電子部品内蔵基板
JP6351159B2 (ja) 積層セラミック電子部品及びその実装基板並びに製造方法
JP2021153206A (ja) 積層セラミック電子部品及びその実装基板
JP5924461B1 (ja) 複合電子部品
JP6880525B2 (ja) コイル電子部品およびコイル電子部品の製造方法
JP4708407B2 (ja) キャパシタ内蔵型印刷回路基板及びその製造方法
JP6927544B2 (ja) 薄膜キャパシター及びその製造方法
JP6750462B2 (ja) 薄膜コンデンサ及び電子部品内蔵基板
JP7089426B2 (ja) 積層セラミック電子部品、積層セラミック電子部品の製造方法及び電子部品内蔵基板
JP6822192B2 (ja) 電子部品内蔵基板
KR102348374B1 (ko) 박막 콘덴서 및 박막 콘덴서의 제조 방법
KR102356125B1 (ko) 전자 부품 내장 기판
JP6897139B2 (ja) 電子部品内蔵基板及び基板実装構造体
US10278290B2 (en) Electronic component embedded substrate
JP6822730B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP2018137311A (ja) 薄膜キャパシタ
JP7063019B2 (ja) 薄膜コンデンサの製造方法及び薄膜コンデンサ
JP2000340448A (ja) 積層セラミックコンデンサ
JP5061895B2 (ja) キャパシタ及びそれを内蔵した配線基板
JP6591771B2 (ja) 積層コンデンサ
JP7347021B2 (ja) 薄膜ｌｃフィルタ及びその製造方法
JP6904085B2 (ja) 電子部品内蔵基板
JP6551212B2 (ja) 配線基板、配線基板の製造方法及び電子装置
JP2006186096A (ja) 誘電体積層構造体の製造方法
JP2007106007A (ja) 積層体及び電気回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210315

R150 Certificate of patent or registration of utility model

Ref document number: 6862886

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150