JP2010157690A - 電子部品実装用基板及び電子部品実装用基板の製造方法 - Google Patents

Abstract

【課題】実装信頼性が高い電子部品実装用基板を提供する。
【解決手段】支持層４０の第１面上に形成されている有機絶縁層３０と、上記有機絶縁層３０の表面のうち上記支持層４０の第１面に接する第２面上、又は、上記有機絶縁層３０の第２面側の内部に形成されている第１導体回路３１と、上記有機絶縁層３０において上記第２面とは反対側に位置する第１面上に形成されている無機絶縁層２０と、上記無機絶縁層２０の内部に形成されている第２導体回路２１と、上記電子部品を実装するためのパッド２２と、上記有機絶縁層３０の内部に形成されていて、上記第２導体回路２１と上記第１導体回路３１とを電気的に接続するビア導体３２と、上記支持層４０において上記第１面とは反対側に位置する第２面側に形成されている導体と、上記支持層４０内に設けられており、上記第１導体回路３１と上記導体とを電気的に接続する導体ポスト４１と、からなる。
【選択図】図２

Description

本発明は、電子部品実装用基板及び電子部品実装用基板の製造方法に関する。

ロジック、メモリなどの半導体素子が実装される中間基板として、インターポーザーと呼ばれる電子部品実装用基板が用いられている。

特許文献１には、シリコン基板上に微細配線が形成された半導体装置用基板が開示されている。特許文献１に記載の基板においては、シリコン基板中に、シリコン基板の表面と裏面との間を接続する実装端子が形成されている。

特開２００３−２４９６０１号公報

特許文献１に示された半導体装置用基板の実施形態では、異方性エッチングにより角錐形状の実装端子が形成され、角錐形状の実装端子の先端は半導体素子の電極端子に接続される。しかしながら、実装対象である半導体素子の電極がファインピッチになるに伴い、それに追従した実装端子の形成は困難となる。
また、半導体装置用基板をそのシリコン基板側でプリント配線基板に実装した場合、プリント配線基板とシリコン基板との熱膨張係数の差が大きいため、その差に起因して発生する応力により例えば接続端子（バンプ）にクラックが生じ、半導体素子の実装信頼性が低くなってしまうという問題があった。
また、シリコン基板を有する分だけ半導体装置用基板の厚さが厚くなってしまい、装置全体の高さが大きくなってしまうという問題があった。

本発明は、上記のような問題に鑑み、電極のピッチが狭い半導体素子を一方の面に実装することができ、かつ、他方の面でプリント配線基板に実装した場合の実装信頼性が高い電子部品実装用基板を提供することを目的とする。また、シリコン基板を有さず、実装高さを小さくすることができる電子部品実装用基板を提供することを目的とする。
また、上記特徴を有する電子部品実装用基板の製造方法を提供することを目的とする。

すなわち、請求項１に記載の電子部品実装用基板は、プリント配線基板と電子部品との間に介在される電子部品実装用基板であって、
樹脂からなる支持層と、
上記支持層の第１面上に形成されている少なくとも１層の有機絶縁層と、
上記有機絶縁層の表面のうち上記支持層の第１面に接する第２面上、又は、上記有機絶縁層の第２面側の内部に形成されている第１導体回路と、
上記有機絶縁層において上記第２面とは反対側に位置する第１面上に形成されている無機絶縁層と、
上記無機絶縁層の内部に形成されている第２導体回路と、
上記無機絶縁層の内部に形成されていて、上記電子部品を実装するためのパッドと、
上記有機絶縁層の内部に形成されていて、上記第２導体回路と上記第１導体回路とを電気的に接続するビア導体と、
上記支持層において上記第１面とは反対側に位置する第２面側に形成されている導体と、上記支持層内に設けられており、上記第１導体回路と上記導体とを電気的に接続する導体ポストと、からなることを特徴とする。

請求項１に記載の電子部品実装用基板においては、樹脂からなる支持層が設けられており、支持層内には導体ポストが設けられている。
そして、電子部品実装用基板の支持層の第２面側で、電子部品実装用基板をプリント配線基板に実装することができる。このため、電子部品実装用基板とプリント配線基板との間の熱膨張係数の差に起因して発生する応力が導体ポストにより緩和される。このため、例えば、電子部品実装用基板をプリント配線基板に実装する際に用いられるバンプに応力が集中することがほとんどなくなり、バンプにクラックが入ることを抑制することが可能となる。その結果、電子部品実装用基板の実装信頼性を確保することが可能となる。
一方、支持層の第１面側には有機絶縁層が設けられ、さらに有機絶縁層上には無機絶縁層が設けられている。そして、無機絶縁層の内部には電子部品を実装するためのパッドが設けられている。このパッドは無機絶縁層の内部に形成された第２導体回路を用いた微細配線により配線されたものであり、ファインピッチ化されている。
そのため、無機絶縁層の内部に形成されたパッドに電子部品、特にファインピッチの端子（電極）を有する半導体素子を実装させることができる。

また、無機絶縁層内部には微細配線を形成することができるため、無機絶縁層内部に第２導体回路を用いた微細配線を形成することによって、層数を増やして徐々に配線をファンアウトさせる必要がなく、少ない層数で電子部品の端子のファイン化に対応することが可能となる。

また、半導体素子等の電子部品は通常シリコン等の無機材料からなるため、電子部品が無機絶縁層に近接して電子部品実装用基板に実装された場合には、電子部品と電子部品実装用基板の間の熱膨張係数の差が小さく、実装信頼性が高くなる。

請求項２に記載の電子部品実装用基板では、上記導体ポストのアスペクト比は、４．０〜６．５である。
このような構成であると、電子部品実装用基板とプリント配線基板との間の熱膨張係数の差に起因して発生する応力を容易に緩和することが可能となる。

請求項３に記載の電子部品実装用基板では、第１導体回路は、第２導体回路よりも厚さが厚い。
また、請求項４に記載の電子部品実装用基板では、第１導体回路は、第２導体回路よりも断面積が大きい。
第１導体回路を構成する配線の厚さが厚いか、断面積が大きいと、第１導体回路の配線抵抗が第２導体回路と比較して小さくなる。このため、無機絶縁層内の第２導体回路のみで半導体素子とプリント配線基板との配線を行う場合と比較して、電子部品実装用基板全体の配線抵抗を小さくすることができる。

請求項５に記載の電子部品実装用基板では、上記有機絶縁層のうち、最も無機絶縁層に近い側に位置する有機絶縁層の内部にはビア導体のみが形成されており、導体回路が形成されていない。
最も無機絶縁層に近い側に位置する有機絶縁層（最外層の有機絶縁層）は、電子部品の発熱に起因する熱履歴の影響を最も受けやすい。その結果、仮に最外層の有機絶縁層内に導体回路が存在する場合は、導体回路を形成する金属と有機絶縁層との間の熱膨張係数の差により、例えば導体回路のエッジ部分を起点として有機絶縁層内にクラックが入る可能性が高い。上記構成である場合には、最外層の有機絶縁層内に導体回路が形成されていない
ことから、そうしたクラックが生じることはほとんどない。

請求項６に記載の電子部品実装用基板において、上記ビア導体は、上記有機絶縁層の第２面から第１面に向かって断面積が小さくなるようにテーパした側面を有する。
このような構成であると、ビア導体の頂部は緩やか（鈍角）な形状となる。このため、例えば電子部品の発熱によって有機絶縁層に内部応力が発生したとしても、ビア導体の頂部に集中する応力は緩和される。その結果、ビア導体の頂部を基点として有機絶縁層内にクラックが生じることを効果的に抑制することができる。

請求項７に記載の電子部品実装用基板では、上記支持層は、その３０℃におけるヤング率が１０〜１０００ＭＰａである材料からなる。
支持層のヤング率が上記範囲内であると、支持層を設けることによって電子部品実装用基板の強度をより良好に保つことができる。

請求項８に記載の電子部品実装用基板の製造方法は、支持基板上に無機絶縁層を形成すること、
上記無機絶縁層の内部に第２導体回路及びパッドを形成すること、
上記無機絶縁層上に少なくとも１層の有機絶縁層を形成すること、
上記有機絶縁層の内部又は上記有機絶縁層の上に第１導体回路を形成するとともに、上記第２導体回路と上記第１導体回路とを電気的に接続するビア導体を形成すること、
上記有機絶縁層の上に支持層を形成すること、
上記支持層上に導体を形成するとともに、上記支持層内に上記導体と上記第１導体回路とを電気的に接続する導体ポストを形成すること、
上記支持基板を剥離すること、
とからなることを特徴とする。
上記工程によると、一方の面にファインピッチの端子（電極）を有する半導体素子を実装することができ、かつ、他方の面にプリント配線基板を実装した場合の実装信頼性が高い電子部品実装用基板を製造することができる。

請求項９に記載の電子部品実装用基板の製造方法では、上記第１導体回路をセミアディティブ法により形成する。
セミアディティブ法を用いることによって、第２導体回路よりも単位長さ当たりの配線抵抗が小さい第１導体回路を簡便且つ低コストで形成することができる。

請求項１０に記載の電子部品実装用基板の製造方法では、上記支持層の内部に上記第１導体回路の一部を露出させる開口を形成した後、上記開口内に導体ポストを形成する。
上記工程によると、アスペクト比の大きい導体ポストであっても良好に形成することができる。

請求項１１に記載の電子部品実装用基板の製造方法では、上記第２導体回路をダマシン法により形成する。
ダマシン法を用いることによって、微細な引き回しを行う第２導体回路を精度よく形成することができる。さらに、平坦性の高い配線を形成することが可能となる。

請求項１２に記載の電子部品実装用基板は、プリント配線基板と電子部品との間に介在される電子部品実装用基板であって、
樹脂からなる支持層と、
上記支持層の第１面上に形成されている少なくとも１層の有機絶縁層と、
上記有機絶縁層の表面のうち上記支持層の第１面に接する第２面上、又は、上記有機絶縁層の第２面側の内部に形成されている第１導体回路と、
上記有機絶縁層において上記第２面とは反対側に位置する第１面上に形成されているキャパシタと、
上記支持層において上記第１面とは反対側に位置する第２面側に形成されている導体と、上記支持層内に設けられており、上記第１導体回路と上記導体とを電気的に接続する導体ポストと、を備え、
上記キャパシタは、開口部を有する下部電極と、上記下部電極上に形成された誘電体層と、上記誘電体層上に形成され開口部を有する上部電極とからなり、
上記下部電極及び上記上部電極の一方が半導体素子の電源ラインに接続されるとともに、他方がグランドラインに接続されることを特徴とする。

このような構成であると、半導体素子を実装した際にキャパシタが半導体素子の直下に位置することとなる。そのため、半導体素子に対して最短距離で瞬時に電源供給を行うことが可能となり、デカップリング効果が得られる。その結果、半導体素子の誤作動を防止することができる。

請求項１３に記載の電子部品実装用基板は、上記下部電極の開口部を通過して上記上部電極に接続される第１導体と、上記上部電極の開口部を通過して上記下部電極に接続される第２導体とを備える。

請求項１４に記載の電子部品実装用基板では、上記誘電体層は、単一金属酸化物よりなる。

図１は、本発明の電子部品実装用基板が用いられる態様の一例を模式的に示す断面図である。 図２は、本発明の電子部品実装用基板の一例の一部分を模式的に示す断面図である。 図３は、図２に示す電子部品実装用基板に電子部品が実装され、さらにプリント配線基板に電子部品実装用基板が実装された形態の一例を模式的に示す断面図である。 図４（ａ）、図４（ｂ）、図４（ｃ）及び図４（ｄ）は、第一実施形態の電子部品実装用基板の製造工程の一部を模式的に示す断面図である。 図５（ａ）、図５（ｂ）及び図５（ｃ）は、第一実施形態の電子部品実装用基板の製造工程の一部を模式的に示す断面図である。 図６（ａ）、図６（ｂ）及び図６（ｃ）は、第一実施形態の電子部品実装用基板の製造工程の一部を模式的に示す断面図である。 図７（ａ）及び図７（ｂ）は、第一実施形態の電子部品実装用基板の製造工程の一部を模式的に示す断面図である。 図８（ａ）及び図８（ｂ）は、第一実施形態の電子部品実装用基板の製造工程の一部を模式的に示す断面図である。 図９（ａ）及び図９（ｂ）は、第一実施形態の電子部品実装用基板の製造工程の一部を模式的に示す断面図である。 図１０（ａ）及び図１０（ｂ）は、第一実施形態の電子部品実装用基板の製造工程の一部を模式的に示す断面図である。 図１１（ａ）及び図１１（ｂ）は、第一実施形態の電子部品実装用基板に電子部品を実装し、さらに電子部品実装用基板をプリント配線基板に実装する工程を模式的に示す断面図である。 図１２は、本発明の電子部品実装用基板の別の一例の一部分を模式的に示す断面図である。 図１３（ａ）及び図１３（ｂ）は、第二実施形態の電子部品実装用基板の製造工程の一部を模式的に示す断面図である。 図１４は、第二実施形態の電子部品実装用基板の製造工程の一部を模式的に示す断面図である。 図１５は、本発明の電子部品実装用基板の別の一例の一部分を模式的に示す断面図である。 図１６は、本発明の電子部品実装用基板の別の一例の一部分を模式的に示す断面図である。 図１７（ａ）、図１７（ｂ）及び図１７（ｃ）は、第四実施形態の電子部品実装用基板の製造工程の一部を模式的に示す断面図である。 図１８（ａ）、図１８（ｂ）及び図１８（ｃ）は、第四実施形態の電子部品実装用基板の製造工程の一部を模式的に示す断面図である。 図１９は、第四実施形態の電子部品実装用基板の製造工程の一部を模式的に示す断面図である。 図２０は、本発明の電子部品実装用基板の別の一例の一部分を模式的に示す断面図である。 図２１（ａ）及び図２１（ｂ）は、第五実施形態の電子部品実装用基板の製造工程の一部を模式的に示す断面図である。

（第一実施形態）
以下、本発明の実施形態を説明する。
図１は、本発明の電子部品実装用基板が用いられる態様の一例を模式的に示す断面図である。
本実施形態の電子部品実装用基板１は、図１に示すように、電子部品２００（各電子部品は、ロジック及び／又はメモリ等の半導体素子を含む）とプリント配線基板１００との間に配置されている。
電子部品２００と電子部品実装用基板１は、例えばバンプ６１を介して接続されている。電子部品実装用基板１とプリント配線板１００は、例えばバンプ５１を介して接続されている。

図２は、本発明の電子部品実装用基板の一例の一部分を模式的に示す断面図である。

本実施形態の電子部品実装用基板１は、図２の下側から、支持層４０、有機絶縁層３０、無機絶縁層２０を有する。
なお、図２において支持層４０、有機絶縁層３０及び無機絶縁層２０の上側の面をそれぞれの層の第１面ということとし、下側の面をそれぞれの層の第２面ということとする。

支持層４０の第１面側であって有機絶縁層３０の第２面上（図２における下側）には第１導体回路３１が形成されている。支持層４０の第２面上（図２における下側）には導体５７（図２では第３導体回路５６及びパッド５５）が形成されている。そして、支持層４０の内部には導体ポスト４１が設けられている。この導体ポスト４１により、第１導体回路３１と導体５７とが電気的に接続されている。
保護膜５０には、導体５７の一部を露出する開口５３が形成されていて、導体５７のうち、開口５３から露出される部分がパッド５５として機能する。パッド５５上には、バリアメタル層５４が形成されている。そして、パッド５５上には、バリアメタル層５４を介してバンプ５１が形成されている。このバンプ５１を介して、電子部品実装用基板１がプリント配線基板１００に実装されている（図３参照）。

無機絶縁層２０は、ＳｉＯ_２（二酸化珪素）からなる。無機絶縁層２０の内部には、電子部品を実装するためのパッド２２及び第２導体回路２１が設けられている。無機絶縁層２
０上に形成されているＳｉ_３Ｎ_４層６０は、保護膜として機能する層であり、Ｓｉ_３Ｎ_４層６０にはパッド２２の一部を露出する開口６４が形成されている。パッド２２上には、バリアメタル層６５が形成されている。そして、パッド２２上には、バリアメタル層６５を介してバンプ６１が形成されている。このバンプ６１を介して、電子部品２００が電子部品実装用基板１に実装されている。（図３参照）。
また、第２導体回路２１（パッド２２）と第１導体回路３１とは、有機絶縁層３０の内部に設けられたビア導体３２により電気的に接続されている。

以下、これら各部位の詳細について、図２を参照して、下側から順次説明する。

まず、支持層４０及び導体ポスト４１について説明する。
支持層４０は、樹脂からなる層であり、支持層４０の材料としては、エポキシ樹脂、イミド系樹脂、フェノール樹脂、シリコーン樹脂等の熱硬化性樹脂や、ポリオレフィン系樹脂、ビニル系樹脂、イミド系樹脂等の熱可塑性樹脂にゴム系成分（ポリブタジエン、シリコーンゴム、ウレタン、ＳＢＲ、ＮＢＲなど）及びシリカ、アルミナ、ジルコニアなどの無機成分が分散したものが挙げられる。
また、支持層の材料である樹脂の３０℃におけるヤング率は１０〜１０００ＭＰａとなっている。

導体ポスト４１は、支持層４０内に形成された柱状の導体であり、銅めっき及び銅めっきの下のシード層１４１からなる。
一般的に有機材料からなるプリント配線基板と、一般的に無機材料からなる電子部品とを電子部品実装用基板のそれぞれの面に接続すると、上記有機材料と上記無機材料の熱膨張率差に起因して、温度変化による歪みが発生する。しかしながら、支持層内に柱状の導体ポストを設けることによってその歪みが緩和される。その結果、バンプに応力が集中することがほとんどなくなり、バンプにクラックが入ることを抑制することが可能となる。

導体ポストの高さ（厚さ）は、２０〜４００μｍであることが望ましい。
導体ポストの高さが２０μｍ以上であると、電子部品実装用基板とプリント配線基板との間の熱膨張係数の差に起因して発生する応力を緩和しやすくなる。
また、導体ポストの高さを４００μｍ以下とすると、めっきにより導体ポストを容易に形成することができるために好ましい。

導体ポストの径は、１０〜２００μｍであることが望ましい。また、導体ポストのアスペクト比（高さ／径）は４．０〜６．５であることが望ましい。
なお、導体ポストの径は、導体ポストが円柱形状であるときはその底面の直径であり、他の形状のときはその形状の重心を通る最大の径として定める。

次に、有機絶縁層３０、第１導体回路３１及びビア導体３２について説明する。
本実施形態における有機絶縁層３０は、有機材料よりなり、支持層４０の第１面上に形成されている。この有機絶縁層３０は、開口３６を有し、開口３６にはビア導体３２が形成されている。さらに、有機絶縁層３０の第２面（有機絶縁層３０の面であって支持層４０の第１面側の面）上には、第１導体回路３１が形成されている。

有機絶縁層３０は、熱硬化性樹脂、感光性樹脂、熱硬化性樹脂の一部に感光性基が付与された樹脂、熱可塑性樹脂、又は、これらの樹脂を含む樹脂複合体等からなる層である。
具体的には、感光性ポリイミド樹脂からなることが望ましい。

第１導体回路３１及びビア導体３２は、銅めっき及び銅めっきの下のシード層１３１からなる。シード層の構成の一例については本実施形態の電子部品実装用基板の製造方法の項
で説明する。

本実施形態において、第１導体回路３１及びビア導体３２は例えばセミアディティブ法によって形成されており、第１導体回路３１を構成する配線のＬ／Ｓは後述する第２導体回路２１を構成する配線のＬ／Ｓと比べて大きくなっている。本実施形態における第１導体回路を構成する配線のＬ／Ｓは、Ｌ／Ｓ＝３μｍ／３μｍだが、これに限定されるものではない。第１導体回路を構成する配線の本数及び第１導体回路が形成される領域の面積等に応じて適宜決定すればよい。

第１導体回路３１は、第２導体回路２１よりも厚さが大きい。本実施形態における第１導体回路３１の厚さは、特に限定されるものではないが、２μｍより大きく、３０μｍ以下であることが好ましい。第１導体回路３１の厚さがこの範囲の場合、電子部品実装用基板の反りを抑制しつつ、第１導体回路３１の配線抵抗を低減させることが可能となる。加えて、電子部品実装用基板の厚さが増大することもない。なお、第１導体回路の厚さは、その長さ方向における任意の１０箇所の断面に基づいて走査型電子顕微鏡を用いて測定して得られた各々の値の平均値を意味する。第２導体回路の厚さに関しても同様である。

また、第２導体回路の厚さに対する第１導体回路の厚さの割合（第１導体回路の厚さ／第２導体回路の厚さ）は、１より大きく１５以下である。上記割合が１以下の場合は、電子部品実装用基板の剛性が充分に確保されず、電子部品と電子部品実装用基板との間の熱膨張係数の相違に起因して電子部品実装用基板に反りが生じる可能性がある。一方、上記割合が１５を超える場合は、仮に配線幅が同じだと仮定すると第１導体回路のアスペクト比が大きくなってしまい、例えば熱履歴により有機絶縁層が膨張収縮した際にはその有機絶縁層の膨張収縮に第１導体回路が容易に追従してしまい、有機絶縁層に対する第１導体回路の密着性が低下する可能性がある。

また、第１導体回路３１を構成する配線の断面積は、第２導体回路２１を構成する配線の断面積に対して大きいことが望ましく、特に３〜１０倍であることが望ましい。第１導体回路を構成する配線の断面積を大きくすることによって、第１導体回路の単位長さあたりの配線抵抗が小さくなる。
例えば、第２導体回路２１を構成する配線と第１導体回路３１を構成する配線のアスペクト比がともに１：１である場合に、第２導体回路を構成する配線のＬ／Ｓ＝１μｍ／１μｍ、第１導体回路を構成する配線のＬ／Ｓ＝３μｍ／３μｍとすると、第１導体回路を構成する配線の断面積は第２導体回路を構成する配線の断面積の９倍となる。

ビア導体３２は、有機絶縁層の第２面（図２の下側）から第１面（図２の上側）に向かって断面積が小さくなるようにテーパした側面を有する。また、ビア導体３２の第２面側の径は、第１面側の径よりも大きくなっている。

また、最も無機絶縁層２０に近い側に位置する有機絶縁層は有機絶縁層３０であり、有機絶縁層３０の内部にはビア導体３２のみが形成されており、導体回路が形成されていない。

次に、無機絶縁層２０、第２導体回路２１及びパッド２２について説明する。
本実施形態における無機絶縁層２０は、無機材料よりなり、有機絶縁層３０の第１面上に形成されている。この無機絶縁層２０の内部には第２導体回路２１と電子部品を実装するためのパッド２２が形成されている。

本実施形態における無機絶縁層２０は、ＳｉＯ_２（二酸化珪素）等の無機材料よりなる層である。具体的な層構成の一例については本実施形態の電子部品実装用基板の製造方法の
項で説明するが、無機絶縁層２０の構成は、ＳｉＯ_２層のみからなる構成に限定されるものではなく、Ｓｉ_３Ｎ_４層からなる構成や、ＳｉＯ_２層、Ｓｉ_３Ｎ_４層等の無機材料からなる層が複数種類、複数層積層された構成であってもよい。

第２導体回路２１及びパッド２２は、銅めっき及び銅めっきの下のシード層１２６からなる。シード層の構成の一例については本実施形態の電子部品実装用基板の製造方法の項で説明する。

本実施形態において、第２導体回路２１及びパッド２２はダマシン法によって形成されている。第２導体回路２１を構成する配線のＬ／Ｓは第１導体回路３１を構成する配線のＬ／Ｓと比べて小さくなっている。
なお、第２導体回路を構成する配線のＬ／Ｓは、特に限定されるものではなく、Ｌ／Ｓ＝１μｍ／１μｍ程度であることが望ましいが、それよりもファインであってもよい。
この第２導体回路２１の厚さは、第１導体回路の厚さよりも小さい。本実施形態における第２導体回路２１の厚さは特に限定されるものではないが、２μｍ以下であることが好ましい。第２導体回路２１の厚さが２μｍ以下の場合、配線のファイン化が可能となる。

パッド２２は、電子部品を実装する際に電子部品の接続端子とバンプ等を介して接続される部位である。パッド２２は、無機絶縁層２０の第１面側でその表面が無機絶縁層２０から露出しており、バンプ６１と電気的に接続されている。
このバンプ６１は電子部品を実装するために用いられるバンプである。

また、第２導体回路２１及びパッド２２はダマシン法によって形成されているため、無機絶縁層２０、第２導体回路２１及びパッド２２からなる表面（無機絶縁層２０の第２面側の面）は平坦になっている。

本実施形態の電子部品実装用基板の下側、すなわちプリント配線基板が実装される側に設けられる保護膜５０について説明する。
保護膜５０は、支持層４０の第２面上（図２における下側）に形成されている。この保護膜５０内にはパッド５５及び第３導体回路５６が設けられている。
パッド５５及び第３導体回路５６は、支持層の第２面上に位置する導体５７に該当する。また、パッド５５の上（図２における下側）には開口５３が設けられ、この開口５３にはバリアメタル層５４を介してはんだよりなるバンプ５１が形成されている。
保護膜５０の材料は特に限定されるものではないが、樹脂からなる支持層４０との
密着性の観点から、有機材料であることが好ましい。

本実施形態の電子部品実装用基板の上側、すなわち電子部品が実装される側に設けられる保護膜６０について説明する。
保護膜６０は、無機絶縁層２０の第１面、第２導体回路２１及びパッド２２の上に形成されている。この保護膜６０は、パッド２２を部分的に露出させる開口６４を有しており、この開口６４にはバリアメタル層６５を介してはんだよりなるバンプ６１が形成されている。
このバンプ６１に電子部品の接続端子を接続させることによって、電子部品を電子部品実装用基板を実装することができる。
保護膜６０の材料は特に限定されるものではないが、Ｓｉ_３Ｎ_４等の無機材料が用いられることが好ましい。

図３は、図２に示す電子部品実装用基板に電子部品が実装され、さらにプリント配線基板に電子部品実装用基板が実装された形態の一例を模式的に示す断面図である。
図３に示す電子部品実装用基板１の第１面側には、電子部品２００が実装されており、電
子部品２００を実装させた電子部品実装用基板１は、その第２面側でプリント配線基板１００に実装されている。

電子部品実装用基板の第１面側では、バンプ６１を介して電子部品２００の接続端子（図示せず）が電子部品実装用基板と電気的に接続されている。
また、電子部品２００と電子部品実装用基板１との間にはアンダーフィル樹脂６２が充填されている。さらに、電子部品２００は封止樹脂６３により封止されている。
一方、電子部品実装用基板の第２面側では、バンプ５１を介して電子部品実装用基板１がプリント配線基板１００の接続端子（図示せず）と電気的に接続されている。
また、プリント配線基板１００と電子部品実装用基板１との間にはアンダーフィル樹脂５２が充填されている。

以下、本実施形態の電子部品実装用基板の製造方法について図面を用いて説明する。
図４（ａ）、図４（ｂ）、図４（ｃ）及び図４（ｄ）は、第一実施形態の電子部品実装用基板の製造工程の一部を模式的に示す断面図である。

まず、図４（ａ）に示すように、支持基板１０の上に、保護膜となるＳｉ_３Ｎ_４層６０及び無機絶縁層２０となるＳｉＯ_２層２０を成膜する。
本実施形態の支持基板１０としてはシリコンウェハを用い、支持基板１０の上面に、Ｓｉ_３Ｎ_４層６０及びＳｉＯ_２層２０をそれぞれＣＶＤ（化学気相成長）法によって成膜する。

次いで、このＳｉＯ_２層２０の所望の箇所にレジストを塗布し、露光・現像することによってＳｉＯ_２層２０に開口を形成する位置のレジストを除去し、さらにドライエッチングにより開口１２５を形成する（図４（ｂ））。
このドライエッチングの際、Ｓｉ_３Ｎ_４層６０はストップ層の役割を果たす。

次に、図４（ｃ）に示すように、Ｓｉ_３Ｎ_４層６０の露出した表面及び無機絶縁層２０の表面（ＳｉＯ_２層２０の表面）にシード層１２６を、例えばスパッタリングにより形成する。本実施形態では、シード層１２６は、下から順にＴｉＮ、Ｔｉ、Ｃｕのスパッタリング膜により構成されるが、これに限定されるものではない。

次に、シード層１２６を給電層として電解銅めっきを行い電解銅めっき層を形成する。電解銅めっきは、従来公知の方法により行えばよい。
さらに、ＣＭＰ（化学機械研磨）を行って、電解銅めっき層、及び、ＳｉＯ_２層２０表面のシード層１２６を除去する。
なお、ＣＭＰは従来のダマシン法において知られている方法及び装置を用いて行えばよい。
そして、ＣＭＰを行った後に残った電解銅めっき層が、第２導体回路２１及びパッド２２となる。
これまでの工程をまとめて図４（ｄ）に示している。
以上の工程によって、無機絶縁層、第２導体回路及びパッドを形成することができる。

図５（ａ）、図５（ｂ）及び図５（ｃ）並びに図６（ａ）、図６（ｂ）及び図６（ｃ）は、第一実施形態の電子部品実装用基板の製造工程の一部を模式的に示す断面図である。
まず、図５（ａ）に示すように、無機絶縁層２０及び第２導体回路２１の上に有機絶縁層３０を形成し、図５（ｂ）に示すように開口３６を形成する。
有機絶縁層３０を形成する方法としては、例えば未硬化の感光性ポリイミド樹脂をロールコーター等を用いて塗布する方法等を用いることができる。
開口３６を形成する方法としては、露光現像処理を用いることができる。

次に、図５（ｃ）に示すように有機絶縁層３０の表面（開口３６の壁面を含む）と、開口３６より露出した第２導体回路２１の上面にシード層１３１を形成する。
シード層１３１は、例えばスパッタリングにより形成され、本実施形態においてはＴｉ及びＣｕよりなる。なお、シード層１３１の構造は、これに限定されるものではない。

次に、図６（ａ）に示すように、めっきレジスト１３２を設け、めっきレジスト１３２をマスクを介して露光、現像することによって、第１導体回路を形成する位置のめっきレジスト１３２を除去する。
めっきレジストとしては、例えば感光性ドライフィルム等を使用することができる。

続いて、図６（ｂ）に示すように、シード層１３１を給電層として電解銅めっきを行って、めっきレジスト１３２が除去された部位に銅めっきを施す。これにより有機絶縁層３０内にビア導体３２が形成される。

次に、図６（ｃ）に示すように、残っためっきレジストを除去するとともに、除去しためっきレジストの下のシード層１３１をエッチングによって除去する。これにより、有機絶縁層３０の上に第１導体回路３１が形成される。なお、このシード層１３１をエッチングする方法としては特に限定されないが、電解銅めっきのオーバーエッチングを抑制するといった観点から、ドライエッチング（反応性イオンエッチング）が好ましい。
以上の工程により、有機絶縁層、第１導体回路及びビア導体を形成することができる。

図７（ａ）及び図７（ｂ）、図８（ａ）及び図８（ｂ）、図９（ａ）及び図９（ｂ）、並びに、図１０（ａ）及び図１０（ｂ）は、第一実施形態の電子部品実装用基板の製造工程の一部を模式的に示す断面図である。
まず、有機絶縁層３０上にさらに別の有機絶縁層を形成する。この新たに形成した有機絶縁層が支持層４０となる。そして、支持層４０の所定の位置に開口４２を形成する。この開口４２の形成方法としては、特に限定されず、レーザーやフォトリソグラフィが挙げられる。レーザーを採用する際には、有機絶縁層３０上にアライメントマークが形成される。
これらの工程をまとめて図７（ａ）に示している。

次に、図７（ｂ）に示すように、支持層４０に設けた開口４２にシード層１４１を形成する。シード層１４１の構成及び形成方法としては、シード層１３１の構成及び形成方法と同様とすることができる。

次に、図８（ａ）に示すように、シード層１４１を給電層として電解銅めっきを行って、開口４２内及び支持層４０の上に電解銅めっき層１４２を形成する。
この工程によって形成された電解銅めっき層１４２のうち、開口４２内に形成された部分は、導体ポスト４１となる。

次に、図８（ｂ）に示すように、電解銅めっき層１４２の所定の部位にレジスト１５１を形成する。
続いて、図９（ａ）に示すように、レジスト１５１が形成されていない部位の電解銅めっき層１４２及びその下のシード層１４１をエッチングを用いて除去する。
この工程によって支持層の上に残った電解銅めっき層が第３導体回路５６及びパッド５５となる。
さらに、図９（ｂ）に示すように、第３導体回路５６及びパッド５５を覆うように保護膜５０を形成する。

続いて、図１０（ａ）に示すように、支持基板１０を除去（剥離）する。支持基板を除去する方法は特に限定されるものではないが、研削とエッチングにより行うことができる。

まず、シリコンウェハからなる支持基板１０の第１面側（支持基板の表面が露出している面、図９（ｂ）の下側）を研削装置を用いて研削し、支持基板の厚さを薄くする。研削量は特に限定されるものではないが、支持基板の厚さが１００μｍ程度になるまで研削することが望ましい。
研削装置としては、シリコンウェハを研削するための研削装置を好適に用いることができる。

続いて、研削によって薄くした支持基板１０（シリコンウェハ）を水酸化カリウム等のエッチング液を用いてエッチングして全て除去する。エッチングに用いるエッチング液としては、シリコンウェハのエッチングに用いられるものであれば特に限定されるものではないが、例えば水酸化カリウム水溶液等を用いることができる。エッチングに用いる装置は、特に限定されるものではないが、シリコンウェハのウエットエッチングに用いられる装置を好適に用いることができる。
また、図４（ａ）において支持基板１０（シリコンウェハ）上に無機絶縁層２０を形成する前に、支持基板１０の表面に剥離層を形成してもよい。この剥離層の材料としては、Ｃｕ、Ｎｉ等の金属であってもよく、或いは樹脂であってもよい。そうした場合、支持基板１０を除去する際には、剥離層を介して電子部品実装用基板と支持基板とを容易に分離することが可能となる。その手法としては特に限定されないが、剥離層が金属の場合はエッチングが用いられる。剥離層が樹脂の場合は例えば、アルカリ溶解等が挙げられる。こうした場合、支持基板１０（シリコンウェハ）を再度使用することができる。

続いて、図１０（ｂ）に示すように、保護膜５０に開口５３を形成してパッド５５を露出させる。
さらに、図１０（ｂ）に示すように、保護膜６０（Ｓｉ_３Ｎ_４層６０）に開口６４を形成する。
これらの開口の形成方法としては、特に限定されず、レーザーやフォトリソグラフィが挙げられる。
上述した工程によって、本実施形態の電子部品実装用基板１を製造することができる。
電子部品実装用基板１の第１面側（図１０（ｂ）の下側）には、パッド２２の表面が露出し、パッド２２には電子部品を実装することができる。
一方、電子部品実装用基板１の第２面側（図１０（ｂ）の上側）には、パッド５５の表面が露出し、パッド５５を介してプリント配線基板に電子部品実装用基板１を実装することができる。

続いて、本実施形態の電子部品実装用基板に電子部品を実装し、さらに電子部品実装用基板をプリント配線基板に実装する工程について説明する。
図１１（ａ）及び図１１（ｂ）は、第一実施形態の電子部品実装用基板に電子部品を実装し、さらに電子部品実装用基板をプリント配線基板に実装する工程を模式的に示す断面図である。
なお、図１１（ａ）及び図１１（ｂ）では、図１０（ｂ）と上下の方向を逆にして示しており、図２及び図３と同様に各層の第１面を上に、各層の第２面を下に示している。
図１１（ａ）には、電子部品実装用基板１の両面にバリアメタル層及びバンプを形成した様子を模式的に示している。

まず、保護膜６０に設けた開口６４にバリアメタル層６５を形成する。このバリアメタル層６５は、例えば窒化タンタル及びタンタルを順次スパッタすることで形成される。なお、このバリアメタル層６５の構成材料及び形成方法は特に限定されるものではない。また
、図示は省略するが、保護膜６０の開口６４から露出するバリアメタル層６５の表面にＮｉ／Ａｕめっきを施す。これは、後述するはんだ接合を行ったときに、はんだとパッドとの密着性を確保するためである。
続いて、バリアメタル層６５の上にはんだよりなるバンプ６１を形成する。

電子部品実装用基板１の第２面側の保護膜５０に設けられた開口５３にも、上述した第１面側と同様にしてバリアメタル層５４を形成し、バリアメタル層５４にはんだよりなるバンプ５１を形成する。

続いて、電子部品実装用基板１の第１面側に形成したバンプ６１を介して電子部品２００を電子部品実装用基板１上にフリップチップ実装する。次に、電子部品２００と電子部品実装用基板１との間にアンダーフィル樹脂６２を充填し、それを硬化させる。次いで、実装した電子部品２００の周囲を封止樹脂６３で封止する。
さらに、電子部品実装用基板１の第２面側に形成したバンプ５１を介して電子部品実装用基板１をプリント配線基板１００上に実装する。次に、プリント配線基板１００と電子部品実装用基板１との間にアンダーフィル樹脂５２を充填し、それを硬化させる。
これらの工程をまとめて図１１（ｂ）に示している。
なお、アンダーフィル樹脂及び封止樹脂としては、公知の樹脂を用いればよい。
このような工程によって、その第１面側に電子部品が実装され、その第２面側でプリント配線基板に実装された電子部品実装用基板とすることができる。

なお、支持基板としてシリコンウェハを用いて、シリコンウェハ上に電子部品実装用基板を形成した場合、電子部品実装用基板の寸法に対して充分大きいシリコンウェハを用いることによって、１枚のシリコンウェハ上に複数の電子部品実装用基板を形成することができる。
１枚のシリコンウェハ上に複数の電子部品実装用基板を形成した場合は、電子部品を実装する工程の前又は電子部品を実装する工程の後といった適切な時期に、ダイシング等の方法によってシリコンウェハを切断することによって電子部品実装用基板ごとに分割することができる。このようにすることによって、効率よく電子部品実装用基板を製造することができる。

以下、本実施形態の電子部品実装用基板及び電子部品実装用基板の製造方法の作用効果について列挙する。
（１）本実施形態の電子部品実装用基板においては、樹脂からなる支持層が設けられており、支持層内には導体ポストが設けられている。
そして、電子部品実装用基板の支持層の第２面側で、電子部品実装用基板をプリント配線基板に実装することができる。このため、電子部品実装用基板とプリント配線基板との間の熱膨張係数の差に起因して発生する応力が導体ポストにより緩和される。このため、例えば、電子部品実装用基板をプリント配線基板に実装する際に用いられるバンプに応力が集中することがほとんどなくなり、バンプにクラックが入ることを抑制することが可能となる。その結果、電子部品実装用基板の実装信頼性を確保することが可能となる。
一方、支持層の第１面側には有機絶縁層が設けられ、さらに有機絶縁層上には無機絶縁層が設けられている。そして、無機絶縁層の内部には電子部品を実装するためのパッドが設けられている。このパッドは無機絶縁層の内部に形成された第２導体回路を用いた微細配線により配線されたものであり、ファインピッチ化されている。
そのため、無機絶縁層の内部に形成されたパッドに電子部品、特にファインピッチの端子（電極）を有する半導体素子を実装させることができる。

（２）無機絶縁層内部には微細配線を形成することができるため、無機絶縁層内部に第２導体回路を用いた微細配線を形成することによって、層数を増やして徐々に配線をファン
アウトさせる必要がなく、少ない層数で電子部品の端子のファイン化に対応することが可能となる。

（３）本実施形態の電子部品実装用基板の第１面側には、無機絶縁層が設けられており、ファインピッチ半導体素子等の電子部品を無機絶縁層に近接させて電子部品実装用基板に実装させることができる。上記電子部品は通常シリコン等の無機材料からなるため、電子部品と電子部品実装用基板の間の熱膨張係数の差を小さくして実装信頼性を高くすることができる。

（４）有機絶縁層の第２面上（支持層側）に第１導体回路が形成されており、第１導体回路は一方で第２導体回路と電気的に接続されており、他方で導体ポストと電気的に接続されている。
そして、第１導体回路を用いて、第２導体回路による微細配線が必要でない部分の配線を行うことができる。微細配線でない配線は微細配線に比べて配線抵抗が小さいため、第１導体回路を設けることによって電子部品実装用基板全体の配線抵抗を小さくすることができる。

（５）第１導体回路を構成する配線の厚さ及び断面積が、第２導体回路を構成する配線の厚さ及び断面積よりも大きくなっている。そのため、第１導体回路を構成する配線の配線抵抗が小さくなり、第１導体回路を設けることによって電子部品実装用基板全体の配線抵抗を小さくすることができる。

（６）最も無機絶縁層に近い側に位置する有機絶縁層の内部にはビア導体のみが形成されており、導体回路が形成されていない。最も無機絶縁層に近い側に位置する有機絶縁層（最外層の有機絶縁層）は、電子部品の発熱に起因する熱履歴の影響を最も受けやすいため、クラックが発生しやすい部位であるが、本実施形態の構成では最外層の有機絶縁層内に導体回路が形成されていないことから、有機絶縁層にクラックが生じることを防止することができる。

（７）本実施形態の電子部品実装用基板の製造方法では、一方の面にファインピッチの端子（電極）を有する半導体素子を実装することができ、かつ、他方の面でプリント配線基板に実装した場合の実装信頼性が高い電子部品実装用基板を製造することができる。

（８）本実施形態の電子部品実装用基板の製造方法では、第２導体回路をダマシン法によって形成し、第１導体回路をセミアディティブ法によって形成する。
これにより、第２導体回路を構成する配線を微細配線にして精度よく形成し、さらに、平坦性の高い配線を形成することができる。また、配線抵抗の低い第１導体回路を簡便に形成して電子部品実装用基板を製造することができる。

（９）本実施形態の電子部品実装用基板の製造方法では、支持層の内部に第１導体回路の一部を露出させる開口を形成した後、上記開口内に導体ポストを形成する。
このような工程によると、アスペクト比の大きい導体ポストを良好に形成することができる。

（第二実施形態）
本実施形態の電子部品実装用基板は、支持層の第２面上に位置する導体の形態が第一実施形態の電子部品実装用基板と異なる。

図１２は、本発明の電子部品実装用基板の別の一例の一部分を模式的に示す断面図である。
本実施形態の電子部品実装用基板２では、支持層４０の第２面上に第３導体回路及びパッドが設けられていない。支持層４０の第２面上には保護膜５０が設けられている。
保護膜５０には、開口５３が設けられており、この開口５３にはバリアメタル層５４が形成され、さらにバンプ５１が形成されている。
このバンプ５１が形成された開口５３の直下（図１２の上側）には導体ポスト４１の一方の端部が位置している。すなわち、本実施形態において支持層の第２面上に位置する導体はバンプ５１（バリアメタル層５４を含む）であり、このバンプ５１と第１導体回路３１とが導体ポスト４１を介して電気的に接続されていることとなる。
このような構成であるとバンプ５１を介して電子部品実装用基板２をプリント配線基板に実装することができる。
なお、図１２において支持層４０及び支持層４０より上に位置する各層の構成は第一実施形態の電子部品実装用基板と同様であるであるため詳細な説明を省略する。

本実施形態の電子部品実装用基板の製造方法においては、第一実施形態において支持層４０上に電解めっき膜を形成する工程までを行った基板に対し、ＣＭＰを行う。
図１３（ａ）及び図１３（ｂ）並びに図１４は、第二実施形態の電子部品実装用基板の製造工程の一部を模式的に示す断面図である。
まず、第一実施形態において第１導体回路３１を形成する工程までを行った基板に対し、支持層４０となる有機絶縁層を形成し、所定の位置に開口４２を形成する。
以上の工程をまとめて図１３（ａ）に示している。
次に、図１３（ｂ）に示すように、支持層４０に設けた開口４２にシード層１４１を形成し、さらにシード層１４１を給電層として電解銅めっきを行って、開口４２内及び支持層４０の上に電解銅めっき層１４２を形成する。

次に、図１４に示すように、ＣＭＰを行って、電解銅めっき層１４２及び支持層４０表面のシード層１４１を除去する。電解銅めっき層１４２及びシード層１４１を除去する方法は、ＣＭＰに限定されるものではなく、エッチング等の他の方法を用いてもよい。

本実施形態の電子部品実装用基板には、図１２に示すように、支持層４０の第２面側にさらに保護膜５０を設けて、保護膜５０の所定の位置に開口５３を形成し、開口５３へのバリアメタル層５４、バンプ５１の形成を順次行うことができる。
また、支持基板１０を除去した後に保護膜６０の所定の位置に開口６４を形成し、開口６４へのバリアメタル層６５、バンプ６１の形成を順次行うことができる。上記工程によって、図１２に示すような本実施形態の電子部品実装用基板を製造することができる。
本実施形態の電子部品実装用基板においては、第一実施形態において説明した効果（１）〜（９）を発揮することができ、さらに以下の効果を発揮することができる。
（１０）本実施形態によれば、第一実施形態におけるランド５５が設けられていないため、その分第３導体回路を引き回す領域が増す。その結果、第３導体回路の引き回しが容易となる。

（第三実施形態）
本実施形態の電子部品実装用基板には、複数の電子部品を実装することができ、複数の電子部品のうちの特定の電子部品の間が、第１導体回路及び第２導体回路を介して接続されるように構成されている。
図１５は、本発明の電子部品実装用基板の別の一例の一部分を模式的に示す断面図である。
図１５に示す電子部品実装用基板３には、複数の電子部品２００、３００を実装することができる。

本実施形態で用いられる電子部品２００及び電子部品３００の機能、実装形態は、特に限
定されない。本実施形態では、電子部品２００が電源レギュレータモジュールであり、電子部品３００がＣＰＵである。

本実施形態の電子部品実装用基板においては、第一実施形態及び第二実施形態において説明した効果（１）〜（１０）を発揮することができる。

（第四実施形態）
本実施形態の電子部品実装用基板では、有機絶縁層の第１面上にキャパシタが形成されている。

図１６は、本発明の電子部品実装用基板の別の一例の一部分を模式的に示す断面図である。
本実施形態の電子部品実装用基板４では、有機絶縁層が２層（有機絶縁層３０及び有機絶縁層３０の第１面上に設けられた有機絶縁層８０）設けられており、有機絶縁層８０の第１面上にキャパシタ７０が形成されている。

キャパシタ７０は、下部電極７１、誘電体層７２、上部電極７３からなる。
下部電極７１は、有機絶縁層８０を貫通してグランド用（電源用でもよい）のバンプに接続される第２導体８１を介して、有機絶縁層８０の第２面上に設けられたランド８５に電気的に接続されている。
上部電極７３は、有機絶縁層８０を貫通して電源用（グランド用でもよい）のバンプに接続される第１導体８３を介して、有機絶縁層８０の第２面上に設けられたランド８５に電気的に接続されている。
ランド８５は、有機絶縁層３０の内部に設けられたビア導体３２を介して第１導体回路３１と電気的に接続されている。
すなわち、下部電極７１、上部電極７３のいずれも第１導体回路３１と電気的に接続されている。

上部電極７３は、誘電体層７２の上面に形成されたベタパターンであって、第２導体８１及び信号用導体８７を上部電極７３と非接触の状態で通過させるための開口部７４を有する。開口部７４には誘電体層７２と同じ材料からなる誘電体が充填されている。
上部電極７３は、キャパシタ７０の第１面上に形成されている保護膜９０に設けられた開口９３の直下に位置している。
保護膜９０の開口９３にはバリアメタル層９４が形成され、さらにバンプ９１が形成されている。このバンプ９１には電子部品を実装させることができる。

下部電極７１は、誘電体層７２の下面に形成されたベタパターンであって、第１導体８３を下部電極７１と非接触の状態で通過させるための開口部７５を有する。開口部７５には有機絶縁層８０と同じ材料からなる樹脂が充填されている。
下部電極７１は有機絶縁層８０の第１面上に形成されている。

下部電極７１及び上部電極７３の材質としては、ＴｉＮ、ＴａＮ、Ｃｕ、Ｎｉ、Ｃｏ、Ｒｕ、Ｉｒ、Ａｕ、Ｍｏ、Ｗ、Ａｌ、Ｔａ及びＴｉからなる群から選択される少なくとも１種が挙げられる。下部電極７１及び上部電極７３の形成方法としては、スパッタリング、真空蒸着等が挙げられる。

誘電体層７２は、上部電極７３と下部電極７１の間に設けられた層である。この誘電体層７２を形成する材料としては、Ｔａ_２Ｏ_５、ＺｒＯ_２、ＨｆＯ_２等の単一金属酸化物や、ＳｒＴｉＯ_３、ＢａＴｉＯ_３、ＰｂＴｉＯ_３等が挙げられる。この誘電体層７２の形成方法としては、例えばＣＶＤが挙げられる。これらの中でも、格子欠陥が少なく、上部電極
７３と下部電極７１との間のリーク電流を抑制できるといった点から、Ｔａ_２Ｏ_５、ＺｒＯ_２、ＨｆＯ_２等の単一金属酸化物が好ましい。

本実施形態における上部電極７３と下部電極７１の間の距離は１０μｍ以下であって、上部電極７３と下部電極７１が短絡しない距離に設定されていることが望ましい。電極間距離が充分小さいと、キャパシタの静電容量を大きくすることができる。

また、本実施形態の電子部品実装用基板には、信号用電流が流れるための信号用導体８７が形成されている。図１６において信号用導体８７は電子部品実装用基板４の左右両端に形成されている。信号用導体８７は有機絶縁層８０、開口部７５、誘電体層７２及び開口部７４を貫通してバンプ９１とランド８５を電気的に接続している。
信号用導体８７は上部電極７３及び下部電極７１と電気的に接続されていない。

有機絶縁層８０の材質は第一実施形態における有機絶縁層３０と同様である。また、保護膜９０の材料としては、無機絶縁層２０や保護膜６０と同様の材料（ＳｉＯ_２及び／又はＳｉ_３Ｎ_４）を用いることができる。
また、有機絶縁層８０を貫通する第２導体８１、第１導体８３、信号用導体８７、並びに、有機絶縁層８０の第２面上に設けられたランド８５は銅めっき及び銅めっきの下のシード層からなる。

また、図１６において、有機絶縁層３０及び有機絶縁層３０より下に位置する各層の構成は第一実施形態の電子部品実装用基板と同様であるため詳細な説明を省略する。

以下、本実施形態の電子部品実装用基板の製造方法について図面を用いて説明する。
図１７（ａ）、図１７（ｂ）及び図１７（ｃ）、図１８（ａ）、図１８（ｂ）及び図１８（ｃ）並びに図１９は、第四実施形態の電子部品実装用基板の製造工程の一部を模式的に示す断面図である。

まず、図１７（ａ）に示すように、支持基板１０の上にＳｉＯ_２層９０を成膜する。ＳｉＯ_２層９０は、保護膜９０となる層である。
本実施形態の支持基板１０としては、第一実施形態の電子部品実装用基板の製造方法と同様にシリコンウェハを用い、支持基板１０の上面に、ＳｉＯ_２層９０をＣＶＤ（化学気相成長）法によって成膜する。
さらに、上部電極７３となる金属膜（ＴｉＮ）を例えばスパッタリングによってＳｉＯ_２層９０の表面に成膜し、パターンニングを行って開口部７４を形成し、ＳｉＯ_２層９０の表面の一部を露出させる。
パターンニングは、例えばＲＩＥ等のドライエッチングや、所定のエッチング液を用いたウェットエッチングを用いて行うことができる。

次に、図１７（ｂ）に示すように、Ｔａ_２Ｏ_５、ＺｒＯ_２、ＨｆＯ_２等の単一金属酸化物からなる層をＣＶＤ等の手法により成膜して誘電体層７２を形成する。
さらに、図１７（ｃ）に示すように下部電極７１となる金属膜（ＴｉＮ）をスパッタリングによって誘電体層７２の上に成膜し、パターンニングを行って開口部７５を形成して誘電体層７２の表面の一部を露出させる。
パターンニングは、例えばＲＩＥ等のドライエッチングや、所定のエッチング液を用いたウェットエッチングを用いて行うことができる。。

次に、図１８（ａ）に示すように、下部電極７１と誘電体層７２の上に有機絶縁層８０を形成する。
さらに、図１８（ｂ）に示すようにレーザー又はＲＩＥを用いて開口１８１、開口１８３
及び開口１８７を形成する。開口１８１及び開口１８７はＳｉＯ_２層９０が露出するように形成した開口であり、開口１８３は上部電極７３が露出するように形成した開口である。

次に、図１８（ｃ）に示すようにシード層１８５をスパッタリングにより形成する。シード層１８５としては、第一実施形態におけるシード層１３１と同様の構成のものを使用することができる。
続いて、第一実施形態において第１導体回路３１を形成した工程と同様にしてメッキレジストの形成、露光及び現像、シード層１８５を給電層とした電解銅めっき、並びにメッキレジストの除去の工程をそれぞれ施し、第２導体８１、第１導体８３、信号用導体８７及びランド８５を形成する。
第２導体８１は下部電極７１と、第１導体８３は上部電極７３とそれぞれ電気的に接続される。信号用導体８７は下部電極７１、上部電極７３のいずれにも電気的に接続されない。

以下、図１９に示すように有機絶縁層３０より上に位置する各層を形成する。この工程は第一実施形態において説明した工程と同様であるため詳細な説明を省略する。

続いて、支持基板１０の除去、保護膜５０及びＳｉＯ_２層９０（保護膜９０）への開口の形成を行う。さらに、第１面側及び第２面側の各開口へのバンプの形成までの工程を行う。上記工程を経て図１６に示すような電子部品実装用基板４を製造することができる。
これらの工程は第一実施形態において説明した工程と同様であるため詳細な説明を省略する。

本実施形態の電子部品実装用基板においては、第一実施形態及び第二実施形態において説明した効果（１）〜（１０）を発揮することができ、さらに以下の効果を発揮することができる。
（１１）本実施形態の電子部品実装用基板にはキャパシタが設けられており、半導体素子を実装した際にキャパシタが半導体素子の直下に位置することとなる。そのため、半導体素子に対して最短距離で瞬時に電源供給を行うことが可能となり、デカップリング効果が得られる。その結果、半導体素子の誤作動を防止することができる。

（１２）本実施形態の電子部品実装用基板では、キャパシタの誘電体層がＣＶＤによって形成されており、誘電体層の厚さが薄いために高容量の薄膜キャパシタとすることができる。

（第五実施形態）
本実施形態の電子部品実装用基板では、有機絶縁層の第１面上にキャパシタが形成されており、キャパシタの第１面上には無機絶縁層及び第２導体回路が形成されている。

図２０は、本発明の電子部品実装用基板の別の一例の一部分を模式的に示す断面図である。
本実施形態の電子部品実装用基板５では、有機絶縁層８０の第１面上にキャパシタ７０が形成されている。有機絶縁層８０とキャパシタ７０の位置関係は第四実施形態の電子部品実装用基板と同様である。
そして、キャパシタ７０の第１面上には無機絶縁層２０、第２導体回路２１及びパッド２２ａ、２２ｂ、２２ｃが設けられている。そして、無機絶縁層２０の第１面側に位置するＳｉ_３Ｎ_４層６０は、保護膜として機能する層であり、Ｓｉ_３Ｎ_４層６０にはパッド２２の一部を露出する開口９３が形成されている。パッド２２ａ、２２ｂ、２２ｃ上には、バリアメタル層９４を介してバンプ９１が形成されている。
無機絶縁層２０、第２導体回路２１の構成は第一実施形態の電子部品実装用基板と同様である。また、パッド２２ａ、２２ｂ、２２ｃの構成は第一実施形態の電子部品実装用基板のパッド２２と同様である。

本実施形態の電子部品実装用基板では、上部電極７３上に形成されているパッド２２ａが電源用のパッドとして機能する。また、この上部電極７３とは絶縁されて開口部７４の上に位置するパッド２２ｂがグランド用のパッドとして機能する。
また、上部電極７３、下部電極７１のいずれとも絶縁されている、図２０の両端に位置するパッド２２ｃは信号用のパッドとして機能する。

また、図２０におけるその他の部位の構成は第一実施形態の電子部品実装用基板と同様であるため、その詳細な説明を省略する。

以下、本実施形態の電子部品実装用基板の製造方法について図面を用いて説明する。
図２１（ａ）及び図２１（ｂ）は、第五実施形態の電子部品実装用基板の製造工程の一部を模式的に示す断面図である。

図２１（ａ）は、第一実施形態の図４（ｄ）と同様の図面である。
本実施形態の電子部品実装用基板の製造方法では、まず、第一実施形態の電子部品実装用基板の製造方法と同様にして支持基板１０の上にＳｉ_３Ｎ_４層６０、無機絶縁層２０、第２導体回路２１、パッド２２ａ、パッド２２ｂ、２２ｃを形成する。

次に、無機絶縁層２０、第２導体回路２１、パッド２２ａ、パッド２２ｂ、２２ｃの上に上部電極７３となる金属膜（ＴｉＮ）を成膜する工程を行い、以下、第四実施形態の電子部品実装用基板の製造方法においてキャパシタを形成した工程と同様にしてキャパシタ７０を形成する。さらに、有機絶縁層８０より上に位置する各層を形成する。ここまでの工程を図２１（ｂ）にまとめて示している。

以後、第四実施形態の電子部品実装用基板の製造方法と同様にして図２０に示すような電子部品実装用基板５を製造することができる。

本実施形態の電子部品実装用基板においては、第一、第二及び第四実施形態において説明した効果（１）〜（１２）を発揮することができる。

（その他の実施形態）
上述した本発明の各実施形態の電子部品実装用基板においては、第１導体回路は有機絶縁層の表面のうち支持層の第１面に接する第２面上に形成されていたが、第１導体回路は有機絶縁層の第２面側の内部に形成されていても良い。
「有機絶縁層の第２面側の内部」とは、有機絶縁層の内部であって有機絶縁層の第２面側の近傍の領域のことを指し、具体的には有機絶縁層の厚さの半分で切断した断面よりも第２面側に位置する領域のことを指す。

本発明の電子部品実装用基板においては、無機絶縁層の内部又は無機絶縁層の第２面上（最も無機絶縁層に近い側に位置する有機絶縁層の内部）に、電源層及びグランド層のうちの少なくとも一方が形成されていてもよい。
例えば無機絶縁層の内部にグランド層を形成した場合には、その直下に位置する第１導体回路とを含めてマイクロストリップ構造が形成される。その結果、特性インピーダンスを整合でき、信号の伝搬を安定化させることが可能となる。

本発明の電子部品実装用基板においては、有機絶縁層及び／又は無機絶縁層が複数設けら
れていて、第１導体回路及び／又は第２導体回路が多層配線となっていてもよい。
特に、有機絶縁層が複数設けられている場合には、各有機絶縁層の内部にはビア導体及び／又は導体回路が形成されるが、最も無機絶縁層に近い側に位置する有機絶縁層の内部にはビア導体のみが形成されており、導体回路が形成されていないことが望ましい。

導体ポスト、第１導体回路、及び、第２導体回路を構成する材料は、導電性のある材料であれば、特に限定されるものではない。
銅の他にはタングステン、ニッケル、金、銀等が挙げられる。

有機絶縁層の種類としては、熱硬化性樹脂として、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、ビスマレイミド樹脂、ポリオレフィン系樹脂、ポリフェニレンエーテル樹脂、ポリフェニレン樹脂、フッ素樹脂等が挙げられる。
また、感光性樹脂として、例えば、アクリル樹脂等が挙げられる。

熱硬化性樹脂の一部に感光性基が付与された樹脂としては、上記熱硬化性樹脂の熱硬化基とメタクリル酸やアクリル酸とをアクリル化反応させたもの等が挙げられる。
また、熱可塑性樹脂としては、例えば、フェノキシ樹脂、ポリエーテルスルフォン（ＰＥＳ）、ポリスルフォン（ＰＳＦ）、ポリフェニレンスルフォン（ＰＰＳ）、ポリフェニレンサルファイド（ＰＰＥＳ）、ポリフェニレンエーテル（ＰＰＥ）、ポリエーテルイミド（ＰＩ）等が挙げられる。

また、有機絶縁層として用いることのできる樹脂複合体の具体的な組み合わせとしては、例えば、フェノール樹脂／ポリエーテルスルフォン、ポリイミド樹脂／ポリスルフォン、エポキシ樹脂／ポリエーテルスルフォン、エポキシ樹脂／フェノキシ樹脂、アクリル樹脂／フェノキシ樹脂、エポキシ基の一部をアクリル化したエポキシ樹脂／ポリエーテルスルフォン等が挙げられる。

本発明の電子部品実装用基板に実装される電子部品の種類、機能は特に限定されるものでない。また、そうした電子部品の個数及び実装形態も特に限定されない。
また、複数の電子部品が積層された状態で実装されてもよい。この場合、例えば、各々の電子部品に設けられた貫通電極同士がバンプを介して接続される。

本発明の電子部品実装用基板の製造方法において、ダマシン法により第２導体回路を形成する際に用いる、無機絶縁層の上に形成するレジストの種類、露光方法及び現像方法は、半導体製造工程で用いられるレジスト、露光方法、及び、現像方法であれば特に限定されるものでない。

無機絶縁層及び有機絶縁層の上にシード層を形成する方法としては、スパッタリングの他に、いわゆるＰＶＤ（物理気相成長）法と呼ばれる方法を用いることができ、具体的には、真空蒸着、イオンプレーティング、電子ビーム蒸着等の方法を用いることができる。
また、有機絶縁層の上にシード層を形成する方法としては、セミアディティブ法により導体回路を形成するために知られている従来公知の方法も用いることができる。

有機絶縁層を形成する方法としては、特に限定されるものではなく、スピンコーター、カーテンコーター等によって未硬化の樹脂を塗布する方法や、樹脂フィルムを熱圧着することにより樹脂層を形成する方法を用いることができる。
また、樹脂を硬化させる方法は、熱硬化に限定されるものではない。

また、有機絶縁層に開口を形成する方法としては、露光現像処理やレーザー加工によって開口する方法を用いることができる。
レーザー加工の方法としては、エキシマーレーザー、ＵＶ−ＹＡＧレーザー、炭酸ガスレーザー等を用いる方法が挙げられる。

なお、上記実施形態の説明においては支持基板としてＳｉを用いたが、これに代えて例えばガラス、セラミックス又は金属よりなる支持基板を用いてもよい。

第四実施形態及び第五実施形態において、上部電極７３及び下部電極７１を形成する方法としては、スパッタリングの他にＭＯＣＶＤ法を含む化学気相蒸着法、原子層蒸着法（ＡＬＤ）及びＰＶＤ（物理気相成長）法（真空蒸着、イオンプレーティング、電子ビーム蒸着等）が挙げられる。

１〜５ 電子部品実装用基板
１０ 支持基板
２０ 無機絶縁層
２１ 第２導体回路
２２、２２ａ、２２ｂ、２２ｃ パッド
３０、８０ 有機絶縁層
３１ 第１導体回路
３２ ビア導体
４０ 支持層
４１ 導体ポスト
４２ 開口
５１ バンプ（支持層の第２面上に位置する導体）
５５ パッド（支持層の第２面上に位置する導体）
５６ 第３導体回路（支持層の第２面上に位置する導体）
５７ 導体（支持層の第２面上に位置する導体）
７０ キャパシタ
７１ 下部電極
７２ 誘電体層
７３ 上部電極
７４、７５ 開口部
１００ プリント配線基板
２００、３００ 電子部品

Claims (14)

1. プリント配線基板と電子部品との間に介在される電子部品実装用基板であって、
   樹脂からなる支持層と、
   前記支持層の第１面上に形成されている少なくとも１層の有機絶縁層と、
   前記有機絶縁層の表面のうち前記支持層の第１面に接する第２面上、又は、前記有機絶縁層の第２面側の内部に形成されている第１導体回路と、
   前記有機絶縁層において前記第２面とは反対側に位置する第１面上に形成されている無機絶縁層と、
   前記無機絶縁層の内部に形成されている第２導体回路と、
   前記無機絶縁層の内部に形成されていて、前記電子部品を実装するためのパッドと、
   前記有機絶縁層の内部に形成されていて、前記第２導体回路と前記第１導体回路とを電気的に接続するビア導体と、
   前記支持層において前記第１面とは反対側に位置する第２面側に形成されている導体と、前記支持層内に設けられており、前記第１導体回路と前記導体とを電気的に接続する導体ポストと、からなることを特徴とする電子部品実装用基板。
2. 前記導体ポストのアスペクト比は、４．０〜６．５である請求項１に記載の電子部品実装用基板。
3. 前記第１導体回路は、前記第２導体回路よりも厚さが厚い請求項１又は２に記載の電子部品実装用基板。
4. 前記第１導体回路は、前記第２導体回路よりも断面積が大きい請求項１〜３のいずれかに記載の電子部品実装用基板。
5. 前記有機絶縁層のうち、最も無機絶縁層に近い側に位置する有機絶縁層の内部にはビア導体のみが形成されており、導体回路が形成されていない請求項１〜４のいずれかに記載の電子部品実装用基板。
6. 前記ビア導体は、前記有機絶縁層の第２面から第１面に向かって断面積が小さくなるようにテーパした側面を有する請求項１〜５のいずれかに記載の電子部品実装用基板。
7. 前記支持層は、その３０℃におけるヤング率が１０〜１０００ＭＰａである材料からなる請求項１〜６のいずれかに記載の電子部品実装用基板。
8. 支持基板上に無機絶縁層を形成すること、
   前記無機絶縁層の内部に第２導体回路及びパッドを形成すること、
   前記無機絶縁層上に少なくとも１層の有機絶縁層を形成すること、
   前記有機絶縁層の内部又は前記有機絶縁層の上に第１導体回路を形成するとともに、前記第２導体回路と前記第１導体回路とを電気的に接続するビア導体を形成すること、
   前記有機絶縁層の上に支持層を形成すること、
   前記支持層上に導体を形成するとともに、前記支持層内に前記導体と前記第１導体回路とを電気的に接続する導体ポストを形成すること、
   前記支持基板を剥離すること、
   とからなることを特徴とする電子部品実装用基板の製造方法。
9. 前記第１導体回路をセミアディティブ法により形成する請求項８に記載の電子部品実装用基板の製造方法。
10. 前記支持層の内部に前記第１導体回路の一部を露出させる開口を形成した後、前記開口内に導体ポストを形成する請求項８又は９に記載の電子部品実装用基板の製造方法。
11. 前記第２導体回路をダマシン法により形成する請求項８〜１０のいずれかに記載の電子部品実装用基板の製造方法。
12. プリント配線基板と電子部品との間に介在される電子部品実装用基板であって、
    樹脂からなる支持層と、
    前記支持層の第１面上に形成されている少なくとも１層の有機絶縁層と、
    前記有機絶縁層の表面のうち前記支持層の第１面に接する第２面上、又は、前記有機絶縁層の第２面側の内部に形成されている第１導体回路と、
    前記有機絶縁層において前記第２面とは反対側に位置する第１面上に形成されているキャパシタと、
    前記支持層において前記第１面とは反対側に位置する第２面側に形成されている導体と、前記支持層内に設けられており、前記第１導体回路と前記導体とを電気的に接続する導体ポストと、を備え、
    前記キャパシタは、開口部を有する下部電極と、前記下部電極上に形成された誘電体層と、前記誘電体層上に形成され開口部を有する上部電極とからなり、
    前記下部電極及び前記上部電極の一方が半導体素子の電源ラインに接続されるとともに、他方がグランドラインに接続されることを特徴とする電子部品実装用基板。
13. 前記下部電極の開口部を通過して前記上部電極に接続される第１導体と、
    前記上部電極の開口部を通過して前記下部電極に接続される第２導体と、
    を備える請求項１２に記載の電子部品実装用基板。
14. 前記誘電体層は、単一金属酸化物よりなる請求項１２又は１３に記載の電子部品実装用基板。

Images