[go: up one dir, main page]

CN102769040B - 薄膜晶体管、阵列基板及其制作方法、显示装置 - Google Patents

薄膜晶体管、阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN102769040B
CN102769040B CN201210260931.6A CN201210260931A CN102769040B CN 102769040 B CN102769040 B CN 102769040B CN 201210260931 A CN201210260931 A CN 201210260931A CN 102769040 B CN102769040 B CN 102769040B
Authority
CN
China
Prior art keywords
layer
gate
electrode
transparent conductive
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210260931.6A
Other languages
English (en)
Other versions
CN102769040A (zh
Inventor
张学辉
刘翔
薛建设
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210260931.6A priority Critical patent/CN102769040B/zh
Publication of CN102769040A publication Critical patent/CN102769040A/zh
Priority to EP12867720.0A priority patent/EP2879187B1/en
Priority to US13/985,196 priority patent/US9209308B2/en
Priority to JP2015523358A priority patent/JP2015525000A/ja
Priority to KR1020137018073A priority patent/KR20140024267A/ko
Priority to PCT/CN2012/001510 priority patent/WO2014015453A1/zh
Application granted granted Critical
Publication of CN102769040B publication Critical patent/CN102769040B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明属于显示技术领域，特别涉及一种薄膜晶体管、阵列基板及其制作方法、显示装置。本发明薄膜晶体管包括基板，以及在基板上依次形成的栅极层、栅绝缘层、有源层、电极金属层和钝化层；电极金属层包括源电极和漏电极，源电极和漏电极互相隔离，之间为沟道区域；所述栅极层和基板之间有第一透明导电层；所述有源层和电极金属层之间有第二透明导电层。本发明中的薄膜晶体管在基板和栅极金属层之间、有源层和电极金属层之间增加了透明导电层，增强了栅金属层与基板之间的附着力，阻止了电极金属向有源层的扩散，提高了产品性能。

Description

薄膜晶体管、阵列基板及其制作方法、显示装置
技术领域
本发明属于显示技术领域，特别涉及一种薄膜晶体管、阵列基板及其制作方法、显示装置。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay，简称TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场占据了主导地位。对于TFT-LCD来说，薄膜晶体管阵列基板以及制造工艺决定了其产品性能、成品率和价格。普通的TN（Twisted Nematic，扭曲向列）型液晶显示器的显示效果已经不能满足市场的需求。目前，各大厂商正逐渐将显示效果更优良的各种广视角技术应用于移动性产品中，比如IPS（In-Plane Switching，共面转换）、VA（Vertical Alignment，垂直配向）、AD-SDS（Advanced-Super Dimensional Switching，高级超维场开关，简称为ADS）等广视角技术。在ADS模式下，通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。
由于电极材料电阻的减小，降低了电阻/电容时间延迟（RC延迟），提高了开口率，而且，驱动方式可由两侧驱动变为单侧驱动，因此驱动IC的数量可减半。因此，在液晶面板高速发展的同时，业界需要开发低电阻的电极材料。当使用低电阻材料作为电极材料时，存在以下问题：低电阻材料（例如铜，铜的电阻仅为2μΩ·cm，作为电极材料显示出了巨大的优越性）与基板及半导体附着力小，容易造成电极材料的接触不良；在较低温度下会与Si发生反应，扩散至有源层，从而影响器件性能。
发明内容
（一）要解决的技术问题
本发明要解决的技术问题是：提供一种可解决低电阻材料向有源层层扩散以及与基板和半导体材料附着力差等技术问题的薄膜晶体管、阵列基板及其制作方法、显示装置。
（二）技术方案
为了解决上述技术问题，本发明提供一种薄膜晶体管，包括形成在基板上的栅极、栅绝缘层、有源层、电极金属层和钝化层；电极金属层包括源电极和漏电极，源电极和漏电极互相隔离，之间为沟道区域；所述有源层和电极金属层之间形成有第二透明导电层。
其中，所述栅极和基板之间形成有第一透明导电层。
其中，所述栅极与电极金属层的材料为铜；所述第一透明导电层与栅极之间和/或第二透明导电层与电极金属层之间分别形成有一层金属层，所述金属层的材料为钼、铝、钕、钛或者其合金中的一种。
其中，所述有源层为非晶硅或氧化物半导体材料。
其中，所述第一透明导电层和/或第二透明导电层为锌氧化物，铟锡氧化物、铟锌氧化物、聚乙撑二氧噻吩或石墨烯材料。
本发明还提供了一种薄膜晶体管的制作方法，其包括如下步骤：
在基板上形成栅极；
在所述栅极上形成栅绝缘层和有源层；
在所述栅绝缘层和有源层上形成第二透明导电层，以及位于第二透明导电层上彼此隔开的源电极和漏电极；
在所述源电极和漏电极、以及第二透明导电层上形成钝化层。
其中，在基板上形成栅极步骤中，包括：在基板上先形成第一透明导电层，作为栅极和基板之间的增强吸附层。
本发明又提供了一种阵列基板，其包括上述任一项所述的薄膜晶体管或上述任一项制作方法所制作的薄膜晶体管。
其中，所述阵列基板上设置有像素电极和公共电极，所述像素电极和所述公共电极设置在所述阵列基板的不同层，所述像素电极和所述公共电极之间设置有绝缘层，所述像素电极的形状为狭缝状。
其中，所述公共电极和第一透明导电层采用相同的材料，且两者在同一次光刻工艺中形成；所述像素电极和第二透明导电层采用相同的材料，且两者在同一次光刻工艺中形成。
本发明进一步提供了一种阵列基板的制作方法，其包括如下步骤：
在基板上形成栅极图形、栅线图形、栅线PAD区域图形；
顺序形成栅绝缘层和有源层；
顺序形成第二透明导电层、彼此隔开的源电极和漏电极、数据线以及数据线PAD区域；
形成钝化层，暴露出栅线PAD区域以及数据线PAD区域。
其中，所述阵列基板为ADS模式，在基板上形成栅极图形、栅线图形、栅线PAD区域图形的具体过程为：
在基板上连续形成第一透明导电层和栅极金属层；
在所述栅极金属层上形成具有高度差的光刻胶图案；
对所述光刻胶图案进行多步曝光显影，每次曝光显影之后分别对所述栅极金属层进行刻蚀，以形成栅极图形、栅线图形、栅线PAD区域图形和公共电极图形。
其中，所述阵列基板为TN模式，在基板上形成栅极图形、栅线图形、栅线PAD区域图形的的具体过程为：
在基板上连续形成第一透明导电层和栅极金属层；
在栅极金属层上旋涂光刻胶，使用掩膜版进行曝光显影，使栅极图形、栅线图形、栅线PAD区域图形所对应的光刻胶保留；
经过刻蚀形成栅极图形、栅线图形、栅线PAD区域图形。
其中，当所述有源层为氧化物半导体材料时，顺序形成栅绝缘层和有源层还包括对保护层进行图形化，其具体过程为：
连续沉积栅绝缘层、氧化物半导体层和保护层；
在保护层上旋涂光刻胶；
使用半色调或灰色调掩膜版进行曝光显影，使保护层图形区域的光刻胶完全保留，使两个用于与源电极和漏电极联接的接触区的光刻胶部分保留；
经过多步刻蚀形成氧化物半导体层图形和保护层图形。
其中，当所述有源层为非晶硅材料时，顺序形成栅绝缘层和有源层具体过程为：
连续沉积栅绝缘层、有源层，有源层包括本征层和N型层；
在N型层上旋涂光刻胶；
进行曝光显影，使有源层图形区域的光刻胶保留；
刻蚀掉未保留光刻胶区域的本征层和N型层。
其中，顺序形成第二透明导电层、彼此隔开的源电极和漏电极、数据线以及数据线PAD区域具体过程为：
包括对第二透明导电层和电极金属层进行图形化：
连续沉积第二透明导电层和电极金属层；
在电极金属层上旋涂光刻胶；
使用半色调或灰色调掩膜版进行曝光显影，使源电极、漏电极和数据线以及数据线PAD区域的光刻胶完全保留，使像素电极区域的光刻胶部分保留；
经过多步刻蚀形成源电极、漏电极和数据线以及数据线PAD区域图形。
其中，当所述有源层为非晶硅材料时，还包括：刻蚀掉沟道区域的N型层。
本发明更进一步提供了一种显示装置，其包括上述任一项所述的阵列基板或者上述任一项制作方法所制作的阵列基板。
（三）有益效果
上述技术方案具有如下优点：本发明中的薄膜晶体管在基板和栅极金属层之间、有源层和电极金属层之间增加了透明导电层，增强了栅极金属层与基板之间的附着力，阻止了电极金属层向有源层的扩散，提高了产品性能；本发明中阵列基板的制作方法简单，使得阵列基板及基于该阵列基板的显示装置成本低，性价比高。
附图说明
图1a至图1f分别是本发明实施例一中在基板上形成透明导电层、栅极图形、栅线图形、栅线PAD区域图形的过程示意图；
图2a至图2e分别是本发明实施例一中在图1f之后的基板上形成栅绝缘层、有源层和保护层的过程示意图；
图3a至图3e分别是本发明实施例一中在图2e之后的基板上形成第二透明导电层、电极金属层、钝化层和数据PAD区域图形的过程示意图；
图4是本发明实施例一中阵列基板截面图；
图5是本发明实施例二中阵列基板截面图；
图6是本发明实施例三中阵列基板截面图；
图7a至图7d分别是本发明实施例三中阵列基板的制作过程示意图。
其中，1：基板；2：第一透明导电层；2a：增强吸附层；2b：公共电极；3：栅极；4：栅绝缘层；5：有源层；6：保护层；7：第二透明导电层；7a：阻挡扩散层；7b：像素电极；8：电极金属层；8a：源电极；8b：漏电极；9：钝化层；10：本征层；11：N型层；15：光刻胶；110：栅线PAD；120：数据线PAD。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
实施例一
本实施例是本发明在ADS模式LCD的应用，其中有源层为氧化物半导体材料。图4是本实施例薄膜晶体管截面图，本实施例中栅极3、源电极8a和漏电极8b均为铜材质，当然，根据需要还可选用钼、铝、钕、铜、钛等单质，或者每种单质对应的合金等材料。在源电极8a和有源层5之间、漏电极8b和有源层5之间有第二透明导电层7。第二透明导电层7处于电极金属铜和有源层5之间，可以阻止电极金属铜与有源层5发生反应引起的电极金属扩散。栅线PAD110和数据线PAD120是指阵列基板外围电路部分，用于与外部电路板连接，输入栅极驱动信号和数据信号。
优选的，在栅极3和基板1之间有第一透明导电层2；第一透明导电层2可以增加基板1和栅极3金属铜之间的附着力，提高产品的稳定性。
图4中所示的第一透明导电层2从其功能上又分为两部分，分别为图示中的栅极3和基板1之间的增强吸附层2a，以及栅绝缘层4和基板1之间的公共电极2b。第一透明导电层2在形成过程中，可同时形成增强吸附层2a和公共电极2b。增强吸附层2a增加基板1和栅极3金属铜之间的附着力，提高产品的稳定性；同时形成公共电极2b，简化了单独形成公共电极的制作步骤。既能够提高薄膜晶体管的质量，又简化了其制作工艺。
图4中所示的第二透明导电层7从其功能上又分为两部分，分别为图示中的源电极8a和有源层5之间、漏电极8b与有源层5之间的阻挡扩散层7a，以及像素区位于栅极绝缘层上的像素电极7b。第二透明导电层7在形成过程中，可同时形成阻挡扩散层7a和像素电极7b，既能够提高薄膜晶体管的质量，又简化了其制作工艺。
第一透明导电层2和第二透明导电层7可以分别或同时采用锌氧化，铟锡氧化物、铟锌氧化物、铟锌锡氧化物、聚乙撑二氧噻吩或石墨烯等透明导电材料，如ITO等。
制作包含上述薄膜晶体管的阵列基板的实施例，包括以下步骤：
第一步骤：
首先，如图1a所示，在基板1（根据需要可选用不同材质的基板，如玻璃基板或石英基板）上形成一层第一透明导电层2，然后在第一透明导电层2上形成金属铜栅极3薄膜。其中，栅极3成膜的方法具体可以为等离子增强化学气相沉积（PECVD）、磁控溅射、热蒸发或其它成膜方法，第一透明导电层2的形成可以采用沉积方式、旋涂方式或滚涂方式。
其次，在栅极3薄膜上旋涂一层光刻胶15。其中，光刻胶15的形成还可以采用旋涂方式或滚涂方式。
接下来，在所述栅极层上形成具有高度差的光刻胶图案，根据光刻胶层其位置采用不同的曝光量进行曝光并随后进行显影，结果形成具有高度差的光刻胶图案方法可以采用半色调或灰色调掩膜版进行曝光显影。如图1b所示，曝光显影后光刻胶15分为完全去除区域Ⅰ、完全保留区域Ⅱ和部分保留区域Ⅲ。光刻胶完全保留区域Ⅱ对应于形成栅极、栅线以及栅线PAD110区域图形(栅线PAD和数据线PAD是指阵列基板外围电路部分，用于与外部电路板连接，输入栅极驱动信号和数据信号)，光刻胶部分保留区域Ⅲ对应于形成公共电极图形区域，光刻胶完全去除区域Ⅰ对应于光刻胶完全保留区域Ⅱ与光刻胶部分保留区域Ⅲ之外的区域。
然后，进行多步刻蚀，其过程为：第一次刻蚀→灰化→第二次刻蚀。如图1c所示，第一次刻蚀掉光刻胶完全去除区域Ⅰ的第一透明导电层2与铜栅极3薄膜；接着如图1d所示，对图1c所示的阵列基板上的光刻胶15进行灰化，部分保留区域Ⅲ的光刻胶15被去除掉；然后对图1d所示的阵列基板进行第二次刻蚀，刻蚀掉光刻胶部分保留区域Ⅲ的铜栅极3薄膜，得到公共电极图形，完成后阵列基板的截面图如图1e所示。如图1f所示，在刻蚀完成后，将光刻胶15剥离。其中，去除光刻胶15可以采用直接剥离，或采用PGMEA或EGMEA作为溶剂进行离子液剥离。
可以理解的，在本步骤中不增加在栅极3和基板1的第一透明导电层2时，可以在图1b中部分保留区域Ⅲ改为完全保留区域Ⅱ，与栅极同层制作公共电极。
优选的，在栅极3和基板1之间有第一透明导电层2；第一透明导电层2可以增加基板1和栅极3金属铜之间的附着力，提高产品的稳定性。并且在第一透明导电层2在形成过程中，可同时形成增强吸附层2a和公共电极2b，既能够提高薄膜晶体管的质量，又简化了其制作工艺。
第二步骤：在完成上述工艺的阵列基板上依次进行下述工艺：
首先，连续沉积栅绝缘层4，有源层5，保护层6；
其次，在阵列基板上旋涂一层光刻胶15；
接下来，使用半色调或灰色调掩膜版进行曝光显影。如图2a所示，曝光显影后光刻胶15分为完全去除区域Ⅰ、部分保留区域Ⅱ和完全保留区域Ⅲ。光刻胶完全保留区域Ⅲ对应形成保护层区域，用于保护氧化物半导体，以免在刻蚀过程中对氧化物半导体造成破坏，光刻胶部分保留区域Ⅱ用于形成与源电极和漏电极的接触区。当然，在不需要保护层6时，可以通过光刻胶的曝光显影工序后去掉。
然后，进行多步刻蚀，其过程为：第一次刻蚀→灰化→第二次刻蚀。如图2b所示，第一次刻蚀，刻蚀掉光刻胶完全去除区域Ⅰ的有源层5与保护层6。接着如图2c所示，对图2b所示的阵列基板上的光刻胶15进行灰化，部分保留区域Ⅱ的光刻胶15被去除掉；然后对图2c所示的阵列基板进行第二次刻蚀，刻蚀掉光刻胶部分保留区域Ⅱ的保护层6，以暴露出氧化物半导体，完成后阵列基板的截面图如图2d所示。如图2e所示，在刻蚀完成后，将光刻胶15剥离。
第三步骤：在完成上述工艺的阵列基板上依次进行下述工艺：
首先，在阵列基板上连续形成第二透明导电层7和电极金属层8；
其次，在阵列基板上旋涂一层光刻胶15；
接下来，使用半色调或灰色调掩膜版进行曝光显影。如图3a所示，曝光显影后光刻胶15分为完全去除区域Ⅰ、完全保留区域Ⅱ和部分保留区域Ⅲ。光刻胶完全保留区域Ⅱ对应形成保护源电极8a、漏电极8b、数据线以及数据线PAD120图形区域，光刻胶部分保留区域Ⅲ对应于形成像素电极区域图形，光刻胶完全去除区域Ⅰ对应于光刻胶完全保留区域Ⅱ与部分保留区域Ⅲ以外的区域。
然后，进行多步刻蚀，其过程为：第一次刻蚀→灰化→第二次刻蚀。如图3b所示，第一次刻蚀，刻蚀掉光刻胶完全去除区域Ⅰ的第二透明导电层7与电极金属层8。接着如图3c所示，对图3b所示的阵列基板上的光刻胶15进行灰化，部分保留区域Ⅲ的光刻胶15被去除掉；然后对图3c所示的阵列基板进行第二次刻蚀，刻蚀掉光刻胶部分保留区域Ⅲ的电极金属层8，以暴露出第二透明导电层7，完成后阵列基板的截面图如图3d所示。如图3e所示，在刻蚀完成后，将光刻胶15剥离。
最后，在完成上述步骤的阵列基板上沉积一层钝化层9。如图4所示，通过曝光刻蚀暴露出栅线PAD区域以及数据线PAD区域。
剥离光刻胶15后即完成本发明实施例薄膜晶体管阵列基板的制作。
在本实施例的ADS模式的阵列基板上，所述像素电极和所述公共电极设置在所述阵列基板的不同层，所述像素电极和所述公共电极之间设置有绝缘层，所述公共电极大致覆盖整个像素区，所述像素电极的形状为狭缝状。
由以上实施例可以看出，本发明薄膜晶体管阵列基板的制作过程采用了四次构图工艺，在不增加现有技术构图工艺次数的基础上，完成本发明中新型结构的薄膜晶体管阵列基板的制作。
实施例二
本发明另一实施例用于TN模式LCD中，图5是本实施例薄膜晶体管截面图。与实施例一中ADS模式LCD不同之处在于，ADS模式LCD中由第二透明导电层7形成的像素电极为狭缝状而TN模式LCD中，第二透明导电层7形成的像素电极为板状。在制作过程中第一次构图工艺时不需要采用半色调或灰色调掩膜版进行曝光显影的多步刻蚀工艺。与实施例一薄膜晶体管阵列基板制作方法的区别在于，包括如下步骤：
首先，在形成第一透明导电层2和栅极金属层之后，使用栅极图案的掩膜版进行曝光显影，保留栅极、栅线以及栅线PAD110区域图形的光刻胶15；
其次，对阵列基板进行刻蚀，将栅极、栅线以及栅线PAD110区域图形以外区域的第一透明导电层和栅极金属层完全刻蚀掉。
接下来进行与实施例一种相同的步骤来形成栅绝缘层4、有源层6、保护层6、第二透明导电层7、源电极8a、漏电极8b和钝化层9即可，其中，由第二透明导电层7形成像素电极时，保证像素电极的块状结构即可。
可以看出，上述两个实施例中，本发明薄膜晶体管中的有源层和电极金属层之间增加了透明导电层，可以阻止了电极金属向有源层扩散，提高了产品性能。当电极金属使用铜材料时，其对有源层的扩散性更强；为进一步阻止铜向有源层扩散以及增加铜的吸附力，可以在栅极和第一透明导电层之间、和/或电极金属层和第二透明导电层之间增加一金属层，金属层的材料可以选择钼、铝、钕、钛等单质或者每种单质所对应的合金等材料。
实施例三
本发明的另一实施例中的有源层为非晶硅材料，该实施例适用于ADS模式LCD和TN模式LCD。图6是本实施例薄膜晶体管截面图。有源层包括下部的本征层10和上部的N型层11，本实施例中本征层10为a-Si，N型层11是在a-Si中掺有N型掺杂剂原子的N+a-Si。
本实施例薄膜晶体管的结构与实施例一中薄膜晶体管的结构类似，其区别在于本实施例中有源层具有双层结构，并且没有实施例一中薄膜晶体管的保护层结构。
在制作包含本实施例薄膜晶体管的阵列基板时，在基板上形成栅极图形、栅线图形、栅线PAD区域图形和第一透明导电层图案的步骤与实施例一相同。在基板上形成栅极金属层和第一透明导电层结构后，执行以下步骤：
首先，在基板上依次沉积栅绝缘层4，a-Si材料本征层10，N+a-Si材料N型层11；
其次，在N型层上旋涂光刻胶15；
接下来，对光刻胶15进行曝光显影，保留有源层图形区域的光刻胶15，完成后阵列基板截面图如图7a所示。
然后，刻蚀掉未保留光刻胶区域的本征层10和N型层11。
完成上述步骤并去除光刻胶15后阵列基板截面图如图7b所示。
然后在经过上述步骤得到的阵列基板上进行实施例一中的步骤，在阵列基板上形成源电极、漏电极、数据线以及数据线PAD区域图形，此时阵列基板截面图如图7c所示。
与实施例一不同之处在于，本实施例薄膜晶体管有源层是双层结构，并且没有保护层，所以本实施例阵列基板制作过程还包括以下步骤：刻蚀掉沟道区域的N型层。刻蚀掉沟道区域的N型层后阵列基板的截面图如图7d所示。
完成以上步骤并去除光刻胶15后，在阵列基板上沉积一层钝化层9，通过曝光刻蚀暴露出栅线PAD区域以及数据线PAD区域，从而完成本实施例薄膜晶体管阵列基板的制作。
本发明薄膜晶体管中的有源层和电极金属层之间增加了透明导电层，可以阻止了电极金属向有源层扩散，提高了产品性能。当电极金属使用铜材料时，其对有源层的扩散性更强；为进一步阻止铜向有源层扩散以及增加铜的吸附力，可以在栅极和第一透明导电层之间、和/或电极金属层和第二透明导电层之间增加一金属层，金属层的材料可以选择钼、铝、钕、钛等单质或者每种单质所对应的合金等材料。上述结构的阵列基板中金属层图案与栅极层、电极金属层图案相同，其制作方法与以上实施例基本相同，在对栅极层、电极金属层图形化时，同时完成金属层的图形化。
当然，本发明薄膜晶体管阵列基板还可以由其他制作方法完成。相比现有技术，本发明在结构上增加了第一透明导电层2和第二透明导电层7，二者可以通过单独的构图工艺形成。虽然，这样做势必增加构图工艺的次数，大幅增加了制造成本，但依然可以完成本发明新型结构的薄膜晶体管阵列基板的制作。
实施例四
本实施例提供一种薄膜晶体管的制作方法，其包括：
在基板上形成栅极；
在所述栅极上形成栅绝缘层和有源层；
在所述栅绝缘层和有源层上形成第二透明导电层，以及位于第二透明导电层上电极金属层；
在所述电极金属层、以及第二透明导电层上形成钝化层。
在基板上形成栅极步骤中，包括：可以在基板上先形成一层第一透明导电层，作为栅极和基板之间的增强吸附层。栅极和增强吸附层可以在同一步骤中形成。与此同时，第一透明导电层在形成过程中，可同时形成增强吸附层和阵列基板的公共电极，既能够提高薄膜晶体管的质量，又简化了制作阵列基板的制作工艺。
具体的，在基板上连续形成第一透明导电层和栅极金属层；在所述栅极金属层上形成光刻胶图案；对所述光刻胶图案进行曝光显影，每次曝光显影之后分别对所述栅极金属层进行刻蚀，以形成相应的图形。需要说明的，在第一透明导电层在同时形成阵列基板的公共电极时，需要在所述栅极金属层上形成具有高度差的光刻胶图案，并进行相应的光刻胶多步曝光显影。
在形成所述栅极上的栅绝缘层和有源层的步骤中，包括：在形成在所述栅极上连续形成栅绝缘层、有源层，在所述有源层上形成光刻胶图案；对所述光刻胶图案进行曝光显影，每次曝光显影之后进行刻蚀，以形成相应的图形。
优选的，在有源层为氧化物半导体时，在形成在所述栅极上连续沉积栅绝缘层、有源层、保护层，并在保护层上形成光刻胶；
具体的，所述栅极上连续沉积栅绝缘层、氧化物半导体层和保护层；在保护层上旋涂光刻胶；使用半色调或灰色调掩膜版进行曝光显影，使保护层图形区域的光刻胶完全保留，使两个用于与源电极和漏电极联接的接触区的光刻胶部分保留；经过多步刻蚀形成氧化物半导体层图形和保护层图形。
优选的，有源层为非晶硅材料时，有源层包括本征层和N型层。
具体的，连续沉积栅绝缘层、本征层和N型层；在N型层上旋涂光刻胶；进行曝光显影，使有源层图形区域的光刻胶保留；刻蚀掉未保留光刻胶区域的本征层和N型层。
在所述栅绝缘层和有源层上形成第二透明导电层，以及位于第二透明导电层上的金属层的步骤中，所述金属层包括彼此隔开的源电极和漏电极，两者之间为沟道区域；包括：在所述栅绝缘层和有源层上连续形成第二透明导电层和电极金属层；在电极金属层上形成光刻胶图案；对光刻胶图案进行曝光显影，每次曝光显影之后进行刻蚀，以形成相应的图形。
优选的，第二透明导体层还可以在该工艺步骤中形成阵列基板所需的像素电极，该像素电极可以根据需要制作成狭缝状或板状等。
具体的，在所述栅绝缘层和有源层上，连续沉积第二透明导电层和电极金属层；在电极金属层上旋涂光刻胶；使用半色调或灰色调掩膜版进行曝光显影，曝光显影之后进行刻蚀形成源电极、漏电极。
优选的，当所述有源层为非晶硅材料时，还包括刻蚀掉沟道区域的N型层。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。

Claims (16)

1.薄膜晶体管，包括形成在基板上的栅极、栅绝缘层、有源层、电极金属层和钝化层；电极金属层包括源电极和漏电极，源电极和漏电极互相隔离，之间为沟道区域；其特征在于，所述栅极和基板之间形成有第一透明导电层；所述有源层和电极金属层之间形成有第二透明导电层。
2.如权利要求1中所述的薄膜晶体管，其特征在于，所述栅极与电极金属层的材料为铜；所述第一透明导电层与栅极之间和/或第二透明导电层与电极金属层之间分别形成有一层金属层，所述金属层的材料为钼、铝、钕、钛或者其合金中的一种。
3.如权利要求1中所述的薄膜晶体管，其特征在于，所述有源层为非晶硅或氧化物半导体材料。
4.如权利要求1中所述的薄膜晶体管，其特征在于，所述第一透明导电层和/或第二透明导电层为锌氧化物，铟锡氧化物、铟锌氧化物、聚乙撑二氧噻吩或石墨烯材料。
5.一种薄膜晶体管的制作方法，其特征在于，包括如下步骤：
在基板上形成栅极，包括：在基板上先形成第一透明导电层，作为栅极和基板之间的增强吸附层；
在所述栅极上形成栅绝缘层和有源层；
在所述栅绝缘层和有源层上形成第二透明导电层，以及位于第二透明导电层上彼此隔开的源电极和漏电极；
在所述源电极和漏电极、以及第二透明导电层上形成钝化层。
6.一种阵列基板，其特征在于，包括如权利要求1-4中任一项所述的薄膜晶体管或权利要求5制作方法所制作的薄膜晶体管。
7.如权利要求6所述的阵列基板，其特征在于，所述阵列基板上设置有像素电极和公共电极，所述像素电极和所述公共电极设置在所述阵列基板的不同层，所述像素电极和所述公共电极之间设置有绝缘层，所述像素电极的形状为狭缝状。
8.如权利要求7所述的阵列基板，其特征在于，所述公共电极和第一透明导电层采用相同的材料，且两者在同一次光刻工艺中形成；所述像素电极和第二透明导电层采用相同的材料，且两者在同一次光刻工艺中形成。
9.一种阵列基板的制作方法，其特征在于，包括如下步骤：
在基板上连续形成第一透明导电层和栅极金属层；在基板上形成栅极图形、栅线图形、栅线PAD区域图形；
顺序形成栅绝缘层和有源层；
顺序形成第二透明导电层、彼此隔开的源电极和漏电极、数据线以及数据线PAD区域；
形成钝化层，暴露出栅线PAD区域以及数据线PAD区域。
10.如权利要求9所述的阵列基板的制作方法，其特征在于，所述阵列基板为ADS模式，在基板上形成栅极图形、栅线图形、栅线PAD区域图形的具体过程为：
在所述栅极金属层上形成具有高度差的光刻胶图案；
对所述光刻胶图案进行多步曝光显影，每次曝光显影之后分别对所述栅极金属层进行刻蚀，以形成栅极图形、栅线图形、栅线PAD区域图形和公共电极图形。
11.如权利要求9所述的阵列基板的制作方法，其特征在于，所述阵列基板为TN模式，在基板上形成栅极图形、栅线图形、栅线PAD区域图形的的具体过程为：
在栅极金属层上旋涂光刻胶，使用掩膜版进行曝光显影，使栅极图形、栅线图形、栅线PAD区域图形所对应的光刻胶保留；
经过刻蚀形成栅极图形、栅线图形、栅线PAD区域图形。
12.如权利要求9所述的阵列基板的制作方法，其特征在于，当所述有源层为氧化物半导体材料时，顺序形成栅绝缘层和有源层还包括对保护层进行图形化，其具体过程为：
连续沉积栅绝缘层、氧化物半导体层和保护层；
在保护层上旋涂光刻胶；
使用半色调或灰色调掩膜版进行曝光显影，使保护层图形区域的光刻胶完全保留，使两个用于与源电极和漏电极联接的接触区的光刻胶部分保留；
经过多步刻蚀形成氧化物半导体层图形和保护层图形。
13.如权利要求9所述的阵列基板的制作方法，其特征在于，当所述有源层为非晶硅材料时，顺序形成栅绝缘层和有源层具体过程为：
连续沉积栅绝缘层、有源层，有源层包括本征层和N型层；
在N型层上旋涂光刻胶；
进行曝光显影，使有源层图形区域的光刻胶保留；
刻蚀掉未保留光刻胶区域的本征层和N型层。
14.如权利要求9所述的阵列基板的制作方法，其特征在于，顺序形成第二透明导电层、彼此隔开的源电极和漏电极、数据线以及数据线PAD区域具体过程为：
包括对第二透明导电层和电极金属层进行图形化：
连续沉积第二透明导电层和电极金属层；
在电极金属层上旋涂光刻胶；
使用半色调或灰色调掩膜版进行曝光显影，使源电极、漏电极和数据线以及数据线PAD区域的光刻胶完全保留，使像素电极区域的光刻胶部分保留；
经过多步刻蚀形成源电极、漏电极和数据线以及数据线PAD区域图形。
15.如权利要求14所述的阵列基板的制作方法，其特征在于，当所述有源层为非晶硅材料时，还包括：刻蚀掉沟道区域的N型层。
16.一种显示装置，其特征在于，包括上述权利要求6-8中任一项所述的阵列基板或者权利要求9-15中任一项制作方法所制作的阵列基板。
CN201210260931.6A 2012-07-25 2012-07-25 薄膜晶体管、阵列基板及其制作方法、显示装置 Active CN102769040B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201210260931.6A CN102769040B (zh) 2012-07-25 2012-07-25 薄膜晶体管、阵列基板及其制作方法、显示装置
EP12867720.0A EP2879187B1 (en) 2012-07-25 2012-11-08 Thin film transistor, array substrate and manufacturing method thereof, and display device
US13/985,196 US9209308B2 (en) 2012-07-25 2012-11-08 Thin film transistor, array substrate and method for manufacturing the same, display device
JP2015523358A JP2015525000A (ja) 2012-07-25 2012-11-08 薄膜トランジスタ、アレイ基板及びその製作方法、ディスプレイ
KR1020137018073A KR20140024267A (ko) 2012-07-25 2012-11-08 박막 트랜지스터, 어레이 기판 및 이들을 제조하는 방법, 표시 장치
PCT/CN2012/001510 WO2014015453A1 (zh) 2012-07-25 2012-11-08 薄膜晶体管、阵列基板及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210260931.6A CN102769040B (zh) 2012-07-25 2012-07-25 薄膜晶体管、阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN102769040A CN102769040A (zh) 2012-11-07
CN102769040B true CN102769040B (zh) 2015-03-04

Family

ID=47096363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210260931.6A Active CN102769040B (zh) 2012-07-25 2012-07-25 薄膜晶体管、阵列基板及其制作方法、显示装置

Country Status (6)

Country Link
US (1) US9209308B2 (zh)
EP (1) EP2879187B1 (zh)
JP (1) JP2015525000A (zh)
KR (1) KR20140024267A (zh)
CN (1) CN102769040B (zh)
WO (1) WO2014015453A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738007B (zh) * 2012-07-02 2014-09-03 京东方科技集团股份有限公司 一种薄膜晶体管的制造方法及阵列基板的制造方法
CN102769040B (zh) 2012-07-25 2015-03-04 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置
CN103309095B (zh) 2013-05-30 2015-08-26 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104183603B (zh) * 2014-07-16 2017-01-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
TWM518786U (zh) * 2014-10-17 2016-03-11 瑞鼎科技股份有限公司 內嵌式觸控面板
TWI579754B (zh) * 2014-10-17 2017-04-21 瑞鼎科技股份有限公司 內嵌式互電容觸控面板及其佈局
CN104300008B (zh) * 2014-10-30 2017-06-30 京东方科技集团股份有限公司 一种电极结构、薄膜晶体管、阵列基板及显示面板
CN104766803B (zh) * 2015-04-01 2018-09-11 京东方科技集团股份有限公司 Tft的制作方法及tft、阵列基板、显示装置
CN105097943A (zh) 2015-06-24 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN105070727B (zh) 2015-08-21 2019-01-15 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板、其制作方法及显示装置
CN105304643A (zh) * 2015-09-28 2016-02-03 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法
JP2017143135A (ja) * 2016-02-09 2017-08-17 株式会社ジャパンディスプレイ 薄膜トランジスタ
CN106057828A (zh) * 2016-08-12 2016-10-26 京东方科技集团股份有限公司 一种基板及其制备方法、显示面板
KR102373440B1 (ko) 2017-03-17 2022-03-14 삼성디스플레이 주식회사 디스플레이 패널 및 이를 구비하는 디스플레이 장치
CN107579040B (zh) * 2017-09-07 2020-04-21 京东方科技集团股份有限公司 一种掩膜版、阵列基板及其制作方法
US10304866B1 (en) 2017-11-22 2019-05-28 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. FFS type TFT array substrate and the manufacturing method thereof
CN107919321A (zh) * 2017-11-22 2018-04-17 深圳市华星光电半导体显示技术有限公司 Ffs型薄膜晶体管阵列基板及其制作方法
CN108231598A (zh) * 2017-12-29 2018-06-29 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管的制备方法、阵列基板的制备方法
CN109285781B (zh) * 2018-09-29 2022-04-22 合肥鑫晟光电科技有限公司 一种薄膜晶体管的制备方法
CN109817641B (zh) * 2019-01-16 2020-11-06 南京中电熊猫液晶显示科技有限公司 一种阵列基板及其制造方法
CN109768015B (zh) * 2019-01-29 2021-07-23 南京中电熊猫平板显示科技有限公司 一种阵列基板及其制造方法
CN109634000B (zh) * 2019-02-02 2021-12-31 合肥京东方显示技术有限公司 阵列基板及其制备方法、显示面板和显示装置
CN111403336A (zh) * 2020-03-31 2020-07-10 成都中电熊猫显示科技有限公司 阵列基板、显示面板以及阵列基板的制作方法
CN111477638B (zh) * 2020-04-28 2023-10-17 Tcl华星光电技术有限公司 阵列基板及其制造方法、显示装置
CN111474790A (zh) * 2020-05-14 2020-07-31 深圳市华星光电半导体显示技术有限公司 阵列基板和液晶显示面板
CN111640766B (zh) * 2020-06-22 2023-12-12 武汉华星光电技术有限公司 一种阵列基板及其制作方法
CN112885822B (zh) * 2020-07-27 2023-08-01 友达光电股份有限公司 显示装置的制造方法
CN115188768A (zh) * 2021-03-22 2022-10-14 合肥京东方显示技术有限公司 阵列基板及其制作方法、显示面板和显示装置
CN113690181B (zh) * 2021-08-19 2024-03-12 昆山龙腾光电股份有限公司 Tft阵列基板及其制作方法
CN114823734A (zh) * 2022-05-06 2022-07-29 广州华星光电半导体显示技术有限公司 阵列基板、其制作方法及显示面板
CN114784022B (zh) * 2022-05-10 2023-05-23 长沙惠科光电有限公司 阵列基板及其制作方法、显示装置
CN116125713A (zh) * 2022-12-29 2023-05-16 惠科股份有限公司 阵列基板及其制备方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101685229A (zh) * 2008-09-25 2010-03-31 北京京东方光电科技有限公司 液晶显示器阵列基板的制造方法
US8187927B2 (en) * 2007-03-12 2012-05-29 Lg Display Co., Ltd. Liquid crystal display and fabrication method thereof
CN202712193U (zh) * 2012-07-25 2013-01-30 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09127707A (ja) * 1995-10-30 1997-05-16 Casio Comput Co Ltd レジストパターンの形成方法
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
KR101219038B1 (ko) * 2004-10-26 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101054344B1 (ko) * 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101085132B1 (ko) * 2004-12-24 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101107265B1 (ko) 2004-12-31 2012-01-19 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
US8149346B2 (en) * 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
CN100470757C (zh) * 2007-06-15 2009-03-18 友达光电股份有限公司 导线结构、像素结构、显示面板、光电装置及其形成方法
JP4727702B2 (ja) * 2008-09-11 2011-07-20 株式会社 日立ディスプレイズ 液晶表示装置、及びその製造方法
JP2010108986A (ja) * 2008-10-28 2010-05-13 Hitachi Chem Co Ltd ゲート絶縁膜層成形材料、電界効果型トランジスタ及びこの電界効果型トランジスタの製造方法
CN101807586B (zh) * 2009-02-13 2013-07-31 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
TWI746064B (zh) * 2009-08-07 2021-11-11 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101090327B1 (ko) * 2009-08-19 2011-12-07 주식회사 하이닉스반도체 반도체 소자 제조 방법
JP2011258777A (ja) * 2010-06-09 2011-12-22 Dainippon Printing Co Ltd 半導体素子の製造方法
CN202033562U (zh) * 2011-04-29 2011-11-09 京东方科技集团股份有限公司 液晶显示器阵列基板
CN102544029A (zh) * 2012-02-07 2012-07-04 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
CN102769040B (zh) 2012-07-25 2015-03-04 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8187927B2 (en) * 2007-03-12 2012-05-29 Lg Display Co., Ltd. Liquid crystal display and fabrication method thereof
CN101685229A (zh) * 2008-09-25 2010-03-31 北京京东方光电科技有限公司 液晶显示器阵列基板的制造方法
CN202712193U (zh) * 2012-07-25 2013-01-30 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及显示装置

Also Published As

Publication number Publication date
CN102769040A (zh) 2012-11-07
KR20140024267A (ko) 2014-02-28
EP2879187B1 (en) 2019-05-22
US9209308B2 (en) 2015-12-08
US20140077213A1 (en) 2014-03-20
EP2879187A1 (en) 2015-06-03
WO2014015453A1 (zh) 2014-01-30
EP2879187A4 (en) 2016-04-13
JP2015525000A (ja) 2015-08-27

Similar Documents

Publication Publication Date Title
CN102769040B (zh) 薄膜晶体管、阵列基板及其制作方法、显示装置
CN102636927B (zh) 阵列基板及其制造方法
CN103489877B (zh) 阵列基板及其制造方法和显示装置
CN103413812B (zh) 阵列基板及其制备方法、显示装置
CN103236440B (zh) 薄膜晶体管、阵列基板及其制造方法、显示装置
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
CN102709234B (zh) 薄膜晶体管阵列基板及其制造方法和电子器件
WO2013155830A1 (zh) 阵列基板的制造方法、阵列基板及显示装置
CN103309105B (zh) 阵列基板及其制备方法、显示装置
CN102944959A (zh) 阵列基板、其制作方法、其测试方法及显示装置
CN103412450A (zh) 阵列基板及其制作方法和显示装置
CN106298646B (zh) Tft基板的制作方法
WO2017012306A1 (zh) 阵列基板的制备方法、阵列基板及显示装置
CN104835782A (zh) 阵列基板及其制作方法、显示装置
CN103915451B (zh) 一种阵列基板及其制造方法、显示装置
CN105448824B (zh) 阵列基板及其制作方法、显示装置
US9281325B2 (en) Array substrate, manufacturing method thereof and display device
CN104934443A (zh) 阵列基板及其制造方法、显示装置
CN107978608B (zh) Ips型薄膜晶体管阵列基板及其制作方法
US9240424B2 (en) Thin film transistor array substrate and producing method thereof
CN102931138B (zh) 阵列基板及其制造方法、显示装置
WO2014117444A1 (zh) 阵列基板及其制作方法、显示装置
CN107919321A (zh) Ffs型薄膜晶体管阵列基板及其制作方法
CN102637630B (zh) 阵列基板及其制造方法
CN103713438A (zh) 阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant