[go: up one dir, main page]

CN107579040B - 一种掩膜版、阵列基板及其制作方法 - Google Patents

一种掩膜版、阵列基板及其制作方法 Download PDF

Info

Publication number
CN107579040B
CN107579040B CN201710801200.0A CN201710801200A CN107579040B CN 107579040 B CN107579040 B CN 107579040B CN 201710801200 A CN201710801200 A CN 201710801200A CN 107579040 B CN107579040 B CN 107579040B
Authority
CN
China
Prior art keywords
pattern
layer
forming
area
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710801200.0A
Other languages
English (en)
Other versions
CN107579040A (zh
Inventor
张震
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710801200.0A priority Critical patent/CN107579040B/zh
Publication of CN107579040A publication Critical patent/CN107579040A/zh
Application granted granted Critical
Publication of CN107579040B publication Critical patent/CN107579040B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种掩膜版、阵列基板及其制作方法,该阵列基板包括显示区域和PAD区域,该阵列基板的制作方法包括:形成所述PAD区域的导电图形;形成覆盖所述导电图形的至少部分区域的保护图形;在形成所述显示区域的预设膜层图形之后,去除所述保护图形。本发明中,在形成PAD区域的导电图形之后,形成覆盖所述导电图形的至少部分区域的保护图形,对导电图形的至少部分区域进行保护,从而避免在形成显示区域的预设膜层图形的过程中,被用于形成预设膜层图形的刻蚀液损伤,提高阵列基板的良率。

Description

一种掩膜版、阵列基板及其制作方法
技术领域
本发明涉及显示技术领域,尤其涉及一种掩膜版、阵列基板及其制作方法。
背景技术
阵列基板通常包括显示区域(AA区域)和PAD区域,其中,显示区域通常包括栅线、数据线等信号线及薄膜晶体管(TFT)等组件。PAD区域为压接区域,是用于将显示区域的信号线与外部的驱动电路板的引线进行压接的区域。PAD区域一般只设有导电图形,导电图形用于连接外部的驱动电路板的引线和阵列基板的信号线,因而导电图形上方必须没有绝缘层覆盖。
但是在实际生产中,由于PAD区域的导电图形上方没有绝缘层覆盖,PAD区域的导电图形是裸露的,在阵列基板的后续工艺时,例如在进行有机电致发光二极管(OLED)阵列基板的阳极(Anode)的湿刻(Wet Etch)工艺时,PAD区域的裸露的导电图形容易被刻蚀液损伤,从而影响产品良率。
发明内容
有鉴于此,本发明提供一种掩膜版、阵列基板及其制作方法,避免PAD区域的导电图形被损伤,提高阵列基板的良率。
为解决上述技术问题,本发明提供一种掩膜版,用于形成覆盖阵列基板的PAD区域的导电图形的至少部分区域的保护图形,所述掩膜版包括:
透光区域和不透光区域,所述透光区域或所述不透光区域对应所述导电图形的至少部分区域。
本发明还提供一种阵列基板的制作方法,所述阵列基板包括显示区域和PAD区域,包括:
形成所述PAD区域的导电图形;
采用上述掩膜版,形成覆盖所述导电图形的至少部分区域的保护图形;
在形成所述显示区域的预设膜层图形之后,去除所述保护图形。
优选地,所述保护图形覆盖所述导电图形的全部区域,或者,覆盖所述导电图形的包括侧面的部分区域。
优选地,所述形成覆盖所述导电图形的至少部分区域的保护图形的步骤包括:
在所述导电图形上涂覆第一光刻胶层;
采用所述掩膜版,对所述第一光刻胶层进行曝光并显影,形成覆盖所述导电图形的至少部分区域的第一光刻胶图形,所述第一光刻胶图形为所述保护图形。
优选地,所述预设膜层图形为像素电极的图形或阳极的图形。
优选地,所述在形成所述显示区域的预设膜层图形之后,去除所述保护图形的步骤包括:
形成导电膜层;
在所述导电膜层上涂覆第二光刻胶层;
对所述第二光刻胶层进行曝光并显影,形成第二光刻胶图形;
对未被所述第二光刻胶图形覆盖的导电膜层进行湿刻,形成所述预设膜层图形;
对所述第一光刻胶图形和第二光刻胶图形进行剥离,露出所述导电图形和所述预设膜层图形。
优选地,所述导电图形为源漏金属层图形。
优选地,所述源漏金属层图形采用Ti、Al和Ti三层结构。
优选地,所述阵列基板的制作方法具体包括:
在一衬底基板上形成位于所述显示区域的有源层图形;
形成位于所述显示区域和PAD区域的第一栅绝缘层的图形;
形成第一栅金属层图形,所述第一栅金属层图形包括:位于所述显示区域的第一栅金属层图形和位于所述PAD区域的第一栅金属层图形;
形成位于所述显示区域和PAD区域的第二栅绝缘层的图形;
形成位于所述显示区域的第二栅金属层图形,所述第二栅金属层图形与所述位于所述显示区域的第一栅金属层图形组成电容;
形成层间介质层的图形;
形成源漏金属层的图形,所述源漏金属层的图形包括:位于所述显示区域的源漏金属层图形和位于所述PAD区域的源漏金属层图形,位于所述显示区域的源漏金属层图形包括源极和漏极,所述源极和漏极通过贯穿所述层间介质层、所述第二栅绝缘层和所述第一栅绝缘层的过孔与所述有源层的图形连接,位于所述PAD区域的源漏金属层图形通过贯穿所述层间介质层和所述第二栅绝缘层的过孔与位于所述PAD区域的第一栅金属层图形连接,位于所述PAD区域的源漏金属层图形为所述PAD区域的导电图形;
形成绝缘层的图形,所述绝缘层的图形不覆盖位于所述PAD区域的源漏金属层图形;
涂覆第一光刻胶层;
利用所述掩膜版对所述第一光刻胶层进行曝光并显影,形成覆盖位于所述PAD区域的源漏金属层图形的至少部分区域的第一光刻胶图形;
形成位于所述显示区域的预设膜层的图形;
去除所述第一光刻胶图形。
本发明还提供一种阵列基板,采用上述阵列基板的制作方法制作而成。
本发明的上述技术方案的有益效果如下:
本发明实施例中,在形成PAD区域的导电图形之后,形成覆盖所述导电图形的至少部分区域的保护图形,对导电图形的至少部分区域进行保护,从而避免在形成显示区域的预设膜层图形的过程中,被用于形成预设膜层图形的刻蚀液损伤,提高阵列基板的良率。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对本发明实施例的描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明一实施例的掩膜版的结构示意图;
图2为本发明另一实施例的掩膜版的结构示意图;
图3为本发明一实施例的阵列基板的制作方法的示意图;
图4为本发明一实施例的保护图形的示意图;
图5为本发明另一实施例的保护图形的示意图;
图6为本发明一实施例的保护图形的制作方法的示意图;
图7为本发明一实施例的阵列基板的显示区域的示意图;
图8为图7所示的阵列基板的PAD区域的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例的附图,对本发明实施例的技术方案进行清楚、完整地描述。显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于所描述的本发明的实施例,本领域普通技术人员所获得的所有其他实施例,都属于本发明保护的范围。
请参考图1,本发明实施例提供一种掩膜版10,该掩膜版10用于形成覆盖阵列基板的PAD区域的导电图形的至少部分区域的保护图形,该掩膜版10包括透光区域11和不透光区域12,所述不透光区域12对应所述导电图形的至少部分区域。
本发明实施例中,优选地,所述保护图形采用光刻胶形成,所述光刻胶为正性光刻胶,正性光刻胶被曝光后,能够溶于显影液。
本发明实施例中,所述不透光区域12对应所述导电图形的全部区域,从而用于形成覆盖所述导电图形的全部区域的保护图形,对导电图形进行全面的保护。
在本发明的其他一些实施例中,所述不透光区域12也可以对应所述导电图形的侧面区域,从而用于形成覆盖所述导电图形的侧面区域的保护图形,对导电图形的侧面进行保护,或者,所述不透光区域12也可以对应所述导电图形的侧面区域和部分上表面区域,从而用于形成覆盖所述导电图形的侧面区域和部分上表面区域的保护图形,对导电图形的侧面和部分上表面进行保护。
请参考图2,本发明实施例提供一种掩膜版20,该掩膜版20用于形成覆盖阵列基板的PAD区域的导电图形的至少部分区域的保护图形,该掩膜版20包括透光区域21和不透光区域22,所述透光区域21对应所述导电图形的至少部分区域。
本发明实施例中,优选地,所述保护图形采用光刻胶形成,所述光刻胶为负性光刻胶,负性光刻胶被曝光后,不溶于显影液。
本发明实施例中,所述透光区域21对应所述导电图形的全部区域,从而用于形成覆盖所述导电图形的全部区域的保护图形,对导电图形进行全面的保护。
在本发明的其他一些实施例中,所述透光区域21也可以对应所述导电图形的侧面区域,从而用于形成覆盖所述导电图形的侧面区域的保护图形,对导电图形的侧面进行保护,或者,所述透光区域21也可以对应所述导电图形的侧面区域和部分上表面区域,从而用于形成覆盖所述导电图形的侧面区域和部分上表面区域的保护图形,对导电图形的侧面和部分上表面进行保护。
请参考图3,本发明实施例还提供一种阵列基板的制作方法,所述阵列基板包括显示区域和PAD区域,所述阵列基板的制作方法包括:
步骤301:形成阵列基板的PAD区域的导电图形;
步骤302:采用上述任一实施例的掩膜版,形成覆盖所述导电图形的至少部分区域的保护图形;
步骤303:在形成所述显示区域的预设膜层图形之后,去除所述保护图形。
本发明实施例中,在形成PAD区域的导电图形之后,形成覆盖所述导电图形的至少部分区域的保护图形,对导电图形的至少部分区域进行保护,从而避免在形成显示区域的预设膜层图形的过程中,被用于形成预设膜层图形的刻蚀液损伤,提高阵列基板的良率。
本发明实施例中,阵列基板上通常包括多个导电图形,每一导电图形的横截面通常为正方形或长方形,当然,也可以为其他图形,例如圆形等。
在本发明的一些优选实施例中,请参考图4,保护图形43为一个整块结构,覆盖导电图形42的全部区域,即保护图形43覆盖导电图形42的上表面和侧面,从而全面对导电图形42进行保护,并且制作一个整块结构的保护图形工艺要求低,生产成本低。图4中41为衬底基板。
在本发明的另外一些实施例中,请参考图5,保护图形43也可以为多个,分别覆盖导电图形42的侧面区域和部分上表面区域。图5中41为衬底基板。该实施例中的保护图形43适用于导电图形42为多层结构,顶层的导电层不容易被在形成后续的预设膜层图形过程中使用的刻蚀液刻蚀,中间层或底层的导电层容易被所述刻蚀液刻蚀的实施例中。由于对导电图形的侧面区域进行了保护,因而位于中间层或底层的导电层可被保护。
本发明实施例中,优选地,所述保护图形采用光刻胶材料制作而成,从而在制作时,只需进行曝光和显影工艺,节省工艺步骤以及制作原料。
当然,在本发明的其他一些实施例中,也不排除保护图形采用其他材料制成。
当所述保护图形采用光刻胶材料制成时,上述形成覆盖所述导电图形的至少部分区域的保护图形的步骤可以包括:
步骤3021:在所述导电图形上涂覆第一光刻胶层;
步骤3022:采用上述实施例中的掩膜版,对所述第一光刻胶层进行曝光并显影,形成覆盖所述导电图形的至少部分区域的第一光刻胶图形,所述第一光刻胶图形为所述保护图形。
本发明实施例中,所述第一光刻胶层可以采用正性光刻胶形成,也可以采用负性光刻胶形成,当采用的光刻胶的类型不同时,形成保护图形采用的掩膜版也不相同。
请参考图6,图6为本发明一实施例的保护图形的制作方法的示意图,本发明实施例中,首先在导电图形42向涂覆第一光刻胶层43’,然后,采用图1所示的掩膜版10,对所述第一光刻胶层43’进行曝光并显影,形成覆盖所述导电图形42的全部区域的第一光刻胶图形,所述第一光刻胶图形即所述保护图形43(请参考图4)。
本发明实施例中,当阵列基板为液晶阵列基板时,形成在所述导电图形之后的预设膜层图形可以是像素电极的图形。当阵列基板为有机电致发光二极管(OLED)阵列基板时,形成在所述导电图形之后的预设膜层图形可以是阳极的图形。
本发明实施例中,所述在形成所述显示区域的预设膜层图形之后,去除所述保护图形的步骤可以包括:
步骤3031:形成导电膜层;
步骤3032:在所述导电膜层上涂覆第二光刻胶层;
步骤3033:对所述第二光刻胶层进行曝光并显影,形成第二光刻胶图形;
步骤3034:对未被所述第二光刻胶图形覆盖的导电膜层进行湿刻,形成所述预设膜层图形;
步骤3035:对所述第一光刻胶图形和第二光刻胶图形进行剥离,露出所述导电图形和所述预设膜层图形。
也就是说,在剥离显示区域的形成所述预设膜层图形过程中使用的光刻胶的同时,剥离所述PAD区域的用于保护所述导电图形的光刻胶,从而节省工艺步骤,降低生产成本。
本发明实施例中,优选地,所述导电图形为源漏金属层图形,与位于显示区域中的源电极、漏电极和数据线同层同材料设置,可以通过一次构图工艺形成,从而节省工艺步骤,减少掩膜版数量,降低生产成本。
在本发明的一实施例中,所述源漏金属层图形可以采用Ti、Al和Ti三层结构。
在另一实施例中,所述阵列基板为OLED阵列基板,所述源漏金属层图形采用Ti、Al和Ti三层结构,在形成阳极的图形过程中采用的刻蚀液对Ti基本没影响,但是对Al会造成一定的损伤,导电图形的Al层发生侧蚀现象,在后续水洗等工艺过程中,上层的Ti极易掉落,这不仅会影响驱动电路板的绑定(Bonding)效果,掉落的Ti还极易引发短路(short)现象。因而,本发明实施例中,形成的保护图形可以仅覆盖导电图形的侧面区域,或者,覆盖导电图形的侧面区域和部分上表面区域,对导电图形的侧面区域进行包括,避免位于Al层被刻蚀液损伤。当然,形成的保护图形也可以是覆盖导电图形的全部区域,从而实现更全面的保护,且只需形成一个整体的保护图形即可,工艺要求低,易于实现。
请参考图7和图8,图7为本发明一实施例的阵列基板的PAD区域的示意图,图8为图7所示的阵列基板的显示区域的示意图,该阵列基板的制作方法包括:
步骤701:提供一衬底基板51;
衬底基板51可以是刚性衬底基板,例如玻璃基板,也可以是柔性衬底基板,例如聚酰亚胺树脂(PI)基板。
步骤702:在衬底基板51上形成缓冲层52;
在有些实施例中,缓冲层52也可以省略。
步骤703:在缓冲层52上形成有源层图形53;有源层图形53位于所述阵列基板的显示区域;
所述有源层图形53可以采用低温多晶硅(LTPS)等材料制成。
步骤704:形成位于所述显示区域和PAD区域的第一栅绝缘层的图形54;
步骤705:形成第一栅金属层图形,所述第一栅金属层图形包括:位于所述显示区域的第一栅金属层图形551和位于所述PAD区域的第一栅金属层图形552;
步骤706:形成位于所述显示区域和PAD区域的第二栅绝缘层的图形56;
步骤707:形成位于所述显示区域的第二栅金属层图形57,所述第二栅金属层图形57与所述位于所述显示区域的第一栅金属层图形551组成电容;
步骤708:形成层间介质层的图形58;
步骤709:形成源漏金属层的图形,所述源漏金属层的图形包括:位于所述显示区域的源漏金属层图形591和位于所述PAD区域的源漏金属层图形592,位于所述显示区域的源漏金属层图形591包括源极和漏极,所述源极和漏极通过贯穿所述层间介质层、所述第二栅绝缘层和所述第一栅绝缘层的过孔与所述有源层的图形53连接,位于所述PAD区域的源漏金属层图形592通过贯穿所述层间介质层和所述第二栅绝缘层的过孔与位于所述PAD区域的第一栅金属层图形552连接,位于所述PAD区域的源漏金属层图形592为所述PAD区域的导电图形;
步骤710:形成绝缘层的图形510,所述绝缘层的图形510不覆盖位于所述PAD区域的源漏金属层图形592;
步骤711:涂覆第一光刻胶层;利用一掩膜版对所述第一光刻胶层进行曝光并显影,形成覆盖位于所述PAD区域的源漏金属层图形592的全部区域的第一光刻胶图形511;
步骤712:形成导电膜层;在所述导电膜层上涂覆第二光刻胶层;对所述第二光刻胶层进行曝光并显影,形成第二光刻胶图形512;对未被所述第二光刻胶图形512覆盖的导电膜层进行湿刻,形成阳极的图形513;
步骤713:对所述第一光刻胶图形511和第二光刻胶图形512进行剥离,露出所述导电图形和所述预设膜层图形。
本发明实施例中,在形成PAD区域的导电图形之后,形成覆盖所述导电图形的全部区域的第一光刻胶图形,对导电图形的全部区域进行保护,从而避免在形成显示区域的阳极的图形的过程中,被用于形成阳极的图形的刻蚀液损伤,提高阵列基板的良率。并且,在制作完阳极的图形之后,将第一光刻胶图形和制作阳极的图形使用的第二光刻胶同时剥离,使得导电图形裸露在外,能够和外部的驱动电路板的引线正常连接。
本发明实施例还提供一种阵列基板,采用上述任一实施例中的阵列基板的制作方法制作而成。
本发明实施例中的阵列基板,由于在制作过程中,PAD区域的导电图形由保护层保护,因而,不易被损伤,形貌(Profile)比较完整,极大提高了阵列基板的良率。
该阵列基板可以是液晶阵列基板,也可以是OLED阵列基板。
除非另作定义,本发明中使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。同样,“一个”或者“一”等类似词语也不表示数量限制,而是表示存在至少一个。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也相应地改变。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明所述原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (6)

1.一种阵列基板的制作方法,所述阵列基板包括显示区域和PAD区域,其特征在于,包括:
形成所述PAD区域的导电图形;
采用掩膜版,形成覆盖所述导电图形的至少部分区域的保护图形;所述掩膜版包括:透光区域和不透光区域,所述透光区域或所述不透光区域对应所述导电图形的至少部分区域;
在形成所述显示区域的预设膜层图形之后,去除所述保护图形;所述预设膜层图形为像素电极的图形或阳极的图形;
所述保护图形覆盖所述导电图形的全部区域,或者,覆盖所述导电图形的包括侧面的部分区域。
2.根据权利要求1所述的阵列基板的制作方法,其特征在于,所述形成覆盖所述导电图形的至少部分区域的保护图形的步骤包括:
在所述导电图形上涂覆第一光刻胶层;
采用所述掩膜版,对所述第一光刻胶层进行曝光并显影,形成覆盖所述导电图形的至少部分区域的第一光刻胶图形,所述第一光刻胶图形为所述保护图形。
3.根据权利要求2所述的阵列基板的制作方法,其特征在于,所述在形成所述显示区域的预设膜层图形之后,去除所述保护图形的步骤包括:
形成导电膜层;
在所述导电膜层上涂覆第二光刻胶层;
对所述第二光刻胶层进行曝光并显影,形成第二光刻胶图形;
对未被所述第二光刻胶图形覆盖的导电膜层进行湿刻,形成所述预设膜层图形;
对所述第一光刻胶图形和第二光刻胶图形进行剥离,露出所述导电图形和所述预设膜层图形。
4.根据权利要求1所述的阵列基板的制作方法,其特征在于,所述导电图形为源漏金属层图形。
5.根据权利要求4所述的阵列基板的制作方法,其特征在于,所述源漏金属层图形采用Ti、Al和Ti三层结构。
6.根据权利要求4所述的阵列基板的制作方法,其特征在于,具体包括:
在一衬底基板上形成位于所述显示区域的有源层图形;
形成位于所述显示区域和PAD区域的第一栅绝缘层的图形;
形成第一栅金属层图形,所述第一栅金属层图形包括:位于所述显示区域的第一栅金属层图形和位于所述PAD区域的第一栅金属层图形;
形成位于所述显示区域和PAD区域的第二栅绝缘层的图形;
形成位于所述显示区域的第二栅金属层图形,所述第二栅金属层图形与所述位于所述显示区域的第一栅金属层图形组成电容;
形成层间介质层的图形;
形成源漏金属层的图形,所述源漏金属层的图形包括:位于所述显示区域的源漏金属层图形和位于所述PAD区域的源漏金属层图形,位于所述显示区域的源漏金属层图形包括源极和漏极,所述源极和漏极通过贯穿所述层间介质层、所述第二栅绝缘层和所述第一栅绝缘层的过孔与所述有源层的图形连接,位于所述PAD区域的源漏金属层图形通过贯穿所述层间介质层和所述第二栅绝缘层的过孔与位于所述PAD区域的第一栅金属层图形连接,位于所述PAD区域的源漏金属层图形为所述PAD区域的导电图形;
形成绝缘层的图形,所述绝缘层的图形不覆盖位于所述PAD区域的源漏金属层图形;
涂覆第一光刻胶层;
利用所述掩膜版对所述第一光刻胶层进行曝光并显影,形成覆盖位于所述PAD区域的源漏金属层图形的至少部分区域的第一光刻胶图形;
形成位于所述显示区域的预设膜层的图形;
去除所述第一光刻胶图形。
CN201710801200.0A 2017-09-07 2017-09-07 一种掩膜版、阵列基板及其制作方法 Expired - Fee Related CN107579040B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710801200.0A CN107579040B (zh) 2017-09-07 2017-09-07 一种掩膜版、阵列基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710801200.0A CN107579040B (zh) 2017-09-07 2017-09-07 一种掩膜版、阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
CN107579040A CN107579040A (zh) 2018-01-12
CN107579040B true CN107579040B (zh) 2020-04-21

Family

ID=61031487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710801200.0A Expired - Fee Related CN107579040B (zh) 2017-09-07 2017-09-07 一种掩膜版、阵列基板及其制作方法

Country Status (1)

Country Link
CN (1) CN107579040B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108550588B (zh) 2018-06-08 2021-03-30 京东方科技集团股份有限公司 显示面板、显示面板的制造方法和显示装置
CN109216582A (zh) * 2018-08-27 2019-01-15 京东方科技集团股份有限公司 一种显示面板及其制备方法和显示装置
CN109585459A (zh) * 2018-12-05 2019-04-05 惠科股份有限公司 阵列基板的制备方法、阵列基板、显示面板及显示装置
CN110676217B (zh) * 2019-10-09 2021-12-10 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
CN113629079A (zh) * 2021-08-30 2021-11-09 京东方科技集团股份有限公司 一种显示基板及其制造方法、显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102769040A (zh) * 2012-07-25 2012-11-07 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102109713A (zh) * 2009-12-23 2011-06-29 北京京东方光电科技有限公司 一种液晶显示面板、阵列基板及其制备方法
CN103545378B (zh) * 2013-11-05 2016-09-07 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板、显示装置
CN104393001B (zh) * 2014-10-24 2017-10-31 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制作方法、显示装置
CN104635416B (zh) * 2015-02-06 2018-12-25 合肥京东方光电科技有限公司 一种掩膜板及阵列基板的制造方法
CN105810690B (zh) * 2016-04-01 2020-05-08 京东方科技集团股份有限公司 显示基板及其制造方法和显示装置
CN106298806B (zh) * 2016-09-06 2019-11-05 京东方科技集团股份有限公司 一种全反射阵列基板及其制作方法和显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102769040A (zh) * 2012-07-25 2012-11-07 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置

Also Published As

Publication number Publication date
CN107579040A (zh) 2018-01-12

Similar Documents

Publication Publication Date Title
CN107579040B (zh) 一种掩膜版、阵列基板及其制作方法
US11967620B2 (en) Thin film transistor, method of manufacturing the same and display device
TWI441122B (zh) 顯示面板之陣列基板結構及其製作方法
US9768306B2 (en) Array substrate and display device
US10644037B2 (en) Via-hole connection structure and method of manufacturing the same, and array substrate and method of manufacturing the same
US11282871B2 (en) Array substrate and manufacturing method thereof, and display device
CN110796949B (zh) 一种显示基板、其制作方法及母板、显示面板、显示装置
US10043831B2 (en) Array substrate and manufacturing method thereof and display panel
US20220416007A1 (en) Array substrate, method for manufacturing same, display panel, and display device
WO2016145769A1 (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
WO2017020480A1 (zh) 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
US8658480B2 (en) Method for manufacturing active array substrate
WO2017202188A1 (zh) 显示基板的制作方法、显示基板和显示装置
US9905592B2 (en) Method for manufacturing TFT, array substrate and display device
CN109449186B (zh) Oled显示基板母板及其制作方法、和oled显示装置
US8519393B2 (en) Thin film transistor array panel and manufacturing method thereof
KR101450884B1 (ko) 평판표시장치 및 이의 제조 방법
US11282867B2 (en) Manufacturing method of display substrate motherboard, and display device
US20130087792A1 (en) Pixel structure of reflective type electrophoretic display device and method of making the same
KR101671896B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR20160062322A (ko) 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200421