[go: up one dir, main page]

CN116125713A - 阵列基板及其制备方法、显示装置 - Google Patents

阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN116125713A
CN116125713A CN202211742772.3A CN202211742772A CN116125713A CN 116125713 A CN116125713 A CN 116125713A CN 202211742772 A CN202211742772 A CN 202211742772A CN 116125713 A CN116125713 A CN 116125713A
Authority
CN
China
Prior art keywords
photoresist
layer
conductive layer
transparent
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211742772.3A
Other languages
English (en)
Inventor
杨依林
康报虹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN202211742772.3A priority Critical patent/CN116125713A/zh
Publication of CN116125713A publication Critical patent/CN116125713A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请公开了一种阵列基板及其制备方法、显示装置，制备方法包括提供基板，沉积第一透明金属氧化物导电层；采用第一道光罩对第一透明金属氧化物导电层图案化，形成公共电极与透明导电层；采用等离子还原性气体对透明导电层还原形成底栅；沉积缓冲层和有源层；采用第二道光罩对有源层图案化形成导电沟道；沉积第二透明金属氧化物导电层；采用第三道光罩对第二透明金属氧化物导电层图案化形成第一导电层和第二导电层；采用等离子还原性气体对第一导电层和第二导电层还原得到源极和漏极；沉积第一钝化层与栅极金属层；采用第四道光罩对栅极金属层图案化形成顶栅。通过上述方法，解决了现有技术中无法在兼顾成本的条件下保证器件稳定性的问题。

Description

阵列基板及其制备方法、显示装置
技术领域
本申请涉及显示技术领域，特别是涉及一种阵列基板及其制备方法、显示装置。
背景技术
薄膜晶体管(Thin FilmTransistor，TFT)作为液晶显示领域中不可或缺的一种氧化物器件，如何使其本身的性能更加稳定优越成了人们在开发新型液晶显示器的重要关注点之一。传统薄膜晶体管一般为底栅结构或顶栅结构，都是单栅极结构，具有不稳定性，容易受环境影响，例如导电沟道易受到环境光照影响，导致漏电流变大，使液晶显示装置工作异常。
为了解决单栅极结构存在的稳定性差等问题，现有改善方法一般为使用低温多晶硅(LTPS)或者单晶硅替代现有的非晶结构材料，然而，由于其多晶结构或单晶结构造成器件性能的均匀性较差，不适合制备大尺寸显示面板，同时由于现有材料技术限制，使用低温多晶硅(LTPS)或者单晶硅作为有源层，其成本将会大大提高。
发明内容
本申请主要提供一种阵列基板及其制备方法、显示装置，以解决现有技术中的显示装置无法在兼顾成本的条件下保证器件稳定性的问题。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种阵列基板的制备方法，用于制备应用于液晶显示装置的阵列基板，包括：
提供基板，在所述基板上沉积第一透明金属氧化物导电层；
采用第一道光罩对所述第一透明金属氧化物导电层图案化处理，形成相互间隔的公共电极与透明导电层；
采用等离子还原性气体对所述透明导电层进行还原，形成底栅；
依次沉积缓冲层和有源层；采用第二道光罩对所述有源层图案化处理，形成导电沟道；
沉积第二透明金属氧化物导电层；采用第三道光罩对所述第二透明金属氧化物导电层图案化处理，形成像素电极、第一导电层和第二导电层；
采用等离子还原性气体对所述第一导电层和所述第二导电层进行还原，形成源极和漏极；
依次沉积第一钝化层与栅极金属层；采用第四道光罩对所述栅极金属层图案化处理，形成顶栅；
沉积第二钝化层。
其中，所述采用第一道光罩对所述第一透明金属氧化物导电层图案化处理，形成相互间隔的公共电极与透明导电层的步骤包括：
在所述第一透明金属氧化物导电层上沉积第一光阻层；
采用第一道光罩对所述第一光阻层图案化处理，形成相互间隔的第一光阻段和第二光阻段；所述第一光阻段的厚度大于所述第二光阻段的厚度；
以所述第一光阻段和所述第二光阻段为阻挡层，对所述第一透明金属氧化物导电层进行蚀刻，得到对应于所述第一光阻段的所述公共电极与对应于所述第二光阻段的所述透明导电层。
其中，所述采用等离子还原性气体对所述透明导电层进行还原，形成底栅的步骤包括：
对所述第一光阻段和所述第二光阻段进行灰化处理；
薄化所述第一光阻段的同时去除所述第二光阻段，以露出所述透明导电层；
以所述第一光阻段为阻挡层，采用等离子还原性气体对所述透明导电层进行还原，形成所述底栅；
去除所述第一光阻段，以露出所述公共电极。
其中，所述第一光阻层为正性光阻；所述第一光阻段的厚度为2-4μm，所述第二光阻段的厚度为0.5-1.5μm；所述第一道光罩包括对应于所述第一光阻段的不透光区以及对应于所述第二光阻段的半透光区以及对应于其余位置的全透光区。
其中，所述采用第二道光罩对所述有源层图案化处理，形成导电沟道的步骤包括：
在所述有源层上沉积第二光阻层；
采用第二道光罩对所述第二光阻层图案化处理，形成第三光阻段；
以所述第三光阻段为阻挡层，对所述有源层进行蚀刻，得到对应于所述第三光阻段的导电沟道；
去除所述第三光阻，以露出所述导电沟道。
其中，所述第二光阻层为正性光阻；所述第三光阻段的厚度为0.5-1.5μm；所述第二道光罩包括对应于所述第三光阻段的不透光区以及对应于其余位置的全透光区。
其中，所述采用第三道光罩对所述第二透明金属氧化物导电层图案化处理，形成像素电极、第一导电层和第二导电层的步骤包括：
在所述第二透明金属氧化物导电层上沉积第三光阻层；
采用第三道光罩对所述第三光阻层图案化处理，形成第四光阻段和第五光阻段；所述第四光阻段的厚度大于所述第五光阻段的厚度；
以所述第四光阻段和所述第五光阻段为阻挡层，对所述第二透明金属氧化物导电层进行蚀刻，得到对应于所述第四光阻段的所述像素电极与对应于所述第五光阻段的所述第一导电层和所述第二导电层。
其中，所述采用等离子还原性气体对所述第一导电层和所述第二导电层进行还原，形成源极和漏极的步骤包括：
对所述第四光阻段和所述第五光阻段进行灰化处理；
薄化所述第四光阻段的同时去除所述第五光阻段，以露出所述第一导电层和所述第二导电层；
以所述第四光阻段为阻挡层，采用等离子还原性气体对所述第一导电层和所述第二导电层进行还原，形成所述源极和所述漏极；
去除所述第四光阻段，以露出所述像素电极。
其中，所述第三光阻层为正性光阻；所述第四光阻段的厚度为2-4μm，所述第五光阻段的厚度为0.5-1.5μm；所述第三道光罩包括对应于所述第四光阻段的不透光区以及对应于所述第五光阻段的半透光区以及对应于其余位置的全透光区。
其中，所述采用第四道光罩对所述栅极金属层图案化处理，形成顶栅的步骤包括：
在所述栅极金属层上沉积第四光阻层；
采用第四道光罩对所述第四光阻层图案化处理，形成第六光阻段；
以所述第六光阻段为阻挡层，对所述栅极金属层进行蚀刻，得到对应于所述第六光阻段的所述顶栅；
去除所述第六光阻段，以露出所述顶栅。
其中，所述第四光阻层为正性光阻；所述第六光阻段的厚度为0.5-1.5μm；所述第四道光罩包括对应于所述第六光阻段的不透光区以及对应于其余位置的全透光区。
其中，所述方法还包括：在所述第一钝化层与所述缓冲层中设置过孔，以使所述顶栅与所述底栅通过所述过孔连通；
所述第一透明金属氧化物导电层的材料包括铟锡氧化物、铟锌氧化物、铝锡氧化物中的一种或多种；所述第一透明金属氧化物导电层的厚度为550-4000μm；
所述等离子还原性气体包括氢气、一氧化碳中的任一种；
所述有源层的材料包括非晶硅、非晶铟镓锌氧化物、低温多晶硅、单晶硅中的任一种；
所述第二透明金属氧化物导电层的材料包括铟锡氧化物、铟锌氧化物、铝锡氧化物中的一种或多种；所述第二透明金属氧化物导电层的厚度为400-1700μm；
所述栅极金属层的材料包括钼、铝、铜、钛中的一种或多种；所述栅极金属层的厚度为3500-4500μm；
所述第一道光罩、所述第二道光罩、所述第三道光罩和所述第四道光罩包括灰阶光罩、半色调光罩、相移掩膜光罩与单缝光罩中的任一种。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种阵列基板，所述阵列基板采用如上所述的任一种制备方法制备形成。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种显示装置，包括:
显示面板，包括如上所述的阵列基板；
背光模组，设置于所述显示面板一侧，用于为所述显示面板提供背光。
本申请的有益效果是：区别于现有技术的情况，本申请公开了一种阵列基板及其制备方法、显示装置，该制备方法包括：提供基板，在基板上沉积第一透明金属氧化物导电层；采用第一道光罩对第一透明金属氧化物导电层图案化处理，形成相互间隔的公共电极与透明导电层；采用等离子还原性气体对透明导电层进行还原，形成底栅；依次沉积缓冲层和有源层；采用第二道光罩对有源层图案化处理，形成导电沟道；沉积第二透明金属氧化物导电层；采用第三道光罩对第二透明金属氧化物导电层图案化处理，形成像素电极、第一导电层和第二导电层；采用等离子还原性气体对第一导电层和第二导电层进行还原，得到源极和漏极；依次沉积第一钝化层与栅极金属层；采用第四道光罩对栅极金属层图案化处理，形成顶栅；沉积第二钝化层。通过上述方法，可以有效解决现有技术中的显示装置无法在兼顾成本的条件下保证器件稳定性的问题。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，其中：
图1是本申请提供的阵列基板的制备方法的流程示意图；
图2是图1中步骤S1对应的结构示意图；
图3是图1中步骤S2的流程示意图；
图4是图3中步骤S21对应的结构示意图；
图5是图3中步骤S22对应的结构示意图；
图6是图3中步骤S23对应的结构示意图；
图7是图1中步骤S3的流程示意图；
图8是图7中步骤S32对应的结构示意图；
图9是图7中步骤S33对应的结构示意图；
图10是图7中步骤S34对应的结构示意图；
图11是图1中步骤S4的流程示意图；
图12是图11中步骤S41对应的结构示意图；
图13是图11中步骤S42对应的结构示意图；
图14是图11中步骤S43对应的结构示意图；
图15是图11中步骤S44对应的结构示意图；
图16是图1中步骤S5的流程示意图；
图17是图16中步骤S51对应的结构示意图；
图18是图16中步骤S52对应的结构示意图；
图19是图16中步骤S53对应的结构示意图；
图20是图1中步骤S6的流程示意图；
图21是图20中步骤S62对应的结构示意图；
图22是图20中步骤S63对应的结构示意图；
图23是图20中步骤S64对应的结构示意图；
图24是图1中步骤S7的流程示意图；
图25是图24中步骤S71对应的结构示意图；
图26是图24中步骤S72对应的结构示意图；
图27是图24中步骤S73对应的结构示意图；
图28是图24中步骤S74对应的结构示意图；
图29是图1中步骤S8对应的结构示意图；
图30是像素单元的结构示意图；
图31是图30中的TFT沿b-b方向的局部截面示意图；
图32是本申请提供的显示装置的结构示意图。
附图标号：
显示装置600；背光模组500；显示面板400；液晶层300；彩膜基板200；阵列基板100；基板1；第一透明金属氧化物导电层2；公共电极21；透明导电层22；底栅23；第一道光罩X；不透光区A；半透光区B；全透光区C；第一光阻层3；第一光阻段31；第二光阻段32；缓冲层4；有源层5；导电沟道51；第二道光罩Y；第三道光罩Z；第四道光罩W；第二光阻层6；第三光阻段61；第二透明金属氧化物导电层7；像素电极71；第一导电层72；第二导电层73；源极74；漏极75；第三光阻层8；第四光阻段81；第五光阻段82；第一钝化层9；栅极金属层10；顶栅101；第四光阻层11；第六光阻段111；第二钝化层12；过孔13。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其他实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其他实施例相结合。
参阅图1至图2，图1是本申请提供的阵列基板的制备方法的流程示意图，图2是图1中步骤S1对应的结构示意图。
参见图1，本申请提供了一种阵列基板100的制备方法，以制备形成可供液晶显示装置使用的阵列基板100，该制备方法包括：
S1：提供基板1，在基板1上沉积第一透明金属氧化物导电层2。
具体的，首先提供一个基板1，基板1可以为玻璃基板1，也可以为其他材质的透明基板1。在基板1的一表面上沉积第一透明金属氧化物导电层2，其中，第一透明金属氧化物导电层2的材料可以包括铟锡氧化物、铟锌氧化物、铝锡氧化物中的一种或多种，也可以选择其他材料，优选的，第一透明金属氧化物导电层2的材料为透明氧化铟锌。第一透明金属氧化物导电层2可以为单层结构，也可以为多种材料的堆叠层，第一透明金属氧化物导电层2的厚度在550-4000μm的范围内。可以采用LPE(液相沉积)、MOCVD(金属有机化学气相沉积)、HVPE(氢化物气相沉积)和MBE(分子束沉积)中的任意一种方式在基板1上沉积第一透明金属氧化物导电层2，也可以采用喷墨打印或蒸镀等方法形成第一透明金属氧化物导电层2。经过步骤S1之后，可以得到如图2所示的结构。
参阅图3至图6，图3是图1中步骤S2的流程示意图，图4是图3中步骤S21对应的结构示意图，图5是图3中步骤S22对应的结构示意图，图6是图3中步骤S23对应的结构示意图。
S2：采用第一道光罩X对第一透明金属氧化物导电层2图案化处理，形成相互间隔的公共电极21与透明导电层22。
具体的，步骤S2中所述的采用第一道光罩X对第一透明金属氧化物导电层2图案化处理，形成相互间隔的公共电极21与透明导电层22的步骤具体包括：
S21：在第一透明金属氧化物导电层2上沉积第一光阻层3。
具体的，在第一透明金属氧化物导电层2远离基板1的一侧沉积第一光阻层3，其中，第一光阻层3为正性光阻。经过步骤S21，可以得到如图4所示的结构。
S22：采用第一道光罩X对第一光阻层3图案化处理，形成相互间隔的第一光阻段31和第二光阻段32；第一光阻段31的厚度大于第二光阻段32的厚度。
具体的，采用第一道光罩X对第一光阻层3进行图案化处理，其中，第一道光罩X包括不透光区A、半透光区B以及全透光区C，不透光区A与半透光区B相互间隔设置，以使第一光阻层3形成相互间隔的第一光阻段31和第二光阻段32，不透光区A对应于第一光阻段31，半透光区B对应于第二光阻段32，全透光区C对应于除第一光阻段31和第二光阻段32之外的其余位置。第一光阻段31的厚度大于第二光阻段32的厚度，其中，第一光阻段31的厚度在2-4μm的范围内，第二光阻段32的厚度在0.5-1.5μm的范围内。第一道光罩X可以包括灰阶光罩、半色调光罩、相移掩膜光罩与单缝光罩中的任一种，优选的，第一道光罩X为半色调光罩。经过步骤S22，可以得到如图5所示的结构。
S23：以第一光阻段31和第二光阻段32为阻挡层，对第一透明金属氧化物导电层2进行蚀刻，得到对应于第一光阻段31的公共电极21与对应于第二光阻段32的透明导电层22。
具体的，以第一光阻段31和第二光阻段32为阻挡层，对第一透明金属氧化物导电层2进行蚀刻，得到相互间隔的公共电极21和透明导电层22，公共电极21对应于第一光阻段31的位置，透明导电层22对应于第二光阻段32的位置，公共电极21和透明导电层22同层设置。经过步骤S23，可以得到如图6所示的结构。
参阅图7至图10，图7是图1中步骤S3的流程示意图，图8是图7中步骤S32对应的结构示意图，图9是图7中步骤S33对应的结构示意图，图10是图7中步骤S34对应的结构示意图。
S3：采用等离子还原性气体对透明导电层22进行还原，形成底栅23。
具体的，步骤S3所述的采用等离子还原性气体对透明导电层22进行还原，形成底栅23的步骤包括：
S31：对第一光阻段31和第二光阻段32进行灰化处理。
S32：薄化第一光阻段31的同时去除第二光阻段32，以露出透明导电层22。
具体的，由于第一光阻段31的厚度大于第二光阻段32的厚度，在薄化第一光阻段31的同时去除第二光阻段32，直至露出被第二光阻段32覆盖的透明导电层22。经过步骤S32，可以得到如图8所示的结构。
S33：以第一光阻段31为阻挡层，采用等离子还原性气体对透明导电层22进行还原，形成底栅23。
具体的，以第一光阻段31为阻挡层，对位于第一光阻段31下方的公共电极21进行阻挡，采用等离子还原性气体对外露的透明导电层22进行还原，使得透明导电层22经过等离子还原性气体的还原作用，金属氧化物转化为金属，形成底栅23。等离子还原性气体可以包括氢气、一氧化碳中的任一种，也可以为其他等离子还原性气体，优选的，等离子还原性气体为氢气。经过步骤S33可以得到如图9所示的结构。
S34：去除第一光阻段31，以露出公共电极21。
具体的，去除位于公共电极21上方的第一光阻段31，露出公共电极21。经过步骤S34，可以得到如图10所示的结构。
可以理解，本实施例中，采用气体还原技术，通过等离子还原性气体对透明导电层22进行还原，即可直接形成底栅23，底栅23和公共电极21均由第一透明金属氧化物导电层2制备形成，底栅23和公共电极21同层设置，即采用气体还原技术，仅需要在基板1上沉积一层第一透明金属氧化物导电层2并采用第一道光罩X即可制备生成底栅23和公共电极21，节省了工序，有效降低了成本。
参阅图11至图15，图11是图1中步骤S4的流程示意图，图12是图11中步骤S41对应的结构示意图，图13是图11中步骤S42对应的结构示意图，图14是图11中步骤S43对应的结构示意图，图15是图11中步骤S44对应的结构示意图。
S4：依次沉积缓冲层4和有源层5；采用第二道光罩Y对有源层5图案化处理，形成导电沟道51。
具体的，首先，在步骤S3得到的图10所示的结构上，依次沉积缓冲层4和有源层5，使得缓冲层4和有源层5覆盖公共电极21和底栅23以及基板1。其中，缓冲层4的材料可以为高透光率的绝缘材料，有源层5的材料可以选用但不限于非晶硅(a-Si)、非晶铟镓锌氧化物(IGZO)、低温多晶硅(LTPS)、单晶硅等，优选的，有源层5的材料为非晶硅，有源层5的厚度为400-1700μm。其中，可以采用LPE(液相沉积)、MOCVD(金属有机化学气相沉积)、HVPE(氢化物气相沉积)和MBE(分子束沉积)中的任意一种方式沉积缓冲层4和有源层5，也可以采用喷墨打印或蒸镀等方法形成缓冲层4和有源层5。可以理解，沉积缓冲层4可以避免制备形成的阵列基板100的不同导电层之间相互接触导致器件短路的问题发生，提升阵列基板100的性能。
步骤S4中所述的采用第二道光罩Y对有源层5图案化处理，形成导电沟道51的步骤具体包括：
S41：在有源层5上沉积第二光阻层6。
具体的，在有源层5远离基板1的一侧沉积第二光阻层6，第二光阻层6为正性光阻。其中，经过步骤S41，可以得到如图12所示的结构。
S42：采用第二道光罩Y对第二光阻层6图案化处理，形成第三光阻段61。
具体的，采用第二道光罩Y对第二光阻层6图案化处理，其中，第二道光罩YY仅包括不透光区A以及全透光区C，以使第二光阻层6形成第三光阻段61，其中，不透光区A对应于第三光阻段61，全透光区C对应于除第三光阻段61之外的其余位置。第三光阻段61的厚度在0.5-1.5μm的范围内，第二道光罩Y可以包括灰阶光罩、半色调光罩、相移掩膜光罩与单缝光罩中的任一种，优选的，第二道光罩Y为半色调光罩。经过步骤S42，可以得到如图13所示的结构。
S43：以第三光阻段61为阻挡层，对有源层5进行蚀刻，得到对应于第三光阻段61的导电沟道51。
具体的，以第三光阻段61为阻挡层，对有源层5进行蚀刻，得到导电沟道51，导电沟道51对应于第三光阻段61的位置下方。经过步骤S43，可以得到如图14所示的结构。
S44：去除第三光阻，以露出导电沟道51。
具体的，去除第三光阻段61，以露出位于第三光阻段61下方的导电沟道51。经过步骤S44，可以得到如图15所示的结构。
参阅图16至图19，图16是图1中步骤S5的流程示意图，图17是图16中步骤S51对应的结构示意图，图18是图16中步骤S52对应的结构示意图，图19是图16中步骤S53对应的结构示意图。
S5：沉积第二透明金属氧化物导电层7；采用第三道光罩Z对第二透明金属氧化物导电层7图案化处理，形成像素电极71、第一导电层72和第二导电层73。
具体的，在图15所示的结构上沉积第二透明金属氧化物导电层7，使得第二透明金属氧化物导电层7覆盖缓冲层4和导电沟道51。其中，第二透明金属氧化物导电层7的材料包括铟锡氧化物、铟锌氧化物、铝锡氧化物中的一种或多种；优选的，第二透明金属氧化物导电层7的材料为透明氧化铟锌，第二透明金属氧化物导电层7可以为单层结构，也可以为多种材料的堆叠层。第二透明金属氧化物导电层7的厚度为400-1700μm。
步骤S5中所述的采用第三道光罩Z对第二透明金属氧化物导电层7图案化处理，形成像素电极71、第一导电层72和第二导电层73的步骤具体包括：
S51：在第二透明金属氧化物导电层7上沉积第三光阻层8。
具体的，在第二透明金属氧化物导电层7远离基板1的一侧沉积第三光阻层8，第三光阻层8为正性光阻，其中，经过步骤S51，可以得到如图17所示的结构。
S52：采用第三道光罩Z对第三光阻层8图案化处理，形成第四光阻段81和第五光阻段82；第四光阻段81的厚度大于第五光阻段82的厚度。
具体的，采用第三道光罩Z对第三光阻层8图案化处理，其中，第三道光罩Z包括不透光区A、半透光区B以及全透光区C，不透光区A与半透光区B相邻设置，以使第三光阻层8形成第四光阻段81和第五光阻段82，第四光阻段81和第五光阻段82相设置。不透光区A对应于第四光阻段81，半透光区B对应于第五光阻段82，全透光区C对应于除第四光阻段81和第五光阻段82之外的其余位置。第四光阻段81的厚度大于第五光阻段82的厚度，其中，第四光阻段81的厚度在2-4μm的范围内，第五光阻段82的厚度在0.5-1.5μm的范围内。第三道光罩Z可以包括灰阶光罩、半色调光罩、相移掩膜光罩与单缝光罩中的任一种，优选的，第三道光罩Z为半色调光罩。经过步骤S52，可以得到如图18所示的结构。
S53：以第四光阻段81和第五光阻段82为阻挡层，对第二透明金属氧化物导电层7进行蚀刻，得到对应于第四光阻段81的像素电极71与对应于第五光阻段82的第一导电层72和第二导电层73。
具体的，以第四光阻段81和第五光阻段82为阻挡层，对第二透明金属氧化物导电层7进行蚀刻，得到像素电极71、第一导电层72和第二导电层73，其中，像素电极71对应于第四光阻段81的位置下方，第一导电层72和第二导电层73对应于第五光阻段82的位置下方，第一导电层72和第二导电层73间隔设置且分别位于导电沟道51的两侧，第一导电层72与像素电极71相邻设置。经过步骤S53，可以得到如图19所示的结构。
参阅图20至图23，图20是图1中步骤S6的流程示意图，图21是图20中步骤S62对应的结构示意图，图22是图20中步骤S63对应的结构示意图，图23是图20中步骤S64对应的结构示意图。
S6：采用等离子还原性气体对第一导电层72和第二导电层73进行还原，形成源极74和漏极75。
具体的，步骤S6所述的采用等离子还原性气体对第一导电层72和第二导电层73进行还原，形成源极74和漏极75的步骤包括：
S61：对第四光阻段81和第五光阻段82进行灰化处理。
S62：薄化第四光阻段81的同时去除第五光阻段82，以露出第一导电层72和第二导电层73。
具体的，由于第四光阻段81的厚度大于第五光阻段82的厚度，在薄化第四光阻段81的同时去除第五光阻段82，直至露出被第五光阻段82覆盖的第一导电层72和第二导电层73。经过步骤S62，可以得到如图21所示的结构。
S63：以第四光阻段81为阻挡层，采用等离子还原性气体对第一导电层72和第二导电层73进行还原，形成源极74和漏极75。
具体的，以第四光阻段81为阻挡层，对位于第四光阻段81下方的像素电极71进行阻挡，采用等离子还原性气体对外露的第一导电层72和第二导电层73进行还原，使得第一导电层72和第二导电层73在等离子还原性气体的还原作用下由金属氧化物转化为金属，从而使得第一导电层72形成源极74，第二导电层73形成漏极75。源极74和漏极75间隔设置且分别位于导电沟道51的两侧，源极74与像素电极71相邻设置。等离子还原性气体可以包括氢气、一氧化碳中的任一种，也可以为其他的等离子还原性气体，优选的，等离子还原性气体为氢气。步骤S63可以得到如图22所示的结构。
S64：去除第四光阻段81，以露出像素电极71。
具体的，去除第四光阻段81，使得被第四光阻段81覆盖的像素电极71暴露出来。经过步骤S64，可以得到如图23所示的结构。
可以理解，本实施例中，采用气体还原技术，通过等离子还原性气体对第一导电层72和第二导电层73进行还原形成源极74和漏极75，不需再单独沉积源极74金属层与漏极75金属层以制备形成源极74和漏极75，节省了工序，节约了成本。
参阅图24至图28，图24是图1中步骤S7的流程示意图，图25是图24中步骤S71对应的结构示意图，图26是图24中步骤S72对应的结构示意图，图27是图24中步骤S73对应的结构示意图，图28是图24中步骤S74对应的结构示意图。
S7：依次沉积第一钝化层9与栅极金属层10；采用第四道光罩W对栅极金属层10图案化处理，形成顶栅101。
具体的，在步骤S6得到的图23所示的结构上，在像素电极71、源极74与漏极75远离基板1的一侧依次沉积第一钝化层9和栅极金属层10，使得第一钝化层9和栅极金属层10覆盖像素电极71、源极74、导电沟道51与漏极75，其中，可以采用液相沉积、金属有机化学气相沉积、氢化物气相沉积和分子束沉积中的任意一种方式沉积第一钝化层9与栅极金属层10，也可以采用喷墨打印或蒸镀等方法形成第一钝化层9与栅极金属层10。其中，第一钝化层9的材料可以包括氧化硅、氮化硅中的任意一种，也可以同时包括氧化硅和氮化硅，沉积第一钝化层9可以避免阵列基板100的不同导电层之间相互接触导致器件短路的问题发生。栅极金属层10的材料可以包括钼、铝、铜、钛中的一种或多种，栅极金属层的厚度在3500-4500μm的范围内。
步骤S7中所述的采用第四道光罩W对栅极金属层10图案化处理，形成顶栅101的步骤包括：
S71：在栅极金属层10上沉积第四光阻层11。
具体的，在栅极金属层10远离基板1的一侧沉积第四光阻层11，使得第四光阻层11覆盖栅极金属层10，其中第四光阻层11为正性光阻，经过步骤S71，可以得到如图25所示的结构。
S72：采用第四道光罩W对第四光阻层11图案化处理，形成第六光阻段111。
具体的，采用第四道光罩W对第四光阻层11图案化处理，第四道光罩W仅包括不透光区A和全透光区C，以使第四光阻层11形成第六光阻段111，第六光阻段111对应于不透光区A的位置，全透光区C对应于除第六光阻段111之外的其余位置，第六光阻段111的厚度在0.5-1.5μm的范围内。第四道光罩W可以包括灰阶光罩、半色调光罩、相移掩膜光罩与单缝光罩中的任一种。经过步骤S72，可以得到如图26所示的结构。
S73：以第六光阻段111为阻挡层，对栅极金属层10进行蚀刻，得到对应于第六光阻段111的顶栅101。
具体的，以第六光阻段111为阻挡层，对栅极金属层10进行蚀刻，将栅极金属层10除被第六光阻段111覆盖之外的其余位置蚀刻去除，得到对应于第六光阻段111下方的顶栅101。经过步骤S73，可以得到如图27所示的结构。
S74：去除第六光阻段111，以露出顶栅101。
具体的，去除顶栅101远离基板1一侧的第六光阻段111，露出顶栅101。经过步骤S74，可以得到如图28所示的结构。
参阅图29，图29是图1中步骤S8对应的结构示意图。
S8：沉积第二钝化层12。
具体的，在步骤S74得到的图28所示的结构上，在顶栅101远离基板1的一侧沉积第二钝化层12，第二钝化层12的材料可以与第一钝化层9的材料相同，沉积第二钝化层12可以进一步避免阵列基板100的不同导电层之间相互接触导致器件短路的问题发生。经过步骤S8，可以得到如图29所示的结构，图29所示的结构也即为本申请提供的阵列基板100的制备方法最终制备形成的结构。
参阅图30至图31，图30是像素单元的结构示意图，图31是图30中的TFT沿b-b方向的局部截面示意图。
参见图30及图31，一个像素单元包括一个像素电极71和一个对应的TFT，本实施例中，TFT为双栅TFT，图29所示的结构即为图30的像素单元中TFT沿a-a方向的截面示意图。
进一步的，本实施例提供的阵列基板100的制备方法还包括：
在第一钝化层9与缓冲层4中设置过孔13，以使顶栅101与底栅23通过过孔13连通。
具体的，本实施例中，如图31所示，在相互层叠的第一钝化层9与缓冲层4中开孔以形成过孔13，过孔13的一端与底栅23连通，另一端与顶栅101连通，使得顶栅101与底栅23通过过孔13连通，进而使得顶栅101和底栅23相互电连接，顶栅101与底栅23在传输扫描信号时，一个像素单元的顶栅101与底栅23能同时接收到扫描信号，保证顶栅101和底栅23可以对有源层5同时进行驱动，从而提升器件的稳定性。
通过本实施例提供的阵列基板100的制备方法制备形成的阵列基板100，TFT为双栅极结构，保证了器件的稳定性，具有更优越的电学性能，在保证导电沟道51长度不变的情况下器件可以做的更小，有利于制作高分辨率的产品。底栅23和公共电极21同层设置且均为采用第一道光罩X图案化第一透明金属氧化物导电层2形成，像素电极71和源极74、漏极75均为采用第二道光罩Y图案化第二透明金属氧化物导电层7形成，同时采用气体还原工艺，通过等离子还原性气体将金属氧化物还原转化成金属，以制备形成底栅23以及源极74和漏极75，简化了工艺制程，降低了工艺成本，解决了现有技术中无法在兼顾制备成本的条件下保证器件稳定性的问题。
参阅图32，图32是本申请提供的显示装置的结构示意图。
本申请还提供了一种显示装置600，该显示装置600包括显示面板400和背光模组500，背光模组500设置于显示面板400一侧，用于为显示面板400提供背光。在一实施例中，显示面板400可以为液晶显示面板400，如图32所示，显示面板400包括阵列基板100、彩膜基板200和液晶层300，彩膜基板200与阵列基板100相对设置，液晶层300夹持于阵列基板100与彩膜基板200之间。
其中，阵列基板100为采用上述阵列基板100的制备方法制备形成的阵列基板100，其结构与图29所示的结构相同，不再赘述。上述结构中阵列基板100的TFT为双栅结构，保证了器件的稳定性，具有更优越的电学性能，包括更强的电流驱动能力，更大的载流子迁移率和更陡的亚阈值斜率，同时，双栅器件能够有效抑制短沟效应，在保证导电沟道51长度不变的情况下TFT器件更小，有利于提高显示装置600的分辨率，同时简化了工艺制程，降低了工艺成本，有效解决了现有技术中无法在兼顾制备成本的条件下保证器件稳定性的问题，提升了显示装置600的显示性能。
以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种阵列基板的制备方法，用于制备应用于液晶显示装置的阵列基板，其特征在于，包括：
提供基板，在所述基板上沉积第一透明金属氧化物导电层；
采用第一道光罩对所述第一透明金属氧化物导电层图案化处理，形成相互间隔的公共电极与透明导电层；
采用等离子还原性气体对所述透明导电层进行还原，形成底栅；
依次沉积缓冲层和有源层；采用第二道光罩对所述有源层图案化处理，形成导电沟道；
沉积第二透明金属氧化物导电层；采用第三道光罩对所述第二透明金属氧化物导电层图案化处理，形成像素电极、第一导电层和第二导电层；
采用等离子还原性气体对所述第一导电层和所述第二导电层进行还原，形成源极和漏极；
依次沉积第一钝化层与栅极金属层；采用第四道光罩对所述栅极金属层图案化处理，形成顶栅；
沉积第二钝化层。
2.根据权利要求1所述的制备方法，其特征在于，所述采用第一道光罩对所述第一透明金属氧化物导电层图案化处理，形成相互间隔的公共电极与透明导电层的步骤包括：
在所述第一透明金属氧化物导电层上沉积第一光阻层；
采用第一道光罩对所述第一光阻层图案化处理，形成相互间隔的第一光阻段和第二光阻段；所述第一光阻段的厚度大于所述第二光阻段的厚度；
以所述第一光阻段和所述第二光阻段为阻挡层，对所述第一透明金属氧化物导电层进行蚀刻，得到对应于所述第一光阻段的所述公共电极与对应于所述第二光阻段的所述透明导电层。
3.根据权利要求2所述的制备方法，其特征在于，所述采用等离子还原性气体对所述透明导电层进行还原，形成底栅的步骤包括：
对所述第一光阻段和所述第二光阻段进行灰化处理；
薄化所述第一光阻段的同时去除所述第二光阻段，以露出所述透明导电层；
以所述第一光阻段为阻挡层，采用等离子还原性气体对所述透明导电层进行还原，形成所述底栅；
去除所述第一光阻段，以露出所述公共电极。
4.根据权利要求1所述的制备方法，其特征在于，所述采用第二道光罩对所述有源层图案化处理，形成导电沟道的步骤包括：
在所述有源层上沉积第二光阻层；
采用第二道光罩对所述第二光阻层图案化处理，形成第三光阻段；
以所述第三光阻段为阻挡层，对所述有源层进行蚀刻，得到对应于所述第三光阻段的导电沟道；
去除所述第三光阻，以露出所述导电沟道。
5.根据权利要求1所述的制备方法，其特征在于，所述采用第三道光罩对所述第二透明金属氧化物导电层图案化处理，形成像素电极、第一导电层和第二导电层的步骤包括：
在所述第二透明金属氧化物导电层上沉积第三光阻层；
采用第三道光罩对所述第三光阻层图案化处理，形成第四光阻段和第五光阻段；所述第四光阻段的厚度大于所述第五光阻段的厚度；
以所述第四光阻段和所述第五光阻段为阻挡层，对所述第二透明金属氧化物导电层进行蚀刻，得到对应于所述第四光阻段的所述像素电极与对应于所述第五光阻段的所述第一导电层和所述第二导电层。
6.根据权利要求5所述的制备方法，其特征在于，所述采用等离子还原性气体对所述第一导电层和所述第二导电层进行还原，形成源极和漏极的步骤包括：
对所述第四光阻段和所述第五光阻段进行灰化处理；
薄化所述第四光阻段的同时去除所述第五光阻段，以露出所述第一导电层和所述第二导电层；
以所述第四光阻段为阻挡层，采用等离子还原性气体对所述第一导电层和所述第二导电层进行还原，形成所述源极和所述漏极；
去除所述第四光阻段，以露出所述像素电极。
7.根据权利要求1所述的制备方法，其特征在于，所述采用第四道光罩对所述栅极金属层图案化处理，形成顶栅的步骤包括：
在所述栅极金属层上沉积第四光阻层；
采用第四道光罩对所述第四光阻层图案化处理，形成第六光阻段；
以所述第六光阻段为阻挡层，对所述栅极金属层进行蚀刻，得到对应于所述第六光阻段的所述顶栅；
去除所述第六光阻段，以露出所述顶栅。
8.根据权利要求1所述的制备方法，其特征在于，所述方法还包括：在所述第一钝化层与所述缓冲层中设置过孔，以使所述顶栅与所述底栅通过所述过孔连通；
所述第一透明金属氧化物导电层的材料包括铟锡氧化物、铟锌氧化物、铝锡氧化物中的一种或多种；所述第一透明金属氧化物导电层的厚度为550-4000μm；
所述等离子还原性气体包括氢气、一氧化碳中的任一种；
所述有源层的材料包括非晶硅、非晶铟镓锌氧化物、低温多晶硅、单晶硅中的任一种；
所述第二透明金属氧化物导电层的材料包括铟锡氧化物、铟锌氧化物、铝锡氧化物中的一种或多种；所述第二透明金属氧化物导电层的厚度为400-1700μm；
所述栅极金属层的材料包括钼、铝、铜、钛中的一种或多种；所述栅极金属层的厚度为3500-4500μm；
所述第一道光罩、所述第二道光罩、所述第三道光罩和所述第四道光罩包括灰阶光罩、半色调光罩、相移掩膜光罩与单缝光罩中的任一种。
9.一种阵列基板，其特征在于，所述阵列基板采用如权利要求1-8任一项所述的制备方法制备形成。
10.一种显示装置，其特征在于，包括：
显示面板，包括如权利要求9所述的阵列基板；
背光模组，设置于所述显示面板一侧，用于为所述显示面板提供背光。
CN202211742772.3A 2022-12-29 2022-12-29 阵列基板及其制备方法、显示装置 Pending CN116125713A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211742772.3A CN116125713A (zh) 2022-12-29 2022-12-29 阵列基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211742772.3A CN116125713A (zh) 2022-12-29 2022-12-29 阵列基板及其制备方法、显示装置

Publications (1)

Publication Number Publication Date
CN116125713A true CN116125713A (zh) 2023-05-16

Family

ID=86296689

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211742772.3A Pending CN116125713A (zh) 2022-12-29 2022-12-29 阵列基板及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN116125713A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060146256A1 (en) * 2004-12-31 2006-07-06 Ahn Byung C Liquid crystal display device and fabricating method thereof
KR20070080476A (ko) * 2006-02-07 2007-08-10 삼성전자주식회사 3 마스크 공정에 의한 액정표시장치의 제조방법
CN102543863A (zh) * 2012-02-06 2012-07-04 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
CN102769040A (zh) * 2012-07-25 2012-11-07 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置
CN105304643A (zh) * 2015-09-28 2016-02-03 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法
CN105514120A (zh) * 2016-01-21 2016-04-20 京东方科技集团股份有限公司 一种双栅tft阵列基板及其制造方法和显示装置
CN105629598A (zh) * 2016-03-11 2016-06-01 深圳市华星光电技术有限公司 Ffs模式的阵列基板及制作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060146256A1 (en) * 2004-12-31 2006-07-06 Ahn Byung C Liquid crystal display device and fabricating method thereof
KR20070080476A (ko) * 2006-02-07 2007-08-10 삼성전자주식회사 3 마스크 공정에 의한 액정표시장치의 제조방법
CN102543863A (zh) * 2012-02-06 2012-07-04 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
CN102769040A (zh) * 2012-07-25 2012-11-07 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置
CN105304643A (zh) * 2015-09-28 2016-02-03 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法
CN105514120A (zh) * 2016-01-21 2016-04-20 京东方科技集团股份有限公司 一种双栅tft阵列基板及其制造方法和显示装置
CN105629598A (zh) * 2016-03-11 2016-06-01 深圳市华星光电技术有限公司 Ffs模式的阵列基板及制作方法

Similar Documents

Publication Publication Date Title
CN102034750B (zh) 阵列基板及其制造方法
US7636135B2 (en) TFT-LCD array substrate and method for manufacturing the same
JP4580890B2 (ja) 薄膜トランジスタ、平板表示装置用アレイ基板、薄膜トランジスタの製造方法、及び平板表示装置用アレイ基板の製造方法
US9236405B2 (en) Array substrate, manufacturing method and the display device thereof
CN101819363B (zh) Tft-lcd阵列基板及其制造方法
CN108538860B (zh) 顶栅型非晶硅tft基板的制作方法
CN103489877B (zh) 阵列基板及其制造方法和显示装置
CN107221501B (zh) 垂直型薄膜晶体管及其制备方法
CN102654698B (zh) 液晶显示器阵列基板及其制造方法、液晶显示器
CN105226015B (zh) 一种tft阵列基板及其制作方法
US20110007234A1 (en) Tft-lcd array substrate and manufacturing method thereof
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
JP2006295169A (ja) 薄膜トランジスタ及びその製造方法
CN110148601B (zh) 一种阵列基板、其制作方法及显示装置
CN104465788A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN105304643A (zh) 一种tft阵列基板及其制作方法
WO2016165187A1 (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN108054140B (zh) Ffs模式阵列基板的制造方法
CN105629598B (zh) Ffs模式的阵列基板及制作方法
US11894386B2 (en) Array substrate, manufacturing method thereof, and display panel
JPH09160509A (ja) アクティブマトリクス基板及びその製造方法
CN105826248A (zh) Ffs模式的阵列基板及制作方法
CN108962919A (zh) 阵列基板及其制作方法、显示面板
CN113629070A (zh) 阵列基板、阵列基板的制作方法及显示面板
KR20120067108A (ko) 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination